JP2008218796A - 薄膜トランジスタの製造装置及びその製造方法 - Google Patents
薄膜トランジスタの製造装置及びその製造方法 Download PDFInfo
- Publication number
- JP2008218796A JP2008218796A JP2007055636A JP2007055636A JP2008218796A JP 2008218796 A JP2008218796 A JP 2008218796A JP 2007055636 A JP2007055636 A JP 2007055636A JP 2007055636 A JP2007055636 A JP 2007055636A JP 2008218796 A JP2008218796 A JP 2008218796A
- Authority
- JP
- Japan
- Prior art keywords
- film
- substrate
- gate insulating
- silicon film
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Chemical Vapour Deposition (AREA)
- Thin Film Transistor (AREA)
Abstract
【課題】ON電流を向上でき、安価で大量生産に適した薄膜トランジスタの製造及びその製造方法を提供する。
【解決手段】ゲート絶縁膜と微結晶シリコン膜とが直接接触するように配置された薄膜トランジスタの製造装置及びその製造方法である。基板1上にゲート絶縁膜3を形成した後、基板1を円筒状回転電極と対向させ、基板1と円筒状回転電極との間に生成されたプラズマによりシランガスを化学反応させながら、円筒状回転電極の回転周方向と逆方向に基板1を相対移動させることにより、ゲート絶縁膜3上にゲート絶縁膜3と直接接触するように微結晶シリコン膜4を堆積し、かつ、微結晶シリコン膜4の上層にアモルファスシリコン膜5を堆積する。
【選択図】図1
【解決手段】ゲート絶縁膜と微結晶シリコン膜とが直接接触するように配置された薄膜トランジスタの製造装置及びその製造方法である。基板1上にゲート絶縁膜3を形成した後、基板1を円筒状回転電極と対向させ、基板1と円筒状回転電極との間に生成されたプラズマによりシランガスを化学反応させながら、円筒状回転電極の回転周方向と逆方向に基板1を相対移動させることにより、ゲート絶縁膜3上にゲート絶縁膜3と直接接触するように微結晶シリコン膜4を堆積し、かつ、微結晶シリコン膜4の上層にアモルファスシリコン膜5を堆積する。
【選択図】図1
Description
本発明は、液晶表示装置や有機EL型表示装置の平面表示装置の駆動用等に用いられる薄膜トランジスタの製造装置及びその製造方法に関する。
液晶表示装置や有機EL型表示装置等の平面表示装置には、解像度が高く、応答性に優れた映像を表示することが要求される。このため、このような平面表示装置では、表示パネルの各々の画素に対して能動素子を配置し、これら能動素子を選択的に駆動させることで、表示パネル上に高画質な映像を実現する。
こうした平面表示装置に用いられる能動素子として、半導体薄膜を活性層とした薄膜トランジスタ(以下「TFT」と呼ぶ。)が広く利用されている。このTFTは、大面積に渡って多数形成することができ、非常に大量の画素を制御することができる。
大型、かつ、高精細な平面表示装置を実現するには、短時間のトランジスタスイッチング時間で画素及び蓄積コンデンサ等からなる容量を充放電する必要がある。高速なスイッチング動作を実現するためには、各画素を制御するTFTのON電流をできるだけ大きくすることが要求されている。従来より、このTFTに用いられる半導体薄膜として、高周波(RF)放電を用いた反応性プラズマ化学的気相成長法(RF−PCVD法)により形成されるアモルファスシリコン(以下「a−Si」と呼ぶ。)膜や、熱化学的気相成長法(熱CVD法)等により形成されるa−Si膜が用いられている。
ところで、一般に、電界効果トランジスタ構造を有するTFTでは、そのON電流の大きさは、ゲート絶縁膜に接触する、上記の半導体薄膜の電界効果移動度(field−effect mobility)に大きく依存する。したがって、TFTを用いる平面表示装置の性能を向上させるためには、TFTの電流駆動力、すなわちON電流と関わりの強い電界効果移動度の大きなTFTを形成する必要がある。
通常、TFTのスイッチング速度は、ON電流を大きくすることで高速化は可能であるが、半導体膜としてa−Si膜を用いた場合、a−Si膜の電界効果移動度は小さく、そのON電流を大きくすることには限界がある。TFTの面積を大きくしてON電流を増加させることはできるが、このことは逆に画素の開口率の減少につながり好ましいことではない。
半導体膜の電界効果移動度は、その半導体膜の結晶性に大きく依存し、多結晶の半導体膜で大きな電界効果移動度を実現できることが広く知られている。このため、上述したRF−PCVD法等で形成されたa−Si膜をレーザーアニール法により再結晶化した、多結晶シリコン膜が用いられることもある。
半導体膜として多結晶シリコン膜を用いると、多結晶シリコン膜が大きな電界効果移動度を持つことから、TFTのON電流を大きくすることはできる。しかしながら、−般的に、a−Si膜を多結晶化する際に用いられるエキシマレーザアニール工程は、装置が高価な上、ガス放電特有の不安定性のため、大量生産に適用するにはまだまだ問題が多い。
そこで、a−Si膜と多結晶シリコン膜の中間的な位置づけで、微結晶シリコン膜をTFTの半導体薄膜として用いることが報告されている(例えば、特許文献1を参照。)。この微結晶シリコン膜の製法としては例えば、高RF電力及び高水素希釈条件の下でRF−PCVD法により成膜するものが知られており、その膜質を向上させる目的で、成膜過程で水素希釈率を変化させる形成方法について試みが為されている(例えば、特許文献2を参照。)。
特開2004−304140号公報
特開平6−196701号公報
しかしながら、特許文献1では、微結晶シリコン膜の形成を化学気相蒸着により行っているが、その具体的な条件は開示されていない。一般に、化学気相蒸着による微結晶シリコン膜の製法はまだまだ不安定であることが知られており、特許文献1に開示された製法は、微結晶シリコン膜を安定的に製造できるものとは言えない。
また、特許文献2では、RF−CVD工程に水素プラズマ処理を導入することにより、微結晶シリコン膜の形成を行っているが、この製法では、水素ガスを導入するためのラインを新たに用意する必要がある。このため、成膜装置が従来よりも大掛りなものとなり、その結果、薄膜トランジスタの生産コストの上昇を招く恐れがある。また、CVD工程中、水素プラズマ処理を複数回行う必要があり、生産工程を長期化させ、生産コストを増大させてしまうことになる。
このように、TFTの半導体膜に微結晶シリコン膜を用いる場合、これまで試みられている製法では、その製造工程が複雑で、かつ、不安定であるため、未だ実用化のレベルまでに至ってはいないのが実状である。
本発明は、上記課題に鑑み、ON電流を向上でき、安価で、かつ安定的な大量生産に適した薄膜トランジスタの製造装置及びその製造方法を提供することを目的とする。
本発明者らは、上記課題を解決すべく、シランガスを原料ガスとし、回転電極を用いてプラズマCVDを行うことにより、微結晶シリコン膜を形成できることを見出した。しかし、この方法では、微結晶シリコン膜に加えてアモルファスシリコン膜も形成されてしまう。このアモルファスシリコン膜がゲート絶縁膜と微結晶シリコン膜との間に介在してしまうと、TFTのON電流の向上が望めなくなってしまう。
そこで、本発明者らはさらに、鋭意検討を重ねた結果、回転電極の回転方向と微結晶シリコン膜の形成状態との間に因果関係があり、その関係を利用することにより、微結晶シリコン膜とアモルファスシリコン膜との堆積の順序を制御できることを突き止めた。
すなわち、図6に示すように基板53を静止させた状態で成膜用回転電極51を回転させながら微結晶シリコン薄膜の形成を試みた結果、ある点を境に成膜用回転電極51の上流側にa−Si膜55が、下流側に微結晶シリコン膜54がそれぞれ形成されることが判明した。これは、成膜用回転電極51の回転方向上流側では未だシランの分解程度が低く、そのため微結晶シリコンが成膜されにくい状態にある一方、成膜用回転電極51の回転方向下流側では当該回転方向上流側でシランが十分に消費されて枯渇した状態にあり、水素ラジカルの多い雰囲気が形成されているので、微結晶シリコン膜の形成が促進されるためであると考えられる。
従って、図6において、成膜用回転電極51に対して基板53を回転電極回転周方向と同方向に相対移動させれば、図7(a)に示すように、基板53の表面にはまずa−Si膜55が形成されてその上に微結晶シリコン膜54が形成される。一方、成膜用回転電極51に対して基板53を回転電極回転周方向と逆方向に相対移動させれば、図7(b)に示すように、基板53の表面にまず微結晶シリコン膜54が形成されてその上にa−Si膜55が堆積することとなる。
このように、本発明者らは、基板上に微結晶シリコン膜及びa−Si膜から構成されたシリコン積層膜を一括して、効率よく成膜できること、並びに、回転電極の回転方向と基板の搬送方向との関係の設定によって、微結晶シリコン膜とアモルファスシリコン膜の堆積順序を制御することにより、TFTのチャネル領域として好適な微結晶シリコン膜をシリコン積層膜の上層、下層のいずれにも成膜できることを見出した。
このため、薄膜トランジスタの構造がトップゲート型、ボトムゲート型のいずれであっても、基板の搬送方向を変更するだけで、ゲート絶縁膜に直接接触するように微結晶シリコン膜を配置させることができる。
また、一般に、プラズマCVD法を用いた微結晶シリコン膜の成膜速度は、a−Si膜の成膜速度に比べて遅く、上記の本発明者らが見出した方法で、微結晶Si膜とa−Si膜の積層膜を成膜する方が、微結晶シリコン膜のみを成膜するよりも生産性がよく、結果として安価に目的とするON電流の大きなTFTを製造することができる。
本発明は、このような点に着目してなされたものであり、本発明に係る薄膜トランジスタの製造方法は、ゲート絶縁膜と微結晶シリコン膜とが直接接触するように配置された薄膜トランジスタの製造方法であって、基板上にゲート絶縁膜を形成する工程と、前記基板を円筒状回転電極と対向させ、前記基板と前記円筒状回転電極との間に生成されたプラズマによりシランガスを化学反応させながら、前記円筒状回転電極の回転周方向と逆方向に前記基板を相対移動させることにより、前記ゲート絶縁膜上に前記ゲート絶縁膜と直接接触するように微結晶シリコン膜を堆積し、かつ、前記微結晶シリコン膜の上層にアモルファスシリコン膜を堆積する工程とを含む。
本発明に係る薄膜トランジスタの製造方法によれば、基板上のゲート絶縁膜と直接接触するように微結晶シリコン膜を堆積し、かつ、その上層にアモルファスシリコン層を堆積するので、ゲート絶縁膜と微結晶シリコン膜との間にアモルファスシリコン膜が介在することは無い。このため、薄膜トランジスタのON電流を増大させる微結晶シリコン膜をチャネル領域として確実に形成することができる。このため、高速スイッチング動作が要求される、大型、高精細な平面表示装置の駆動に好適な薄膜トランジスタを実現することができる。また、シリコン積層膜の生産性の向上が期待でき、結果として、薄膜トランジスタの製造コストが低減される。
本発明に係る薄膜トランジスタの製造方法は、ゲート絶縁膜と微結晶シリコン膜とが直接接触するように配置された薄膜トランジスタの製造方法であって、基板を円筒状回転電極と対向させ、前記基板と前記円筒状回転電極との間に生成されたプラズマによりシランガスを化学反応させながら、前記円筒状回転電極の回転周方向と同一方向に前記基板を相対移動させることにより、前記基板上にアモルファスシリコン膜を堆積し、かつ、前記アモルファスシリコン膜の上層に微結晶シリコン膜を堆積する工程と、前記微結晶シリコン膜上に前記微結晶シリコン膜と直接接触するようにゲート絶縁膜を形成する工程とを含む。
本発明に係る薄膜トランジスタの製造方法によれば、基板上にアモルファスシリコン膜を堆積し、かつ、その上層に微結晶シリコン膜を堆積した後、微結晶シリコン膜と直接接触するようにゲート絶縁膜を形成するので、微結晶シリコン膜とゲート絶縁膜との間にアモルファスシリコン膜が介在することは無い。このため、薄膜トランジスタのON電流を増大させる微結晶シリコン膜をチャネル領域として確実に形成することができる。このため、高速スイッチング動作が要求される、大型、高精細な平面表示装置の駆動に好適な薄膜トランジスタを実現することができる。また、シリコン積層膜の生産性の向上が期待でき、結果として、薄膜トランジスタの製造コストが低減される。
さらに、本発明に係る薄膜トランジスタの製造方法によれば、微細化に有利なトップゲート型構造の薄膜トランジスタのON電流を大きくすることができる。このため、高集積化に優れた薄膜トランジスタのスイッチング速度を向上させることができ、それにより、平面表示装置の精細さをより高くすることが可能となる。
本発明に係る薄膜トランジスタの製造装置は、ゲート絶縁膜と微結晶シリコン膜とが直接接触するように配置された薄膜トランジスタの製造装置であって、基板上にゲート絶縁膜を形成するゲート絶縁膜形成ユニットと、円筒上の回転電極と、前記円筒状回転電極と基板を対向させて移動させる基板移動部と、を有し、前記基板を前記円筒状回転電極と対向させ、前記基板と前記円筒状回転電極との間に生成されたプラズマによりシランガスを化学反応させながら、前記円筒状回転電極の回転周方向と逆方向に、前記基板移動部により前記基板を相対移動させることにより、前記ゲート絶縁膜上に前記ゲート絶縁膜と直接接触するように微結晶シリコン膜を堆積し、かつ、前記微結晶シリコン膜の上層にアモルファスシリコン膜を堆積するシリコン積層膜堆積ユニットとを備える。
本発明に係る薄膜トランジスタの製造装置によれば、基板上のゲート絶縁膜と直接接触するように微結晶シリコン膜を堆積し、かつ、その上層にアモルファスシリコン層を堆積するので、ゲート絶縁膜と微結晶シリコン膜との間にアモルファスシリコン膜が介在することは無い。このため、薄膜トランジスタのON電流を増大させる微結晶シリコン膜をチャネル領域として確実に形成することができる。このため、高速スイッチング動作が要求される、大型、高精細な平面表示装置の駆動に好適な薄膜トランジスタを実現することができる。また、シリコン積層膜の生産性の向上が期待でき、結果として、薄膜トランジスタの製造コストが低減される。
本発明に係る薄膜トランジスタの製造装置は、ゲート絶縁膜と微結晶シリコン膜とが直接接触するように配置された薄膜トランジスタの製造装置であって、円筒上の回転電極と、前記円筒状回転電極と基板を対向させて移動させる基板移動部と、を有し、基板を前記円筒状回転電極と対向させ、前記基板と前記円筒状回転電極との間に生成されたプラズマによりシランガスを化学反応させながら、前記円筒状回転電極の回転周方向と同一方向に、前記基板移動部により前記基板を相対移動させることにより、前記基板上にアモルファスシリコン膜を堆積し、かつ、前記アモルファスシリコン膜の上層に微結晶シリコン膜を堆積するシリコン積層膜堆積ユニットと、前記微結晶シリコン膜上に前記微結晶シリコン膜と直接接触するようにゲート絶縁膜を形成するゲート絶縁膜形成ユニットとを備える。
本発明に係る薄膜トランジスタの製造装置によれば、基板上にアモルファスシリコン膜を堆積し、かつ、その上層に微結晶シリコン膜を堆積した後、微結晶シリコン膜と直接接触するようにゲート絶縁膜を形成するので、微結晶シリコン膜とゲート絶縁膜との間にアモルファスシリコン膜が介在することは無い。このため、薄膜トランジスタのON電流を増大させる微結晶シリコン膜をチャネル領域として確実に形成することができる。このため、高速スイッチング動作が要求される、大型、高精細な平面表示装置の駆動に好適な薄膜トランジスタを実現することができる。また、シリコン積層膜の生産性の向上が期待でき、結果として、薄膜トランジスタの製造コストが低減される。
さらに、本発明に係る薄膜トランジスタの製造装置によれば、微細化に有利なトップゲート型構造の薄膜トランジスタのON電流を大きくすることができる。このため、高集積化に優れた薄膜トランジスタのスイッチング速度を向上させることができ、それにより、平面表示装置の精細さをより高くすることが可能となる。
なお、「微結晶シリコン膜」とは、狭義では、ラマン散乱分光で520cm−1付近にTOフォノンに起因するピークを持つ、数10nm程度の結晶からなるシリコン膜のことを示すが、本発明にいう「微結晶シリコン膜」はこれに限らず、粒径が1nm乃至1000nm程度の多結晶シリコンからなる膜やナノ結晶成分を同時に含有する膜なども含む広義のものを意味する。
本発明によれば、液晶表示装置や有機EL型表示装置等の平面表示装置に好適な、ON電流の大きい薄膜トランジスタを実現することができる。
本発明によれば、ON電流の大きい薄膜トランジスタを安価に、かつ、効率的に量産することができる。
以下、図面を参照して、本発明の実施の形態について説明する。以下の図面の記載では、同一又は類似の部分には同一又は類似の符号が付されている。なお、図面は模式図であり、厚みと平面寸法、各層の厚み比率等は現実と異なるものが含まれることに留意すべきである。
(第1の実施の形態)
図1は、本発明の第1の実施の形態に係る薄膜トランジスタ(TFT)の構造を示す断面図である。本実施の形態に係るTFTはボトムゲート型構造を有するものである。
図1は、本発明の第1の実施の形態に係る薄膜トランジスタ(TFT)の構造を示す断面図である。本実施の形態に係るTFTはボトムゲート型構造を有するものである。
図1に示すように、本実施の形態に係るTFTは、ガラス基板等の基板1と、基板1上に形成されたゲート電極2と、ゲート電極2及び基板1上に形成されたゲート絶縁膜3と、ゲート絶縁膜上に形成されたシリコン積層膜7と、シリコン積層膜7上に形成されたソース電極及びドレイン電極6を、備えるTFTである。ゲート電極2は基板1上でパターニングされており、ゲート電極2を覆うようにしてゲート絶縁膜3が形成されている。シリコン積層膜7はゲート電極2及びその両端付近の上方に形成され、ソース電極及びドレイン電極6は、ゲート電極2の両側の上方に、シリコン積層膜7の両端を覆うようにパターニングされている。
シリコン積層膜7は積層構造を有しており、下層である微結晶シリコン膜4と、上層であるa−Si膜5と、から構成されている。微結晶シリコン膜4は、ゲート絶縁膜3と直接接触するように形成され、本実施の形態に係るTFTの動作時に、電流(キャリア)が流れるチャネル領域となる。微結晶シリコン膜4は非常に大きな電界効果移動度を有しており、TFT動作時に大きなON電流を流すことができる。通常、TFTに用いられる一般的な半導体膜の厚みとしては、100nm以下が好ましく、20〜60nmがより好ましい。本実施の形態では、シリコン積層膜7を構成する微結晶シリコン膜4とa−Si膜5のそれぞれの厚みの和が上記の厚みに相当することになる。
TFTの動作時に電流が流れるチャネル領域は、半導体膜のゲート絶縁膜側の極表層に形成されるのが一般的である。したがって、微結晶シリコン膜4及びa−Si膜5のそれぞれの厚さ、その比率等には特に制約はないが、上記のようなシリコン積層膜7全体としての厚さとして、100nm以下が好ましく、20〜60nmであればより好ましいものとなる。
a−Si膜のみからなる半導体膜を用いた従来のTFTでは、背景技術の欄で説明したように、a−Si膜の小さい電界効果移動度のため、大きなON電流を得ることができなかった。これに対し、本実施の形態に係るTFTでは、積層構造のシリコン積層膜7を採用し、チャネル領域を微結晶シリコン膜4に形成することで、大きなON電流を実現することができる。
次に、本実施の形態に係るTFTの製造方法について図1を用いて説明する。
まず、ガラス等からなる基板1上にゲート電極2を形成する。ゲート電極2の材料としては、例えば、アルミニウム、タングステン等の金属(合金を含む)や、不純物を導入した多結晶シリコン等を用いればよい。スパッタリングや、真空蒸着、CVD法等によりゲート電極2の材料からなる薄膜を基板1上に形成し、光リソグラフィ技術によってパターニング、さらにエッチングすることで、基板1上にゲート電極2を実現することができる。エッチングとしては、薬液によるウエットエッチングが一般的であるが、プラズマによるドライエッチングもある。ゲート電極2の形成には、スパッタリング(PVD)成膜装置、露光装置、レジスト塗布・ベーキング(熱処理)装置、レジスト現像装置、金属ウェットエッチング装置、ドライエッチング装置、洗浄装置等の複数の装置が使用される。
そして、ゲート電極2を形成した基板1上にゲート絶縁膜3を形成する。通常、TFTでは、ゲート絶縁膜3の材料として高品質な酸化膜が利用され、その形成方法としてはCVD法によるのが一般的である。ゲート絶縁膜3としては通常、シリコン酸化膜が使用されるが、可能性としてはシリコン窒化膜やアルミナ等の絶縁膜であれば構わない。シリコン酸化膜は通常プラズマCVDが用いられる。従って、ゲート絶縁膜3の形成には、プラズマCVD成膜装置が用いられる。
続いて、ゲート絶縁膜3上にシリコン積層膜7を堆積し、リソグラフィ技術によってパターニングを行う。なお、シリコン積層膜7の形成方法については、後述する。
図示はしないが、次に、ソース領域及びドレイン領域を形成する。具体的には、不純物の添加の無いアモルファスシリコンあるいは結晶性のシリコン(i層)の上に、不純物添加のアモルファスシリコンあるいは結晶性のシリコン(不純物層)を40nm程度成膜する。例えば、n型TFTの場合には、i層の上にn型の不純物層が形成される。成膜は共にプラズマCVD装置を使用する。ただし、同一の装置で成膜は行わない。i層への不純物の汚染を回避するためである。n型不純物層の成膜では、シランと共にフォスフィン(リン化水素:PH3)を原料ガスとする。通常、TFTには移動度の大きな電子を使うため、n型TFTが用いられる。なお、p型TFTの場合には、原料ガスとしてシランと共にジボラン(B2H6)が使用される。
最後に、ソース領域及びドレイン領域へのコンタクト部のパターニングの後、基板1の全面に例えばAl、Mo、Wなどの導電性材料をスパッタリング法などにより成膜し、リソグラフィプロセス等によりパターニング(露光、現像、エッチング)してソース電極及びドレイン電極6を形成する。バリアメタルが形成されることもある。
次に、図1のシリコン積層膜7の形成方法について説明する。ここでは、まず最初に、シリコン積層膜7を形成する際に好適な成膜装置について説明する。図1のシリコン積層膜7の形成は、例えば、次の成膜装置で実現される。図2は、本実施の形態に係るTFTに用いられるシリコン積層膜7を形成する際に用いられる成膜装置の概略構成を示す図である。
図2に示すように、この成膜装置は、内部が密閉された反応容器26を備え、反応容器26内に成膜用回転電極21が収納されている。成膜用回転電極21は、略円筒状をなす電極本体と、これを軸方向に貫通する回転軸とを有している。成膜用回転電極21の回転軸の両端は、反応容器26内に設けられた一対の軸受台によって回転可能に支持され、高速で回転駆動される。また、回転軸には、成膜用プラズマ生成手段として、高周波電源27が接続されている。高周波電源27から共振器等を通じて成膜用回転電極21に成膜用の高周波電圧が印加される。なお、この電源には直流電源を使用することも可能である。
一方、反応容器26の底部には、基板搬送台を兼ねた基板電極22が設けられている。基板電極22は、基板加熱用のヒータ28を備え、成膜用回転電極21の回転軸と直交する方向(図2では左右方向)にスライド駆動される。基板電極22は、例えばガラス基板等の基板23を上方に露出させた状態で成膜用回転電極21の直下方の位置に保持し、その保持状態のままスライド駆動される。それにより、基板電極22は、基板23と成膜用回転電極21の外周面との隙間を維持しながら、基板23を移動させることができる。成膜用回転電極21の周面と基板23との隙間は、プラズマCVDを実行するのに適した隙間(例えば0.1〜1mm)に設定される。
次に、図2の成膜装置において行われる図1のシリコン積層膜7の形成方法を説明する。
まず、上述したように、ゲート電極2のパターニング後にゲート絶縁膜3が形成された基板を用意する。ここでは、図2の基板23上に、図1のゲート電極2及びゲート絶縁膜3がすでに形成されているものとする。
次に、成膜用回転電極21よりも基板搬送方向上流側の位置で基板電極22上に基板23を載せ、基板23を基板電極22とともに接地する。一方、成膜用回転電極21には高周波電源27から高周波電力(これは直流電力でもよい)を印加し、図2の時計回り反対方向に高速で回転駆動させる。その回転速度は一定であることが好ましい。また、反応容器26内をその底部から排気する一方、成膜用ガス(ここでは反応ガスであるSiH4及びH2と不活性ガスであるHe)を導入する。なお、図2の排気及び成膜用ガス供給の各位置は、これに限られるものではなく、シリコン積層膜7が均一に形成されるよう、適宜調整されるものである。例えば、排気系としては、成膜領域近くから強制的に排気できるようにすれば良い。また、成膜用ガスの供給系としては、原料ガスと希釈ガスを別々に導入するようにしても良い。
次に、基板電極22をスライドさせ、基板23の上面と成膜用回転電極21の外周面との間に微小隙間を維持しながら、基板23をスライド搬送する。このとき、大気圧近傍の圧力下で、成膜用回転電極21に高周波電源27から高周波電力を印加することにより、成膜用回転電極21と基板23との間にプラズマ29が発生し、プラズマ29内に成膜用回転電極21の回転で反応ガス及び不活性ガスが巻き込まれる。ここで、反応ガスが化学反応を起こしながら基板23が搬送される結果、基板23上の大面積の領域にシリコン積層膜7が高速形成される。なお、その搬送速度は一定であることが好ましい。
この成膜時において、基板23は成膜用回転電極21の回転周方向(図2では左から右に向かう方向)と逆の方向に搬送される。このため、基板23上にゲート絶縁膜3上には微結晶シリコン膜24が形成され、微結晶シリコン膜24上にa−Si膜25が堆積されることになる。
このようにして、基板23上にシリコン積層膜7が形成された後、上述したように、所望の形状となるように、リソグラフィ技術によってシリコン積層膜7のパターニングを行う。
なお、上記の成膜用回転電極を複数配置し、上記のゲート絶縁膜3の形成と、ソース領域及びドレイン領域の形成を、シリコン積層膜7の形成と連続的に行うことも可能である。例えば、図3に、上記のゲート絶縁膜3の形成とシリコン積層膜7の形成を連続的に行うことができる製造装置の構成例を示す。この場合、各成膜用回転電極26、26aごとに異なる原料ガスを供給することにより、各形成を連続的に行うことができる。例えば、シリコン酸化膜の成膜には、TEOS(珪酸メチル:テトラエトキシシラン)を原料ガスとして使用できる。なお、各反応容器26、26aは完全に隔てられているわけではない。各成膜は大気圧付近で行われるので、各反応容器26、26a間の搬送路をエアカーテン等で仕切ればよく、基本的には連続搬送可能である。図3では、上記のゲート絶縁膜3の形成とシリコン積層膜7の形成を連続的に行うことができる製造装置の構成例を示したが、上記のゲート絶縁膜3の形成とソース領域及びドレイン領域の形成を連続的に行う製造装置も同様に実現できる。
連続成膜を行うことにより、薄膜トランジスタの生産性を大きく向上させることができる。さらに、個別装置で行う場合と比べて、搬送によるパーティクル汚染や有機物汚染等を低減することもできる。
(第2の実施の形態)
次に、本発明の第2の実施の形態について説明する。図4は、本発明の第2の実施の形態に係る薄膜トランジスタ(TFT)の構造を示す断面図である。本実施の形態に係るTFTはトップゲート型構造を有するものである。
次に、本発明の第2の実施の形態について説明する。図4は、本発明の第2の実施の形態に係る薄膜トランジスタ(TFT)の構造を示す断面図である。本実施の形態に係るTFTはトップゲート型構造を有するものである。
図4に示すように、本実施の形態に係るTFTは、ガラス基板等の基板31と、基板31上に形成されたシリコン積層膜39と、シリコン積層膜39を挟むように基板31上に形成されたソース領域及びドレイン領域38と、シリコン積層膜39、ソース領域及びドレイン領域38を覆うようにして基板31上に形成されたゲート絶縁膜33と、ゲート絶縁膜33上にシリコン積層膜39と対向するよう形成されたゲート電極32と、ゲート電極32及びゲート絶縁膜33上に形成された層間絶縁膜37と、ゲート絶縁膜33及び層間絶縁層37に形成されたコンタクトホールを介してソース領域及びドレイン領域38と接続されたソース電極及びドレイン電極36と、を備えるTFTである。
シリコン積層膜39は、上記の実施の形態1のシリコン積層膜7と同様、積層構造を有しているが、その積層の順序が異なる。すなわち、シリコン積層膜39は、下層であるa−Si膜35と、上層である微結晶シリコン膜34と、から構成されている。微結晶シリコン膜34は、ゲート絶縁膜33と直接接触するように形成されており、電流(キャリア)が流れるチャネル領域の役目を果たす。本実施の形態でも、シリコン積層膜39を構成する微結晶シリコン膜34とa−Si膜35のそれぞれの厚さ、その比率等には特に制約はない。シリコン積層膜39全体としての厚さとして、100nm以下が好ましく、20〜60nmであればより好ましいのも同様である。
ソース領域及びドレイン領域38には、例えば、P(リン)やAs(ヒ素)等のn型不純物が導入され、この場合、本実施の形態に係るTFTはn型TFTを構成する。一方、B(ボロン)等のp型不純物が導入されれば、p型TFTを構成することになる。n型TFTにはLDD構造(Lightly Doped Drain)が採用されるのが一般的である。その目的は、ドレイン領域での電界集中を緩和し、TFTの動作時に高エネルギーのホットキャリアの発生を抑制し、TFTの信頼性を向上させることである。図4では、ソース領域及びドレイン領域38とシリコン積層膜39との間に、ソース領域及びドレイン領域38のn型不純物よりも濃度が1桁程度低い領域を設け、ドレイン電界の低減を図るようにしても良い。また、このLDD構造はソース領域及びドレイン領域38のうちドレイン領域側のみに設けても良い。不純物の導入には、通常、イオン注入装置が使用される。
次に、本実施の形態に係るTFTの製造方法について図4を用いて説明する。
まず、ガラス等からなる基板31上にシリコン積層膜39を形成する。シリコン積層膜39の形成においても、実施の形態1のシリコン積層膜7の形成に好適な、図2の成膜装置を用いることができる。なお、図示はしないが、シリコン積層膜39の形成前に、シリコン窒化膜及びシリコン酸化膜からなる積層膜が基板31上に形成される。シリコン窒化膜は、ガラス等からなる基板31からTFTへの不純物混入のバリアとして、シリコン酸化膜は、その上層のシリコン積層膜39との整合性を良くし、その界面特性の向上(界面準位の低減)を目的とする。
本実施の形態では、上記の実施の形態1とは異なり、シリコン積層膜39の成膜時に、図2の基板23は成膜用回転電極21の回転周方向と同一の方向に搬送されることになる。したがって、基板23の上面にはa−Si膜25が形成され、a−Si膜25上に微結晶シリコン膜24が形成される。
この後、リソグラフィプロセス等によりシリコン積層膜39をパターニングして、あらかじめ定められた形状に成形する。そしてパターニングされたシリコン積層膜39の上側からCVD法等により酸化膜からなるゲート絶縁膜33を形成する。
続いて、アルミニウム、タングステン等の金属を基板31上に堆積し、リソグラフィプロセス等によりパターニングし、ゲート電極32を形成する。そして、ゲート電極32をマスクとして自己整合的に、ソース領域及びドレイン領域38となるべきシリコン積層膜39の所定の領域に、P(リン)やAs(ヒ素)等のn型不純物、あるいは、B(ボロン)等のp型不純物をイオン注入する。不純物注入後、レーザアニール等により不純物の活性化が行われる。これにより、シリコン積層膜39の両側にソース領域及びドレイン領域38が形成されることになる。
そして、酸化膜あるいは窒化膜からなる層間絶縁膜37を堆積した後、リソグラフィプロセス等により、層間絶縁膜のソース領域及びドレイン領域38に対応する部分に開口部を形成する。その後、アルミニウム等の導電性材料を基板31上にスパッタリング法等により堆積し、リソグラフィプロセスによりパターニングし、ソース電極及びドレイン電極36を形成する。
特に、トップゲート型TFTでは従来より、半導体膜として多結晶シリコン膜が多く利用されてきた。背景技術の欄で説明したように、電界効果移動度が高く、TFTのON電流を大きく採ることができるからである。しかし、多結晶化に高価で安定性に欠けるエキシマレーザアニールを要するため、量産化にはまだまだ課題が多かった。一方、本実施の形態によれば、多結晶シリコン膜の利用を回避することができるので、エキシマレーザアニール工程が不要となり、高価で不安定な装置を導入する必要が無い。
本実施の形態においても、上記の成膜用回転電極を複数配置し、上記のシリコン窒化膜及びシリコン酸化膜からなる積層膜の形成と、ゲート絶縁膜33の形成を、シリコン積層膜39の形成と連続的に行うことも可能である。上記の第1の実施の形態と同様、薄膜トランジスタの生産性を大きく向上させることができる。
次に、本発明の好適な実施例について述べる。本発明者らは、図2の成膜装置を用いて、図4のシリコン積層膜39の形成を行った。
図2に示す成膜装置において、成膜室26内にシランガス、水素ガス、及びヘリウムガスをそれぞれ1:10:100の割合で導入する一方、500rpmで回転させた成膜用回転電極21に150MHzの高周波電力をパワー密度50〜300W/cm2の範囲で印加し、200Torrの圧力で電極−基板間の隙間にライン状のプラズマ放電29を発生させる。そして、成膜用回転電極21に対してこれに対向する基板23を回転電極周方向と同一方向に0.6m/minの速度で搬送することにより、成膜を行った。その結果、20nmのa−Si膜の上に40nmの微結晶シリコン膜が積層されたシリコン積層膜が形成された。
図5に、このように成膜したシリコン積層膜の微結晶シリコン膜を薄膜ラマン分光法を用いた結果を示す。また、比較のため、a−Si膜の分析結果も同時に示してある。図5から明らかなように、a−Si膜に比べて結晶性に優れた微結晶シリコン膜が成膜されていることが確認された。
このようにして成膜されたシリコン積層膜を用いることで、図4のTFTを製造することができる。
1、23、31、53 基板
2、32 ゲート電極
3、33 ゲート絶縁膜
4、24、34、54 微結晶シリコン膜
5、25、35、55 a−Si膜(アモルファスシリコン膜)
6、36 ソース電極、ドレイン電極
7、39 シリコン積層膜
21、21a、51 成膜用回転電極
22、52 基板電極
26、26a 反応容器
27、27a 高周波電源
28 ヒータ
29 プラズマ
37 層間絶縁膜
38 ソース領域、ドレイン領域
2、32 ゲート電極
3、33 ゲート絶縁膜
4、24、34、54 微結晶シリコン膜
5、25、35、55 a−Si膜(アモルファスシリコン膜)
6、36 ソース電極、ドレイン電極
7、39 シリコン積層膜
21、21a、51 成膜用回転電極
22、52 基板電極
26、26a 反応容器
27、27a 高周波電源
28 ヒータ
29 プラズマ
37 層間絶縁膜
38 ソース領域、ドレイン領域
Claims (4)
- ゲート絶縁膜と微結晶シリコン膜とが直接接触するように配置された薄膜トランジスタの製造方法であって、
基板上にゲート絶縁膜を形成する工程と、
前記基板を円筒状回転電極と対向させ、前記基板と前記円筒状回転電極との間に生成されたプラズマによりシランガスを化学反応させながら、前記円筒状回転電極の回転周方向と逆方向に前記基板を相対移動させることにより、前記ゲート絶縁膜上に前記ゲート絶縁膜と直接接触するように微結晶シリコン膜を堆積し、かつ、前記微結晶シリコン膜の上層にアモルファスシリコン膜を堆積する工程と
を含むことを特徴とする薄膜トランジスタの製造方法。 - ゲート絶縁膜と微結晶シリコン膜とが直接接触するように配置された薄膜トランジスタの製造方法であって、
基板を円筒状回転電極と対向させ、前記基板と前記円筒状回転電極との間に生成されたプラズマによりシランガスを化学反応させながら、前記円筒状回転電極の回転周方向と同一方向に前記基板を相対移動させることにより、前記基板上にアモルファスシリコン膜を堆積し、かつ、前記アモルファスシリコン膜の上層に微結晶シリコン膜を堆積する工程と、
前記微結晶シリコン膜上に前記微結晶シリコン膜と直接接触するようにゲート絶縁膜を形成する工程と
を含むことを特徴とする薄膜トランジスタの製造方法。 - ゲート絶縁膜と微結晶シリコン膜とが直接接触するように配置された薄膜トランジスタの製造装置であって、
基板上にゲート絶縁膜を形成するゲート絶縁膜形成ユニットと、
円筒上の回転電極と、前記円筒状回転電極と基板を対向させて移動させる基板移動部と、を有し、前記基板を前記円筒状回転電極と対向させ、前記基板と前記円筒状回転電極との間に生成されたプラズマによりシランガスを化学反応させながら、前記円筒状回転電極の回転周方向と逆方向に、前記基板移動部により前記基板を相対移動させることにより、前記ゲート絶縁膜上に前記ゲート絶縁膜と直接接触するように微結晶シリコン膜を堆積し、かつ、前記微結晶シリコン膜の上層にアモルファスシリコン膜を堆積するシリコン積層膜堆積ユニットと
を備えることを特徴とする薄膜トランジスタの製造装置。 - ゲート絶縁膜と微結晶シリコン膜とが直接接触するように配置された薄膜トランジスタの製造装置であって、
円筒上の回転電極と、前記円筒状回転電極と基板を対向させて移動させる基板移動部と、を有し、基板を前記円筒状回転電極と対向させ、前記基板と前記円筒状回転電極との間に生成されたプラズマによりシランガスを化学反応させながら、前記円筒状回転電極の回転周方向と同一方向に、前記基板移動部により前記基板を相対移動させることにより、前記基板上にアモルファスシリコン膜を堆積し、かつ、前記アモルファスシリコン膜の上層に微結晶シリコン膜を堆積するシリコン積層膜堆積ユニットと、
前記微結晶シリコン膜上に前記微結晶シリコン膜と直接接触するようにゲート絶縁膜を形成するゲート絶縁膜形成ユニットと
を備えることを特徴とする薄膜トランジスタの製造装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007055636A JP2008218796A (ja) | 2007-03-06 | 2007-03-06 | 薄膜トランジスタの製造装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007055636A JP2008218796A (ja) | 2007-03-06 | 2007-03-06 | 薄膜トランジスタの製造装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008218796A true JP2008218796A (ja) | 2008-09-18 |
Family
ID=39838466
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007055636A Pending JP2008218796A (ja) | 2007-03-06 | 2007-03-06 | 薄膜トランジスタの製造装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008218796A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010067698A1 (en) * | 2008-12-11 | 2010-06-17 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor and display device |
CN101752427A (zh) * | 2008-12-11 | 2010-06-23 | 株式会社半导体能源研究所 | 薄膜晶体管及显示装置 |
KR101178925B1 (ko) * | 2011-05-12 | 2012-08-31 | 한국기계연구원 | 혼합 구조의 박막 형성방법 |
KR101181411B1 (ko) | 2010-12-02 | 2012-09-19 | 한국기계연구원 | 대기압 플라즈마 화학기상증착법을 이용한 미세결정질 실리콘 박막의 결정화도 조절방법 |
JP2013020836A (ja) * | 2011-07-12 | 2013-01-31 | Fuji Mach Mfg Co Ltd | 大気圧プラズマ処理システム |
-
2007
- 2007-03-06 JP JP2007055636A patent/JP2008218796A/ja active Pending
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010067698A1 (en) * | 2008-12-11 | 2010-06-17 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor and display device |
CN101752427A (zh) * | 2008-12-11 | 2010-06-23 | 株式会社半导体能源研究所 | 薄膜晶体管及显示装置 |
KR20110094212A (ko) * | 2008-12-11 | 2011-08-22 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 박막 트랜지스터 및 표시 장치 |
US8120030B2 (en) | 2008-12-11 | 2012-02-21 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor and display device |
KR101667622B1 (ko) * | 2008-12-11 | 2016-10-28 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 박막 트랜지스터 및 표시 장치 |
KR101181411B1 (ko) | 2010-12-02 | 2012-09-19 | 한국기계연구원 | 대기압 플라즈마 화학기상증착법을 이용한 미세결정질 실리콘 박막의 결정화도 조절방법 |
KR101178925B1 (ko) * | 2011-05-12 | 2012-08-31 | 한국기계연구원 | 혼합 구조의 박막 형성방법 |
JP2013020836A (ja) * | 2011-07-12 | 2013-01-31 | Fuji Mach Mfg Co Ltd | 大気圧プラズマ処理システム |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6972433B2 (en) | Fabrication method for a thin film semiconductor device, the thin film semiconductor device itself, liquid crystal display, and electronic device | |
US8368075B2 (en) | Plasma CVD apparatus | |
US7011866B1 (en) | Method and apparatus for film deposition | |
JP6204917B2 (ja) | アルゴンガス希釈によるシリコン含有層を堆積するための方法 | |
TWI492315B (zh) | 低溫多晶矽薄膜晶體管製造方法 | |
US20080119030A1 (en) | Method for manufacturing thin film semiconductor device | |
TWI655677B (zh) | 沈積層的方法、製造電晶體的方法、用於電子裝置的層堆疊及電子裝置 | |
JP2008218796A (ja) | 薄膜トランジスタの製造装置及びその製造方法 | |
US20100075506A1 (en) | Apparatus and method for manufacturing semiconductor element and semiconductor element manufactured by the method | |
JP4126517B2 (ja) | 気相加工装置 | |
US7589031B2 (en) | Method of avoiding haze formation on surfaces of silicon-containing PECVD-deposited thin films | |
US8841194B2 (en) | Method of forming polysilicon layer and method of manufacturing thin film transistor using the polysilicon layer | |
JP3680677B2 (ja) | 半導体素子製造装置および半導体素子の製造方法 | |
JP6703186B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
JP2012238637A (ja) | スパッタリング方法およびスパッタリング装置 | |
US10748759B2 (en) | Methods for improved silicon nitride passivation films | |
JP4337554B2 (ja) | 半導体装置の製造方法 | |
JP4337555B2 (ja) | 半導体装置の製造方法 | |
CN110993611A (zh) | 一种tft基板的制作方法和tft基板 | |
JP2004327649A (ja) | 半導体装置、薄膜トランジスタおよび半導体装置の製造方法 | |
JP2000183354A (ja) | 薄膜トランジスタの製造方法及び連続成膜装置 | |
JP2007073641A (ja) | 半導体基板の製造方法 | |
JP2001257171A (ja) | 化学気相堆積装置及びそれを用いた半導体膜の製造方法 | |
JP2001044187A (ja) | プラズマ成膜方法および半導体装置の製造装置 | |
JP2002064205A (ja) | タングステン含有シリコン薄膜とその製造方法及びそれを用いた半導体装置 |