JP2001044187A - プラズマ成膜方法および半導体装置の製造装置 - Google Patents

プラズマ成膜方法および半導体装置の製造装置

Info

Publication number
JP2001044187A
JP2001044187A JP11218213A JP21821399A JP2001044187A JP 2001044187 A JP2001044187 A JP 2001044187A JP 11218213 A JP11218213 A JP 11218213A JP 21821399 A JP21821399 A JP 21821399A JP 2001044187 A JP2001044187 A JP 2001044187A
Authority
JP
Japan
Prior art keywords
film
gas
plasma processing
plasma
processing apparatus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP11218213A
Other languages
English (en)
Inventor
Motonari Sai
基成 蔡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Frontec Inc
Original Assignee
Frontec Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Frontec Inc filed Critical Frontec Inc
Priority to JP11218213A priority Critical patent/JP2001044187A/ja
Priority to KR10-2000-0041533A priority patent/KR100372537B1/ko
Publication of JP2001044187A publication Critical patent/JP2001044187A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
    • C23C16/509—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges using internal electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Analytical Chemistry (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

(57)【要約】 【課題】 シリコン表面にプラズマＣＤＶ成膜法により
絶縁膜を形成した場合に、不必要な膜形成を防止する。 【解決手段】 プラズマ処理装置２０のプラズマ処理室
２５内に設けた電極２４に被処理基板１を載置し、プラ
ズマ処理室２５内が所望の圧力を保持するよう排気処理
しながら、プラズマ処理室２５内に非成膜性キャリヤガ
スを供給し、被処理基板１を加熱して、プラズマ処理室
２５内に供給するガスを非成膜性キャリヤガス中に成膜
性ガスが添加された混合ガスに切り換えるとともに、電
極２２，２４に高周波電力を供給してプラズマ処理室２
５内にプラズマを発生し被処理基板１表面に所望の膜を
成膜する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、プラズマ成膜方法
および半導体装置の製造装置に係り、特に、プラズマ成
膜により半導体装置を製造する際に用いて好適な技術に
関する。
【０００２】
【従来の技術】活性多結晶シリコンからなる半導体層を
持つ半導体装置の一例として、従来の薄膜トランジスタ
の一構造例を図１７に示す。
【０００３】この薄膜トランジスタは、絶縁性のガラス
基板１０１上に形成したチャネル生成部１０２の両側を
ソース領域部１０３とドレイン領域部１０４とで挟んで
構成した活性多結晶シリコンからなる半導体層１１２を
設けている。半導体層１１２を含む基板１０１全面上に
酸化シリコンからなるゲート絶縁層１０６と、ゲート絶
縁層１０６を介して、チャネル生成部１０２と対峙した
ゲート電極１０７とが設けられている。ゲート電極１０
７およびゲート絶縁層１０６を覆って保護膜１０８が設
けられ、この保護膜１０８およびゲート絶縁層１０６を
貫通して形成したコンタクトホール１０９を通して、ソ
ース領域１０３およびドレイン領域１０４に各々接続す
るソース電極１１０およびドレイン電極１１１が保護膜
１０８上に設けられている。
【０００４】このような薄膜トランジスタの半導体装置
を製造する際には、ガラス基板１０１上に形成された半
導体層１１２を覆うように、ゲート絶縁層１０６を、プ
ラズマ処理装置内でプラズマＣＶＤ成膜法により成膜す
る。ここで、プラズマＣＶＤ成膜法等のプラズマ処理
は、一対の電極を処理室内に有するようなプラズマ処理
装置を用いて行う。このプラズマ処理は、モノシラン等
の成膜性ガスと非成膜性のキャリヤガスとの混合ガス雰
囲気中で、一方の電極であるプラズマ励起電極に周波数
１００ＭＨｚ程度の高周波電力を供給するとともに、他
方の電極であるサセプタ電極に支持された、基板１０１
にも周波数５０Ｈｚないし１．６ＭＨｚ程度程度の高周
波電力を供給することによりプラズマを発生させて行
う。
【０００５】
【発明が解決しようとする課題】かかる構造の薄膜トラ
ンジスタにおいては、ゲート絶縁層１０６を成膜する
際、プラズマ処理装置内に混合ガスを供給し、この混合
ガス雰囲気中において高周波を供給してプラズマを発生
させるとともに、同時に基板１０１を加熱した状態で行
われていたが、このとき、基板１０１および半導体層１
１２表面における表面移動（Surface Migration)を促進
するために、基板１０１の加熱を行っている。このた
め、ゲート絶縁層１０６を成膜する際、その開始時に、
プラズマが発生していない状態において、加熱されてい
る基板１０１の半導体層１１２表面での熱反応が発生
し、半導体層１１２とゲート絶縁膜１０６との境界部分
に、所定のゲート絶縁膜１０６の組成とは異なる組成の
膜１０５が形成されてしまう。この結果、薄膜トランジ
スタにおいて、半導体層１１２とゲート絶縁層１０６と
の間で界面の半導体層のキャリヤ移動度が低下し、動作
特性が低下する等の問題が発生するという恐れがあっ
た。
【０００６】また、上記の構造以外の薄膜トランジスタ
においても、プラズマＣＶＤ成膜法により形成した場合
に、シリコン層と絶縁層との界面付近に同様の膜が形成
されてしまうという問題が発生していた。
【０００７】本発明は、上記の事情に鑑みてなされたも
ので、以下の目的を達成しようとするものである。 加熱されている基板表面での熱反応によって成膜する
膜の組成とは異なる組成の余計な膜形成を防止するこ
と。 半導体層と絶縁層との間で界面における半導体層のキ
ャリヤ移動度の低下の防止を図ること。 半導体装置における動作特性の向上を図ること。 上記のような半導体装置を製造可能な製造装置を提供
すること。
【０００８】
【課題を解決するための手段】本発明のプラズマ処理方
法は、プラズマ処理装置内に設けた一対の電極の一方の
電極に被処理基板を載置し、前記プラズマ処理装置内が
所望の圧力となるよう排気処理しながら、前記プラズマ
処理装置内に非成膜性キャリヤガスを供給し、前記プラ
ズマ処理装置内の圧力を前記所望の圧力に保持しつつ、
前記プラズマ処理装置内に供給するガスを前記キャリヤ
ガス中に成膜性ガスが添加された混合ガスに切り換え、
次いで前記電極対に高周波電力を供給してプラズマ処理
装置内にプラズマを励起し前記被処理基板表面に所望の
膜を成膜することにより上記課題を解決した。本発明の
プラズマ処理方法によれば、供給ガスの圧力を一定にす
るとともに、高周波電力を供給してプラズマを発生する
以前に、プラズマ処理装置内に供給するガスを非成膜性
キャリヤガスとしているために、被処理基板を加熱した
場合にも、被処理基板表面における成膜性ガスとの熱反
応により前記被処理基板表面に不必要な成膜の防止を図
ることができる。これにより、半導体層と絶縁層との間
等の界面における半導体層のキャリヤ移動度の低下の防
止を図ることができ、半導体装置における動作特性の向
上を図ることができる。
【０００９】本発明のプラズマ処理方法は、プラズマ処
理装置内に設けた一対の電極の一方の電極に被処理基板
を載置し、前記プラズマ処理装置内が所望の圧力となる
よう排気処理しながら、前記プラズマ処理装置内に非成
膜性キャリヤガスを供給し、前記プラズマ処理装置内の
圧力を前記所望の圧力に保持しつつ、前記プラズマ処理
装置内に供給するガスを前記キャリヤガス中に成膜性ガ
スが添加された混合ガスに切り換えるとともに、前記電
極対に高周波電力を供給してプラズマ処理装置内にプラ
ズマを発生し前記被処理基板表面に所望の膜を成膜する
ことにより上記課題を解決した。本発明のプラズマ処理
方法によれば、供給ガスの圧力を一定にするとともに、
高周波電力を供給してプラズマを励起する以前に、プラ
ズマ処理装置内に供給するガスを非成膜性キャリヤガス
としており、被処理基板を加熱していた場合にも、被処
理基板表面における成膜性ガスとの熱反応により、前記
被処理基板表面に不必要な成膜が行われることを防止す
ることができ、プラズマを発生させるとともに供給ガス
に成膜性ガスを添加することにより、遅滞なく所望の成
膜を行うことができる。これにより、半導体層と絶縁層
との間等の界面における半導体層のキャリヤ移動度の低
下の防止を図ることができ、半導体装置における動作特
性の向上を図ることができる。
【００１０】本発明において、前記成膜性ガスがモノシ
ランまたはジシランであることが望ましい。かかる方法
によれば、活性多結晶シリコン、または、酸化シリコン
からなる半導体層、または、絶縁層等の形成の際におけ
る不必要な膜形成を防止することができる。
【００１１】本発明において、前記非成膜性キャリアガ
スが、少なくとも亜酸化窒素、アンモニア、窒素のいず
れか一種、または、これらの混合物を含んでいることが
望ましい。これにより、半導体層と絶縁層との形成等を
所望の状態において切り替え可能とすることができる。
【００１２】本発明の半導体装置の製造装置は、プラズ
マ処理装置内に設けた一対の電極の一方の電極に被処理
基板を載置する工程と、前記プラズマ処理装置内が所望
の圧力となるよう排気処理しながら、前記プラズマ処理
装置内に非成膜性キャリヤガスを供給する工程と、前記
プラズマ処理装置内の圧力を前記所望の圧力に保持しつ
つ、前記プラズマ処理装置内に供給するガスを前記キャ
リヤガス中に成膜性ガスが添加された混合ガスに切り換
える工程と、次いで前記電極対に高周波電力を供給して
プラズマ処理装置内にプラズマを励起し前記被処理基板
表面に所望の膜を成膜する工程と、を順次行わせる制御
部を有することにより上記課題を解決した。かかる半導
体装置の製造装置によれば、供給ガスの圧力を一定にす
るとともに、高周波電力を供給してプラズマを発生する
以前に、プラズマ処理装置内に供給するガスを非成膜性
キャリヤガスとしているために、被処理基板を加熱した
場合にも、被処理基板表面における成膜性ガスとの熱反
応によって前記被処理基板表面における不必要な成膜の
防止を図ることができる。これにより、半導体層と絶縁
層との間等の界面における半導体層のキャリヤ移動度の
低下の防止を図ることができ、半導体装置における動作
特性の向上を図ることができる。それとともに、このよ
うなシーケンスプログラムを記憶するメモリ部が制御部
に設けられることにより、所定のシーケンスプログラム
を実行することを可能とすることができる。さらに、こ
のようなシーケンスプログラムを所望の回数繰り返して
実行することも可能となる。
【００１３】本発明の半導体装置の製造装置は、プラズ
マ処理装置内に設けた一対の電極の一方の電極に被処理
基板を載置する工程と、前記プラズマ処理装置内が所望
の圧力となるよう排気処理しながら、前記プラズマ処理
装置内に非成膜性キャリヤガスを供給する工程と、前記
プラズマ処理装置内の圧力を前記所望の圧力に保持しつ
つ、前記プラズマ処理装置内に供給するガスを前記キャ
リヤガス中に成膜性ガスが添加された混合ガスに切り換
えるとともに、前記電極対に高周波電力を供給してプラ
ズマ処理装置内にプラズマを励起し前記被処理基板表面
に所望の膜を成膜する工程と、を順次行わせる制御部を
有することにより上記課題を解決した。本発明の半導体
装置の製造装置によれば、供給ガスの圧力を一定すると
ともに、高周波電力を供給してプラズマを励起する以前
に、プラズマ処理装置内に供給するガスを非成膜性キャ
リヤガスとしており、被処理基板を加熱していた場合に
も、被処理基板表面における成膜性ガスとの熱反応によ
り、前記被処理基板表面に不必要な成膜が行われること
を防止することができ、プラズマを発生させるとともに
供給ガスに成膜性ガスを添加することにより、遅滞なく
所望の成膜を行うことができる。これにより、半導体層
と絶縁層との間等の界面における半導体層のキャリヤ移
動度の低下の防止を図ることができ、半導体装置におけ
る動作特性の向上を図ることができる。それとともに、
このようなシーケンスプログラムを記憶するメモリ部が
制御部に設けられることにより、所定のシーケンスプロ
グラムを実行することを可能とすることができる。さら
に、このようなシーケンスプログラムを所望の回数繰り
返して実行することも可能となる。
【００１４】
【発明の実施の形態】以下、本発明に係るプラズマ成膜
方法および半導体装置の製造装置の第１実施形態を、図
面に基づいて説明する。図１は本実施形態における半導
体装置を示す図であり、図において、符号１は基板（被
処理基板）、１２は半導体層、６はゲート絶縁膜（膜）
である。本実施形態における薄膜トランジスタ（半導体
装置）は、いわゆるトップゲート型ＴＦＴとされ、図１
に示すように、ガラス等からなる透明な絶縁性基板１上
に形成したチャネル生成部２の両側をソース領域部３と
ドレイン領域部４とで挟んで構成した活性多結晶シリコ
ンからなる半導体層１２を設けている。ここでチャネル
生成部２は、不純物を含まない活性多結晶シリコン膜で
ある。ソース領域部３およびドレイン領域部４はリン元
素が活性多結晶シリコン中に注入された低抵抗半導体膜
である。
【００１５】この半導体層１２を含む前記基板１上に、
酸化ケイ素からなるゲート絶縁層６が設けられており、
また、ゲート電極７がこのゲート絶縁層６を介してチャ
ネル生成部２と対峙する位置に設けられている。ゲート
電極７を形成する材料は、アルミニウムあるいは銅等の
抵抗値が低い金属を用いると、配線の電気抵抗に起因す
る配線遅延を防止することができ望ましい。
【００１６】ソース領域部３およびドレイン領域部４
に、各々ソース電極１０およびドレイン電極１１とが接
続されている。ソース電極１０およびドレイン電極１１
は、クロム、モリブデンあるいはタングステン等がｎ+
多結晶シリコン膜との良好な接続を得て望ましい。ソー
ス電極１０およびドレイン電極１１は、ゲート絶縁層６
およびゲート電極７上に形成された保護膜８に形成され
たコンタクトホール９を通して、ソース領域３およびド
レイン領域４と接続している。
【００１７】次に本実施形態における半導体装置の製造
方法を説明する。図２ないし図７は本実施形態における
製造工程を説明するための図であり、図８は本実施形態
の製造方法を示すためのフローチャートである。絶縁性
基板１上に、水素ガスとシランガスを用いてプラズマ成
膜法によりアモルファスシリコン膜を成膜し、レーザア
ニールによりこのアモルファスシリコン膜を結晶化して
活性多結晶シリコン膜を形成する。この活性多結晶シリ
コン膜にフォトリソ加工およびエッチング加工を施し
て、図２に示す半導体層１２を形成する。（前工程：Ｓ
０）
【００１８】図３に示すように、半導体層１２表面を覆
うよう、基板１の全面に酸化シリコンからなるゲート絶
縁層６をプラズマＣＶＤ成膜法により成膜する。プラズ
マ処理は、図９に示すようなプラズマ処理装置（半導体
製造装置）２０を用いて行う。
【００１９】図９は本発明における半導体製造装置を示
す模式説明図であり、図において、符号２１はプラズマ
励起電源、符号２２はプラズマ励起電極、符号２３はバ
イアス電源、符号２４はサセプタ電極、２５はプラズマ
処理室を各々示す。このプラズマ処理装置２０は、図９
に示すように、内部を真空雰囲気に維持することの可能
なプラズマ処理室２５と、プラズマ処理室２５内にプラ
ズマを発生するためのプラズマ励起電極２２およびサセ
プタ電極２４と、これらの電極２２，２３に所定の周波
数の高周波電力を供給するプラズマ励起電源２１および
バイアス電源２３と、サセプタ電極２４に載置された基
板１を加熱する図示しない加熱手段と、プラズマ処理室
２５内部にガス導入管２６を介して所望のガスを供給す
るガス供給手段２７と、これに対応してプラズマ処理室
２５内の排気を行うガス排気手段２８と、加熱手段，プ
ラズマ励起電源２１，バイアス電源２３，ガス供給手段
２７，ガス排気手段２８等、このプラズマ処理装置２０
の各部を制御する制御部２９とを有する構造とされる。
【００２０】ここで、まず、プラズマ処理装置２０に設
けた一対のプラズマ励起電極２２，サセプタ電極２４の
うち、一方のサセプタ電極２４に基板（被処理基板）１
を載置する。（載置工程：Ｓ１）
【００２１】次に、制御部２９によりガス供給手段２７
およびガス排気手段２８を制御して、プラズマ処理装置
２０のプラズマ処理室２５内が所望の圧力となるよう排
気処理しながら、前記プラズマ処理装置内に非成膜性キ
ャリヤガスを供給する。（非成膜ガス供給工程：Ｓ２） ここで、非成膜性キャリヤガスとしては、少なくとも亜
酸化窒素、アンモニア、窒素のいずれか一種、または、
これらの混合物を含んでいることが望ましい。さらに、
基板１および半導体層１２表面における表面移動（Surf
ace Migration)を促進するために、制御部２９によって
制御された図示しない加熱手段によって、サセプタ電極
２４に載置された基板１を所定の温度まで加熱する。
【００２２】基板１が所望の温度に加熱された後、この
温度に基板１を維持した状態で、制御部２９によりガス
供給手段２７およびガス排気手段２８を制御して、前記
プラズマ処理装置２０の処理室２５内の圧力を前記所望
の圧力に保持しつつ、前記プラズマ処理装置２０のプラ
ズマ処理室２５内に供給するガスを前記キャリヤガス中
に成膜性ガスが添加された混合ガスに切り換える。（切
換工程：Ｓ３） 前記成膜性ガスは、モノシランまたはジシランであるこ
とが望ましい。
【００２３】次いで、制御部２９によりプラズマ励起電
源２１およびバイアス電源２３を制御して、プラズマ励
起電極２２およびサセプタ電極２４（電極対）に高周波
電力を供給してプラズマ処理装置２０のプラズマ処理室
２５内にプラズマを励起し、半導体層１２を覆うよう基
板１の全面に酸化シリコンからなるゲート絶縁層（膜）
６を成膜する。（成膜工程：Ｓ４） このプラズマ処理は、モノシランガスと亜酸化窒素ガス
を主成分とする混合ガス雰囲気中で、プラズマ励起電極
２２に周波数１００ＭＨｚ程度の高周波電力を供給する
とともに、基板１にも周波数５０ｋＨｚないし１．６Ｍ
Ｈｚの高周波電力を供給することにより行う。
【００２４】以後の工程を後工程Ｓ５として、ゲート絶
縁層６上にゲート電極となる導電体膜をスパッタ成膜法
により成膜した後、フォトリソ加工およびエッチング加
工により不要部分を除去し、図４に示すようゲート電極
７を形成する。次いでゲート電極７の上方からリン、砒
素等の不純物のイオンを半導体層１２に注入することに
より、半導体層１２のゲート電極７の下方を除いた領域
をｎ+ 型シリコン層とし、ソース領域部３およびドレイ
ン領域部４を図５に示すように各々形成する。ここで半
導体層１２の中央部で不純物イオンが注入されなかった
領域がチャネル生成部２となる。全面に絶縁膜からなる
保護層８をプラズマＣＶＤ成膜法により成膜し、フォト
リソ加工およびエッチング加工によりこの保護層８、ゲ
ート絶縁層６をパターニングして、図６に示すようなソ
ース領域部３およびドレイン領域部４に各々達するコン
タクトホール９を形成する。次いで全面に導電体膜を成
膜しパターニングして、図７に示すようなソース電極１
０およびドレイン電極１１をそれぞれ形成する。以上の
工程により図１に示した薄膜トランジスタが完成する。
【００２５】本実施形態のプラズマ成膜方法および半導
体装置の製造装置によれば、制御部２９により、プラズ
マ処理室２５に供給する供給ガスの圧力を一定にすると
ともに、高周波電力を供給してプラズマを発生前に基板
１を加熱している状態で、プラズマ処理室２５内に供給
するガスを非成膜性キャリヤガスとしているために、基
板１の半導体層１２表面における成膜性ガスとの熱反応
によって、基板１の半導体層１２表面（被処理基板表
面）にＳ−ｉＯＨ結合やＳｉ−Ｈ結合のように不必要な
構造を有する膜形成の防止を図ることができる。これに
より、半導体層１２とゲート絶縁層６との間等の界面に
おける半導体層のキャリヤ移動度の低下の防止を図るこ
とができ、半導体装置における動作特性の向上を図るこ
とができる。
【００２６】また、制御部２９に、上述のような製造工
程の条件を実行するシーケンスプログラムを記憶するメ
モリ部が設けられることにより、所定のシーケンスプロ
グラムを実行することを可能とすることができる。さら
に、このようなシーケンスプログラムを所望の回数繰り
返して実行することも可能となる。なお、半導体層１２
の成膜時においても、図８に示すフローチャートに従っ
て、非成膜性のキャリヤガスをプラズマ処理室２５に供
給した状態で基板１を加熱し、Ｓ３の切換工程のよう
に、成膜性ガスを供給し、プラズマを発生させて、活性
多結晶シリコンからなる半導体層１２を成膜することが
できる。さらに、この半導体層１２の成膜工程と、ゲー
ト絶縁膜６の成膜工程とを、不必要な構造の膜が成膜さ
れないように供給ガスの種類を切り換えることにより連
続して行うことも可能である。
【００２７】以下、本発明に係るプラズマ成膜方法およ
び半導体装置の製造装置の第２実施形態を、図面に基づ
いて説明する。図１０は本実施形態における半導体装置
を示す図であり、図において、符号３０は基板（被処理
基板）、３３は半導体層、３２は絶縁膜（膜）である。
本実施形態における薄膜トランジスタ（半導体装置）
は、いわゆるボトムゲート型ＴＦＴとされ、図１０に示
すように、ガラス等からなる透明な絶縁性基板３０上に
活性多結晶シリコンからなるゲート電極３１が設けら
れ、このゲート電極３１を含む前記基板３０上に、酸化
ケイ素からなるゲート絶縁層３２が設けられている。
【００２８】ゲート絶縁層３２上には、平面視してゲー
ト電極３１を跨ぐように、半導体能動層になる半導体層
３３が設けられる。半導体層３３は不純物を含まない活
性多結晶シリコン膜である。この半導体層３３には、平
面視してゲート電極３１の両側に、ソース電極３７とド
レイン電極３６とが不純物層（ｎ+ 層）３４を介して接
続される。これらソース電極３７とドレイン電極３６と
は、それぞれ平面視して離間した位置に接続され、さら
に、これらに対応して不純物層（ｎ+ 層）３４も、それ
ぞれ離間した状態に半導体層３３表面上に設けられる。
不純物層（ｎ+ 層）３４はリン元素を含む活性多結晶シ
リコンとされる低抵抗半導体膜である。
【００２９】これら半導体層３３，ソース電極３７，ド
レイン電極３６，およびゲート絶縁層３２を覆って、パ
ッシベーション膜３８が形成されている。ゲート電極３
１を形成する材料は、アルミニウムあるいは銅等の抵抗
値が低い金属を用いると、配線の電気抵抗に起因する配
線遅延を防止することができ望ましい。また、ソース電
極３７とドレイン電極３６とは、クロム、モリブデンあ
るいはタングステン等がｎ+ 多結晶シリコン膜との良好
な接続を得て望ましい。
【００３０】次に本実施形態の半導体装置の製造方法を
説明する。図１１ないし図１５は本実施形態における製
造工程を説明するための図であり、図１６は本実施形態
の製造方法を示すためのフローチャートである。まず、
ガラス等からなる絶縁性基板３０上に、ゲート電極３１
を形成する。（前工程：Ｓ１０）
【００３１】次に、図１１に示すように、ゲート電極３
１を覆うよう、基板３０の全面に酸化シリコンからなる
ゲート絶縁層３２をプラズマＣＶＤ成膜法により成膜す
る。ここで、次の半導体活性層３３’とともに、図９に
示したようなプラズマ処理装置（半導体製造装置）２０
を用いて行うことができる。まず、プラズマ処理装置２
０に設けた一対のプラズマ励起電極２２，サセプタ電極
２４のうち、一方のサセプタ電極２４に基板（被処理基
板）３０を載置する。（載置工程：Ｓ１１） 次に、図１２に示すように、ゲート絶縁層３２上を覆う
ように活性多結晶シリコンからなる半導体活性層３３’
をプラズマＣＶＤ成膜法により成膜する。
【００３２】ここで、制御部２９によりガス供給手段２
７およびガス排気手段２８を制御して、プラズマ処理装
置２０のプラズマ処理室２５内が所望の圧力となるよう
排気処理しながら、前記プラズマ処理装置内に非成膜性
キャリヤガスを供給する。（非成膜ガス供給工程：Ｓ１
２） ここで、非成膜性キャリヤガスとしては、例えば水素ガ
ス（Ｈ2 ）が適用される。さらに、ゲート絶縁層３２表
面における表面移動（Surface Migration)を促進するた
めに、制御部２９によって制御された図示しない加熱手
段によって、サセプタ電極２４に載置された基板３０を
所定の温度まで加熱する。
【００３３】基板３０が所望の温度に加熱された後、こ
の温度に基板３０を維持した状態で、制御部２９により
ガス供給手段２７およびガス排気手段２８を制御して、
前記プラズマ処理装置２０の処理室２５内の圧力を前記
所望の圧力に保持しつつ、前記プラズマ処理装置２０の
プラズマ処理室２５内に供給するガスを前記キャリヤガ
ス中に成膜性ガスが添加された混合ガスに切り換えると
ともに、同時に、制御部２９によりプラズマ励起電源２
１およびバイアス電源２３を制御して、プラズマ励起電
極２２およびサセプタ電極２４（電極対）に高周波電力
を供給してプラズマ処理装置２０の処理室２５内にプラ
ズマを励起し、ゲート絶縁層３２を覆うように活性多結
晶シリコンからなる半導体活性層（膜）３３’を成膜す
る。（成膜工程：Ｓ１３）
【００３４】ここで、供給ガスを切り換えるとともに、
制御部２９によりプラズマを発生させるとは、後述する
不必要な構造が成膜されないように、基板３０周囲のガ
ス雰囲気が変化すると同時にプラズマを発生させること
を意味する。前記成膜性ガスは、モノシランまたはジシ
ランであることが望ましく、このプラズマ処理は、モノ
シランガスを主成分とする混合ガス雰囲気中で、プラズ
マ励起電極２２に周波数１００ＭＨｚ程度の高周波電力
を供給するとともに、基板３０にも周波数５０ｋＨｚな
いし１．６ＭＨｚの高周波電力を供給することにより行
う。
【００３５】以後の工程を後工程Ｓ１４として、図１３
に示すように、半導体活性層３３’上に、上記成膜工程
Ｓ１３と同様にして、リン元素を含む不純物層３４’を
形成する。ここで、成膜性ガスとしては、モノシランま
たはジシランおよび、ホスフィン（ＰＨ3 ）が適応され
る。その後、図１４および図１５に示すように、フォト
リソ加工およびエッチング加工により不要部分を除去
し、半導体層３３およびｎ+ 層３４を形成し、ソース電
極３７およびドレイン電極３６となる導電体膜３６’を
スパッタ成膜法により成膜した後、フォトリソ加工およ
びエッチング加工により不要部分を除去し、ソース電極
３７およびドレイン電極３６を形成する。次いで、全面
に絶縁膜からなるパッシベーション膜３８を成膜し、以
上の工程により図１０に示した薄膜トランジスタが完成
する。
【００３６】本実施形態のプラズマ成膜方法および半導
体装置の製造装置によれば、制御部２９により、プラズ
マ処理室２５に供給する供給ガスの圧力を一定にすると
ともに、高周波電力を供給してプラズマを発生する前に
基板３０を加熱している状態で、プラズマ処理室２５内
に供給するガスを非成膜性キャリヤガスとしているため
に、基板３０の半導体層３３表面における成膜性ガスと
の熱反応によって、半導体活性層３３’とゲート絶縁層
３２との界面付近にＳｉ−ＯＨ結合やＳｉ−Ｈ結合のよ
うに不必要な構造を有する膜が形成されることを防止す
ることができ、プラズマを発生させると同時にプラズマ
反応室２５に供給する供給ガス成分に成膜性ガスを添加
することにより、遅滞なく所望の成膜を行うことができ
る。
【００３７】なお、ゲート絶縁層３２の成膜工程、半導
体活性層３３’の成膜工程、不純物層３４’の成膜工
程、それぞれの切換時においても、非成膜性ガスを一定
圧で供給し、さらに、供給する成膜性ガスの種類を切り
換えることにより、これらの工程を連続して行うことが
可能である。このとき、これらの工程切換時に加熱温度
状態等の基板周囲の雰囲気状態が所定の状態に安定する
間、成膜性ガスの供給を中断するとともに、プラズマ発
生を中断することにより、各層の界面付近に不必要な構
造を有する膜形成の防止を図ることが可能となる。
【００３８】ここで、複数の成膜性ガスを使用する際に
は、複数の成膜性ガスのなかから選択的に供給状態を切
り換えることにより、成膜状態を設定することが可能で
ある。例えば、半導体活性層３３’の成膜工程から不純
物層３４’の成膜工程への切換時において、供給する成
膜性ガスとしてホスフィン（ＰＨ3 ）を添加することに
より、プラズマを発生させた状態でもこれらの工程を切
り換えることが可能となる。
【００３９】また、制御部２９に、上述のような製造工
程の条件を実行するシーケンスプログラムを記憶するメ
モリ部が設けられることにより、所定のシーケンスプロ
グラムを実行することを可能とすることができる。さら
に、このようなシーケンスプログラムを所望の回数繰り
返して実行することも可能となる。
【００４０】また、ゲート絶縁層３２の成膜工程におい
ても、図１６に示すフローチャートに従って、非成膜性
のキャリヤガスをプラズマ処理室２５に供給した状態で
基板３０を加熱し、Ｓ１３の成膜工程のように、成膜性
ガスを供給すると同時に、プラズマを発生させて、酸化
シリコンからなるゲート絶縁層３２を成膜することがで
きる。さらに、上記の成膜工程間において、必要な構造
の膜が成膜されないように供給ガスの種類を切り換える
ことにより連続して行うことも可能である。
【００４１】〔実施例〕図１に示した半導体装置を作成
し、チャネル生成部２のキャリヤ移動度を測定した。プ
ラズマ処理の方法は以下の通りである。図２に示すガラ
ス基板１を、図９に示したプラズマ処理装置２０のサセ
プタ電極２４上に載置し、プラズマ処理室２５内に、ガ
ス供給手段２７によりガス導入管２６を通して非成膜性
キャリヤガスとして Ｈ2 ガスをガス圧力７０Ｐａで供
給した。
【００４２】ついで、加熱手段により基板１を ２５０
℃に加熱した後、ガス供給手段２７により、上記の非
成膜性キャリヤガスと、成膜性ガスとしてのモノシラン
（ＳｉＨ4 ）とを、Ｈ2 ：ＳｉＨ4 ＝５０：１の割合で
含む混合ガスを、ガス圧力７０Ｐａで供給する。これと
同時に、プラズマ励起電源２１からプラズマ励起電極２
２に周波数４０ＭＨｚの高周波電力を供給しプラズマを
発生させ、さらにバイアス電源２３からサセプタ電極２
４に周波数１３．５６ＭＨｚ以下の高周波電力を印加し
１分間プラズマ処理することにより、基板１表面に活性
多結晶シリコンからなる半導体層１２を形成した。
【００４３】次に、図２に示す活性多結晶シリコンから
なる半導体層１２が形成された基板１の載置されたプラ
ズマ処理室２５内に、ガス供給手段２７によりガス導入
管２６を通して非成膜性キャリヤガスとして Ｎ2Ｏ，Ａ
ｒを、 Ｎ2Ｏ：Ａｒ＝５０：５０の割合でガス圧力１５
０Ｐａで供給した。
【００４４】ついで、加熱手段により基板１を ２５０
℃に加熱した後、ガス供給手段２７により上記の非成
膜性キャリヤガスとモノシラン（ＳｉＨ4 ）とを、 Ｎ2
Ｏ：ＳｉＨ4 ：Ａｒ＝５０：１：５０の割合で含む混合
ガスを供給し、プラズマ励起電源２１からプラズマ励起
電極２２に周波数４０ＭＨｚの高周波電力を供給しプラ
ズマを発生させ、さらにバイアス電源２３からサセプタ
電極２４に周波数１３．５６ＭＨｚ以下Ｗの高周波電力
を印加し１分間プラズマ処理することにより、基板１お
よび半導体層１２表面に酸化シリコンからなるゲート絶
縁層６を形成した。
【００４５】この界面層を有する半導体装置のキャリヤ
移動度は、ゲート電圧を５Ｖとした場合約１００ｃｍ2
／Ｖ・ｓｅｃであった。またゲート電圧を１５Ｖとした
場合のキャリヤ移動度は、若干低下したがゲート電圧５
Ｖの場合とほとんど差がなかった。
【００４６】これに対し、最初から上記の非成膜性キャ
リヤガスとモノシラン（ＳｉＨ4 ）とを含む混合ガスを
供給したこと以外全く同一の条件で図１７に示した従来
構造の半導体装置を作成し、そのチャネル生成部１０２
のキャリヤ移動度を測定した。この従来構造の半導体装
置のキャリヤ移動度は、ゲート電圧を５Ｖとした場合に
は１００ｃｍ2／Ｖ・ｓｅｃであった。一方ゲート電圧
を１５Ｖとした場合のキャリヤ移動度は、ゲート電圧５
Ｖの場合と比較して著しく低下した。
【００４７】
【発明の効果】本発明のプラズマ成膜方法および半導体
装置の製造装置によれば、プラズマを発生する前にプラ
ズマ処理装置内に供給するガスを非成膜性キャリヤガス
としているために、被処理基板を加熱した場合にも、被
処理基板表面における成膜性ガスとの熱反応により前記
被処理基板表面に不必要な成膜の防止を図ることができ
る。これにより、半導体層と絶縁層との間等の界面にお
ける半導体層のキャリヤ移動度の低下の防止を図ること
ができ、半導体装置における動作特性の向上を図ること
ができるという効果を奏する。また、本発明の半導体装
置の製造装置によれば、上記のような半導体装置を製造
可能な製造装置を提供することができるという効果を奏
する。
【図面の簡単な説明】
【図１】 本発明に係るプラズマ成膜方法および半導体
装置の製造装置の第１実施形態における半導体装置を示
す正断面図である。
【図２】 本発明に係るプラズマ成膜方法および半導体
装置の製造装置の第１実施形態における製造工程を説明
するための正断面図である。
【図３】 本発明に係るプラズマ成膜方法および半導体
装置の製造装置の第１実施形態における製造工程を説明
するための正断面図である。
【図４】 本発明に係るプラズマ成膜方法および半導体
装置の製造装置の第１実施形態における製造工程を説明
するための正断面図である。
【図５】 本発明に係るプラズマ成膜方法および半導体
装置の製造装置の第１実施形態における製造工程を説明
するための正断面図である。
【図６】 本発明に係るプラズマ成膜方法および半導体
装置の製造装置の第１実施形態における製造工程を説明
するための正断面図である。
【図７】 本発明に係るプラズマ成膜方法および半導体
装置の製造装置の第１実施形態における製造工程を説明
するための正断面図である。
【図８】 本発明に係るプラズマ成膜方法の第１実施形
態における製造方法を示すためのフローチャートであ
る。
【図９】 本発明における半導体装置の製造装置を示す
模式説明図である。
【図１０】 本発明に係るプラズマ成膜方法および半導
体装置の製造装置の第２実施形態における半導体装置を
示す正断面図である。
【図１１】 本発明に係るプラズマ成膜方法および半導
体装置の製造装置の第２実施形態における製造工程を説
明するための正断面図である。
【図１２】 本発明に係るプラズマ成膜方法および半導
体装置の製造装置の第２実施形態における製造工程を説
明するための正断面図である。
【図１３】 本発明に係るプラズマ成膜方法および半導
体装置の製造装置の第２実施形態における製造工程を説
明するための正断面図である。
【図１４】 本発明に係るプラズマ成膜方法および半導
体装置の製造装置の第２実施形態における製造工程を説
明するための正断面図である。
【図１５】 本発明に係るプラズマ成膜方法および半導
体装置の製造装置の第２実施形態における製造工程を説
明するための正断面図である。
【図１６】 本発明に係るプラズマ成膜方法の第２実施
形態における製造方法を示すためのフローチャートであ
る。
【図１７】 従来の半導体装置を示す正断面図である。
【符号の説明】
１…基板 ２…チャネル生成部 ３…ソース領域部 ４…ドレイン領域部 ６…ゲート絶縁層 ７…ゲート電極 ８…保護層 ９…コンタクトホール １０…ソース電極 １１…ドレイン電極 １２…半導体層 ２１…プラズマ励起電源 ２２…プラズマ励起電極 ２３…バイアス電源 ２４…サセプタ電極 ２５…プラズマ処理室 ２６…ガス導入管 ２７…ガス供給手段 ２８…ガス排気手段 ２９…制御部 ３０…絶縁性基板（被処理基板） ３１…ゲート電極 ３２…ゲート絶縁層 ３３…半導体層 ３３’…半導体活性層（膜） ３４…不純物層（ｎ+ 層） ３４’…不純物層 ３６…ドレイン電極 ３７…ソース電極 ３８…パッシベーション膜

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 プラズマ処理装置内に設けた一対の電極
    の一方の電極に被処理基板を載置し、 前記プラズマ処理装置内が所望の圧力となるよう排気処
    理しながら、前記プラズマ処理装置内に非成膜性キャリ
    ヤガスを供給し、 前記プラズマ処理装置内の圧力を前記所望の圧力に保持
    しつつ、前記プラズマ処理装置内に供給するガスを前記
    キャリヤガス中に成膜性ガスが添加された混合ガスに切
    り換え、 次いで前記電極対に高周波電力を供給してプラズマ処理
    装置内にプラズマを励起し前記被処理基板表面に所望の
    膜を成膜することを特徴とするプラズマ成膜方法。
  2. 【請求項２】 プラズマ処理装置内に設けた一対の電極
    の一方の電極に被処理基板を載置し、 前記プラズマ処理装置内が所望の圧力となるよう排気処
    理しながら、前記プラズマ処理装置内に非成膜性キャリ
    ヤガスを供給し、 前記プラズマ処理装置内の圧力を前記所望の圧力に保持
    しつつ、前記プラズマ処理装置内に供給するガスを前記
    キャリヤガス中に成膜性ガスが添加された混合ガスに切
    り換えるとともに、 前記電極対に高周波電力を供給してプラズマ処理装置内
    にプラズマを励起し前記被処理基板表面に所望の膜を成
    膜することを特徴とするプラズマ成膜方法。
  3. 【請求項３】 前記成膜性ガスがモノシランまたはジシ
    ランであることを特徴とする請求項１または２記載のプ
    ラズマ成膜方法。
  4. 【請求項４】 前記非成膜性キャリアガスが、少なくと
    も亜酸化窒素、アンモニア、窒素、水素のいずれか一
    種、または、これらの混合物を含んでいることを特徴と
    する請求項１または２記載のプラズマ成膜方法。
  5. 【請求項５】 プラズマ処理装置内に設けた一対の電極
    の一方の電極に被処理基板を載置する工程と、 前記プラズマ処理装置内が所望の圧力となるよう排気処
    理しながら、前記プラズマ処理装置内に非成膜性キャリ
    ヤガスを供給する工程と、 前記プラズマ処理装置内の圧力を前記所望の圧力に保持
    しつつ、前記プラズマ処理装置内に供給するガスを前記
    キャリヤガス中に成膜性ガスが添加された混合ガスに切
    り換える工程と、 次いで前記電極対に高周波電力を供給してプラズマ処理
    装置内にプラズマを励起し前記被処理基板表面に所望の
    膜を成膜する工程と、 を順次行わせる制御部を有することを特徴とする半導体
    装置の製造装置。
  6. 【請求項６】 プラズマ処理装置内に設けた一対の電極
    の一方の電極に被処理基板を載置する工程と、 前記プラズマ処理装置内が所望の圧力となるよう排気処
    理しながら、前記プラズマ処理装置内に非成膜性キャリ
    ヤガスを供給する工程と、 前記プラズマ処理装置内の圧力を前記所望の圧力に保持
    しつつ、前記プラズマ処理装置内に供給するガスを前記
    キャリヤガス中に成膜性ガスが添加された混合ガスに切
    り換えるとともに、 前記電極対に高周波電力を供給してプラズマ処理装置内
    にプラズマを励起し前記被処理基板表面に所望の膜を成
    膜する工程と、 を順次行わせる制御部を有することを特徴とする半導体
    装置の製造装置。
JP11218213A 1999-07-30 1999-07-30 プラズマ成膜方法および半導体装置の製造装置 Withdrawn JP2001044187A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP11218213A JP2001044187A (ja) 1999-07-30 1999-07-30 プラズマ成膜方法および半導体装置の製造装置
KR10-2000-0041533A KR100372537B1 (ko) 1999-07-30 2000-07-20 플라즈마성막방법 및 반도체장치의 제조장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11218213A JP2001044187A (ja) 1999-07-30 1999-07-30 プラズマ成膜方法および半導体装置の製造装置

Publications (1)

Publication Number Publication Date
JP2001044187A true JP2001044187A (ja) 2001-02-16

Family

ID=16716400

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11218213A Withdrawn JP2001044187A (ja) 1999-07-30 1999-07-30 プラズマ成膜方法および半導体装置の製造装置

Country Status (2)

Country Link
JP (1) JP2001044187A (ja)
KR (1) KR100372537B1 (ja)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100326488B1 (ko) * 1993-06-21 2002-06-20 조셉 제이. 스위니 플라즈마화학기상증착법

Also Published As

Publication number Publication date
KR100372537B1 (ko) 2003-02-17
KR20010029973A (ko) 2001-04-16

Similar Documents

Publication Publication Date Title
US6017779A (en) Fabrication method for a thin film semiconductor device, the thin film semiconductor device itself, liquid crystal display, and electronic device
US7011866B1 (en) Method and apparatus for film deposition
US6905920B2 (en) Method for fabrication of field-effect transistor to reduce defects at MOS interfaces formed at low temperature
JPH0878691A (ja) ゲイト絶縁膜の処理方法およびゲイト絶縁膜の処理装 置
KR100279217B1 (ko) 반도체 장치 형성 방법, 결정성 반도체 막 형성 방법, 박막 트랜지스터 형성 방법 및 반도체 장치 제조 방법
US20040038463A1 (en) Semiconductor device and method of manufacturing the same
JP4955848B2 (ja) 電子素子用基板製造方法
JP3596188B2 (ja) 薄膜トランジスタの製造方法
JP3844526B2 (ja) 結晶性珪素膜作製方法
JP4211609B2 (ja) 薄膜トランジスタの製造方法
KR100305255B1 (ko) 다결정실리콘박막의제조방법
JP2001044187A (ja) プラズマ成膜方法および半導体装置の製造装置
US6730368B1 (en) Method of preparing a poly-crystalline silicon film
JP2000150389A (ja) プラズマｃｖｄ装置およびこれを用いた半導体装置の製造方法
JP3533830B2 (ja) 薄膜トランジスタの製造方法
JP5199954B2 (ja) 半導体装置の製造方法
JPH1041513A (ja) 半導体素子の製造方法およびその装置
JPH10135136A (ja) 結晶性半導体作製方法
JP2002208707A (ja) 薄膜トランジスタの製造方法
JP2001223208A (ja) 半導体素子製造装置および半導体素子の製造方法
JP3564505B2 (ja) 半導体装置の作製方法
JP2004241784A (ja) 薄膜トランジスタの製造方法
JP2002237598A (ja) 薄膜トランジスタの製造方法
JP3624558B2 (ja) 薄膜形成装置、薄膜形成方法、及びアクティブマトリクス基板の製造方法
JP2001060690A (ja) 薄膜トランジスタの製造方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20061003