JP2002208707A

JP2002208707A - 薄膜トランジスタの製造方法

Info

Publication number: JP2002208707A
Application number: JP2001003027A
Authority: JP
Inventors: Seiichiro Azuma; 清一郎東
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2001-01-10
Filing date: 2001-01-10
Publication date: 2002-07-26
Anticipated expiration: 2021-01-10
Also published as: JP3925085B2

Abstract

(57)【要約】（修正有）【課題】低温プロセスで形成した半導体層およびＭＯ
Ｓ界面の捕獲準位を低減せしめ、高移動度、低しきい値
電圧でなお且つバラツキの少ない薄膜トランジスタを実
現する。【解決手段】基板１０１上の半導体層１０３に基板温
度１００℃以下で光照射による半導体層１０３の結晶化
をおこない、しかる後に基板温度１００℃以下で半導体
層１０３にプラズマ処理を施す。その後半導体層１０３
上に基板温度１００℃以下でゲート絶縁膜１０５を形成
し、しかる後に１００℃以上の温度で熱処理を施す。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は単結晶半導体基板上
に形成される薄膜トランジスタ、絶縁体上に形成される
薄膜トランジスタおよびこれにより形成したロジック回
路、メモリ回路、液晶表示装置および有機ＥＬ表示装置
の表示画素または表示装置駆動回路の構成素子として利
用される薄膜トランジスタの製造方法に関するものであ
る。

【０００２】

【従来の技術】多結晶シリコン等の半導体膜は薄膜トラ
ンジスタ（以下本願明細書中ではＴＦＴと称する）や太
陽電池に広く利用されている。とりわけ多結晶シリコン
（ｐｏｌｙ−Ｓｉ）ＴＦＴは高移動度化が可能であり
ながらガラス基板のように透明で絶縁性の基板上に作成
できるという特徴を生かして、液晶表示装置（ＬＣＤ）
や液晶プロジェクターなどの光変調素子あるいは液晶駆
動用内蔵ドライバーの構成素子として広く用いられ、新
しい市場の創出に成功している。

【０００３】ガラス基板上に高性能なＴＦＴを作成する
方法としては高温プロセスと呼ばれる製造方法がすでに
実用化されている。ＴＦＴの製造方法として工程最高温
度が１０００℃程度の高温を用いるプロセスを一般的に
高温プロセスと呼んでいる。高温プロセスの特徴は、シ
リコンの固相成長により比較的良質のｐｏｌｙ−Ｓｉを
作成する事ができることと、熱酸化により良質のゲート
絶縁膜（一般的に二酸化珪素）および清浄なｐｏｌｙ−
Ｓｉとゲート絶縁膜の界面を形成できることである。高
温プロセスではこれらの特徴により、高移動度でしかも
信頼性の高い高性能ＴＦＴを安定的に製造することがで
きる。しかし、高温プロセスを用いるためにはＴＦＴを
作成する基板が１０００℃以上の高温の熱工程に耐え得
る必要がある。この条件を満たす透明な基板は現在のと
ころ石英ガラスしかない。このため昨今のｐｏｌｙ−Ｓ
ｉＴＦＴは総て高価で小さい石英ガラス基板上に作成
されており、コストの問題上大型化には向かないとされ
ている。また、固相成長法では十数時間という長時間の
熱処理が必要であり、生産性が極めて低いとの課題があ
る。また、この方法では基板全体が長時間加熱されてい
る事に起因して基板の熱変形が大きな問題と化し実質的
に安価な大型ガラス基板を使用し得ないとの課題が生じ
ており、これもまた低コスト化の妨げとなっている。

【０００４】一方、高温プロセスが持つ上記欠点を解消
し、尚且つ高移動度のｐｏｌｙ−ＳｉＴＦＴを実現し
ようとしているのが低温プロセスと呼ばれる技術であ
る。比較的安価な耐熱性ガラス基板を使うために、工程
最高温度としておおむね６００℃以下のｐｏｌｙ−Ｓｉ
ＴＦＴ製造プロセスを一般に低温プロセスと呼ぶ。低
温プロセスでは発振時間が極短時間のパルスレーザーを
用いてシリコン膜の結晶化をおこなうレーザー結晶化技
術が広く使われている。レーザー結晶化とは、基板上の
シリコン薄膜に高出力のパルスレーザー光を照射するこ
とによって瞬時に溶融させ、これが凝固する過程で結晶
化する性質を利用する技術である。最近ではガラス基板
上のアモルファスシリコン膜にエキシマレーザービーム
を繰り返し照射しながらスキャンすることによって大面
積のｐｏｌｙ−Ｓｉ膜を作成する技術が広く使われるよ
うになった。また、ゲート絶縁膜としてはプラズマＣＶ
Ｄをもちいた成膜方法により二酸化珪素（ＳｉＯ_２）膜
が成膜可能となり実用化への見通しが得られるほどにな
った。これらの技術によって、現在では一辺が数十セン
チほどもある大型のガラス基板上にｐｏｌｙ−ＳｉＴ
ＦＴが作成可能となっている。

【０００５】しかし、この低温プロセスで問題となるの
は能動層となる半導体層（ｐｏｌｙ−Ｓｉ）内部および
半導体層表面とゲート絶縁膜の界面（以下ＭＯＳ界面）
に高い密度の捕獲準位が発生し、これがＴＦＴの移動度
の低下、閾値電圧の増大を招く。なお且つ、これら移動
度、閾値の値が素子間、基板間およびロット間でバラつ
くという深刻な問題がある。単結晶シリコンを能動層と
して用いた場合、結晶中の捕獲準位密度は１０^１５（ｃ
ｍ^−３）以下という極めて低い値となるが、多結晶シリ
コン膜の場合、膜中には１０^１７〜１０^１８（ｃ
ｍ^−３）の高い密度で捕獲準位が存在する。多結晶シリ
コン膜の場合、半導体層内に結晶粒界や結晶欠陥をはじ
めとする構造的乱れが多く存在し、これらが半導体のバ
ンドギャップ中に準位を形成するため、これが捕獲準位
として悪影響を及ぼすのである。更にもう一つの問題点
は低温プロセスで形成したＭＯＳ界面である。１０００
℃以上の熱酸化によって形成される良好なＭＯＳ界面に
おける界面順位密度は２×１０^１ ^０（ｃｍ^−２ｅ
Ｖ^−１）程度に低減することができるが、プラズマＣＶ
Ｄなどにより４００℃以下の低温で絶縁膜を形成した場
合、ＭＯＳ界面準位密度は１０^１ ^１〜１０^１２（ｃｍ
^−２ｅＶ^−１）という高い値となる。これら界面順位の
エネルギーも半導体のバンドギャップ中に位置するた
め、これらも捕獲準位として作用し、これもＴＦＴ特性
向上の妨げとなる。

【０００６】ＴＦＴの場合、ゲート電極に電圧を印加す
るとＭＯＳキャパシタ容量によって決まるキャリアが半
導体層側に誘起される。しかし半導体層側、すなわち能
動層およびＭＯＳ界面に捕獲準位があると、誘起された
キャリアがこれら捕獲準位に捕獲され伝導に寄与できな
い。結果として、より高いゲート電圧を印加し、捕獲準
位密度よりも多くのキャリアを誘起してやらないとドレ
イン電流が得られないことになる。これがＴＦＴの閾値
電圧を高くしている原因である。現状では上記捕獲準
位を積極的に制御する有効な手段がないため、ＴＦＴの
移動度が低い、閾値電圧が高い、ＴＦＴ特性のバラツキ
が大きいという結果を招き、これが現在の製造プロセス
での最大の問題となっている。現状として低温ｐｏｌｙ
−ＳｉＴＦＴの閾値電圧はおおむね３〜４Ｖ程度であ
る。閾値電圧を例えば１Ｖ程度に下げることができれば
ＴＦＴで作製した回路の駆動電圧を現在の３分の１以下
に下げることができる。回路の消費電力は駆動電圧の２
乗に比例するので、駆動電圧を３分の１以下に下げるこ
とができれば消費電力を１０分の１ちかくに飛躍的に下
げることが可能となるのである。こうすることによっ
て、例えば携帯情報機器向けのディスプレイに適した超
低消費電力の液晶ディスプレイが実現できるのである。
このような目的を達成するためには、ｐｏｌｙ−Ｓｉお
よびＭＯＳ界面の捕獲準位面密度を共に１０^１０（ｃｍ
^−２ｅＶ^−１）程度にまで低減することが求められる。

【０００７】

【発明が解決しようとする課題】そこで本発明は上述の
諸課題を鑑み、低温プロセスで形成した半導体層および
ＭＯＳ界面の捕獲準位を低減せしめ、ｐｏｌｙ−ＳｉＴ
ＦＴおよび回路の特性向上を実現する薄膜トランジスタ
の製造方法を与えるものである。

【０００８】

【課題を解決するための手段】上記課題を解決する為に
請求項１記載の発明は、基板上の半導体層に基板温度１
００℃以下で光照射をおこない半導体層の結晶化をおこ
なう工程、しかる後に該半導体層に基板温度１００℃以
下でプラズマ処理を施す工程、しかる後に該半導体層上
に基板温度１００℃以下でゲート絶縁膜を形成する工
程、しかる後に１００℃以上の温度で熱処理を施す工程
を有することを特徴とする。ここで結晶化とは、光照射
をおこなう前の半導体層が非晶質、結晶質のいずれの状
態にあるかにかかわらず、光照射により誘起される構造
変化により結晶を形成することを指す。

【０００９】上記課題を解決する為に請求項２記載の発
明は、請求項１記載の薄膜トランジスタの製造方法にお
いて、前記光照射により半導体層の結晶化をおこなう工
程とプラズマ処理を施す工程とゲート絶縁膜を形成する
工程は、真空中連続処理で行われることを特徴とする。

【００１０】上記課題を解決する為に請求項３記載の発
明は請求項１乃至２記載の薄膜トランジスタの製造方法
において、前記ゲート絶縁膜の形成は、プラズマＣＶＤ
を用いておこなうことを特徴とする。

【００１１】上記課題を解決する為に請求項４記載の発
明は請求項３記載の薄膜トランジスタの製造方法におい
て、前記プラズマＣＶＤはマイクロ波放電プラズマをも
ちいておこなうことを特徴とする。

【００１２】上記課題を解決する為に請求項５記載の発
明は、基板上の半導体層に基板加熱をおこなわずに光照
射をおこない半導体層の結晶化をおこなう工程、しかる
後に該半導体層に基板加熱をおこなわずにプラズマ処理
を施す工程、しかる後に該半導体層上に基板加熱をおこ
なわずにゲート絶縁膜を形成する工程、しかる後に１０
０℃以上の温度で熱処理を施す工程を有することを特徴
とする。ここで基板加熱をおこなわないとは、ヒーター
やランプ等をもちいた積極的な加熱をおこなわないこと
を指し、プロセスによる基板の自然加熱が起こるような
状態も含む。

【００１３】上記課題を解決する為に請求項６記載の発
明は、請求項５記載の薄膜トランジスタの製造方法にお
いて、前記光照射により半導体層の結晶化をおこなう工
程とプラズマ処理を施す工程とゲート絶縁膜を形成する
工程は、真空中連続処理で行われることを特徴とする。

【００１４】上記課題を解決する為に請求項７記載の薄
膜トランジスタの製造方法は、請求項５乃至６記載の薄
膜トランジスタの製造方法において、前記ゲート絶縁膜
の形成は、プラズマＣＶＤを用いておこなうことを特徴
とする。

【００１５】上記課題を解決する為に請求項８記載の薄
膜トランジスタの製造方法は、請求項７記載の薄膜トラ
ンジスタの製造方法において、前記プラズマＣＶＤはマ
イクロ波放電プラズマをもちいておこなうことを特徴と
する。

【００１６】上記課題を解決する為に請求項９記載の発
明は、基板上の半導体層に基板を室温以下に冷却しなが
ら光照射をおこない半導体層の結晶化をおこなう工程、
しかる後に該半導体層に基板を室温以下に冷却しながら
プラズマ処理を施す工程、しかる後に該半導体層上に基
板を室温以下に冷却しながらゲート絶縁膜を形成する工
程、しかる後に１００℃以上の温度で熱処理を施す工程
を有することを特徴とする。

【００１７】上記課題を解決する為に請求項１０記載の
薄膜トランジスタの製造方法は、請求項９記載の薄膜ト
ランジスタの製造方法において、前記光照射により半導
体層の結晶化をおこなう工程とプラズマ処理を施す工程
とゲート絶縁膜を形成する工程は、真空中連続処理で行
われることを特徴とする。

【００１８】上記課題を解決する為に請求項１１記載の
薄膜トランジスタの製造方法は、請求項９乃至１０記載
の薄膜トランジスタの製造方法において、前記ゲート絶
縁膜の形成は、プラズマＣＶＤを用いておこなうことを
特徴とする。

【００１９】上記課題を解決する為に請求項１２記載の
薄膜トランジスタの製造方法は、請求項１１記載の薄膜
トランジスタの製造方法において、前記プラズマＣＶＤ
はマイクロ波放電プラズマをもちいておこなうことを特
徴とする。

【００２０】上記課題を解決する為に請求項１３記載の
発明は、請求項１乃至１２記載の薄膜トランジスタの製
造方法において、前記熱処理は２５０℃以上の水素混合
ガス雰囲気中でおこなうことを特徴とする。

【００２１】上記課題を解決する為に請求項１４記載の
発明は、請求項１乃至１２記載の薄膜トランジスタの製
造方法において、前記熱処理は２００℃以上の水分雰囲
気中でおこなうことを特徴とする。

【００２２】上記課題を解決する為に請求項１５記載の
薄膜トランジスタの製造方法は、請求項１乃至１２記載
の薄膜トランジスタの製造方法において、前記熱処理は
大気圧以上に加圧した１００℃以上の水分雰囲気中にて
おこなうことを特徴とする。

【００２３】

【発明の実施の形態】以下、本発明の実施の形態の一例
を図面に基づいて詳述する。図１に工程を追うごとのｐ
ｏｌｙ−ＳｉＴＦＴの構造を図示する。

【００２４】（１．半導体薄膜の形成）（図１（Ａ））本願発明の実施のためには通常、基板（１０１）の上に
下地保護膜（１０２）を形成しその上に半導体薄膜（１
０３）を形成するので、この一連の形成方法について説
明する。

【００２５】本発明を適応し得る基板（１０１）として
は金属等の導電性物質、シリコン・カーバイト（Ｓｉ
Ｃ）やアルミナ（Ａｌ_２Ｏ_３）や窒化アルミニウム（Ａ
ｌＮ）等のセラミック材料、溶融石英やガラス等の透明
または非透明絶縁性物質、シリコンウェーハー等の半導
体物質、並びにそれを加工したＬＳＩ基板等が可能であ
る。半導体膜は基板上に直接又は下地保護膜や下部電極
等を介して堆積する。またシリコンウェーハーなどの単
結晶基板はこれをそのまま能動層となる半導体層（１０
３）として使用する。

【００２６】下地保護膜（１０２）としては酸化硅素膜
（ＳｉＯ_Ｘ：０＜ｘ≦２）や窒化硅素膜（Ｓｉ_３Ｎ_ｘ：
０＜ｘ≦４）等の絶縁性物質が挙げられる。ＴＦＴなど
の薄膜半導体装置を通常のガラス基板上に作成する場合
の様な半導体膜への不純物制御が重要である時、ガラス
基板中に含まれているナトリウム（Ｎａ）等の可動イオ
ンが半導体膜中に混入しない様に下地保護膜を形成した
後に半導体膜を堆積する事が好ましい。同じ事情は各種
セラミック材料を基板として用いる場合にも通ずる。下
地保護膜はセラミック中に添加されている焼結助材原料
などの不純物が半導体部に拡散及び混入するのを防止す
るのである。金属材料などの導電性材料を基板として用
い、且つ半導体膜が金属基板と電気的に絶縁されていな
ければならない場合には、絶縁性を確保する為に当然下
地保護膜は必要不可欠である。更に半導体基板やＬＳＩ
素子上に半導体膜を形成する時にはトランジスタ間や配
線間の層間絶縁膜が同時に下地保護膜でもある。

【００２７】下地保護膜はまず基板を純水やアルコール
などの有機溶剤で洗浄した後、基板上に常圧化学気相堆
積法（ＡＰＣＶＤ法）や低圧化学気相堆積法（ＬＰＣＶ
Ｄ法）、プラズマ化学気相堆積法（ＰＥＣＶＤ法）等の
ＣＶＤ法或いはスパッター法等で形成する。下地保護膜
として酸化硅素膜を用いる場合、常圧化学気相堆積法で
は基板温度を２５０℃程度から４５０℃程度としてモノ
シラン（ＳｉＨ_４）や酸素を原料として堆積し得る。プ
ラズマ化学気相堆積法やスパッター法では基板温度は室
温から４００℃程度である。下地保護膜の膜厚は基板か
らの不純物元素の拡散と混入を防ぐのに十分な厚さが必
要で、その値は最小で１００ｎｍ程度以上である。ロッ
ト間や基板間のばらつきを考慮すると２００ｎｍ程度以
上が好ましく、３００ｎｍ程度あれば保護膜としての機
能を十分に果たし得る。下地保護膜がＩＣ素子間やこれ
らを結ぶ配線等の層間絶縁膜を兼ねる場合には、通常４
００ｎｍから６００ｎｍ程度の膜厚となる。絶縁膜が余
りにも厚くなると絶縁膜のストレスに起因するクラック
が生ずる。その為最大膜厚は２μｍ程度が好ましい。生
産性を考慮する必要が強い場合、絶縁膜厚は１μｍ程度
が上限である。

【００２８】次に半導体薄膜（１０３）について説明す
る。本発明が適用される半導体膜としてはシリコン（Ｓ
ｉ）やゲルマニウム（Ｇｅ）等の四族単体の半導体膜の
他に、シリコン・ゲルマニウム（Ｓｉ_ｘＧｅ_１−ｘ：０
＜ｘ＜１）やシリコン・カーバイド（Ｓｉ_ｘＣ_１−ｘ：
０＜ｘ＜１）やゲルマニウム・カーバイド（Ｇｅ_ｘＣ
_１−ｘ：０＜ｘ＜１）等の四族元素複合体の半導体膜、
ガリウム・ヒ素（ＧａＡｓ）やインジウム・アンチモン
（ＩｎＳｂ）等の三族元素と五族元素との複合体化合物
半導体膜、またはカドミウム・セレン（ＣｄＳｅ）等の
二族元素と六族元素との複合体化合物半導体膜等があ
る。或いはシリコン・ゲルマニウム・ガリウム・ヒ素
（Ｓｉ_ｘＧｅ_ｙＧａ_ｚＡｓ_ｚ：ｘ＋ｙ＋ｚ＝１）と云っ
た更なる複合化合物半導体膜やこれらの半導体膜にリン
（Ｐ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）などのドナ
ー元素を添加したＮ型半導体膜、或いはホウ素（Ｂ）、
アルミニウム（Ａｌ）、ガリウム（Ｇａ）、インジウム
（Ｉｎ）等のアクセプター元素を添加したＰ型半導体膜
に対しても本発明は適応可能である。これら半導体膜
はＡＰＣＶＤ法やＬＰＣＶＤ法、ＰＥＣＶＤ法等のＣＶ
Ｄ法、或いはスパッター法等や蒸着法等のＰＶＤ法で形
成する。半導体膜としてシリコン膜を用いる場合、ＬＰ
ＣＶＤ法では基板温度を４００℃程度から７００℃程度
としてジシラン（Ｓｉ_２Ｈ_６）などを原料として堆積し
得る。ＰＥＣＶＤ法ではモノシラン（ＳｉＨ _４）などを
原料として基板温度が１００℃程度から５００℃程度で
堆積可能である。スパッター法を用いる時には基板温度
は室温から４００℃程度である。この様に堆積された半
導体膜の初期状態（ａｓ−ｄｅｐｏｓｉｔｅｄ状態）は
非晶質や混晶質、微結晶質、或いは多結晶質等様々な状
態があるが、本願発明にあっては初期状態はいずれの状
態であっても構わない。尚本願明細書中では非晶質の結
晶化のみならず、多結晶質や微結晶質の再結晶化をも含
めて総て結晶化と呼ぶ。半導体膜の膜厚はそれをＴＦＴ
に用いる時には２０ｎｍ程度から１００ｎｍ程度が適し
ている。

【００２９】（２．半導体薄膜のレーザー結晶化）（図
１（Ｂ））基板上に下地絶縁膜と半導体膜を形成した後、この半導
体膜をレーザ光照射手段１０４によりレーザー照射によ
って結晶化する。通常、ＬＰＣＶＤ法、ＰＥＣＶＤ法等
のＣＶＤ法で堆積させたシリコン膜表面は自然酸化膜で
覆われていることが多い。従って、レーザー光を照射す
る前にこの自然酸化膜を除去する必要がある。このため
には弗酸溶液に浸してウエットエッチングする方法や、
フッ素を含んだプラズマ中でのドライエッチング等があ
る。

【００３０】次に半導体膜のついた基板をレーザー照射
チャンバーにセットする。レーザー照射チャンバーは一
部分が石英の窓によってできており、チャンバーを真空
に排気した後この石英窓からレーザー光を照射する。

【００３１】ここでレーザー光について説明する。レー
ザー光は半導体薄膜（１０３）表面で強く吸収され、そ
の直下の絶縁膜（１０２）や基板（１０１）にはほとん
ど吸収されないことが望まれる。従ってこのレーザー光
としては紫外域またはその近傍の波長を持つエキシマレ
ーザー、アルゴンイオンレーザー、ＹＡＧレーザー高調
波等が好ましい。また、半導体薄膜を高温に加熱すると
同時に基板へのダメージを防ぐためには大出力でしかも
極短時間のパルス発振であることが必要となる。従っ
て、上記レーザー光の中でも特にキセノン・クロライド
（ＸｅＣｌ）レーザー（波長３０８ｎｍ）やクリプトン
フロライド（ＫｒＦ）レーザー（波長２４８ｎｍ）等の
エキシマレーザーが最も適している。次にこれらのレー
ザー光の照射方法について図２にそって述べる。レーザ
ーパルスの強度半値幅は１０ｎｓ程度から５００ｎｓ程
度の極短時間である。レーザー照射は基板（２００）を
室温（２５℃）程度から４００℃程度の間とし、背景真
空度が１０^−４Ｔｏｒｒ程度から１０^−９Ｔｏｒｒ程度
の真空中にて行う。レーザー照射の一回の照射面積は対
角５ｍｍ□程度から６０ｍｍ□程度の正方形または長方
形状である。レーザー照射の一回の照射で例えば８ｍｍ
□の正方形面積が結晶化できるビームを用いた場合につ
いて説明する。１カ所に１発のレーザー照射（２０１）
をおこなった後、基板とレーザーとの位置を相対的に水
平方向にわずかにずらす（２０３）。この後再び１発の
レーザー照射（２０２）をおこなう。このショットアン
ドスキャンを連続的に繰り返していく事によって大面積
の基板にも対応できる。更に具体的には、各照射毎に照
射領域を１％程度から９９％程度ずらして行く（例えば
５０％：先の例では４ｍｍ）。最初に水平方向（Ｘ方
向）に走査した後、次に垂直方向（Ｙ方向）に適当量
（２０４）ずらせて、再び水平方向に所定量（２０３）
ずつずらせて走査し、以後この走査を繰り返して基板全
面に第一回目のレーザー照射を行う。この第一回目のレ
ーザー照射エネルギー密度は５０ｍＪ／ｃｍ^２程度から
６００ｍＪ／ｃｍ^２程度の間が好ましい。第一回目のレ
ーザー照射が終了した後、必要に応じて第二回目のレー
ザー照射を全面に施す。第二回目のレーザー照射を行う
場合、そのエネルギー密度は一回目より高い値が好まし
く、１００ｍＪ／ｃｍ^２程度から１０００ｍＪ／ｃｍ^２
程度の間としても良い。走査方法は第一回目のレーザー
照射と同じで正方形状の照射領域をＹ方向とＸ方向に適
当量ずらせて走査する。更に必要に応じてエネルギー
密度をより高くした第三回目或いは第四回目のレーザー
照射を行う事も可能で有る。こうした多段階レーザー照
射法を用いるとレーザー照射領域端部に起因するばらつ
きを完全に消失させる事が可能になる。多段階レーザー
照射の各回目の照射に限らず通常の一段階照射でも、レ
ーザー照射は総て半導体膜に損傷が入らぬエネルギー密
度で行う。これ以外にも図３に示すように、照射領域形
状を幅１００μｍ程度以上で長さが数１０ｃｍ以上のラ
イン状（３０１）とし、このライン状レーザー光を走査
して結晶化を進めても良い。この場合各照射毎のビーム
の幅方向の重なりはビーム幅の５％程度から９５％程度
とする。ビーム幅が１００μｍでビーム毎の重なり量が
９０％で有れば、一回の照射毎にビームは１０μｍ進む
ので同一点は１０回のレーザー照射を受ける事となる。
通常半導体膜を基板全体で均一に結晶化させるには少な
くとも５回程度以上のレーザー照射が望まれるので、照
射毎のビームの重なり量は８０％程度以上が求められ
る。高い結晶性の多結晶膜を確実に得るには同一点が１
０回程度から３０回程度の照射が行われる様に重なり量
を９０％程度から９７％程度へと調整するのが好まし
い。ラインビームを用いることによって１方向のスキャ
ニングで広い面積の結晶化ができるので、前述の正方形
ビームに比べてスループットを高められるというメリッ
トがえられる。

【００３２】ここでレーザー結晶化工程での基板加熱に
ついて説明する。先に述べたようにレーザー照射により
半導体薄膜は溶融・結晶化するので、シリコン膜の温度
は１４００℃以上に上昇し、その後基板への熱拡散によ
り１０^１０（Ｋ／ｓ）程度のレートで急冷される。すな
わち、レーザーを照射してからせいぜい１００ｎｓで溶
融および結晶成長が完了するのである。これから容易に
推察できるように、結晶粒界の形成時間が極端に短時間
であるためシリコン原子同士が良好な結合を形成でき
ず、結晶粒界ではダングリングボンドが大量に発生する
という結果になる。これらダングリングボンドが捕獲準
位を形成する。結果として、レーザー結晶化のような高
速の結晶成長では結晶粒界に１０^１８（ｃｍ^−３）以上
の捕獲準位が発生する。この高い捕獲準位密度は４００
℃程度の基板加熱をおこなってもほとんど低減されな
い。これは、結晶粒界形成時間は基板加熱程度では変わ
らないからである。このように、レーザー結晶化過程の
制御に関して基板加熱はほとんど必要ないのである。言
い換えると、レーザー結晶か過程での基板温度には特に
制限がないといえる。

【００３３】ＴＦＴの特性を向上させる、あるいはバラ
ツキを低減させるためには、むしろレーザー結晶化過程
に引き続く工程を真空中連続でおこなうことが重要であ
る。これは真空中でプロセスをおこなうことが捕獲準位
の制御に圧倒的に有利だからである。特にバラツキ制御
に重要なレーザー結晶化、プラズマ処理、ゲート絶縁膜
形成は少なくとも真空中連続プロセスでおこなうことが
望まれる。連続プロセスをおこなう場合、それらのプロ
セス間で基板温度が一定であることが極めて重要であ
る。なぜならば、真空中で基板の温度を上げたり下げた
りすることは工程のスループットを極端に低下させるこ
とになるからである。この観点に立って考えると、真空
中連続プロセスを前提とした場合レーザー結晶化をおこ
なう場合の基板温度は他の温度に左右されやすいプロセ
スに合わせることが有効である。後述するが、特にゲー
ト絶縁膜形成プロセスにより形成されるＭＯＳ界面の界
面準位密度が基板温度により強く影響されるためレーザ
ー結晶化はゲート絶縁膜形成プロセスの温度に合わせる
のがよい。具体的には１００℃以下が望ましい。

【００３４】（３．半導体薄膜のプラズマ処理）レーザ
ー結晶化直後のｐｏｌｙ−Ｓｉ膜中には１０^１８（ｃｍ
^−３）程度の高い密度で捕獲準位が存在する。これはレ
ーザー結晶化が極めて高速の結晶成長であるためで、特
に結晶粒界に多くの捕獲準位が局在する。これら捕獲準
位の正体はシリコンの未結合手（ダングリングボンド）
であり、通常は中性であるがキャリアを捕獲して電荷を
帯びる性質がある。これら捕獲準位が高密度でｐｏｌｙ
−Ｓｉ膜中に存在すると、ＴＦＴを動作させようとした
とき電界効果によって誘起されたキャリアがことごとく
捕獲準位に捕獲されてしまうので、ソース−ドレイン電
極間に電流が流れないことになってしまう。結果として
より高いゲート電圧をかける必要が生じ、閾値電圧の上
昇を招くのである。これを防ぐために上記レーザー結晶
化工程によって全面結晶化が終了した後、基板を真空ロ
ボットによりプラズマ処理チャンバーに移送し、このチ
ャンバーに水素や酸素、窒素ガスをマスフローコントロ
ーラを経て導入し、平行平板ＲＦ電極により試料全面に
てプラズマ放電をおこなう。ここでガス圧力は例えば１
Ｔｏｒｒ程度になるように調整する。プラズマ発生は、
他にも誘導結合型ＲＦ放電やＥＣＲ放電、直流放電ある
いは熱フィラメントによる熱電子をもちいた電離によっ
て発生させることが出来る。レーザー結晶化直後のｐ
ｏｌｙ−Ｓｉ膜に基板温度１００℃で水素プラズマ処理
を５秒から３００秒施す。水素はシリコン膜中での拡散
速度が極めて大きいので、例えば５０ｎｍ程度の膜厚の
ｐｏｌｙ−Ｓｉならば処理時間は１６０秒程度で十分で
ある。水素は原子半径が小さくｐｏｌｙ−Ｓｉ膜の深い
位置、すなわち下地層との界面まで効率的に捕獲準位パ
シベーションが短時間で可能となる。

【００３５】従来の水素プラズマによる捕獲準位のパシ
ベーションは基板温度を２００℃以上にしておこなわれ
ている。これは膜中への水素の拡散を早め、なお且つ捕
獲準位の原因であるダングリングボンドと水素が効率的
に反応するのを助けるためである。しかし、先に述べた
ように真空中連続プロセスを前提とした場合、プロセス
温度は１００℃以下が望ましい。しかし、本発明が開示
するプロセスは、低温でプラズマ処理をおこなっても、
後の工程で熱処理をすることによってｐｏｌｙ−Ｓｉ膜
中のダングリングボンドを低減できるというものであ
る。すなわち、基板温度を２００℃以上にあげた状態で
プラズマ処理をすればダングリングボンドは即座に水素
終端されるが、基板温度１００℃以下ではすぐには水素
終端されない。しかし１００℃程度の基板温度でのプラ
ズマ処理でもｐｏｌｙ−Ｓｉ膜中には十分な濃度の水素
が拡散しているので、後の工程で２５０℃程度以上の熱
処理をすることでｐｏｌｙ−Ｓｉ膜中の水素原子は拡散
およびダングリングボンドと反応し、結果的に効率的な
ダングリングボンドの水素終端が実現できるのである。
先に述べたように、真空中連続プロセスにおけるスルー
プットを確保しつつ、なお且つｐｏｌｙ−Ｓｉ膜中の捕
獲準位を効率的に低減するという目的を両立するために
は、真空中連続プロセスでのプラズマ処理は１００℃以
下の基板温度でおこない、後に熱処理をおこなうという
のがもっとも理想的なプロセスとなるのである。

【００３６】捕獲準位を低減させるプロセスとしては水
素プラズマが適しているが、他にも酸素プラズマ、窒素
プラズマ、フッ素プラズマなどのプラズマ処理を１００
℃以下の基板温度でおこない、後に熱処理を施すによっ
て捕獲準位を低減することも十分可能である。

【００３７】（４．ゲート絶縁膜形成）（図１（Ｃ））斯様にしてｐｏｌｙ−Ｓｉ膜の高品質化を達成すること
が可能であるが、更に重要なプロセスは高品質なＭＯＳ
界面を形成する工程である。ｐｏｌｙ−Ｓｉ表面に存在
するシリコン原子にうまく酸素原子を結合させて界面順
位密度を低減させる必要がある。シリコン膜表面にはお
よそ１０^１５（ｃｍ^−２）の結合手が存在するので、こ
れらのほとんどがＳｉＯ_２と清浄な化学結合を形成する
ことが重要となる。ＴＦＴのトランジスタ特性を良好な
ものにするには、界面順位密度を１０^１０（ｃｍ^−２）
程度に抑える必要がある。すなわち、１０万個のシリコ
ン結合手に対して１個程度の欠陥しか許容されず、あと
の結合手は酸素原子と秩序正しく結合をしていなければ
ならないという大変厳しいものである。従来のプラズマ
ＣＶＤプロセスにおいて、この界面順位密度はせいぜい
１０^１２（ｃｍ^−２ｅＶ^−１）程度にしか制御すること
ができなかった。本発明が開示する技術は、半導体層上
にゲート絶縁膜を形成する工程は基板温度を１００℃以
下でおこなうことが特徴である。同時に、ＭＯＳ界面形
成では絶対的に基板温度が重要であるため、これより前
の真空中連続プロセス、すなわちレーザー結晶化、プラ
ズマ処理の基板温度をゲート絶縁膜形成プロセスの基板
温度に統一することが特徴である。

【００３８】プラズマＣＶＤはプラズマ中の活性酸素ラ
ジカルによってＳｉＨ_４ガスが分解され、気相でＳｉＯ
_２が形成されこれが基板上に堆積するものである。この
ような反応性にとんだ雰囲気下で堆積されたＳｉＯ_２は
半導体表面でシリコンと化学結合を形成し良好な界面を
作りうる。しかしながら、成膜雰囲気中に存在する酸素
の活性種によりＳｉＯ_２の堆積と同時に半導体表面の酸
化が進行するのである。ここで酸化というのは原子層１
層レベル以下での現象である。シリコンは酸化されると
体積が１．５倍に増加するため、酸化されたＳｉ−Ｓｉ
Ｏ_２結合には局所的な応力発生がともなう。これが界面
順位の主たる原因である。よって、ＳｉＯ_２の堆積によ
り良好なＳｉ−ＳｉＯ_２結合が形成される割合に対し
て、酸化によって形成されたＳｉ−ＳｉＯ_２結合の割合
が増加すると結果的に高い界面順位を有するＭＯＳ界面
が形成されるのである。定量的に説明すると、界面に存
在するシリコン結合手およそ１０^１５（ｃｍ^−２）のう
ちほとんどがＳｉＯ_２の堆積により良好な結合を形成す
る。しかしこのうちの１０^１０（ｃｍ^−２）以上のＳｉ
−Ｏ結合がシリコンの酸化によって形成されると、これ
がそっくり界面準位となるのである。すなわち、ここで
議論しているのは１０^５分の１の確率、すなわち１０万
個に１個のＳｉ−Ｏ結合でも酸化が起こると無視できな
い程度の界面準位を発生するということである。このよ
うな界面形成機構は当然の事ながら成膜初期段階で起こ
る。すなわち、半導体上にＳｉＯ_２が堆積開始すると同
時に、前記酸化過程が起こっているのである。本発明は
この界面形成機構を開示すると同時に、先に述べた酸化
によって形成される界面順位密度の活性化エネルギーが
極めて大きいことを開示するものである。言い換える
と、基板温度によって界面準位密度を制御できるという
ことである。図４は絶縁膜形成時の基板温度と界面順位
密度：Ｄｉｔ（ｃｍ^−２ｅＶ^−１）の水雰囲気中での熱
アニール時間依存性の実験結果を示すものである。この
結果からわかるように、水雰囲気中熱アニールで相当量
の界面順位が低減できるのだが、この処理は一旦酸化さ
れた結合を修復することはできない。ところが、成膜時
の基板温度を低くすることによってシリコン表面におい
ておこる酸化の確率を劇的に低減することができるので
ある。これは界面で起こる酸化が基板温度に強く依存す
る、すなわち基板温度が高いほど酸化が起こりやすいと
いうことを示している。同グラフからわかるように、基
板温度を１００℃以下にすることによって界面順位密度
を１×１０^１１（ｃｍ^−２ｅＶ^−１）程度に低減でき
る。また基板温度を１００℃程度にしておけば、プラズ
マＣＶＤの反応副生成物であるＯＨ結合が絶縁膜中で発
生するのを低減することができるためフラットバンド電
圧のシフトや絶縁膜の信頼性を確保することができるの
で実用上良好な条件を与える。また先に述べたｐｏｌｙ
−Ｓｉ膜のプラズマ処理に於いても、基板温度が少しで
も高い方が水素原子の拡散が促進されるので、工程のス
ループットを高めるのに有利である。このため、基板温
度を１００℃に統一した条件下でレーザー結晶化、プラ
ズマ処理、ゲート絶縁膜形成を真空中連続プロセスでお
こなうのがきわめて有効である。また、基板加熱をしな
い条件下で成膜をおこなってもよい。これは装置構造が
簡単になるため製造コストの面で非常に有利であり、基
板温度の調整が不要なため真空中連続プロセスであって
も極めて高いスループットを確保できる。なお且つ基板
加熱をしないことにより８×１０^１０（ｃｍ^−２ｅＶ
^−１）の良好な界面順位密度を与える、すぐれたＭＯＳ
界面を形成できるのである。プラズマＣＶＤによる成膜
ではプラズマから基板への熱輸送が起こり基板温度は自
然に上昇するため、基板を積極的に低い温度に制御する
ことも有効である。すなわち基板温度を室温程度または
室温以下に冷却することによって、さらに良好な界面準
位密度をえることができる。図４に見られるように、室
温で３×１０^１０（ｃｍ^−２ｅＶ^−１）の界面準位密度
が、さらに基板をー５０℃に冷却することで１×１０
^１０（ｃｍ^−２ｅＶ^−１）の界面準位密度をえることが
できるのである。これらの界面準位の値は熱酸化膜で絶
縁膜を形成した際にえられる界面準位密度と同程度の値
である。すなわち、絶縁膜形成時の基板温度を下げるこ
とによって、低温でも極めて優れたＭＯＳ界面を形成す
ることができるのである。このような超高品質ＭＯＳ界
面を用いることによって、薄膜トランジスタの閾値電圧
を１Ｖ程度に下げることが可能である。これにより、超
低消費電力の回路を実現することができる。

【００３９】以上のような界面制御技術は特にプラズマ
により絶縁膜を形成する場合に重要である。それは減圧
下で大量の酸素活性種が発生されるためである。すなわ
ちこれら酸素活性種による半導体表面における極わずか
な確率で起こる酸化過程を制御することがプラズマを用
いたＭＯＳ界面形成では本質的となるのである。さら
に、マイクロ波放電を用いたプラズマＣＶＤでは本発明
が開示する技術の効果は顕著である。これは一般的にマ
イクロ波放電プラズマはプラズマ密度が高いという利点
がある反面、１０^−３（Ｔｏｒｒ）程度の比較的低圧力
下で生成されるためプラズマ中の電子の平均自由行程が
長く、より高次の分解が促進されるからである。すなわ
ち、酸素分子ラジカルよりも、原子状酸素、酸素ラジカ
ルが反応の主体であり、これらは界面の酸化に関して極
めて活性である。従ってマイクロ波放電プラズマを用い
た絶縁膜形成においては、基板温度を下げて成膜するこ
とによって劇的に界面順位密度を低減できるのである。

【００４０】具体的な工程としては、レーザー結晶化に
よって形成されたｐｏｌｙ−Ｓｉ膜は真空中連続で水素
プラズマ処理され、その後更に真空を破ること無く絶縁
膜形成チャンバーへと真空搬送される。真空チャンバー
中で基板を１００℃以下に調温し、背景真空度が１０
^−６（ｔｏｒｒ）台になるまで真空排気する。この状態
で真空チャンバー内に酸素ガスとシランガス（Ｓｉ
Ｈ_４）を流す。放電を安定させるためにＨｅガスで希釈
する方法も有効である。一般的には酸素ガス流量はシラ
ンガス流量の５倍以上とする。この状態でプラズマ放電
をおこない、ＳｉＯ_２膜（１０５）形成をおこなう。放
電の形態としては平行平板型ＲＦ放電、ＩＣＰ放電、Ｅ
ＣＲ放電などがあり、電源としてはＲＦ電源やＶＨＦ、
ＵＨＦ電源、マイクロ波源を用いることができる。以上
がゲート絶縁膜形成工程である。

【００４１】繰り返し述べるように、ＴＦＴの特性向
上、バラツキ低減には真空中連続プロセスが重要である
が、工程のスループットを高めるためには連続プロセス
における基板温度を統一することが求められる。これ
までの説明で述べたように、ゲート絶縁膜形成工程で界
面準位密度を制御するためには基板温度を１００℃以下
にすることが絶対的に求められる。よって、レーザー結
晶化、プラズマ処理、ゲート絶縁膜形成の一連の真空中
連続プロセスは１００℃以下の統一温度でおこなうので
ある。このときの温度はゲート絶縁膜形成工程の温度に
よって１００℃、加熱なし、あるいは室温以下のいずれ
かに温度とする。

【００４２】（５．アニール工程）前記絶縁膜形成行程
を経た後、基板を真空装置から取り出し、２５０℃以上
の基板温度で、水素ガスを含んだガス雰囲気中で熱処理
をおこなう。これは先にも述べたように、レーザー結晶
化後に１００℃以下の低温プラズマ処理をおこなった場
合、ｐｏｌｙ−Ｓｉ膜中の捕獲準位は低減されていない
からである。しかし、本発明は水素プラズマにさらされ
たｐｏｌｙ−Ｓｉ膜中にはダングリングボンドの密度に
比較すると十分高い密度の水素原子がすでに導入されて
おり、熱処理によりこれらの水素原子を活性化させ拡散
およびダングリングボンドとの反応を促進させダングリ
ングボンドの終端が可能であることを開示するものであ
る。特に水素の場合、ｐｏｌｙ−Ｓｉ膜中で活性化させ
るためには、脱離温度である４２０℃より少し低い４０
０℃の熱処理が効果的である。あるいは水分を含んだ雰
囲気中にて２００℃以上の温度で加熱処理をおこなうの
も有効である。水分雰囲気中での熱処理によってｐｏｌ
ｙ−Ｓｉ膜中の捕獲準位が低減できるのに加えて、前記
工程にて低い基板温度で形成された絶縁膜（１０５）は
反応副生成物であるＳｉ−ＯＨ結合を多く含み、バルク
絶縁膜特性が悪いため、これを改善するのが目的であ
る。特に半導体表面とキャリアのやり取りができる程
度にＭＯＳ界面近傍に存在するする絶縁膜中の欠陥はＭ
ＯＳ界面準位にも影響を与える。図５に絶縁膜成膜直後
と、前記アニールを施した後でのＣＶ特性を示す。ＯＨ
結合が絶縁膜の界面近傍に多く存在すると、これが界面
特性に悪影響を及ぼす。またバルク絶縁膜の耐圧低下を
招く。しかし、１００℃以上の水蒸気雰囲気中にて熱
処理を施すことによって、このＳｉ−ＯＨ結合を劇的に
低減することができる。この効果が絶大であることは図
５から明白である。これにより、界面順位の劇的な低減
および絶縁耐圧、信頼性の確保が可能となる。特に短時
間で特に絶縁膜の改善を実現するためには３００℃程度
の処理温度が有効である。このように水分雰囲気中での
熱処理はｐｏｌｙ−Ｓｉ膜中およびＭＯＳ界面における
捕獲準位の低減に極めて有効であるが、さらにこの効果
をより低温且つ短時間で実現するためには大気圧以上に
加圧した１００℃以上の水分雰囲気中で熱処理をおこな
うのが有効である。これは絶縁膜中およびｐｏｌｙ−Ｓ
ｉ膜中への水素原子、酸素原子の拡散を早め、なお且つ
反応速度を高めることができるからである。具体的には
４０気圧程度の圧力下において１９０℃の飽和水分雰囲
気中で熱処理をおこなうとよい。

【００４３】以上述べたように、先のレーザー結晶化、
プラズマ処理、ゲート絶縁膜形成にひきつづいて熱処理
をおこなうことにより、ｐｏｌｙ−Ｓｉ膜中およびＭＯ
Ｓ界面、更には絶縁膜中の捕獲準位を劇的に低減するこ
とができるのである。なお、本実施例では真空中連続プ
ロセスの直後に熱処理をおこなう場合を記したが、この
熱処理は更に後の工程でおこなってもまったく同様の効
果を得ることができるものである。

【００４４】（６．素子分離工程）（図１（Ｄ））レーザー結晶化、プラズマ処理、ＭＯＳ界面形成の真空
中連続プロセスおよび熱処理により極めて高品質のＭＯ
Ｓ構造が形成された。次にＴＦＴ素子同士を電気的に絶
縁するために素子分離工程をおこなう。ここでは図１に
示すように絶縁膜とｐｏｌｙ−Ｓｉ膜を連続でエッチン
グする。絶縁膜（１０５）上にフォトリソグラフィーに
よりパターンを形成した後、ウエットまたはドライエッ
チングによりＳｉＯ_２をエッチングする。引き続きｐｏ
ｌｙ−Ｓｉ膜をドライエッチングによりエッチングす
る。ここではＳｉＯ_２とｐｏｌｙ−Ｓｉ膜の２層をエッ
チングするので、エッチング後のエッジの形状が庇状に
ならないよう注意する必要がある。

【００４５】（７．第２段階ゲート絶縁膜形成）（図１
（Ｅ））アイランド状のＳｉＯ_２、ｐｏｌｙ−Ｓｉ膜を形成した
後、基板全面に更にゲート絶縁膜（１０６）を形成す
る。ゲート絶縁膜の成膜方法としては、ＥＣＲプラズマ
ＣＶＤ法、平行平板ＲＦ放電プラズマＣＶＤ法などがあ
る。または再度酸素ラジカル中でＳｉＯ蒸着することに
よって絶縁膜を形成してもよい。しかし、この第２段階
の絶縁膜は段差被覆性がよくないと、段差部分での電気
的ショートを引き起こしたり、耐圧低下の原因となる。
このため段差被覆性に優れたＴＥＯＳと酸素を原料ガス
としたプラズマＣＶＤが有効である。また、第１段階
の絶縁膜は低温で形成するため絶縁耐圧が低くなる傾向
が強い。しかしながら第２段階として１００℃以上の基
板温度で絶縁膜を形成することにより絶縁膜全体として
の絶縁耐圧を向上させることができる。図６は第１段階
の絶縁膜の成膜（基板温度１００℃）のみで絶縁膜の耐
圧を調べた場合（single layer）と、第２段階の絶縁
膜成膜（基板温度３００℃、ＴＥＯＳ＋Ｏ_２）をおこな
った後で２層構造絶縁膜（double layer）の耐圧を調
べた結果である。これから明らかなように本発明が開示
する２段階での絶縁膜形成法により、絶縁膜の耐圧を実
用上十分な７（ＭＶ/ｃｍ）程度にまで改善することが
可能となる。このようにＭＯＳ界面形成とバルク絶縁膜
形成に異なる絶縁膜形成法を用いることによって、従来
の低温プロセスでは実現し得なかった、優れたＭＯＳ界
面特性およびバルク絶縁膜特性の両立を実現することが
できるのである。

【００４６】（８．以降の工程）（図１（Ｆ）及び
（Ｇ））引き続いてゲート電極（１０７）となる薄膜をＰＶＤ法
或いはＣＶＤ法などで堆積する。この材質は電気抵抗が
低く、３５０℃程度の熱工程に対して安定である事が望
まれ、例えばタンタル、タングステン、クロム等の高融
点金属がふさわしい。また、イオンドーピングによって
ソース、ドレインを形成する場合、水素のチャネリング
を防止するためにこのゲート電極の膜厚がおよそ７００
ｎｍ程度必要になる。前記高融点金属の中で７００ｎｍ
もの膜厚で成膜しても膜ストレスによるクラックが生じ
ない材料となると、タンタルが最もふさわしい。ゲート
電極となる薄膜を堆積後パターニングを行い、引き続い
て半導体膜に不純物イオン注入を行ってソース・ドレイ
ン領域（１０８、１０９）を形成する。この時ゲート電
極がイオン注入のマスクとなっているので、チャンネル
はゲート電極下のみに形成される自己整合構造となる。
不純物イオン注入は質量非分離型イオン注入装置を用い
て注入不純物元素の水素化物と水素を注入するイオン・
ドーピング法と、質量分離型イオン注入装置を用いて所
望の不純物元素のみを注入するイオン打ち込み法の二種
類が適応され得る。イオン・ドーピング法の原料ガスと
しては水素中に希釈された濃度０．１％程度から１０％
程度のホスフィン（ＰＨ_３）やジボラン（Ｂ_２Ｈ_６）等
の注入不純物元素の水素化物を用いる。イオン打ち込み
法では所望の不純物元素のみを注入した後に引き続いて
水素イオン（プロトンや水素分子イオン）を注入する。
前述の如くＭＯＳ界面やゲート絶縁膜を安定に保つ為に
は、イオン・ドーピング法にしろイオン打ち込み法にし
ろイオン注入時の基板温度は３５０℃以下である事が好
ましい。一方注入不純物の活性化を３５０℃以下の低温
にて常に安定的に行うには（本願ではこれを低温活性化
と称する）、イオン注入時の基板温度は２００℃以上で
ある事が望ましい。トランジスタのしきい値電圧を調整
する為にチャンネル・ドープ行うとか、或いはＬＤＤ構
造を作成すると云った様に低濃度に注入された不純物イ
オンを低温で確実に活性化するには、イオン注入時の基
板温度は２５０℃以上で有る事が必要となる。この様に
基板温度が高い状態でイオン注入を行うと、半導体膜の
イオン注入に伴う結晶壊破の際に再結晶化も同時に生
じ、結果としてイオン注入部の非晶質化を防ぐ事が出来
るのである。即ちイオン注入された領域は注入後も依然
として結晶質として残り、その後の活性化温度が３５０
℃程度以下と低温で有っても注入イオンの活性化が可能
に成る訳で有る。ＣＭＯＳＴＦＴを作成する時はポリ
イミド樹脂等の適当なマスク材を用いてＮＭＯＳ又はＰ
ＭＯＳの一方を交互にマスクで覆い、上述の方法にてそ
れぞれのイオン注入を行う。

【００４７】また、不純物の効率的な活性化法としてエ
キシマレーザーなどを照射するレーザー活性化がある。
これは絶縁膜を通してレーザー照射することによりソー
ス、ドレイン部のドープｐｏｌｙ−Ｓｉを溶融・固化さ
せ、不純物を活性化させる方法である。

【００４８】次にソース・ドレイン上にコンタクトホー
ルを開孔し、ソース・ドレイン取り出し電極（１１０、
１１１）と配線をＰＶＤ法やＣＶＤ法などで形成して薄
膜トランジスタが完成する。

【００４９】

【実施例】本発明の実施例を図１にそって説明する。本
発明で用いられる基板及び下地保護膜に関しては前述の
説明に準ずるが、ここでは基板の一例として３００ｍｍ
×３００ｍｍの正方形状汎用無アルカリガラス（１０
１）を用いる。まず基板１０１上に絶縁性物質である下
地保護膜（１０２）を形成する。ここでは基板温度を１
５０℃としてＥＣＲ−ＰＥＣＶＤ法にて２００ｎｍ程度
の膜厚を有する酸化硅素膜を堆積する。次に後に薄膜ト
ランジスタの能動層となる真性シリコン膜等の半導体膜
（１０３）を堆積する。半導体膜の厚みは５０ｎｍ程度
で有る。本例では高真空型ＬＰＣＶＤ装置を用いて、原
料ガスで有るジシラン（Ｓｉ_２Ｈ_６）を２００ＳＣＣＭ
流し、４２５℃の堆積温度で非晶質シリコン膜１０３を
堆積する。まず高真空型ＬＰＣＶＤ装置の反応室を２５
０℃とした状態で反応室の内部に複数枚（例えば１７
枚）の基板を表側を下向きとして配置する。こうした後
にターボ分子ポンプの運転を開始する。ターボ分子ポン
プが定常回転に達した後、反応室内の温度を約１時間掛
けて２５０℃から４２５℃の堆積温度に迄上昇させる。
昇温開始後の最初の１０分間は反応室にガスを全く導入
せず真空中で昇温を行ない、しかる後純度が９９．９９
９９％以上の窒素ガスを３００ＳＣＣＭ流し続ける。
この時の反応室内における平衡圧力は、３．０×１０
^−３Ｔｏｒｒで有る。堆積温度に到達した後、原料ガス
であるジシラン（Ｓｉ_２Ｈ_６）を２００ＳＣＣＭ流すと
共に、純度が９９．９９９９％以上の希釈用ヘリウム
（Ｈｅ）を１０００ＳＣＣＭ流す。堆積開始直後の反応
室内圧力は凡そ０．８５Ｔｏｒｒで有る。堆積の進行と
共に反応室内の圧力は徐々に上昇し、堆積終了直前の圧
力は凡そ１．２５Ｔｏｒｒと成る。斯様に堆積したシリ
コン膜（１０３）は基板の周辺部約７ｍｍを除いた２８
６ｍｍ角の領域内に於いて、その膜厚変動は±５％以内
で有る。

【００５０】次にレーザー結晶化を行うのであるが、こ
れに先立って非晶質シリコン膜を弗酸溶液に浸し、半導
体膜（１０３）上の自然酸化膜をエッチングする。一般
的にシリコン膜が露出した表面は非常に不安定で、シリ
コン薄膜を保持している雰囲気物質と容易に反応を起こ
す。従って、レーザー照射をおこなう前処理では単に自
然酸化膜を除去するだけでなく、露出したシリコン膜表
面を安定化させる必要がある。このためには、弗酸溶液
による処理が望ましい。弗酸は純水との混合比が１：３
０になるようにする。この弗酸溶液中に約２０から３０
秒浸した後、すぐに純水洗浄を１０から２０分おこな
う。この後スピンナーで純水を取り除く。これによっ
て、シリコン膜表面は水素原子でターミネートされた安
定化表面になる。

【００５１】次にレーザー光の照射をおこなう。本例で
はキセノン・クロライド（ＸｅＣｌ）のエキシマ・レー
ザー（波長：３０８ｎｍ）を照射する。レーザーパルス
の強度半値幅（時間に対する半値幅）は２５ｎｓであ
る。基板をレーザー結晶化チャンバーにセットした後、
真空排気をおこなう。真空排気後基板温度を２５０度℃
まで上昇させる。一回のレーザー照射面積は１０ｍｍ角
の正方形状で、照射面でのエネルギー密度は１６０ｍＪ
／ｃｍ^２である。このレーザー光を９０％ずつ重ねつつ
（つまり照射するごとに１ｍｍづつ）相対的にずらしな
がら照射を繰り返す（図２参照）。こうして一辺３００
ｍｍの基板全体のアモルファスシリコンを結晶化する。
同様な照射方法を用いて２回目のレーザー照射を行う。
２回目のエネルギー密度は１８０ｍＪ／ｃｍ^２で有る。
これをくり返し、３回目、４回目と約２０ｍＪ／ｃｍ^２
づつ照射エネルギー密度を上昇させながら最終的にはの
エネルギー密度４４０ｍＪ／ｃｍ^２の照射をおこないレ
ーザー照射を終了する。ここで４５０ｍＪ／ｃｍ^２の照
射レーザーエネルギー密度を超えた高いエネルギーを照
射すると、ｐ−Ｓｉのグレインが微結晶化を起こすた
め、これ以上のエネルギー照射を避けた。レーザー結晶
化において積極的基板加熱はおこなわず、室温程度の基
板温度で処理をおこなった。

【００５２】次にこの基板を真空を保持した状態でプラ
ズマ処理チャンバーに搬送し、このチャンバー内に水素
ガスを導入する。本例では９９．９９９％水素ガスをマ
スフローコントローラから導入し、チャンバー内圧力は
１（ｔｏｒｒ）になるように調整した。この状態で平行
平板電極に１３．５６ＭＨｚのＲＦを印可することによ
って放電を行い、水素によるレーザー結晶化ｐｏｌｙ−
Ｓｉ膜中の捕獲準位終端をおこなった。基板加熱はおこ
なわなかったので基板温度は室温程度で、投入したＲＦ
パワーは３Ｗ／ｃｍ^２とした。この程度のＲＦパワーで
はプラズマからの熱流入による基板温度上昇はほとんど
無視できる程度である。水素は十分短時間に膜中に拡散
しうるので、１６０秒の処理で特にｐｏｌｙ−Ｓｉ膜の
深い位置および下地層との界面付近まで効率的に拡散す
る。

【００５３】次に真空を保ったままで基板（１００）を
絶縁膜形成チャンバーへと搬送する。基板搬送終了後、
チャンバー内を１０^−６（ｔｏｒｒ）台の真空度に排気
する。基板はここでも積極的に加熱されず、ほぼ室温程
度の基板温度となっている。この間、チャンバー内にシ
ランガスと酸素ガスを流量比１：６で導入し、チャンバ
ー圧力を２×１０^−３（Ｔｏｒｒ）に調節する。チャン
バー内のガス圧力が安定したらＥＣＲ放電を開始し、絶
縁膜の成膜を開始する。投入したマイクロ波パワーは１
ｋＷで、マイクロ波は磁力線に平行に導入窓から導入し
た。導入窓から１４ｃｍの位置にＥＣＲポイントがあ
る。成膜は１００（ｎｍ/min.）の成膜速度でおこなっ
た。これにより、第１層目のゲート絶縁膜（１０５）を
３０ｎｍ形成した。

【００５４】次に基板を真空チャンバから取り出し、こ
れを３３０℃の飽和水蒸気雰囲気中にセットし、９０分
間熱処理をおこなった。これにより先の水素プラズマ処
理でｐｏｌｙ−Ｓｉ膜中に導にゅされた水素が効率的に
ｐｏｌｙ−Ｓｉ膜中の捕獲準位を終端し、且つ良好なＭ
ＯＳ界面形成も同時に実現できる。次にｐｏｌｙ−Ｓｉ
膜と第１層絶縁膜の連続エッチングをおこなった。引き
続き、第２層絶縁膜（１０６）を本例では平行平板型ｒ
ｆ放電ＰＥＣＶＤ法で基板温度を３５０℃として７０ｎ
ｍ堆積した。原料ガスとしてはＴＥＯＳ（Ｓｉ−（Ｏ−
ＣＨ_２−ＣＨ_３）_４）と酸素（Ｏ_２）の混合ガスをもち
いた。引き続いてゲート電極（１０７）となる薄膜をＰ
ＶＤ法或いはＣＶＤ法などで堆積する。通常はゲート電
極とゲート配線は同一材料にて同一工程で作られる為、
この材質は電気抵抗が低く、３５０℃程度の熱工程に対
して安定である事が望まれる。本例では膜厚が６００ｎ
ｍのタンタル薄膜をスパッタ法により形成する。タンタ
ル薄膜を形成する際の基板温度は１８０℃であり、スパ
ッタガスとして窒素ガスを６．７％含むアルゴンガスを
用いる。斯様に形成したタンタル薄膜は結晶構造がα構
造と成っており、その比抵抗は凡そ４０μΩｃｍであ
る。ゲート電極となる薄膜を堆積後パターニングを行
い、引き続いて半導体膜に不純物イオン注入を行ってソ
ース・ドレイン領域（１０８、１０９）及びチャンネル
領域を形成する。この時ゲート電極がイオン注入のマス
クとなっているため、チャンネルはゲート電極下のみに
形成される自己整合構造となる。イオン・ドーピング法
の原料ガスとしては水素中に希釈された濃度０．１％程
度から１０％程度のホスフィン（ＰＨ_３）やジボラン
（Ｂ_２Ｈ_６）等の注入不純物元素の水素化物を用いる。
本例ではＮＭＯＳ形成を目指し、イオン・ドーピング装
置を用いて、水素中に希釈された濃度５％のホスフィン
（ＰＨ_３）を加速電圧１００ｋｅＶで注入する。ＰＨ_３
^＋やＨ_２ ^＋イオンを含むの全イオン注入量量は１×１０
^１６ｃｍ^−２である。

【００５５】次にソース・ドレイン上にコンタクトホー
ルを開孔し、ソース・ドレイン取り出し電極（１１０、
１１１）と配線をＰＶＤ法やＣＶＤ法などで形成して薄
膜トランジスタが完成する。

【００５６】従来の技術では、高品質なｐｏｌｙ−Ｓｉ
膜およびＭＯＳ界面を低温で、且つ高いスループットで
形成する有効なプロセスが明確でなかった。しかし、以
上述べて来た様に本発明の薄膜トランジスタの製造方法
を用いることによって極めて高品質なｐｏｌｙ−Ｓｉお
よびＭＯＳ界面形成が可能となる。結果として高移動
度、低しきい値電圧でなお且つバラツキの極めて少ない
薄膜トランジスタの製造が可能となり、超低消費電力回
路の実現が可能となる。

【図面の簡単な説明】

【図１】本発明の薄膜トランジスタの製造方法の一実施
形態をその工程に沿って示す断面図。

【図２】レーザー結晶化時のレーザービーム照射方法を
模式的に示す図。

【図３】レーザー結晶化時のレーザービーム照射方法を
模式的に示す図。

【図４】ＭＯＳ界面の界面順位密度の基板温度依存性を
示す線図。

【図５】ＭＯＳ界面形成工程によって作製したＭＯＳ構
造の高周波Ｃ−Ｖ特性を示す線図。

【図６】本発明の２段階絶縁膜形成工程によって作製し
たＭＯＳ構造と単層で形成したＭＯＳ構造の絶縁耐圧特
性を示す図。

【符号の説明】

１０１．．．基板１０２．．．下地絶縁膜１０３．．．半導体膜１０４．．．レーザー光照射手段１０５．．．第１層ゲート絶縁膜１０６．．．第２層ゲート絶縁膜１０７．．．ゲート電極１０８．．．ソース１０９．．．ドレイン１１０．．．ソース電極１１１．．．ドレイン電極２０１．．．レーザー照射領域２０３．．．ｘ方向移動２０４．．．ｙ方向移動３０１．．．ライン状レーザービーム

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｈ０１Ｌ 29/78 ６２７Ｅ６２７ＧＦターム(参考） 5F052 AA02 AA11 AA17 BB01 BB02 BB07 JA01 5F110 AA17 AA30 BB01 BB02 CC02 DD01 DD02 DD03 DD04 DD13 DD14 EE04 EE42 EE45 FF02 FF09 FF27 FF30 FF31 FF36 FF40 GG01 GG02 GG03 GG04 GG13 GG25 GG32 GG42 GG43 GG44 GG45 GG47 HJ12 HJ13 HJ23 HL22 HL24 PP03 PP04 PP05 PP06 PP10 PP31 PP38 QQ09 QQ11 QQ25

Claims

【特許請求の範囲】

【請求項１】基板上の半導体層に基板温度１００℃以下
で光照射をおこない半導体層の結晶化をおこなう工程、
しかる後に該半導体層に基板温度１００℃以下でプラズ
マ処理を施す工程、しかる後に該半導体層上に基板温度
１００℃以下でゲート絶縁膜を形成する工程、しかる後
に１００℃以上の温度で熱処理を施す工程を有すること
を特徴とする薄膜トランジスタの製造方法。
【請求項２】前記光照射により半導体層の結晶化をおこ
なう工程とプラズマ処理を施す工程とゲート絶縁膜を形
成する工程は、真空中連続処理で行われることを特徴と
する請求項１記載の薄膜トランジスタの製造方法。
【請求項３】前記ゲート絶縁膜の形成は、プラズマＣＶ
Ｄを用いておこなうことを特徴とする請求項１又は２記
載の薄膜トランジスタの製造方法。
【請求項４】前記プラズマＣＶＤはマイクロ波放電プラ
ズマをもちいておこなうことを特徴とする請求項３記載
の薄膜トランジスタの製造方法。
【請求項５】基板上の半導体層に基板加熱をおこなわず
に光照射をおこない半導体層の結晶化をおこなう工程、
しかる後に該半導体層に基板加熱をおこなわずにプラズ
マ処理を施す工程、しかる後に該半導体層上に基板加熱
をおこなわずにゲート絶縁膜を形成する工程、しかる後
に１００℃以上の温度で熱処理を施す工程を有すること
を特徴とする薄膜トランジスタの製造方法。
【請求項６】前記光照射により半導体層の結晶化をおこ
なう工程とプラズマ処理を施す工程とゲート絶縁膜を形
成する工程は、真空中連続処理で行われることを特徴と
する請求項５記載の薄膜トランジスタの製造方法。
【請求項７】前記ゲート絶縁膜の形成は、プラズマＣＶ
Ｄを用いておこなうことを特徴とする請求項５又は６記
載の薄膜トランジスタの製造方法。
【請求項８】前記プラズマＣＶＤはマイクロ波放電プラ
ズマをもちいておこなうことを特徴とする請求項７記載
の薄膜トランジスタの製造方法。
【請求項９】基板上の半導体層に基板を室温以下に冷却
しながら光照射をおこない半導体層の結晶化をおこなう
工程、しかる後に該半導体層に基板を室温以下に冷却し
ながらプラズマ処理を施す工程、しかる後に該半導体層
上に基板を室温以下に冷却しながらゲート絶縁膜を形成
する工程、しかる後に１００℃以上の温度で熱処理を施
す工程を有することを特徴とする薄膜トランジスタの製
造方法。
【請求項１０】前記光照射により半導体層の結晶化をお
こなう工程とプラズマ処理を施す工程とゲート絶縁膜を
形成する工程は、真空中連続処理で行われることを特徴
とする請求項９記載の薄膜トランジスタの製造方法。
【請求項１１】前記ゲート絶縁膜の形成は、プラズマＣ
ＶＤを用いておこなうことを特徴とする請求項９又は１
０記載の薄膜トランジスタの製造方法。
【請求項１２】前記プラズマＣＶＤはマイクロ波放電プ
ラズマをもちいておこなうことを特徴とする請求項１１
記載の薄膜トランジスタの製造方法。
【請求項１３】前記熱処理は２５０℃以上の水素混合ガ
ス雰囲気中でおこなうことを特徴とする請求項１乃至１
２のいずれかに記載の薄膜トランジスタの製造方法。
【請求項１４】前記熱処理は２００℃以上の水分雰囲気
中でおこなうことを特徴とする請求項１乃至１２のいず
れかに記載の薄膜トランジスタの製造方法。
【請求項１５】前記熱処理は大気圧以上に加圧した１０
０℃以上の水分雰囲気中にておこなうことを特徴とする
請求項１乃至１２のいずれかに記載の薄膜トランジスタ
の製造方法。