WO2010067588A1 - 半導体基体の欠陥低減方法及び欠陥低減装置 - Google Patents

半導体基体の欠陥低減方法及び欠陥低減装置 Download PDF

Info

Publication number
WO2010067588A1
WO2010067588A1 PCT/JP2009/006707 JP2009006707W WO2010067588A1 WO 2010067588 A1 WO2010067588 A1 WO 2010067588A1 JP 2009006707 W JP2009006707 W JP 2009006707W WO 2010067588 A1 WO2010067588 A1 WO 2010067588A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor substrate
hydrogen
temperature
substrate
defect
Prior art date
Application number
PCT/JP2009/006707
Other languages
English (en)
French (fr)
Inventor
鮫島俊之
Original Assignee
国立大学法人東京農工大学
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 国立大学法人東京農工大学 filed Critical 国立大学法人東京農工大学
Publication of WO2010067588A1 publication Critical patent/WO2010067588A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/3003—Hydrogenation or deuterisation, e.g. using atomic hydrogen from a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67288—Monitoring of warpage, curvature, damage, defects or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate

Abstract

本発明は、１５０℃以下の低温処理で欠陥低減ができる半導体基体の欠陥低減方法及び欠陥低減装置を提供するものである。 すなわち、半導体基体を、水素プラズマあるいは水素ラジカルを含むガス雰囲気に曝す処理をした後、半導体基体を、水蒸気を含むガス雰囲気に曝す処理を行う方法及びその方法を行うための装置を提供する。

Description

半導体基体の欠陥低減方法及び欠陥低減装置
　本発明は、半導体装置の製造などで適用される半導体基体の欠陥低減方法及び欠陥低減装置に関する。
　多結晶シリコン薄膜、アモルファスシリコン薄膜などの非単結晶半導体薄膜を用いた半導体素子、例えば薄膜トランジスタ（ＭＯＳトランジスタ）などが開発され、種々の電子デバイスに応用されている。一般に、多結晶シリコン、アモルファスシリコンなどからなる半導体層には、シリコン未結合の捕獲準位が存在し、キャリアの電気伝導度が悪いことが知られている。例えば、キャリアを電子とした場合、電子が半導体層内を移動しようとすると、捕獲準位にトラップされて伝導に寄与できないため、電子伝導度が悪くなる。
　従来、非単結晶半導体基体の捕獲準位、つまり欠陥を低減する方法として、水素プラズマ処理、水素ラジカル処理、あるいは水蒸気熱処理などの方法が知られている。例えば、特許文献１では、多結晶シリコンＴＦＴに対して、３００℃～４００℃の温度で酸素プラズマ処理を行った後、高圧（０．５ＭＰａから１．３ＭＰａ）で、２００℃～３００℃の温度で水蒸気熱処理を行う処理方法が開示されている。この処理方法により、捕獲準位を低減し、電気伝導度が改善される。特に、高圧水蒸気熱処理によって、ゲート酸化膜中の欠陥や界面欠陥密度の低減が可能になる。
　また、特許文献２では、多結晶シリコンＴＦＴに対して、３００℃～６００℃の温度で水素ラジカル処理を行って、捕獲準位を低減する方法が開示されている。
特開２００４－２８８８６４号公報 特開平５－２３５０４０号公報
　近年、プラスティック基板上にトランジスタ電子回路を作成する需要が高まってきていいる。この場合のトランジスタ電子回路は、プラスティック基板上にアモルファスシリコン薄膜あるいは多結晶シリコン薄膜を成膜し、このアモルファスシリコン薄膜あるいは多結晶シリコン薄膜にトランジスタを形成することにより構成される。
　このようなプラスティック基板上にトランジスタ電子回路を有する電子デバイスを製造するには、プラスティック基板のガラス転移温度Ｔｇ以下のプロセス技術が必要となる。通常、プラスティックのガラス転移温度は１５０℃以下とされている。
　一方において、前述したように、アモルファスシリコン、多結晶シリコンは、捕獲準位による欠陥が存在するので、欠陥低減が必須となる。従来から知られている欠陥低減処理は、前述したように、水素ラジカル処理（または水素プラズマ処理）と水蒸気熱処理であるが、いずれの処理も２００℃以上の基板温度が必要であった。プラスティック基板の場合、１５０℃を超える温度処理では、プラスティク基板の変形、変質が起こり不具合が生じる。このため、プラスティック基板上にトランジスタ電子回路を有する電子デバイスの製造においては、従来の欠陥低減処理を用いることができなかった。
　本発明は、上述の点に鑑み、１５０℃以下の低温処理で欠陥低減ができる半導体基体の欠陥低減方法及び欠陥低減装置を提供するものである。
　本発明に係る半導体基体の欠陥低減方法は、半導体基体を、水素プラズマあるいは水素ラジカルを含むガス雰囲気に曝す処理をした後、この半導体基体を、水蒸気を含むガス雰囲気に曝す処理を行う。
　本発明の欠陥低減方法では、半導体基体に対して水素プラズマあるいは水素ラジカルを含むガス雰囲気に曝す処理の後に、水蒸気を含むガス雰囲気に曝す処理を行うことにより、１５０℃以下の低温処理でも欠陥と水素の結合反応が促進され、欠陥が低減する。
　本発明に係る半導体基体の欠陥低減装置は、半導体基体を水素プラズマあるいは水素ラジカルを含むガス雰囲気に曝す機能を有する第１の処理装置と、第１の処理装置で処理した半導体基体を水蒸気を含むガス雰囲気に曝す機能を有する第２の処理装置とを備えて成る。
　本発明の半導体基体の欠陥低減装置では、最初に第１の処理装置の水素プラズマあるいは水素ラジカルを含むガス雰囲気中に半導体基体を曝す。その後、第２の処理装置の水蒸気を含むガス雰囲気中に半導体基体を曝すようにする。この第１及び第２の処理装置での処理により、１５０℃以下の低温処理でも半導体基体の欠陥を低減することができる。
　本発明に係る半導体基体の欠陥低減方法によれば、１５０℃以下の低温処理で半導体基体の欠陥を低減することができる。
　本発明に係る半導体基体の欠陥低減装置によれば、いわゆる水素プラズマあるいは水素ラジカル処理装置と、水蒸気熱処理装置との組み合わせで１５０℃以下の低温処理での半導体基体の欠陥を低減することができる。本発明では、既存の処理装置を組み合わせて、低温処理での半導体基体の欠陥低減を図ることができる。
本発明に係る半導体基体の欠陥低減方法の実施の形態を示す模式的工程図である。 水素プラズマ処理のみの欠陥低減処理における基板温度と電気伝導率の関係を示すグラフである。 本発明に係る欠陥低減処理における、水素プラズマ処理後に基板温度１５０℃，２７０℃の水蒸気熱処理を施したときの電気伝導率を示すグラフである。 本発明に係る欠陥低減処理における、水素プラズマ処理後に基板温度１００℃の水蒸気熱処理を施したときの電気伝導率を示すグラフである。 本発明に係る欠陥低減処理における、水素プラズマ処理又は水素プラズマ処理後に水蒸気熱処理を行ったときの、シリコン薄膜中の水素原子濃度の変化を示すグラフである。 本発明の欠陥低減処理装置に適用される水素ラジカル処理装置の実施の形態を示す概略構成図である。 本発明の欠陥低減処理装置に適用される水素プラズマ処理装置の実施の形態を示す概略構成図である。 本発明の欠陥低減処理装置に適用される水蒸気熱処理装置の実施の形態を示す概略構成図である。
　以下、本発明の実施の形態を説明する。
　本発明の実施の形態に係る半導体基体の欠陥低減方法は、被処理基板である半導体基体に対して、水素プラズマあるいは水素ラジカルを含むガス雰囲気中に曝す処理と、水蒸気を含むガス雰囲気中に曝す処理とを組み合わせる。本実施の形態は、いわゆる水素プラズマ処理あるいは水素ラジカル処理と、いわゆる水蒸気熱処理を組み合わせて、半導体基体に対する欠陥低減処理を行う。特に、本実施の形態では、半導体基体に対して、先に水素プラズマ処理あるいは水素ラジカル処理を行い、その後に水蒸気熱処理を行う。
　本実施の形態においては、水素プラズマ処理あるいは水素ラジカル処理と、水蒸気熱処理を組み合わせることにより、半導体基体の基板温度を１５０℃以下に設定することができる。
　水素プラズマ処理あるいは水素ラジカル処理では、高エネルギー水素を生成するので、半導体基体の基板温度によらず、半導体、例えばシリコン中に水素を導入することが可能である。したがって、本実施の形態での水素プラズマあるいは水素ラジカル処理における半導体基体の基板温度は、１５０℃以下の任意の温度に設定することができる。通常の処理装置の機能上、水素プラズマあるいは水素ラジカル処理での基板温度は、０℃以上で１５０℃以下に設定することが好ましい。即ち下限が０℃であるのは処理装置の機能上の理由であり、上限が１５０℃であるのは、プラスティック基板上の半導体基体に対する欠陥低減プロセスにおいて、プラスティック基板に変形、変質などの熱的影響を与えないため
である。
　水蒸気熱処理における半導体基体の基板温度は、後述の実験データで示す通り、１００℃以上で１５０℃以下に設定することができる。また、この水蒸気を含むガス雰囲気の水蒸気分圧は、１気圧以上で飽和水蒸気圧以下となる。水蒸気熱処理での基板温度は高い程、電気伝導度の改善が図れる。１００℃以上であれば、半導体素子として使用できるレベルの電気伝導度が得られる。つまり電気伝導度の改善が見られる。上限を１５０℃とした理由は、上記と同様に、プラスティック基板上の半導体基体に対する欠陥低減プロセスにおいて、プラスティック基板に変形、変質などの熱的影響を与えないためである。
　非処理基体である半導体基体としては、アモルファスあるいは多結晶のような非単結晶の半導体基体を用いることができる。非単結晶半導体基体としては、例えばアモルファスシリコン、多結晶シリコン、ＺｎＯ（多結晶）、ＩｎＧａＺｎＯ（アモルファス）等を用いることができる。これらの材料は水蒸気熱処理の欠陥低減処理が効果的である。
　さらに、本実施の形態について説明する。従来知られている水素プラズマあるいは水素ラジカル処理においては、水素プラズマあるいは水素ラジカルが、上記したように、高エネルギー水素を生成するので、基板温度によらず半導体、例えばシリコン中に水素を導入することができる。しかし、欠陥の低減には水素がシリコンの格子位置に入り、シリコンとの結合が必要となる。この結合のために温度が必要であった。
　これに対して、水蒸気熱処理は、加水分解反応を利用して欠陥低減する方法である。ｎ個水分子＋シリコン欠陥系より、酸素－シリコン＋ｎ個水素分子系（あるいは水素－シリコン＋ｎ／２個水素分子＋ｎ／２個酸素分子系）の方が、エネルギー安定の場合、欠陥が低減される。大量の水分子を供給することにより、２００℃程度の低温反応を実現してきた。
　一方、本実施の形態は、水蒸気熱処理の前に、水素プラズマあるいは水素ラジカル処理を行い、強制的に水素をシリコン中に導入することにより、水素＋水分子＋シリコン欠陥系の三状態系を形成する。主に水素がシリコンと結合する反応を水が媒介することにより、１５０℃以下の低温の加熱においてシリコンの欠陥低減を実現しているものと考えられる。
　図１に、プラスティック薄板上に成膜したアモルファスシリコンあるいは多結晶シリコンの薄膜の欠陥低減方法の実施の形態を模式的に示す。先ず、図１Ａに示すように、プラスティック薄板１上にアモルファスシリコンあるいは多結晶シリコンによる半導体薄膜２を成膜する。この半導体薄膜２は、例えば低温スパッタ法などでアモルファスとして成膜することができる。また、半導体薄膜２は、アモルファス成膜した後、低温結晶化法により多結晶として成膜することができる。
　次に、図１Ｂに示すように、プラスティック薄板１上に半導体薄膜２を成膜した基板３を、第１の処理装置のチャンバー４内に配置し、基板温度を１５０℃以下にして水素プラズマ処理あるいは水素ラジカル処理を行う。すなわち、１５０℃以下に設定した基板３を、チャンバー４内の水素プラズマあるいは水素ラジカルを含むガス雰囲気５に曝す。これにより、半導体薄膜２内に水素を導入する。
　次に、図１Ｃに示すように、水素プラズマ処理あるいは水素ラジカル処理を終えた基板３を、第２の処理装置のチャンバー６内に配置し、基板温度を１００℃～１５０℃にして水蒸気熱処理を行う。すなわち、１００℃～１５０℃に設定した基板３を、シャンバー６内の水蒸気を含むガス雰囲気７に曝す。これにより、半導体薄膜２の欠陥低減が図られ、
半導体薄膜２における電気伝導度が改善される。
　これ以後、図示しないが、半導体薄膜２に所望のトランジスタなどの素子を形成して、プラスティック薄板１上に電子回路が形成されて成る電子デバイスを製造することができる。
　次に、本実施の形態の実証例を示す。
　試料として、石英基板上に形成した結晶化率０．８８、膜厚５０ｎｍの多結晶シリコンを用意した。この多結晶シリコンにリン（Ｐ）イオンをドーズ量３×１０１３ｃｍ－２ドーピングしてレーザ結晶化と活性化を行った。
　［欠陥低減処理］
（１）　上記試料に対して水素プラズマ処理を行った。水素プラズマ処理は、２５℃（常温）、１５０℃、２７０℃の温度、ＲＦ１００Ｗ、２０Ｐａで、５分、１０分、１５分の処理を行った。
（２）　上記試料に対して高圧水蒸気熱処理を行った。高圧水蒸気熱処理は、１５０℃、０．３ＭＰａ、３時間と、２７０℃、１．３ＭＰａ、３時間を施した。
（３）　上記試料に対して、水素プラズマ処理の後、高圧水蒸気熱処理を行った。水素プラズマ処理は、２５℃（常温）、ＲＦ１００Ｗ、２０Ｐａで、５分、１０分、１５分の処理を行った。その後の高圧水蒸気熱処理は、１００℃、１気圧、３時間と、１５０℃、０．３ＭＰａ、３時間と、２７０℃、１．３ＭＰａ、３時間を施した。
　［結果］
　欠陥低減処理（１）についての結果を図２に示す。▲印は、基板温度２７０℃のとき、■印は基板温度が１５０℃のとき、◆印は基板温度が常温（２５℃）のときである。図２のグラフに示すように、基板温度２７０℃で水素プラズマ処理を施したときには、シリコン中の欠陥が終端されて、キャリア捕獲率が低下してキャリアが発生し、電気伝導率が約１Ｓ／ｃｍに大きくなった。しかし、基板温度１５０℃、２５℃の水素プラズマ処理では、１５分の処理においても電気伝導率が基板温度２７０℃に比べて２桁以上小さかった。これは、２００℃以下では欠陥低減が良好になされず、キャリア捕獲によって電気伝導率が低く抑えられていることを示している。
　欠陥低減処理（２）についての結果を、図３のグラフの時間ゼロ位置にて示す。▲印は基板温度２７０℃のとき、■印は基盤温度１５０℃のときである。ここに示すように、基板温度２７０℃の水蒸気熱処理で電気伝導率が０．０５Ｓ／ｃｍに大きくなった。これは水蒸気熱処理により欠陥低減がなされたことを示している。しかし、基板温度１５０℃の水蒸気熱処理では、電気伝導率は変化しなかった。水蒸気熱処理は反応速度が小さく、１５０℃、３時間の条件では欠陥の低減効果が顕著に表れなかった。
　欠陥低減処理（３）についての結果を図３に示す。▲印は基板温度２７０℃の水蒸気熱処理を施したとき、■印は基板温度１５０℃の水蒸気熱処理を施したときである。図３に示すように、まず水素プラズマ処理を２５℃、ＲＦ１００Ｗ，２０Ｐａで、５分、１０分、１５分、それぞれ処理した後、高圧水蒸気熱処理を１５０℃、０．３７ＭＰａ、３時間と、２７０℃、１．３ＭＰａ、３時間を施したとき、顕著な電気伝導率の増大が観測された。基板温度１５０℃、２７０℃の処理共に、電気伝導率は１Ｓ／ｃｍに大きくなり、基板温度２７０℃の水素プラズマ処理と同じレベルの欠陥低減効果が確認された。すなわち、基板温度が常温（２５度）の水素プラズマ処理を施すことにより、基板温度１５０℃の低温水蒸気熱処理で欠陥低減を成し遂げられることが確認された。
　図４に、欠陥低減処理（３）において、まず水素プラズマ処理を２５℃、ＲＦ１００Ｗ
，２０Ｐａで、５分、１０分、１５分、それぞれ処理した後、高圧水蒸気熱処理を１００℃、１気圧、３時間を施したときの結果を図４に示す。▲印は、高圧水蒸気熱処理を１００℃、１気圧、３時間を施したときの電気伝導率を示す。◆印は、基板温度が常温（２５℃）での水素プラズマ処理のみの電気伝導率を示す。▲印で示すように、水素プラズマ処理後の、１００℃の水蒸気熱処理においても、電気伝導率が上昇し、半導体素子に応用可能なレベルの電気伝導率が得られることが確かめられた。
　上例では、水素プラズマ処理と水蒸気熱処理の組み合わせであったが、水素ラジカル処理と水蒸気熱処理の組み合わせでも、同様の傾向を示し、欠陥低減効果が得られ、電気伝導率の増大が認められる。
　また、上例では多結晶シリコン薄膜を試料としたが、その他、アモルファスシリコン、ＺｎＯ、ＩｎＧａＺｎＯについても、本実施の形態の欠陥低減方法を用いることにより、同様に欠陥が改善され、電気伝導率の増大を図ることができる。
　次に、シリコン薄膜に対して欠陥低減処理を行ったときの水素原子が含まれる濃度の変化を測定した。
　まず、試料を作成するため、スパッタリングで石英基板上にアモルファスシリコンフィルムを５０ｎｍの薄さで形成した。このアモルファスシリコンフィルムにＸｅＣｌエキシマレーザーを照射して結晶化させ、結晶化率０．８のシリコン薄膜試料を得た。
（ｉ）上記試料に対して水素プラズマ処理を行った。水素プラズマ処理は、室温の２０Ｐａ水素ガス中、ＲＦ電圧１００Ｗの平行電極板間にて、０～１２０秒の処理を行った。
（ii）上記試料に対して、（ｉ）の水素プラズマ処理の後、高圧水蒸気熱処理を行った。高圧水蒸気熱処理は、１５０℃、４．７×１０５Ｐａの水蒸気中にて、６時間処理した。
　上記（ｉ）又は（ii）の処理をした試料について、Secondary ion mass spectrometry (SIMS、２次イオン質量分析)及びラマン散乱法により、試料中に含まれる水素原子濃度を測定した。その結果を図５に示す。
　図５に示されるように、水素プラズマ処理によって、シリコン薄膜試料中の水素原子濃度が増加した。これは、水素プラズマ処理によって、シリコン薄膜中に水素原子が取り込まれてＳｉ－Ｈ結合が形成されたものである。
また、水素プラズマ処理後の高圧水蒸気処理によって、シリコン薄膜試料中の水素原子濃度が最大１atomic％減少することが明らかとなった。これは、Ｈ２０分子が分解して生じた酸素原子により、シリコン薄膜中のＳｉ－Ｈ結合が切断され、新たにＳｉ－ＯＨ又はＳｉＯ２結合が生じたものと考えられる。
　次に、本発明の欠陥低減装置の実施の形態を説明する。本実施の形態に係る欠陥低減装置は、半導体基体を水素プラズマあるいは水素ラジカルを含むガス雰囲気に曝す機能を有する第１の処理装置と、第１の処理装置で処理した半導体基体を水素プラズマあるいは水素ラジカルを含むガス雰囲気に曝す機能を有する第２の処理装置とを備えて構成される。さらに、第１の処理装置には、半導体基体の温度を１５０℃以下に設定する基体温度設定手段が配置される。また、第２の処理装置には、半導体基体の温度を１００℃以上で１５０℃以下に設定する基体温度設定手段が配置される。
　図６～図８に、本実施の形態の第１の処理装置及び第２の処理装置の実施の形態を示す。
　図６は、第１の処理装置に係る水素ラジカル処理装置の実施の形態の概略構成図である。本実施の形態の水素ラジカル処理装置１１は、水素プラズマを発生させるプラズマセル１２と、プラズマセル１２に一体に連結してプラズマセル１２内で発生した水素プラズマ及び水素ラジカルを含むガス雰囲気のうち、水素ラジカル１４だけを導入するチャンバー１３とから構成される。プラズマセル１２は、筒状体１７の外周に高周波誘導コイル１５が巻回され、チャンバー１３との境界部分に例えば導電性の網状体からなる水素プラズマブロック部１８が配置されて構成される。プラズマセル１２では、水素ガス供給口１６から筒状体１７内に導入された水素ガスが、高周波誘導コイル１５に供給される高周波電力、例えばＲＦ１００Ｗにより誘導加熱され水素プラズマが発生され、同時に水素ラジカルが発生する。水素プラズマの電離された水素イオン及び電子は水素プラズマブロック部１８に吸収されてブロックされ、水素ラジカル１４のみがチャンバー１３内に導入される。チャンバー１３内には、試料１９、すなわち被処理基体である半導体基体を支持する試料ホルダー２０が配置される。この試料ホルダー２０には、図示しないが、試料１９の基板温度を１５０℃以下に設定する基板温度設定手段、例えば加熱ヒータが内蔵されている。チャンバー１３のプラズマセル１２とは反対側の底部には、チャンバー１３内を所要の気圧となるように排気部２１が設けられ、例えばターボ分子ポンプ（ＴＭＰ）により排気されるように構成される。
　この水素ラジカル処理装置１１では、チャンバー１３内の試料ホルダー２０上に処理すべき半導体基体、例えばプラスティック薄板上に非単結晶シリコン薄膜が成膜された試料１９を支持する。試料１９は、試料ホルダー２０にされている加熱ヒータにより１５０℃以下の温度に設定される。チャンバー１３内をターボ分子ポンプ（ＴＭＰ）により真空排気した後、水素ガス供給口１６から水素ガスが導入される。導入された水素ガスは、高周波誘導コイル１５を介して誘導加熱される。これにより、プラズマセル１２内に水素プラズマが発生し、同時に水素ラジカルが発生する。このうち、水素ラジカル１４のみが水素プラズマブロック部１８を通過してチャンバー１３内に導入され、試料１９の非単結晶シリコン薄膜が水素ラジカル１４に曝され、非単結晶シリコンに対し低温の水素ラジカル処理がなされる。
　図７は、第１の処理装置に係る水素プラズマ処理装置の実施の形態の概略構成図である。本実施の形態の水素プラズマ処理装置２３は、水素プラズマを発生させるチャンバー２４を有し、チャンバー２４内に試料１９を支持する試料ホルダー２５と、試料ホルダー２５に対向するプラズマ電極２６とが配置されて成る。試料ホルダー２５には、図示しないが試料１９の基板温度を１５０℃以下に設定する基板温度設定手段、例えば加熱ヒータが内蔵されている。チャンバー２４の上部にはチャンバー２４内に水素ガスを供給する水素ガス供給口２７が設けられ、チャンバー２４の下部にはチャンバー内を真空排気するための排気口２８が設けられる。プラズマ電極には、高周波電力、例えばＲＦ３００Ｗが印加される。
　この水素プラズマ処理装置２３では、チャンバー２４内の試料ホルダー２５上に処理すべき半導体基体、例えばプラスティック薄板上に非単結晶シリコン薄膜が成膜された試料１９を支持する。試料１９は、試料ホルダー２５に内蔵されている加熱ヒータにより１５０℃以下の温度に設定される。チャンバー２４内を排気口２８を通じて真空排気した後、水素ガス供給口２６から水素ガスが導入される。一方、プラズマ電極２６に高周波電力が印加されることにより、プラズマ電極２６と試料１９との間に、水素プラズマ２９が発生する。試料１９の非単結晶シリコン薄膜はこの水素プラズマ２９に曝されることにより、非単結晶シリコン薄膜に対し低温の水素プラズマ処理がなされる。
　図８は、第２の処理装置に係る水蒸気熱処理装置の実施の形態の概略構成図である。本実施の形態の水蒸気熱処理装置３１は、水蒸気３２が発生するチャンバー３３と、チャンバー３２内を加熱し、かつ試料１９の基板温度を設定する加熱手段である加熱ヒータ３４と、チャンバー３３内に水３５を導入するための水供給部３６とを有して成る。チャンバー３３は、加熱ヒータ３４上に配置され、内部が仕切り板３７で上下２分割されている。仕切り板３７には、一部に上下のチャンバー部３３Ａ及び３３Ｂを連通する連通口３８が設けられる。被処理基体である試料１９は、下チャンバー部３３Ｂに配置される。水供給部２６は、上部に氷２９を収容する氷収容部４１が設けられる。
　この水蒸気熱処理装置３１では、下チャンバー３３Ｂ内に処理すべき半導体基体、例えばプラスティック薄板上に非単結晶シリコン薄膜が成膜された試料１９が配置される。氷収容部４１内の氷２９が溶けて、その水３５が上チャンバー３３Ａ内に供給されると、上チャンバー３３Ａ内は水蒸気３２を含むガス雰囲気で満たされ、その水蒸気３２が仕切り板３７の連通口３８を通じて下チャンバー３３Ｂに導入される。このとき、加熱ヒータ３４による加熱で、チャンバー内の水蒸気を含むガス雰囲気の蒸気圧分圧は１気圧～飽和蒸気圧に設定され、試料１９の基板温度が１００℃～１５０℃に設定される。仕切り板３７によって水滴が試料１９へかかるのを防いでいる。試料１９の非単結晶シリコン薄膜は水蒸気に曝され、非単結晶シリコン薄膜に対し水蒸気熱処理がなされる。
　本実施の形態に係る半導体基体の欠陥低減装置は、水素ラジカル処理装置１１と水蒸気熱処理装置３１との組み合わせで構成することができる。また、本実施の形態に係る半導体基体の欠陥低減装置は、水素プラズマ処理装置２３と水蒸気熱処理装置３１との組み合わせで構成することができる。図６～図８に示す各装置は、既存の装置を適用できる。
　本実施の形態によれば、欠陥低減方法として、まず水素プラズマ処理あるいは水素ラジカル処理を行った後、水蒸気熱処理を行うことにより、１５０℃以下の低温処理で欠陥を低減することができる。従って、ガラス転移温度Ｔｇが１５０℃以下の例えばプラスティック基板上に成膜した半導体薄膜に対する欠陥低減を、プラスティック基板に熱的影響を
与えることなく、行うことができる。また、耐熱性の低いガラス基体上に成膜した半導体薄膜にたいしても、低温処理で欠陥低減を行うことができる。本実施の形態の欠陥低減方法は、例えば多結晶シリコン薄膜トランジスタ（ＴＦＴ）の伝導度改善のための改質プロセスに適用できる。
　また、本実施の形態に係る半導体基体の欠陥低減装置は、水素プラズマあるいは水素ラジカル処理装置と、水蒸気熱処理装置とを組み合わせた構成で、１５０℃以下の低温処理で半導体基体の欠陥を低減することができる。この組み合わせによる欠陥低減装置は、何ら特別な装置を開発しなくても、既存の水素プラズマ処理装置あるいは水素ラジカル処理装置と既存の水蒸気熱処理装置を組み合わせで、簡便に構成することができる。
　１・・プラスティック薄板、２・・半導体薄膜、３・・基板、４・・第１の処理装置のチャンバー、５・・水素プラズマあるいは水素ラジカルを服務ガス雰囲気、６・・第２の処理装置のチャンバー、７・・水蒸気を含むガス雰囲気、１１・・水素ラジカル処理装置、２３・・水素プラズマ処理装置、３１・・水蒸気熱処理装置

Claims (9)

  1. 　半導体基体を、水素プラズマあるいは水素ラジカルを含むガス雰囲気に曝す処理をした後、
    　前記半導体基体を、水蒸気を含むガス雰囲気に曝す処理を行う
    　ことを特徴とする半導体基体の欠陥低減方法。
  2. 　前記水素プラズマあるいは水素ラジカルを含むガス雰囲気に曝す処理時の前記半導体基体の温度が、１５０℃以下である
    　ことを特徴とする請求項１記載の半導体基体の欠陥低減方法。
  3. 　前記水蒸気を含むガス雰囲気に曝す処理時の前記半導体基体の温度が１００℃以上で１５０℃以下である
    　ことを特徴とする請求項２記載の半導体基体の欠陥低減方法。
  4. 　前記水蒸気を含むガス雰囲気に曝す処理時の前記半導体基体の温度が１００℃以上で１５０℃以下である
    　ことを特徴とする請求項１記載の半導体基体の欠陥低減方法。
  5. 　前記半導体基体が非単結晶半導体である
    　ことを特徴とする請求項１記載の半導体基体の欠陥低減方法。
  6. 　前記半導体基体がアモルファスシリコンである
    　ことを特徴とする請求項１記載の半導体基体の欠陥低減方法。
  7. 　前記半導体基体が多結晶シリコンである
    　ことを特徴とする請求項１記載の半導体基体の欠陥低減方法。
  8. 　半導体基体を水素プラズマあるいは水素ラジカルを含むガス雰囲気に曝す機能を有する第１の処理装置と、
    　前記第１の処理装置で処理した前記半導体基体を水蒸気を含むガス雰囲気に曝す機能を有する第２の処理装置とを備えて成る
    　ことを特徴とする半導体基体の欠陥低減装置。
  9. 　前記第１の処理装置に前記半導体基体の温度を１５０℃以下に設定する基体温度設定手段が配置され、
    　前記第２の処理装置に前記半導体基体の温度を１００℃以上で１５０℃以下に設定する基体温度設定手段が配置されて成る
    　ことを特徴とする請求項８記載の半導体基体の欠陥低減装置。
PCT/JP2009/006707 2008-12-08 2009-12-08 半導体基体の欠陥低減方法及び欠陥低減装置 WO2010067588A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008312539 2008-12-08
JP2008-312539 2008-12-08

Publications (1)

Publication Number Publication Date
WO2010067588A1 true WO2010067588A1 (ja) 2010-06-17

Family

ID=42242581

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2009/006707 WO2010067588A1 (ja) 2008-12-08 2009-12-08 半導体基体の欠陥低減方法及び欠陥低減装置

Country Status (1)

Country Link
WO (1) WO2010067588A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017123372A (ja) * 2016-01-05 2017-07-13 住重試験検査株式会社 水素プラズマ処理装置および水素プラズマ処理方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05235040A (ja) * 1992-02-25 1993-09-10 Sony Corp 半導体装置の製造方法
JP2002208707A (ja) * 2001-01-10 2002-07-26 Seiko Epson Corp 薄膜トランジスタの製造方法
JP2004288864A (ja) * 2003-03-20 2004-10-14 Seiko Epson Corp 薄膜半導体、薄膜トランジスタの製造方法、電気光学装置及び電子機器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05235040A (ja) * 1992-02-25 1993-09-10 Sony Corp 半導体装置の製造方法
JP2002208707A (ja) * 2001-01-10 2002-07-26 Seiko Epson Corp 薄膜トランジスタの製造方法
JP2004288864A (ja) * 2003-03-20 2004-10-14 Seiko Epson Corp 薄膜半導体、薄膜トランジスタの製造方法、電気光学装置及び電子機器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017123372A (ja) * 2016-01-05 2017-07-13 住重試験検査株式会社 水素プラズマ処理装置および水素プラズマ処理方法

Similar Documents

Publication Publication Date Title
CN104541362A (zh) 用于在较低温度下使用远程等离子体源进行选择性氧化的设备和方法
KR20070088711A (ko) 인장 응력 및 압축 응력을 받은 반도체용 재료
JP5761724B2 (ja) 薄膜形成方法および装置
WO2010067588A1 (ja) 半導体基体の欠陥低減方法及び欠陥低減装置
CN103367409B (zh) 基于锗衬底的La基高介电常数栅介质材料的制备方法
JP2000150653A (ja) 半導体装置の製造方法
WO2012014642A1 (ja) ゲートスタック形成方法
JP3565910B2 (ja) 半導体装置の作製方法
JP4921206B2 (ja) 液晶パネルの製造方法
JP5568580B2 (ja) 光電変換装置の作製方法
JP3565911B2 (ja) 半導体装置の作製方法
JP4737366B2 (ja) 半導体装置の製造方法
JP2000269483A (ja) 半導体装置の製造方法
JP2003264148A (ja) 薄膜製造方法、半導体デバイス製造方法、非晶質半導体薄膜、絶縁体薄膜、及び半導体装置
US7202182B2 (en) Method of passivating oxide/compound semiconductor interface
JP3777677B2 (ja) 絶縁性のフッ素化表面パターンを有する炭素膜とその製造方法
JP3533830B2 (ja) 薄膜トランジスタの製造方法
JP2006216774A (ja) 絶縁膜の成膜方法
WO2016129438A1 (ja) 膜形成方法および薄膜トランジスタの作製方法
JPH06232117A (ja) 絶縁膜の形成方法とこれによる半導体装置の製法
JP3986543B2 (ja) 半導体の作製方法
JPH09246198A (ja) 高易動度多結晶シリコン薄膜の製造方法
JP5199954B2 (ja) 半導体装置の製造方法
JP4254661B2 (ja) 半導体装置の製造方法
JPH1041513A (ja) 半導体素子の製造方法およびその装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09831695

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

NENP Non-entry into the national phase

Ref country code: JP

122 Ep: pct application non-entry in european phase

Ref document number: 09831695

Country of ref document: EP

Kind code of ref document: A1