JP4737366B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4737366B2
JP4737366B2 JP2004261824A JP2004261824A JP4737366B2 JP 4737366 B2 JP4737366 B2 JP 4737366B2 JP 2004261824 A JP2004261824 A JP 2004261824A JP 2004261824 A JP2004261824 A JP 2004261824A JP 4737366 B2 JP4737366 B2 JP 4737366B2
Authority
JP
Japan
Prior art keywords
hydrogen
film
semiconductor layer
atmosphere
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2004261824A
Other languages
English (en)
Other versions
JP2005277371A (ja
Inventor
一幸 宮下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2004261824A priority Critical patent/JP4737366B2/ja
Priority to US11/061,440 priority patent/US7192821B2/en
Publication of JP2005277371A publication Critical patent/JP2005277371A/ja
Application granted granted Critical
Publication of JP4737366B2 publication Critical patent/JP4737366B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/24—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using chemical vapour deposition [CVD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0314—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral top-gate TFTs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2922—Materials being non-crystalline insulating materials, e.g. glass or polymers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3238—Materials thereof being insulating materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
    • H10P14/3411—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3451—Structure
    • H10P14/3452—Microstructure
    • H10P14/3454—Amorphous
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/38—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done after the formation of the materials
    • H10P14/3802—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H10P14/3808—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/38—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done after the formation of the materials
    • H10P14/3802—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H10P14/3808—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H10P14/381—Beam shaping, e.g. using a mask
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/38—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done after the formation of the materials
    • H10P14/3802—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H10P14/3808—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H10P14/3816—Pulsed laser beam
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/38—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done after the formation of the materials
    • H10P14/3802—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H10P14/382—Scanning of a beam
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • H10P95/94—Hydrogenation or deuterisation, e.g. using atomic hydrogen from a plasma

Landscapes

  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は半導体装置の製造方法に関し、より具体的には薄膜トランジスタの製造方法に関する。
従来、半導体装置としての薄膜トランジスタの製造プロセスにおいては、例えば、後にトランジスタのチャネル部となる半導体層を形成する工程と、光（特にレーザ）照射によって半導体層を結晶化させる工程とを含んでいる。これ等の工程は異なる装置で行われており、これ等の工程間で基板は大気に曝されて、半導体層表面には、雰囲気中のハイドロカーボンやボロン、リン、水等の不純物が結合する。故に上記結晶化による半導体層の溶融・固化によって、半導体層の膜中には多量の不純物が混入するという問題がある。
この問題を解決するために、例えば、特開平３−２８９１４０号は、半導体層を形成する工程と、レーザ結晶化させる工程とを大気に曝すことなく連続で行う方法を提案している。
また、半導体層中への不純物の混入を防止するために、例えば特開平６−３４２７５７号は、半導体層を形成する工程と、アニールもしくは赤外線ランプ等の加熱による脱水素処理工程と、レーザ結晶化工程とを、大気に曝すことなく連続で行う方法も提案している。
特開平３−２８９１４０公報 特開平６−３４２７５７公報
しかしながら、上述した半導体層形成工程、脱水素処理工程、レーザ結晶化工程等を大気に曝すことなく連続で行っても、チャンバ内に不純物が存在するために、半導体層膜中の不純物をそれ程低減させることができない。
よって、本発明は、半導体層中の不純物をより低減することを可能とした半導体装置の製造方法を提供することを目的とする。
課題を解決するための手段及び作用・効果
上記目的を達成するため本発明の半導体装置の製造方法は、薄膜の半導体層を形成する第１工程と、上記半導体層内部から水素を除去する脱水素処理を行う第２工程と、脱水素処理によって活性化した上記半導体層の表面に原子（元素）又は分子を結合させて該半導体層表面の結合手を終端させる終端化処理を行う第３工程とを含み、少なくとも上記第２工程と上記第３工程とが、大気から隔離された環境下で連続して行われる。
上記プロセスによれば、半導体層表面が不活性化されるので大気中や半導体製造装置の雰囲気中の不純物が半導体層表面に結合することを防ぐことができる。
また、本発明の半導体装置の製造方法は、水素を含み得る環境下で半導体層を形成する第１工程と、上記半導体層内部から水素を除去する第２工程と、水素が除去された上記半導体層の表面に原子（元素）又は分子を結合させて該半導体層表面の結合手を終端させる第３工程とを含み、少なくとも上記第２工程と上記第３工程とを大気から隔離された環境下で連続して行い、上記第３工程に続いて、更に上記半導体層に光を照射して結晶化させる第４工程を含む。
上記プロセスによれば、大気中や半導体製造装置中の雰囲気中に存在する不純物が、半導体層表面に結合することを防いだ状態で、半導体層の結晶化を行うことができる。
また、本発明の半導体装置の製造方法は、上記第３工程に続いて更に上記半導体層に光を照射して結晶化させる第４工程を含み、好ましくは上記第４工程は大気から隔離された環境下で連続的に行う。
上記プロセスによれば、大気中や半導体製造装置の雰囲気中に存在する不純物が、半導体層表面に結合することを防いだ状態で、平坦性のよい半導体層の結晶化を行うことができる。
また、本発明の半導体装置の製造方法は、上記第３工程（終端化処理）として、該半導体層表面を水素プラズマに曝すことによって、該半導体層表面の結合手を水素で終端させる。
上記プロセスによれば、半導体膜表面の不対結合手を水素で終端して不活性化して、大気中に含まれる不純物が半導体膜表面に結合することを防ぐことができる。
また、本発明の半導体装置の製造方法は、上記第３工程（終端化処理）として該半導体層の表面を水素を含む雰囲気下で加熱する。
上記プロセスによっても、水素が除去された半導体膜表面の不対結合手を水素で終端して不活性化して、大気中に含まれる不純物が半導体膜表面に結合することを防ぐことができる。
また、本発明の半導体装置の製造方法は、上記第３工程（終端化処理）として、該半導体層の表面を、水素を含む雰囲気に曝す。
上記プロセスによっても、水素が除去された半導体膜表面の不対結合手を水素で終端して不活性化して、大気中に含まれる不純物が半導体膜表面に結合することを防ぐことができる。
また、本発明の半導体装置の製造方法は、上記第３工程（終端化処理）として、該半導体層の表面を酸素プラズマに曝す。
上記プロセスによれば、水素が除去された半導体膜表面の不対結合手を酸素で終端して不活性化して、大気中に含まれる不純物が半導体膜表面に結合することを防ぐことができる。
また、本発明の半導体装置の製造方法は、上記第３工程（終端化処理）として、上記半導体層の表面を窒素プラズマに曝す。
上記プロセスによれば、水素が除去された半導体膜表面の不対結合手を窒素で終端して不活性化して、大気中に含まれる不純物が半導体膜表面に結合することを防ぐことができる。
また、本発明の半導体装置の製造方法は、上記第３工程（終端化処理）として、上記半導体層表面をアンモニアプラズマに曝す。
上記プロセスによれば、水素が除去された半導体膜表面の不対結合手を窒素、水素及びＮＨx（ｘは１又は２）のうちの少なくともいずれかによって終端して不活性化して、大気中に含まれる不純物が半導体膜表面に結合することを防ぐことができる。
まず、本発明の着目点についてシリコン半導体を例にとって説明する。
ＣＶＤ法などによって成膜されたシリコン（半導体）層表面のシリコン原子のダングリングボンド（不対結合手）は図８（ａ）に示すように水素原子がシリコン原子と結合している。また、シリコン層内部には水素原子を多数含んでいる。このシリコン膜に対してレーザー結晶化を行う場合には、シリコン層内部に含有している水素原子を１ａｔ．％程度まで低減させる必要がある（脱水素処理）。しかしながら、この状態で図８（ｂ）に示す脱水素処理を行うと半導体層表面の水素原子が除かれて表面が活性となり、図８（ｃ）に示すように雰囲気中に存在するハイドロカーボンや水、リン、ボロンなどの不純物を吸着しやすい状態となる。
図９に示すように、プロセスの雰囲気中にはハイドロカーボンや水、リン、ボロンなどの不純物が微量ながら存在し、高真空中ではこれらの分圧が非常に高くなる。このような状態でレーザ結晶化を行うと、ダングリングボンドに結合した不純物がポリシリコン半導体層中に拡散してしまい、薄膜トランジスタの電気特性に悪影響を与えることになる。
そこで、本発明においては半導体層を形成する工程からレーザ結晶化を行う工程までのプロセスにおいて、半導体層の脱水素（脱不純物）処理後に活性化した表面の結合手（不対結合手）の終端化処理を行って当該表面を不活性化して、半導体層膜中に不純物が混入することを防止するものである。
本発明の第１の実施例について図１及び図３を参照して説明する。図１は本発明の第１の実施例の薄膜トランジスタの製造プロセスを説明する工程図である。図３はプロセス間の装置移動を説明する説明図である。
後述するように第１の実施例では、半導体層表面の終端化処理を水素プラズマに曝すことによって行っている。
図１（ａ）に示すように第１工程として、まず、基板１００上に絶縁性物質である下地保護膜１０１を堆積する。基板１００には３００ｍｍ×３００ｍｍの正方形状汎用無アルカリガラス基板１００を用いる。本例では基板温度を４３０℃として平行平板プラズマＣＶＤ法にて、酸化シリコン膜を５００ｎｍ程度堆積する。次に、後に薄膜トランジスタの能動層となる真性シリコン膜等の半導体膜１０２を堆積する。本例では下地保護膜１０１の堆積と連続して平行平板プラズマＣＶＤ法にて同一室内で堆積する。下地保護膜１０１を堆積した後、まず真空引きとＡｒ封入を二回繰り返し、室内をＡｒにて置換し、下地保護膜の形成時に使用したＯ2等のガスを室内より排出する。次に原料ガスであるシラン（ＳｉＨ4）を１００ｓｃｃｍ流し、４３０℃の堆積温度で６０秒間の処理を行なうことで非晶質シリコン膜１０２をおよそ５０ｎｍ堆積する。
次に、第２工程（脱水素処理）として、水素を除去するために、図３に示す脱水素処理室３００に基板を真空中（減圧環境下）にて搬送し、４９０℃で１０分間基板加熱を行なう。これによって半導体膜中の水素含有量が１ａｔｍ．％程度となり、レーザ結晶化が可能となる。
次に、図１（ｂ）に示すように第３工程（終端化処理）として、図３に示す脱水素処理室３００から終端化処理室３０１に基板を真空中（減圧環境下）にて搬送し、非晶質シリコン膜１０２に対して水素プラズマ処理１０３を行なう。まず、基板をプラズマ処理室にセットし、この室内に水素ガスを導入する。例えば９９．９９９％水素ガスをマスフローコントローラから導入し、ガス流量は１０００ｓｃｃｍとする。処理室内圧力は１ｔｏｒｒになるように調整する。室内のガス圧力が安定したらＲＦ放電を開始し、非晶質シリコン膜表面を、水素で終端する。例えば基板温度は３５０℃とし、投入したＲＦパワーは０．０５Ｗ／ｃｍ2とする。発生させた活性種により、１０秒の処理時間で非晶質シリコン膜表面は十分不活性化する。
上述した、第２工程による水素の除去と、第３工程の水素による半導体層の終端化処理を、図１０を参照して説明する。シランガスを用いたＣＶＤ法などの水素を含み得る環境下で形成した半導体層表面には図１０（ａ）に示すように水素原子がシリコン原子のダングリングボンドと結合している。この状態で図１０（ｂ）に示す脱水素処理を行うと半導体層表面の水素が除かれた表面が活性となり、真空中の不純物が結合してしまう。従って、図１０（ｃ）及び図１０（ｄ）に示すように水素元素で終端化する。
次に、図１（ｃ）に示すように第４工程として、真空中（減圧環境下）にて図３に示す光照射室３０２に搬送し、レーザ光１０４の照射によって結晶化を行なう。本例ではキセノン・クロライド（ＸｅＣｌ）のエキシマレーザ（波長：３０８ｎｍ）を照射する。レーザパルスの強度半値幅（時間に対する半値幅）は２５ｎｓである。レーザ照射面積は長さ１５０ｍｍ×幅０．４ｍｍのライン状で、照射面でのエネルギー密度は４２０ｍＪ／ｃｍ2とする。このレーザ光を９６．２５％ずつ重ねつつ（つまり照射するごとに１５μｍずつ）相対的にずらしながら照射を繰り返す。こうして一辺３００ｍｍの基板全体の非晶質シリコン膜１０２を結晶化シリコン膜１０５とする。
以上の処理においては半導体層表面を不活性化することによって、大気中あるいは雰囲気中にある不純物の侵入が防止されている。
なお、本実施例では、半導体層堆積室及び脱水素処理室３００及び終端化処理室３０１及び光照射室３０２はそれぞれ異なる空間を設けたが、これらを同一空間で行なってもよい。
次に、図１（ｄ）に示すように、結晶化したシリコン半導体層中に多量に導入された捕獲準位を終端するためにプラズマ処理を行なう。本例では、レーザ結晶化後、上記プラズマ処理室と同一の室によって、大気に曝すことなく連続で酸素プラズマ処理を行う。酸素プラズマ処理は、基板をプラズマ処理室にセットし、この室内に酸素ガスを導入する。例えば９９．９９９％酸素ガスをマスフローコントローラから導入し、ガス流量は１０００ｓｃｃｍとする。処理室内圧力は１ｔｏｒｒになるように調整する。室内のガス圧力が安定したらＲＦ放電を開始し、酸素プラズマ１０６を発生させてレーザ結晶化ｐｏｌｙ−Ｓｉ膜中の捕獲準位の終端を行う。基板温度は３５０℃とし、投入したＲＦパワーは０．１５Ｗ／ｃｍ2とする。発生させた活性種により、６００秒の処理時間でｐｏｌｙ−Ｓｉ膜の捕獲準位を十分低い密度にまで不活性化する。酸素プラズマ処理は、一旦大気に曝して別の装置で行なっても構わない。この場合には、装置に入れる前に半導体層に形成された自然酸化膜を除去するために希フッ酸等で洗浄することが望ましい。
次に、図１（ｅ）に示すようにｐｏｌｙ−Ｓｉ膜１０５を素子分離するためにエッチングを行ない、続いてゲート絶縁膜１０７を堆積する。例えば絶縁膜堆積室内にシランガスと酸素ガスを流量比１：６で導入し、堆積室内圧力を２×１０-3Ｔｏｒｒに調節する。室内のガス圧力が安定したらＥＣＲ放電を開始し、絶縁膜の成膜を開始する。投入したマイクロ波パワーは１ｋＷで、マイクロ波は磁力線に平行に導入窓から導入する。導入窓から１４ｃｍの位置にＥＣＲポイントがある。成膜は１００ｎｍ/ｍｉｎ．の成膜速度で行う。これにより、ゲート絶縁膜１０７を１００ｎｍ堆積する。
次に、図１（ｆ）に示すようにゲート電極１０８となる薄膜をＰＶＤ法やＣＶＤ法などで堆積する。通常はゲート電極とゲート配線は同一材料にて同一工程で作られるため、この材質は電気抵抗が低く、３５０℃程度の熱工程に対して安定であることが望まれる。本例では膜厚が６００ｎｍのタンタル薄膜をスパッタ法により堆積する。タンタル薄膜を堆積する際の基板温度は１８０℃であり、スパッタガスとして窒素ガスを６．７％含むアルゴンガスを用いる。このように堆積したタンタル薄膜は結晶構造がα構造となっており、その比抵抗はおよそ４０μΩｃｍである。ゲート電極となる薄膜に対し堆積後パターニングを行い、引き続いて半導体膜に不純物イオン注入を行ってソース・ドレイン領域１０９及びチャンネル領域１０５を形成する。この時ゲート電極がイオン注入のマスクとなっているため、チャンネルはゲート電極下のみに形成される自己整合構造となる。イオン・ドーピング法の原料ガスとしては水素中に希釈された濃度０．１％程度から１０％程度のホスフィン（ＰＨ3）やジボラン（Ｂ2Ｈ6）等の注入不純物の水素化物を用いる。本例ではＮＭＯＳ形成を目指し、イオン・ドーピング装置を用いて、水素中に希釈された濃度５％のホスフィン（ＰＨ3）を加速電圧１００ｋｅＶで注入する。ＰＨ3 +やＨ2 +イオンを含む全イオン注入量は１×１０16ｃｍ-2である。
次に、図１（ｇ）に示すように層間絶縁膜１１０を堆積し、ソース・ドレイン１０９上にコンタクトホールを開孔し、ソース・ドレイン取り出し電極１１１と配線をＰＶＤ法やスパッタ法などで形成して薄膜トランジスタが完成する。
本実施例の効果を図面によって説明する。図１２はＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）分析によるシリコン薄膜トランジスタ中のリン元素の分析結果を示す。図１２において、横軸はシリコン薄膜トランジスタの表面からの深さ（Ｄｅｐｔｈ）を表し、縦軸はリン元素の濃度（Ｃｏｎｃｅｎｒａｔｉｏｎ）を表す。図中の破線Ａは、本実施例を適用しなかった場合、即ち、水素による終端化処理（第３工程）を実施しなかった場合のリン元素のプロファイルを示す。実線Ｂは本実施例によるリン元素のプロファイルを示すが、第３工程を実施しなかった場合に比べて、トランジスタ層の、例えば、２０ｎｍの位置において１／５程度に減少しており、明らかに不純物であるリン元素の濃度が低下している。本分析結果より、半導体膜中の不純物を減少させるという本発明の効果が確認された。
同様に、炭素元素のＳＩＭＳ分析結果を図１３に示す。図１３において、破線Ｃは本実施例を適用しなかった場合、即ち、水素による終端化処理（第３工程）を実施しなかった場合の炭素元素のプロファイルを示す。実線Ｄは本実施例による炭素元素のプロファイルを示すが、第３工程を実施しなかった場合に比べて、トランジスタ層の、例えば、２０ｎｍの位置において５／６程度に減少しており、不純物である炭素元素の濃度が低下している。本分析結果によっても、本実施例の効果が確認された。
第２の実施例について図２及び図３を参照して説明する。図２は本発明の第２の実施例を説明する工程図であり、同図において図１と対応する部分は同一符号を付し、かかる部分の説明は省略する。
第２の実施例は半導体層表面の終端化処理を水素を含む雰囲気下で加熱することによって行っている。
すなわち第３工程（終端化処理）として、脱水素処理室３００から終端化処理室３０１に基板を真空中（減圧環境下）にて搬送し、終端化処理室３０１では図２（ｂ）に示すように水素を含む雰囲気２０１で加熱を行なう。本例では、この室内に水素と窒素をそれぞれ３％、９７％の割合で混合したガスを導入する。水素と混合するガスは窒素以外に、ヘリウム等の希ガスのように半導体層に対して不活性な気体であることが好ましい。また、水素ガスは希釈しなくても良い。加熱温度は、３５０℃以上とすると、表面に結合した水素が再び脱離してしまうため、３５０℃以下が好ましい。処理時間は、タクトタイムから考えて２０分以内であることが好ましい。このような加熱方法によって、非晶質シリコン膜表面は十分不活性化する。脱水素処理室３００と終端化処理室３０１は異なる温度設定であるため、異なる室として設けることがタクトタイムを考慮する上で好ましい。他の工程は第１の実施例（図１）と同様である。
本実施例によっても、水素が除去された半導体膜表面の不対結合手を水素で終端化し、大気中や半導体製造装置中の雰囲気中に存在する不純物が半導体膜表面に結合することを防ぐことができる。
第３の実施例について図２及び図４を参照して説明する。図４はプロセス間の装置移動を説明する説明図であり、同図において図３と対応する部分は同一符号を付し、かかる部分の説明は省略する。
第３の実施例は半導体層表面の終端化処理を水素を含む雰囲気中に曝すことによって行っている。
すなわち、第３工程（終端化処理）として脱水素処理室３００より取り出し、真空中（減圧環境下）にて図４に示す搬送室４０１を介して光照射室３０２に搬送する。この時、搬送室４０１は水素を含む雰囲気２０１とする。本例では、この室内に水素と窒素をそれぞれ３％、９７％の割合で混合したガスとする。水素と混合するガスは、窒素やヘリウム等の希ガスのように半導体層に対して不活性な気体であることが好ましい。また、水素ガスは希釈しなくても良い。脱水素処理室より取り出した基板は、４００℃程度の高い温度を有しているため、搬送室を通過するだけで、半導体層表面は水素によって不活性化されることになり、終端化処理が行われる。他の工程は第１の実施例（図１）と同様である。
本実施例によっても、水素が除去された半導体膜表面の不対結合手を水素で終端化し、大気中や半導体製造装置中の雰囲気中に存在する不純物が半導体膜表面に結合することを防ぐことができる。
第４の実施例について図５及び図３を参照して説明する。図５は本発明の第４の実施例を説明する工程図であり、同図において図１と対応する部分は同一符号を付し、かかる部分の説明は省略する。
第４の実施例は半導体層表面の終端化処理を酸素プラズマに曝すことによって行っている。
すなわち、第３工程（終端化処理）として、脱水素処理室３００から終端化処理室３０１に基板を搬送し、非晶質シリコン膜１０２に対して、図５（ｂ）に示すように酸素プラズマ処理５０１を行なう。まず基板をプラズマ処理室にセットし、この室内に酸素ガスを導入する。９９．９９９％酸素ガスをマスフローコントローラから導入し、ガス流量は１０００ｓｃｃｍとする。処理室内圧力は１ｔｏｒｒになるように調整する。室内のガス圧力が安定したらＲＦ放電を開始し、非晶質シリコン膜表面を酸素プラズマ処理５０１によってクリーニングし、酸化する。本処理により、酸素で終端化する。基板温度は３５０℃とし、投入したＲＦパワーは０．１Ｗ／ｃｍ2とする。発生させた活性種により、１２０秒の処理時間で非晶質シリコン膜表面は十分不活性化する。これによって、非晶質シリコン膜表面には、酸化シリコン膜が形成されることになるが、この酸化シリコン膜の膜厚が厚すぎると、次工程のレーザ照射において結晶化を阻害するため、形成する酸化シリコン膜は２ｎｍ以下であることが望ましい。
第２工程（脱水素処理）による水素の除去と、本第３工程（終端化処理）の酸素による半導体層の終端化処理を、図１１を参照して説明する。水素を含み得る環境下で形成したシリコンのシリコン原子のダングリングボンドには図１１（ａ）に示すように水素元素がシリコン元素と結合している。この状態で図１１（ｂ）に示す脱水素処理を行うと半導体層表面の水素原子が除かれて表面が活性となり、図１１（ｃ）及び図１１（ｄ）に示すように雰囲気中に存在する酸素元素で終端化する。他の工程は第１の実施例（図１）と同様である。
本実施例によれば、水素が除去された半導体膜表面の不対結合手を酸素で終端化し、大気中や半導体製造装置中の雰囲気中に存在する不純物が半導体膜表面に結合することを防ぐことができる。
本発明の第５の実施例について図６を参照して説明する。図６は本発明の第５の実施例の薄膜トランジスタの製造プロセスを説明する工程図である。
第５の実施例は基板として石英ガラス基板を用いている。また、第５の実施例は水素によって半導体層表面の終端化処理を行っている。
基板６００には８インチの石英ガラス基板６００を用いる。第１工程として、図６（ａ）に示すように、まず、基板６００上に減圧ＣＶＤ法によって非晶質シリコン膜６０１をおよそ５０ｎｍ堆積する。
次に、図６（ｂ）に示すように、６００℃以上の加熱によって非晶質シリコン膜６０１を固層成長によって結晶化６０２する。なお、この加熱工程は、結晶化シリコン膜６０２から、水素を除去するための第２工程（脱水素処理）を兼ねている。
次に、図６（ｃ）に示すように、大気に曝すことなく第３工程（終端化処理）に基板を搬送し、活性となった結晶化シリコン膜６０２表面を水素によって終端化６０３する。この方法としては、たとえば、実施例１で示した水素プラズマ処理、若しくは、実施例２で示した水素を含む雰囲気での加熱、若しくは、実施例３で示した水素を含む雰囲気での搬送によって行なう。
次に、大気に曝すことなく基板６００を絶縁膜堆積室へ搬送する。室内にシランガスと酸素ガスを流量比１：６で導入し、堆積室圧力を２×１０-3Ｔｏｒｒに調節する。室内のガス圧力が安定したらＥＣＲ放電を開始し、絶縁膜の成膜を開始する。投入したマイクロ波パワーは１ｋＷで、マイクロ波は磁力線に平行に導入窓から導入する。導入窓から１４ｃｍの位置にＥＣＲポイントがある。成膜は１００ｎｍ/ｍｉｎ.の成膜速度で行う。これにより、図６（ｄ）に示すように、第１ゲート絶縁膜６０４を３０ｎｍ堆積する。
次に、図６（ｅ）に示すように、ｐｏｌｙ−Ｓｉ膜と第１ゲート絶縁膜６０４を素子分離するためにエッチングを行う。続いて第２ゲート絶縁膜６０５を本例ではＰＥＣＶＤ法で３５０℃として８０ｎｍ堆積する。原料ガスとしてはＴＥＯＳとＯ2の混合ガスを用いる。
次に、図６（ｆ）に示すように、ゲート電極６０６となる薄膜をＰＶＤ法やＣＶＤ法などで堆積する。通常はゲート電極とゲート配線は同一材料にて同一工程で作られるため、この材質は電気抵抗が低く、３５０℃程度の熱工程に対して安定であることが望まれる。本例では膜厚が６００ｎｍのタンタル薄膜をスパッタ法により堆積する。タンタル薄膜を堆積する際の基板温度は１８０℃であり、スパッタガスとして窒素ガスを６．７％含むアルゴンガスを用いる。このように堆積したタンタル薄膜は結晶構造がα構造となっており、その比抵抗はおよそ４０μΩｃｍである。次にゲート電極となる薄膜に対し堆積後パターニングを行い、引き続いて半導体膜に不純物イオン注入を行ってソース・ドレイン領域６０７及びチャンネル領域６０２を形成する。この時ゲート電極がイオン注入のマスクとなっているため、チャンネルはゲート電極下のみに形成される自己整合構造となる。イオン・ドーピング法の原料ガスとしては水素中に希釈された濃度０．１％程度から１０％程度のホスフィン（ＰＨ3）やジボラン（Ｂ2Ｈ6）等の注入不純物の水素化物を用いる。本例ではＮＭＯＳ形成を目指し、イオン・ドーピング装置を用いて、水素中に希釈された濃度５％のホスフィン（ＰＨ3）を加速電圧１００ｋｅＶで注入する。ＰＨ3 +やＨ2 +イオンを含む全イオン注入量は１×１０16ｃｍ-2である。
次に、図６（ｇ）に示すように層間絶縁膜６０８を堆積し、ソース・ドレイン上にコンタクトホールを開孔し、ソース・ドレイン取り出し電極６０９と配線をＰＶＤ法やスパッタ法などで形成して薄膜トランジスタが完成する。
本実施例によれば、水素が除去された半導体膜表面の不対結合手を水素で終端化し、大気中や半導体製造装置中の雰囲気中に存在する不純物原子や分子が半導体膜表面に結合することを防ぐことができる。
本発明の第６の実施例を図７を参照して説明する。図７は本発明の第６の実施例を説明する工程図であり、同図において図６と対応する部分は同一符号を付し、かかる部分の説明は省略する。
第６の実施例は基板として石英ガラス基板を用いている。また、第６の実施例は半導体層表面の終端化処理を酸素プラズマに曝すことによって行っている。
すなわち、第３工程（終端化処理）として、活性となった多結晶シリコン膜表面に対して酸素プラズマ処理７０１を行なう。まず基板をプラズマ処理室にセットし、この室内に酸素ガスを導入する。９９．９９９％酸素ガスをマスフローコントローラから導入し、ガス流量は１０００ｓｃｃｍとする。処理室内圧力は１ｔｏｒｒになるように調整する。室内のガス圧力が安定したらＲＦ放電を開始し、多結晶シリコン膜表面を酸素プラズマ７０１によってクリーニングし、酸化する。基板温度は３５０℃とし、投入するＲＦパワーは０．１Ｗ／ｃｍ2とする。発生させた活性種により、１２０秒の処理時間で非晶質シリコン膜表面は十分不活性化する。
この酸素プラズマ処理７０１によって形成された酸化シリコン膜は、第１ゲート絶縁膜６０４となる。他の工程は第５の実施例（図６）と同様である。
本実施例によれば、水素が除去された半導体膜表面の不対結合手を酸素で終端化し、大気中や半導体製造装置中の雰囲気中に存在する不純物原子や分子が半導体膜表面に結合することを防ぐことができる。
第７の実施例では、上述した第３工程の半導体層の表面終端化処理として窒素プラズマを使用する。終端化処理の条件としては、例えば、窒素ガスをマスフローコントローラから導入し、ガス流量は１０００ｓｃｃｍとする。処理室内圧力は１Ｔｏｒｒになるように調整する。室内のガス圧力が安定したらＲＦ放電を開始し、非晶質シリコン膜表面を窒素で終端する。例えば、基板温度は３５０℃とし、投入したＲＦパワーは０．１５Ｗ／ｃｍ2とする。発生させた活性種により、１０秒の処理時間で非晶質シリコン膜表面は十分不活性化する。この窒素プラズマ処理によって形成された窒化シリコン膜は、ゲート絶縁膜（ゲート絶縁膜の一部）とすることができる。
本実施例によれば、脱水素処理によって活性となった非晶質シリコン膜表面を窒素原子によって終端化し、大気中や半導体製造装置中の雰囲気中に存在する不純物原子や分子が半導体膜表面に結合することを防ぐことができる。他の工程は既述実施例と同様である。
第８の実施例では、上述した第３工程の半導体層の表面終端化処理としてアンモニア（ＮＨ3）プラズマを使用する。終端化処理の条件としては、例えば、アンモニアガスをマスフローコントローラから導入し、ガス流量は１０００ｓｃｃｍとする。処理室内圧力は１Ｔｏｒｒになるように調整する。室内のガス圧力が安定したらＲＦ放電を開始し、非晶質シリコン膜表面を窒素もしくは水素もしくはＮＨx（ｘは１又は２）によって終端する。例えば、基板温度は３５０℃とし、投入したＲＦパワーは０．１５Ｗ／ｃｍ2とする。発生させた活性種により、１０秒の処理時間で非晶質シリコン膜表面は十分不活性化する。
本実施例によれば、脱水素処理によって活性となった非晶質シリコン膜表面を窒素、水素及びＮＨx（ｘは１又は２）のうちの少なくともいずれかによって終端化することにより、水素が除去された半導体膜表面の不対結合手を終端化し、大気中や半導体製造装置中の雰囲気中に存在する不純物原子や分子が半導体膜表面に結合することを防ぐことができる。他の工程は既述実施例と同様である。
このように、上述した本実施例によれば、成膜した半導体層からの脱水素処理と半導体層表面の終端化処理（不活性化）とを大気から隔離された環境下で連続的に行うので、大気中や半導体製造装置の雰囲気中の不純物が半導体層表面に結合することを防止することができる。また、後段の結晶化工程において表面に付着した不純物が半導体層内部に拡散するという不具合も防止可能となる。
図１は、第１の実施例における薄膜トランジスタの製造工程を説明する工程図である。 図２は、第２及び第３の実施例における薄膜トランジスタの製造工程を説明する工程図である。 図３は、第１、第３及び第４の実施例におけるプロセス間の装置移動を説明する説明図である。 図４は、第３の実施例におけるプロセス間の装置移動を説明する説明図である。 図５は、第４の実施例における薄膜トランジスタの製造工程を説明する工程図である。 図６は、第５の実施例における薄膜トランジスタの製造工程を説明する工程図である。 図７は、第６の実施例における薄膜トランジスタの製造工程を説明する工程図である。 図８は、発明の着目点を説明する説明図である。 図９は、雰囲気中の不純物の存在を説明する説明図である。 図１０は、終端化処理を説明するための説明図である。 図１１は、終端化処理を説明するための説明図である。 図１２は、ＳＩＭＳ元素分析結果を示すグラフである。 図１３は、ＳＩＭＳ元素分析結果を示すグラフである。
符号の説明
１００，６００…基板、１０１…下地保護膜、１０２，６０１…非晶質シリコン膜、１０３…水素プラズマ処理、１０４…光照射結晶化処理、１０５，６０２…結晶化シリコン膜、１０６，５０１，７０１…酸素プラズマ処理、１０７…ゲート絶縁膜、１０８，６０６…ゲート電極、１０９，６０７…ソース・ドレイン領域、１１０，６０８…層間絶縁膜、１１１，６０９…ソース・ドレイン取り出し電極、２０１…水素含有雰囲気、６０３…水素終端化処理、６０４…第１ゲート絶縁膜、６０５…第２ゲート絶縁膜、３００…脱水素処理室、３０１…終端化処理室、３０２…光照射室、４０１…搬送室

Claims (7)

  1. 薄膜のシリコン層を形成する第１工程と、
    前記シリコン層内部から水素を除去する脱水素処理を行う第２工程と、
    前記脱水素処理によって活性化したシリコン層の表面に水素、窒素、酸素又はＮＨx （ｘは１又は２）の原子又は分子を結合させて該シリコン層表面の結合手を終端させる終端化処理を行う第３工程と、
    前記第３工程に続いて、前記シリコン層にレーザ光を照射して結晶化させる結晶化処理を行う第４工程と、を含み、
    少なくとも前記第１工程から前記第４工程までが、大気から隔離された環境下で連続的に行われることを特徴とする半導体装置の製造方法。
  2. 前記第３工程は、前記シリコン層の表面を水素プラズマに曝す工程であることを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記第３工程は、前記シリコン層の表面を、水素を含む雰囲気中で加熱することを特徴とする請求項１に記載の半導体装置の製造方法。
  4. 前記第３工程は、前記シリコン層の表面を、水素を含む雰囲気に曝すことを特徴とする請求項１に記載の半導体装置の製造方法。
  5. 前記第３工程は、前記シリコン層の表面を酸素プラズマに曝す工程であることを特徴とする請求項１に記載の半導体装置の製造方法。
  6. 前記第３工程は、前記シリコン層の表面を窒素プラズマに曝す工程であることを特徴とする請求項１に記載の半導体装置の製造方法。
  7. 前記第３工程は、前記シリコン層の表面をアンモニアプラズマに曝す工程であることを特徴とする請求項１に記載の半導体装置の製造方法。
JP2004261824A 2004-02-25 2004-09-09 半導体装置の製造方法 Expired - Lifetime JP4737366B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004261824A JP4737366B2 (ja) 2004-02-25 2004-09-09 半導体装置の製造方法
US11/061,440 US7192821B2 (en) 2004-02-25 2005-02-22 Manufacturing process of semi-conductor device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004050391 2004-02-25
JP2004050391 2004-02-25
JP2004261824A JP4737366B2 (ja) 2004-02-25 2004-09-09 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2005277371A JP2005277371A (ja) 2005-10-06
JP4737366B2 true JP4737366B2 (ja) 2011-07-27

Family

ID=34863534

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004261824A Expired - Lifetime JP4737366B2 (ja) 2004-02-25 2004-09-09 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US7192821B2 (ja)
JP (1) JP4737366B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070037366A1 (en) * 2005-08-11 2007-02-15 Hiroki Nakamura Method of crystallizing amorphous semiconductor film
US7932138B2 (en) * 2007-12-28 2011-04-26 Viatron Technologies Inc. Method for manufacturing thin film transistor
JP5576617B2 (ja) * 2008-03-17 2014-08-20 株式会社半導体エネルギー研究所 単結晶半導体層の結晶性評価方法
US7932164B2 (en) * 2008-03-17 2011-04-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor substrate by using monitor substrate to obtain optimal energy density for laser irradiation of single crystal semiconductor layers
KR20170136740A (ko) * 2016-06-02 2017-12-12 엘지디스플레이 주식회사 박막 트랜지스터의 제조 방법, 이를 수행하기 위한 탈수소 장치 및 이를 통해 제조된 박막 트랜지스터를 포함하는 유기 발광 표시 장치

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2917388B2 (ja) 1990-04-05 1999-07-12 セイコーエプソン株式会社 半導体装置の製造方法
US5766344A (en) * 1991-09-21 1998-06-16 Semiconductor Energy Laboratory Co., Ltd. Method for forming a semiconductor
JPH05326429A (ja) * 1992-03-26 1993-12-10 Semiconductor Energy Lab Co Ltd レーザー処理方法およびレーザー処理装置
JPH06333823A (ja) * 1993-05-24 1994-12-02 Fuji Xerox Co Ltd 多結晶シリコン膜の製造方法、薄膜トランジスタの製造方法及びリモートプラズマ装置
JP3082164B2 (ja) 1994-04-15 2000-08-28 株式会社半導体エネルギー研究所 レーザー処理方法及び半導体装置
JPH08293467A (ja) * 1995-04-20 1996-11-05 Semiconductor Energy Lab Co Ltd 半導体の作製方法
JP4076591B2 (ja) * 1995-04-28 2008-04-16 株式会社半導体エネルギー研究所 半導体装置の作製方法、基板処理方法
JP3160205B2 (ja) * 1996-09-02 2001-04-25 科学技術振興事業団 半導体装置の製造方法およびその製造装置
JPH10149984A (ja) * 1996-11-20 1998-06-02 Ulvac Japan Ltd 多結晶シリコンの形成方法及び形成装置
JP3762002B2 (ja) * 1996-11-29 2006-03-29 株式会社東芝 薄膜トランジスタ、及び液晶表示装置
JP3193333B2 (ja) * 1997-10-24 2001-07-30 株式会社半導体エネルギー研究所 マルチチャンバー装置
JP2002100578A (ja) * 2000-09-25 2002-04-05 Crystage Co Ltd 薄膜形成装置
JP2002353141A (ja) * 2001-03-09 2002-12-06 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP4901020B2 (ja) * 2001-05-23 2012-03-21 東芝モバイルディスプレイ株式会社 ポリシリコン薄膜トランジスタの製造方法

Also Published As

Publication number Publication date
US7192821B2 (en) 2007-03-20
US20050186721A1 (en) 2005-08-25
JP2005277371A (ja) 2005-10-06

Similar Documents

Publication Publication Date Title
US7413966B2 (en) Method of fabricating polysilicon thin film transistor with catalyst
JP2009044171A (ja) 薄膜半導体装置の製造方法
JPH1140501A (ja) 半導体装置の製造方法及び半導体装置
JP2001210828A (ja) 薄膜半導体装置の製造方法
JP4737366B2 (ja) 半導体装置の製造方法
JP3596188B2 (ja) 薄膜トランジスタの製造方法
JP3359794B2 (ja) 半導体装置の作製方法
JPH05198507A (ja) 半導体作製方法
JP3941316B2 (ja) 半導体装置の製造方法、電子機器の製造方法、半導体装置、および電子機器
JP4254661B2 (ja) 半導体装置の製造方法
JP2005203800A (ja) 半導体装置の製造方法、アクティブマトリクス基板、及び電子機器
JP3443909B2 (ja) 半導体膜形成方法、半導体装置の製造方法及び半導体装置
JP2002359192A (ja) 半導体装置の作製方法
JP4200530B2 (ja) 薄膜トランジスタの製造方法
JP4316132B2 (ja) 半導体装置の作製方法
JP3925085B2 (ja) 半導体装置の製造方法、光変調素子の製造方法、および表示装置の製造方法
JP4461731B2 (ja) 薄膜トランジスタの製造方法
JP4337554B2 (ja) 半導体装置の製造方法
JP3612009B2 (ja) 半導体装置の作製方法
KR100560793B1 (ko) 반도체 소자 형성 방법
JP2860894B2 (ja) 半導体装置作製方法
JP2006066713A (ja) 半導体装置の製造方法
JP4337555B2 (ja) 半導体装置の製造方法
JP2004241784A (ja) 薄膜トランジスタの製造方法
JPH1041513A (ja) 半導体素子の製造方法およびその装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070905

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101108

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110111

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110131

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110316

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110406

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110419

R150 Certificate of patent or registration of utility model

Ref document number: 4737366

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140513

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term