KR20170136740A - 박막 트랜지스터의 제조 방법, 이를 수행하기 위한 탈수소 장치 및 이를 통해 제조된 박막 트랜지스터를 포함하는 유기 발광 표시 장치 - Google Patents

박막 트랜지스터의 제조 방법, 이를 수행하기 위한 탈수소 장치 및 이를 통해 제조된 박막 트랜지스터를 포함하는 유기 발광 표시 장치 Download PDF

Info

Publication number
KR20170136740A
KR20170136740A KR1020160068618A KR20160068618A KR20170136740A KR 20170136740 A KR20170136740 A KR 20170136740A KR 1020160068618 A KR1020160068618 A KR 1020160068618A KR 20160068618 A KR20160068618 A KR 20160068618A KR 20170136740 A KR20170136740 A KR 20170136740A
Authority
KR
South Korea
Prior art keywords
chamber
amorphous silicon
layer
substrate
oxygen content
Prior art date
Application number
KR1020160068618A
Other languages
English (en)
Inventor
이성수
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020160068618A priority Critical patent/KR20170136740A/ko
Priority to US15/595,463 priority patent/US10325928B2/en
Priority to CN201710403653.8A priority patent/CN107464742B/zh
Publication of KR20170136740A publication Critical patent/KR20170136740A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02689—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using particle beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/6719—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the processing chambers, e.g. modular processing chambers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/702—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof of thick-or thin-film circuits or parts thereof
    • H01L21/707—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof of thick-or thin-film circuits or parts thereof of thin-film circuits or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H01L27/3262—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H01L51/56—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Geometry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

박막 트랜지스터의 제조 방법, 이를 수행하기 위한 탈수소 장치 및 이를 통해 제조된 박막 트랜지스터를 포함하는 유기 발광 표시 장치가 제공된다. 박막 트랜지스터의 제조 방법은 비정질 실리콘층의 탈수소 공정을 수행하기 위한 챔버 내의 산소 함량을 소정의 함량으로 감소시키는 단계, 비정질 실리콘층이 형성된 기판을 챔버 내로 투입하는 단계, 챔버 내부를 가열하여 비정질 실리콘층에 대한 탈수소 공정을 수행하는 단계 및 레이저를 사용하여 비정질 실리콘층을 결정화함으로써, 폴리 실리콘층을 형성하는 단계를 포함한다.

Description

박막 트랜지스터의 제조 방법, 이를 수행하기 위한 탈수소 장치 및 이를 통해 제조된 박막 트랜지스터를 포함하는 유기 발광 표시 장치{METHOD OF MANUFACTURING THIN FILM TRANSISTOR, DEHYDRATION APPRATUS FOR PERFORMING THE SAME, AND ORGANIC LIGHT EMITTING DISPLAY DEVICE INCLUDING THE THIN FILM TRANSISTOR MANUFACTURED BY THE SAME}
박막 트랜지스터의 제조 방법, 이를 수행하기 위한 탈수소 장치 및 이를 통해 제조된 박막 트랜지스터를 포함하는 유기 발광 표시 장치에 관한 것으로서, 보다 상세하게는 막 특성이 개선된 박막 트랜지스터의 제조 방법, 이를 수행하기 위한 탈수소 장치 및 이를 제조된 박막 트랜지스터를 포함하는 유기 발광 표시 장치에 관한 것이다.
액정 표시 장치(Liquid Crystal Display Device), 플라즈마 표시 장치(Plasma Display Panel Device), 유기 발광 다이오드 표시 장치(Organic Light Emitting Diode Display Device) 등과 같은 평판 표시 장치(Flat Panel Display Device)는 얇은 두께와 낮은 소비전력으로 인해 차세대 표시 장치로서 각광을 받고 있다.
특히, 유기 발광 표시 장치는 자체 발광형 표시 장치로서, 액정 표시 장치와는 달리 별도의 광원이 필요하지 않아 경량 박형으로 제조 가능하다. 또한, 유기 발광 표시 장치는 저전압 구동에 따라 소비 전력 측면에서 유리할 뿐만 아니라, 응답 속도, 시야각 및 명암 대비비(contrast ratio)도 우수하여, 차세대 디스플레이로서 연구되고 있다.
유기 발광 표시 장치는 유기 발광 다이오드(Organic Light Emission Diode; OLED) 및 유기 발광 다이오드와 연결된 박막 트랜지스터를 포함한다. 유기 발광 다이오드는 박막 트랜지스터를 통해 전달된 구동 전류에 기초하여 특정 파장의 빛을 발광한다.
유기 발광 다이오드에서 발생되는 빛의 세기는 박막 트랜지스터를 통해 전달되는 구동 전류의 세기에 비례하므로, 유기 발광 다이오드를 포함하는 서브 화소(sub-pixel)의 휘도는 박막 트랜지스터를 통해 전달되는 구동 전류량을 제어함으로써 조절될 수 있다.
그러나, 박막 트랜지스터를 제조하는 공정에서 박막 트랜지스터의 액티브층의 막 특성이 저하될 수 있으며, 이로 인해, 유기 발광 표시 장치에서 박막 트랜지스터의 소자 특성이 균일하지 않게될 수 있다.
구체적으로, 박막 트랜지스터는 폴리 실리콘층, 폴리 실리콘층 상의 게이트 절연막, 게이트 절연막 상에서 폴리 실리콘층과 중첩하는 게이트 전극, 폴리 실리콘층과 연결된 소스 전극 및 드레인 전극을 포함한다. 폴리 실리콘층은 LTPS(Low Temperature Polycrystalline Silicon)로 형성될 수 있다. LTPS는 기판 상에 비정질 실리콘층을 형성한 후, 고에너지 레이저를 사용하여 비정질 실리콘층을 결정화함으로써, 형성된다.
비정질 실리콘층은 PECVD(Plasma Enhanced Chemical Vapaur Deposition) 방법으로 형성될 수 있다. PECVD 방법은 낮은 공정 온도와 빠른 증착 속도를 가지므로, 박막 트랜지스터 제조 공정의 공정 속도 및 비용을 낮출 수 있는 이점이 있다. 그러나, PECVD방법을 통해 비정질 실리콘층이 형성되는 경우, 실란(SiH4) 가스가 소스 가스로 이용될 수 있는데, 비정질 실리콘층을 형성하는 과정에서 비정질 실리콘층 내에 다량의 수소가 함유될 수 있다. 수소는 높은 증기압을 가지므로, 쉽게 증발될 수 있다.
특히, 비정질 실리콘층을 결정화하여 폴리 실리콘층을 형성하는 공정에서 고에너지 레이저가 비정질 실리콘층에 조사되는 경우, 비정질 실리콘층은 용융될 수 있고, 수소는 용융된 비정질 실리콘층의 표면을 뚫고 증발할 수 있다. 이 경우, 수소가 용융된 비정질 실리콘층의 표면을 뚫고 나오면서 그 표면을 거칠게 만들고, 용융된 비정질 실리콘층은 그대로 결정화되어 굳어지므로, 폴리 실리콘층은 거친 표면을 갖게 된다. 폴리 실리콘층의 거친 표면은 폴리 실리콘층을 통한 전하의 이동을 방해하므로, 박막 트랜지스터의 소자 특성을 저하시키는 문제를 일으킨다. 이러한 문제를 해결하기 위해, 비정질 실리콘층을 결정화하기 이전에 비정질 실리콘층 내의 수소를 제거하는 탈수소 공정이 진행된다.
탈수소 공정은 비정질 실리콘층에 약, 400℃ 정도의 열을 가함으로써 비정질 실리콘층 내에 있는 수소를 탈출시키는 방식으로 수행된다. 탈수소 공정으로 수소가 제거되므로, 비정질 실리콘층을 결정화하는 과정에서 수소에 의한 막 특성 저하 문제는 해결될 수 있으나, 탈수소 공정에서 유입되는 다양한 원소들에 의해 폴리 실리콘층의 막 특성은 저하될 수 있다.
구체적으로, 탈수소 공정은 상압(1 atm) 환경의 챔버에서 비정질 실리콘층에 열을 가함으로써 수행되는데, 챔버 내의 환경은 제어되지 않으므로, 고온의 환경에서 챔버 내에 존재하는 다양한 이종 원소들이 비정질 실리콘층의 표면과 반응하여 흡착될 수 있다. 탈수소 공정이 종료된 이후, 비정질 실리콘층이 결정화되는 과정에서 이종 원소들이 비정질 실리콘층을 결정화하기 위한 레이저를 일부 흡수하므로, 레이저 에너지가 비정질 실리콘층 내부로 균일하게 전달되지 않을 수 있다. 이 경우, 레이저 에너지에 의해 용융된 비정질 실리콘이 액상에서 고상으로 상변태가 진행될 때, 비정질 실리콘층 내부에서 불균일한 핵성장 및 불균일한 결정립(grain) 성장이 발생된다. 비정질 실리콘층의 결정화가 균일하게 이루어지지 못하는 경우, 폴리 실리콘층의 막 특성이 저하되며, 이로 인해, 박막 트랜지스터의 소자 특성이 저하될 수 있다.
특히, 비정질 실리콘층을 결정화하기 위한 레이저는 일정한 간격의 라인(line) 형태로 기판에 조사되므로, 폴리 실리콘층의 표면은 라인 형태로 거칠어질 수 있다. 결과적으로, 레이저가 조사되는 라인 상에 형성된 박막 트랜지스터들의 소자 특성은 저하될 수 있으며, 저하된 소자 특성을 갖는 박막 트랜지스터들과 연결된 유기 발광 다이오드의 휘도는 다른 부분의 유기 발광 다이오드의 휘도보다 떨어질 수 있다. 이에, 유기 발광 표시 장치에 줄무늬 얼룩이 발생될 수 있으며, 유기 발광 표시 장치의 품질이 저하되는 문제가 발생할 수 있다.
기판 지지대 및 그 제조방법과 이를 이용하여 비정질실리콘의 증착과 탈수소 공정을 동일 챔버에서 진행하는 기판의 가공방법(한국 특허출원번호 제10-2005-0032969호)
본 발명의 발명자들은 탈수소 공정을 수행하는 과정에서 챔버 내의 이종 원소들이 비정질 실리콘층 표면에 흡착되면서 비정질 실리콘층의 결정화를 방해하고, 폴리 실리콘층의 막 특성을 저하시킴을 인식하였다. 이에, 본 발명의 발명자들은 탈수소 공정을 수행하기 이전에 탈수소 공정을 수행하기 위한 챔버 내의 분위기를 제어함으로써, 비정질 실리콘층의 표면에 이종 원소들이 흡착되는 것을 최소화할 수 있는 박막 트랜지스터 제조 방법을 발명하였다.
이에, 본 발명이 해결하고자 하는 과제는 탈수소 공정을 수행하기 위한 챔버 내의 산소 함량을 소정의 함량으로 감소시킴으로써, 폴리 실리콘층의 표면을 균일하게 할 수 있는 박막 트랜지스터 제조 방법, 이를 수행하기 위한 탈수소 장치 및 이를 통해 제조된 박막 트랜지스터를 포함하는 유기 발광 표시 장치를 제공하는 것이다.
또한, 본 발명이 해결하고자 하는 과제는 폴리 실리콘층의 표면 거칠기를 감소시키고, 폴리 실리콘층의 실리콘 결정립(grain)을 균일하게 형성함으로써, 우수한 소자 특성을 갖는 박막 트랜지스터를 제공할 수 있는 박막 트랜지스터 제조 방법, 이를 수행하기 위한 탈수소 장치 및 이를 통해 제조된 박막 트랜지스터를 포함하는 유기 발광 표시 장치를 제공하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
전술한 바와 같은 과제를 해결하기 위하여 본 발명의 일 실시예에 따른 박막 트랜지스터의 제조 방법은 비정질 실리콘층의 탈수소 공정을 수행하기 위한 챔버 내부의 산소 함량을 소정의 함량으로 감소시키는 단계, 비정질 실리콘층이 형성된 기판을 챔버 내로 투입하는 단계, 챔버 내부를 가열하여 비정질 실리콘층에 대한 탈수소 공정을 수행하는 단계 및 레이저를 사용하여 비정질 실리콘층을 결정화함으로써, 폴리 실리콘층을 형성하는 단계를 포함한다. 본 발명의 일 실시예에 따른 박막 트랜지스터 제조 방법은 탈수소 공정을 수행하기 위한 챔버 내부의 산소 함량을 소정의 함량으로 감소시키므로, 탈수소 공정 동안 비정질 실리콘층의 표면에 산소 및 이종 원소가 흡착되는 것을 최소화할 수 있다. 이에, 비정질 실리콘층을 결정화함으로써 형성된 폴리 실리콘층은 낮은 표면 거칠기를 가지며, 균일한 실리콘 결정립(grain)들을 포함할 수 있다. 이에, 폴리 실리콘층으로 형성된 박막 트랜지스터는 우수한 소자 특성을 갖는다.
전술한 바와 같은 과제를 해결하기 위하여 본 발명의 일 실시예에 따른 박막 트랜지스터 제조를 위한 탈수소 장치는 챔버, 기판 지지대, 가스 공급부 및 가스 배기부를 포함한다. 챔버는 기판 상의 비정질 실리콘층의 수소를 제거하는 탈수소 공정을 수행하기 위한 챔버이다. 기판 지지대는 기판을 지지하도록 구성된다. 가스 공급부는 탈수소 공정에서 챔버 내부의 산소 함량을 소정의 함량으로 제어하도록 산소 함량 제어 가스를 주입하도록 구성된다. 가스 배기부는 챔버 내부의 산소와 산소 함량 제어 가스를 함께 배기하도록 구성된다. 본 발명의 일 실시예에 따른 박막 트랜지스터 제조를 위한 탈수소 장치는 산소 함량 제어 가스를 주입하도록 구성된 가스 공급부 및 챔버 내부의 산소를 산소 함량 제어 가스와 함께 배출하는 가스 배기부를 포함하므로, 탈수소 공정을 위한 챔버 내부의 산소의 함량이 소정의 함량으로 감소될 수 있다. 이에, 탈수소 공정에서 비정질 실리콘층 표면에 산소 및 이종 원소가 흡착되는 것이 최소화될 수 있고, 비정질 실리콘층의 결정화에 의해 형성된 폴리 실리콘층의 표면 거칠기는 개선될 수 있다.
본 발명의 일 실시예에 따른 유기 발광 표시 장치는 기판 상의 폴리 실리콘층, 폴리 실리콘층을 덮는 게이트 절연층, 게이트 절연층 상에서 폴리 실리콘층과 중첩하는 게이트 전극, 게이트 절연층 및 게이트 전극을 덮는 층간 절연층, 층간 절연층 상에서 폴리 실리콘층과 연결된 소스 전극 및 드레인 전극, 소스 전극 및 드레인 전극을 덮는 평탄화층, 및 평탄화층 상에서 소스 전극 또는 드레인 전극과 연결된 유기 발광 다이오드(Organic Light Emission Diode; OLED)를 포함한다. 폴리 실리콘층의 표면 거칠기는 10 nm 이하이고, 폴리 실리콘층의 표면 거칠기는 기준 평면을 기준으로 측정된 폴리 실리콘층의 굴곡진 표면의 높이 값들의 rms (root mean square) 값으로 정의된다. 본 발명의 일 실시예에 따른 유기 발광 표시 장치는 낮은 표면 거칠기, 균일하게 성장된 폴리 실리콘 그레인 및 낮은 결함을 갖는 폴리 실리콘층을 구비한 박막 트랜지스터를 포함하므로, 우수한 표시 품질을 가질 수 있다. 즉, 우수한 막 특성을 갖는 폴리 실리콘층으로 형성된 복수의 박막 트랜지스터들은 모두 우수한 소자 특성을 가지므로, 박막 트랜지스터와 연결된 유기 발광 다이오드에는 정확한 구동 전류가 제공될 수 있고, 유기 발광 다이오드는 서로 동일한 계조로 발광할 수 있다. 이에, 폴리 실리콘층의 저하된 막 특성으로 인해 발현되는 줄무늬 얼룩이 현저하게 감소될 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명은 비정질 실리콘층 표면의 산소 및 이종 원소의 흡착을 최소화할 수 있으며, 비정질 실리콘층으로부터 형성된 폴리 실리콘층의 표면 거칠기를 감소시키고, 폴리 실리콘층의 실리콘 결정립들을 균일하게 형성할 수 있는 효과가 있다.
또한, 박막 트랜지스터의 소자 특성을 향상시키고, 박막 트랜지스터와 연결된 유기 발광 다이오드에 정확한 구동 전류를 제공할 수 있으며, 폴리 실리콘층의 저하된 막 특성으로 인해 발현되는 줄무늬 얼룩을 현저하게 감소시키는 효과가 있다.
본 발명에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 개략적인 평면도이다.
도 2는 본 발명의 일 실시예에 따른 박막 트랜지스터의 제조 방법을 설명하기 위한 순서도이다.
도 3a 내지 도 3d는 본 발명의 일 실시예에 따른 박막 트랜지스터의 제조 방법을 설명하기 위한 단면도들이다.
도 4a 내지 도 4c는 일반적인 박막 트랜지스터 제조 방법을 설명하기 위한 개략적인 단면도들이다.
도 5는 본 발명의 일 실시예에 따른 박막 트랜지스터에 포함된 폴리 실리콘층의 개선된 표면 거칠기를 설명하기 위한 그래프이다.
도 6a 내지 6b는 본 발명의 일 실시예에 따른 박막 트랜지스터에 포함된 폴리 실리콘층의 개선된 표면 거칠기를 설명하기 위한 AFM(Atomic-Force Microscopy) 이미지이다.
도 7a 내지 도 7b는 본 발명의 일 실시예에 따른 박막 트랜지스터에 포함된 폴리 실리콘층의 개선된 결정화 균일도를 설명하기 위한 SEM(Scanning Electron Microscope) 이미지들이다.
도 8은 본 발명의 일 실시예에 따른 박막 트랜지스터 제조를 위한 탈수소 장치를 설명하기 위한 개략적인 사시도이다.
도 9a는 도 8의 XI-XI'에 대한 개략적인 단면도이다.
도 9b는 도 9a의 A영역에 대한 부분 확대 단면도이다.
도 10은 도 8의 X-X'에 대한 개략적인 단면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서 상에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
소자 또는 층이 다른 소자 또는 층 '위 (on)'로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.
명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 도시된 것이며, 본 발명이 도시된 구성의 크기 및 두께에 반드시 한정되는 것은 아니다.
본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.
이하, 첨부된 도면을 참조하여 본 발명의 다양한 실시예들을 상세히 설명한다.
도 1은 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 개략적인 평면도이다. 본 발명의 일 실시예에 따른 유기 발광 표시 장치(100)는 기판(111), 박막 트랜지스터(120) 및 유기 발광 다이오드(140)를 포함한다. 비록, 도 1에는 하나의 박막 트랜지스터(120) 및 유기 발광 다이오드(140)가 도시되어 있지만, 본 발명의 일 실시예에 따른 유기 발광 표시 장치(100)는 기판(111) 상에 매트릭스(matrix) 형태로 배치된 복수의 박막 트랜지스터(120) 및 복수의 유기 발광 다이오드(140)를 포함한다. 각각의 유기 발광 다이오드(140)는 하나의 서브-화소(sub-pixel)를 구성하며, 인접하는 복수의 서브-화소들이 그룹을 형성하여 화소(pixel)로 구성될 수 있다.
기판(111)은 유기 발광 표시 장치(100)의 여러 구성요소들을 지지 및 보호한다. 기판(111)은 절연 물질로 이루어질 수 있으며, 예를 들어, 글래스(glass) 또는 플라스틱 재질로 이루어질 수 있다.
박막 트랜지스터(120)는 기판(111) 상의 버퍼층(112) 상에 배치된다. 버퍼층(112)은 기판(111)을 통한 수분 또는 불순물의 침투를 방지하며, 기판(111) 상부를 평탄화한다. 다만, 버퍼층(112)은 반드시 필요한 구성은 아니며, 버퍼층(112)의 형성 여부는, 기판(111)의 종류나 박막 트랜지스터(TFT)의 종류에 기초하여 결정된다.
박막 트랜지스터(120)는 버퍼층(112) 상에 배치되며, 유기 발광 다이오드(140)로 신호를 공급한다. 박막 트랜지스터(120)는 폴리 실리콘층(122), 게이트 전극(124), 소스 전극(125), 및 드레인 전극(126)을 포함한다. 구체적으로, 버퍼층(112) 상에 폴리 실리콘층(122)이 형성되고, 폴리 실리콘층(122) 상에 폴리 실리콘층(122)을 덮으며, 폴리 실리콘층(122)과 게이트 전극(124)을 절연시키기 위한 게이트 절연층(113)이 형성된다. 또한, 게이트 절연층(113) 상에 폴리 실리콘층(122)과 중첩되도록 게이트 전극(124)이 형성되고, 게이트 전극(124) 및 게이트 절연층(113)을 덮도록 층간 절연층(114)이 형성된다. 층간 절연층(114) 상에서 폴리 실리콘층(122)과 연결된 소스 전극(125) 및 드레인 전극(126)이 형성된다.
폴리 실리콘층(122)은 LTPS(Low Temperature Policrystaline Silicon)로 이루어지며, 비정질 실리콘층을 버퍼층(112) 상에 형성한 후, 고에너지 레이저로 비정질 실리콘층을 결정화함으로써 형성된다. 이에 대한 세부적인 내용은 도 2 내지 도 3d를 참조하여 설명한다.
폴리 실리콘층(122)은 평평한 상면을 갖는다. 구체적으로, 폴리 실리콘층(122)은 낮은 표면 거칠기(surface roughness)를 가지며, 예를 들어, 10 nm 이하의 표면 거칠기를 갖는다. 여기서 표면 거칠기는 특정 표면의 거친 정도를 나타내는 물리량으로서, 이상적으로 평평한 기준 평면을 기준으로 실제 폴리 실리콘층(122)의 굴곡진 표면의 높이 값들의 rms(root mean square) 값으로 정의된다. 여기서 기준 평면은 폴리 실리콘층(122)의 표면이 이상적으로 평평한 경우, 그 표면과 동일한 평면을 의미하며, 높이를 측정하는 기준점이다. 구체적으로, 표면 거칠기는 하기 [수학식 1]로 정의된다.
Figure pat00001
여기서, Rq는 표면 거칠기 값이며, l은 표면의 높이가 측정되는 측정 영역을 의미하며, z(x)는 표면의 높이를 측정하는 기준 점으로부터 평면상에서 x 만큼 떨어진 지점의 높이 값을 의미한다.
따라서, 폴리 실리콘층(122)이 10 nm 이하의 표면 거칠기(Rq)를 갖는 경우, 기준 평면을 기준으로 측정된 폴리 실리콘층(122)의 표면 높이값들의 rms 값이 10nm 이하인 것을 의미한다. 즉, 표면 거칠기(Rq)는 해당 표면의 평평한 정도를 나타내며, 표면 거칠기(Rq) 값이 낮을수록 그 표면은 평평한 것을 의미한다. 본 발명의 일 실시예에 따른 유기 발광 표시 장치는 10 nm 이하의 우수한 표면 거칠기(Rq)를 갖는 폴리 실리콘층(122)을 구비한 박막 트랜지스터(120)를 포함하므로, 박막 트랜지스터(120)는 데이터 전압에 대응되는 정확한 구동 전류를 유기 발광 다이오드(140)로 전달할 수 있으며, 유기 발광 다이오드(140)는 데이터 전압에 대응되는 계조(gray)로 발광할 수 있다. 이에 대한 세부적인 설명은 도 4a 내지 도 4c를 참조하여 후술한다.
또한, 폴리 실리콘층(122)은 균일하게 성장된 실리콘 결정립(grain)을 가지며, 실리콘 결정립은 낮은 결함(defect)를 갖는다. 즉, 폴리 실리콘층(122)은 우수한 막 특성을 갖는다. 구체적으로, 폴리 실리콘층(122)은 0.13μm 내지 0.75μm의 크기를 갖는 균일한 실리콘 결정립을 포함할 수 있고, 실리콘 결정립은 균일하게 배치될 수 있다. 이에 대한 세부적인 설명은 도 6a 내지 도 7b를 참조하여 후술한다.
도 1에서는 설명의 편의를 위해 유기 발광 표시 장치(100)에 포함될 수 있는 다양한 박막 트랜지스터(120) 중 유기 발광 다이오드(140)와 연결된 구동 박막 트랜지스터(120)만을 도시하였다. 그러나, 유기 발광 표시 장치(100)는 유기 발광 다이오드(140)를 구동하기 위한 스위칭 박막트랜지스터나 커패시터 등을 더 포함할 수 있다. 또한, 본 명세서에서는 박막 트랜지스터(140)가 코플래너(coplanar) 구조인 것으로 설명하나 인버티드 스태거드(inverted staggered) 구조의 박막 트랜지스터(140)도 사용될 수 있다.
박막 트랜지스터(120) 상에 소스 전극(125) 및 드레인 전극(126)을 덮는 평탄화층(115)이 배치된다. 평탄화층(115)은 기판(111)의 상부를 평탄화하는 층으로서, 기판(111)의 상부 단차를 덮을 수 있도록 유기 절연 물질로 형성될 수 있다. 평탄화층(111)은 유기 발광 다이오드(140)의 애노드(141)와 전기적으로 연결하기 위한 컨택홀을 포함한다.
유기 발광 다이오드(140)는 평탄화층(115) 상에 배치되고, 애노드(141), 유기층(142) 및 캐소드(143)를 포함한다.
애노드(141)는 유기층(142)으로 정공(hole)을 공급하는 전극이며, 일함수가 높은 투명 도전성 물질로 구성될 수 있다. 투명 도전성 물질은 ITO, IZO, ITZO 등을 포함할 수 있으나, 이에 한정되는 것은 아니다. 여기서 애노드(141)는 화소 전극으로 지칭될 수도 있다.
캐소드(143)는 유기층(142)으로 전자(electron)를 공급하는 전극으로, 상대적으로 일함수가 낮은 금속, 예를 들어, 은, 티타늄(Ti), 알루미늄, 몰리브덴(Mo), 또는 은과 마그네슘의 합금(Ag:Mg)으로 구성될 수 있다. 여기서 캐소드(143)는 공통 전극으로 지칭될 수도 있다.
애노드(141)와 캐소드(143) 사이에 유기층(142)이 배치된다. 유기층(142)은 유기 발광층을 포함한다. 유기층(142)은 도 1에 도시된 바와 같이, 기판(111) 상의 모든 서브 화소에 공통적으로 형성될 수 있다. 이 경우, 유기층(142)의 유기 발광층은 백색의 빛을 발광하는 재료로 이루어질 수 있으며, 유기 발광층이 발광하는 영역에 대응되도록 컬러 필터가 배치될 수 있다.
유기층(141)은 유기 발광층 이외에, 유기 발광 다이오드(140)의 발광 효율을 개선하기 위한 주입층(injecting layer), 수송층(transporting layer)과 같은 유기층들을 더 포함할 수 있다. 예를 들어, 애노드(131) 및 캐소드(133) 사이에는 유기 발광층 이외에, 정공의 이동을 보다 원활하게 하기 위한, 정공 주입층(hole injection layer)이나, 정공 수송층(hole transport layer)이 더 배치될 수 있고, 정공 주입층이나 정공 수송층은, 복수의 서브 화소에 공통으로 배치되는 공통 구조를 가질 수 있다.
뱅크층(116)은 서브 화소를 정의할 수 있으며, 애노드(141) 상면의 일부를 노출시킨다. 구체적으로, 애노드(141)의 에지(edge)를 덮도록 뱅크층(116)이 배치될 수 있다. 뱅크층(116)은 인접하는 서브 화소들의 애노드(141)들을 서로 절연시키기 위해 절연 물질로 이루어진다.
도 2는 본 발명의 일 실시예에 따른 박막 트랜지스터의 제조 방법을 설명하기 위한 순서도이다. 도 3a 내지 도 3d는 본 발명의 일 실시예에 따른 박막 트랜지스터의 제조 방법을 설명하기 위한 단면도들이다. 본 발명의 일 실시예에 따른 박막 트랜지스터 제조 방법의 특징은 박막 트랜지스터의 폴리 실리콘층(122)을 형성하는 방법에 있으므로, 도 2 내지 도 3d에는 폴리 실리콘층(122)의 형성 방법만 도시되어 있으며, 이를 제외한 나머지 박막 트랜지스터 제조 방법은 도시되지 않았다. 설명의 편의를 위해 도 2 내지 도 3d를 설명함에 있어서, 도 1을 함께 참조한다.
먼저, 기판(111) 상에 버퍼층(112)이 형성된다. 버퍼층(112)은 실리콘 산화물(SiOx) 및/또는 실리콘 질화물(SiNx)로 형성될 수 있으며, CVD(Chemical Vapaur Deposition), PECVD 등의 방법으로 기판(111) 상에 형성될 수 있다.
버퍼층(112) 상에 비정질 실리콘층(121)이 형성된다. 비정질 실리콘층(121)은 실란(SiH-4)을 소스 가스로 사용하여 PECVD 방법으로 증착될 수 있다. PECVD 방법은 증착 온도가 400 ℃ 정도로 낮고, 증착 속도가 빠르기 때문에 박막 트랜지스터(120) 제조 공정의 비용 및 시간이 절약되는 이점이 있다. 버퍼층(112) 상에 형성된 비정질 실리콘층(121)은 탈수소 공정 및 레이저 어닐링(laser annealing) 공정을 통해 폴리 실리콘층(122)으로 형성된다. 이에 대해 도 2 내지 도 3d를 참조하여 상세히 설명한다.
도 2 및 도 3a를 참조하면, 본 발명의 일 실시예에 따른 박막 트랜지스터 제조 방법은 비정질 실리콘층(121)의 탈수소 공정을 수행하기 위한 챔버 내부의 산소(131) 함량을 소정의 함량으로 감소(S210)한다.
도 3a에 도시된 바와 같이, 탈수소 공정을 수행하기 위한 챔버 내부에는 다양한 이종 원소(130)들이 존재할 수 있다. 예를 들어, 탈수소 공정을 수행하기 위한 챔버 내부에는 산소(131), 황(132), 붕소(133) 및 암모니아(134) 등의 다양한 이종 원소(130)들이 존재할 수 있다. 이종 원소(130)들은 비정질 실리콘층(121)과 반응을 일으키진 않지만, 비정질 실리콘층(121)의 표면에 흡착될 수 있는 원소들을 의미한다. 챔버 내부에는 다양한 이종 원소(130)들이 존재하지만, 산소(131)의 함량이 특히 많을 수 있다. 구체적으로, 산소(131)는 챔버 내부에 200,000ppm 이상 함유될 수 있다. 산소(131)는 비정질 실리콘층(121) 표면에 흡착되어 비정질 실리콘층(121)의 결정화를 방해할 수 있으므로, 기판(111)이 챔버 내로 투입되기 전 챔버 내부의 산소(131) 함량은 소정의 함량으로 감소될 필요가 있다.
구체적으로, 챔버 내부의 산소(131) 함량은 100ppm 이하로 감소될 수 있다. 챔버 내부의 산소(131) 함량을 100ppm 이하로 감소 시키기 위해, 산소 함량 제어 가스가 주입될 수 있다. 산소 함량 제어 가스는 반응성이 낮은 가스로서, 비정질 실리콘층(121)의 표면에 잘 흡착되지 않는 원소로 구성된 가스가 사용될 수 있다. 예를 들어, 도 3a에 도시된 바와 같이, 질소 가스(N2)가 산소 함량 제어 가스로 사용될 수 있다. 그러나, 산소 함량 제어 가스가 질소 가스(N2)로 한정되는 것은 아니며, 반응성이 낮고, 비정질 실리콘층(121)의 표면에 잘 흡착되지 않는 비활성 가스가 산소 함량 제어 가스로 사용될 수도 있다.
질소 가스(N2)는 챔버의 일측 면에 배치된 가스 공급부를 통해 주입되며, 챔버의 타측 면에 배치된 가스 배기부를 통해 챔버 밖으로 배출된다. 챔버 내부의 산소(131)를 포함한 이종 원소(130)들은 질소 가스(N2)의 유동을 따라 가스 배기부로 배출되며, 챔버 내부의 산소(131) 함량은 감소될 수 있다.
질소 가스(N2)는 챔버 내부의 산소(131)를 충분히 퍼지(purge)할 수 있도록 적절한 유량으로 지속적으로 공급된다. 예를 들어, 질소 가스(N2)는 150slm (Standard Liter per Minute)의 유량으로 10분 이상 지속적으로 공급될 수 있다.
앞서 언급한 바와 같이, 챔버 내부의 산소 함량은 기판(111)이 투입되기 이전에 감소될 수 있다. 이에, 도 3a에서 기판 지지대(361) 상에는 기판(111)이 배치되지 않는다. 기판 지지대(361)는 탈수소 공정 동안 기판(111)의 하부에서 기판(111)을 지지하도록 구성된다.
몇몇 실시예에서, 챔버 내부의 분위기를 진공으로 형성함으로써, 산소(131) 함량이 감소될 수 있다. 이 경우, 진공 펌프를 통해 챔버 내부의 기압이 대기압(1 atm) 이하로 낮게 만들수 있으며, 챔버 내부의 분위기가 진공 분위기가 됨에 따라 산소(131)의 함량은 낮아진다.
도 2 및 도 3b를 참조하면, 비정질 실리콘층(121)이 형성된 기판(111)을 챔버 내로 투입(S220)한다.
기판(111)은 챔버의 기판 투입구를 통해 투입되며, 챔버 내의 기판 지지부(361)에 위치된다. 비록, 도 3b에서 하나의 기판(111)이 기판 지지부(361)에 위치하고 있지만, 복수의 기판(111)들이 배치 형태(batch type)로 챔버 내에 투입될 수 있다. 이 경우, 챔버 내에는 복수의 기판 지지부(361)가 배치될 수 있다.
기판(111)이 챔버 내로 투입되는 경우, 챔버 내부의 산소(131) 함량은 100ppm 이하로 계속 유지된다. 이를 위해 산소 함량 제어 가스가 지속적으로 유입될 수 있다. 예를 들어, 가스 유입구를 통해 질소 가스(N2)가 지속적으로 유입될 수 있다. 이 경우, 가스 유입구를 통해 주입된 질소 가스(N2)가 비정질 실리콘층(121)의 표면에 영향을 미치지 않도록 도 3b에 도시된 바와 같이, 질소 가스(N-2)는 비정질 실리콘층(121)의 상부에서 유동하도록 유입된다.
질소 가스(N2)는 산소 함량을 100ppm 이하로 유지하면서 비정질 실리콘층(121)의 표면에 영향이 없도록 적절한 유량으로 유입된다. 예를 들어, 질소 가스(N2)는 10 slm의 유량으로 유입될 수 있다.
챔버 내부의 산소(131) 함량은 100ppm 이하이므로, 비정질 실리콘층(121)의 표면에는 산소(131)가 거의 흡착되지 않을 수 있다. 이에, 후속되는 탈수소 공정에서 비정질 실리콘층(121)은 균일하게 결정화될 수 있다.
도 2 및 도 3c를 참조하면, 챔버 내부를 가열하여 비정질 실리콘층(121)에 대한 탈수소 공정을 수행(S330)한다.
앞서 언급한 바와 같이, 비정질 실리콘층(121)은 PECVD 방법으로 형성될 수 있으며, PECVD 방법은 실란을 소스 가스로 사용하므로, 비정질 실리콘층(121) 내에는 다량의 수소가 포함될 수 있다. 예를 들어, 수소는 비정질 실리콘의 함량 대비 13% 이상의 비율로 비정질 실리콘층(121) 내에 함유될 수 있다. 만약, 비정질 실리콘층(121) 내에 수소를 제거하지 않은 채, 비정질 실리콘층(121)을 결정화하는 경우, 수소는 폴리 실리콘층(122)의 표면을 거칠게 만들 수 있다.
구체적으로, 비정질 실리콘층(121)을 결정화하기 위해 고에너지의 레이저가 비정질 실리콘층(121)에 조사될 수 있다. 수소는 높은 증기압을 가지므로, 빠르게 증발될 수 있다. 비정질 실리콘층(121)에 레이저가 조사되어 비정질 실리콘층(121)이 용융되는 경우, 용융된 비정질 실리콘층(121)의 표면을 뚫고 수소가 증발될 수 있다. 수소가 비정질 실리콘층(121)의 표면을 뚫고 나오는 과정에서 비정질 실리콘층(121)의 표면은 울퉁불퉁하게될 수 있으며, 용융된 비정질 실리콘층(121)이 결정화되면서 울퉁불퉁한 표면이 그대로 굳어질 수 있다. 이 경우, 폴리 실리콘층(122)은 울퉁불퉁한 표면을 갖게 되며, 폴리 실리콘층(122)의 표면 거칠기는 증가될 수 있다. 폴리 실리콘층(122)의 울퉁불퉁한 표면은 전하의 이동을 방해하므로, 높은 표면 거칠기를 갖는 폴리 실리콘층(122)을 포함하는 박막 트랜지스터(120)는 저하된 소자 특성을 가지게 된다.
이러한 문제를 방지하도록 비정질 실리콘층(121)에 레이저를 조사하기 이전에 비정질 실리콘층(121) 내의 수소가 제거될 수 있다. 이를 위해, 챔버는 소정의 온도로 가열될 수 있다. 예를 들어, 챔버는 400 ℃ 내지 500 ℃의 온도로 가열될 수 있다. 이 경우, 비정질 실리콘층(121) 내의 수소는 고온의 환경에서 비정질 실리콘층(121) 내부의 실리콘-수소 결합을 끊고 증발하며, 비정질 실리콘층(121) 내의 수소 함량은 감소될 수 있다.
탈수소 공정은 비정질 실리콘층(121) 내의 수소 함량이 충분히 감소될 때까지 수행될 수 있다. 예를 들어, 탈수소 공정은 비정질 실리콘층(121) 내의 수소 함량이 비정질 실리콘 대비 1% 이하로 감소되도록 수행될 수 있다. 이를 위해 챔버는 400 ℃ 내지 500 ℃의 온도로 약, 15분간 가열될 수 있다.
한편, 탈수소 공정 동안 챔버 내부의 산소(131) 함량은 100ppm 이하로 유지될 수 있다. 이를 위해 산소 함량 제어 가스가 지속적으로 챔버 내에 유입될 수 있다. 예를 들어, 산소 함량 제어 가스는 10slm의 유량으로 탈수소 공정이 진행되는 동안 지속적으로 유입될 수 있다.
챔버 내부의 산소(131) 함량은 100ppm 이하이므로, 챔버 내부에는 미량의 산소(131)가 존재하며, 탈수소 공정에서 비정질 실리콘층(121) 표면에 흡착되는 산소(131)의 개수는 그만큼 감소될 수 있다. 이에, 산소(131)의 흡착으로 인해 폴리 실리콘층(122)의 표면 거칠기가 증가되는 것이 충분히 감소될 수 있다. 산소(131)의 흡착을 완전하게 방지하기 위해서는 이상적으로 챔버 내부에 산소(131)가 하나도 없는 환경을 만들어야 하지만, 실제적으로 이러한 환경을 만들기는 불가능하며, 공정 비용 및 시간을 증가시키는 요인으로 작용한다. 그러나, 본 발명의 일 실시예에 따른 박막 트랜지스터 제조 방법은 산소 함량 제어 가스를 10분 정도 분사함으로써, 산소(131)의 함량을 100ppm 이하 수준으로 감소시킨 후 탈수소 공정을 수행한다. 이에, 탈수소 공정의 초기부터 탈수소 공정이 종료될 때까지 비정질 실리콘층(121)에 산소(131)가 흡착되는 것을 충분히 감소시킬 수 있으며, 공정의 비용 및 시간의 증가도 최소화할 수 있다.
도 2 및 도 3d를 참조하면, 레이저를 사용하여 비정질 실리콘층(121)을 결정화함으로써, 폴리 실리콘층(122)을 형성(S340)한다.
폴리 실리콘층(122)을 형성하기 위한 레이저 어닐링 공정은 탈수소 공정을 수행하기 위한 챔버와 상이한 별도의 어닐링 챔버에서 수행될 수 있다.
레이저 어닐링 공정은 고에너지 레이저를 사용하여 수행될 수 있다. 예를 들어, 비정질 실리콘층(121)은 엑시머 레이저(excimer laser)를 사용하여 결정화될 수 있다. 구체적으로, 비정질 실리콘층(121)에 엑시머 레이저가 일정한 간격으로 라인 형태로 조사되며, 비정질 실리콘층(121)은 레이저의 에너지에 의해 용융될 수 있다. 용융된 비정질 실리콘층(121)내에는 핵생성 사이트(nucleation site)가 형성될 수 있으며, 실리콘들은 핵생성 사이트를 기준으로 결정화되어 폴리 실리콘의 결정립들을 형성한다. 이에, 폴리 실리콘층(122)이 형성된다.
이후, 폴리 실리콘층(122)은 패터닝될 수 있다. 예를 들어, 포토 리소그래피(photolithograph) 공정을 통해 폴리 실리콘층(122)이 패터닝될 수 있으며, 패터닝된 폴리 실리콘층(122)이 위치하는 영역에 박막 트랜지스터(120)가 형성된다.
한편, 패터닝된 폴리 실리콘층(122)을 덮도록 게이트 절연층(112)이 형성되고, 폴리 실리콘층(122)과 중첩하도록 게이트 전극(124)이 형성된다. 또한, 게이트 전극(124)을 마스크로 사용하여 폴리 실리콘층(122)에 불순물이 도핑되며, 게이트 전극(124) 및 게이트 절연층(112)을 덮도록 층간 절연층(113)이 형성된다. 이후, 층간 절연층(113) 및 게이트 절연층(112)을 통해 폴리 실리콘층(122)이 노출되도록 층간 절연층(113) 및 게이트 절연층(112)에 홀(hole)이 형성되고, 홀을 통해 폴리 실리콘층(122)과 접촉되는 소스 전극(125) 및 드레인 전극(126)이 형성된다. 게이트 절연층(112), 게이트 전극(124), 층간 절연층(113), 소스 전극(125) 및 드레인 전극(126)은 공지된 방법에 의해 형성될 수 있다.
비록, 본 명세서에서 폴리 실리콘층(122)의 막 특성을 향상시키기 위해 탈수소 공정을 수행하기 위한 챔버 내부의 산소 함량을 소정의 함량으로 제어되는 특징이 설명되어 있으나, 산소 함량 제어 가스는 챔버 내의 산소 함량뿐 아니라 챔버 내의 다양한 이종 원소(130)들을 퍼지하도록 구성될 수 있으며, 탈수소 공정에서 비정질 실리콘층(121)의 표면에 흡착되어 폴리 실리콘층(122)의 막 특성을 저하시키는 모든 이종 원소(130)들은 산소 함량 제어 가스에 의해 퍼지될 수 있다.
본 발명의 일 실시예에 따른 박막 트랜지스터 제조 방법은 비정질 실리콘층(121)에 대한 탈수소 공정을 수행하기 이전에 탈수소 공정을 위한 챔버 내부의 분위기를 제어한다. 구체적으로, 본 발명의 일 실시예에 따른 박막 트랜지스터 제조 방법은 챔버 내부의 산소(131)의 함량을 소정의 함량으로 감소시킨다. 챔버 내부의 산소(131) 함량을 조절하기 위해 산소 함량 조절 가스가 챔버 내부로 유입되거나, 챔버 내부의 압력을 1 atm 이하로 낮추어 챔버 내부의 상태를 진공 상태로 형성할 수 있다. 챔버 내부의 산소(131) 함량은 100ppm 이하로 감소될 수 있다. 탈수소 공정에서도 챔버 내부의 산소(131) 함량은 100ppm 이하로 유지될 수 있다. 이 경우, 탈수소 공정 동안 비정질 실리콘층(121)의 표면에 산소(131)가 흡착되는 것이 최소화될 수 있고, 레이저 어닐링 공정을 통해 형성된 폴리 실리콘층(122)은 낮은 표면 거칠기 및 균일한 크기로 성장된 폴리 실리콘 그레인들을 가질 수 있다. 그러나, 산소(131) 함량이 제어되지 않은 챔버에서 탈수소 공정이 수행되는 경우, 탈수소 공정 동안 비정질 실리콘층(121)의 표면에 다량의 산소(131)가 흡착될 수 있고, 이로 인해, 폴리 실리콘층(122)의 표면 거칠기가 증가되고, 실리콘 결정립의 크기가 불균일해 지며, 실리콘 결정립 내에 결함이 발생될 수 있다. 이에 대한 보다 상세한 설명을 위해 도 4a 내지 도 4c를 참조한다.
도 4a 내지 도 4c는 일반적인 박막 트랜지스터 제조 방법을 설명하기 위한 개략적인 단면도들이다.
도 4a 내지 도 4c를 참조하면, 탈수소 공정에서 산소(131)의 함량이 제어되지 않는 경우, 폴리 실리콘층(122)은 높은 표면 거칠기를 가질 수 있으며, 불균일한 크기와 배열의 실리콘 결정립을 가질 수 있다.
구체적으로, 도 4a에 도시된 바와 같이, 산소(131)의 함량이 제어되지 않은 챔버에는 산소(131)가 200,000ppm 이상 함유될 수 있다. 다량의 산소(131)가 함유된 챔버에서 탈수소 공정이 수행될 경우, 고온의 챔버 분위기에서 산소(131)가 활발하게 움직이면서 비정질 실리콘층(121)의 표면에 쉽게 흡착될 수 있다.
탈수소 공정이 종료된 이후, 도 4b에 도시된 바와 같이, 산소(131)가 흡착된 상태에서 비정질 실리콘층(121)에 레이저가 조사될 수 있으며, 이 경우, 비정질 실리콘층(121)의 표면에 흡착된 산소(131)가 레이저 어닐링 공정에서 레이저의 에너지를 일부 흡수하거나 레이저를 산란시킬 수 있다. 이 경우, 산소(131)로 인해 레이저 에너지가 비정질 실리콘층(121)에 재대로 전달되지 못하게 되며, 비정질 실리콘층(121)이 균일하게 용융되지 못할 수 있다. 따라서, 용융된 비정질 실리콘층(121) 내의 핵생성 사이트(NS)는 불균일하게 형성될 수 있다.
비정질 실리콘층(121) 내의 실리콘들은 불균일하게 형성된 핵생성 사이트(NS)를 기준으로 결정화되어 실리콘 결정립을 형성하므로, 도 4c에 도시된 바와 같이, 실리콘 결정립은 불균일한 크기로 형성될 수 있다. 또한, 불균일하게 형성된 핵생성 사이트(NS)를 기준으로 실리콘들이 결정화됨에 따라, 실리콘 결정립의 배열이 불균일해질 수 있고, 실리콘 결정립 내부에는 다수의 결함들이 생성될 수 있다.
한편, 비정질 실리콘층(121)의 표면에 흡착된 산소(131)들이 레이저 어닐링 공정에서 레이저의 에너지를 흡수하므로, 산소(131)들이 흡착된 부분의 비정질 실리콘의 용융 정도와 산소(131)들이 흡착되지 않은 부분의 비정질 실리콘층의 용융 정도가 서로 상이해질 수 있다. 액상으로 용융되었던 비정질 실리콘은 고상으로 상변태되면서 부피가 팽창될 수 있으며, 산소(131)들이 흡착된 부분의 비정질 실리콘의 부피 팽창 정도는 산소(131)들이 흡착되지 않은 부분의 비정질 실리콘의 부피 팽창 정도와 상이할 수 있다. 이러한 팽창의 차이로 인해 폴리 실리콘층(122)은 도 4c에 도시된 바와 같이, 울퉁불퉁한 표면을 가지게되며, 불균일한 크기, 뷸균일한 배열 및 결함(D)을 갖는 실리콘 결정립(G)을 포함하게된다. 이로 인해 폴리 실리콘층(122)의 막 특성은 저하된다.
상술한 폴리 실리콘층(122)의 저하된 막 특성으로 인해 폴리 실리콘층(122)의 전하 이동은 방해될 수 있으며, 폴리 실리콘층(122)을 통해 흐르는 전류량을 감소시킬 수 있다. 따라서, 저하된 막 특성을 갖는 폴리 실리콘층(122)을 포함하는 박막 트랜지스터(120)는 우수한 막 특성을 갖는 폴리 실리콘층(122)을 포함하는 박막 트랜지스터(120)에 비해 전하를 원할하게 전달하지 못할 수 있으며, 소자 특성이 저하된다.
또한, 레이저 어닐링 공정에서 레이저는 일정한 간격의 라인 형태로 조사되므로, 폴리 실리콘층(122)의 표면에는 레이저가 조사되는 라인을 따라 줄무늬 형태의 굴곡이 형성될 수 있다. 구체적으로, 산소(131)가 흡착된 영역에 라인 형태의 레이저가 조사되는 경우, 산소(131)가 레이저 에너지를 일부 흡수할 뿐만 아니라 산소(131)에 의해 레이저가 산란되는 문제도 발생될 수 있다. 이 경우, 산소(131)가 비교적 많이 흡착된 영역에서 레이저가 많이 산란될 수 있고, 레이저가 조사되는 라인 상의 비정질 실리콘들은 상대적으로 덜 용융될 수 있다. 앞서 언급한 바와 같이, 비정질 실리콘의 용융 정도에 따라 비정질 실리콘이 결정화되면서 발생되는 부피 팽창의 정도가 상이해질 수 있으므로, 폴리 실리콘층(122)의 표면은 레이저가 조사되는 라인을 따라 굴곡지게 형성될 수 있다. 라인 형태로 굴곡진 표면을 갖는 폴리 실리콘층(122)은 패터닝되어 박막 트랜지스터(120)로 형성된다. 특히, 박막 트랜지스터(120)는 매트릭스 형태의 서브-화소를 구성하도록 매트릭스 형태로 형성되므로, 특정 라인 상의 박막 트랜지스터(120)는 막 특성이 저하된 폴리 실리콘층(122)을 포함할 수 있다. 따라서, 특정 라인 상의 박막 트랜지스터(120)들은 다른 영역의 박막 트랜지스터(120)에 비해 저하된 소자 특성을 가질 수 있다. 앞서 언급한 바와 같이, 저하된 소자 특성을 갖는 박막 트랜지스터(120)는 정상적인 특성을 갖는 박막 트랜지스터(120)에 비해 전류를 잘 전달하지 못하므로, 저하된 소자 특성을 갖는 박막 트랜지스터(120)와 연결된 유기 발광 다이오드(140)는 정상적인 특성을 갖는 박막 트랜지스터(120)와 연결된 유기 발광 다이오드(140)에 비해 낮은 계조로 발광할 수 있다. 이에, 유기 발광 표시 장치에는 줄무늬 형태의 얼룩이 발생된다.
그러나, 본 발명의 일 실시예에 따른 박막 트랜지스터 제조 방법은 탈수소 공정을 수행하기 이전에 챔버 내부의 산소(131) 함량을 100ppm 이하로 감소시키므로, 비정질 실리콘층(121)의 표면에 흡착되는 산소(131)의 양은 감소될 수 있다. 이에, 레이저 어닐링 공정에서 비정질 실리콘층(121)의 표면에 흡착된 산소(131)에 의한 레이저 에너지 흡수는 최소화될 수 있다. 따라서, 비정질 실리콘층(121)은 거의 균일한 에너지를 받게 되며, 핵생성 사이트(NS)들은 용융된 비정질 실리콘층(121) 내에서 균일하게 형성될 수 있다. 이에, 실리콘의 결정화는 균일하게 발생되며, 결정화된 실리콘 결정립(G)은 균일한 크기로 성장될 수 있고, 실리콘 결정립(G)의 배열은 균일해질 수 있다. 또한, 균일하게 형성된 핵생성 사이트(NS)를 기준으로 실리콘들이 결정화되므로, 실리콘 결정립(G) 내의 결함(D)의 개수도 감소될 수 있다. 또한, 비정질 실리콘층(121)의 실리콘들은 균일한 에너지로 용융되므로, 부피 팽창의 정도는 균일할 수 있으며, 폴리 실리콘층(122)의 표면 거칠기는 낮아진다.
한편, 비정질 실리콘층(121)의 표면에 흡착되는 산소(131)의 양이 감소되는 정도는 비정질 실리콘층(121)에 존재하는 실리콘-산소 결합의 개수와 폴리 실리콘층(122)에 존재하는 실리콘-산소 결합의 개수를 서로 비교함으로써 알 수 있다. 구체적으로, 탈수소 공정을 위한 챔버 내부의 산소 함량을 100ppm 이하로 감소시킨 경우, 폴리 실리콘층(122)에 존재하는 실리콘-산소 결합의 개수는 결정화 이전의 비정질 실리콘층(121)에 존재하는 실리콘-산소 결합의 개수보다 감소될 수 있다. 예를 들어, 폴리 실리콘층(122)의 실리콘-산소 결합 개수는 결정화 이전의 비정질 실리콘층(121)에 존재하는 실리콘-산소 결합 개수 대비 92% 수준으로 감소된다. 반면, 탈수소 공정을 위한 챔버 내부의 산소 함량을 제어하지 않은 경우, 챔버 내부에는 200,000ppm 이상의 산소가 포함될 수 있고, 비정질 실리콘층(121)의 표면에는 다량의 산소가 흡착될 수 있다. 이에, 폴리 실리콘층(122)은 결정화 이전의 비정질 실리콘층(121) 내에 존재하는 실리콘-산소의 결합 개수보다 많은 수의 실리콘-산소 결합을 포함할 수 있다. 예를 들어, 폴리 실리콘층(122)에 존재하는 실리콘-산소 결합 개수는 결정화 이전의 비정질 실리콘층(121)에 존재하는 실리콘-산소 결합 개수 대비 145% 수준으로 증가될 수 있다. 즉, 챔버 내부의 산소 함량을 제어하지 않은 경우, 탈수소 공정에서 비정질 실리콘층(121)에 산소(131)가 흡착되어 폴리 실리콘층(122) 내에서 실리콘-산소 결합 개수를 증가시키는 것을 알 수 있다. 이 경우, 비정질 실리콘층(121) 및 폴리 실리콘층(122)의 실리콘-산소 결합 개수는 dynamic SIMS(Secondary Ion Mass Spectrometer)를 통해 측정될 수 있다.
탈수소 공정에서 산소의 함량을 제어함에 따라 개선되는 폴리 실리콘층(122)의 표면 거칠기를 설명하기 위해 도 5를 함께 참조한다.
도 5는 본 발명의 일 실시예에 따른 박막 트랜지스터에 포함된 폴리 실리콘층의 개선된 표면 거칠기를 설명하기 위한 그래프이다.
도 5는 탈수소 공정에서 산소 함량을 제어함에 따라 달라지는 폴리 실리콘층의 표면 거칠기를 나타내는 그래프이다. 도 5의 그래프는 폴리 실리콘층의 표면 거칠기를 상기 [수학식 1]을 통해 산출함으로써 얻어졌다. 구체적으로, 가로 730mm 세로 920mm 크기의 기판 상에 비정질 실리콘층을 500 Å의 두께로 형성하고, 상이한 함량의 산소를 갖는 챔버에서 430 ℃의 온도로 15분간 비정질 실리콘층에 대한 탈수소 공정을 수행하고, 엑시머 레이저를 이용해 비정질 실리콘층을 결정화함으로써 폴리 실리콘층을 형성한 후 폴리 실리콘층에 대한 표면 거칠기를 측정하였다.
도 5를 참조하면, 탈수소 공정을 수행하기 위한 챔버 내부의 산소 함량에 따라 폴리 실리콘층의 표면 거칠기가 변함을 알 수 있다. 챔버 내부의 산소 함량을 제어하지 않은 경우, 챔버 내부에는 200,000ppm 이상의 산소가 존재하며, 그 챔버에서 탈수소 공정을 수행함으로써 형성된 폴리 실리콘층은 17.095nm의 표면 거칠기를 갖는다. 이에 반해, 챔버 내부의 산소 함량을 100ppm 이하로 감소시킨 후, 탈수소 공정을 수행함으로써 형성된 폴리 실리콘층은 3.2nm 수준의 표면 거칠기를 갖는다. 즉, 탈수소 공정을 수행하기 위한 챔버 내부의 산소 함량을 100ppm 이하로 감소시키는 경우, 비정질 실리콘층 표면에 흡착되는 산소의 양은 현저하게 감소되므로, 흡착된 산소에 의한 레이저 에너지 흡수 및 레이저 산란이 최소화될 수 있고, 비정질 실리콘층은 균일하게 결정화될 수 있다. 이에, 폴리 실리콘층의 표면 거칠기는 감소될 수 있다. 탈수소 공정의 분위기를 제어함으로써 개선되는 폴리 실리콘층의 표면 거칠기는 도 6a 및 도 6b의 AFM(Atomic-Force Microscopy) 이미지를 참조하여 더욱 분명하게 알 수 있다.
도 6a 내지 6b는 본 발명의 일 실시예에 따른 박막 트랜지스터에 포함된 폴리 실리콘층의 개선된 표면 거칠기를 설명하기 위한 AFM 이미지이다. 구체적으로, 도 6a의 AFM 이미지는 200,000ppm 이상의 산소를 포함하는 챔버에서 탈수소 공정을 수행한 이후, 결정화된 폴리 실리콘층의 표면 거칠기를 나타낸다. 도 6b의 AFM 이미지는 100ppm 이하의 산소를 포함하는 챔버에서 탈수소 공정을 수행한 이후, 결정화된 폴리 실리콘층의 표면 거칠기를 나타낸다. 도 6a 및 도 6b를 참조하면, 폴리 실리콘층의 표면 거칠기는 챔버 내부의 산소 함량을 100ppm 이하로 낮춤으로써 개선됨을 알 수 있다.
또한, 탈수소 공정을 위한 챔버 내부의 산소 함량을 100ppm 이하로 낮추는 경우, 비정질 실리콘은 균일하게 결정화되므로, 실리콘 결정립의 크기 및 배열은 균일해질 수 있고, 실리콘 결정립 내의 결함은 현저하게 감소될 수 있다. 이러한 효과는 도 7a 및 도 7b의 SEM 이미지를 통해 분명하게 알 수 있다.
도 7a 내지 도 7b는 본 발명의 일 실시예에 따른 박막 트랜지스터에 포함된 폴리 실리콘층의 개선된 결정화 균일도를 설명하기 위한 SEM(Scanning Electron Microscope) 이미지들이다. 구체적으로, 도 7a의 SEM 이미지는 200,000ppm 이상의 산소를 포함하는 챔버에서 탈수소 공정을 수행한 이후, 결정화된 폴리 실리콘층의 실리콘 결정립을 나타낸다. 도 7b의 SEM 이미지는 100ppm 이하의 산소를 포함하는 챔버에서 탈수소 공정을 수행한 이후, 결정화된 폴리 실리콘층의 실리콘 결정립을 나타낸다. 도 7a 및 도 7b를 참조하면, 폴리 실리콘층의 실리콘 결정립의 크기 및 배열은 챔버 내부의 산소 함량을 100ppm 이하로 감소시킴으로써, 균일하게 됨을 알 수 있으며, 실리콘 결정립 내의 결함의 개수도 챔버 내부의 산소 함량을 100ppm 이하로 감소시킴으로써 감소됨을 알 수 있다.
한편, 앞서 언급한 바와 같이, 폴리 실리콘층의 표면 거칠기가 10nm 이하인 경우, 폴리 실리콘층은 충분히 우수한 막 특성을 가지며, 박막 트랜지스터의 소자 특성은 개선될 수 있다. 즉, 도 5에 도시된 바와 같이, 탈수소 공정 이전에 챔버 내의 산소 함량을 300ppm 수준으로 감소시키는 경우, 폴리 실리콘층의 표면 거칠기는 10nm 이하로 감소될 수 있다. 그러나, 비정질 실리콘층에 대한 레이저 어닐링 공정이후, 유기 발광 표시 장치에 나타나는 줄무늬 얼룩을 최소화하기 위해서는 챔버 내의 산소 함량을 100ppm 수준으로 감소시키는 것이 바람직하다.
구체적으로, 비정질 실리콘층의 표면에 흡착된 산소는 레이저 어닐링 공정에서 라인 형태로 조사되는 레이저의 에너지를 흡수하고, 레이저를 산란하므로, 폴리 실리콘층의 표면에 줄무늬 형태의 굴곡을 형성한다. 그러나, 탈수소 공정을 위한 챔버 내부의 산소 함량을 감소시키는 경우, 비정질 실리콘층의 표면에 흡착되는 산소의 개수가 감소되므로, 산소에 의한 레이저 에너지 흡수 및 레이저 산란은 현저하게 감소될 수 있고, 이에, 줄무늬 형태의 굴곡은 최소화될 수 있다. 줄무늬 형태의 굴곡이 최소화된 폴리 실리콘층은 패터닝되어 매트릭스 형태의 박막 트랜지스터를 형성하므로, 유기 발광 표시 장치의 박막 트랜지스터들은 모두 유사한 소자 특성을 갖는다. 따라서, 동일한 데이터 전압에 응답하여 박막 트랜지스터들은 동일한 구동 전류를 전달하며, 이에, 각각의 박막 트랜지스터들에 연결된 각각의 유기 발광 다이오드들은 동일한 계조로 발광하게된다. 이에, 유기 발광 표시 장치에서 발생되는 줄무늬 형태의 얼룩은 최소화될 수 있다. 구체적으로, 하기 [표 1]에 도시된 바와 같이, 본 발명의 일 실시예에 따른 박막 트랜지스터의 제조 방법으로 제조된 폴리 실리콘층은 비교예에 따른 박막 트랜지스터 제조 방법으로 제조된 폴리 실리콘층에 비해 감소된 줄무늬 굴곡을 갖는다.
구분 세로줄 개수 가로줄 개수
비교예 29 5
실시예 7 4
[표 1]에서 본 발명의 일 실시예에 따른 폴리 실리콘층은 가로 730mm 세로 920mm 크기의 기판 상에 비정질 실리콘층을 500 Å의 두께로 형성하고, 100ppm 이하의 산소를 갖는 챔버에서 430 ℃의 온도로 15분간 비정질 실리콘층에 대한 탈수소 공정을 수행하고, 엑시머 레이저를 이용해 비정질 실리콘층을 결정화함으로써 형성되었다. 반면, 비교예에 따른 폴리 실리콘층은 가로 730mm 세로 920mm 크기의 기판 상에 비정질 실리콘층을 500 Å의 두께로 형성하고, 200,000ppm 이상의 산소를 갖는 챔버에서 430 ℃의 온도로 15분간 비정질 실리콘층에 대한 탈수소 공정을 수행하고, 엑시머 레이저를 이용해 비정질 실리콘층을 결정화함으로써 형성되었다. [표 1]의 줄무늬는 폴리 실리콘층의 표면의 줄무늬 개수를 육안으로 카운트함으로써 도출되었다.
[표 1]을 참조하면, 200,000ppm 이상의 산소 함량을 갖는 챔버에서 탈수소 공정이 수행된 경우, 폴리 실리콘층의 줄무늬 형태의 굴곡은 세로줄이 29개 가로줄이 5개 발생됨을 알 수 있다. 이에 반해, 100ppm 이하의 산소 함량을 갖는 챔버에서 탈수소 공정이 수행된 경우, 폴리 실리콘층의 줄무늬 형태의 굴곡은 세로줄이 7개 가로 줄이 4개 발생됨을 알 수 있다. 즉, 탈수소 공정의 분위기 제어가 폴리 실리콘층의 표면 굴곡을 감소시킴을 알 수 있다.
또한, 탈수소 공정을 위한 챔버 내부의 산소 함량을 100ppm 이하로 낮추는 경우, 폴리 실리콘층의 막 특성을 개선될 수 있으므로, 이러한 폴리 실리콘층을 포함하는 박막 트랜지스터는 우수한 소자 특성을 갖는다. 구체적으로, 폴리 실리콘층의 막 특성이 개선되는 경우, 폴리 실리콘층의 표면 거칠기는 낮아지므로, 폴리 실리콘층을 덮는 게이트 절연층의 파괴 전압(breakdown voltage)은 향상될 수 있다.
만약, 탈수소 공정을 위한 챔버 내부의 산소 함량이 제어되지 않는 경우, 탈수소 공정에서 다수의 산소가 비정질 실리콘층 표면에 흡착되므로, 폴리 실리콘층의 막 특성은 저하될 수 있다. 이 경우, 폴리 실리콘층은 높은 표면 거칠기를 가지므로, 폴리 실리콘층의 표면에는 날카로운 부분이 형성될 수 있다. 한편, 폴리 실리콘층 상에 게이트 절연층이 형성되고, 게이트 절연층 상에 게이트 전극이 형성된다. 게이트 전극에 소정의 전압이 인가된 경우, 게이트 전극과 폴리 실리콘층의 날카로운 돌출 부분 사이에 소정의 전압에 의한 아크(arc)가 발생될 수 있다. 이 경우, 아크가 발생된 영역의 게이트 절연층에 전하들이 집중되면서 게이트 절연층에 절연 파괴가 발생될 수 있다. 폴리 실리콘층의 표면에 날카로운 부분이 많을수록 상술한 아크는 많이 발생하게 되므로, 게이트 절연층의 절연 파괴는 상대적으로 용이하게 발생될 수 있다. 이에, 표면 거칠기가 높은 폴리 실리콘층 상의 게이트 절연층은 상대적으로 낮은 파괴 전압을 갖는다. 폴리 실리콘층의 높은 표면 거칠기로 인해 게이트 절연층이 낮은 파괴 전압을 갖는 경우, 박막 트랜지스터는 높은 게이트 전압에 의해 쉽게 파괴될 수 있으므로, 박막 트랜지스터의 신뢰성은 낮아지게된다.
반면, 탈수소 공정을 수행하기 위한 챔버 내부의 산소 함량을 100ppm 이하로 감소시키는 경우, 폴리 실리콘층의 막 특성은 개선되며, 폴리 실리콘층 표면에 날카로운 부분의 개수는 감소될 수 있다. 이에, 게이트 전극과 폴리 실리콘층 사이의 아크는 적게 발생되며, 게이트 절연층의 파괴 전압은 향상될 수 있다.
구체적으로, 게이트 절연층의 파괴 전압은 하기 [표 2]에 도시된 바와 같이, 향상된다.
비교예 실시예
파괴 전압 97.75 V 104.5 V
[표 2]에서, 본 발명의 일 실시예에 따른 박막 트랜지스터는 가로 730mm 세로 920mm 크기의 기판 상에 비정질 실리콘층을 500 Å의 두께로 형성하고, 100ppm 이하의 산소를 갖는 챔버에서 430 ℃의 온도로 15분간 비정질 실리콘층에 대한 탈수소 공정을 수행하고, 엑시머 레이저를 이용해 비정질 실리콘층을 결정화함으로써 형성되었다. 반면, 비교예에 따른 박막 트랜지스터는 가로 730mm 세로 920mm 크기의 기판 상에 비정질 실리콘층을 500 Å의 두께로 형성하고, 200,000ppm 이상의 산소를 갖는 챔버에서 430 ℃의 온도로 15분간 비정질 실리콘층에 대한 탈수소 공정을 수행하고, 엑시머 레이저를 이용해 비정질 실리콘층을 결정화함으로써 형성되었다. [표 2]의 파괴 전압은 상술한 방법에 따라 형성된 폴리 실리콘층 상에 실리콘 옥사이드(SiO2)를 사용하여 게이트 절연층을 1400 Å의 두께로 형성하고, 몰리브덴(Mo)을 사용하여 게이트 전극을 500 Å의 두께로 형성한 이후, 게이트 절연층에 절연 파괴가 발생되는 순간의 게이트 전극에 인가된 전압 값을 측정함으로써 획득되었다.
[표 2]를 참조하여 알 수 있듯, 탈수소 공정을 수행하기 위한 챔버 내의 산소 함량을 100ppm 이하로 낮춘 경우, 게이트 절연층의 파괴 전압은 챔버 내의 산소 함량을 제어하지 않은 경우에 비해 6.75V 상승됨을 알 수 있다. 즉, 챔버 내의 산소 함량을 100ppm 이하로 낮춘 경우, 게이트 절연층의 파괴 전압이 상승될 수 있으며, 박막 트랜지스터의 전압에 대한 내구성은 향상될 수 있다.
본 발명의 일 실시예에 따른 박막 트랜지스터 제조 방법은 탈수소 공정을 수행하기 위한 챔버 내부의 산소 함량을 소정의 함량으로 감소시키며, 챔버 내부의 산소 함량은 산소 함량 제어 가스에 의해 조절될 수 있다. 따라서, 탈수소 공정을 수행하기 위한 챔버는 챔버 내부의 산소가 산소 함량 제어 가스에 의해 용이하게 퍼지될 수 있도록 특유의 구조를 갖는다. 이하에서는 도 8 내지 도 10을 참조하여, 탈수소 공정을 위한 챔버의 구조를 설명한다.
도 8은 본 발명의 일 실시예에 따른 박막 트랜지스터 제조를 위한 탈수소 장치를 설명하기 위한 개략적인 사시도이다. 도 9a는 도 8의 XI-XI'에 대한 개략적인 단면도이다. 도 9b는 도 9a의 A영역에 대한 부분 확대 단면도이다. 도 10은 도 8의 X-X'에 대한 개략적인 단면도이다.
도 8 내지 도 10을 참조하면, 박막 트랜지스터 제조를 위한 탈수소 장치 (800)는 비정질 실리콘층에 대한 탈수소 공정을 수행하기 위한 챔버(810), 기판 지지대(861), 가스 공급부(850), 가스 배기부(840), 기판 투입구(805), 셔터부(820) 및 셔터 개폐부(861)를 포함한다.
챔버(810)는 도 9a 및 도 10에 도시된 바와 같이, 외벽(811), 내벽(814), 가열 부재(812), 단열 부재(813)을 포함한다. 외벽(811)은 챔버(810) 내의 엘리먼트들을 보호한다. 외벽(811)은 가열 부재(812)를 둘러싸며, 가열 부재(812)에서 발생된 열이 외부로 세어나가지 않도록 내열성이 우수한 재료로 구성될 수 있다.
가열 부재(812)는 외벽(811)의 내측에 배치되며, 챔버(810) 내부를 가열한다. 가열 부재(812)는 전기저항 발열체를 포함하며, 기판 투입구(805)가 배치된 영역을 제외한 챔버(810)의 나머지 영역을 둘러싸도록 배치된다.
단열 부재(813)는 가열 부재(812)의 내측에 배치되며, 챔버(810) 내의 열이 외부로 빠져나가지 못하도록 챔버(810) 내부를 단열한다. 단열 부재(813)는 내열성이 우수한 석영(quartz)으로 이루어질 수 있다. 그러나, 단열 부재(813)의 구성 재료가 석영으로 한정되는 것은 아니며, 단열 부재(813)는 내열성이 우수한 다양한 재료로 형성될 수 있다.
내벽(814)은 챔버(810) 내부 공간을 정의하며, 단열 부재(813)의 내측에 배치된다. 내벽(814)은 가열 부재(812)에서 발생된 열을 잘 전달할 수 있도록 열 전도율이 높은 재료로 구성될 수 있다.
기판 지지대(861)는 챔버(810) 내부에서 기판(111)을 지지한다. 기판 지지대(861)는 내벽(814)에 결합되어 기판(111)의 일면을 지지하며, 복수의 기판(111)이 배치 형태로 삽입되도록 내벽(814)의 측면을 따라 배치된다.
가스 공급부(850)는 챔버(810)의 일 측면에 배치된다. 예를 들어, 가스 공급부(850)는 챔버(810)의 일 측면에 8개 배치된다. 그러나, 가스 공급부(850)의 개수는 챔버(810)의 크기에 따라 다양하게 구성될 수 있다.
가스 공급부(850)는 도 9a에 도시된 바와 같이, 챔버(810)의 외벽(811), 가열 부재(812), 단열 부재(813) 및 내벽(814)을 관통하도록 배치된다. 가스 공급부(850)는 탈수소 공정에서 챔버(810) 내의 산소의 함량을 소정의 함량으로 제어하도록 산소 함량 제어 가스를 주입하도록 구성된다. 가스 공급부(850)는 산소 함량 제어 가스가 기판(111)의 일 측 상부에서 분사되어 기판(111)의 타 측 상부로 유동하도록 기판(111)의 일면으로부터 이격되어 배치된다. 예를 들어, 가스 공급부(850)는 배치 형태로 배치된 기판(111)들 사이 공간으로 산소 함량 제어 가스가 주입되도록 기판(111)들 사이의 일 지점에 대응되는 챔버(810)의 일 측면에 배치된다.
가스 공급부(850)는 챔버(810) 내부의 산소 함량이 소정의 함량으로 유지되도록 산소 함량 제어 가스를 적절한 유량으로 제공한다. 예를 들어, 가스 공급부(850)는 챔버(810) 내부의 산소 함량이 100ppm 이하로 유지되도록 산소 함량 제어 가스로서, 질소 가스(N2)를 150slm의 유량으로 제공할 수 있다.
도 9b에 도시된 바와 같이, 가스 공급부(850)는 유입구(853), 관통부(851), 노즐 하우징(852) 및 제1 밀봉 부재(854)를 포함한다.
유입구(853)는 챔버(810)의 외벽(811) 외측에 배치되는 플랜지(flange)이며, 산소 함량 제어 가스를 제공하도록 구성된 가스 파이프와 연결된다. 산소 함량 제어 가스는 유입구(853)를 통해 관통부(851)로 유입된다.
관통부(851)는 산소 함량 제어 가스를 챔버(810) 내부로 전달하며, 챔버(810)를 관통하도록 구성된다. 예를 들어, 관통부(851)는 챔버(810)의 외벽(811), 가열 부재(812), 단열 부재(813) 및 내벽(814)을 관통한다. 챔버(810)의 내벽(814), 단열 부재(813), 가열 부재(812) 및 외벽(811) 각각은 홀(OP)을 포함하며, 내벽(814), 단열 부재(813), 가열 부재(812) 및 외벽(811)의 홀(OP)은 서로 연결되어, 관통부(851)가 챔버(810) 내부까지 이어질 수 있도록 공간을 형성한다.
노즐 하우징(852)은 챔버(810)의 외벽(811)의 외측면에서 노출된 관통부(851)를 둘러싸도록 배치되며, 링 형태로 외벽(811)과 결합된다. 유입구(853)는 노즐 하우징(852)과 결합되며, 유입구(853)를 통해 유입된 산소 함량 제어 가스는 노즐 하우징(852)을 통해 관통부(851)로 유동한다. 즉, 노즐 하우징(852)은 유입구(853)와 관통부(851)를 연결하도록 구성된다.
제1 밀봉 부재(854)는 관통부(851)의 주위를 둘러싸며, 챔버(810) 내부의 가스가 관통부(851)의 주변에서 반출되는 것을 억제한다. 제1 밀봉 부재(854)는 우수한 밀봉을 제공할 수 있는 실리콘 재질로 이루어질 수 있으며, 제1 밀봉 부재(854)는 관통부(851)의 측면을 둘러싸도록 노즐 하우징(852)과 외벽(811) 사이에 배치될 수 있다.
앞서 언급한 바와 같이, 관통부(851)는 챔버(810)의 외벽(811), 가열 부재(812), 단열 부재(813) 및 내벽(814)에 구비된 홀(OP)을 관통하여 챔버(810)의 내부 공간과 연결된다. 공정상의 오차를 고려해 홀(OP)은 관통부(851)의 직경보다 크게 형성되며, 이에, 홀(OP)과 관통부(851) 사이에는 미세한 틈이 발생될 수 있다. 앞서 언급한 바와 같이, 홀(OP)은 챔버(810)의 내벽(814)으로부터 외벽(811)까지 연통되도록 형성되므로, 챔버(810) 내부의 가스는 홀(OP)과 관통부(851) 사이의 미세한 틈을 통해 세어나올 수 있다. 만약, 제1 밀봉 부재(854)가 없는 경우, 챔버(810) 내부의 가스는 홀(OP)과 관통부(851) 사이의 미세한 틈을 통해 챔버(810) 외부로 세어나올 수 있고, 산소 함량 제어 가스가 역류하여 세어나올 수 있다. 이 경우, 챔버(810) 내의 산소 함량은 소정의 함량으로 제어될 수 없으며, 탈수소 공정에서 비정질 실리콘층 표면에 다량의 산소가 흡착될 수 있다. 그러나, 제1 밀봉 부재(854)가 관통부(851)와 홀(OP) 사이의 틈을 밀봉하므로, 챔버(810) 내의 산소 함량 제어 가스가 역류하는 현상은 최소화될 수 있으며, 챔버(810) 내의 산소는 소정의 함량으로 감소될 수 있다.
도 9a에 도시된 바와 같이, 가스 배기부(840)는 가스 공급부(850)가 배치되는 챔버(810)의 일 측면에 마주하는 챔버(810)의 타 측면에 배치된다. 가스 배기부(840)는 가스 공급부(850)에 대응되도록 배치되며, 챔버(810)의 타 측면에 8개 배치된다. 이 경우, 가스 공급부(850)에서 주입된 산소 함량 제어 가스는 기판(111)의 일 측 상부에서 유입되어 상기 기판의 타 측 상부로 유동하며, 가스 배기부(840)를 통해 배출된다. 그러나, 가스 배기부(840)의 개수는 챔버(810)의 크기에 따라 다양하게 구성될 수 있다. 산소 함량 제어 가스는 가스 유입구(850)로 유입되어 챔버(810) 내의 산소를 퍼지하며, 산소와 함께 가스 배기부(840)로 배출된다.
가스 배기부(840)는 가스 공급부(850)와 동일한 구조를 갖는다. 즉, 가스 배기부(840)는 챔버(810)의 내벽(814), 단열 부재(813), 가열 부재(812) 및 외벽(811)을 관통하는 관통부, 관통부를 둘러싸도록 챔버(810)의 외벽(811)에 배치된 노즐 하우징 및 노즐 하우징을 통해 관통부와 연결된 유입구를 포함한다.
도 10에 도시된 바와 같이, 챔버(810)의 외벽(811), 가열 부재(812), 단열 부재(813) 및 내벽(814) 각각의 일 측면은 개방된다. 외벽(811), 가열 부재(812), 단열 부재(813) 및 내벽(814)의 개방된 일 측면에는 기판 투입구(805)가 배치된다.
기판 투입구(805)는 챔버(810)의 일측 면을 개방하여 챔버(810) 내부를 챔버(810) 외부와 연결시킨다. 즉, 기판 투입구(805)를 통해 챔버(810) 내부는 개방되며, 기판(111)은 기판 투입구(805)를 통해 챔버 내부의 기판 지지대(861)에 위치될 수 있다.
기판 투입구(805)는 챔버(810)의 외벽(811), 가열 부재(812), 단열 부재(814) 및 내벽(814)에 형성된 개구부의 노출면을 둘러싸도록 구성되며, 개구부의 모서리를 둘러싸도록 가열 부재(812)의 개구부의 노출면에서 외벽(811)을 따라 'L' 형태로 굴곡된다.
셔터부(820)는 기판 투입구(805)와 접하며, 상하로 이동하여 기판 투입구(805)를 개폐하도록 구성된다. 셔터부(820)는 기판 투입구(805)를 막는 플레이트(plate) 형태이며, 셔터 개폐부(830)와 연결된다. 셔터부(820)는 챔버(810) 외벽(811)의 개구부를 따라 'L'형태로 굴곡된 기판 투입구(805)의 일 부분과 접하며, 챔버(810)의 외벽(811)을 따라 상하로 이동된다.
셔터 개폐부(830)는 셔터부(820)의 일 면에 연결되고, 셔터부(820)를 상하로 이동시킨다.
셔터부(820)가 기판 투입구(805)를 닫은 상태에서 셔터부(820), 챔버(810)의 외벽(811) 및 기판 투입구(805) 사이의 틈을 밀봉하도록 제2 밀봉 부재(806)가 배치된다. 제2 밀봉 부재(806)는 기판 투입구(805)와 챔버(810)의 외벽(811) 사이에 발생될 수 있는 틈 및 셔터부(820)와 기판 투입구(805) 사이에 발생될 수 있는 틈을 밀봉한다. 제2 밀봉 부재(806)는 우수한 밀봉을 제공할 수 있는 실리콘 재질로 이루어질 수 있으며, 제2 밀봉 부재(806)에 의해 셔터부(820), 외벽(811) 및 기판 투입구(805) 사이에 발생될 수 있는 틈은 치밀하게 밀봉될 수 있다.
이 경우, 탈수소 공정에서 기판 투입구(805)와 외벽(811) 사이의 미세한 틈 또는 셔터부(820)와 기판 투입구(805) 사이의 미세한 틈을 통해 산소와 같은 이종 원소가 유입되는 것이 최소화될 수 있다. 즉, 제2 밀봉 부재(806)는 기판 투입구(805)가 닫힌 상태에서 셔터부(820), 외벽(811) 및 기판 투입구(805) 사이를 밀봉하므로, 기판 투입구(805)는 외부로부터 완전하게 닫힐 수 있으며, 챔버(810) 내부는 외부 환경으로부터 밀폐될 수 있다.
한편, 도 10에 도시된 바와 같이, 챔버(810)의 외벽(811)의 일부분은 분리되도록 구성될 수 있다. 예를 들어, 외벽(811)은 제1 부분(811a) 및 제2 부분(811b)로 구성되며, 제2 부분(811b)은 제1 부분(811a)로부터 분리되도록 구성된다. 제1 부분(811a)으로부터 제2 부분(811b)이 분리된 경우, 제2 부분(811b)이 제거된 부분을 통해 가열 부재(812)가 노출될 수 있으며, 챔버(810)의 엘리먼트들을 수리하기 위한 물리적 공간이 확보될 수 있다.
몇몇 실시예에서, 외벽(811)의 제1 부분(811a) 및 제2 부분(811b) 사이에 제3 밀봉 부재(815)가 삽입될 수 있다. 제3 밀봉 부재(815)는 제1 부분(811a) 및 제2 부분(811b) 사이의 틈을 밀봉하며, 제1 부분(811a)과 제2 부분(811b) 사이로 산소와 같은 이종 원소가 유입되는 것을 최소화한다. 이에, 챔버(810) 내부는 외부 환경으로부터 보다 치밀하게 밀폐될 수 있다.
또한, 몇몇 실시예에서, 챔버(810)는 그 내부의 압력을 1 atm 이하로 낮추도록 압력 제어부를 더 포함할 수 있다. 이 경우, 탈수소 공정 이전에 압력 제어부는 챔버(810) 내부의 환경을 1 atm 이하로 낮출 수 있고, 챔버(810) 내부의 산소 함량은 100ppm 이하로 감소될 수 있다. 압력 제어부는 챔버(810)의 외벽(811), 가열 부재(812), 단열 부재(813) 및 내벽(814)을 관통하는 진공 파이프 및 진공 펌프를 포함할 수 있다. 이 경우, 진공 펌프에 의해 챔버(810) 내의 산소는 제거될 수 있고, 챔버(810) 내의 압력은 1 atm 이하로 감소될 수 있다.
본 발명의 일 실시예에 따른 박막 트랜지스터 제조를 위한 탈수소 장치(800)는 챔버(810)의 일 측면에 배치되어 탈수소 공정에서 챔버(810) 내부의 산소 함량을 소정의 함량으로 제어하도록 산소 함량 제어 가스를 주입하도록 구성된 가스 공급부(850) 및 산소 함량 제어 가스를 배기하도록 구성된 가스 배기부(840)를 포함한다. 이에, 탈수소 공정 동안 챔버(810) 내부의 산소 함량은 낮은 함량으로 유지될 수 있으며, 탈수소 공정 동안 기판(111) 상의 비정질 실리콘층 표면에 산소가 흡착되는 문제가 최소화될 수 있다.
특히, 가스 공급부(850)와 가스 배기부(840)는 기판(111)의 일면으로부터 이격되므로, 가스 공급부(850)에서 유입된 산소 함량 제어 가스는 기판(111)의 일 측 상부에서 분사되어 기판(111)의 타 측 상부로 유동할 수 있다. 이에, 산소 함량 제어 가스에 의한 비정질 실리콘층 표면의 타격은 최소화될 수 있다. 만약, 가스 공급부(850) 및 가스 배기부(840)가 기판(111)의 일면으로부터 이격되지 않는다면, 가스 공급부(850)에서 공급된 산소 함량 제어 가스는 비정질 실리콘층의 표면을 타격할 수 있다. 비록, 산소 함량 제어 가스는 반응성이 낮아 비정질 실리콘층의 표면에 흡착이 잘 되지 않지만, 지속적으로 산소 함량 제어 가스가 비정질 실리콘층의 표면을 타격하는 경우, 비정질 실리콘층의 표면에 영향을 줄 수 있고, 레이저 어닐링 공정 이후, 폴리 실리콘층의 막 특성을 저하시킬 수 있다. 그러나, 본 발명의 일 실시예에 따른 탈수소 장치(800)는 기판(111)의 일면으로부터 이격된 가스 공급부(850) 및 가스 배기부(840)를 포함하므로, 비정질 실리콘층의 표면에 영향을 주지 않으면서 챔버(810) 내부의 산소 함량을 효과적으로 감소시킬 수 있다.
또한, 본 발명의 일 실시예에 따른 탈수소 장치(800)는 제1 밀봉 부재(854), 제2 밀봉 부재(806) 및 제3 밀봉 부재(815)를 포함한다. 제1 밀봉 부재(854)는 가스 공급부(850)의 관통부(851) 주변에서 챔버(810) 내부의 가스가 관통부(851)와 챔버(810) 내의 홀(OP)사이의 틈을 통해 역류하는 것을 억제한다. 제2 밀봉 부재(806)는 셔터부(820), 외벽(811) 및 기판 투입구(805) 사이에 배치되어, 셔터부(820)와 기판 투입구(805) 사이의 틈 또는 기판 투입구(805)와 외벽(811) 사이의 틈을 통해 산소가 유입되는 것을 최소화한다. 제3 밀봉 부재(815)는 챔버(810)의 수리를 위해 분리되는 외벽(811)의 제2 부분(811b)과 제1 부분(811a) 사이에 배치되어 제1 부분(811a)과 제2 부분(811b) 사이로 산소가 유입되는 것을 최소화한다. 이에, 탈수소 장치(800)의 챔버(810) 내의 산소 함량은 효과적으로 감소될 수 있고, 챔버(810) 내부는 외부 환경으로부터 단절되어 탈수소 공정이 보다 안정적으로 수행될 수 있다.
본 발명의 실시예들에 따른 박막 트랜지스터 제조 방법은 다음과 같이 설명될 수 있다.
본 발명의 일 실시예에 따른 박막 트랜지스터의 제조 방법은 비정질 실리콘층의 탈수소 공정을 수행하기 위한 챔버 내부의 산소 함량을 소정의 함량으로 감소시키는 단계, 비정질 실리콘층이 형성된 기판을 챔버 내로 투입하는 단계, 챔버 내부를 가열하여 비정질 실리콘층에 대한 탈수소 공정을 수행하는 단계 및 레이저를 사용하여 비정질 실리콘층을 결정화함으로써, 폴리 실리콘층을 형성하는 단계를 포함한다. 본 발명의 일 실시예에 따른 박막 트랜지스터 제조 방법은 탈수소 공정을 수행하기 위한 챔버 내부의 산소 함량을 소정의 함량으로 감소시키므로, 탈수소 공정 동안 비정질 실리콘층의 표면에 산소가 흡착되는 것을 최소화할 수 있다. 이에, 비정질 실리콘층을 결정화함으로써 형성된 폴리 실리콘층은 낮은 표면 거칠기를 가지며, 균일한 크기 및 배열을 갖는 실리콘 결정립을 포함한다. 이에, 폴리 실리콘층으로 형성되 박막 트랜지스터는 우수한 소자 특성을 갖는다.
본 발명의 다른 특징에 따르면, 챔버 내부의 산소 함량을 소정의 함량으로 감소시키는 단계는, 챔버 내부에 산소 함량 제어 가스를 주입하여 산소 함량을 100 ppm 이하로 유지하는 단계를 포함할 수 있다.
본 발명의 또 다른 특징에 따르면, 산소 함량 제어 가스는 질소(N2) 가스일 수 있다.
본 발명의 또 다른 특징에 따르면, 챔버 내부에 산소 함량 제어 가스를 주입하는 단계는, 산소 함량 제어 가스를 기판의 일 측 상부에서 주입하고, 기판의 타 측 상부로 배출배출하는 단계를 포함할 수 있다.
본 발명의 또 다른 특징에 따르면, 챔버 내부의 산소 함량을 소정의 함량으로 감소시키는 단계는, 챔버 내부의 압력을 1 atm 이하로 감소시키는 단계를 포함할 수 있다.
본 발명의 일 실시예에 따른 박막 트랜지스터 제조를 위한 탈수소 장치는 챔버, 기판 지지대, 가스 공급부 및 가스 배기부를 포함한다. 챔버는 기판 상의 비정질 실리콘층의 수소를 제거하는 탈수소 공정을 수행하기 위한 챔버이다. 기판 지지대는 기판을 지지하도록 구성된다. 가스 공급부는 탈수소 공정에서 챔버 내부의 산소 함량을 소정의 함량으로 제어하도록 산소 함량 제어 가스를 주입하도록 구성된다. 가스 배기부는 챔버 내부의 산소와 산소 함량 제어 가스를 함께 배기하도록 구성된다. 본 발명의 일 실시예에 따른 박막 트랜지스터 제조를 위한 탈수소 장치는 산소 함량 제어 가스를 주입하도록 구성된 가스 공급부 및 챔버 내부의 산소와 산소 함량 제어 가스를 함께 배기하도록 구성된 가스 배기부를 포함하므로, 탈수소 공정을 위한 챔버 내부의 산소 함량이 소정의 함량으로 감소될 수 있다. 이에, 탈수소 공정에서 비정질 실리콘층 표면에 산소 및 이종 원소가 흡착되는 것이 최소화될 수 있고, 비정질 실리콘층의 결정화에 의해 형성된 폴리 실리콘층의 막 특성은 개선될 수 있다.
본 발명의 다른 특징에 따르면, 상기 가스 공급부는 질소 가스를 주입하도록 구성되고, 가스 공급부는 질소 가스가 기판의 일 측 상부에서 분사되어 기판의 타 측 상부로 유동하도록 기판의 일면으로부터 이격될 수 있다.
본 발명의 또 다른 특징에 따르면, 가스 공급부는 챔버 내의 산소 함량이 100ppm 이하로 유지되도록 산소 함량 제어 가스를 소정의 유량으로 주입할 수 있다.
본 발명의 또 다른 특징에 따르면, 챔버 내의 압력을 제어하도록 구성된 압력 제어부를 더 포함하고, 압력 제어부는 챔버 내부의 산소 함량이 100ppm 이하가 되도록 챔버 내부의 압력을 1 atm 이하로 낮추도록 구성될 수 있다.
본 발명의 또 다른 특징에 따르면, 가스 공급부는, 산소 함량 제어 가스를 주입하는 유입구, 산소 함량 제어 가스를 챔버 내부로 전달하며, 챔버를 관통하도록 구성된 관통부, 관통부와 유입구를 연결하도록 구성된 노즐 하우징, 및 챔버 내부의 가스가 관통부의 주변에서 역류하는 것을 억제하도록 관통부 주위를 밀봉하는 제1 밀봉 부재를 포함할 수 있다.
본 발명의 또 다른 특징에 따르면, 박막 트랜지스터 제조를 위한 탈수소 장치는 챔버 내부가 챔버 외부와 연결되도록 챔버의 일측 면을 개방하고, 챔버의 외벽과 접하는 기판 투입구, 기판 투입구에 접하며, 상하로 이동하여 기판 투입구를 개폐하도록 구성된 셔터부, 및 기판 투입구가 닫힌 상태에서 기판 투입구와 챔버의 외벽 사이의 틈 및 셔터부와 기판 투입구 사이의 틈을 밀봉하도록 구성된 제2 밀봉 부재를 더 포함할 수 있다.
본 발명의 또 다른 특징에 따르면, 박막 트랜지스터 제조를 위한 탈수소 장치는 제3 밀봉 부재를 더 포함할 수 있다. 챔버의 외벽은 서로 분리되는 제1 부분 및 제2 부분을 포함하고, 제3 밀봉 부재는 외벽의 제1 부분 및 제2 부분 사이에 배치되어 제1 부분과 제2 부분 사이의 틈을 밀봉하도록 구성될 수 있다.
본 발명의 일 실시예에 따른 유기 발광 표시 장치는 기판 상의 폴리 실리콘층, 폴리 실리콘층을 덮는 게이트 절연층, 게이트 절연층 상에서 폴리 실리콘층과 중첩하는 게이트 전극, 게이트 절연층 및 게이트 전극을 덮는 층간 절연층, 층간 절연층 상에서 폴리 실리콘층과 연결된 소스 전극 및 드레인 전극, 소스 전극 및 드레인 전극을 덮는 평탄화층, 및 평탄화층 상에서 소스 전극 또는 드레인 전극과 연결된 유기 발광 다이오드(Organic Light Emission Diode; OLED)를 포함한다. 폴리 실리콘층의 표면 거칠기는 10 nm 이하이고, 폴리 실리콘층의 표면 거칠기는 기준 평면을 기준으로 측정된 폴리 실리콘층의 굴곡진 표면의 높이 값들의 rms (root mean square) 값으로 정의된다. 본 발명의 일 실시예에 따른 유기 발광 표시 장치는 낮은 표면 거칠기를 갖는 폴리 실리콘층을 구비한 박막 트랜지스터를 포함하므로, 우수한 표시 품질을 가질 수 있다. 즉, 우수한 막 특성을 갖는 폴리 실리콘층으로 형성된 복수의 박막 트랜지스터들은 모두 유사한 소자 특성을 가지므로, 박막 트랜지스터와 연결된 유기 발광 다이오드에는 유사한 구동 전류가 제공될 수 있고, 유기 발광 다이오드는 서로 동일한 계조로 발광할 수 있다. 이에, 폴리 실리콘층의 저하된 막 특성으로 인해 발현되는 줄무늬 얼룩이 현저하게 감소될 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것은 아니고, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
100: 유기 발광 표시 장치
111: 기판
112: 버퍼층
113: 게이트 절연층
114: 층간 절연층
115: 평탄화층
116: 뱅크층
120: 박막 트랜지스터
121: 비정질 실리콘층
122: 폴리 실리콘층
124: 게이트 전극
125: 소스 전극
130: 이종 원소
131: 산소
132: 황
133: 붕소
134: 암모니아
140: 유기 발광 다이오드
141: 애노드
142: 유기층
143: 캐소드
800: 탈수소 장치
805: 기판 투입구
806: 제2 밀봉 부재
810: 챔버
811: 외벽
811a: 제1 부분
811b: 제2 부분
812: 가열 부재
813: 단열 부재
814: 내벽
815: 제3 밀봉 부재
820: 셔터부
830: 셔터 개폐부
840: 가스 배기부
850: 가스 공급부
851: 관통부
852: 노즐 하우징
853: 유입구
854: 제1 밀봉 부재
361, 861: 기판 지지부
OP: 홀
NS: 핵생성 사이트
G: 실리콘 결정립
D: 결함

Claims (13)

  1. 비정질 실리콘층의 탈수소 공정을 수행하기 위한 챔버 내부의 산소 함량을 소정의 함량으로 감소시키는 단계;
    비정질 실리콘층이 형성된 기판을 상기 챔버 내로 투입하는 단계;
    상기 챔버 내부를 가열하여 상기 비정질 실리콘층에 대한 탈수소 공정을 수행하는 단계; 및
    레이저를 사용하여 상기 비정질 실리콘층을 결정화함으로써, 폴리 실리콘층을 형성하는 단계를 포함하는, 박막 트랜지스터 제조 방법.
  2. 제1항에 있어서,
    상기 챔버 내부의 산소 함량을 상기 소정의 함량으로 감소시키는 단계는,
    상기 챔버 내부의 산소 함량을 100ppm 이하로 유지하도록 상기 챔버 내부에 산소 함량 제어 가스를 주입하는 단계를 포함하는, 박막 트랜지스터 제조 방법.
  3. 제2항에 있어서,
    상기 산소 함량 제어 가스는 질소(N2) 가스인, 박막 트랜지스터 제조 방법.
  4. 제2항에 있어서,
    상기 챔버 내부에 산소 함량 제어 가스를 주입하는 단계는,
    상기 산소 함량 제어 가스를 상기 기판의 일 측 상부에서 주입하고 상기 기판의 타 측 상부로 배출하는 단계를 포함하는, 박막 트랜지스터 제조 방법.
  5. 제1항에 있어서,
    상기 챔버 내부의 산소 함량을 상기 소정의 함량으로 감소시키는 단계는,
    상기 챔버 내부의 압력을 1 atm 이하로 감소시키는 단계를 포함하는, 박막 트랜지스터 제조 방법.
  6. 기판 상의 비정질 실리콘층의 수소를 제거하는 탈수소 공정을 수행하기 위한 챔버;
    상기 기판을 지지하도록 구성된 기판 지지대;
    상기 탈수소 공정에서 상기 챔버 내부의 산소 함량을 소정의 함량으로 제어하도록 산소 함량 제어 가스를 주입하도록 구성된 가스 공급부; 및
    상기 챔버 내부의 산소와 상기 산소 함량 제어 가스를 함께 배기하도록 구성된 가스 배기부를 포함하는, 박막 트랜지스터 제조를 위한 탈수소 장치.
  7. 제6항에 있어서,
    상기 가스 공급부는 질소 가스를 주입하도록 구성되고,
    상기 가스 공급부는 상기 질소 가스가 상기 기판의 일 측 상부에서 분사되어 상기 기판의 타 측 상부로 유동하도록 상기 기판의 일면으로부터 이격된, 박막 트랜지스터 제조를 위한 탈수소 장치.
  8. 제6항에 있어서,
    상기 가스 공급부는 상기 챔버 내의 산소 함량이 100ppm 이하로 유지되도록 상기 산소 함량 제어 가스를 소정의 유량으로 주입하는, 박막 트랜지스터 제조를 위한 탈수소 장치.
  9. 제6항에 있어서,
    상기 챔버 내의 압력을 제어하도록 구성된 압력 제어부를 더 포함하고,
    상기 압력 제어부는 상기 챔버 내부의 산소 함량이 100ppm 이하가 되도록 상기 챔버 내부의 압력을 1 atm 이하로 낮추도록 구성된, 박막 트랜지스터 제조를 위한 탈수소 장치.
  10. 제6항에 있어서,
    상기 가스 공급부는,
    상기 산소 함량 제어 가스를 주입하는 유입구;
    상기 산소 함량 제어 가스를 상기 챔버 내부로 전달하며, 상기 챔버를 관통하도록 구성된 관통부;
    상기 관통부와 상기 유입구를 연결하도록 구성된 노즐 하우징; 및
    상기 챔버 내부의 가스가 상기 관통부의 주변에서 역류하는 것을 억제하도록 상기 관통부 주위를 밀봉하는 제1 밀봉 부재를 포함하는, 박막 트랜지스터 제조를 위한 탈수소 장치.
  11. 제6항에 있어서,
    상기 챔버 내부가 상기 챔버 외부와 연결되도록 상기 챔버의 일측 면을 개방하고, 상기 챔버의 외벽과 접하는 기판 투입구;
    상기 기판 투입구에 접하며, 상하로 이동하여 상기 기판 투입구를 개폐하도록 구성된 셔터부; 및
    상기 기판 투입구가 닫힌 상태에서 상기 기판 투입구와 상기 챔버의 외벽 사이의 틈 및 상기 셔터부와 상기 기판 투입구 사이의 틈을 밀봉하도록 구성된 제2 밀봉 부재를 더 포함하는, 박막 트랜지스터 제조를 위한 탈수소 장치.
  12. 제11항에 있어서,
    제3 밀봉 부재를 더 포함하고,
    상기 챔버의 외벽은 서로 분리되는 제1 부분 및 제2 부분을 포함하고,
    상기 제3 밀봉 부재는 상기 제1 부분 및 상기 제2 부분 사이에 배치되어 상기 제1 부분과 상기 제2 부분 사이의 틈을 밀봉하도록 구성된, 박막 트랜지스터 제조를 위한 탈수소 장치.
  13. 기판 상의 폴리 실리콘층;
    상기 폴리 실리콘층을 덮는 게이트 절연층;
    상기 게이트 절연층 상에서 상기 폴리 실리콘층과 중첩하는 게이트 전극;
    상기 게이트 절연층 및 상기 게이트 전극을 덮는 층간 절연층;
    상기 층간 절연층 상에서 상기 폴리 실리콘층과 연결된 소스 전극 및 드레인 전극;
    상기 소스 전극 및 상기 드레인 전극을 덮는 평탄화층; 및
    상기 평탄화층 상에서 상기 소스 전극 또는 상기 드레인 전극과 연결된 유기 발광 다이오드(Organic Light Emission Diode; OLED)를 포함하고,
    상기 폴리 실리콘층의 표면 거칠기는 10 nm 이하이고,
    상기 폴리 실리콘층의 상기 표면 거칠기는 기준 평면을 기준으로 측정된 상기 폴리 실리콘층의 굴곡진 표면의 높이 값들의 rms (root mean square) 값으로 정의되는, 박막 트랜지스터를 포함하는 유기 발광 표시 장치.
KR1020160068618A 2016-06-02 2016-06-02 박막 트랜지스터의 제조 방법, 이를 수행하기 위한 탈수소 장치 및 이를 통해 제조된 박막 트랜지스터를 포함하는 유기 발광 표시 장치 KR20170136740A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020160068618A KR20170136740A (ko) 2016-06-02 2016-06-02 박막 트랜지스터의 제조 방법, 이를 수행하기 위한 탈수소 장치 및 이를 통해 제조된 박막 트랜지스터를 포함하는 유기 발광 표시 장치
US15/595,463 US10325928B2 (en) 2016-06-02 2017-05-15 Method of manufacturing thin film transistor, dehydrogenating apparatus for performing the same, and organic light emitting display device including thin film transistor manufactured by the same
CN201710403653.8A CN107464742B (zh) 2016-06-02 2017-06-01 制造薄膜晶体管的方法及其脱氢装置和包括该方法制造的薄膜晶体管的有机发光显示设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160068618A KR20170136740A (ko) 2016-06-02 2016-06-02 박막 트랜지스터의 제조 방법, 이를 수행하기 위한 탈수소 장치 및 이를 통해 제조된 박막 트랜지스터를 포함하는 유기 발광 표시 장치

Publications (1)

Publication Number Publication Date
KR20170136740A true KR20170136740A (ko) 2017-12-12

Family

ID=60483542

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160068618A KR20170136740A (ko) 2016-06-02 2016-06-02 박막 트랜지스터의 제조 방법, 이를 수행하기 위한 탈수소 장치 및 이를 통해 제조된 박막 트랜지스터를 포함하는 유기 발광 표시 장치

Country Status (3)

Country Link
US (1) US10325928B2 (ko)
KR (1) KR20170136740A (ko)
CN (1) CN107464742B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110451511A (zh) * 2019-08-26 2019-11-15 洛阳中硅高科技有限公司 多晶硅还原炉及其启炉方法
US11171015B2 (en) * 2019-09-11 2021-11-09 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-layered polysilicon and oxygen-doped polysilicon design for RF SOI trap-rich poly layer
CN111192908A (zh) * 2020-01-09 2020-05-22 武汉华星光电半导体显示技术有限公司 一种显示面板及其制备方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4001662B2 (ja) * 1997-06-27 2007-10-31 株式会社半導体エネルギー研究所 シリコンの洗浄方法および多結晶シリコンの作製方法
KR20040039572A (ko) 2002-11-02 2004-05-12 한국전자통신연구원 비정질 실리콘층의 탈수소화 방법 및 박막트랜지스터제조방법
JP4737366B2 (ja) * 2004-02-25 2011-07-27 セイコーエプソン株式会社 半導体装置の製造方法
KR20060110582A (ko) 2005-04-21 2006-10-25 주성엔지니어링(주) 기판 지지대 및 그 제조방법과 이를 이용하여 비정질실리콘의 증착과 탈수소 공정을 동일 챔버에서 진행하는기판의 가공방법
CN100495721C (zh) * 2006-05-10 2009-06-03 友达光电股份有限公司 具有平坦表面的多晶硅薄膜及其制造方法
US20090186569A1 (en) * 2008-01-18 2009-07-23 Seiko Epson Corporation Semiconductor device manufacturing apparatus and manufacturing method
JP5663214B2 (ja) * 2009-07-03 2015-02-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
EP2284891B1 (en) * 2009-08-07 2019-07-24 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and manufacturing method thereof
US9082861B2 (en) * 2011-11-11 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Transistor with oxide semiconductor channel having protective layer
CN202549848U (zh) * 2012-04-28 2012-11-21 京东方科技集团股份有限公司 显示装置、阵列基板和薄膜晶体管

Also Published As

Publication number Publication date
US20170352688A1 (en) 2017-12-07
US10325928B2 (en) 2019-06-18
CN107464742B (zh) 2020-09-25
CN107464742A (zh) 2017-12-12

Similar Documents

Publication Publication Date Title
US10134878B2 (en) Oxygen vacancy of IGZO passivation by fluorine treatment
US8158012B2 (en) Film forming apparatus and method for manufacturing light emitting element
US7220687B2 (en) Method to improve water-barrier performance by changing film surface morphology
US8809132B2 (en) Capping layers for metal oxynitride TFTs
US8273638B2 (en) Thin film transistor using a metal induced crystallization process and method for fabricating the same and active matrix flat panel display using the thin film transistor
US8206549B2 (en) Etching apparatus
US6878967B2 (en) Thin film transistor, method of producing the same, liquid crystal display, and thin film forming apparatus
US20120145077A1 (en) Organic layer deposition apparatus
US9818606B2 (en) Amorphous silicon thickness uniformity improved by process diluted with hydrogen and argon gas mixture
US11145683B2 (en) Hybrid high-k dielectric material film stacks comprising zirconium oxide utilized in display devices
KR20170136740A (ko) 박막 트랜지스터의 제조 방법, 이를 수행하기 위한 탈수소 장치 및 이를 통해 제조된 박막 트랜지스터를 포함하는 유기 발광 표시 장치
US20100037823A1 (en) Showerhead and shadow frame
US7150669B2 (en) Electroluminescent panel and a manufacturing method therefor
US10002914B2 (en) Method of manufacturing a display apparatus having pixels areas with different thicknesses
KR102216676B1 (ko) 박막 증착 장치 및 이를 이용한 유기 발광 디스플레이 장치 제조 방법
KR101080571B1 (ko) 반도체층의 레이저 어닐링 방법
CN1251331C (zh) 半导体器件
KR20130056686A (ko) 박막 트랜지스터 및 그 제조 방법
KR20130019903A (ko) 박막 트랜지스터 및 그 제조 방법
KR102094142B1 (ko) 유기전계 발광소자 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X601 Decision of rejection after re-examination