CN107464742A - 制造薄膜晶体管的方法及其脱氢装置和包括该方法制造的薄膜晶体管的有机发光显示设备 - Google Patents

制造薄膜晶体管的方法及其脱氢装置和包括该方法制造的薄膜晶体管的有机发光显示设备 Download PDF

Info

Publication number
CN107464742A
CN107464742A CN201710403653.8A CN201710403653A CN107464742A CN 107464742 A CN107464742 A CN 107464742A CN 201710403653 A CN201710403653 A CN 201710403653A CN 107464742 A CN107464742 A CN 107464742A
Authority
CN
China
Prior art keywords
chamber
tft
amorphous silicon
oxygen content
silicon layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710403653.8A
Other languages
English (en)
Other versions
CN107464742B (zh
Inventor
李诚洙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN107464742A publication Critical patent/CN107464742A/zh
Application granted granted Critical
Publication of CN107464742B publication Critical patent/CN107464742B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02689—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using particle beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/6719—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the processing chambers, e.g. modular processing chambers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/702—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof of thick-or thin-film circuits or parts thereof
    • H01L21/707—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof of thick-or thin-film circuits or parts thereof of thin-film circuits or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Geometry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

提供了一种制造薄膜晶体管的方法、用于执行该方法的脱氢装置以及包括通过该方法制造的薄膜晶体管的有机发光显示设备。制造薄膜晶体管的方法包括：在用于执行非晶硅层的脱氢工艺的腔室中将氧含量从第一值降低至第二值，将其上形成有非晶硅层的基板插入到腔室中，加热腔室内部以在非晶硅层上执行脱氢工艺，和使用激光通过结晶化非晶硅层形成多晶硅层。

Description

制造薄膜晶体管的方法及其脱氢装置和包括该方法制造的薄 膜晶体管的有机发光显示设备
相关申请的交叉引用
本申请要求2016年6月2日在韩国专利局提交的韩国专利申请No.10- 2016-0068618的优先权，本文中通过参考将其公开内容整体并入本文。
技术领域
本公开涉及制造薄膜晶体管的方法、用于执行该方法的脱氢装置和包括通过该方法制造的薄膜晶体管的有机发光显示设备，更特别地，涉及改善了膜特性的制造薄膜晶体管的方法、用于执行该方法的脱氢装置以及包括通过该方法制造的薄膜晶体管的有机发光显示设备。
背景技术
由于小的厚度和低的功耗，作为下一代显示设备的平板显示设备，诸如液晶显示设备、等离子体显示面板设备和有机发光显示设备已经逐步成为焦点。
具体地，与液晶显示设备不同，有机发光显示设备是自发光显示设备且不需要单独的光源。由此，可将有机发光显示设备制造为轻质量和薄外形。而且，由于通过低电压驱动，因此有机发光二极管显示设备在功耗方面是有利的。而且，有机发光二极管显示设备具有高响应速度、宽视角和高对比度 (CR)。因此，已经作为下一代显示设备研发了有机发光二极管显示设备。
有机发光显示设备包括有机发光二极管(OLED)和连接至有机发光二极管的薄膜晶体管。基于经由薄膜晶体管传输的驱动电流，有机发光显示设备发出具有特定波长的光。
由于在有机发光二极管中产生的光强度与经由薄膜晶体管传输的驱动电流强度成比例，因此可通过控制经由薄膜晶体管传输的驱动电流量调整包括有机发光二极管的子像素的亮度。
但是，在制造薄膜晶体管期间，薄膜晶体管的有源层的膜特性可能劣化，由此在有机发光显示设备中的薄膜晶体管的器件特性可能不一致。
具体地，薄膜晶体管包括多晶硅层，在多晶硅层上的栅极绝缘层，在栅极绝缘层上与多晶硅层交叠的栅极，和连接到多晶硅层的源极和漏极。多晶硅层可由低温多晶硅(LTPS)形成。通过在基板上形成非晶硅层和之后使用高能量激光结晶化非晶硅层来形成LTPS。
可通过等离子体增强化学气相沉积(PECVD)方法形成非晶硅层。由于具有低处理温度和快沉积速度，因此PECVD方法有利于增强处理速度和降低薄膜晶体管制造工艺的成本。但是，当使用PECVD形成非晶硅层时，硅烷气体(SiH4)用作源气体。在这种情况下，在形成非晶硅层的工艺期间，在非晶硅层中含有大量氢。氢具有高气相压力，使得氢易于蒸发。
具体地，在通过结晶化非晶硅层形成多晶硅层的工艺期间，将高能量激光照射到非晶硅层上时，非晶硅层可熔化且氢可经由熔化的非晶硅层表面蒸发。这种情况下，氢渗入到熔化的非晶硅层表面使得表面粗糙，且熔化的非晶硅层被结晶化以被原样硬化，因此多晶硅层具有粗糙表面。多晶硅层的粗糙表面干扰电荷经由多晶硅层的移动，这会劣化薄膜晶体管的器件特性。为了解决上述问题，在结晶化非晶硅层之前执行去除非晶硅层中的氢的脱氢工艺。
通过将接近400℃的热施加到非晶硅层执行脱氢工艺，使得来自非晶硅层的氢逸出。通过脱氢工艺去除氢，从而解决由于结晶化非晶硅层的工艺期间的氢导致的膜特性劣化的问题。但是，由于在脱氢工艺期间进入的各种元素导致多晶硅层的膜特性劣化。
具体地，通过在正常压力环境(1atm)下在腔室内将热施加至非晶硅层执行脱氢工艺。但是，没有控制腔室内的环境使得在高温环境下在腔室内存在的各种异质元素与非晶硅层的表面反应且可被吸收在非晶硅层的表面上。在完成脱氢工艺之后，在结晶化非晶硅层的工艺期间，异质元素部分地吸收结晶化非晶硅层的激光。由此，激光能量不能均匀地传输到非晶硅层中。这种情况下，当通过激光能量熔化的非晶硅的相位从液相转换为固相时，在非晶硅层中会产生不均匀的成核现象和不均匀晶粒生长。当不均匀地进行非晶硅层的结晶化时，多晶硅层的膜特性变差且由此薄膜晶体管的器件特性也会变差。
具体地，结晶化非晶硅层的激光以恒定间隔的线状形式被照射到基板上，使得多晶层可具有线状粗糙表面。结果，形成在向其照射激光的线上的薄膜晶体管的器件特性变差。而且，连接到具有变差器件特性的薄膜晶体管的有机发光二极管的亮度可能低于其他部分的有机发光二极管的亮度。因此，在有机发光显示设备中会产生条纹状斑点且有机发光显示设备的质量变差。
发明内容
本公开的发明人认识到，在执行脱氢工艺的工艺期间，腔室内的异质元素被吸收到非晶硅层的表面上，从而干扰非晶硅层的结晶化并劣化了多晶硅层的膜特性。因此，本公开的发明人发明了一种薄膜晶体管的制造方法，其在执行脱氢工艺之前控制用于执行脱氢工艺的腔室内的气氛以最小化非晶硅层表面上的异质元素的吸收。
本公开实现的一个目的在于提供一种制造薄膜晶体管的方法，以通过降低进行脱氢工艺的腔室内的氧含量至预定含量，改善多晶硅层的表面均匀性和粗糙度，还提供一种用于执行该方法的脱氢装置以及包括通过该方法制造的薄膜晶体管的有机发光显示设备。而且，本公开实现的另一目的在于提供一种制造薄膜晶体管的方法，其通过改善多晶硅层的表面粗糙度和形成基本均匀的多晶硅层的硅晶粒，使该薄膜晶体管具有增强的器件特性，还提供一种用于执行该方法的脱氢装置以及包括通过该方法制造的薄膜晶体管的有机发光显示设备。
本公开的目的不限于上述目的，根据下文描述本领域技术人员可以清楚理解上文未提及的其他目的。
根据本公开的一方面，提供了一种制造薄膜晶体管的方法。制造薄膜晶体管的方法包括：降低用于执行非晶硅层的脱氧工艺的腔室内的氧含量至预定含量，将其上形成有非晶硅层的基板插入到腔室内，加热腔室内部以在非晶硅层上执行脱氢工艺，和使用激光通过结晶化非晶硅层形成多晶硅层。根据本公开示范性实施例的制造薄膜晶体管的方法将用于执行脱氢工艺的腔室内的氧含量降低至预定含量。因此，可最小化在脱氢工艺期间非晶硅层表面上氧和异质元素的吸收。因此，通过结晶化非晶硅层形成的多晶硅层具有低表面粗糙度值(Rq)且具有基本均匀的硅晶粒。结果，由多晶硅层形成的薄膜晶体管具有增强的器件特性。
根据本公开的另一方面，提供了一种用于制造薄膜晶体管的脱氢装置。脱氢装置包括腔室、基板支架、气体提供单元和气体排放单元。腔室是用于执行脱氢工艺的腔室，所述脱氢工艺除去了基板上的非晶硅层的氢。基板支架被配置成支撑基板。气体提供单元被配置成注入氧含量控制气体以在脱氢工艺期间将腔室中的氧含量控制为预定含量。气体排放单元被配置成将腔室中的氧和氧含量控制气体一起排放。根据本公开示范性实施例的用于制造薄膜晶体管的脱氢装置包括被配置成注入氧含量控制气体的气体提供单元和被配置成将腔室内的氧和氧含量控制气体一起排放的气体排放单元。因此，用于脱氧工艺的腔室内的氧含量被降低至预定含量。因此，可最小化脱氢工艺期间非晶硅层表面上的氧和异质元素的吸收，且可改善通过结晶化非晶硅层形成的多晶硅层的表面粗糙度。
根据本公开的再一方面，提供了一种有机发光显示设备。有机发光显示设备包括：在基板上的多晶硅层、覆盖多晶硅层的栅极绝缘层、在栅极绝缘层上与多晶硅层交叠的栅极、覆盖栅极绝缘层和栅极的层间绝缘层、在层间绝缘层上连接到多晶硅层的源极和漏极、覆盖源极和漏极的平坦化层、以及在平坦化层上连接至源极或漏极的有机发光二极管(OLED)。多晶硅层的表面粗糙度值(Rq)是10nm或10nm以下，且多晶硅层的表面粗糙度值(Rq)由相对于参考平面测量的多晶硅层的弯曲表面的高度值的均方根 (rms)限定。根据本公开示范性实施例的有机发光显示设备包括具有多晶硅层的薄膜晶体管，该多晶硅层具有低表面粗糙度值(Rq)、基本均匀的多晶硅晶粒以及轻微缺陷，由此该有机发光显示设备具有增强的显示质量。由具有增强的膜特性的多晶硅层形成的全部薄膜晶体管具有增强的器件特性，从而将精准的驱动电流提供到连接至薄膜晶体管的有机发光二极管且有机发光二极管发出相同灰度级的光。因此，可以明显减少由于变差的多晶硅层的膜特性导致的条纹状斑点(striped stain)。
实施例还涉及一种制造多晶硅层的方法。至少减少腔室内的一部分氧以将腔室内的氧含量从第一值改变为100ppm或100ppm以下的第二值。其上形成有非晶硅层的基板被插入到腔室内。在腔室内对非晶硅层执行脱氢工艺。结晶化非晶硅层以形成多晶硅层。
实施例还涉及一种电致发光(EL)显示设备。EL设备包括基板、在基板上的薄膜晶体管(TFT)和耦连至TFT的EL器件。TFT包括多晶硅有源层。多晶硅有源层的表面粗糙度是10nm或10nm以下，其中将多晶硅有源层的表面粗糙度限定为多晶硅有源层表面自参考平面的偏差的均方根 (RMS)。
实施例还涉及一种形成TFT的方法，该TFT包括栅极、多晶硅层、栅极绝缘层、源极和漏极。为了形成多晶硅层，在基板上形成非晶硅层。将氧含量控制气体注入到腔室中。自腔室排放一部分氧和至少一部分被注入的氧含量控制气体。将具有非晶硅层的基板插入到腔室内。在腔室内对非晶硅层执行脱氢工艺。将非晶硅层结晶化以形成多晶硅层。
示范性实施例的其他具体问题包括在具体描述和附图中。
根据本公开，可以最小化氧和异质元素吸收到非晶硅层的表面上，降低了由非晶硅层形成的多晶硅层的表面粗糙度，并且均匀地形成了多晶硅层的硅晶粒。
而且，可以提高薄膜晶体管的器件特性，向连接至薄膜晶体管的有机发光二极管提供精确的驱动电流，和明显减少由多晶硅层劣化的膜特性引起的条纹状斑点。
根据本公开的效果不限于上文例示的内容，在本说明书包括更多的各种效果。
附图说明
根据结合附图进行的下文具体描述，将更加容易理解本公开的上文和其他方面、特征以及优势，附图中：
图1是示出根据本公开示范性实施例的有机发光显示设备的示意性平面图。
图2是解释根据本公开示范性实施例的制造薄膜晶体管的方法的流程图。
图3A至3D是解释根据本公开示范性实施例的制造薄膜晶体管的方法的截面图。
图4A至4C是解释制造薄膜晶体管的对比方法的截面图。
图5是解释根据本公开示范性实施例的包括在薄膜晶体管中的多晶硅层的改善的表面粗糙度的图表。
图6A和6B是解释根据本公开示范性实施例的包括在薄膜晶体管中的多晶硅层的改善的表面粗糙度的原子力显微镜(AFM)图像。
图7A和7B是根据本公开示范性实施例的包括在薄膜晶体管中的多晶硅层的改善的结晶均匀度的扫描电子显微镜(SEM)图像。
图8是解释根据本公开示范性实施例的用于制造薄膜晶体管的脱氢装置的示意性透视图。
图9A是沿着图8的线IX-IX’取得的示意性截面图。
图9B是图9A的区域A的局部放大截面图。
图10是沿着图8的线X-X’取得的示意性截面图。
具体实施方式
通过参考下文具体描述的示范性实施例以及附图，本公开的优势和特征以及实现该优势和特征的方法将显而易见。但是，本公开不限于本文公开的示范性实施例而是可以多种方式实施。借助于实例提供示范性实施例使得本领域技术人员能全面理解本公开的公开内容以及本公开的范围。
用于描述本公开示范性实施例的附图中示出的形状、尺寸、比率、角度、数量等仅是实例，且本公开不限于此。说明书相似参考数字一般表示相似元件。而且，在本公开的下文描述中，将省略公知的相关技术的具体解释以避免不必要地混淆本公开的主题。本文使用的术语诸如“包括”和“具有”一般意在允许增加其他组件，除非与术语“仅”一起使用。单数的任何引用可包括复数，除非另外明确说明。
即使没有明确说明，组件也被解释为包括常规的误差范围。
当使用术语诸如“上”、“上方”、“下方”和“下一”描述两个部件之间的位置关系时，可将一个或多个部件定位在该两个部件之间，除非与术语“恰”一起使用或使用了“直接”。
当将元件或层设置在其他元件或层“上”时，可将另一层或另一元件直接插入到该其他元件上或直接插入到其间。
尽管使用术语“第一”、“第二”等用于描述各部件，但是这些部件不受这些术语的限制。这些术语仅用于区分一个部件和其他部件。因此，在本公开的技术观念里，下文提到的第一部件可以是第二部件。
在说明书中，相似参考数字一般表示相似元件。
为了便于描述示出了图中示出的每一部件的尺寸和厚度，且本公开不限于所示出部件的尺寸和厚度。
本公开的各实施例的特征可彼此部分或全部地结合或组合，且在技术上可以各种方式互相连结并操作，并且可彼此独立或结合地实施多个实施例。
以下，将参考附图具体描述本公开的各示范性实施例。
图1是示出根据本公开示范性实施例的有机发光显示设备的示意性平面图。根据本公开示范性实施例的有机发光显示设备100包括基板111、薄膜晶体管120和有机发光二极管140。尽管图1中示出了一个薄膜晶体管120 和一个有机发光二极管140，但是根据本公开示范性实施例的有机发光显示设备100可包括以矩阵形式设置在基板111上的多个薄膜晶体管120以及多个有机发光二极管140。有机发光二极管140构造一个子像素，相邻的子像素形成将被构造成像素的群组。
基板111支撑并保护有机发光显示设备100的多个部件。基板111可由绝缘材料形成，例如可由玻璃或塑料材料形成。
薄膜晶体管120设置在基板111上的缓冲层112上。缓冲层112可抑制湿气或杂质经由基板111渗入且平坦化基板111的上部。但是，缓冲层112 不是必要部件且取决于基板111的类型或者薄膜晶体管(TFT)的类型决定是否形成缓冲层112。
薄膜晶体管120设置在缓冲层112上且将信号提供给有机发光二极管 140。薄膜晶体管120包括多晶硅层122、栅极124、源极125和漏极126。具体地，多晶硅层122形成在缓冲层112上，覆盖多晶硅层122且绝缘栅极 124和多晶硅层122的栅极绝缘层113形成在多晶硅层122上。而且，栅极 124形成在栅极绝缘层113上以交叠多晶硅层122，形成层间绝缘层114以覆盖栅极124和栅极绝缘层113。连接至多晶硅层122的源极125和漏极 126形成在层间绝缘层114上。
多晶硅层122由低温多晶硅(LIPS)形成。在缓冲层112上形成非晶硅层之后，使用高能激光通过结晶化非晶硅层形成多晶硅层122。将参考图2 至3D提供其具体描述。
多晶硅层122具有平坦顶部表面。具体地，多晶硅层122具有低表面粗糙度，例如具有10nm或10nm以下的表面粗糙度。此处，表面粗糙度是表示特定表面粗糙程度的物理量。在一个实施例中，表面粗糙值(Rq)被限定为实际多晶硅层122的弯曲表面相对于理想平坦参考平面的偏离值的均方差(RMS)值。当多晶硅层122的表面像理想中一样平坦时，参考平面指的是与该表面相同的平面且成为用于测量高度的参考点。具体地，表面粗糙值(Rq)由以下等式1限定。
[等式1]
这里，Rq是表面粗糙值，l表示测量表面高度之处的测量面积，z (x)表示在该平面上与用于测量表面高度的参考点间隔x的点处的高度值。
因此，当多晶硅层122具有10nm或10nm以下的表面粗糙值(Rq) 时，这意味着相对于参考平面测量的多晶硅层122的表面高度值的RMS值是10nm或更低。也就是，表面粗糙值(Rq)表示表面的平坦度，表面粗糙值(Rq)数值越低，该表面越平坦。根据本公开示范性实施例的有机发光显示设备包括装配有多晶硅层122的薄膜晶体管120，多晶硅层122具有 10nm或更低的改善的表面粗糙度值(Rq)。通过改善形成多晶硅层的表面的粗糙度，该多晶硅层可具有均匀厚度。因此，薄膜晶体管120可传输与数据电压对应的精准驱动电流至有机发光二极管140且有机发光二极管140可发出与该数据电压对应的灰度级的光。将参考图4A至4C提供其具体描述。
而且，多晶硅层122具有均匀生长的硅晶粒且硅晶粒具有轻微缺陷。换句话说，多晶硅层122具有增强的膜特性。具体地，多晶硅层122可包括尺寸为0.13μm至0.75μm的基本均匀的硅晶粒，且可均匀设置硅晶粒。将参考图6A至7B提供其具体描述。
在图1中，为了便于描述，在包括在有机发光显示设备100中的各薄膜晶体管120当中，示出了连接到有机发光二极管140的驱动薄膜晶体管。但是，有机发光显示设备100还可包括驱动有机发光二极管140的开关薄膜晶体管或者电容器。而且，尽管在本公开中，描述了薄膜晶体管120具有共平面结构，但是也可使用反向交错薄膜晶体管120。
覆盖源极125和漏极126的平坦化层115设置在薄膜晶体管120上。平坦化层115是平坦化基板111上部的层且可由有机绝缘层形成以覆盖基板 111上部的台阶部分。平坦化层115包括电连接薄膜晶体管120至有机发光二极管140的阳极141的接触孔。
有机发光二极管140设置在平坦化层115上且包括阳极141、有机层142和阴极143。
阳极141是将空穴提供到有机层142的电极且可通过具有高功函数的透明导电材料来配置。透明导电材料可包括ITO、IZO或ITZO且不限于此。此处，阳极141也可被称作像素电极。
阴极143是将电子提供到有机层142的电极。阴极143可通过具有相对低功函数的金属来配置，例如银、钛(Ti)、铝、钼(Mo)、以及银和镁的合金(Ag:Mg)。此处，阴极143也可被称作公共电极。
有机层142设置在阳极141和阴极143之间。有机层142包括有机发光层。如图1中所示，对于基板111上的全部子像素共同形成有机层142。这种情况下，有机层142的有机发光层可由发出白光的材料形成且可将滤色器设置成与有机发光层发光的区域对应。
除了有机发光层之外，有机层142可进一步包括提高有机发光二极管 140的发光效率的注入层或传输层。例如，除了有机发光层之外，可将空穴注入层或空穴传输层进一步设置在阳极141和阴极143之间，以平稳地移动空穴。空穴注入层或空穴传输层可具有共同设置在多个子像素中的公共结构。
堤岸层116可限定子像素且暴露出阳极141的一部分顶表面。具体地，堤岸层116可设置成覆盖阳极141的边缘。堤岸层116由绝缘材料形成，其将相邻子像素的阳极141彼此绝缘。
图2是解释根据本公开示范性实施例的制造薄膜晶体管的方法的流程图。图3A至3D是解释根据本公开示范性实施例的制造薄膜晶体管的方法的截面图。根据本公开示范性实施例的制造薄膜晶体管的方法特征在于形成薄膜晶体管的多晶硅层122的方法。因此，在图2至3D中，示出了形成多晶硅层122的方法，但是没有示出制造薄膜晶体管的方法的剩余部分。为了便于描述，当描述图2至3D时，也参考图1。
首先，缓冲层112形成在基板111上。缓冲层112可由氧化硅(SiOx)和 /或氮化硅SiNx形成且可通过化学气相沉积(CVD)方法或者PECVD方法形成在基板上。
非晶硅层121形成在缓冲层112上。可通过PECVD方法使用硅烷 (SiH4)作为源气体沉积非晶硅层121。PECVD方法具有400℃的低沉积温度和高沉积速度，使得其优势在于节省了用于制造薄膜晶体管120的成本和时间。经由脱氢工艺和激光退火工艺，将形成在缓冲层112上的非晶硅层 121形成为多晶硅层122。将参考图2至3D对其具体描述。
参考图2和3A，在根据本公开示范性实施例的制造薄膜晶体管的方法中，在用于执行非晶硅层121的脱氢工艺的腔室内的氧131的含量降低至预定含量(S210)。在腔室中氧131的含量指的是氧气量(例如以摩尔、g为单位)和/或氧气浓度(例如以摩尔/体积、ppm为单位)。例如，腔室内的氧含量可从第一值降低至小于第一值的第二值。
如图3A中所示，在用于执行脱氢工艺的腔室中可能存在各种异质元素 130。例如，在用于执行脱氢工艺的腔室中，可存在各种异质元素130，诸如氧131、硫132、硼133和氨134。异质元素130不与非晶硅层121反应，但是可被吸收到非晶硅层121的表面上。各种异质元素130可存在于腔室内且氧131的含量可特别高。具体地，在腔室中可含有200,000ppm或200,000ppm以上的氧131。氧131可被吸收到非晶硅层121的表面上以妨碍非晶硅层121的结晶，从而在将基板111置入腔室中之前必须减少腔室中的氧131的含量至预定含量。
具体地，腔室中氧131的含量可减小至阈值以下的值。在一个实施例中，氧131的含量被降低到100ppm或更少。为了将腔室中的氧131的含量降低至100ppm或更少，可注入氧含量控制气体。氧含量控制气体可以是具有低反应性的气体并使用由难以被吸收到非晶硅层121表面上的元素形成的气体。例如，如图3A中所示，可将氮气N2用作氧含量控制气体。但是，氧含量控制气体不限于氮气(N2)，而是可将具有低反应性且难以被吸收到非晶硅层121表面上的惰性气体用作氧含量控制气体。例如，氩气Ar也可用作氧含量控制气体。
可经由设置在腔室一侧上的气体供应单元注入氮气(N2)且可经由设置在腔室另一侧上的气体排放单元将其排出。根据氮气(N2)的流动，腔室中的包括氧131的异质元素130被排出到气体排放单元，使得腔室内氧 131的含量降低。由此，通过将氧含量控制气体注入到腔室并且自腔室排放至少一部分所注入的氧含量控制气体以及腔室中的至少一部分氧，可降低腔室中的氧含量。
以适当流量持续提供氮气N2，以充分清除腔室中的氧131。在脱氢工艺之前以第一流速注入氧含量控制气体。例如，可以150slm(每分钟标准升)的流速持续提供氮气N2达10分钟或10分钟以上。
如上所述，在插入基板111之前可减少腔室中的氧含量。因此，在图 3A中，可不将基板111设置在基板支架361上。基板支架361被设置成在脱氢工艺期间在基板111下方支撑基板。
在一些示范性实施例中，腔室内的气氛被形成为空的(vacuous)从而减少氧131的含量。这种情况下，腔室中的压力被降低至大气压(1atm)或更低且腔室中的气氛变成空的，使得氧131的含量降低。
参考图2和3B，其上形成有非晶硅层121的基板111被置入到腔室中 (S220)。
经由腔室的基板插槽置入基板111并且基板111位于腔室内的基板支架361上。尽管在图3B中，一个基板111位于基板支架361上，但是可以批量形式将多个基板111置入到腔室中。在这种情况下，可将多个基板支架 361设置在腔室中。
当将基板111置入到腔室中时，腔室中的氧131的含量被持续保持为 100ppm或更低。为此，氧含量控制气体始终在其中流动。例如，氮气 (N2)经由气体入口始终在其中流动。这种情况下，氮气(N2)经流动以浮在非晶硅层121上方，如图3B中所示，使得经由气体入口注入的氮气 (N2)不会影响非晶硅层121的表面。
氮气(N2)在其中以适当流速流动从而不会影响非晶硅层121的表面，同时保持氧含量为100ppm或更低。在将基板111置入到腔室中之后可以低于第一流速的第二流速注入氧含量控制气体。例如，氮气(N2)以10 slm的流速流动。
由于腔室中氧131的含量为100ppm或更少，因此氧131很难被吸收到非晶硅层121的表面上。因此，在随后的脱氧工艺期间，可均匀地结晶化非晶硅层121。
参考图2和3C，加热腔室以在非晶硅层121上执行脱氧工艺 (S230)。
如上所述，可通过PECVD方法形成非晶硅层121，在PECVD方法中将硅烷用作源气体。因此，在非晶硅层121中包含大量氢。例如，与非晶硅含量相比，在非晶硅层121中含有13％或更高比例的氢。当在不去除非晶硅层121中的氢的情况下结晶化非晶硅层121时，氢会引起多晶硅层122的表面粗糙。
具体地，可将高能量激光照射到非晶硅层121上，以结晶化非晶硅层 121。氢具有高蒸汽压力，从而氢会快速蒸发。当将激光照射到非晶硅层 121上从而熔化非晶硅层时，氢会经由熔化的非晶硅层121的表面蒸发。当氢穿过熔化的非晶硅层121的表面时，非晶硅层121的表面变得不平坦。而且，熔化的非晶硅层被结晶化从而不平坦表面被原样硬化。这种情况下，多晶硅层122具有不平坦表面且增加了多晶硅层122的表面粗糙度。多晶硅层122的不平坦表面中断了电荷移动，从而使得包含高表面粗糙度的多晶硅层 122的薄膜晶体管120具有劣化的器件特性。
为了防止上述问题，在将激光照射到非晶硅层121上之前，去除非晶硅层121中的氢。为此，在预定温度下加热腔室。例如，可在400℃至500 ℃温度下加热腔室。这种情况下，通过在高温环境下断开非晶硅层121中的硅氢键使得非晶硅层121中的氢蒸发，可减少非晶硅层121中的氢含量。
执行脱氢工艺直到非晶硅层121中的氢含量被充分降低。例如，与执行脱氢工艺之前的非晶硅相比，可执行脱氢工艺以减少非晶硅层121中的氢含量至1％或更少。为此，可在400℃至500℃温度下加热腔室达大致15分钟。
同时，在至少一部分的脱氢工艺期间或者在整个脱氢工艺期间，腔室中的氧131的含量可保持在100ppm或更低。为此，氧含量控制气体可在腔室中持续流动。在脱氢工艺期间可以低于第一流速的第三流速注入氧含量控制气体到腔室中。例如，在脱氢工艺期间氧含量控制气体可以10slm的流速持续流动。
由于腔室中的氧131的含量为100ppm或更低，因此在腔室中存在少量氧131且在脱氢工艺期间被吸收到非晶硅层121表面上的氧131的数量相应地降低。因此，可充分减小由于氧131的吸收引起的多晶硅层122的表面粗糙度值(Rq)增加。为了完全抑制氧的吸收，需要理想化地在腔室中提供无氧131的环境。但是，实际上难以提供这种环境，且这会增加加工成本和时间。但是，在制造根据本公开示范性实施例的薄膜晶体管的方法中，喷射氧含量控制气体达10分钟以减小氧131的含量至100ppm或更低，之后执行脱氢工艺。因此，从脱氢工艺开始直到脱氢工艺结束，吸收到非晶硅层 121上的氧131被充分减少，且最小化了加工成本和时间的增加。
参考图2和3D，使用激光结晶化非晶硅层121以形成多晶硅层122 (S240)。
可在单独的退火腔室内执行用于形成多晶硅层122的激光退火工艺，该退火腔室不同于用于执行脱氢工艺的腔室。
可使用高能量激光执行激光退火工艺。例如，可使用准分子激光结晶化非晶硅层121。具体地，准分子激光以恒定间隔的线的形式照射到非晶硅层121上，通过激光能量熔化非晶硅层121。成核位置可形成在熔化的非晶硅层121中，硅相对于成核位置结晶化以形成多晶硅的晶粒。通过激光退火工艺，形成多晶硅层122。
之后，图案化多晶硅层122。例如，可通过光刻工艺图案化多晶硅层 122和在设置有图案化的多晶硅层122的区域中形成薄膜晶体管120。
同时，栅极绝缘层112形成为覆盖图案化的多晶硅层122，栅极124形成为与多晶硅层122交叠。而且，使用栅极124作为掩膜将杂质掺杂到多晶硅层122，层间绝缘层113形成为覆盖栅极124和栅极绝缘层112。之后，在层间绝缘层113和栅极绝缘层112中形成孔以经由层间绝缘层113和栅极绝缘层112暴露出多晶硅层122，形成经由孔接触多晶硅层122的源极125 和漏极126。可通过公知方法形成栅极绝缘层112、栅极124、层间绝缘层 113、源极125和漏极126。
本公开中描述的特征在于，控制执行脱氢工艺的腔室中的氧含量至预定含量以改善多晶硅层122的膜特性。但是，氧含量控制气体可配置成不仅控制腔室中的氧含量也清除腔室中的异质元素130。
根据本公开示范性实施例的制造薄膜晶体管的方法在对非晶硅层121 执行脱氢工艺之前控制用于脱氢工艺的腔室中的气氛。具体地，根据本公开示范性实施例的制造薄膜晶体管的方法，将腔室中氧131的含量降低至预定含量。为了调整腔室中氧131的含量，氧含量调整气体流入到腔室中或者将腔室内压力降低至1atm或更低以将腔室中的状态形成为空态(vacuous state)。可将腔室中氧131的含量降低至100ppm或更低。在脱氢工艺期间，腔室中氧131的含量可保持在100ppm或更低。在这种情况下，能最小化在脱氢工艺期间吸收到非晶硅层121表面上的氧131，且通过激光退火工艺形成的多晶硅层122可具有低表面粗糙度值(Rq)和具有以基本均匀尺寸生长的多晶硅晶粒。相反，当在不控制氧131的含量的腔室内执行脱氢工艺时，在脱氢工艺期间大量氧131被吸收到非晶硅层121的表面上。因此，多晶硅层122的表面粗糙度值(Rq)增加，硅晶粒具有不均匀尺寸且在硅晶粒中产生缺陷。将参考图4A至4C提供其具体描述。
图4A至4C是解释制造薄膜晶体管的方法的截面图。
参考图4A至4C，当在脱氢工艺期间不控制氧131的含量时，多晶硅层122可具有高表面粗糙度并且还具有不均匀尺寸和排列的硅晶粒。
具体地，如图4A中所示，在不控制氧131的含量的腔室中，可含有 200,000ppm或200,000ppm以上的氧。当在含有大量氧131的腔室中执行脱氢工艺时，氧131在高温腔室气氛下活跃移动从而被容易地吸收到非晶硅层121的表面上。
在完成脱氢工艺之后，如图4B中所示，将激光照射到其上已经吸收了氧131的非晶硅层121上。这种情况下，在激光退火工艺期间，被吸收到非晶硅层121表面上的氧131会部分地吸收激光能量或者散射激光。这种情况下，由于氧131，导致激光能量被不适当地转移到非晶硅层121且非晶硅层121会不均匀地熔化。因此，会不均匀地形成熔化的非晶硅层121中的成核位置NS。
非晶硅层121中的硅相对于不均匀形成的成核位置结晶化以形成硅晶粒。因此，如图4C中所示，硅晶粒可形成为具有不均匀尺寸。而且，硅相对于不均匀形成的成核位置结晶化，使得硅晶粒的排列不均匀且在硅晶粒中会产生多种缺陷。
同时，在激光退火工艺期间，被吸收到非晶硅层121表面上的氧131 吸收激光能量，使得吸收有氧131的部分中非晶硅层的熔化程度不同于未吸收氧131的部分中非晶硅层的熔化程度。熔化为液相的非晶硅的状态被转换成固态且其体积膨胀。而且，吸收有氧131的部分中非晶硅的体积膨胀程度不同于未吸收氧131的部分中非晶硅的体积膨胀程度。由于膨胀差别，如图 4C中所示，导致多晶硅层122具有不平坦表面且包含具有不均匀尺寸、不均匀排列和缺陷D的硅晶粒G。因此，多晶硅层122的膜特性变差。
由于多晶硅层122的上述变差的膜特性导致多晶硅层122的电荷移动中断，且经由多晶硅层122流动的电流量减少。因此，与包含膜特性改善的多晶硅层122的薄膜晶体管120相比，包含膜特性变差的多晶硅层122的薄膜晶体管120不能平稳地传输电荷。而且，其器件特性也变差了。
而且，在激光退火工艺期间以恒定间隔的线的形式照射激光，从而沿着照射激光的线，在多晶硅层122的表面上形成条纹状曲线。具体地，当在吸收有氧131的区域中以线的形式照射激光时，可能存在氧131不仅部分地吸收激光能量而且也散射激光的问题。这种情况下，在吸收有相对大量氧 131的区域中，会散射大量激光且在照射激光的线上的非晶硅会相对较少地融化。如上所述，结晶化非晶硅时产生的体积膨胀程度会根据非晶硅的熔化程度改变，从而沿着照射激光的线，多晶硅层122的表面形成为弯曲的。具有线状弯曲表面的多晶硅层122被图案化以形成为薄膜晶体管120。具体地，薄膜晶体管120以矩阵形成从而以矩阵形式构造子像素，因而在特定线上的薄膜晶体管120可包含膜特性变差的多晶硅层122。因此，与其他区域中的薄膜晶体管120相比，特定线上的薄膜晶体管120可具有变差的器件特性。如上所述，与具有正常特性的薄膜晶体管120相比，具有变差的器件特性的薄膜晶体管120不会令人满意地传输电流。因此，与连接到具有正常特性的薄膜晶体管120的有机发光二极管140相比，连接到具有变差的器件特性的薄膜晶体管120的有机发光二极管140会发出较低灰度级的光。因此，在有机发光显示设备中会产生条纹状斑点。
但是，在根据本公开示范性实施例的制造薄膜晶体管的方法中，在进行脱氢工艺之前，腔室中氧131的含量被降低至100ppm或更低，从而降低了吸收到非晶硅层121表面上的氧131的含量。因此，由吸收到非晶硅层 121表面上的氧131引起的激光退火工艺期间的激光能量吸收被最小化。由此，非晶硅层121可接收基本均匀的能量且可在熔化的非晶硅层121中均匀地形成成核位置NS。结果，硅可被均匀结晶化，可生长具有基本均匀尺寸的结晶化的硅晶粒G，且硅晶粒G的排列变得基本均匀。而且，硅相对于均匀形成的成核位置NS结晶化，使得硅晶粒G中缺陷D的数量降低。而且，以均匀的能量熔化非晶硅层121上的硅，从而体积膨胀程度是基本均匀的且多晶硅层122的表面粗糙度值(Rq)降低。
同时，通过比较非晶硅层121中存在的硅氧键数和多晶硅层122中存在的硅氧键数，可理解被吸收到非晶硅层121表面上的氧131的量的减少程度。具体地，当用于脱氢工艺的腔室中的氧含量被降低至100ppm或更少时，多晶硅层122中存在的硅氧键数小于结晶之前非晶硅层121中存在的硅氧键数。例如，多晶硅层122中硅氧键数被降低至结晶之前非晶硅层121中存在的硅氧键数的92％。相反，当用于脱氢工艺的腔室中的氧含量不受控制时，在腔室中包括200,000ppm或更多的氧且大量氧被吸收到非晶硅层 121的表面上。因此，与结晶之前非晶硅层121中存在的硅氧键数相比，多晶硅层122可包括较大数目的硅氧键。例如，多晶硅层122中存在的硅氧键数可增加到结晶之前非晶硅层121中存在的硅氧键数的145％。也就是，应理解，当腔室中的氧含量不受控制时，在脱氢工艺期间氧131被吸收到非晶硅层121上以增加多晶硅层122中的硅氧键数。这种情况下，非晶硅层121 和多晶硅层122中的硅氧键数可通过动态二次离子质谱仪(SIMS)测量。
将参考图5描述由于脱氢工艺期间控制了氧含量而改善的多晶硅层122 的表面粗糙度。
图5是解释根据本公开示范性实施例的包括在薄膜晶体管中的多晶硅层的改善的表面粗糙度的图表。
图5是示出由于在脱氢工艺期间控制了氧含量而改变的多晶硅层表面粗糙度的图表。通过用等式1计算多晶硅层的表面粗糙度值(Rq)而获得图5的图表。具体地，具有厚度的非晶硅层形成在具有730nm宽度和920nm长度的基板上，在430℃下在其中含有各种氧含量的腔室中对非晶硅层执行脱氢工艺达15分钟，并且使用准分子激光结晶化非晶硅层。因此，在形成多晶硅层之后，测量多晶硅层的表面粗糙度值(Rq)。
参考图5，应理解，多晶硅层的表面粗糙度值(Rq)根据用于执行脱氢工艺的腔室中的氧含量而改变。当腔室中氧含量不受控制时，在腔室中存在200,000ppm或更高的氧，且在该腔室中执行脱氢工艺从而所形成的多晶硅层具有17.095nm的表面粗糙度值(Rq)。相反，在减少腔室中的氧含量至100ppm或更少之后，通过执行脱氢工艺形成的多晶硅层具有3.2nm的表面粗糙度。也就是，当用于执行脱氢工艺的腔室中的氧含量被降低至100 ppm或更少时，被吸收到非晶硅层表面上的氧量明显减少。因此，由吸收的氧所导致的激光能量吸收和激光散射被最小化，且非晶硅层可均匀结晶化。结果，多晶硅层的表面粗糙度值(Rq)减小。通过参考图6A和6B的原子力显微镜(AFM)图像可更清楚地确定，通过控制脱氢工艺的气氛而改善的多晶硅层表面粗糙度受到控制。
图6A和6B是解释根据本公开示范性实施例的包括在薄膜晶体管中的多晶硅层的改善的表面粗糙度的AFM图像。具体地，图6A的AFM图像表示在包括200,000ppm或更高的氧的腔室中执行脱氢工艺之后，结晶化的多晶硅层的表面粗糙度。图6B的AFM图像表示在包括100ppm或更少的氧的腔室中执行脱氢工艺之后，结晶化的多晶硅层的表面粗糙度。参考图6A 和6B，将理解，可通过将腔室中的氧含量降低至100ppm或更少来改善多晶硅层的表面粗糙度。
而且，当用于脱氢工艺的腔室中的氧含量降低至100ppm或更少时，非晶硅均匀结晶化。因此，硅晶粒的尺寸和排列变得基本均匀且由此在硅晶粒中的缺陷明显减少。根据图7A和7B的SEM图像可更清楚理解上述效果。
图7A和7B是解释根据本公开示范性实施例的包括在薄膜晶体管中的多晶硅层的改善的结晶均匀度的扫描电子显微镜(SEM)图像。具体地，图7A的SEM图像表示在包括200,000ppm或更高的氧的腔室中执行脱氢工艺之后，结晶化的多晶硅层的硅晶粒。图7B的SEM图像表示在包括100 ppm或更少的氧的腔室中执行脱氢工艺之后，结晶化的多晶硅层的硅晶粒。参考图7A和7B，应当理解，通过将腔室中的氧含量降低至100ppm或更少，多晶硅层的硅晶粒的尺寸和排列基本是均匀的。将进一步理解，通过将腔室中的氧含量降低至100ppm或更少，可减少硅晶粒中的缺陷数目。
同时，如上所述，当多晶硅层的表面粗糙度是10nm或更少时，多晶硅层可具有充分增强的膜特性且薄膜晶体管的器件特性提高。也就是，如图 5中所示，当在脱氢工艺之前腔室中氧含量被降低至300ppm时，多晶硅层的表面粗糙度值(Rq)减少至10nm或更少。但是，在非晶硅层的激光退火工艺之后，为了最小化有机发光显示设备中产生的条纹状斑点，希望将腔室中的氧含量减少至100ppm。
具体地，被吸收到非晶硅层表面上的氧在激光退火工艺期间吸收以线的形式照射的激光能量并散射激光，从而跨过多晶硅层表面形成波形。但是，当用于脱氢工艺的腔室中的氧含量减少时，减少了吸收到非晶硅层表面上的氧数目。因此，激光能量吸收和激光散射被明显减少且由此可最小化条纹曲线。其中最小化了条纹曲线的多晶硅层被图案化以形成矩阵形式的薄膜晶体管，从而有机发光显示设备的所有薄膜晶体管可具有相似的器件特性。因此，薄膜晶体管可响应于相同数据电压传输相同驱动电流，由此连接到薄膜晶体管的各个有机发光二极管可发出相同灰度级的光。结果，在有机发光显示设备中产生的条纹状斑点被最小化。具体地，如表1中描绘的，与通过根据比较实施例的制造薄膜晶体管的方法制造的多晶硅层相比，通过根据本公开示范性实施例的制造薄膜晶体管的方法制造的多晶硅层具有减少的条纹曲线。
[表1]
分类 垂直线的数目 水平线的数目
比较实施例 29 5
示范实施例 7 4
在表1中，通过在730nm宽和920nm长的基板上形成厚度为的非晶硅层，在430℃下在含有100ppm或更少氧的腔室中对非晶硅层执行脱氢工艺达15分钟，和使用准分子激光结晶化非晶硅层，来形成根据本公开示范性实施例的多晶硅层。相反，通过在730nm宽和930nm长的基板上形成厚度为的非晶硅层，在430℃下在含有200,000ppm或更高氧的腔室中对非晶硅层执行脱氢工艺达15分钟，和使用准分子激光结晶化非晶硅层，来形成根据比较实施例的多晶硅层。通过用裸眼计数多晶硅层表面上条纹数目得到表1中的条纹数目。
参考表1，应当理解，当在具有200,000ppm或更高氧含量的腔室中执行脱氢工艺时，在多晶硅层中产生的条纹曲线包括29条垂直线和5条水平线。相反，应当理解，当在具有100ppm或更少氧含量的腔室中执行脱氢工艺时，在多晶硅层中产生的条纹曲线包括7条垂直线和4条水平线。也就是，应当理解，通过控制脱氢工艺气氛可减少多晶硅层表面的曲线。
而且，当用于脱氢工艺的腔室中的氧含量被降低至100ppm或更少时，改善了多晶硅层的膜特性，使得包括多晶硅层的薄膜晶体管可具有增强的器件特性。具体地，当多晶硅层的膜特性得到改善时，多晶硅层的表面粗糙度值(Rq)被降低，从而改善了覆盖多晶硅层的栅极绝缘层的击穿电压。
当用于脱氢工艺的腔室中的氧含量不受控制时，在脱氢工艺期间大量氧被吸收到非晶硅层表面上，从而多晶硅层的表面特性变差。在这种情况下，多晶硅层具有高表面粗糙度值(Rq)，从而会在多晶硅层表面上形成尖锐部分。同时，栅极绝缘层形成在多晶硅层上，栅极形成在栅极绝缘层上。当将预定电压施加至栅极时，由于该预定电压会在栅极和多晶硅层的尖锐凸起之间产生电弧。在这种情况下，在产生电弧的区域中，电荷聚集在栅极绝缘层上，从而在栅极绝缘层上产生介电击穿。在多晶硅层表面上尖锐部分越多，上述电弧就越多。因此，相对更容易发生栅极绝缘层的介电击穿。因此，在具有高表面粗糙度值(Rq)的多晶硅层上的栅极绝缘层具有相对较低的击穿电压。当由于多晶硅层的高表面粗糙度值(Rq)导致栅极绝缘层具有低击穿电压时，薄膜晶体管容易由于高栅极电压而坏掉。因此，薄膜晶体管的可靠性降低。
相反，当用于执行脱氢工艺的腔室中的氧含量被降低至100ppm或更少时，多晶硅层的膜特性被改善且在多晶硅层表面上的尖锐部分数目减少。由此，在栅极和多晶硅层之间的电弧较少产生，且栅极绝缘层的击穿电压得到改善。
具体地，栅极绝缘层的击穿电压如表2中表述的得到改善。
[表2]
比较实施例 示范实施例
击穿电压 97.75V 104.5V
在表2中，通过在730nm宽和920nm长的基板上形成厚度为的非晶硅层，在430℃下在其中含有100ppm或更少氧的腔室中对非晶硅层执行脱氢工艺达15分钟，和使用准分子激光结晶化非晶硅层，来形成根据本公开示范性实施例的薄膜晶体管。相反，通过在730nm宽和920nm长的基板上形成厚度为的非晶硅层，在430℃下在其中含有200,000ppm或更高氧的腔室中对非晶硅层执行脱氢工艺达15分钟，和使用准分子激光结晶化非晶硅层，来形成根据比较实施例的薄膜晶体管。在使用氧化硅 (SiO2)通过上述方法形成的多晶硅层上，通过形成厚度的栅极绝缘层，使用钼(Mo)形成厚度的栅极，之后在栅极绝缘层上产生介电击穿时测量施加到栅极的电压，获得表2的击穿电压。
如从表2中看到的，将理解，与腔室中氧含量不受控制的情况相比，当用于执行脱氢工艺的腔室中的氧含量低于100ppm或更少时，栅极绝缘层的击穿电压增加6.75V。也就是，当腔室中氧含量降低至100ppm或更少时，栅极绝缘层的击穿电压增加且改善了薄膜晶体管抵抗电压的耐久性。
根据本公开示范性实施例的制造薄膜晶体管的方法可减少用于执行脱氢工艺的腔室中的氧含量至预定含量，且可通过氧含量控制气体调整腔室中的氧含量。因此，用于执行脱氢工艺的腔室具有特定结构，从而容易通过氧含量控制气体清除腔室中的氧。以下，将参考图8至10描述用于脱氢工艺的腔室的结构。
图8是用于解释根据本公开示范性实施例的用于制造薄膜晶体管的脱氢装置的示意性透视图。图9A是沿着图8的线IX-IX’取得的示意性截面图，图9B是图9A的区域A的局部放大截面图。图10是沿着图8的线X- X’取得的示意性截面图。
参考图8至10，用于制造薄膜晶体管的脱氢装置800包括用于对非晶硅层执行脱氢工艺的腔室810、基板支架861、气体提供单元850、气体排放单元840、基板插入狭槽805、阀门单元(shutter unit)820、和阀门开/关单元830。
如图9A和10中所示，腔室810包括外壁811、内壁814、加热部件 812和热绝缘部件813。外壁811保护腔室810中的元件。外壁811包围加热部件812且通过具有增强热阻的材料构成，使得在加热部件812中产生的热不会泄漏到外部。
加热部件812设置在外壁811中且加热腔室810内部。加热部件812 包括电阻加热主体且设置成包围腔室810除了设置有基板插入狭槽805的区域之外的其余区域。
热绝缘部件813设置在加热部件812内部且使腔室810内部绝热，从而腔室中的热不会泄露到外部。热绝缘部件813可由具有增强的热阻的石英形成。但是，构成热绝缘部件813的材料不限于石英，而是，热绝缘部件 813可由具有增强的热阻的各种材料形成。
内壁814限定腔室810的内部空间且设置在热绝缘部件813的内部。可通过具有高导热性的材料配置内壁814，以便令人满意地传输加热部件 812中产生的热。
基板支架861支撑腔室810中的基板111。基板支架861耦连至内壁 814以支撑基板111的一个表面且沿着内壁814的一侧设置，从而以批量形式置入多个基板111。
气体提供单元850设置在腔室810的一侧上。例如，八个气体提供单元850设置在腔室810的一侧上。但是，气体提供单元850的数目可根据腔室810尺寸而改变。
如图9A中所示，气体提供单元850设置成穿透腔室810的外壁811、加热部件812、热绝缘部件813和内壁814。气体提供单元850被配置成在脱氢工艺中注入氧含量控制气体以便控制腔室810中的氧含量至预定含量。气体提供单元850设置成与基板111的一个表面间隔开从而氧含量控制气体自基板11的上部喷出以流动到基板11的其他上部部分。例如，气体提供单元850设置在与基板111之间的一个位置对应的腔室810一侧，以便将氧含量控制气体注入到以批量形式设置的基板111之间的空间。
气体提供单元850以适当流速提供氧含量控制气体以将腔室810中的氧含量保持在预定含量。例如，气体提供单元850以150slm的流速提供氮气(N2)作为氧含量控制气体以保持腔室810内的氧含量为100ppm或更低。
如图9B中所示，气体提供单元850包括入口853、穿透单元851、管嘴外壳852和第一密封部件854。
入口853是设置在腔室810的外壁811外部的凸缘且连接到被配置成提供氧含量控制气体的气体管道。氧含量控制气体经由入口853流入穿透单元851。
穿透单元851将氧含量控制气体传送到腔室810中并穿透腔室810。例如，穿透单元851穿透腔室810的外壁811、加热部件812、热绝缘部件 813和内壁814。腔室810的内壁814、热绝缘部件813、加热部件812和外壁811的每一者包括孔OP。内壁814、热绝缘部件813、加热部件812和外壁811的孔OP彼此连接以形成空间使得穿透单元851在腔室810中是连续的。
管嘴外壳852被设置成包围经由腔室810的外壁811的外表面暴露的穿透单元851且以环的形式耦连至外壁811。入口853耦连到管嘴外壳 852，经由入口853流动的氧含量控制气体经由管嘴外壳852流入到穿透单元851。也就是，管嘴外壳852被配置成将入口853连接到穿透单元851。
第一密封部件854包围穿透单元851并抑制腔室810中的气体被运送到穿透单元851的周围。第一密封部件854可由提供增强的密封的硅材料形成且第一密封部件854可设置在管嘴外壳852和外壁811之间以包围穿透单元851的侧面。
如上所述，穿透单元851经由装配在腔室810的外壁811、加热部件 812、热绝缘部件813和内壁814中的孔OP连接至腔室内部空间。考虑到工艺中的误差，孔OP形成为比穿透单元851的直径大，由此在孔OP和穿透单元851之间产生微小的间隙。如上所述，孔OP形成为自腔室的内壁 814连通至外壁811，从而腔室810中的气体会经由孔OP和穿透单元851 之间的微小间隙泄漏。当不提供第一密封部件854时，腔室810中的气体会经由孔OP和穿透单元851之间的微小间隙泄漏到腔室810的外部。而且，氧含量控制气体会逆向流动从而泄漏。这种情况下，在脱氢工艺期间，腔室 810中的氧含量不能控制为预定含量且大量氧会吸收到非晶硅层表面上。但是，第一密封部件854密封了穿透单元851和孔OP之间的间隙，从而能最小化腔室810中氧含量控制气体逆向流动，且腔室810中的氧被减少至预定含量。
如图9A中所示，气体排放单元840设置在腔室810一侧上，其与设置有气体提供单元850的腔室810另一侧相反。气体排放单元840被设置成与气体提供单元850对应且在腔室810的一侧上设置八个气体排放单元840。这种情况下，自气体提供单元850注入的氧含量控制气体从基板111一侧的上部部分流动，以流到基板的其他上部部分并经由气体排放单元840排放出去。氧含量控制气体可从设置有气体提供单元850的腔室一侧向设置有气体排放单元840的腔室另一侧流动于基板111上方并流动跨过基板。但是，气体排放单元840的数目可根据腔室810的尺寸而变化。氧含量控制气体在气体入口850中流动以清除腔室810中的氧并与氧一起被排放至气体排放单元 840。
气体排放单元840具有与气体提供单元850相同的结构。也就是，气体排放单元840包括穿透腔室810的内壁814、热绝缘部件813、加热部件 812和外壁811的穿透单元、设置在腔室810的外壁811上以包围穿透单元的管嘴外壳、以及经由管嘴外壳连接至穿透单元的入口。气体排放单元840 被配置成自腔室排放腔室中的至少一部分氧以及至少一部分被注入的氧含量控制气体，以在脱氢工艺期间控制腔室中的氧含量。
如图10中所示，腔室810的外壁811、加热部件812、热绝缘部件813 和内壁814被形成为具有开口。基板插入狭槽805设置在开口周围的腔室部分上。这些腔室部分可以是包围腔室810中开口的外壁811、加热部件 812、热绝缘部件813和内壁814的部分。
基板插入狭槽805打开腔室810的一侧以连接腔室810的内部至腔室 810的外部。腔室810的内部经由基板插入狭槽805打开且基板111可经由基板插入狭槽805设置在腔室中的基板支架861上。
基板插入狭槽805被配置成包围形成在腔室810的外壁811、加热部件 812、热绝缘部件813和内壁814中的开口的暴露表面，且沿着加热部件 812的开口的暴露表面上的外壁811被弯曲成L形状以包围开口的拐角。
阀门单元820与基板插入狭槽805接触且被配置成垂直移动以打开和关闭基板插入狭槽805。阀门单元820具有阻挡基板插入狭槽805且连接至阀门开/关单元830的板。阀门单元820部分地接触沿着腔室810的外壁811 的开口被弯曲成L形状的基板插入狭槽805的一部分，且沿着腔室810的外壁811垂直移动。由此，阀门单元820被配置成在第一方向上移动以覆盖腔室中的开口且也通过不覆盖腔室810中的开口暴露出腔室内部。
阀门开/关单元830连接到阀门单元820的一个表面且垂直移动阀门单元820。
第二密封部件806设置成在阀门单元820关闭基板插入狭槽805的状态下，密封腔室810的阀门单元820、外壁811与基板插入狭槽805之间的间隙。第二密封部件806密封在基板插入狭槽805和腔室810的外壁811之间产生的间隙以及在阀门单元820和基板插入狭槽805之间产生的间隙。第二密封部件806可由提供增强密封的硅材料形成，在阀门单元820、外壁 811与基板插入狭槽805之间产生的间隙可由第二密封部件806紧密密封。
这种情况下，可最小化在脱氢工艺期间诸如氧的异质元素经由基板插入狭槽805和外壁之间的微小间隙以及阀门单元802和基板插入狭槽805之间的微小间隙的流动。也就是，在基板插入狭槽805关闭时，第二密封部件 806在阀门单元820、外壁811与基板插入狭槽805之间提供密封，从而基板插入狭槽805可完全关闭不受外界影响，且将腔室810的内部可密封不受外部环境影响。
同时，如图10中所示，腔室810的外壁811的一部分可被配置成分离的。例如，可通过第一部分811a和第二部分811b配置外壁811，第二部分 811b被配置成与第一部分811a分离或者分开。当第二部分811b与第一部分811a分离时，加热部件812可经由移除了第二部分811b的部分暴露出来，并且保证了用于修理腔室810各元件的物理空间。
在一些示范性实施例中，第三密封部件815可插入到外壁811的第一部分811a和第二部分811b之间。第三密封部件815密封了第一部分811a 和第二部分811b之间的间隙且最小化了第一部分811a和第二部分811b之间的诸如氧的异质元素的流动。由此，腔室810内部可被更紧密地密封以不受外部环境影响。
而且，在一些示范性实施例中，腔室810可进一步包括压力控制器以将腔室中的压力降低至1atm或更低。这种情况下，压力控制器可在脱氢工艺之前将腔室810中的环境降低至1atm或更低，并且腔室810中的氧含量可降低至100ppm或更低。压力控制器可包括穿透腔室810的外壁811、加热部件812、热绝缘部件813和内壁814的真空管和真空泵。这种情况下，可通过真空泵除去腔室810中的氧和可将腔室810中的压力降低至1atm或更低。
根据本公开示范性实施例的用于制造薄膜晶体管的脱氢装置800包括气体提供单元850和气体排放单元840，气体提供单元850设置在腔室810 一个表面上以注入氧含量控制气体，从而在脱氢工艺期间将腔室810中的氧含量控制为预定含量，气体排放单元840被配置成排放氧含量控制气体。因此，在脱氢工艺期间腔室810中的氧含量被保持为低含量，最小化了脱氢工艺期间氧被吸收到基板111上的硅层表面的问题。
具体地，气体提供单元850和气体排放单元840与基板111的一个表面间隔开，从而自气体提供单元850流动的氧含量控制气体从基板111的上部部分喷出以流动到基板111的其他上部部分。因此，可最小化氧含量控制气体对非晶硅层表面的撞击。如果气体提供单元850和气体排放单元840不与基板111的一个表面间隔开，则自气体提供单元850提供的氧含量控制气体会撞击非晶硅层的表面。即使氧含量控制气体具有低反应性使得氧含量控制气体很难被吸收到非晶硅层的表面上，当氧含量控制气体持续撞击非晶硅层的表面时，也会影响非晶硅层的表面。而且，在激光退火工艺之后多晶硅层的膜特性会变差。但是，根据本公开示范性实施例的脱氢装置800包括与基板111的一个表面间隔开的气体提供单元850和气体排放单元840，从而腔室810中的氧含量被有效降低而不会影响非晶硅层的表面。
而且，根据本公开示范性实施例的脱氢装置800包括第一密封部件 854、第二密封组件806和第三密封组件815。第一密封组件854抑制腔室 810中的气体经由气体提供单元850的穿透单元851和穿透单元851附近的腔室中的孔OP之间的间隙逆向流动。第二密封部件806设置在阀门单元 820、外壁811和基板插入狭槽805之间以最小化氧经由阀门单元820和基板插入狭槽805之间的间隙或者经由基板插入狭槽805和外壁811之间的间隙流动。第三密封部件815设置在外壁的第二部分811b和第一部件811a之间，第一部分和第二部分是分离的用于修理腔室810，以最小化第一部分 811a和第二部分811b之间的氧流动。因此，在脱氢装置800的腔室810内的氧含量可被有效降低且腔室810的内部不与外部环境连接，从而可更稳定地执行脱氢工艺。
也可将本公开的示范性实施例描述如下：
根据本公开的一方面，一种制造薄膜晶体管的方法包括：降低用于执行非晶硅层的脱氢工艺的腔室中的氧含量至预定含量；将其上形成有非晶硅层的基板置入到腔室中；加热腔室内部以对非晶硅层进行脱氢工艺；和使用激光通过结晶化非晶硅层形成多晶硅层。根据本公开示范性实施例的制造薄膜晶体管的方法降低了用于进行脱氢工艺的腔室中的氧含量至预定含量。因此，能最小化在脱氢工艺期间氧吸收到非晶硅层的表面上。因此，通过结晶化非晶硅层形成的多晶硅层具有低的表面粗糙度值(Rq)且包括具有基本均匀尺寸和排列的硅晶粒。因此，通过多晶硅层形成的薄膜晶体管具有增强的器件特性。
将腔室中的氧含量降低至预定含量包括在腔室中注入氧含量控制气体以将腔室中的氧含量保持为100ppm或更低。
氧含量控制气体可以是氮(N2)气。
将氧含量控制气体注入到腔室中可包括将氧含量控制气体注入到基板的上部部分上和将氧含量控制气体排放到基板的其他上部部分。
将腔室中的氧含量降低至预定含量可包括将腔室中的压力降低至1atm 或更低。
根据本公开的一方面，一种用于制造薄膜晶体管的脱氢装置包括：腔室、基板支架、气体提供单元和气体排放单元。腔室是用于执行脱氢工艺的腔室，该脱氢工艺去除了基板上的非晶硅层的氢。基板支架被配置成支撑基板。气体提供单元被配置成注入氧含量控制气体以在脱氢工艺期间将腔室中的氧含量控制为预定含量。气体排放单元被配置成将腔室中的氧和氧含量控制气体一起排放。根据本公开示范性实施例的用于制造薄膜晶体管的脱氢装置包括被配置成注入氧含量控制气体的气体提供单元和被配置成自腔室排放氧以及氧含量控制气体的气体排放单元。因此，用于脱氢工艺的腔室中的氧含量被降低至预定含量。由此，可最小化脱氢工艺期间氧和异质元素吸收到非晶硅层的表面上，并且可改善通过结晶化非晶硅层形成的多晶硅层的表面粗糙度。
气体提供单元可被配置成注入氮气，气体提供单元可与基板的一个表面间隔开，从而自基板的一个上部部分喷出氮气以流动到基板的另一个上部部分。
气体提供单元可以预定流速注入氧含量控制气体以保持腔室中的氧含量为100ppm或更低。
用于制造薄膜晶体管的脱氢装置可进一步包括被配置成控制腔室中的压力的压力控制器，压力控制器可配置成将腔室中的压力降低至1atm或更低，从而腔室中的氧含量为100ppm或更低。
气体提供单元可包括通过其注入氧含量控制气体的入口、被配置成将氧含量控制气体传送到腔室且穿透腔室的穿透单元、被配置成连接穿透单元和入口的管嘴外壳、以及密封穿透单元的外周以抑制腔室中的气体在穿透单元的外周中逆向流动的第一密封部件。
用于制造薄膜晶体管的脱氢装置可进一步包括：打开腔室的一个表面以连接腔室内部至腔室外部且与腔室外壁接触的基板插入狭槽、与基板插入狭槽接触且垂直移动以开/关基板插入狭槽的阀门单元、以及被配置成在基板插入狭槽关闭的状态下密封基板插入狭槽和腔室外壁之间的间隙以及阀门单元和基板插入狭槽之间的间隙的第二密封部件。
用于制造薄膜晶体管的脱氢装置可进一步包括第三密封部件。腔室外壁包括彼此间隔开的第一部分和第二部分，第三密封部件可设置在第一部分和第二部分之间以密封第一部分和第二部分之间的间隙。
根据本公开的一方面，一种有机发光显示设备包括：在基板上的多晶硅层；覆盖多晶硅层的栅极绝缘层；在栅极绝缘层上与多晶硅层交叠的栅极；覆盖栅极绝缘层和栅极的层间绝缘层；在层间绝缘层上连接到多晶硅层的源极和漏极；覆盖源极和漏极的平坦化层；以及在平坦化层上连接到源极或漏极的有机发光二极管(OLED)。多晶硅层的表面粗糙度值(Rq)为 10nm或更小，多晶硅层的表面粗糙度值由相对于参考平面测量的多晶硅层的弯曲表面的高度值的均方根(rms)值限定。根据本公开示范性实施例的有机发光显示设备包括具有低表面粗糙度值(Rq)多晶硅的薄膜晶体管，从而增强了显示质量。通过具有增强膜特性的多晶硅层形成的所有薄膜晶体管都具有相似的器件特性，从而将相似驱动电流提供至连接到薄膜晶体管的有机发光二极管，有机发光二极管以相同灰度级发光。由此，明显减少了由劣化的多晶硅层膜特性引起的条纹状斑点。
尽管已经参考附图具体描述了本公开的示范性实施例，但是本公开不限于此且可以多种不同形式体现，而不脱离本公开的技术概念。因此，仅以说明目的提供本公开的示范性实施例但是并非意在限制本公开的技术精神。本公开的技术精神范围不限于此。因此，应当理解，上述示范性实施例在所有方面都是说明性的且不限制本公开。应当基于以下的权利要求解释本公开的保护范围，且将其等价物范围内的所有技术概念都解释为落入本公开的范围。

Claims (17)

1.一种制造多晶硅层的方法，所述方法包括：
减少腔室中的至少一部分氧以将腔室中的氧含量从第一值改变为100ppm或更低的第二值；
将其上形成有非晶硅层的基板插入到腔室中；
在腔室中对非晶硅层执行脱氢工艺；和
结晶化非晶硅层以形成多晶硅层。
2.如权利要求1所述的方法，其中在至少一部分的脱氢工艺期间，腔室中的氧含量被保持在100ppm或更低。
3.如权利要求1所述的方法，其中减少腔室中的至少一部分氧包括：
将氧含量控制气体注入到腔室中；和
自腔室排放一部分氧与至少一部分被注入的氧含量控制气体。
4.如权利要求3所述的方法，还包括在脱氢工艺期间将氧含量控制气体注入到腔室中。
5.如权利要求4所述的方法，其中所述氧含量控制气体包括氮(N2)气或氩(Ar)气。
6.如权利要求4所述的方法，其中在执行脱氢工艺之前以第一流速注入氧含量控制气体，其中在脱氢工艺期间以小于第一流速的第二流速注入氧含量控制气体。
7.如权利要求3所述的方法，其中在腔室的第一端注入氧含量控制气体和在腔室的第二端排放一部分氧与至少一部分被注入的氧含量控制气体，其中被注入的氧含量控制气体自腔室的第一端向腔室的第二端在基板上方并跨过基板流动。
8.如权利要求7所述的方法，其中腔室的第一端和第二端在与基板的表面平行且高于基板的表面的平面中彼此对应。
9.如权利要求1所述的方法，其中减少腔室中的至少一部分氧包括降低腔室中的气体压力。
10.如权利要求9所述的方法，其中腔室中降低的气体压力是1atm或更低。
11.如权利要求1所述的方法，其中经由激光退火工艺结晶化非晶硅层。
12.如权利要求1所述的方法，其中执行脱氢工艺包括加热非晶硅层。
13.一种电致发光(EL)显示设备，包括：
基板；
在基板上的薄膜晶体管(TFT)，所述TFT包括多晶硅有源层，其中多晶硅有源层的表面粗糙度是10nm或更小，多晶硅有源层的表面粗糙度被限定为多晶硅有源层的表面自参考平面的偏差的均方根(RMS)；和
耦连到TFT的EL器件。
14.如权利要求13所述的EL器件，其中所述TFT还包括：
覆盖多晶硅有源层的栅极绝缘层；
在栅极绝缘层上与多晶硅有源层交叠的栅极；
覆盖栅极绝缘层和栅极的层间绝缘层；和
在层间绝缘层上且电连接至多晶硅有源层的源极和漏极。
15.一种形成薄膜晶体管(TFT)的方法，所述薄膜晶体管包括栅极、多晶硅层、栅极绝缘层、源极和漏极，其中形成多晶硅层包括：
在基板上形成非晶硅层；
将氧含量控制气体注入到腔室中以降低腔室中的氧含量；
自腔室排放一部分氧和至少一部分被注入的氧含量控制气体；
将具有非晶硅层的基板插入到腔室中；
在腔室中对非晶硅层执行脱氢工艺；和
结晶化非晶硅层以形成多晶硅层。
16.如权利要求15所述的方法，其中腔室中的氧含量从第一值降低至100ppm或更低的第二值。
17.如权利要求15所述的方法，还包括在脱氢工艺期间将氧含量控制气体注入到腔室中，其中在执行脱氢工艺之前以第一流速注入氧含量控制气体，其中在脱氢工艺期间以小于第一流速的第二流速注入氧含量控制气体。
CN201710403653.8A 2016-06-02 2017-06-01 制造薄膜晶体管的方法及其脱氢装置和包括该方法制造的薄膜晶体管的有机发光显示设备 Active CN107464742B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020160068618A KR20170136740A (ko) 2016-06-02 2016-06-02 박막 트랜지스터의 제조 방법, 이를 수행하기 위한 탈수소 장치 및 이를 통해 제조된 박막 트랜지스터를 포함하는 유기 발광 표시 장치
KR10-2016-0068618 2016-06-02

Publications (2)

Publication Number Publication Date
CN107464742A true CN107464742A (zh) 2017-12-12
CN107464742B CN107464742B (zh) 2020-09-25

Family

ID=60483542

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710403653.8A Active CN107464742B (zh) 2016-06-02 2017-06-01 制造薄膜晶体管的方法及其脱氢装置和包括该方法制造的薄膜晶体管的有机发光显示设备

Country Status (3)

Country Link
US (1) US10325928B2 (zh)
KR (1) KR20170136740A (zh)
CN (1) CN107464742B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111192908A (zh) * 2020-01-09 2020-05-22 武汉华星光电半导体显示技术有限公司 一种显示面板及其制备方法
WO2024109428A1 (zh) * 2022-11-24 2024-05-30 京东方科技集团股份有限公司 显示面板及显示装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110451511A (zh) * 2019-08-26 2019-11-15 洛阳中硅高科技有限公司 多晶硅还原炉及其启炉方法
US11171015B2 (en) * 2019-09-11 2021-11-09 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-layered polysilicon and oxygen-doped polysilicon design for RF SOI trap-rich poly layer

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050186721A1 (en) * 2004-02-25 2005-08-25 Seiko Epson Corporation Manufacturing process of semi-conductor device
CN1851926A (zh) * 2006-05-10 2006-10-25 友达光电股份有限公司 具有平坦表面的多晶硅薄膜及其制造方法
CN101944485A (zh) * 2009-07-03 2011-01-12 株式会社半导体能源研究所 半导体装置的制造方法
CN101997036A (zh) * 2009-08-07 2011-03-30 株式会社半导体能源研究所 半导体装置及其制造方法
CN102683424A (zh) * 2012-04-28 2012-09-19 京东方科技集团股份有限公司 显示装置、阵列基板、薄膜晶体管及其制作方法
CN103107200A (zh) * 2011-11-11 2013-05-15 株式会社半导体能源研究所 半导体装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4001662B2 (ja) * 1997-06-27 2007-10-31 株式会社半導体エネルギー研究所 シリコンの洗浄方法および多結晶シリコンの作製方法
KR20040039572A (ko) 2002-11-02 2004-05-12 한국전자통신연구원 비정질 실리콘층의 탈수소화 방법 및 박막트랜지스터제조방법
KR20060110582A (ko) 2005-04-21 2006-10-25 주성엔지니어링(주) 기판 지지대 및 그 제조방법과 이를 이용하여 비정질실리콘의 증착과 탈수소 공정을 동일 챔버에서 진행하는기판의 가공방법
US20090186569A1 (en) * 2008-01-18 2009-07-23 Seiko Epson Corporation Semiconductor device manufacturing apparatus and manufacturing method

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050186721A1 (en) * 2004-02-25 2005-08-25 Seiko Epson Corporation Manufacturing process of semi-conductor device
CN1851926A (zh) * 2006-05-10 2006-10-25 友达光电股份有限公司 具有平坦表面的多晶硅薄膜及其制造方法
CN101944485A (zh) * 2009-07-03 2011-01-12 株式会社半导体能源研究所 半导体装置的制造方法
CN101997036A (zh) * 2009-08-07 2011-03-30 株式会社半导体能源研究所 半导体装置及其制造方法
CN103107200A (zh) * 2011-11-11 2013-05-15 株式会社半导体能源研究所 半导体装置
CN102683424A (zh) * 2012-04-28 2012-09-19 京东方科技集团股份有限公司 显示装置、阵列基板、薄膜晶体管及其制作方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111192908A (zh) * 2020-01-09 2020-05-22 武汉华星光电半导体显示技术有限公司 一种显示面板及其制备方法
WO2024109428A1 (zh) * 2022-11-24 2024-05-30 京东方科技集团股份有限公司 显示面板及显示装置

Also Published As

Publication number Publication date
US20170352688A1 (en) 2017-12-07
KR20170136740A (ko) 2017-12-12
US10325928B2 (en) 2019-06-18
CN107464742B (zh) 2020-09-25

Similar Documents

Publication Publication Date Title
CN107464742A (zh) 制造薄膜晶体管的方法及其脱氢装置和包括该方法制造的薄膜晶体管的有机发光显示设备
KR101230299B1 (ko) 박막 트랜지스터 표시판
CN102479752B (zh) 薄膜晶体管、有源矩阵背板及其制造方法和显示器
US7335917B2 (en) Thin film transistor using a metal induced crystallization process and method for fabricating the same and active matrix flat panel display using the thin film transistor
US11227879B2 (en) Semiconductor device including top gate planar type thin-film transistor and top gate planar self-aligned type thin-film transistor
JP2001102595A (ja) 薄膜トランジスタ及び表示装置
JP2017125253A (ja) マスク組立体、その製造方法、及びそれを含んだ表示装置の製造装置
US8030146B2 (en) Organic light emitting diode (OLED) display panel and method of forming polysilicon channel layer thereof
CN103050410A (zh) 低温多晶硅薄膜晶体管的制造方法、低温多晶硅薄膜晶体管
JP5309387B2 (ja) 半導体層とこの半導体層を用いた半導体装置および表示装置
US8044576B2 (en) Organic light emitting display and method of fabricating the same
KR20070082191A (ko) 유기 전자발광디스플레이 및 그 제조방법
CN104078621B (zh) 低温多晶硅薄膜晶体管、其制备方法及阵列基板与显示装置
JP2007220918A (ja) レーザアニール方法、薄膜半導体装置及びその製造方法、並びに表示装置及びその製造方法
KR101138552B1 (ko) 반도체 장치
US10192903B2 (en) Method for manufacturing TFT substrate
CN109638174B (zh) Oled显示面板及其制作方法
CN105575974B (zh) 低温多晶硅tft背板的制作方法
CN107275191A (zh) 一种薄膜晶体管及制备方法、阵列基板和显示面板
KR100782769B1 (ko) 정렬키, 정렬키 형성 방법 및 이를 이용한 레이저 결정화방법
CN105742370A (zh) 低温多晶硅薄膜晶体管及其制备方法
CN103123902A (zh) 半导体层结构、多晶硅薄膜晶体管、制作方法、显示装置
KR100544142B1 (ko) 박막 트랜지스터 및 이를 구비하는 평판 디스플레이 장치
US20190228968A1 (en) Solid phase crystallization method and manufacturing method of low-temperature poly-silicon tft substrate
KR102283032B1 (ko) 박막 트랜지스터 어레이 기판 및 이를 구비하는 표시장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant