CN105742370A - 低温多晶硅薄膜晶体管及其制备方法 - Google Patents
低温多晶硅薄膜晶体管及其制备方法 Download PDFInfo
- Publication number
- CN105742370A CN105742370A CN201610232242.2A CN201610232242A CN105742370A CN 105742370 A CN105742370 A CN 105742370A CN 201610232242 A CN201610232242 A CN 201610232242A CN 105742370 A CN105742370 A CN 105742370A
- Authority
- CN
- China
- Prior art keywords
- layer
- amorphous silicon
- silicon layer
- film transistor
- preparation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 35
- 239000010409 thin film Substances 0.000 title abstract description 18
- 239000013078 crystal Substances 0.000 title description 8
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 116
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 109
- 239000000758 substrate Substances 0.000 claims abstract description 43
- 238000005224 laser annealing Methods 0.000 claims abstract description 18
- 239000010410 layer Substances 0.000 claims description 368
- 229920005591 polysilicon Polymers 0.000 claims description 100
- 238000000034 method Methods 0.000 claims description 62
- 239000002019 doping agent Substances 0.000 claims description 48
- 239000007943 implant Substances 0.000 claims description 46
- 230000008569 process Effects 0.000 claims description 34
- 239000012212 insulator Substances 0.000 claims description 23
- 229910021419 crystalline silicon Inorganic materials 0.000 claims description 17
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 16
- 239000011229 interlayer Substances 0.000 claims description 16
- -1 grid Substances 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 6
- 238000009792 diffusion process Methods 0.000 claims description 5
- 238000000059 patterning Methods 0.000 claims description 3
- 230000006698 induction Effects 0.000 abstract description 3
- 239000010408 film Substances 0.000 description 43
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 18
- 229910052710 silicon Inorganic materials 0.000 description 18
- 239000010703 silicon Substances 0.000 description 18
- 238000002425 crystallisation Methods 0.000 description 14
- 230000008025 crystallization Effects 0.000 description 14
- 150000002500 ions Chemical class 0.000 description 13
- 229910052814 silicon oxide Inorganic materials 0.000 description 12
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 11
- 239000001257 hydrogen Substances 0.000 description 11
- 229910052739 hydrogen Inorganic materials 0.000 description 10
- 238000005229 chemical vapour deposition Methods 0.000 description 8
- 229910052581 Si3N4 Inorganic materials 0.000 description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 6
- 239000007789 gas Substances 0.000 description 6
- 238000001953 recrystallisation Methods 0.000 description 6
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical group [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 239000007788 liquid Substances 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 239000007787 solid Substances 0.000 description 5
- 230000007547 defect Effects 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 238000005499 laser crystallization Methods 0.000 description 4
- 239000012528 membrane Substances 0.000 description 4
- 238000002156 mixing Methods 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 2
- 238000002835 absorbance Methods 0.000 description 2
- 239000005354 aluminosilicate glass Substances 0.000 description 2
- ISQINHMJILFLAQ-UHFFFAOYSA-N argon hydrofluoride Chemical compound F.[Ar] ISQINHMJILFLAQ-UHFFFAOYSA-N 0.000 description 2
- WTEOIRVLGSZEPR-UHFFFAOYSA-N boron trifluoride Chemical compound FB(F)F WTEOIRVLGSZEPR-UHFFFAOYSA-N 0.000 description 2
- 239000005388 borosilicate glass Substances 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000005660 chlorination reaction Methods 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 238000006356 dehydrogenation reaction Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 230000001939 inductive effect Effects 0.000 description 2
- 238000010899 nucleation Methods 0.000 description 2
- 230000006911 nucleation Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 230000001105 regulatory effect Effects 0.000 description 2
- 229910000077 silane Inorganic materials 0.000 description 2
- 229910052724 xenon Inorganic materials 0.000 description 2
- FHNFHKCVQCLJFQ-UHFFFAOYSA-N xenon atom Chemical compound [Xe] FHNFHKCVQCLJFQ-UHFFFAOYSA-N 0.000 description 2
- 229920001621 AMOLED Polymers 0.000 description 1
- 229910015900 BF3 Inorganic materials 0.000 description 1
- 229910003818 SiH2Cl2 Inorganic materials 0.000 description 1
- FAPWRFPIFSIZLT-UHFFFAOYSA-M Sodium chloride Chemical compound [Na+].[Cl-] FAPWRFPIFSIZLT-UHFFFAOYSA-M 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000004568 cement Substances 0.000 description 1
- 230000003749 cleanliness Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 229910000040 hydrogen fluoride Inorganic materials 0.000 description 1
- 238000005984 hydrogenation reaction Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000004093 laser heating Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 229910021645 metal ion Inorganic materials 0.000 description 1
- CUXQLKLUPGTTKL-UHFFFAOYSA-M microcosmic salt Chemical compound [NH4+].[Na+].OP([O-])([O-])=O CUXQLKLUPGTTKL-UHFFFAOYSA-M 0.000 description 1
- 238000010422 painting Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910000073 phosphorus hydride Inorganic materials 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000005096 rolling process Methods 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78672—Polycrystalline or microcrystalline silicon transistor
- H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- High Energy & Nuclear Physics (AREA)
- Ceramic Engineering (AREA)
- Toxicology (AREA)
- Health & Medical Sciences (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
一种低温多晶硅薄膜晶体管的制备方法，包括如下步骤：在基板上形成第一非晶硅层；在第一非晶硅层上在与待形成的源极掺杂层及漏极掺杂层对应的区域形成掺杂层；对形成有第一非晶硅层及掺杂层的基板进行激光照射，以将第一非晶硅层转化为第一多晶硅层；在第一多晶硅层及掺杂层上形成第二非晶硅层；对形成有第二非晶硅层的基板进行激光照射，以形成第二多晶硅层、源极掺杂层及漏极掺杂层。上述低温多晶硅薄膜晶体管的制备方法，第一多晶硅层还可作为第二非晶硅薄膜转化为多晶硅层的晶粒结构诱导层，能有效地降低低温多晶硅薄膜制备中对准分子激光器脉冲能量稳定性和光束能量密度均匀性的要求，能有效地解决激光退火处理中造成显示不均匀问题。
Description
技术领域
本发明涉及晶体管制造技术领域，特别是涉及一种低温多晶硅薄膜晶体管及其制备方法。
背景技术
多晶硅(p-Si)薄膜具有远大于非晶硅(a-Si)、并与单晶硅可相比拟的高载流子迁移率，常代替非晶硅应用于薄膜晶体管(TFT)的有源层，因此在集成周边驱动的有源液晶显示(AMLCD)和有源有机发光二极管(AMOLED)中具有非常重要的应用。平板显示器的多晶硅薄膜的衬底是难以承受高温工艺的玻璃，在此条件限制下，低温多晶硅(LTPS)技术是业界必然的选择。
目前业界使用最为广泛的多晶硅薄膜晶化的方法叫准分子激光退火(ExcimerLaserAnneal)，此方法制备的多晶硅晶粒大，晶粒间缺陷少，因此其TFT器件性能优越，例如具有高场效应迁移率，低亚阈值摇摆值，低阈值电压等。但在ELA中，一个重要的问题是存在获得较小晶粒的激光能量窗口。在这个能量窗口内，薄膜几乎全部熔化，由a-Si底部氧化物表面上残存的固体a-Si作为成核的媒介，出现非均匀成核的液相生长过程，表现为超级横向生长。如果激光能量太低，a-Si不能熔化或晶粒不能达到足够大，太高又造成微晶化或非晶化。现有技术中，非晶硅层直接形成于缓冲层上，在准分子激光退火的过程中，非晶硅层各个区域的受热情况趋于一致，在重结晶的起点与晶粒的生长方向是凌乱的，导致重结晶后的低温多晶硅晶粒尺寸偏小，晶粒间晶界偏多，影响多晶硅的电子迁移率，进而影响平板显示的反应速度。
目前在TFT(薄膜晶体管)制备过程中，源漏极(S/D)掺杂一般都是采用离子注入的工艺。其需要通过一道涂光胶、掩膜板(mask)曝光、显影和刻蚀等工艺流程，增加了工艺流程的复杂度，制造成本高且生产效率偏低。
发明内容
基于此，有必要提供一种低温多晶硅薄膜晶体管及其制备方法，该制备方法制得的低温多晶硅薄膜晶体管的多晶硅的晶粒较大、分布较均匀，且工艺流程较简单、生产效率较高。
一种低温多晶硅薄膜晶体管的制备方法，包括如下步骤：
在基板上形成第一非晶硅层；
在所述第一非晶硅层上在与待形成的源极掺杂层及漏极掺杂层对应的区域形成掺杂层；
对形成有所述第一非晶硅层及所述掺杂层的所述基板进行激光照射，以将所述第一非晶硅层转化为第一多晶硅层；
在所述第一多晶硅层及所述掺杂层上形成第二非晶硅层；
对形成有所述第二非晶硅层的所述基板进行激光照射，以形成第二多晶硅层、源极掺杂层及漏极掺杂层。
在其中一个实施例中，所述第一非晶硅层的厚度为10～20nm。
在其中一个实施例中，所述第二非晶硅层的厚度为40～50nm。
在其中一个实施例中，在所述第一非晶硅层上在与待形成的源极掺杂层及漏极掺杂层对应的区域形成掺杂层，具体包括如下步骤：
在所述第一非晶硅层上形成含磷结构层或含硼结构层；
对所述含磷结构层或含硼结构层进行构图工艺，保留所述第一非晶硅层上与待形成的源极掺杂层及漏极掺杂层对应的区域的所述含磷结构层或含硼结构层，形成所述掺杂层。
在其中一个实施例中，形成所述第二多晶硅层、源极掺杂层和漏极掺杂层，具体为：
对形成有所述第二非晶硅层的所述基板进行准分子激光退火工艺使非晶硅转化为多晶硅，其中，与所述掺杂层接触的区域通过所述掺杂层的离子热扩散分别形成所述源极掺杂层及所述漏极掺杂层，所述源极掺杂层和漏极掺杂层之外的区域形成所述第二多晶硅层。
在其中一个实施例中，所述掺杂层的厚度为5～20nm，所述掺杂层的离子掺杂浓度为1.1*1020atoms/cm3～1.1*1021atoms/cm3。
在其中一个实施例中，还包括：对所述第一多晶硅层及所述第二多晶硅层进行构图工艺形成有源层。
在其中一个实施例中，在形成所述有源层后，还包括：在所述有源层上形成栅极绝缘层、栅极、层间绝缘层及源极和漏极，所述源极通过过孔与所述源极掺杂层连接，所述漏极通过过孔与所述漏极掺杂层连接。
在其中一个实施例中，在所述有源层上形成栅极绝缘层、栅极、层间绝缘层及源极和漏极，具体包括如下步骤：
在所述有源层上形成栅极绝缘层；
在所述栅极绝缘层的上方形成栅极金属层，并通过构图工艺形成栅极；
在所述栅极上方形成层间绝缘层；
在所述栅极绝缘层及所述层间绝缘层上形成过孔；
在所述过孔内形成源极和漏极，并使所述源极与所述源极掺杂层连接，所述漏极与所述漏极掺杂层连接。
一种低温多晶硅薄膜晶体管，采用上述任一所述的制备方法制备得到。
上述低温多晶硅薄膜晶体管的制备方法，在形成第二多晶硅层的过程中同时形成源极掺杂层和漏极掺杂层，简化了制作工艺，并且形成源极掺杂层和漏极掺杂层的掺杂离子通过高温扩散的方式形成，降低了离子注入引起薄膜晶体管的相关缺陷和不良现象，提高了薄膜晶体管的性能。
而且，第一非晶硅层上对应源极掺杂层及漏极掺杂层的区域设置有掺杂层，掺杂层可以改变第一非晶硅层的吸光系数，使得第一非晶硅层在激光晶化过程中形成温度梯度，有利于形成的第一多晶硅层的晶粒尺寸较大、分布较均匀。
此外，第一多晶硅层可作为第二非晶硅薄膜转化为多晶硅层的晶粒结构诱导层，能有效地降低低温多晶硅薄膜制备中对准分子激光器脉冲能量稳定性和光束能量密度均匀性的要求，能有效地解决激光退火处理中造成显示不均匀问题。
附图说明
图1为本发明一实施例中低温多晶硅薄膜晶体管的制备方法流程图；
图2为本发明另一实施例中低温多晶硅薄膜晶体管的制备方法流程图；
图3A～图3I为本发明一实施例中低温多晶硅薄膜晶体管的制备过程中的各个阶段的结构示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似改进，因此本发明不受下面公开的具体实施例的限制。
请参阅图1，其为本发明一实施例的低温多晶硅薄膜晶体管的制备方法，包括如下步骤：
S110、在基板上形成第一非晶硅层；
具体地，所述第一非晶硅层的厚度为10～20nm。优选地，所述第一非晶硅层的厚度为15nm。
S120、在所述第一非晶硅层上在与待形成的源极掺杂层及漏极掺杂层对应的区域形成掺杂层；
在本发明一实施例中，在所述第一非晶硅层上形成含磷结构层或含硼结构层；对所述含磷结构层或含硼结构层进行构图工艺，保留第一非晶硅层上与待形成的源极掺杂层及漏极掺杂层对应的区域的所述含磷结构层或含硼结构层，形成所述掺杂层。需要说明的是，本发明中所述与源极掺杂层及漏极掺杂层对应的区域为源极掺杂层及漏极掺杂层正对的区域，即正下方的区域。
优选地，所述掺杂层的厚度为5～20nm，所述掺杂层的离子掺杂浓度为1.1*1020atoms/cm3～1.1*1021atoms/cm3。
S130、对形成有所述第一非晶硅层及所述掺杂层的所述基板进行激光照射，以将所述第一非晶硅层转化为第一多晶硅层；
例如，激光照射可采用氯化氙(XeCl)、氟化氪(KrF)、氟化氩(ArF)等准分子激光器。在本实施例中，采用波长为308nm的XeCl激光器来进行准分子激光退火。激光光束经过光学系统后为线性光源。
优选地，在进行激光退火工艺之前，还包括对第一非晶硅层进行去氢处理，使得氢含量降至1％以下，防止氢爆现象的产生。例如，采用热退火处理将氢从第一非晶硅层中排除。更优选地，在掺杂层形成之前进行所述去氢处理。
激光照射固态第一非晶硅层，硅吸收光能转化为热能，从固态转化为完全熔融状态，由于在激光照射过程中，能融化的非晶硅层的厚度有限，通过调节掺杂层的厚度及激光能量等，使得激光照射时掺杂层底部的第一非晶硅层处于非完全熔融状态，而其他区域的第一非晶硅层处于完全熔融状态，即，源极掺杂层与漏极掺杂层对应的区域处于非熔融状态，沟道区对应的区域处于完全熔融状态，第一非晶硅层中存在由位于掺杂层底部到其他区域逐渐增高的温度梯度；冷却再结晶时，以位于掺杂层底部的非晶硅中未熔融的固态微晶晶粒为晶核开始再结晶，在温度梯度力的作用下，硅薄膜晶化的固液面由两侧不断地向中间区域推进，即第一非晶硅层对应有源层沟道区的区域，从而实现硅晶粒的超级横向晶化，使对应有源层沟道区的区域生成的多晶硅层的晶粒尺寸较大且分布均匀。
S140、在所述第一多晶硅层及所述掺杂层上形成第二非晶硅层；
具体地，所述第二非晶硅层的厚度为40～50nm。
S150、对形成有所述第二非晶硅层的所述基板进行激光照射，以形成第二多晶硅层、源极掺杂层及漏极掺杂层。
具体地，对形成有所述第二非晶硅层的所述基板进行准分子激光退火工艺使非晶硅转化为多晶硅，其中，与所述掺杂层接触的区域通过所述掺杂层的离子热扩散分别形成所述源极掺杂层及所述漏极掺杂层，所述源极掺杂层和漏极掺杂层之外的区域形成所述第二多晶硅层。
可以理解，在目前的激光退火工艺中，激光能量需要把非晶硅加热到临界完全熔融状态，即，介于完全熔融和非完全熔融之间，换言之，非晶硅膜层绝大部分都已经熔融为液态，但在非晶硅膜层的下表面会存在微量的固态硅，而要使得晶化的硅膜处于临界熔融状态，则需要激光脉冲能量稳定性较高，而且需要光束能量密度分布均匀。否则，激光退火处理后的非晶硅膜很容易微晶化，从而导致显示不均匀等。
由于第二非晶硅层的底部具有第一多晶硅层，在第二非晶硅膜层晶格结构重排列的过程中，第一多晶硅的晶格排列结构会对第二非晶硅晶格排列起到“引导”或者“诱导”作用，使得非晶硅晶格排列“趋向”于第一多晶硅晶格的排列，即，第二非晶硅层在激光晶化过程中，第二非晶硅的硅膜更趋向于多晶，可以有效地抵制膜层的微晶化，降低激光脉冲能量稳定性及光束能量密度均匀性的要求。
在本发明一实施例中，还包括对第一多晶硅层及第二多晶硅层进行构图工艺形成有源层。具体地，利用光刻胶为掩膜板，对第一多晶硅层及第二多晶硅层进行刻蚀处理，仅保留待形成有源层区域的第一多晶硅层及第二多晶硅层，得到有源层。
在本发明另一实施例中，低温多晶硅薄膜晶体管的制备方法还包括：在所述有源层上形成栅极绝缘层、栅极、层间绝缘层及源极和漏极，所述源极通过过孔与所述源极掺杂层连接，所述漏极通过过孔与所述漏极掺杂层连接。具体地，其包括如下步骤：
在所述有源层上形成栅极绝缘层；
在所述栅极绝缘层的上方形成栅极金属层，并通过构图工艺形成栅极；
在所述栅极上方形成层间绝缘层；
在所述栅极绝缘层及所述层间绝缘层上形成过孔；
在所述过孔内形成源极和漏极，并使所述源极与所述源极掺杂层连接，所述漏极与所述漏极掺杂层连接。
上述低温多晶硅薄膜晶体管的制备方法，在形成第二多晶硅层的过程中同时形成源极掺杂层和漏极掺杂层，简化了制作工艺，并且形成源极掺杂层和漏极掺杂层的掺杂离子通过高温扩散的方式形成，降低了离子注入引起薄膜晶体管的相关缺陷和不良现象，提高了薄膜晶体管的性能。
而且，第一非晶硅层上对应源极掺杂层及漏极掺杂层的区域设置有掺杂层，掺杂层可以改变第一非晶硅层的吸光系数，使得第一非晶硅层在激光晶化过程中形成温度梯度，有利于形成的第一多晶硅层的晶粒尺寸较大、分布较均匀。
此外，第一多晶硅层可作为第二非晶硅薄膜转化为多晶硅层的晶粒结构诱导层，能有效地降低低温多晶硅薄膜制备中对准分子激光器脉冲能量稳定性和光束能量密度均匀性的要求，能有效地解决激光退火处理中造成显示不均匀而造成各种痕迹(mura)的问题。
本发明还提供一种低温多晶硅薄膜晶体管，采用本说明书中任一实施例所提供的低温薄膜晶体管的制备方法制备得到。
请参阅图2，其为本发明另一实施例中低温薄膜晶体管的制备方法流程图。
S210、在基板上形成缓冲层。
具体地，在干净的基板上形成缓冲层，基板可为玻璃基板或柔性基板。在实际应用中，基板需要具有高的透明度、较低的反射率、较好的热稳定性和抗腐蚀性、较高的机械强度和较好的机械加工特性，此外，该基板还需要具有良好的电绝缘性。优选的，基板为不含碱离子的硼硅酸盐玻璃或无碱硅酸铝玻璃等。需要说明的是，当基板的洁净度不满足要求时，可以首先对基板进行预清洗。
步骤S210形成的缓冲层可以提高待形成的非晶硅与基板之间的附着程度，有利于降低热传导效应，减缓被激光加热的硅的冷却速率，有利于多晶硅的结晶。同时，还可以防止基板中的金属离子扩散至有源层，降低杂质缺陷，并且可以减少漏电流的产生。当然，步骤S210也可为可选项，在一些实施例中，步骤S210可省略。
具体地，在玻璃基板上利用等离子体化学气相沉积法(PECVD)沉积一层一定厚度的缓冲层，例如，所述一定厚度为50～100nm。沉积材料可以为单层的氧化硅(SiOx)膜层或氮化硅(SiNx)膜层，或者为氧化硅(SiOx)和氮化硅(SiNx)的叠层。在本实施例中，缓冲层包括依次层叠在基板上的氮化硅层及氧化硅层，例如，氮化硅层设置于基板与氧化硅层之间，这样有利于后续的氢化过程，及得到良好的电学性能。具体的，所述氮化硅及氧化硅叠层的厚度为50～100nm。又如，氮化硅层与氧化硅层的厚度比例为1～1.5：0.8～1.6；例如，氮化硅层与氧化硅层的厚度比例为1：1。例如，氧化硅层的厚度为20～60nm。
其中，形成SiNx膜层的反应气体为SiH4、NH3、N2的混合气体，或者为SiH2Cl2、NH3、N2的混合气体；形成SiOx膜层的反应气体为SiH4、N2O的混合气体，或者为SiH4、硅酸乙酯(TEOS)的混合气体。
S220、在缓冲层上形成第一非晶硅层。
具体地，采用等离子体增强化学气相沉积(PECVD)工艺在缓冲层远离基板的表面上沉积第一非晶硅层。进一步地，沉积温度一般控制在500℃以下。
在本实施例中，第一非晶硅层的厚度为10nm～20nm。需要说明的是，在工艺允许的条件下，第一非晶硅层的厚度可越小越好，这样可以降低第一非晶硅层晶化时的激光能量。优选地，第一非晶硅层的厚度为15nm。
S230、对第一非晶硅层进行热退火处理。
对基板上的第一非晶硅层进行热退火工艺，以去除第一非晶硅层中的氢气，使得第一非晶硅层中氢含量降至1％以下，防止在后续步骤在激光退火时发生氢爆。
S240、在第一非晶硅层上形成掺杂层。
例如，通过成膜工艺在第一非晶硅层上至少在对应源极掺杂层及漏极掺杂层的区域形成掺杂层。具体地，所述掺杂层的厚度为5～20nm，所述掺杂层的离子掺杂浓度为1.1*1020atoms/cm3～1.1*1021atoms/cm3。本发明中所述与源极掺杂层及漏极掺杂层对应的区域为源极掺杂层及漏极掺杂层正对的区域，即正下方的区域。
具体地，其包括如下步骤：
利用PECVD工艺，通过硅烷、氢气和磷烷生成掺杂磷的氧化硅膜层，得到含磷结构层；或者，通过硅烷、氢气和三氟化硼生成掺杂硼的氧化硅膜层，得到含硼结构层。在其他实施例中，还可以在第一非晶硅层上涂覆磷盐或者硼盐溶液、再烘干形成含磷结构层或含硼结构层。
对含磷结构层或含硼结构层进行构图工艺，如光刻胶涂覆、掩膜、曝光、显影、光刻和刻蚀技术，至少保留第一非晶硅层上与待形成的源极掺杂层及漏极掺杂层对应的区域的含磷结构层或含硼结构层，得到掺杂层。
S250、对形成有第一非晶硅层及掺杂层的基板进行激光照射，以将第一非晶硅层转化为第一多晶硅层。
例如，激光照射可采用氯化氙(XeCl)、氟化氪(KrF)、氟化氩(ArF)等准分子激光器。在本实施例中，采用波长为308nm的XeCl激光器来进行准分子激光退火。激光光束经过光学系统后为线性光源。
激光照射固态第一非晶硅层，硅吸收光能转化为热能，从固态转化为完全熔融状态，由于在激光照射过程中，能融化的非晶硅层的厚度有限，通过调节掺杂层的厚度及激光能量等，使得激光照射时掺杂层底部的第一非晶硅层处于非完全熔融状态，而其他区域的第一非晶硅层处于完全熔融状态，第一非晶硅层中存在由位于掺杂层底部到其他区域逐渐增高的温度梯度；冷却再结晶时，以位于掺杂层底部的非晶硅中未熔融的固态微晶晶粒为晶核开始再结晶，在温度梯度力的作用下，硅薄膜晶化的固液面由两侧不断地向中间区域推进，即第一非晶硅层对应有源层沟道区的区域，从而实现硅晶粒的超级横向晶化，使对应有源层沟道区的区域生成的多晶硅层的晶粒尺寸较大且分布均匀。
S260、在第一多晶硅层及掺杂层上形成第二非晶硅层。
具体地，采用等离子体增强化学气相沉积(PECVD)工艺在形成有第一多晶硅层及掺杂层的基板上沉积第二非晶硅层。进一步地，沉积温度一般控制在500℃以下。
在本实施例中，第二非晶硅层的厚度为40nm～50nm。
S270、对第二多晶硅层进行热退火处理。
对基板上的第二非晶硅层进行热退火工艺，以去除第二非晶硅层中的氢气，使得第二非晶硅层中氢含量降至1％以下，防止在后续步骤在激光退火时发生氢爆。
S280、对形成有第二非晶硅层的基板进行激光照射，以形成第二多晶硅层、源极掺杂层及漏极掺杂层。
具体地，对形成有所述第二非晶硅层的所述基板进行准分子激光退火工艺使非晶硅转化为多晶硅，其中，与所述掺杂层接触的区域通过所述掺杂层的离子注入分别形成所述源极掺杂层及所述漏极掺杂层，所述源极掺杂层和漏极掺杂层之外的区域形成所述第二多晶硅层。
可以理解，在目前的激光退火工艺中，激光能量需要把非晶硅加热到临界完全熔融状态，即，介于完全熔融和非完全熔融之间，换言之，非晶硅膜层绝大部分都已经熔融为液态，但在非晶硅膜层的下表面会存在微量的固态硅，而要使得晶化的硅膜处于临界熔融状态，则激光脉冲能量需要非常稳定，且光束能量分布均匀，否则，激光退火处理后的非晶硅膜很容易微晶化，从而导致显示不均匀等。
由于第二非晶硅层的底部具有第一多晶硅层，在第二非晶硅膜层晶格结构重排列的过程中，第一多晶硅的晶格排列结构会对第二非晶硅晶格排列起到“引导”或者“诱导”作用，使得非晶硅晶格排列“趋向”于第一多晶硅晶格的排列，即，第二非晶硅层在激光晶化过程中，第二非晶硅的硅膜更趋向于多晶，可以有效地抵制膜层的微晶化，降低激光脉冲能量稳定性及光束能力密度均匀性的要求。
S290、对第一多晶硅层及第二多晶硅层进行构图工艺形成有源层。
具体地，利用光刻胶为掩膜板，对第一多晶硅层及第二多晶硅层进行刻蚀处理，仅保留待形成有源层区域的第一多晶硅层及第二多晶硅层，得到有源层。
S300、在有源层上形成栅极绝缘层、栅极、层间绝缘层及源极和漏极，所述源极通过过孔与所述源极掺杂层连接，所述漏极通过过孔与所述漏极掺杂层连接。
具体地，包括步骤如下：
S301：在形成有有源层的基板上形成栅极绝缘层。
具体的，栅极绝缘层包括依次层叠的栅极氧化硅层及栅极氮化硅层。在本实施例中，栅极氧化硅层和栅极氮化硅层可以采用化学气相沉积法(ChemicalVaporDeposition，CVD)或等离子增强型化学气相沉积法(PlasmaEnhancedChemicalVaporDeposition，PECVD)。
S302：在所述栅极绝缘层上形成栅极。
本实施例中，在栅极绝缘层上形成栅极金属层的过程可以采用本领域技术人员熟知的形成栅极的步骤，如先在栅极氮化硅层形成金属膜，然后对金属膜进行光刻和湿法刻蚀等操作最终在栅极氮化硅层上形成栅极，在此不做限定。
S303：在所述栅极上形成层间绝缘层。
S304：在所述栅极绝缘层和所述层间绝缘层上刻蚀形成过孔。
S305：在所述过孔内形成源极和漏极，并使所述源极与源极掺杂层连接，使漏极与漏极掺杂层连接。
本发明还提供一种低温多晶硅薄膜晶体管，采用上述实施例提供的低温薄膜晶体管的制备方法制备得到。
为了进一步理解低温多晶硅薄膜晶体管的制备方法，下面还提供一种低温多晶硅薄膜晶体管的制备方法的具体实施例，其包括如下步骤：
S11、在基板100上形成缓冲层200，其完成后的截面图请参阅3A。本实施例提供的玻璃基板100为不含碱离子的硼硅酸盐玻璃或无碱硅酸铝玻璃。
S12、在缓冲层200远离基板100的表面形成第一非晶硅层300，其完成后的截面图请参阅图3B。
S13、对第一非晶硅层300进行热退火处理。
S14、在第一非晶硅层300上形成含磷掺杂层或含硼掺杂层400，其完成后的截面图请参阅图3C。
S15、对含磷结构层或含硼结构层400进行构图工艺，至少保留第一非晶硅层300上与待形成的源极掺杂层及漏极掺杂层对应的区域的含磷结构层或含硼结构层，得到掺杂层410，其完成后的截面图请参阅图3D。
S16、对形成有第一非晶硅层300及掺杂层410的基板100进行激光照射，以将第一非晶硅层300转化为第一多晶硅层310，其完成后的截面图请参阅图3E。
S17、在第一多晶硅层310及掺杂层410上形成第二非晶硅层500，其完成后的截面图请参阅图3F。
S18、对第二多晶硅层500进行热退火处理。
S19、对形成有第二非晶硅层500的基板100进行激光照射，以形成第二多晶硅层501、源极掺杂层510及漏极掺杂层520，其完成后的截面图请参阅图3G。
S20、对第一多晶硅层310及第二多晶硅层501进行构图工艺，形成有源层502，其完成后的截面图请参阅图3H。
S21、在有源层502上形成栅极绝缘层600，之后，在栅极绝缘层600上形成栅极700，之后，在栅极700上形成层间绝缘层800，然后，将栅极绝缘层600和层间绝缘层800进行刻蚀形成过孔，最后，在所述过孔形成源极910和漏极920，并使源极掺杂层510与源极910接触，漏极掺杂层520与漏极920接触，其完成后的截面示意图请参阅图3I。
本发明实施例提供一种低温多晶硅薄膜晶体管，采用上述任一实施例所提供的低温多晶硅薄膜晶体管的制作方法制作而成。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
Claims (10)
1.一种低温多晶硅薄膜晶体管的制备方法，其特征在于，包括如下步骤：
在基板上形成第一非晶硅层；
在所述第一非晶硅层上在与待形成的源极掺杂层及漏极掺杂层对应的区域形成掺杂层；
对形成有所述第一非晶硅层及所述掺杂层的所述基板进行激光照射，以将所述第一非晶硅层转化为第一多晶硅层；
在所述第一多晶硅层及所述掺杂层上形成第二非晶硅层；
对形成有所述第二非晶硅层的所述基板进行激光照射，以形成第二多晶硅层、源极掺杂层及漏极掺杂层。
2.根据权利要求1所述的低温多晶硅薄膜晶体管的制备方法，其特征在于，所述第一非晶硅层的厚度为10～20nm。
3.根据权利要求1所述的低温多晶硅薄膜晶体管的制备方法，其特征在于，所述第二非晶硅层的厚度为40～50nm。
4.根据权利要求1所述的低温多晶硅薄膜晶体管的制备方法，其特征在于，在所述第一非晶硅层上在与待形成的源极掺杂层及漏极掺杂层对应的区域形成掺杂层，具体包括如下步骤：
在所述第一非晶硅层上形成含磷结构层或含硼结构层；
对所述含磷结构层或含硼结构层进行构图工艺，保留所述第一非晶硅层上与待形成的源极掺杂层及漏极掺杂层对应的区域的所述含磷结构层或含硼结构层，形成所述掺杂层。
5.根据权利要求1所述的低温多晶硅薄膜晶体管的制备方法，其特征在于，形成所述第二多晶硅层、源极掺杂层和漏极掺杂层，具体为：
对形成有所述第二非晶硅层的所述基板进行准分子激光退火工艺使非晶硅转化为多晶硅，其中，与所述掺杂层接触的区域通过所述掺杂层的离子热扩散分别形成所述源极掺杂层及所述漏极掺杂层，所述源极掺杂层和漏极掺杂层之外的区域形成所述第二多晶硅层。
6.根据权利要求1所述的低温多晶硅薄膜晶体管的制备方法，其特征在于，所述掺杂层的厚度为5～20nm，所述掺杂层的离子掺杂浓度为1.1*1020atoms/cm3～1.1*1021atoms/cm3。
7.根据权利要求1所述的低温多晶硅薄膜晶体管的制备方法，其特征在于，还包括：对所述第一多晶硅层及所述第二多晶硅层进行构图工艺形成有源层。
8.根据权利要求7所述的低温多晶硅薄膜晶体管的制备方法，其特征在于，在形成所述有源层后，还包括：在所述有源层上形成栅极绝缘层、栅极、层间绝缘层及源极和漏极，所述源极通过过孔与所述源极掺杂层连接，所述漏极通过过孔与所述漏极掺杂层连接。
9.根据权利要求8所述的低温多晶硅薄膜晶体管的制备方法，其特征在于，在所述有源层上形成栅极绝缘层、栅极、层间绝缘层及源极和漏极，具体包括如下步骤：
在所述有源层上形成栅极绝缘层；
在所述栅极绝缘层的上方形成栅极金属层，并通过构图工艺形成栅极；
在所述栅极上方形成层间绝缘层；
在所述栅极绝缘层及所述层间绝缘层上形成过孔；
在所述过孔内形成源极和漏极，并使所述源极与所述源极掺杂层连接，所述漏极与所述漏极掺杂层连接。
10.一种低温多晶硅薄膜晶体管，其特征在于，采用权利要求1至9中任一项所述的制备方法制备得到。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610232242.2A CN105742370B (zh) | 2016-04-13 | 2016-04-13 | 低温多晶硅薄膜晶体管的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610232242.2A CN105742370B (zh) | 2016-04-13 | 2016-04-13 | 低温多晶硅薄膜晶体管的制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105742370A true CN105742370A (zh) | 2016-07-06 |
| CN105742370B CN105742370B (zh) | 2019-01-01 |
Family
ID=56255565
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610232242.2A Active CN105742370B (zh) | 2016-04-13 | 2016-04-13 | 低温多晶硅薄膜晶体管的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105742370B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2660220C2 (ru) * | 2016-12-28 | 2018-07-05 | Федеральное государственное бюджетное образовательное учреждение высшего образования "Московский государственный университет имени М.В. Ломоносова" (МГУ) | Способ повышения эффективности легирования и изменения типа проводимости аморфного гидрогенизированного кремния, слабо легированного акцепторными примесями |
| CN108269732A (zh) * | 2017-01-03 | 2018-07-10 | 联华电子股份有限公司 | 形成非晶硅多层结构的方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58162031A (ja) * | 1982-03-19 | 1983-09-26 | Matsushita Electric Ind Co Ltd | 多結晶膜の熱処理方法 |
| CN1567535A (zh) * | 2003-06-26 | 2005-01-19 | 铼宝科技股份有限公司 | 薄膜晶体管的多晶硅制造方法 |
| CN104362084A (zh) * | 2014-10-08 | 2015-02-18 | 昆山工研院新型平板显示技术中心有限公司 | 低温多晶硅薄膜及其制备方法、低温多晶硅薄膜晶体管 |
| CN105140128A (zh) * | 2015-09-08 | 2015-12-09 | 信利（惠州）智能显示有限公司 | 低温多晶硅薄膜晶体管及其制备方法 |
-
2016
- 2016-04-13 CN CN201610232242.2A patent/CN105742370B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58162031A (ja) * | 1982-03-19 | 1983-09-26 | Matsushita Electric Ind Co Ltd | 多結晶膜の熱処理方法 |
| CN1567535A (zh) * | 2003-06-26 | 2005-01-19 | 铼宝科技股份有限公司 | 薄膜晶体管的多晶硅制造方法 |
| CN104362084A (zh) * | 2014-10-08 | 2015-02-18 | 昆山工研院新型平板显示技术中心有限公司 | 低温多晶硅薄膜及其制备方法、低温多晶硅薄膜晶体管 |
| CN105140128A (zh) * | 2015-09-08 | 2015-12-09 | 信利（惠州）智能显示有限公司 | 低温多晶硅薄膜晶体管及其制备方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2660220C2 (ru) * | 2016-12-28 | 2018-07-05 | Федеральное государственное бюджетное образовательное учреждение высшего образования "Московский государственный университет имени М.В. Ломоносова" (МГУ) | Способ повышения эффективности легирования и изменения типа проводимости аморфного гидрогенизированного кремния, слабо легированного акцепторными примесями |
| CN108269732A (zh) * | 2017-01-03 | 2018-07-10 | 联华电子股份有限公司 | 形成非晶硅多层结构的方法 |
| CN108269732B (zh) * | 2017-01-03 | 2020-08-11 | 联华电子股份有限公司 | 形成非晶硅多层结构的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105742370B (zh) | 2019-01-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6835608B2 (en) | Method for crystallizing amorphous film and method for fabricating LCD by using the same | |
| TWI492315B (zh) | 低溫多晶矽薄膜晶體管製造方法 | |
| JP4802364B2 (ja) | 半導体層のドーピング方法、薄膜半導体素子の製造方法、及び半導体層の抵抗制御方法 | |
| CN103839825A (zh) | 一种低温多晶硅薄膜晶体管、阵列基板及其制作方法 | |
| JP5508535B2 (ja) | 半導体薄膜の形成方法、半導体装置、半導体装置の製造方法、基板及び薄膜基板 | |
| JP2009032757A (ja) | 薄膜半導体装置の製造方法 | |
| WO2015123913A1 (zh) | 制作低温多晶硅薄膜晶体管和阵列基板的方法 | |
| JP5309387B2 (ja) | 半導体層とこの半導体層を用いた半導体装置および表示装置 | |
| JP2012119691A (ja) | 薄膜トランジスタの製造方法 | |
| CN104966663B (zh) | 低温多晶硅薄膜及其制备方法、以及薄膜晶体管 | |
| JP2007220918A (ja) | レーザアニール方法、薄膜半導体装置及びその製造方法、並びに表示装置及びその製造方法 | |
| JP4290349B2 (ja) | 半導体装置の製造方法 | |
| CN104716092B (zh) | 阵列基板的制造方法及制造装置 | |
| US20070077735A1 (en) | Element of low temperature poly-silicon thin film and method of making poly-silicon thin film by direct deposition at low temperature and inductively-coupled plasma chemical vapor deposition equipment therefor | |
| CN105140130B (zh) | 低温多晶硅薄膜晶体管及其制备方法 | |
| CN104900491A (zh) | 薄膜晶体管及其制作方法、显示装置 | |
| CN105742370A (zh) | 低温多晶硅薄膜晶体管及其制备方法 | |
| JP4286692B2 (ja) | ポリシリコン結晶化の制御方法 | |
| US20060088961A1 (en) | Method of fabricating poly crystalline silicon TFT | |
| US8034671B2 (en) | Polysilicon film, thin film transistor using the same, and method for forming the same | |
| JPH0917729A (ja) | 半導体装置の製造方法 | |
| JP4239744B2 (ja) | 薄膜トランジスタの製造方法 | |
| US10748759B2 (en) | Methods for improved silicon nitride passivation films | |
| CN105355544A (zh) | 低温多晶硅薄膜及薄膜晶体管的制备方法、以及薄膜晶体管 | |
| KR100611749B1 (ko) | 박막트랜지스터의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |