CN105140128A - 低温多晶硅薄膜晶体管及其制备方法 - Google Patents

低温多晶硅薄膜晶体管及其制备方法 Download PDF

Info

Publication number
CN105140128A
CN105140128A CN201510571895.9A CN201510571895A CN105140128A CN 105140128 A CN105140128 A CN 105140128A CN 201510571895 A CN201510571895 A CN 201510571895A CN 105140128 A CN105140128 A CN 105140128A
Authority
CN
China
Prior art keywords
layer
low
amorphous silicon
phosphorous
etching groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510571895.9A
Other languages
English (en)
Other versions
CN105140128B (zh
Inventor
陈卓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Truly Huizhou Smart Display Ltd
Original Assignee
Truly Huizhou Smart Display Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Truly Huizhou Smart Display Ltd filed Critical Truly Huizhou Smart Display Ltd
Priority to CN201510571895.9A priority Critical patent/CN105140128B/zh
Publication of CN105140128A publication Critical patent/CN105140128A/zh
Application granted granted Critical
Publication of CN105140128B publication Critical patent/CN105140128B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651Silicon transistors
    • H01L29/7866Non-monocrystalline silicon transistors
    • H01L29/78672Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742Thin film unipolar transistors
    • H01L29/6675Amorphous silicon or polysilicon transistors
    • H01L29/66757Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)

Abstract

一种低温多晶硅薄膜晶体管及其制备方法,方法包括:对缓冲层的部分进行刻蚀形成第一刻蚀槽和第二刻蚀槽,在第一刻蚀槽和第二刻蚀槽分别形成第一含磷层和第二含磷层;在缓冲层、第一含磷层和第二含磷层上形成非晶硅层;对非晶硅层进行激光镭射,分别将第一含磷层上对应的非晶硅层转变为第一重掺杂层,将第二含磷层上对应的非晶硅层转变为第二重掺杂层,将第一含磷层和第二含磷层之间的部分非晶硅层转变为沟道有源层,将第一含磷层与沟道有源层之间的非晶硅层转变为第一低掺杂漏极端,将第二含磷层与沟道有源层之间的非晶硅层转变为第二低掺杂漏极端。上述制备方法采用高温扩散式掺杂原理,具有工艺流程较简单和生产效率较高的优点。

Description

低温多晶硅薄膜晶体管及其制备方法
技术领域
本发明涉及低温多晶硅薄膜晶体管制备技术领域,特别是涉及一种低温多晶硅薄膜晶体管及其制备方法。
背景技术
随着智能手机、平板电脑和电视等产品的不断发展,利用低温多晶硅薄膜晶体管的显示器也得到了越来越广泛的应用,例如,AMOLED(Active-matrixorganiclightemittingdiode,有源矩阵有机发光二极体或主动矩阵有机发光二极体。
目前,低温多晶硅薄膜晶体管主要由如下步骤制备得到。
提供玻璃基板;
在玻璃基板依次SiNx(氮化硅)层和SiOx(氧化硅)层,以形成隔离层;
在隔离层上形成a-Si(非晶硅)层,a-Si层经由Laser(镭射)照射结晶变为Poly-Si(多晶硅)层,然后,利用涂光胶、掩膜板(mask)曝光、显影和刻蚀工艺制程得到图案图层结构;
在图案图层上采用两次涂光胶、掩膜板(mask)曝光、显影和刻蚀工艺制程分别定义N+Si(重掺杂区)和N-(LDD,轻掺杂漏极端)区域,然后,采用离子注入工艺,分别在N+Si区域和LDD轻掺杂漏极端区域掺杂不同剂量的P31(相对分子质量为31的磷);
通过多次涂光胶、掩膜板(mask)曝光、显影和刻蚀工艺制程得到GI(栅极绝缘层)、GE(栅极金属层)、Source(源极金属层)和Drain(漏极金属层)等。
然而,采用上述传统工艺制备低温多晶硅薄膜晶体管时,需要通过多次涂光胶、掩膜板(mask)曝光、显影和刻蚀等工艺流程,增加了工艺流程的复杂度,制造成本高且生产效率偏低。
发明内容
基于此,有必要提供一种工艺流程较简单和生产效率较高的低温多晶硅薄膜晶体管及其制备方法。
提供玻璃基板,在所述玻璃基板上形成缓冲层;
对所述缓冲层的部分进行刻蚀形成第一刻蚀槽和第二刻蚀槽,在所述第一刻蚀槽和所述第二刻蚀槽分别形成第一含磷层和第二含磷层;
在所述缓冲层、所述第一含磷层和所述第二含磷层上形成非晶硅层;
对所述非晶硅层进行激光镭射,分别将所述第一含磷层上对应的所述非晶硅层转变为第一重掺杂层,将所述第二含磷层上对应的所述非晶硅层转变为第二重掺杂层,将所述第一含磷层和所述第二含磷层之间的部分所述非晶硅层转变为沟道有源层,将所述第一含磷层与所述沟道有源层之间的所述非晶硅层转变为第一低掺杂漏极端,将所述第二含磷层与所述沟道有源层之间的所述非晶硅层转变为第二低掺杂漏极端;
在所述沟道有源层上形成栅极金属层,在所述第一重掺杂层上形成源极金属层,在所述第二重掺杂层上形成漏极金属层。
在其中一个实施例中,所述在所述玻璃基板上形成缓冲层具体包括如下步骤:
在所述玻璃基板上形成氮化硅层;
在所述氮化硅层上形成氧化硅层。
在其中一个实施例中,在所述第一刻蚀槽和所述第二刻蚀槽分别形成第一含磷层和第二含磷层具体包括如下步骤:
采用硅烷、磷化氢和氢气在所述缓冲层、所述第一刻蚀槽和所述第二刻蚀槽上沉积形成含磷结构层;
对所述第一刻蚀槽和所述第二刻蚀槽之间的所述含磷结构层进行刻蚀,以在所述第一刻蚀槽和所述第二刻蚀槽分别形成第一含磷层和第二含磷层。
在其中一个实施例中,所述第一重掺杂区、所述第二重掺杂区、所述第一低掺杂漏极端和所述第二低掺杂漏极端中的磷掺杂浓度通过所述激光镭射的激光脉冲持续时间和激光脉冲重叠照射次数进行调节。
在其中一个实施例中,所述第一低掺杂漏极端中的磷掺杂浓度还根据所述第一含磷层的厚度与所述第一刻蚀槽的深度的差值进行调整;
所述第二低掺杂漏极端中的磷掺杂浓度还根据所述第二含磷层的厚度与所述第二刻蚀槽的深度的差值进行调整。
在其中一个实施例中,对所述非晶硅层进行激光镭射的操作之前,还对所述非晶硅层进行氢化处理。
在其中一个实施例中,所述对所述非晶硅层进行激光镭射的操作中,所述激光镭射采用准分子激光器。
在其中一个实施例中,所述第一重掺杂层和所述第一低掺杂漏极端通过所述第一含磷层中的磷材料高温扩散得到;
所述第二重掺杂层和所述第二低掺杂漏极端通过所述第二含磷层中的磷材料高温扩散得到。
在其中一个实施例中,所述第一重掺杂层和所述第二重掺杂层的厚度为40nm~50nm;
所述第一低掺杂漏极端和所述第二低掺杂漏极端的长度为0.5μm~2μm。
一种低温多晶硅薄膜晶体管,其根据任一项所述的制备方法制备得到。
上述低温多晶硅薄膜晶体管的制备方法采用高温扩散式掺杂原理并预先植入第一含磷层和第二含磷层,再通过激光镭射即可同时完成磷的掺杂工艺和非晶硅层转变为沟道有源层的工艺流程,相对传统的离子注入掺杂工艺需要通过多次涂光胶、掩膜板(mask)曝光、显影和刻蚀等工艺流程,上述低温多晶硅薄膜晶体管的制备方法具有工艺流程较简单和生产效率较高的优点。
附图说明
图1为本发明一实施方式的低温多晶硅薄膜晶体管的制备方法流程图;
图2~图7是本发明一实施方式的低温多晶硅薄膜晶体管的制备过程中的各个阶段的结构示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合附图对本发明的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施,本领域技术人员可以在不违背本发明内涵的情况下做类似改进,因此本发明不受下面公开的具体实施的限制。
如图1所示,本发明一实施方式的低温多晶硅薄膜晶体管的制备方法包括如下步骤:
S110:提供玻璃基板,在所述玻璃基板上形成缓冲层。
在实际应用中,该玻璃基板需要具有高的透明度、较低的反射率、较好的热稳定性和抗腐蚀性、较高的机械强度和较好的机械加工特性,此外,该玻璃基板还需要具有良好的电绝缘性。优选的,玻璃基板为不含碱离子的硼硅酸盐玻璃或无碱硅酸铝玻璃等。
为了防止玻璃基板内的金属离子在非晶硅层的沉积过程中进入非晶硅层内,例如,所述在所述玻璃基板上形成保护绝缘层缓冲层具体包括如下步骤:在所述玻璃基板上形成氮化硅层;在所述氮化硅层上形成氧化硅层,即缓冲层包括氮化硅/氧化硅(SiNx/SiOx)两层膜结构,如此,通过缓冲层可以进一步保护后续在玻璃基板上形成的非晶硅层,以防止玻璃基板内的金属离子在非晶硅层的沉积过程中进入非晶硅层内。例如,所述氮化硅层和所述氧化硅层采用等离子增强型化学气相沉积法(PlasmaEnhancedChemicalVaporDeposition,PECVD)或化学气相沉积法(ChemicalVapourDeposition,CVD)沉积等工艺形成。
S120:对所述缓冲层的部分进行刻蚀形成第一刻蚀槽和第二刻蚀槽,在所述第一刻蚀槽和所述第二刻蚀槽分别形成第一含磷层和第二含磷层。
本实施方式中,对缓冲层的刻蚀为图形刻蚀,即光刻构图工艺,其可以采用现有技术的湿法刻蚀工艺或者干法刻蚀工艺实现,在此不再赘述。
为了进一步解释第一含磷层和第二含磷层的形成过程,例如,在所述第一刻蚀槽和所述第二刻蚀槽分别形成第一含磷层和第二含磷层具体包括如下步骤:采用硅烷、磷化氢和氢气在所述缓冲层、所述第一刻蚀槽和所述第二刻蚀槽上沉积形成含磷结构层;对所述第一刻蚀槽和所述第二刻蚀槽之间的所述含磷结构层进行刻蚀,以在所述第一刻蚀槽和所述第二刻蚀槽分别形成第一含磷层和第二含磷层。
例如,对所述第一刻蚀槽和所述第二刻蚀槽之间的所述含磷结构层进行刻蚀的操作中,其中,所述刻蚀包括但不局限于:涂胶、曝光、显影和刻蚀等操作,即光刻构图工艺。具体请参考步骤S1531~S1537。
本实施方式中,含磷结构层采用等离子增强型化学气相沉积法(PlasmaEnhancedChemicalVaporDeposition,PECVD)或化学气相沉积法(ChemicalVapourDeposition,CVD)沉积形成,通过调节硅烷或磷化氢的比例浓度,用于调节含磷结构层,即第一含磷层和第二含磷层中磷的浓度。当然,含磷结构层也可以采用涂覆方法形成。
S130:在所述缓冲层、所述第一含磷层和所述第二含磷层上形成非晶硅层。
本实施方式中,对所述非晶硅层进行激光镭射的操作之前,还对所述非晶硅层进行氢化处理,即进行去氢处理。
S140:对所述非晶硅层进行激光镭射,分别将所述第一含磷层上对应的所述非晶硅层转变为第一重掺杂层,将所述第二含磷层上对应的所述非晶硅层转变为第二重掺杂层,将所述第一含磷层和所述第二含磷层之间的部分所述非晶硅层转变为沟道有源层,将所述第一含磷层与所述沟道有源层之间的所述非晶硅层转变为第一低掺杂漏极端,将所述第二含磷层与所述沟道有源层之间的所述非晶硅层转变为第二低掺杂漏极端。
需要说明的是,第一重掺杂层和第一低掺杂漏极端通过第一含磷层中的磷材料高温扩散得到,第二重掺杂层和第二低掺杂漏极端通过第二含磷层中的磷材料高温扩散得到。当对非晶硅层进行激光镭射的过程中,第一含磷层和第二含磷层之间的部分非晶硅层转变为沟道有源层,例如,沟道有源层为多晶硅结构。
例如,对所述非晶硅层进行激光镭射,分别将所述第一含磷层上的所述非晶硅层转变为第一重掺杂层,将所述第二含磷层上的所述非晶硅层转变为第二重掺杂层,将所述第一含磷层和所述第二含磷层之间的部分所述非晶硅层转变为沟道有源层,将所述第一含磷层与所述沟道有源层之间的所述非晶硅层转变为第一低掺杂漏极端,将所述第二含磷层与所述沟道有源层之间的所述非晶硅层转变为第二低掺杂漏极端;又如,对所述非晶硅层进行激光镭射,分别将所述第一含磷层对应的所述非晶硅层转变为第一重掺杂层,将所述第二含磷层对应的所述非晶硅层转变为第二重掺杂层,将所述第一含磷层和所述第二含磷层之间的部分所述非晶硅层转变为沟道有源层,将所述第一含磷层与所述沟道有源层之间的所述非晶硅层转变为第一低掺杂漏极端,将所述第二含磷层与所述沟道有源层之间的所述非晶硅层转变为第二低掺杂漏极端。
在此需要强调是,第一重掺杂层、第一低掺杂漏极端、沟道有源层、第二低掺杂漏极端和第二重掺杂层为具有单层膜结构的非晶硅层经过激光镭射得到。请参阅图7,第一重掺杂层、第一低掺杂漏极端、沟道有源层、第二低掺杂漏极端和第二重掺杂层依次拼接后形成单层膜结构,例如,在第一低掺杂漏极端及第二低掺杂漏极端具有弧度的单层膜结构。
此外,由于非晶硅在转变为多晶硅的过程中,即在激光镭射过程中,非晶硅会发生熔融,这样,第一含磷层中的磷在高温条件下会迅速扩散至第一含磷层上的非晶硅层,使其转变为有源层的N+Si(重掺杂区),即第一重掺杂层,且其结构为多晶硅结构,当其与源极接触时,可以增强其电子迁移率。同时,由于第一含磷层向右扩散的扩散空间较大,会将第一含磷层与沟道有源层之间的非晶硅层转变为N-(LDD,轻掺杂漏极端),即第一低掺杂漏极端。同理,第二含磷层和第二低掺杂漏极端的形成原理同上,区别在于,第二重掺杂层与漏极接触,在此不再赘述。
本实施方式中,对非晶硅层进行激光镭射的操作中,激光镭射采用准分子激光器,例如,采用ELA(ExcimerLaserAnnealer,准分子镭射退火)。
下面将进一步解释上述扩散式掺杂方法可以用于代替传统的离子注入方法形成第一重掺杂层、第二重掺杂层、第一低掺杂漏极端及第二低掺杂漏极端的原理。
其中,含磷层向熔融硅层的扩散可以视为固定浓度扩散,对于半导体,单位面积在时间t扩散到体内的杂质总量表示为:
Q ( t ) = ∫ 0 ∞ N ( x , t ) d x = ∫ 0 ∞ N s e r f c ( x 2 D t ) d x = 2 N s D t π
其中,Ns为扩散界面的杂质浓度,在本实施方式中,其下限为零,其上限用磷在硅中的固溶度表示,如,在1100°时,Ns=1.1*1021atoms/cm3。D为扩散系数,熔融硅中磷的扩散系数D=10~4cm2/秒。t为激光照射硅的熔融时间,如,准分子激光器的脉冲时间为30ns,即30纳秒,那么硅在单个脉冲内熔融时间约为60ns,再设重叠照射次数(overshoot)为20次,得出t=60*20=1200ns,把上面各参数值代入上面式子,得Q=13*1015atoms/cm2。也就是说,可以得到磷的可以在0atoms/cm2到13*1015atoms/cm2之间调节。根据TFT制备工艺可知,N+Si重掺杂区域的磷浓度要求为5*1014atoms/cm到5*1015atoms/cm,LDD掺杂浓度要求为5*1012atoms/cm到5*1013atoms/cm,这就意味着,上述扩散式掺杂方法可以用于代替传统的离子注入方法形成第一重掺杂层、第二重掺杂层、第一低掺杂漏极端及第二低掺杂漏极端,其符合TFT的掺杂工艺要求,即符合低温多晶硅薄膜晶体管的掺杂工艺要求。相对传统的离子注入掺杂工艺需要通过多次涂光胶、掩膜板(mask)曝光、显影和刻蚀等工艺流程,上述扩散式掺杂方法通过预先植入第一含磷层和第二含磷层,并通过一次激光镭射即可同时完成磷的掺杂工艺和非晶硅层转变为沟道有源层的工艺,工艺流程较简单,生产效率也较高。
在本实施方式中,第一重掺杂层和第二重掺杂层的厚度为40nm~50nm,第一低掺杂漏极端和第二低掺杂漏极端的长度为0.5μm~2μm。
在本实施方式中,第一重掺杂区、第二重掺杂区、第一低掺杂漏极端和第二低掺杂漏极端中的磷掺杂浓度通过激光镭射的激光脉冲持续时间和激光脉冲重叠照射次数进行调节。此外,通过调节硅烷或磷化氢的比例浓度,即第一含磷层和第二含磷层中磷的浓度,也可以用于调节第一重掺杂区、第二重掺杂区、第一低掺杂漏极端和第二低掺杂漏极端中的磷掺杂浓度。
在本实施方式中,第一低掺杂漏极端中的磷掺杂浓度还可以根据第一含磷层的厚度与第一刻蚀槽的深度的差值进行调整,第二低掺杂漏极端中的磷掺杂浓度还可以根据第二含磷层的厚度与第二刻蚀槽的深度的差值进行调整,这样,可以更灵活地调节第一低掺杂漏极端和第二低掺杂漏极端,即N-(LDD,轻掺杂漏极端)中的磷掺杂浓度,从而可以控制第一低掺杂漏极端和第二低掺杂漏极端的电阻值。
S150:在所述沟道有源层上形成栅极金属层,在所述第一重掺杂层上形成源极金属层,在所述第二重掺杂层上形成漏极金属层。
本实施方式中,在所述沟道有源层上形成栅极金属层的操作之前,还在所述沟道有源层上形成栅极绝缘层。
下面将详细介绍栅极绝缘层和栅极金属层的形成过程,以及在所述第一重掺杂层上形成源极金属层,在所述第二重掺杂层上形成漏极金属层的工艺,其步骤如下:
S151:在所述沟道有源层、所述第一重掺杂层、所述第一低掺杂漏极端、所述第二重掺杂层和所述第二低掺杂漏极端上形成栅极氧化硅层。
S152:在所述栅极氧化硅层上形成栅极氮化硅层。
在本实施方式中,栅极氧化硅层和栅极氮化硅层可以采用化学气相沉积法(ChemicalVapourDeposition,CVD)或等离子增强型化学气相沉积法(PlasmaEnhancedChemicalVaporDeposition,PECVD),至此,栅极氧化硅层和栅极氮化硅层已经形成,即栅极绝缘层形成。
S153:在所述栅极氮化硅层上形成栅极金属层。
本实施方式中,在栅极氮化硅层上形成栅极金属层的过程可以采用本领域技术人员熟知的形成栅极的步骤,如先在栅极氮化硅层形成金属膜,然后对金属膜进行光刻和湿法刻蚀等操作最终在栅极氮化硅层上形成栅极金属层。在此不再对在栅极氮化硅层上形成栅极金属层的过程进行详述。例如,可以采用磁控溅射或者PECVD以及其他常用的成膜方式等成膜方法在栅极氮化硅层形成金属膜,金属膜的材料可以是铬、钽、铝、铜、钼等的一种或者其合金,或者是几种金属膜层的叠加,如钼钽(MoTa)、钼钨(MoW)、Mo、Mo-Al-Mo、Mo-AlNd、Mo-AlNd-Mo等。当然,金属膜的材料也不限于此,本实施方式中的栅极金属膜可以采用本领域技术人员熟知的具有相同作用的各类金属及其合金,在此不再赘述。
为了进一步介绍在栅极氮化硅层上形成栅极金属层的详细方法,例如,一实施方式的栅极金属层的形成方法,其包括如下步骤:
S1531:采用磁控溅射或者PECVD以及其他常用的成膜方式在栅极氮化硅层上形成金属膜,该金属膜可以是铬、钽、铝、铜、钼等的一种或者其合金,或者是几种金属膜层的叠加,如钼钽(MoTa)、钼钨(MoW)、Mo、Mo-Al-Mo、Mo-AlNd、Mo-AlNd-Mo等。
S1532:用涂胶机在金属膜上涂敷紫外(UV)感光的光刻胶。
S1533:高温烘焙,固化光刻胶。
S1534:紫外线(UV)通过具有栅极图形的光刻掩膜板照射光刻胶,本步骤中可以采用正性光刻胶,栅极图形的部分紫外光被挡住,被紫外光照射,进行显影处理。
S1534:对经显影处理的金属膜进行高温烘焙。
S1536:对高温烘焙后的金属膜进行刻蚀处理,去除不需要的金属膜,此步骤可以采用湿法刻蚀或者干法刻蚀。
S1537:剥离去除形成图形时使用的光刻胶,可以采用湿法剥离或者干法剥离,至此,栅极金属层形成。其中,湿法剥离是用剥离液除去形成图形时使用的光刻胶,干法剥离是在真空条件下用氧气放电的方式光刻胶氧化形成气体状态而除去,或用臭氧和UV照射使光刻胶氧化形成挥发态气体除去,这个工序也叫氧气灰化工艺。
如此,通过步骤S1531~S1537即可在栅极氮化硅层上形成栅极金属层。
S154:在所述栅极氮化硅层上形成层间绝缘层。
S155:在所述栅极绝缘层和所述层间绝缘层上刻蚀形成过孔。
S156:在所述过孔内形成源极金属层和漏极金属层,并使所述源极金属层与所述第一重掺杂层连接,使所述漏极金属层与所述第二重掺杂层连接。
在本实施方式中,可以采用磁控溅射等常用的成膜方式在过孔内以及层间绝缘层上形成金属膜,然后对金属膜进行光刻及湿法刻蚀等操作形成源极金属层和漏极金属层,具体步骤可以参见形成栅极金属层的步骤。例如,可以采用磁控溅射等常用的成膜方式溅射铬、钽、铝、铜、钼等的一种或者几种、及其合金形成金属膜,或者是几种金属膜层的叠加,如钼钽(MoTa)、钼钨(MoW)、Mo、Mo-Al-Mo、Mo-AlNd-Mo等;然后对金属膜进行光刻及湿法刻蚀等操作形成源极金属层和漏极金属层,具体步骤可以参考步骤S1531~S1537所示,在此不再赘述。
上述低温多晶硅薄膜晶体管的制备方法采用高温扩散式掺杂原理并预先植入第一含磷层和第二含磷层,再通过激光镭射即可同时完成磷的掺杂工艺和非晶硅层转变为沟道有源层的工艺流程,相对传统的离子注入掺杂工艺需要通过多次涂光胶、掩膜板(mask)曝光、显影和刻蚀等工艺流程,上述低温多晶硅薄膜晶体管的制备方法具有工艺流程较简单和生产效率较高的优点。
为了进一步理解低温多晶硅薄膜晶体管的制备方法,下面还提供一种低温多晶硅薄膜晶体管的制备方法的具体实施例,其包括如下步骤:
步骤A:请参阅图2,提供玻璃基板100,在玻璃基板上形成缓冲层200,缓冲层200包括氮化硅层210和氧化硅层220。本实施例提供的玻璃基板100为不含碱离子的硼硅酸盐玻璃或无碱硅酸铝玻璃。
步骤B:请参阅图3,对缓冲层200的部分进行刻蚀形成第一刻蚀槽230和第二刻蚀槽240。
步骤C:请参阅图4,采用硅烷、磷化氢和氢气在缓冲层200、第一刻蚀槽230和第二刻蚀槽240上沉积形成含磷结构层300,请参阅图5,对第一刻蚀槽230和第二刻蚀槽240之间的含磷结构层300进行刻蚀,以在第一刻蚀槽230和第二刻蚀槽240分别形成第一含磷层310和第二含磷层320。
其中,第一刻蚀槽230和第二刻蚀槽240的深度定位a,第一含磷层310和第二含磷层320的厚度定位为b,其厚度差为b-a。
步骤D:请参阅图6,在缓冲层200、第一含磷层310和第二含磷层320上形成非晶硅层400。
步骤E:请参阅图7,对非晶硅层400进行激光镭射,分别用于将第一含磷层310上的非晶硅层400转变为第一重掺杂层510,将第二含磷层上的非晶硅层转变为第二重掺杂层520,将第一含磷层310和第二含磷层320之间的部分非晶硅层400转变为沟道有源层600,将第一含磷层310与沟道有源层600之间的非晶硅层400转变为第一低掺杂漏极端710,将第二含磷层320与沟道有源层600之间的非晶硅层400转变为第二低掺杂漏极端720。其中,Laserbeam为激光镭射。
步骤F:请参阅图7,在沟道有源层600上形成栅极绝缘层,之后,在所述栅极绝缘层上形成栅极金属层800,之后,在所述栅极绝缘层和所述栅极金属层800上形成层间绝缘层,然后,将所述栅极绝缘层和所述层间绝缘层进行刻蚀形成过孔,最后,在所述过孔形成源极金属层910和漏极金属层920,并使第一重掺杂层510与源极金属层910接触,第二重掺杂层520与漏极金属层920接触。
以上所述实施例仅表达了本发明的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对本发明专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干变形和改进,这些都属于本发明的保护范围。因此,本发明专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种低温多晶硅薄膜晶体管的制备方法,其特征在于,包括如下步骤:
提供玻璃基板,在所述玻璃基板上形成缓冲层;
对所述缓冲层的部分进行刻蚀形成第一刻蚀槽和第二刻蚀槽,在所述第一刻蚀槽和所述第二刻蚀槽分别形成第一含磷层和第二含磷层;
在所述缓冲层、所述第一含磷层和所述第二含磷层上形成非晶硅层;
对所述非晶硅层进行激光镭射,分别将所述第一含磷层上对应的所述非晶硅层转变为第一重掺杂层,将所述第二含磷层上对应的所述非晶硅层转变为第二重掺杂层,将所述第一含磷层和所述第二含磷层之间的部分所述非晶硅层转变为沟道有源层,将所述第一含磷层与所述沟道有源层之间的所述非晶硅层转变为第一低掺杂漏极端,将所述第二含磷层与所述沟道有源层之间的所述非晶硅层转变为第二低掺杂漏极端;
在所述沟道有源层上形成栅极金属层,在所述第一重掺杂层上形成源极金属层,在所述第二重掺杂层上形成漏极金属层。
2.根据权利要求1所述的低温多晶硅薄膜晶体管的制备方法,其特征在于,所述在所述玻璃基板上形成缓冲层具体包括如下步骤:
在所述玻璃基板上形成氮化硅层;
在所述氮化硅层上形成氧化硅层。
3.根据权利要求1所述的低温多晶硅薄膜晶体管的制备方法,其特征在于,在所述第一刻蚀槽和所述第二刻蚀槽分别形成第一含磷层和第二含磷层具体包括如下步骤:
采用硅烷、磷化氢和氢气在所述缓冲层、所述第一刻蚀槽和所述第二刻蚀槽上沉积形成含磷结构层;
对所述第一刻蚀槽和所述第二刻蚀槽之间的所述含磷结构层进行刻蚀,以在所述第一刻蚀槽和所述第二刻蚀槽分别形成第一含磷层和第二含磷层。
4.根据权利要求1所述的低温多晶硅薄膜晶体管的制备方法,其特征在于,所述第一重掺杂区、所述第二重掺杂区、所述第一低掺杂漏极端和所述第二低掺杂漏极端中的磷掺杂浓度通过所述激光镭射的激光脉冲持续时间和激光脉冲重叠照射次数进行调节。
5.根据权利要求4所述的低温多晶硅薄膜晶体管的制备方法,其特征在于,所述第一低掺杂漏极端中的磷掺杂浓度还根据所述第一含磷层的厚度与所述第一刻蚀槽的深度的差值进行调整;
所述第二低掺杂漏极端中的磷掺杂浓度还根据所述第二含磷层的厚度与所述第二刻蚀槽的深度的差值进行调整。
6.根据权利要求1所述的低温多晶硅薄膜晶体管的制备方法,其特征在于,对所述非晶硅层进行激光镭射的操作之前,还对所述非晶硅层进行氢化处理。
7.根据权利要求1所述的低温多晶硅薄膜晶体管的制备方法,其特征在于,所述对所述非晶硅层进行激光镭射的操作中,所述激光镭射采用准分子激光器。
8.根据权利要求1所述的低温多晶硅薄膜晶体管的制备方法,其特征在于,所述第一重掺杂层和所述第一低掺杂漏极端通过所述第一含磷层中的磷材料高温扩散得到;
所述第二重掺杂层和所述第二低掺杂漏极端通过所述第二含磷层中的磷材料高温扩散得到。
9.根据权利要求1所述的低温多晶硅薄膜晶体管的制备方法,其特征在于,所述第一重掺杂层和所述第二重掺杂层的厚度为40nm~50nm;
所述第一低掺杂漏极端和所述第二低掺杂漏极端的长度为0.5μm~2μm。
10.一种低温多晶硅薄膜晶体管,其特征在于,其根据权利要求1至9中任一项所述的制备方法制备得到。
CN201510571895.9A 2015-09-08 2015-09-08 低温多晶硅薄膜晶体管及其制备方法 Active CN105140128B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510571895.9A CN105140128B (zh) 2015-09-08 2015-09-08 低温多晶硅薄膜晶体管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510571895.9A CN105140128B (zh) 2015-09-08 2015-09-08 低温多晶硅薄膜晶体管及其制备方法

Publications (2)

Publication Number Publication Date
CN105140128A true CN105140128A (zh) 2015-12-09
CN105140128B CN105140128B (zh) 2018-01-02

Family

ID=54725434

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510571895.9A Active CN105140128B (zh) 2015-09-08 2015-09-08 低温多晶硅薄膜晶体管及其制备方法

Country Status (1)

Country Link
CN (1) CN105140128B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105742370A (zh) * 2016-04-13 2016-07-06 信利(惠州)智能显示有限公司 低温多晶硅薄膜晶体管及其制备方法
CN105914237A (zh) * 2016-06-01 2016-08-31 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板和显示装置
CN106783626A (zh) * 2017-01-04 2017-05-31 京东方科技集团股份有限公司 薄膜晶体管、阵列基板和显示装置的制造方法
WO2018018356A1 (en) * 2016-07-25 2018-02-01 Boe Technology Group Co., Ltd. Polycrystalline silicon thin film transistor and method of fabricating the same, and display apparatus
CN109920796A (zh) * 2017-12-13 2019-06-21 湘潭宏大真空技术股份有限公司 一种tft基板的镀膜方法
CN113161446A (zh) * 2021-02-07 2021-07-23 福建新峰二维材料科技有限公司 一种铸造单晶或多晶类硅片的两步扩散预处理方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050181566A1 (en) * 2004-02-12 2005-08-18 Sony Corporation Method for doping impurities, methods for producing semiconductor device and applied electronic apparatus
US20080035932A1 (en) * 2004-04-28 2008-02-14 Samsung Sdi Co., Ltd. Thin film transistor and organic electroluminescence display using the same
CN103839826A (zh) * 2014-02-24 2014-06-04 京东方科技集团股份有限公司 一种低温多晶硅薄膜晶体管、阵列基板及其制作方法
CN104465399A (zh) * 2014-12-05 2015-03-25 深圳市华星光电技术有限公司 一种低温多晶硅薄膜晶体管及其制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050181566A1 (en) * 2004-02-12 2005-08-18 Sony Corporation Method for doping impurities, methods for producing semiconductor device and applied electronic apparatus
US20080035932A1 (en) * 2004-04-28 2008-02-14 Samsung Sdi Co., Ltd. Thin film transistor and organic electroluminescence display using the same
CN103839826A (zh) * 2014-02-24 2014-06-04 京东方科技集团股份有限公司 一种低温多晶硅薄膜晶体管、阵列基板及其制作方法
CN104465399A (zh) * 2014-12-05 2015-03-25 深圳市华星光电技术有限公司 一种低温多晶硅薄膜晶体管及其制造方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105742370A (zh) * 2016-04-13 2016-07-06 信利(惠州)智能显示有限公司 低温多晶硅薄膜晶体管及其制备方法
CN105742370B (zh) * 2016-04-13 2019-01-01 信利(惠州)智能显示有限公司 低温多晶硅薄膜晶体管的制备方法
CN105914237A (zh) * 2016-06-01 2016-08-31 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板和显示装置
WO2018018356A1 (en) * 2016-07-25 2018-02-01 Boe Technology Group Co., Ltd. Polycrystalline silicon thin film transistor and method of fabricating the same, and display apparatus
US10355107B2 (en) 2016-07-25 2019-07-16 Boe Technology Group Co., Ltd. Polycrystalline silicon thin film transistor and method of fabricating the same, and display apparatus
KR102057145B1 (ko) 2016-07-25 2019-12-18 보에 테크놀로지 그룹 컴퍼니 리미티드 다결정 실리콘 박막 트랜지스터 및 그 제조 방법, 및 디스플레이 장치
CN107636839B (zh) * 2016-07-25 2020-12-04 京东方科技集团股份有限公司 多晶硅薄膜晶体管及其制造方法、显示装置
CN106783626A (zh) * 2017-01-04 2017-05-31 京东方科技集团股份有限公司 薄膜晶体管、阵列基板和显示装置的制造方法
CN109920796A (zh) * 2017-12-13 2019-06-21 湘潭宏大真空技术股份有限公司 一种tft基板的镀膜方法
CN109920796B (zh) * 2017-12-13 2021-06-15 湘潭宏大真空技术股份有限公司 一种tft基板的镀膜方法
CN113161446A (zh) * 2021-02-07 2021-07-23 福建新峰二维材料科技有限公司 一种铸造单晶或多晶类硅片的两步扩散预处理方法

Also Published As

Publication number Publication date
CN105140128B (zh) 2018-01-02

Similar Documents

Publication Publication Date Title
CN105140128A (zh) 低温多晶硅薄膜晶体管及其制备方法
US20160043212A1 (en) Thin film transistor, array substrate and manufacturing method thereof, and display device
CN107170759B (zh) 一种阵列基板及其制作方法、显示装置
CN105304500B (zh) N型tft的制作方法
US10290663B2 (en) Manufacturing method of thin film transistor and manufacturing method of array substrate
WO2015188522A1 (zh) 薄膜晶体管及其制作方法、显示装置
CN106847703A (zh) 低温多晶硅薄膜晶体管的制造方法和显示装置
WO2017000335A1 (zh) Tft背板的制作方法及其结构
CN104658974A (zh) 一种薄膜层图案、薄膜晶体管及阵列基板的制备方法
CN106601822A (zh) 一种薄膜晶体管及其制备方法
US20140312349A1 (en) Thin film transistor and manufacturing method thereof and array substrate including the thin film transistor
US7176074B1 (en) Manufacturing method of thin film transistor array substrate
US9419029B1 (en) Method for manufacturing thin film transistor array substrate and thin film transistor array substrate for the same
KR20020057382A (ko) 반도체 소자 제조 방법 및 장치
WO2020113613A1 (zh) 薄膜晶体管结构及其制作方法、显示装置
CN104658898A (zh) 低温多晶硅薄膜的制作方法
US20180138295A1 (en) Method of manufacturing a thin film transistor
US9893096B2 (en) LTPS array substrate and method for producing the same
CN104716092B (zh) 阵列基板的制造方法及制造装置
US10629746B2 (en) Array substrate and manufacturing method thereof
CN104465399A (zh) 一种低温多晶硅薄膜晶体管及其制造方法
WO2016197400A1 (zh) Ltps阵列基板及其制造方法
CN101728436A (zh) 薄膜晶体管元件及其制作方法
CN110112099A (zh) 制作ltps tft基板的方法
WO2018109996A1 (ja) 酸化物半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CB03 Change of inventor or designer information

Inventor after: Chen Zhuo

Inventor after: Chen Jianrong

Inventor after: Ren Siyu

Inventor after: Su Junhai

Inventor after: Li Jianhua

Inventor before: Chen Zhuo

CB03 Change of inventor or designer information