CN106783626A - 薄膜晶体管、阵列基板和显示装置的制造方法 - Google Patents

薄膜晶体管、阵列基板和显示装置的制造方法 Download PDF

Info

Publication number
CN106783626A
CN106783626A CN201710003896.2A CN201710003896A CN106783626A CN 106783626 A CN106783626 A CN 106783626A CN 201710003896 A CN201710003896 A CN 201710003896A CN 106783626 A CN106783626 A CN 106783626A
Authority
CN
China
Prior art keywords
manufacture method
tft
thin film
film transistor
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710003896.2A
Other languages
English (en)
Inventor
田震东
刘瀚嵘
弓冰
贾开富
胡双
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Ordos Yuansheng Optoelectronics Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Ordos Yuansheng Optoelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Ordos Yuansheng Optoelectronics Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201710003896.2A priority Critical patent/CN106783626A/zh
Publication of CN106783626A publication Critical patent/CN106783626A/zh
Priority to US15/578,210 priority patent/US10566199B2/en
Priority to PCT/CN2017/092619 priority patent/WO2018126636A1/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Ceramic Engineering (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明涉及一种薄膜晶体管的制造方法、阵列基板的制造方法以及显示装置的制造方法。包括：在衬底基板上形成半导体层，在所述半导体层上形成栅极，其中，所述方法还包括：在所述栅极上形成遮蔽物，其中，所述遮蔽物在所述衬底基板上的垂直投影覆盖所述源极区域的第一源极部分和所述漏极区域的第一漏极部分；利用所述遮蔽物作为掩模，对所述半导体层进行离子注入，以在所述第一源极部分和所述第一漏极部分中形成第一掺杂区，在未被所述遮蔽物垂直投影覆盖的所述源极区域的第二源极部分和所述漏极区域的第二漏极部分中形成第二掺杂区。

Description

薄膜晶体管、阵列基板和显示装置的制造方法
技术领域
本发明涉及显示技术领域。更具体地，涉及一种薄膜晶体管的制造方法、阵列基板的制造方法和显示装置的制造方法。
背景技术
薄膜晶体管(Thin Film Transistor，TFT)被广泛应用于显示技术领域。常规的薄膜晶体管制造方法需要至少两次构图过程以形成至少两个不同的掩模来进行掺杂，以在源极区域和漏极区域中形成轻掺杂区和重掺杂区。
发明内容
本发明的实施例提供了一种薄膜晶体管的制造方法、阵列基板的制造方法以及显示装置的制造方法。可以解决现有技术中的掺杂方法工艺复杂、参数控制难度较大、不良率发生较高的问题。
本发明的目的在于提供一种薄膜晶体管的制造方法。
本发明的第一方面提供了一种薄膜晶体管的制造方法。所述薄膜晶体管的制造方法包括：在衬底基板上形成半导体层，在所述半导体层上形成栅极，并在所述半导体层中限定位于所述栅极之下的沟道区域、位于所述沟道区域的第一侧的源极区域和位于所述沟道区域的与所述第一侧相对的第二侧的漏极区域，其中，所述方法还包括：
在所述栅极上形成遮蔽物，其中，所述遮蔽物在所述衬底基板上的垂直投影覆盖所述源极区域的第一源极部分和所述漏极区域的第一漏极部分；
利用所述遮蔽物作为掩模，对所述半导体层进行离子注入，以在所述第一源极部分和所述第一漏极部分中形成第一掺杂区，在未被所述遮蔽物垂直投影覆盖的所述源极区域的第二源极部分和所述漏极区域的第二漏极部分中形成第二掺杂区。
在一个实施例中，离子注入包括至少一次垂直离子注入、至少一次第一倾斜离子注入和至少一次第二倾斜离子注入，其中，所述第一倾斜离子注入的方向朝向所述沟道区域的所述第一侧倾斜，所述第二倾斜离子注入的方向朝向所述沟道区域的所述第二侧倾斜。
在一个实施例中，所述垂直离子注入为重掺杂离子注入，所述第一倾斜离子注入和所述第二倾斜离子注入为轻掺杂离子注入。
在一个实施例中，所述遮蔽物包括光刻胶。
在一个实施例中，在所述半导体层上形成栅极和在所述栅极上形成所述遮蔽物包括：
在所述半导体层上设置用于形成所述栅极的导电层；
在所述导电层上形成光刻胶基础层；
对所述光刻胶基础层进行构图，以形成所述遮蔽物；
利用所述遮蔽物作掩模，过蚀刻所述导电层使得所述导电层凹进到所述构图的光刻胶的内部，以形成所述栅极。
在一个实施例中，所述方法进一步包括：在形成所述栅极之前，在所述半导体层上形成栅极绝缘层。
在一个实施例中，所述方法进一步包括在形成所述栅极绝缘层时通过控制所述栅极绝缘层的致密性来调整阈值电压。
在一个实施例中，控制所述栅极绝缘层的致密性包括在形成所述栅极绝缘层时控制下列参数中的至少一者：工艺气体混合比例、形成膜的速度、反应温度、等离子体功率和膜厚度。
在一个实施例中，所述方法还包括：在形成所述半导体层之前，在所述衬底基板上形成缓冲层。
在一个实施例中，所述半导体层的材料包括多晶硅。
在一个实施例中，其中，所述第一掺杂区和所述第二掺杂区均为n型掺杂。
在一个实施例中，掺杂离子包括磷。
在一个实施例中，所述第一掺杂区的磷的掺杂浓度的范围为1×1013-5×1013cm-3，所述第二掺杂区的磷的掺杂浓度的范围为3×1014-9×1014cm-3。
本发明的另一个目的在于提供一种阵列基板的制造方法。
本发明的第二方面提供了一种阵列基板的制造方法。所述阵列基板的制造方法包括如上所述的薄膜晶体管的制造方法。
本发明的再一个目的在于提供一种显示装置的制造方法。
本发明的第三方面提供了一种显示装置的制造方法。所述显示装置的制造方法包括如上所述的阵列基板的制造方法。
本发明的实施例提供的薄膜晶体管的制造方法、阵列基板的制造方法以及显示装置的制造方法，通过在所述栅极上形成遮蔽物，其中，所述遮蔽物在所述衬底基板上的垂直投影覆盖所述源极区域的第一源极部分和所述漏极区域的第一漏极部分；利用所述遮蔽物作为掩模，对所述半导体层进行离子注入，以在所述第一源极部分和所述第一漏极部分中形成第一掺杂区，并在未被所述遮蔽物垂直投影覆盖的所述源极区域的第二源极部分和所述漏极区域的第二漏极部分中形成第二掺杂区，能够利用遮蔽物作掩模而无需更多的掩模，减少了构图程序，就可以在半导层中形成第一掺杂区和第二掺杂区，能够简化制造工艺、缩短制造时间、提高产品的良品率并且降低制造成本。
附图说明
为了更清楚地说明本发明的实施例的技术方案，下面将对实施例的附图进行简要说明，应当知道，以下描述的附图仅仅涉及本发明的一些实施例，而非对本发明的限制，其中：
图1为根据本发明的一个实施例的薄膜晶体管的制造方法的流程图；
图2(a)-图2(d)为根据本发明的一个实施例的薄膜晶体管的制造方法的示意图；
图3(a)-图3(c)为根据本发明的一个实施例的薄膜晶体管的制造方法的示意图；
图4(a)-图4(d)为根据本发明的一个实施例的形成薄膜晶体管的栅极和遮蔽物的方法的示意图。
具体实施方式
为了使本发明的实施例的目的、技术方案和优点更加清楚，下面将接合附图，对本发明的实施例的技术方案进行清楚、完整的描述。显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于所描述的本发明的实施例，本领域技术人员在无需创造性劳动的前提下所获得的所有其他实施例，也都属于本发明保护的范围。
当介绍本发明的元素及其实施例时，冠词“一”、“一个”、“该”和“所述”旨在表示存在一个或者多个要素。用语“包含”、“包括”、“含有”和“具有”旨在包括性的并且表示可以存在除所列要素之外的另外的要素。除非上下文中另外明确地指出，否则在本公开文本和所附权利要求中所使用的词语的单数形式包括复数，反之亦然。因而，当提及单数时，通常包括相应术语的复数。相似地，措辞“包含”和“包括”将解释为包含在内而不是独占性地。同样地，术语“包括”和“或”应当解释为包括在内的，除非本文中明确禁止这样的解释。在本文中使用术语“实例”之处，特别是当其位于一组术语之后时，所述“实例”仅仅是示例性的和阐述性的，且不应当被认为是独占性的或广泛性的。
出于下文表面描述的目的，如其在附图中被标定方向那样，术语“上”、“下”、“左”、“右”“垂直”、“水平”、“顶”、“底”及其派生词应涉及发明。术语“上覆”、“在……顶上”、“定位在……上”或者“定位在……顶上”意味着诸如第一结构的第一要素存在于诸如第二结构的第二要素上，其中，在第一要素和第二要素之间可存在诸如界面结构的中间要素。术语“接触”意味着连接诸如第一结构的第一要素和诸如第二结构的第二要素，而在两个要素的界面处可以有或者没有其它要素。
图1为根据本发明的一个实施例的薄膜晶体管的制造方法的流程图。如图1所示，在一个实施例中，薄膜晶体管的制造方法包括：
S1、在衬底基板上形成半导体层；
S3、在半导体层上形成栅极，并在半导体层中限定位于栅极之下的沟道区域、位于沟道区域的第一侧的源极区域和位于沟道区域的与第一侧相对的第二侧的漏极区域；
S5、在栅极上形成遮蔽物，其中，遮蔽物在衬底基板上的垂直投影覆盖源极区域的第一源极部分和漏极区域的第一漏极部分；
S7、利用遮蔽物作为掩模，对半导体层进行离子注入，以在第一源极部分和第一漏极部分中形成第一掺杂区，并在未被遮蔽物垂直投影覆盖的源极区域的第二源极部分和漏极区域的第二源极部分中形成第二掺杂区。
在一个实施例中，进行离子注入可以包括进行至少一次垂直重掺杂离子注入和至少两次倾斜轻掺杂离子注入。
衬底基板可以包括玻璃基板、石英基板和有机树脂基板中的至少一种。遮蔽物可以包括光刻胶，此时，该薄膜晶体管的制造方法可以进一步包括在进行离子注入之后去除光刻胶。
在一个实施例中，薄膜晶体管的制造方法还包括在形成栅极之前，在半导体层上形成栅极绝缘层。进一步地，还可以在形成半导体层之前，在衬底基板上形成缓冲层。缓冲材的材料可以包括氮化硅(SiNx)、氧化硅(SiOx)、氮氧化硅(SiNxOy)中的至少一种。
图2(a)-图2(d)为根据本发明的一个实施例的薄膜晶体管的制造方法的示意图。
如图2(a)所示，在衬底基板1上形成半导体层2，在半导体层2上形成栅极3，半导体层2具有位于栅极3之下的沟道区域CR、位于沟道区域的第一侧S1的源极区域SR和位于沟道区域CR的与第一侧S1相对的第二侧S2的漏极区域DR。在栅极3上形成有遮蔽物4。遮蔽物4在衬底基板1上的垂直投影覆盖源极区域的(横向邻近栅极的)第一源极部分211和漏极区域的(横向邻近栅极的)第一漏极部分221。可以从图2(a)看出，遮蔽物4具有在栅极两侧的凸出部分并且遮蔽物没有延伸到栅极的底部，遮蔽物与栅极的底部不接触并且与位于栅极3和半导体层2之间的栅极绝缘层5也不接触。
在一种实施方式中，如在下文稍后所描述的，栅极3的图案可以通过诸如湿法刻蚀的过刻蚀而形成，从而能够使得进行过刻蚀之后，栅极在衬底基板上的垂直投影位于遮蔽物在衬底基板的垂直投影之中，且栅极在衬底基板上的投影与遮蔽物在衬底基板上的投影不重叠。
如图2(b)所示，利用诸如光刻胶的遮蔽物4作掩模来进行垂直离子注入。对于需要将第二掺杂区(即，第二源极区域212和第二漏极区域222)设置为重掺杂区的情况，垂直离子注入为重掺杂离子注入。离子注入的材料、能量和剂量可以根据实际需要而设置。由于遮蔽物4在衬底基板1上的垂直投影覆盖源极区域的第一源极部分211和漏极区域的第一漏极部分221，因此，垂直离子注入可以在源极区域的未被遮蔽物在衬底基板上的垂直投影覆盖的第二源极部分212和漏极区域的未被遮蔽物在衬底基板上的垂直投影覆盖的第二漏极部分222中形成重掺杂区，而位于遮蔽物正下方的第一源极部分211和221第一漏极部分没有被重掺杂。
如图2(c)所示，利用诸如光刻胶的遮蔽物4作掩模来进行至少一次第一倾斜离子注入。对于需要将第一掺杂区(即，第一源极区域211和第一漏极区域221)设置为轻掺杂区的情况，第一倾斜离子注入为轻掺杂离子注入。离子注入的材料、能量和剂量可以根据实际需要而设置。如图2(c)所示，第一倾斜离子注入的方向朝向沟道区域的第一侧倾斜，通过该倾斜离子注入可以在第一漏极区域221中形成轻掺杂区。此时，由于遮蔽物4和栅极3的遮挡，尚未在第一源极区域211中形成轻掺杂区。
如图2(d)所示，进行至少一次第二倾斜离子注入。可以看出，第二倾斜离子注入的朝向沟道区域的第二侧倾斜。对于需要将第一掺杂区(即，第一源极区域211和第一漏极区域221)设置为轻掺杂区的情况，第二倾斜离子注入为轻掺杂离子注入。离子注入的材料、能量和剂量可以根据实际需要而设置。通过图2(d)所示的倾斜离子注入，可以在第一漏极区域221中形成轻掺杂区。
从而，通过图2(a)-图2(d)所示的方法，仅利用遮蔽物4作掩模，无需更多的掩模，就可以在半导层中形成第一掺杂区和第二掺杂区，避免了常规的掺杂方法的工艺复杂、参数控制难度较大和不良率发生较高的问题。
需要说明，进行垂直离子注入、第一倾斜离子注入和第二倾斜离子注入的先后顺序不受限制。
图3(a)-图3(c)为根据本发明的一个实施例的薄膜晶体管的制造方法的示意图。图3中与图2中相同或相似的标号表示相同或相似的结构，在此不再冗述。图3(a)-图3(c)与图2(a)-图2(d)的不同在于图3(a)-图3(c)中的薄膜晶体管的制造方法还包括在衬底基板1上形成缓冲层6以及进行三次离子注入的先后顺序。
如图3(a)所示，利用诸如光刻胶的遮蔽物4进行朝向沟道区域的第二侧的第二倾斜离子注入。对于需要将第一掺杂区(即，第一源极区域211和第一漏极区域221)设置为轻掺杂区的情况，第二倾斜离子注入为轻掺杂离子注入。离子注入的材料、能量和剂量可以根据实际需要而设置。通过图3(a)所示的倾斜离子注入，可以在第一源极区域211中形成轻掺杂区。而此时由于遮蔽物4和栅极3的遮挡，此时尚未在第一漏极区域221中形成轻掺杂区。
如图3(b)所示，进行朝向沟道区域的第一侧的第一倾斜离子注入。对于需要将第一掺杂区(即，第一源极区域211和第一漏极区域221)设置为轻掺杂区的情况，第一倾斜离子注入为轻掺杂离子注入。离子注入的材料、能量和剂量可以根据实际需要而设置。如图2(c)所示，通过第一倾斜离子注入可以在第一漏极区域221中形成轻掺杂区。
如图3(c)所示，进行垂直离子注入。对于需要将第二掺杂区(即，第二源极区域212和第二漏极区域222)设置为重掺杂区的情况，垂直离子注入为重掺杂离子注入。离子注入的材料、能量和剂量可以根据实际需要而设置。由于遮蔽物4在衬底基板1上的垂直投影覆盖源极区域的第一源极部分211和漏极区域的第一漏极部分221，因此，垂直离子注入可以在未被遮蔽物在衬底基板上的垂直投影覆盖的源极区域的第二源极部分212和漏极区域的第二漏极部分222中形成重掺杂区，而位于遮蔽物正下方的第一源极部分211和221第一漏极部分没有被重掺杂。
可以通过调整承载薄膜晶体管的载具，使得薄膜晶体管和离子注入源成一定角度，来进行倾斜离子注入。也可以通过调整离子注入时的磁场大小，使得离子注入源发出的等离子束与薄膜晶体管成一定角度，来进行倾斜离子注入。
半导体层的材料包括可以包括多晶硅。第一掺杂区和第二掺杂区可以均为n型掺杂。掺杂离子可以包括磷。第一掺杂区的磷的掺杂浓度的范围可以为约1×1013-5×1013cm-3，第二掺杂区的磷的掺杂浓度的范围可以为约3×1013-9×1014cm-3。
在一种实施方式中，薄膜晶体管的制造方法还进一步包括在形成栅极绝缘层时通过控制栅极绝缘层的致密性来调整阈值电压。可以采用等离子体增强化学气相沉积法(Plasma Enhanced Chemical Vapor Deposition，PECVD)来沉积栅极绝缘层。控制栅极绝缘层的致密性可以包括在形成栅极绝缘层时控制下列参数中的至少一者：工艺气体混合比例、形成膜的速度、反应温度、等离子体功率和膜厚度等等。
在一种实施方式中，遮蔽物的材料可以包括光刻胶。此时，在半导体层上形成栅极和在栅极上形成遮蔽物可以包括下列步骤：
S31、在半导体层上设置用于形成栅极的导电层；
S51、在导电层上形成光刻胶基础层；
S53、对光刻胶基础层进行构图，以形成遮蔽物；
S33、利用遮蔽物作掩模，过蚀刻导电层使得导电层凹进到构图的光刻胶的内部，以形成栅极。
图4(a)-图4(d)为根据本发明的一个实施例的形成薄膜晶体管的栅极和遮蔽物的方法的示意图。
如图4(a)所示，根据一个实施例的形成薄膜晶体管的栅极和遮蔽物的方法可以包括：在衬底基板上形成半导体层2，在半导体层2上形成栅极绝缘层5，在栅极绝缘层上形成用于形成栅极的导电层3’。导电层3’的材料可以包括铜(Cu)、钼(Mo)、铌(Nb)、铝(Al)、钕(Nd)、钛(Ti)、银(Ag)、铂(Pt)、铬(Cr)和钨(W)中的至少一种。
如图4(b)所示，根据一个实施例的薄膜晶体管的制造方法可以包括在导电层3’上形成光刻胶基础层4’。例如，可以采用涂布机来在导电层上涂布光刻胶材料来形成光刻胶基础层。
接着，如图4(c)所示，对光刻胶基础层4’进行构图，以形成遮蔽物4。该构图可以采用掩模对光刻胶基础层进行曝光，然后进行显影，从而得到被构图后的光刻胶基础层图案形成遮蔽物。
然后，如图4(d)所示，利用遮蔽物4作掩模，过蚀刻导电层3’使得导电层凹进到构图的光刻胶的内部，以形成栅极。过刻蚀的方法可以包括采用酸的湿法刻蚀等。
本发明的实施例还提供了阵列基板的制造方法和显示装置的制造方法。本发明的实施例中的阵列基板包括如上所述的薄膜晶体管。本发明的实施例中的显示装置包括如上所述的阵列基板。本发明的实施例中的显示装置可以为：手机、平板电脑、电视机、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
已经描述了某特定实施例，这些实施例仅通过举例的方式展现，而且不旨在限制本发明的范围。事实上，本文所描述的新颖实施例可以以各种其它形式来实施；此外，可在不脱离本发明的精神下，做出以本文所描述的实施例的形式的各种省略、替代和改变。所附权利要求以及它们的等价物旨在覆盖落在本发明范围和精神内的此类形式或者修改。

Claims (15)

1.一种薄膜晶体管的制造方法，包括：在衬底基板上形成半导体层，在所述半导体层上形成栅极，并在所述半导体层中限定位于所述栅极之下的沟道区域、位于所述沟道区域的第一侧的源极区域和位于所述沟道区域的与所述第一侧相对的第二侧的漏极区域，其特征在于，所述方法还包括：
在所述栅极上形成遮蔽物，其中，所述遮蔽物在所述衬底基板上的垂直投影覆盖所述源极区域的第一源极部分和所述漏极区域的第一漏极部分；
利用所述遮蔽物作为掩模，对所述半导体层进行离子注入，以在所述第一源极部分和所述第一漏极部分中形成第一掺杂区，在未被所述遮蔽物垂直投影覆盖的所述源极区域的第二源极部分和所述漏极区域的第二漏极部分中形成第二掺杂区。
2.根据权利要求1所述的薄膜晶体管的制造方法，离子注入包括至少一次垂直离子注入、至少一次第一倾斜离子注入和至少一次第二倾斜离子注入，其中，所述第一倾斜离子注入的方向朝向所述沟道区域的所述第一侧倾斜，所述第二倾斜离子注入的方向朝向所述沟道区域的所述第二侧倾斜。
3.根据权利要求2所述的薄膜晶体管的制造方法，其中，所述垂直离子注入为重掺杂离子注入，所述第一倾斜离子注入和所述第二倾斜离子注入为轻掺杂离子注入。
4.根据权利要求3所述的薄膜晶体管的制造方法，其中，所述遮蔽物包括光刻胶。
5.根据权利要求4所述的薄膜晶体管的制造方法，其中，在所述半导体层上形成栅极和在所述栅极上形成所述遮蔽物包括：
在所述半导体层上设置用于形成所述栅极的导电层；
在所述导电层上形成光刻胶基础层；
对所述光刻胶基础层进行构图，以形成所述遮蔽物；
利用所述遮蔽物作掩模，过蚀刻所述导电层使得所述导电层凹进到所述构图的光刻胶的内部，以形成所述栅极。
6.根据权利要求1所述的薄膜晶体管的制造方法，所述方法进一步包括：在形成所述栅极之前，在所述半导体层上形成栅极绝缘层。
7.根据权利要求6所述的薄膜晶体管的制造方法，所述方法进一步包括在形成所述栅极绝缘层时通过控制所述栅极绝缘层的致密性来调整阈值电压。
8.根据权利要求7所述的薄膜晶体管的制造方法，其中，控制所述栅极绝缘层的致密性包括在形成所述栅极绝缘层时控制下列参数中的至少一者：工艺气体混合比例、形成膜的速度、反应温度、等离子体功率和膜厚度。
9.根据权利要求1所述的薄膜晶体管的制造方法，所述方法还包括：在形成所述半导体层之前，在所述衬底基板上形成缓冲层。
10.根据权利要求1所述的薄膜晶体管的制造方法，其中，所述半导体层的材料包括多晶硅。
11.根据权利要求1-10中任一项所述的薄膜晶体管的制造方法，其中，所述第一掺杂区和所述第二掺杂区均为n型掺杂。
12.根据权利要求10所述的薄膜晶体管的制造方法，其中，掺杂离子包括磷。
13.根据权利要求12所述的薄膜晶体管的制造方法，其中，所述第一掺杂区的磷的掺杂浓度的范围为1×1013-5×1013cm-3，所述第二掺杂区的磷的掺杂浓度的范围为3×1014-9×1014cm-3。
14.一种阵列基板的制造方法，其特征在于，所述阵列基板的制造方法包括根据权利要求1-13中任一项所述的薄膜晶体管的制造方法。
15.一种显示装置的制造方法，其特征在于，所述显示装置的制造方法包括根据权利要求14所述的阵列基板的制造方法。
CN201710003896.2A 2017-01-04 2017-01-04 薄膜晶体管、阵列基板和显示装置的制造方法 Pending CN106783626A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201710003896.2A CN106783626A (zh) 2017-01-04 2017-01-04 薄膜晶体管、阵列基板和显示装置的制造方法
US15/578,210 US10566199B2 (en) 2017-01-04 2017-07-12 Methods of manufacturing thin film transistor, array substrate and display device
PCT/CN2017/092619 WO2018126636A1 (zh) 2017-01-04 2017-07-12 薄膜晶体管、阵列基板和显示装置的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710003896.2A CN106783626A (zh) 2017-01-04 2017-01-04 薄膜晶体管、阵列基板和显示装置的制造方法

Publications (1)

Publication Number Publication Date
CN106783626A true CN106783626A (zh) 2017-05-31

Family

ID=58949380

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710003896.2A Pending CN106783626A (zh) 2017-01-04 2017-01-04 薄膜晶体管、阵列基板和显示装置的制造方法

Country Status (3)

Country Link
US (1) US10566199B2 (zh)
CN (1) CN106783626A (zh)
WO (1) WO2018126636A1 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018126636A1 (zh) * 2017-01-04 2018-07-12 京东方科技集团股份有限公司 薄膜晶体管、阵列基板和显示装置的制造方法
CN109216422A (zh) * 2017-07-05 2019-01-15 三星显示有限公司 薄膜晶体管阵列面板
CN109300914A (zh) * 2018-09-27 2019-02-01 武汉华星光电半导体显示技术有限公司 阵列基板及其制作方法
CN109427762A (zh) * 2017-08-22 2019-03-05 中芯国际集成电路制造(上海)有限公司 静电放电晶体管阵列装置
CN110993620A (zh) * 2019-12-05 2020-04-10 深圳市华星光电半导体显示技术有限公司 阵列基板及其制备方法、显示面板
CN112490275A (zh) * 2020-12-03 2021-03-12 湖北长江新型显示产业创新中心有限公司 显示面板及其制作方法、显示装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210123003A (ko) * 2020-04-02 2021-10-13 엘지디스플레이 주식회사 산화물 반도체 박막 트랜지스터 및 그 제조 방법

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1189698A (zh) * 1997-01-27 1998-08-05 先进显示股份有限公司 薄膜晶体管及其制造方法、阵列基板及液晶显示装置
US20020079509A1 (en) * 1998-12-04 2002-06-27 Taylor Efland Novel lateral double diffused metal oxide semiconductor device
US20030015748A1 (en) * 2000-04-19 2003-01-23 Jiro Ida Semiconductor device including memory cells and manufacturing method thereof
CN1632681A (zh) * 2005-02-03 2005-06-29 广辉电子股份有限公司 液晶显示装置的制造方法
CN101840865A (zh) * 2010-05-12 2010-09-22 深圳丹邦投资集团有限公司 一种薄膜晶体管的制造方法及用该方法制造的晶体管
CN101982884A (zh) * 2004-10-12 2011-03-02 三星移动显示器株式会社 半导体器件及其制造方法
CN105140128A (zh) * 2015-09-08 2015-12-09 信利（惠州）智能显示有限公司 低温多晶硅薄膜晶体管及其制备方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040201067A1 (en) * 2002-07-08 2004-10-14 Toppoly Optoelectronics Corp. LLD structure of thin film transistor
TW200627643A (en) 2005-01-19 2006-08-01 Quanta Display Inc A method for manufacturing a thin film transistor
JP2007242754A (ja) * 2006-03-07 2007-09-20 Oki Electric Ind Co Ltd 半導体装置とその製造方法
CN106783626A (zh) 2017-01-04 2017-05-31 京东方科技集团股份有限公司 薄膜晶体管、阵列基板和显示装置的制造方法
CN106653862A (zh) 2017-01-24 2017-05-10 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板及薄膜晶体管的制作方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1189698A (zh) * 1997-01-27 1998-08-05 先进显示股份有限公司 薄膜晶体管及其制造方法、阵列基板及液晶显示装置
US20020079509A1 (en) * 1998-12-04 2002-06-27 Taylor Efland Novel lateral double diffused metal oxide semiconductor device
US20030015748A1 (en) * 2000-04-19 2003-01-23 Jiro Ida Semiconductor device including memory cells and manufacturing method thereof
CN101982884A (zh) * 2004-10-12 2011-03-02 三星移动显示器株式会社 半导体器件及其制造方法
CN1632681A (zh) * 2005-02-03 2005-06-29 广辉电子股份有限公司 液晶显示装置的制造方法
CN101840865A (zh) * 2010-05-12 2010-09-22 深圳丹邦投资集团有限公司 一种薄膜晶体管的制造方法及用该方法制造的晶体管
CN105140128A (zh) * 2015-09-08 2015-12-09 信利（惠州）智能显示有限公司 低温多晶硅薄膜晶体管及其制备方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
吴为敬等: "氧化锌基TFT稳定性研究进展", 《微电子学》 *
朱长纯，贺永宁编著: "《纳米电子材料与器件》", 31 May 2006, 国防工业出版社 *

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018126636A1 (zh) * 2017-01-04 2018-07-12 京东方科技集团股份有限公司 薄膜晶体管、阵列基板和显示装置的制造方法
US10566199B2 (en) 2017-01-04 2020-02-18 Boe Technology Group Co., Ltd. Methods of manufacturing thin film transistor, array substrate and display device
CN109216422A (zh) * 2017-07-05 2019-01-15 三星显示有限公司 薄膜晶体管阵列面板
CN109216422B (zh) * 2017-07-05 2024-02-20 三星显示有限公司 薄膜晶体管阵列面板
CN109427762A (zh) * 2017-08-22 2019-03-05 中芯国际集成电路制造(上海)有限公司 静电放电晶体管阵列装置
CN109427762B (zh) * 2017-08-22 2020-12-18 中芯国际集成电路制造(上海)有限公司 静电放电晶体管阵列装置
CN109300914A (zh) * 2018-09-27 2019-02-01 武汉华星光电半导体显示技术有限公司 阵列基板及其制作方法
CN110993620A (zh) * 2019-12-05 2020-04-10 深圳市华星光电半导体显示技术有限公司 阵列基板及其制备方法、显示面板
CN112490275A (zh) * 2020-12-03 2021-03-12 湖北长江新型显示产业创新中心有限公司 显示面板及其制作方法、显示装置

Also Published As

Publication number Publication date
US20190221429A1 (en) 2019-07-18
WO2018126636A1 (zh) 2018-07-12
US10566199B2 (en) 2020-02-18

Similar Documents

Publication Publication Date Title
CN106783626A (zh) 薄膜晶体管、阵列基板和显示装置的制造方法
TWI497710B (zh) 具有超接面結構的半導體裝置及其製造方法
CN103472646B (zh) 一种阵列基板及其制备方法和显示装置
CN105789327A (zh) 一种薄膜晶体管及其制备方法、阵列基板、显示装置
CN104347422B (zh) 带静电释放保护电路的沟槽式mos晶体管的制造方法
CN104916584A (zh) 一种制作方法、阵列基板及显示装置
CN104900532B (zh) 一种薄膜晶体管及其制备方法、阵列基板、显示装置
US8440529B2 (en) Method of manufacturing superjunction structure
CN104538307A (zh) 一种用于制作多晶硅薄膜晶体管的方法
CN109786440A (zh) 阵列基板的制造方法、装置及阵列基板
CN104505372B (zh) 金属氧化物薄膜晶体管阵列基板的制作方法
CN104900652B (zh) 一种低温多晶硅晶体管阵列基板及其制备方法、显示装置
CN107204376A (zh) 一种薄膜晶体管及其制造方法、阵列基板、显示装置
CN103985716B (zh) 薄膜晶体管阵列基板制造方法及薄膜晶体管阵列基板
US11227938B2 (en) Thin film transistor structure, manufacturing method thereof, and display device
CN102148143A (zh) 用于后氧化硅沟槽底部成形的结构和方法
CN109728003A (zh) 显示基板、显示装置和显示基板的制造方法
CN109616479A (zh) Ltps tft基板的制作方法
CN107154346A (zh) 一种膜层的掺杂方法、薄膜晶体管及其制作方法
CN104299908B (zh) Vdmos及其制造方法
CN103681350B (zh) 薄膜晶体管的制作方法
CN109545689B (zh) 主动开关及其制作方法、显示装置
CN104617151B (zh) 低温多晶硅薄膜晶体管及制作方法、阵列基板及显示装置
CN106952963A (zh) 一种薄膜晶体管及制作方法、阵列基板、显示装置
CN109616417A (zh) 主动开关及其制作方法、显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20170531