CN107154346A - 一种膜层的掺杂方法、薄膜晶体管及其制作方法 - Google Patents

一种膜层的掺杂方法、薄膜晶体管及其制作方法 Download PDF

Info

Publication number
CN107154346A
CN107154346A CN201710357418.1A CN201710357418A CN107154346A CN 107154346 A CN107154346 A CN 107154346A CN 201710357418 A CN201710357418 A CN 201710357418A CN 107154346 A CN107154346 A CN 107154346A
Authority
CN
China
Prior art keywords
layer
area
ion beam
barrier layer
doping
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710357418.1A
Other languages
English (en)
Other versions
CN107154346B (zh
Inventor
王学伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Ordos Yuansheng Optoelectronics Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Ordos Yuansheng Optoelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Ordos Yuansheng Optoelectronics Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201710357418.1A priority Critical patent/CN107154346B/zh
Publication of CN107154346A publication Critical patent/CN107154346A/zh
Priority to PCT/CN2018/087484 priority patent/WO2018210335A1/zh
Priority to US16/337,959 priority patent/US10886144B2/en
Application granted granted Critical
Publication of CN107154346B publication Critical patent/CN107154346B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/42—Bombardment with radiation
    • H01L21/423—Bombardment with radiation with high-energy radiation
    • H01L21/425—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/426—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H01L21/02351—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light treatment by exposure to corpuscular radiation, e.g. exposure to electrons, alpha-particles, protons or ions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0405—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising semiconducting carbon, e.g. diamond, diamond-like carbon
    • H01L21/041—Making n- or p-doped regions
    • H01L21/0415—Making n- or p-doped regions using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/42—Bombardment with radiation
    • H01L21/423—Bombardment with radiation with high-energy radiation
    • H01L21/425—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种膜层的掺杂方法、薄膜晶体管及其制作方法，用以简化工艺流程，提高产能，提升产品良率。膜层的掺杂方法包括：在衬底基板上通过构图工艺制作一层待掺杂的膜层，该膜层包括第一区、第二区和第三区，第一区位于中间区，第三区位于边缘区，第二区位于第一区和第三区之间；在膜层上通过构图工艺依次形成第一阻挡层和第二阻挡层，第一阻挡层在膜层上的正投影区域覆盖第一区，第二阻挡层在膜层上的正投影区域覆盖第一区和第二区；采用与衬底基板垂直的离子束对膜层进行第一次掺杂，完成第三区的掺杂；将衬底基板沿平行于离子束的方向旋转预设角度，使得第二阻挡层不遮挡第二区，采用离子束对膜层进行第二次掺杂，完成第二区的掺杂。

Description

一种膜层的掺杂方法、薄膜晶体管及其制作方法
技术领域
本发明涉及显示技术领域，尤其涉及一种膜层的掺杂方法、薄膜晶体管及其制作方法。
背景技术
现有技术的液晶显示器(Liquid Crystal Display，LCD)、有源矩阵有机发光二极管(Active Matrix Organic Light Emitting Diode，AMOLED)背板技术以及半导体器件工艺制程中，一般需要对半导体层进行多次不同离子、不同剂量的掺杂，以改善其薄膜晶体管(Thin Film Transistor，TFT)电学特性。
如图1所示，现有技术的顶栅型薄膜晶体管包括依次位于衬底基板10上的遮光层12、缓冲层11、半导体有源层13、绝缘层14、栅极15、以及源极和漏极(图中未示出)。半导体有源层13包括不需要掺杂区131、重掺杂区133和轻掺杂区132，不需要掺杂区131对应半导体有源层13的沟道区，重掺杂区133和轻掺杂区132对应半导体有源层13的欧姆接触区，轻掺杂区132即轻掺杂漏结构(Lightly Doped Drain，LDD)，作用是减弱漏区电场，防止热电子退化效应。
如图1所示，在对半导体有源层13进行掺杂时，首先，在栅极15上覆盖一层光刻胶层16，光刻胶层16在衬底基板10上的正投影区域覆盖半导体有源层13的不需要掺杂区131和轻掺杂区132；接着，采用离子束对半导体有源层13的重掺杂区133进行较大剂量的掺杂，离子束的方向与衬底基板10垂直(如图中箭头所示的方向)，形成了半导体有源层13的重掺杂区133；接着，需要采用离子束对半导体有源层13的轻掺杂区132进行较小剂量的掺杂，此时由于光刻胶层16覆盖了轻掺杂区132而对掺杂离子起到了阻挡作用，因此需要去除该部分的光刻胶层，即去除图中虚线框内的光刻胶层，去除之后再进行较小剂量的掺杂，形成半导体有源层13的轻掺杂区132。
综上所述，现有技术不同剂量掺杂时需要通过曝光及刻蚀工艺去除部分光刻胶层(如去除图1中虚线框内的光刻胶层)，不仅工艺繁琐，各项参数控制难度较大，如：灰化(Ashing)的参数控制较难，导致轻掺杂区长度不能有效定义，影响漏电流等关键电学特性参数。并且在去除光刻胶的剥离工艺中容易产生光刻胶残留，进而引发后段工艺的多种不良，不仅降低了良率，也降低了产能。
发明内容
有鉴于此，本发明实施例提供了一种膜层的掺杂方法、薄膜晶体管及其制作方法，用以简化工艺流程，提高产能，提升产品良率。
本发明实施例提供的一种膜层的掺杂方法，包括：
在衬底基板上通过构图工艺制作一层待掺杂的膜层，该膜层包括第一区、第二区和第三区，所述第一区位于该膜层的中间区域，所述第三区位于该膜层的边缘区域，所述第二区位于所述第一区和所述第三区之间；
在所述膜层上通过构图工艺依次形成用于阻挡离子束的第一阻挡层和第二阻挡层，所述第一阻挡层在所述膜层上的正投影区域覆盖所述第一区，所述第二阻挡层在所述膜层上的正投影区域覆盖所述第一区和所述第二区；
采用与所述衬底基板垂直的离子束对所述膜层进行第一次掺杂，完成所述第三区的掺杂；
将所述衬底基板沿平行于所述离子束的方向旋转预设角度，使得所述第二阻挡层不遮挡所述第二区，采用所述离子束对所述膜层进行第二次掺杂，完成所述第二区的掺杂；所述第二次掺杂的掺杂离子的剂量小于所述第一次掺杂的掺杂离子的剂量。
由本发明实施例提供的膜层的掺杂方法，由于该方法在进行第一次掺杂后，只需要将衬底基板沿平行于离子束的方向旋转预设角度，然后对膜层进行第二次掺杂，因此本发明实施例可以实现在同一离子束注入设备中同时完成第二区和第三区的掺杂，与现有技术相比，本发明实施例不需要在完成第三区的掺杂后将衬底基板再放入刻蚀设备中去除第二区正上方位置处的阻挡层，因此，本发明实施例能够简化工艺流程，提高产能，提升产品良率。
较佳地，所述将所述衬底基板沿平行于所述离子束的方向旋转预设角度，使得所述第二阻挡层不遮挡所述第二区，采用所述离子束对所述膜层进行第二次掺杂，完成所述第二区的掺杂，具体包括：
将所述衬底基板沿平行于所述离子束的方向顺时针旋转预设角度，使得所述第二阻挡层不遮挡所述第二区，采用所述离子束对所述膜层进行第二次掺杂，以及，将所述衬底基板沿平行于所述离子束的方向逆时针旋转预设角度，使得所述第二阻挡层不遮挡所述第二区，采用所述离子束对所述膜层再次进行第二次掺杂，完成所述第二区的掺杂。
较佳地，所述预设角度A满足：tanA＝L/(H1+H2)；其中：
L表示所述第二区在预设方向上的长度值，H1表示所述膜层的厚度值，H2表示所述第一阻挡层的厚度值。
较佳地，所述第一阻挡层和所述第二阻挡层的材料相同。
较佳地，所述采用所述离子束对所述膜层进行第二次掺杂之后，还包括：去除所述第一阻挡层和所述第二阻挡层，形成掺杂后的膜层。
本发明实施例还提供了一种薄膜晶体管的制作方法，包括栅极、源极、漏极和半导体有源层的制作，其中：所述半导体有源层的制作包括：
在衬底基板上通过构图工艺制作半导体层，所述半导体层包括第一区、第二区和第三区，所述第一区位于该半导体层的中间区域，所述第三区位于该半导体层的边缘区域，所述第二区位于所述第一区和所述第三区之间；
在所述半导体层上通过构图工艺依次形成用于阻挡离子束的第一阻挡层和第二阻挡层，所述第一阻挡层在所述半导体层上的正投影区域覆盖所述第一区，所述第二阻挡层在所述半导体层上的正投影区域覆盖所述第一区和所述第二区；
采用与所述衬底基板垂直的离子束对所述半导体层进行第一次掺杂；
将所述衬底基板沿平行于所述离子束的方向旋转预设角度，使得所述第二阻挡层不遮挡所述第二区，采用所述离子束对所述半导体层进行第二次掺杂，形成半导体有源层；所述第二次掺杂的掺杂离子的剂量小于所述第一次掺杂的掺杂离子的剂量。
由本发明实施例提供的薄膜晶体管的制作方法，由于该方法中制作半导体有源层时，在对半导体层进行第一次掺杂后，与现有技术相比，本发明具体实施例不需要将经过第一次掺杂后的衬底基板搬送到刻蚀设备进行第二区正上方阻挡层的刻蚀，本发明具体实施例可以保留第二阻挡层，此时将衬底基板按照预设角度旋转一定角度就可以完成第二区的掺杂，本发明具体实施例能够实现第三区和第二区在同一离子束注入设备实现一次性完成，无需再增加灰化、刻蚀工艺过程，能够简化工艺流程，提高产能，提升产品良率。
较佳地，所述在衬底基板上通过构图工艺制作半导体层之前，还包括：
在所述衬底基板上通过构图工艺制作遮光层和缓冲层。
较佳地，所述在所述半导体层上通过构图工艺依次形成用于阻挡离子束的第一阻挡层和第二阻挡层，包括：
在所述半导体层上通过构图工艺依次制作绝缘层和栅极，所述栅极作为第一阻挡层，所述栅极在所述半导体层上的正投影区域覆盖所述第一区；
在所述栅极上通过构图工艺形成用于阻挡离子束的第二阻挡层，所述第二阻挡层在所述半导体层上的正投影区域覆盖所述第一区和所述第二区。
较佳地，所述形成半导体有源层之后，该方法还包括：
去除所述第二阻挡层，在所述半导体有源层上通过构图工艺制作源极和漏极。
较佳地，所述预设角度A满足：tanA＝L/(H1+H2+H3)；其中：
L表示所述第二区在预设方向上的长度值，H1表示所述半导体层的厚度值，H2表示所述绝缘层的厚度值，H3表示所述栅极的厚度值。
较佳地，所述衬底基板上通过构图工艺制作半导体层之前，还包括：
在所述衬底基板上通过构图工艺依次制作栅极和绝缘层。
较佳地，所述形成半导体有源层之后，该方法还包括：
去除所述第一阻挡层和所述第二阻挡层，在所述半导体有源层上通过构图工艺制作源极和漏极。
较佳地，所述预设角度A满足：tanA＝L/(H1+H2)；其中：
L表示所述第二区在预设方向上的长度值，H1表示所述半导体层的厚度值，H2表示所述第一阻挡层的厚度值。
较佳地，所述第一阻挡层和所述第二阻挡层的材料相同。
较佳地，所述将所述衬底基板沿平行于所述离子束的方向旋转预设角度，使得所述第二阻挡层不遮挡所述第二区，采用所述离子束对所述半导体层进行第二次掺杂，形成半导体有源层，具体包括：
将所述衬底基板沿平行于所述离子束的方向顺时针旋转预设角度，使得所述第二阻挡层不遮挡所述第二区，采用所述离子束对所述半导体层进行第二次掺杂，以及，将所述衬底基板沿平行于所述离子束的方向逆时针旋转预设角度，使得所述第二阻挡层不遮挡所述第二区，采用所述离子束对所述半导体层再次进行第二次掺杂，形成半导体有源层。
本发明实施例还提供了一种薄膜晶体管，该薄膜晶体管采用上述制作方法制作形成。
附图说明
图1为现有技术薄膜晶体管的部分结构示意图；
图2为本发明实施例提供的一种膜层的掺杂方法流程图；
图3-图5b为本发明实施例提供的膜层掺杂过程的不同阶段的结构示意图；
图6为本发明实施例提供的一种薄膜晶体管的制作方法流程图；
图7为本发明实施例提供的顶栅型薄膜晶体管的制作方法流程图；
图8-图10为本发明实施例提供的顶栅型薄膜晶体管制作过程的不同阶段的结构示意图；
图11为本发明实施例提供的底栅型薄膜晶体管的制作方法流程图；
图12-图14为本发明实施例提供的底栅型薄膜晶体管制作过程的不同阶段的结构示意图。
具体实施方式
本发明实施例提供了一种膜层的掺杂方法、薄膜晶体管及其制作方法，用以简化工艺流程，提高产能，提升产品良率。
为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进一步地详细描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
下面结合附图详细介绍本发明具体实施例提供的膜层的掺杂方法。
附图中各膜层厚度和区域大小、形状不反应各膜层的真实比例，目的只是示意说明本发明内容。
如图2所示，本发明具体实施例提供了一种膜层的掺杂方法，包括：
S201、在衬底基板上通过构图工艺制作一层待掺杂的膜层，该膜层包括第一区、第二区和第三区，所述第一区位于该膜层的中间区域，所述第三区位于该膜层的边缘区域，所述第二区位于所述第一区和所述第三区之间；
S202、在所述膜层上通过构图工艺依次形成用于阻挡离子束的第一阻挡层和第二阻挡层，所述第一阻挡层在所述膜层上的正投影区域覆盖所述第一区，所述第二阻挡层在所述膜层上的正投影区域覆盖所述第一区和所述第二区；
S203、采用与所述衬底基板垂直的离子束对所述膜层进行第一次掺杂，完成所述第三区的掺杂；
S204、将所述衬底基板沿平行于所述离子束的方向旋转预设角度，使得所述第二阻挡层不遮挡所述第二区，采用所述离子束对所述膜层进行第二次掺杂，完成所述第二区的掺杂；所述第二次掺杂的掺杂离子的剂量小于所述第一次掺杂的掺杂离子的剂量。
具体地，第一区为膜层的不需要掺杂区、第二区为膜层的轻掺杂区、第三区为膜层的重掺杂区。
具体地，本发明具体实施例将衬底基板沿平行于离子束的方向旋转预设角度，使得所述第二阻挡层不遮挡所述第二区，采用离子束对膜层进行第二次掺杂，完成第二区的掺杂，具体包括：
将衬底基板沿平行于离子束的方向顺时针旋转预设角度，使得第二阻挡层不遮挡第二区，采用离子束对膜层进行第二次掺杂，以及，将衬底基板沿平行于离子束的方向逆时针旋转预设角度，使得第二阻挡层不遮挡第二区，采用离子束对膜层再次进行第二次掺杂，完成第二区的掺杂。
下面结合附图详细介绍本发明具体实施例对膜层进行掺杂的具体过程。
如图3所示，在衬底基板10上通过构图工艺制作一层待掺杂的膜层31，该膜层31包括第一区311、第二区313和第三区312，第一区311位于该膜层31的中间区域，第三区312位于该膜层31的边缘区域，第二区313位于第一区311和第三区312之间，第一区311对应膜层31的不需要掺杂区、第三区312对应膜层31的重掺杂区，第二区313对应膜层31的轻掺杂区，本发明具体实施例中的构图工艺包括光刻胶的涂覆、曝光、显影、刻蚀，以及去除光刻胶的部分或全部过程。本发明具体实施例中的衬底基板10可以为玻璃基板，也可以为其它类型的基板，如可以为石英基板；本发明具体实施例中的膜层31可以为半导体膜层。
如图4所示，接着，在膜层31上通过构图工艺依次形成用于阻挡离子束的第一阻挡层41和第二阻挡层42，第一阻挡层41在膜层31上的正投影区域覆盖第一区311，第二阻挡层42在膜层31上的正投影区域覆盖第一区311和第二区313。优选地，本发明具体实施例形成的第一阻挡层41和第二阻挡层42的材料相同，具体实施时，第一阻挡层41和第二阻挡层42可以选择光刻胶层，当然实际生产过程中还可以选择其它类型的阻挡膜层，只要能够起到阻挡离子掺杂过程中注入的离子的作用即可。
接着，如图4所示，采用与衬底基板10垂直的离子束(离子束注入方向如图中的箭头所示的方向)对膜层31进行第一次掺杂，完成膜层31的第三区312的掺杂。第一次掺杂时，由于第一区311和第二区313被第一阻挡层41和第二阻挡层42遮挡，因此膜层31的第一区311和第二区313在第一次掺杂过程中没有被掺杂，本发明具体实施例第一次掺杂时，离子束注入的掺杂离子的剂量较大，如：注入剂量较大的n型掺杂离子或p型掺杂离子。
接着，如图5a所示，将衬底基板10沿平行于离子束的方向顺时针旋转预设角度A，使得第二阻挡层42不遮挡第二区313，采用离子束对膜层31进行第二次掺杂，完成第一区311下方的第二区313的掺杂，本发明具体实施例第二次掺杂时，离子束注入的掺杂离子的剂量较小，本发明具体实施例中旋转的预设角度A需要满足：将衬底基板10沿平行于离子束的方向旋转预设角度A后能够暴露第二区313。具体实施时，预设角度A满足：tanA＝L/(H1+H2)；其中：L表示第二区313在预设方向(如第二区313在平行于衬底基板10的方向)上的长度值，H1表示膜层31的厚度值，H2表示第一阻挡层41的厚度值。
同样地，如图5b所示，将衬底基板10沿平行于离子束的方向逆时针旋转预设角度A，再次采用离子束对膜层31进行第二次掺杂，完成第一区311上方的第二区313的掺杂。
具体实施时，本发明具体实施例中的第一次掺杂和第二次掺杂均可以在离子束注入设备中完成，可以将本发明具体实施例中的衬底基板放置在离子束注入设备的平台上，离子束注入设备的平台本身可以进行多角度旋转，不需要单独设置旋转轴，衬底基板旋转后因离子束与衬底基板的距离产生的变化带来的离子注入深度的影响，可根据离子加速电压的设置来控制，具体可对比正常垂直注入模式的电学特性做实验测试。衬底基板旋转后的离子注入区域为梯形体区域，相比正常垂直注入模式的长方体区域会少一个三角形区域，具体实施时可通过调整离子注入剂量来实现与正常垂直注入模式的电学特性的匹配。
最后，本发明具体实施例在采用离子束对膜层进行第二次掺杂之后，还包括：去除第一阻挡层和第二阻挡层，形成掺杂后的膜层。具体实施时，本发明具体实施例可以采用灰化工艺和干法刻蚀工艺去除第一阻挡层和第二阻挡层，也可以采用剥离工艺去除第一阻挡层和第二阻挡层。
本发明具体实施例采用的以上膜层的掺杂方法，可以实现在同一离子束注入设备中同时完成重掺杂区和轻掺杂区的掺杂，不需要在完成重掺杂区的掺杂后将衬底基板再放入刻蚀设备中去除轻掺杂区正上方位置处的阻挡层，然后再放入离子束注入设备中完成轻掺杂区的掺杂，因此，本发明具体实施例能够简化工艺流程，提高产能，提升产品良率。
基于同一发明构思，本发明具体实施例还提供了一种薄膜晶体管的制作方法，如图6所示，包括栅极、源极、漏极和半导体有源层的制作，其中，半导体有源层的制作包括：
S601、在衬底基板上通过构图工艺制作半导体层，所述半导体层包括第一区、第二区和第三区，所述第一区位于该半导体层的中间区域，所述第三区位于该半导体层的边缘区域，所述第二区位于所述第一区和所述第三区之间；
S602、在所述半导体层上通过构图工艺依次形成用于阻挡离子束的第一阻挡层和第二阻挡层，所述第一阻挡层在所述半导体层上的正投影区域覆盖所述第一区，所述第二阻挡层在所述半导体层上的正投影区域覆盖所述第一区和所述第二区；
S603、采用与所述衬底基板垂直的离子束对所述半导体层进行第一次掺杂；
S604、将所述衬底基板沿平行于所述离子束的方向旋转预设角度，使得所述第二阻挡层不遮挡所述第二区，采用所述离子束对所述半导体层进行第二次掺杂，形成半导体有源层；所述第二次掺杂的掺杂离子的剂量小于所述第一次掺杂的掺杂离子的剂量。
具体地，第一区为半导体层的不需要掺杂区、第二区为半导体层的轻掺杂区、第三区为半导体层的重掺杂区。
本发明具体实施例制作形成的薄膜晶体管可以为顶栅型的薄膜晶体管，也可以为底栅型的薄膜晶体管，当然还可以为其它类型的薄膜晶体管，如：可以为侧栅型的薄膜晶体管。
下面分别以顶栅型的薄膜晶体管和底栅型的薄膜晶体管为例，详细介绍本发明具体实施例制作薄膜晶体管的方法。
实施例一：
如图7所示，本发明具体实施例的薄膜晶体管的制作方法包括：
S701、在衬底基板上通过构图工艺制作遮光层和缓冲层；
S702、在所述缓冲层上通过构图工艺制作半导体层，所述半导体层包括第一区、第二区和第三区，所述第一区位于该半导体层的中间区域，所述第三区位于该半导体层的边缘区域，所述第二区位于所述第一区和所述第三区之间；
S703、在所述半导体层上通过构图工艺依次制作绝缘层和栅极，所述栅极作为第一阻挡层，所述栅极在所述半导体层上的正投影区域覆盖所述第一区；
S704、在所述栅极上通过构图工艺形成用于阻挡离子束的第二阻挡层，所述第二阻挡层在所述半导体层上的正投影区域覆盖所述第一区和所述第二区；
S705、采用与所述衬底基板垂直的离子束对所述半导体层进行第一次掺杂；
S706、将所述衬底基板沿平行于所述离子束的方向旋转预设角度，使得所述第二阻挡层不遮挡所述第二区，采用所述离子束对所述半导体层进行第二次掺杂，形成半导体有源层；所述第二次掺杂的掺杂离子的剂量小于所述第一次掺杂的掺杂离子的剂量；
S707、去除所述第二阻挡层，在所述半导体有源层上通过构图工艺制作源极和漏极。
具体地，本发明具体实施例将衬底基板沿平行于离子束的方向旋转预设角度，使得第二阻挡层不遮挡第二区，采用离子束对半导体层进行第二次掺杂，形成半导体有源层，具体包括：
将衬底基板沿平行于离子束的方向顺时针旋转预设角度，使得第二阻挡层不遮挡第二区，采用离子束对半导体层进行第二次掺杂，以及，将衬底基板沿平行于离子束的方向逆时针旋转预设角度，使得第二阻挡层不遮挡第二区，采用离子束对半导体层再次进行第二次掺杂，形成半导体有源层。
下面结合附图详细介绍本发明具体实施例一薄膜晶体管的具体制作过程。
如图8所示，首先，在衬底基板10上通过构图工艺制作遮光层12和缓冲层11，本发明具体实施例中的遮光层12和缓冲层11的具体制作方法与现有技术相同，这里不再赘述。接着，在缓冲层11上通过构图工艺制作半导体层71，半导体层71包括第一区711、第二区713和第三区712，第一区711位于半导体层71的中间区域，第三区712位于半导体层71的边缘区域，第二区713位于第一区711和第三区712之间，第一区711对应半导体层71的不需要掺杂区、第三区712对应半导体层71的重掺杂区，第二区713对应半导体层71的轻掺杂区，本发明具体实施例中的半导体层71的具体制作方法与现有技术类似，这里不再赘述。接着，在半导体层71上通过构图工艺依次制作绝缘层14和栅极15，本发明具体实施例中的绝缘层14和栅极15的具体制作方法与现有技术相同，这里不再赘述，本发明具体实施例一中的栅极15在后续掺杂过程中作为阻挡层。
如图8所示，接着，在栅极15上通过构图工艺形成第二阻挡层72，具体实施时，第二阻挡层72可以选择光刻胶层，第二阻挡层72在半导体层71上的正投影区域覆盖第一区711和第二区713。
如图8所示，接着，采用与衬底基板10垂直的离子束对半导体层71进行第一次掺杂，第一次掺杂时，由于第一区711和第二区713被栅极15和第二阻挡层72遮挡，因此半导体层71的第一区711和第二区713在第一次掺杂过程中没有被掺杂，本发明具体实施例第一次掺杂时，离子束注入的掺杂离子的剂量较大，如：注入剂量较大的n型掺杂离子或p型掺杂离子。
接着，如图9a所示，将衬底基板10沿平行于离子束的方向顺时针旋转预设角度A，使得第二阻挡层72不遮挡第二区713，采用离子束对半导体层71进行第二次掺杂，本发明具体实施例第二次掺杂时，离子束注入的掺杂离子的剂量较小，本发明具体实施例中旋转的预设角度A需要满足：将衬底基板10沿平行于离子束的方向旋转预设角度A后能够暴露出第二区713，以使得离子束能够对第二区713进行掺杂。
具体实施时，预设角度A满足：tanA＝L/(H1+H2+H3)；其中：L表示半导体层的第二区在预设方向(如第二区在平行于衬底基板10的方向)上的长度值，H1表示半导体层71的厚度值，H2表示绝缘层14的厚度值，H3表示栅极15的厚度值。例如：本发明具体实施例中半导体层的第二区在平行于衬底基板10的方向上的长度值为0.25μm，半导体层71的厚度值为500埃绝缘层14的厚度值为栅极15的厚度值为根据以上公式计算得到的预设角度A为33°。
同样地，如图9b所示，将衬底基板10沿平行于离子束的方向逆时针旋转预设角度A，再次采用离子束对半导体层71进行第二次掺杂，形成半导体有源层。
具体实施时，本发明具体实施例中的第一次掺杂和第二次掺杂均可以在离子束注入设备中完成，可以将本发明具体实施例中的衬底基板放置在离子束注入设备的平台上，离子束注入设备的平台本身可以进行多角度旋转，不需要单独设置旋转轴。实现了离子束不仅能在垂直衬底基板的方向注入，而且能在与衬底基板成一定角度的方向注入，与现有技术相比，本发明具体实施例在对半导体层掺杂形成半导体有源层时，不需要通过灰化、刻蚀工艺去除轻掺杂区上方的阻挡层的情况下，同样能够使掺杂离子注入到轻掺杂区，提高了工艺及各项参数的管控能力，消除了因光刻胶变性发生的光刻胶残留问题，进而能够简化工艺、提升产能、提高离子注入效率以及提升产品良率。
最后，如图10所示，去除第二阻挡层，在半导体有源层91上通过构图工艺制作源极92和漏极93，本发明具体实施例中源极92和漏极93的具体制作方法与现有技术相同，这里不再赘述。具体实施时，本发明具体实施例可以通过灰化工艺和刻蚀工艺去除第二阻挡层，也可以通过剥离工艺去除第二阻挡层。
本发明具体实施例采用以上方法制作薄膜晶体管时，在制作半导体有源层时，在对半导体层进行第一次掺杂后，与现有技术相比，本发明具体实施例不需要将经过第一次掺杂后的衬底基板搬送到刻蚀设备进行轻掺杂区正上方阻挡层的刻蚀，本发明具体实施例可以保留第二阻挡层，此时将衬底基板按照预设角度旋转一定角度就可以完成轻掺杂区的掺杂，本发明具体实施例能够实现重掺杂区和轻掺杂区在同一离子束注入设备实现一次性完成，无需再增加灰化、刻蚀工艺过程。
实施例二：
如图11所示，本发明具体实施例的薄膜晶体管的制作方法包括：
S1101、在衬底基板上通过构图工艺依次制作栅极、绝缘层和半导体层，所述半导体层包括第一区、第二区和第三区，所述第一区位于该膜层的中间区域，所述第三区位于该膜层的边缘区域，所述第二区位于所述第一区和所述第三区之间；
S1102、在所述半导体层上通过构图工艺依次形成用于阻挡离子束的第一阻挡层和第二阻挡层，所述第一阻挡层在所述半导体层上的正投影区域覆盖所述第一区，所述第二阻挡层在所述半导体层上的正投影区域覆盖所述第一区和所述第二区；
S1103、采用与所述衬底基板垂直的离子束对所述半导体层进行第一次掺杂；
S1104、将所述衬底基板沿平行于所述离子束的方向旋转预设角度，使得所述第二阻挡层不遮挡所述第二区，采用所述离子束对所述半导体层进行第二次掺杂，形成半导体有源层；所述第二次掺杂的掺杂离子的剂量小于所述第一次掺杂的掺杂离子的剂量；
S1105、去除所述第一阻挡层和所述第二阻挡层，在所述半导体有源层上通过构图工艺制作源极和漏极。
具体地，本发明具体实施例将衬底基板沿平行于离子束的方向旋转预设角度，使得第二阻挡层不遮挡第二区，采用离子束对半导体层进行第二次掺杂，形成半导体有源层，具体包括：
将衬底基板沿平行于离子束的方向顺时针旋转预设角度，使得第二阻挡层不遮挡第二区，采用离子束对半导体层进行第二次掺杂，以及，将衬底基板沿平行于离子束的方向逆时针旋转预设角度，使得第二阻挡层不遮挡第二区，采用离子束对半导体层再次进行第二次掺杂，形成半导体有源层。
下面结合附图详细介绍本发明具体实施例薄膜晶体管的具体制作过程。
如图12所示，首先，在衬底基板10上通过构图工艺依次制作栅极15、绝缘层14和半导体层71，半导体层71包括第一区711、第二区713和第三区712，第一区711位于半导体层71的中间区域，第三区712位于半导体层71的边缘区域，第二区713位于第一区711和第三区712之间，第一区711对应半导体层71的不需要掺杂区、第三区712对应半导体层71的重掺杂区，第二区713对应半导体层71的轻掺杂区，本发明具体实施例中的栅极15、绝缘层14和半导体层71的具体制作方法与现有技术类似，这里不再赘述。
接着，如图12所示，在半导体层71上通过构图工艺依次形成第一阻挡层111和第二阻挡层112，第一阻挡层111在半导体层71上的正投影区域覆盖第一区711，第二阻挡层112在半导体层71上的正投影区域覆盖第一区711和第二区713。优选地，本发明具体实施例形成的第一阻挡层111和第二阻挡层112的材料相同，具体实施时，第一阻挡层111和第二阻挡层112可以选择光刻胶层。
如图12所示，接着，采用与衬底基板10垂直的离子束对半导体层71进行第一次掺杂，第一次掺杂时，由于第一区711和第二区713被第一阻挡层111和第二阻挡层112遮挡，因此半导体层71的第一区711和第二区713在第一次掺杂过程中没有被掺杂，本发明具体实施例第一次掺杂时，离子束注入的掺杂离子的剂量较大，如：注入剂量较大的n型掺杂离子或p型掺杂离子。
接着，如图13a所示，将衬底基板10沿平行于离子束的方向顺时针旋转预设角度A，使得第二阻挡层112不遮挡第二区713，采用离子束对半导体层71进行第二次掺杂，本发明具体实施例第二次掺杂时，离子束注入的掺杂离子的剂量较小，本发明具体实施例中旋转的预设角度A需要满足：将衬底基板10沿平行于离子束的方向旋转预设角度A后能够暴露第二区713。具体实施时，预设角度A满足：tanA＝L/(H1+H2)；其中：L表示半导体层的第二区在预设方向(如第二区在平行于衬底基板10的方向)上的长度值，H1表示半导体层71的厚度值，H2表示第一阻挡层111的厚度值。
同样地，如图13b所示，将衬底基板10沿平行于离子束的方向逆时针旋转预设角度A，再次采用离子束对半导体层71进行第二次掺杂，形成半导体有源层91。
具体实施时，本发明具体实施例中的第一次掺杂和第二次掺杂均可以在离子束注入设备中完成，可以将本发明具体实施例中的衬底基板放置在离子束注入设备的平台上，离子束注入设备的平台本身可以进行多角度旋转，不需要单独设置旋转轴。
最后，如图14所示，去除第一阻挡层和第二阻挡层，在半导体有源层91上通过构图工艺制作源极92和漏极93，本发明具体实施例中源极92和漏极93的具体制作方法与现有技术相同，这里不再赘述。具体实施时，本发明具体实施例可以通过灰化工艺和刻蚀工艺去除第一阻挡层和第二阻挡层，也可以通过剥离工艺去除第一阻挡层和第二阻挡层。
基于同一发明构思，本发明具体实施例还提供了一种薄膜晶体管，该薄膜晶体管采用本发明具体实施例中的上述制作方法制作形成。
综上所述，本发明具体实施例提供一种膜层的掺杂方法，包括：在衬底基板上通过构图工艺制作一层待掺杂的膜层，该膜层包括第一区、第二区和第三区，第一区位于该膜层的中间区域，第三区位于该膜层的边缘区域，第二区位于第一区和第三区之间；在膜层上通过构图工艺依次形成用于阻挡离子束的第一阻挡层和第二阻挡层，第一阻挡层在膜层上的正投影区域覆盖第一区，第二阻挡层在膜层上的正投影区域覆盖第一区和第二区；采用与衬底基板垂直的离子束对膜层进行第一次掺杂，完成第三区的掺杂；将衬底基板沿平行于离子束的方向旋转预设角度，使得第二阻挡层不遮挡第二区，采用离子束对膜层进行第二次掺杂，完成第二区的掺杂；第二次掺杂的掺杂离子的剂量小于第一次掺杂的掺杂离子的剂量。本发明具体实施例采用的以上膜层的掺杂方法，可以实现在同一离子束注入设备中同时完成第二区和第三区的掺杂，不需要在完成第三区的掺杂后将衬底基板再放入刻蚀设备中去除第二区正上方位置处的阻挡层，因此，本发明具体实施例能够简化工艺流程，提高产能，提升产品良率。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (15)

1.一种膜层的掺杂方法，其特征在于，包括：
在衬底基板上通过构图工艺制作一层待掺杂的膜层，该膜层包括第一区、第二区和第三区，所述第一区位于该膜层的中间区域，所述第三区位于该膜层的边缘区域，所述第二区位于所述第一区和所述第三区之间；
在所述膜层上通过构图工艺依次形成用于阻挡离子束的第一阻挡层和第二阻挡层，所述第一阻挡层在所述膜层上的正投影区域覆盖所述第一区，所述第二阻挡层在所述膜层上的正投影区域覆盖所述第一区和所述第二区；
采用与所述衬底基板垂直的离子束对所述膜层进行第一次掺杂，完成所述第三区的掺杂；
将所述衬底基板沿平行于所述离子束的方向旋转预设角度，使得所述第二阻挡层不遮挡所述第二区，采用所述离子束对所述膜层进行第二次掺杂，完成所述第二区的掺杂；所述第二次掺杂的掺杂离子的剂量小于所述第一次掺杂的掺杂离子的剂量。
2.根据权利要求1所述的掺杂方法，其特征在于，所述将所述衬底基板沿平行于所述离子束的方向旋转预设角度，使得所述第二阻挡层不遮挡所述第二区，采用所述离子束对所述膜层进行第二次掺杂，完成所述第二区的掺杂，具体包括：
将所述衬底基板沿平行于所述离子束的方向顺时针旋转预设角度，使得所述第二阻挡层不遮挡所述第二区，采用所述离子束对所述膜层进行第二次掺杂，以及，将所述衬底基板沿平行于所述离子束的方向逆时针旋转预设角度，使得所述第二阻挡层不遮挡所述第二区，采用所述离子束对所述膜层再次进行第二次掺杂，完成所述第二区的掺杂。
3.根据权利要求2所述的掺杂方法，其特征在于，所述预设角度A满足：tanA＝L/(H1+H2)；其中：
L表示所述第二区在预设方向上的长度值，H1表示所述膜层的厚度值，H2表示所述第一阻挡层的厚度值。
4.根据权利要求1所述的掺杂方法，其特征在于，所述第一阻挡层和所述第二阻挡层的材料相同。
5.根据权利要求1所述的掺杂方法，其特征在于，所述采用所述离子束对所述膜层进行第二次掺杂之后，还包括：去除所述第一阻挡层和所述第二阻挡层，形成掺杂后的膜层。
6.一种薄膜晶体管的制作方法，包括栅极、源极、漏极和半导体有源层的制作，其特征在于，所述半导体有源层的制作包括：
在衬底基板上通过构图工艺制作半导体层，所述半导体层包括第一区、第二区和第三区，所述第一区位于该半导体层的中间区域，所述第三区位于该半导体层的边缘区域，所述第二区位于所述第一区和所述第三区之间；
在所述半导体层上通过构图工艺依次形成用于阻挡离子束的第一阻挡层和第二阻挡层，所述第一阻挡层在所述半导体层上的正投影区域覆盖所述第一区，所述第二阻挡层在所述半导体层上的正投影区域覆盖所述第一区和所述第二区；
采用与所述衬底基板垂直的离子束对所述半导体层进行第一次掺杂；
将所述衬底基板沿平行于所述离子束的方向旋转预设角度，使得所述第二阻挡层不遮挡所述第二区，采用所述离子束对所述半导体层进行第二次掺杂，形成半导体有源层；所述第二次掺杂的掺杂离子的剂量小于所述第一次掺杂的掺杂离子的剂量。
7.根据权利要求6所述的制作方法，其特征在于，所述在衬底基板上通过构图工艺制作半导体层之前，还包括：
在所述衬底基板上通过构图工艺制作遮光层和缓冲层。
8.根据权利要求7所述的制作方法，其特征在于，所述在所述半导体层上通过构图工艺依次形成用于阻挡离子束的第一阻挡层和第二阻挡层，包括：
在所述半导体层上通过构图工艺依次制作绝缘层和栅极，所述栅极作为第一阻挡层，所述栅极在所述半导体层上的正投影区域覆盖所述第一区；
在所述栅极上通过构图工艺形成用于阻挡离子束的第二阻挡层，所述第二阻挡层在所述半导体层上的正投影区域覆盖所述第一区和所述第二区。
9.根据权利要求8所述的制作方法，其特征在于，所述形成半导体有源层之后，该方法还包括：
去除所述第二阻挡层，在所述半导体有源层上通过构图工艺制作源极和漏极。
10.根据权利要求9所述的制作方法，其特征在于，所述预设角度A满足：tanA＝L/(H1+H2+H3)；其中：
L表示所述第二区在预设方向上的长度值，H1表示所述半导体层的厚度值，H2表示所述绝缘层的厚度值，H3表示所述栅极的厚度值。
11.根据权利要求6所述的制作方法，其特征在于，所述在衬底基板上通过构图工艺制作半导体层之前，还包括：
在所述衬底基板上通过构图工艺依次制作栅极和绝缘层。
12.根据权利要求11所述的制作方法，其特征在于，所述形成半导体有源层之后，该方法还包括：
去除所述第一阻挡层和所述第二阻挡层，在所述半导体有源层上通过构图工艺制作源极和漏极。
13.根据权利要求12所述的制作方法，其特征在于，所述预设角度A满足：tanA＝L/(H1+H2)；其中：
L表示所述第二区在预设方向上的长度值，H1表示所述半导体层的厚度值，H2表示所述第一阻挡层的厚度值，所述第一阻挡层和所述第二阻挡层的材料相同。
14.根据权利要求6-13任一项所述的制作方法，其特征在于，所述将所述衬底基板沿平行于所述离子束的方向旋转预设角度，使得所述第二阻挡层不遮挡所述第二区，采用所述离子束对所述半导体层进行第二次掺杂，形成半导体有源层，具体包括：
将所述衬底基板沿平行于所述离子束的方向顺时针旋转预设角度，使得所述第二阻挡层不遮挡所述第二区，采用所述离子束对所述半导体层进行第二次掺杂，以及，将所述衬底基板沿平行于所述离子束的方向逆时针旋转预设角度，使得所述第二阻挡层不遮挡所述第二区，采用所述离子束对所述半导体层再次进行第二次掺杂，形成半导体有源层。
15.一种薄膜晶体管，其特征在于，采用权利要求6-14任一项所述的制作方法制作形成。
CN201710357418.1A 2017-05-19 2017-05-19 一种膜层的掺杂方法、薄膜晶体管及其制作方法 Active CN107154346B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201710357418.1A CN107154346B (zh) 2017-05-19 2017-05-19 一种膜层的掺杂方法、薄膜晶体管及其制作方法
PCT/CN2018/087484 WO2018210335A1 (zh) 2017-05-19 2018-05-18 膜层的掺杂方法、薄膜晶体管及其制作方法
US16/337,959 US10886144B2 (en) 2017-05-19 2018-05-18 Method for doping layer, thin film transistor and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710357418.1A CN107154346B (zh) 2017-05-19 2017-05-19 一种膜层的掺杂方法、薄膜晶体管及其制作方法

Publications (2)

Publication Number Publication Date
CN107154346A true CN107154346A (zh) 2017-09-12
CN107154346B CN107154346B (zh) 2021-03-16

Family

ID=59793672

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710357418.1A Active CN107154346B (zh) 2017-05-19 2017-05-19 一种膜层的掺杂方法、薄膜晶体管及其制作方法

Country Status (3)

Country Link
US (1) US10886144B2 (zh)
CN (1) CN107154346B (zh)
WO (1) WO2018210335A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018210335A1 (zh) * 2017-05-19 2018-11-22 京东方科技集团股份有限公司 膜层的掺杂方法、薄膜晶体管及其制作方法
CN109888021A (zh) * 2019-02-27 2019-06-14 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板、显示装置
CN110416286A (zh) * 2019-07-30 2019-11-05 京东方科技集团股份有限公司 一种显示面板、其制作方法及显示装置

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5082796A (en) * 1990-07-24 1992-01-21 National Semiconductor Corporation Use of polysilicon layer for local interconnect in a CMOS or BiCMOS technology incorporating sidewall spacers
JPH0582549A (ja) * 1991-09-19 1993-04-02 Nec Corp 薄膜トランジスタの製造方法
US5627087A (en) * 1996-03-11 1997-05-06 United Microelectronics Corporation Process for fabricating metal-oxide semiconductor (MOS) transistors based on lightly doped drain (LDD) structure
CN1414606A (zh) * 2001-10-26 2003-04-30 日新电机株式会社 离子注入的方法和设备
CN1441465A (zh) * 2002-02-28 2003-09-10 瓦里安半导体设备联合公司 在离子注入器中调节离子束平行的方法和设备
CN1466770A (zh) * 2000-09-26 2004-01-07 艾克塞利斯技术公司 批量离子注入系统中的晶片背面气体冷却装置
CN1500284A (zh) * 2000-11-22 2004-05-26 ���ﰲ�뵼���豸���Ϲ�˾ 用于离子注入的混合扫描系统及方法
CN1630047A (zh) * 2003-12-16 2005-06-22 松下电器产业株式会社 半导体装置的制造方法及其制造装置
CN1866471A (zh) * 2005-05-18 2006-11-22 海力士半导体有限公司 将离子注入晶圆的方法及使用其制造分级结的方法
CN101789377A (zh) * 2009-01-23 2010-07-28 中芯国际集成电路制造(上海)有限公司 增大引入沟道中的应力的方法和半导体器件
CN102832092A (zh) * 2011-06-14 2012-12-19 斯伊恩股份有限公司 离子注入装置及离子注入方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4771012A (en) * 1986-06-13 1988-09-13 Matsushita Electric Industrial Co., Ltd. Method of making symmetrically controlled implanted regions using rotational angle of the substrate
US5258319A (en) * 1988-02-19 1993-11-02 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing a MOS type field effect transistor using an oblique ion implantation step
US5510279A (en) * 1995-01-06 1996-04-23 United Microelectronics Corp. Method of fabricating an asymmetric lightly doped drain transistor device
US5518949A (en) * 1995-07-18 1996-05-21 Winbond Electronics Corporation Electrical isolation method for devices made on SOI wafer
US5896314A (en) * 1997-03-05 1999-04-20 Macronix International Co., Ltd. Asymmetric flash EEPROM with a pocket to focus electron injection and a manufacturing method therefor
US6200862B1 (en) * 1998-11-06 2001-03-13 Advanced Micro Devices, Inc. Mask for asymmetrical transistor formation with paired transistors
US6291325B1 (en) * 1998-11-18 2001-09-18 Sharp Laboratories Of America, Inc. Asymmetric MOS channel structure with drain extension and method for same
US7145191B1 (en) * 2000-03-31 2006-12-05 National Semiconductor Corporation P-channel field-effect transistor with reduced junction capacitance
JP4653374B2 (ja) * 2001-08-23 2011-03-16 セイコーエプソン株式会社 電気光学装置の製造方法
US6773944B2 (en) * 2001-11-07 2004-08-10 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JP2003188183A (ja) * 2001-12-20 2003-07-04 Fujitsu Display Technologies Corp 薄膜トランジスタ装置、その製造方法及び液晶表示装置
JP3722116B2 (ja) * 2002-01-23 2005-11-30 セイコーエプソン株式会社 反射型電気光学装置、および電子機器
EP1420457B1 (en) * 2002-11-14 2012-01-11 STMicroelectronics Srl Manufacturing method of an insulated gate power semiconductor device with Schottky diode
US7157730B2 (en) * 2002-12-20 2007-01-02 Finisar Corporation Angled wafer rotating ion implantation
KR100468785B1 (ko) * 2003-02-19 2005-01-29 삼성전자주식회사 포켓영역을 구비하는 모스 전계효과 트랜지스터의 제조방법
TWI383505B (zh) * 2008-11-28 2013-01-21 Chunghwa Picture Tubes Ltd 薄膜電晶體及其製造方法
JP5663904B2 (ja) * 2010-03-08 2015-02-04 セイコーエプソン株式会社 電気光学装置及びその製造方法、並びに電子機器
CN105390451B (zh) * 2015-12-03 2018-03-30 深圳市华星光电技术有限公司 低温多晶硅tft基板的制作方法
CN107154346B (zh) * 2017-05-19 2021-03-16 京东方科技集团股份有限公司 一种膜层的掺杂方法、薄膜晶体管及其制作方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5082796A (en) * 1990-07-24 1992-01-21 National Semiconductor Corporation Use of polysilicon layer for local interconnect in a CMOS or BiCMOS technology incorporating sidewall spacers
JPH0582549A (ja) * 1991-09-19 1993-04-02 Nec Corp 薄膜トランジスタの製造方法
US5627087A (en) * 1996-03-11 1997-05-06 United Microelectronics Corporation Process for fabricating metal-oxide semiconductor (MOS) transistors based on lightly doped drain (LDD) structure
CN1466770A (zh) * 2000-09-26 2004-01-07 艾克塞利斯技术公司 批量离子注入系统中的晶片背面气体冷却装置
CN1500284A (zh) * 2000-11-22 2004-05-26 ���ﰲ�뵼���豸���Ϲ�˾ 用于离子注入的混合扫描系统及方法
CN1414606A (zh) * 2001-10-26 2003-04-30 日新电机株式会社 离子注入的方法和设备
CN1441465A (zh) * 2002-02-28 2003-09-10 瓦里安半导体设备联合公司 在离子注入器中调节离子束平行的方法和设备
CN1630047A (zh) * 2003-12-16 2005-06-22 松下电器产业株式会社 半导体装置的制造方法及其制造装置
CN1866471A (zh) * 2005-05-18 2006-11-22 海力士半导体有限公司 将离子注入晶圆的方法及使用其制造分级结的方法
CN101789377A (zh) * 2009-01-23 2010-07-28 中芯国际集成电路制造(上海)有限公司 增大引入沟道中的应力的方法和半导体器件
CN102832092A (zh) * 2011-06-14 2012-12-19 斯伊恩股份有限公司 离子注入装置及离子注入方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018210335A1 (zh) * 2017-05-19 2018-11-22 京东方科技集团股份有限公司 膜层的掺杂方法、薄膜晶体管及其制作方法
US10886144B2 (en) 2017-05-19 2021-01-05 Ordos Yuansheng Optoelectronics Co., Ltd. Method for doping layer, thin film transistor and method for fabricating the same
CN109888021A (zh) * 2019-02-27 2019-06-14 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板、显示装置
CN110416286A (zh) * 2019-07-30 2019-11-05 京东方科技集团股份有限公司 一种显示面板、其制作方法及显示装置
CN110416286B (zh) * 2019-07-30 2023-07-18 京东方科技集团股份有限公司 一种显示面板、其制作方法及显示装置

Also Published As

Publication number Publication date
US20200027720A1 (en) 2020-01-23
US10886144B2 (en) 2021-01-05
CN107154346B (zh) 2021-03-16
WO2018210335A1 (zh) 2018-11-22

Similar Documents

Publication Publication Date Title
CN103745978B (zh) 显示装置、阵列基板及其制作方法
CN103472646B (zh) 一种阵列基板及其制备方法和显示装置
CN105789327A (zh) 一种薄膜晶体管及其制备方法、阵列基板、显示装置
CN103762174A (zh) 一种薄膜晶体管的制备方法
CN103715096A (zh) 薄膜晶体管及其制作方法、阵列基板及其制作方法
CN106783626A (zh) 薄膜晶体管、阵列基板和显示装置的制造方法
CN108695394A (zh) 薄膜晶体管、其制备方法、阵列基板及显示装置
CN107482066A (zh) 薄膜晶体管及其制备方法、阵列基板和显示装置
CN107154346A (zh) 一种膜层的掺杂方法、薄膜晶体管及其制作方法
US10042211B2 (en) Liquid crystal display panel, array substrate and manufacturing method thereof
CN106711087A (zh) 薄膜晶体管的制作方法
CN105529366A (zh) 金属氧化物薄膜晶体管及其制造方法
CN108447822A (zh) Ltps tft基板的制作方法
CN105932030A (zh) 一种阵列基板及其制作方法、显示装置
CN105655352B (zh) 低温多晶硅tft阵列基板的制作方法
CN103500731B (zh) Oled背板及其制作方法
CN104779301B (zh) 一种薄膜晶体管及其制作方法、阵列基板、显示装置
CN105161459A (zh) 低温多晶硅阵列基板及其制作方法
CN103985716B (zh) 薄膜晶体管阵列基板制造方法及薄膜晶体管阵列基板
CN104157609B (zh) Tft基板的制作方法及其结构
CN104091832A (zh) 薄膜晶体管及其制作方法、阵列基板和显示装置
US10991724B2 (en) CMOS transistor and method for fabricating the same, display panel and display device
CN104465670A (zh) 一种阵列基板及其制作方法、显示装置
CN108011041A (zh) 半导体薄膜和薄膜晶体管、其制作方法、相关装置
CN109616479A (zh) Ltps tft基板的制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant