CN109888021A - 一种薄膜晶体管及其制备方法、阵列基板、显示装置 - Google Patents

Abstract

本发明实施例提供一种薄膜晶体管及其制备方法、阵列基板、显示装置，涉及显示技术领域，可解决有源层的制备工序繁琐的问题。在衬底上形成有源层包括：在衬底上形成半导体图案，半导体图案包括沟道区；在半导体图案上形成阻挡层；以第一角度对半导体图案进行第一次离子注入，在沟道区的第一侧和第二侧分别形成第一掺杂区；以第二角度对半导体图案进行第二次离子注入，在沟道区的第一侧形成第二掺杂区；以第三角度对半导体图案进行第二次离子注入，在沟道区的第二侧形成第二掺杂区；第一次离子注入的离子浓度大于第二次离子注入的离子浓度，第一角度、第二角度和第三角度均为离子束与衬底的夹角，第二角度和第三角度均小于第一角度。

Description

一种薄膜晶体管及其制备方法、阵列基板、显示装置

技术领域

本发明涉及显示技术领域，尤其涉及一种薄膜晶体管及其制备方法、阵列基板、显示装置。

背景技术

由于低温多晶硅薄膜晶体管(Low Temperature Poly-siliconThin FilmTransistor，简称LTPS TFT)具有反应速度快、开口率高等优点，因而阵列基板(也称Array基板)上的薄膜晶体管常采用低温多晶硅薄膜晶体管。

其中，在制备低温多晶硅薄膜晶体管的有源层时，通常需要对半导体图案进行多次不同离子、不同剂量的掺杂，以改善TFT的电学性能。然而，不同离子、不同剂量的掺杂需要通过多次曝光以及刻蚀工艺来实现，从而导致制备有源层的工艺繁琐。

发明内容

本发明的实施例提供一种薄膜晶体管及其制备方法、阵列基板、显示装置，可解决有源层的制备工序繁琐的问题。

为达到上述目的，本发明的实施例采用如下技术方案：

第一方面，提供一种薄膜晶体管的制备方法，包括：在衬底上形成有源层；所述在衬底上形成有源层，包括：在所述衬底上形成半导体图案，所述半导体图案包括沟道区；在所述半导体图案上形成阻挡层，所述阻挡层在所述半导体图案上的正投影位于所述半导体图案的边界内；所述沟道区在所述阻挡层上的正投影位于所述阻挡层的边界内；以第一角度对所述半导体图案进行第一次离子注入，通过所述阻挡层的阻挡，在沟道区的第一侧和第二侧分别形成第一掺杂区；所述第一侧和所述第二侧位于所述沟道区的相对两侧；以第二角度对所述半导体图案进行第二次离子注入，通过所述阻挡层的阻挡，在所述沟道区的所述第一侧形成第二掺杂区；以第三角度对所述半导体图案进行第二次离子注入，通过所述阻挡层的阻挡，在所述沟道区的所述第二侧形成第二掺杂区；所述第二掺杂区位于所述第一掺杂区和所述沟道区之间；其中，所述第一次离子注入的离子浓度大于所述第二次离子注入的离子浓度，所述第一角度、所述第二角度和所述第三角度均为离子束与所述衬底的夹角，所述第二角度和所述第三角度均小于所述第一角度。

在一些实施例中，所述第一角度等于90°。

在一些实施例中，所述衬底放置于承载基板上；所述以第二角度对所述半导体图案进行第二次离子注入，通过所述阻挡层的阻挡，在所述沟道区的所述第一侧形成第二掺杂区之前，所述在所述衬底上形成有源层还包括：顺时针旋转所述承载基板，以使所述离子束与所述衬底的夹角为第二角度；所述以第三角度对所述半导体图案进行第二次离子注入，通过所述阻挡层的阻挡，在所述沟道区的所述第二侧形成第二掺杂区之前，所述在所述衬底上形成有源层还包括：逆时针旋转所述承载基板，以使所述离子束与所述衬底的夹角为第三角度。

在一些实施例中，所述第二角度B为：其中，L1为在所述沟道区的所述第一侧形成的所述第二掺杂区的宽度，H为所述半导体图案朝向所述衬底的表面到所述阻挡层朝向所述衬底的表面之间的距离，A为第一角度，0＜A＜90°。

在一些实施例中，所述第二角度B为：其中，L1为在所述沟道区的所述第一侧形成的所述第二掺杂区的宽度，H为所述半导体图案朝向所述衬底的表面到所述阻挡层朝向所述衬底的表面之间的距离。

在一些实施例中，所述第三角度C为：其中，L2为在所述沟道区的所述第二侧形成的所述第二掺杂区的宽度，H为所述半导体图案朝向所述衬底的表面到所述阻挡层朝向所述衬底的表面之间的距离，A为第一角度，0＜A＜90°。

在一些实施例中，所述第三角度C为：其中，L2为在所述沟道区的所述第二侧形成的所述第二掺杂区的宽度，H为所述半导体图案朝向所述衬底的表面到所述阻挡层朝向所述衬底的表面之间的距离。

在一些实施例中，所述第二角度和所述第三角度相等。

在一些实施例中，所述阻挡层的材料为光刻胶。

在一些实施例中，所述在所述半导体图案上形成阻挡层之前，所述薄膜晶体管的制备方法还包括：在所述半导体图案上依次形成栅绝缘层和栅极；所述栅极在所述半导体图案上的正投影与所述沟道区重叠。

第二方面，提供一种薄膜晶体管，所述薄膜晶体管采用上述的薄膜晶体管的制备方法制备得到。

第三方面，提供一种阵列基板，包括上述的薄膜晶体管。

第四方面，还提供一种显示装置，包括上述的阵列基板。

本发明实施例提供一种薄膜晶体管及其制备方法、阵列基板、显示装置，在制备薄膜晶体管的有源层时，相关技术中，需要对阻挡层进行两次构图才能在半导体图案上形成第一掺杂区和第二掺杂区，而本发明实施例中只需对半导体图案进行一次构图，将形成有半导体图案的衬底送入离子注入设备中后，通过调整对半导体图案进行离子注入的角度，便可以在不同区域实现不同浓度的掺杂，即在半导体图案上形成第一掺杂区和第二掺杂区，因而解决了有源层制备工序繁琐的问题，大大降低了低温多晶硅薄膜晶体管制程的复杂性，优化了工艺，提高了离子注入工艺效率，提升产能，降低了产品的生产成本，提高了竞争力。

此外，相关技术中，在第一次离子注入之后，在阻挡层的材料为光刻胶的情况下，通过控制光刻胶灰化工艺的参数来控制在沟道区的第一侧和第二侧形成的第二掺杂区的宽度，而光刻胶灰化工艺的参数较难控制，因而第二掺杂区的宽度不能有效定义。而本发明实施例中，通过控制第二角度便可以调整在沟道区的第一侧形成的第二掺杂区的宽度，通过控制第三角度便可以调整在沟道区的第二侧形成的第二掺杂区的宽度，因此相对于相关技术，本发明实施例可以精确控制第二掺杂区的宽度。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为相关技术提供的一种在衬底上形成半导体图案、栅绝缘层、栅极和光刻胶的结构示意图；

图2为相关技术提供的一种对半导体图案进行重掺杂的结构示意图；

图3为相关技术提供的一种对半导体图案进行轻掺杂的结构示意图；

图4为本发明实施例提供的一种在衬底上形成有源层的流程示意图；

图5为本发明实施例提供的一种在衬底上形成半导体图案的结构示意图；

图6为本发明实施例提供的一种在半导体图案上形成阻挡层的结构示意图；

图7为本发明实施例提供的一种对半导体图案进行第一次离子注入的结构示意图一；

图8为本发明实施例提供的一种对半导体图案进行第一次离子注入的结构示意图二；

图9为本发明实施例提供的一种对半导体图案进行第二次离子注入的结构示意图一；

图10为本发明实施例提供的一种对半导体图案进行第二次离子注入的结构示意图二；

图11为本发明实施例提供的一种衬底放置于承载基板上的结构示意图；

图12为本发明实施例提供的一种承载基板顺时针旋转的结构示意图；

图13为本发明实施例提供的一种承载基板逆时针旋转的结构示意图；

图14为本发明实施例提供的一种薄膜晶体管的结构示意图；

图15为本发明实施例提供的一种阵列基板的结构示意图。

附图标记：

10-衬底；20-半导体图案；201-第一掺杂区(重掺杂区)；202-第二掺杂区(轻掺杂区)；30-栅绝缘层；40-栅极；50-光刻胶；60-阻挡层；70-承载基板；701-承载基板转动轴；80-遮光图案；90-缓冲层。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

相关技术中，在制备低温多晶硅薄膜晶体管的有源层时，如图1所示，先在衬底10上依次形成半导体图案20、栅绝缘层30和栅极40，再通过第一次构图工艺在栅极40上形成光刻胶50(Photoresist，简称PR胶)，光刻胶50在衬底10上的正投影包围栅极40在衬底10上的正投影。如图2所示，将形成有半导体图案20的衬底10送入离子注入设备中，向半导体图案20垂直注入离子例如N Doping(N型离子注入)，以对半导体图案20进行重掺杂形成重掺杂区201，之后将形成有半导体图案20的衬底10搬送到刻蚀位置处，对光刻胶50进行第二次构图，第二次构图包括灰化(Ashing)和干刻(Dry Etch)工艺，以使剩余的光刻胶50在衬底10上的正投影与栅极40在衬底10上的正投影重叠，如图3所示，再将形成有半导体图案20的衬底10送入离子注入设备中，向半导体图案20垂直注入离子，以对半导体图案20进行轻掺杂(Lightly Doped Drain，简称LDD Doping)形成轻掺杂区202，从而完成有源层的制备。由于在制备有源层的过程中，需要对光刻胶50进行两次构图工艺，因而导致制备有源层的工艺繁琐。

此外，光刻胶50灰化工艺的参数较难控制，因而导致轻掺杂区202的宽度不能有效定义，从而会影响漏电流等关键电学特性参数。

基于此，本发明实施例提供一种薄膜晶体管的制备方法，包括：在衬底上形成有源层。

其中，在衬底上形成有源层，如图4所示，包括：

S100、如图5所示，在衬底10上形成半导体图案20，半导体图案20包括沟道区(Channel区)。

本领域技术人员应该明白，“沟道区”为半导体图案20中与薄膜晶体管的栅极对应的区域。

其中，对于半导体图案20的材料不进行限定，可以根据需要进行选用。在一些实施例中，半导体图案20的材料为多晶硅(P-Si)。

此外，对于衬底10的材料不进行限定。在一些实施例中，衬底10为玻璃(Glass)。

在此基础上，在衬底10上形成半导体图案20，具体可以是：先在衬底10上形成半导体薄膜，再对半导体薄膜进行构图以形成半导体图案20。构图包括涂覆光刻胶、掩膜曝光、显影以及刻蚀工艺。

S101、如图6所示，在半导体图案20上形成阻挡层60，阻挡层60在半导体图案20上的正投影位于半导体图案20的边界内；沟道区在阻挡层60上的正投影位于阻挡层60的边界内。

此处，阻挡层60用于阻挡离子注入。应当理解到，在对半导体图案20进行离子注入时，离子不能注入到半导体图案20中被阻挡层60遮挡的区域。

其中，对于阻挡层60的材料不进行限定，在一些实施例中，阻挡层60的材料为光刻胶。当阻挡层60的材料为光刻胶时，可以通过涂覆光刻胶、曝光以及显影工艺形成阻挡层60。在另一些实施例中，阻挡层60的材料为金属。当阻挡层60的材料为金属时，可以通过涂覆光刻胶、曝光、显影以及刻蚀工艺形成阻挡层60。考虑到，在一些实施例中，制备完有源层后，需要剥离阻挡层60，而光刻胶易于剥离，且阻挡层60的材料为光刻胶时，阻挡层60的制备工艺简单，因而本发明实施例优选的，阻挡层60的材料为光刻胶。

S102、如图7所示，以第一角度A对半导体图案20进行第一次离子注入，通过阻挡层60的阻挡，在沟道区的第一侧和第二侧分别形成第一掺杂区201；第一侧和第二侧位于沟道区的相对两侧。其中，第一角度A为离子束与衬底10的夹角。

应当理解到，第一侧、第二侧和沟道区位于平行于衬底10的同一平面内。

本发明实施例附图中，以沟道区的右侧为沟道区的第一侧，沟道区的左侧为沟道区的第二侧为例进行示意。

此处，在沟道区的第一侧和第二侧形成的第一掺杂区201的宽度与第一角度A有关，可以根据在第一侧和第二侧形成的第一掺杂区201的宽度来设计第一角度A。

本发明实施例中，第一掺杂区201的宽度指的是沿第一掺杂区201到沟道区方向上的宽度。

对于第一角度A的大小不进行限定，可以根据需要进行设置。当第一角度A不等于90°时，如图7所示，在沟道区的第一侧和第二侧分别形成的第一掺杂区201的宽度不相等。参考图8，当第一角度A等于90°时，对半导体图案20进行第一次离子注入后，在沟道区的第一侧和第二侧分别形成的第一掺杂区201的宽度相等。考虑到，在沟道区的第一侧和第二侧形成的第一掺杂区201的宽度相等时，薄膜晶体管的性能稳定，因此本发明实施例优选的，第一角度A等于90°。

在此基础上，第一次离子注入可以是N Doping；也可以是P Doping(P型离子注入)。

S103、如图9所示，以第二角度B对半导体图案20进行第二次离子注入，通过阻挡层60的阻挡，在沟道区的第一侧形成第二掺杂区202；如图10所示，以第三角度C对半导体图案20进行第二次离子注入，通过阻挡层60的阻挡，在的沟道区的第二侧形成第二掺杂区202；第二掺杂区202位于第一掺杂区201和沟道区之间。

其中，第一次离子注入的离子浓度大于第二次离子注入的离子浓度，第二角度B和第三角度C均为离子束与衬底10的夹角，第二角度B和第三角度C均小于第一角度A。

应当理解到，为了在沟道区的第一侧和第二侧分别形成第二掺杂区202，因而以第二角度B对半导体图案20进行第二次离子注入时的离子束的倾斜方向和以第三角度C对半导体图案20进行第二次离子注入时的离子束的倾斜方向是不相同的。示例的，如图9所示，以第二角度B对半导体图案20进行第二次离子注入时的离子束向左倾斜，如图10所示，以第三角度C对半导体图案20进行第二次离子注入时的离子束向右倾斜。

其中，第二角度B越小，在沟道区的第一侧形成的第二掺杂区202的宽度越大，第三角度C越小，在沟道区的第二侧形成的第二掺杂区202的宽度越大。本发明实施例中，第二掺杂区202的宽度指的是沿第二掺杂区202到沟道区方向上的宽度。

此处，可以根据在沟道区的第一侧形成的第二掺杂区202的宽度来设计第二角度B，根据在沟道区的第二侧形成的第二掺杂区202的宽度来设计第三角度C。具体的，如图9所示，第二角度B为：

其中，L1为在沟道区的第一侧形成的第二掺杂区202的宽度，H为半导体图案20朝向衬底10的表面(即说明书附图中半导体图案20的下表面)到阻挡层60朝向衬底10的表面之间的距离，A为第一角度，0＜A＜90°。

此处，当第一角度A为90°时，第二角度B为：示例的，当L1为0.25μm，H为0.39μm时，第二角度B为57°。

如图10所示，第三角度C为：

其中，L2为在沟道区的第二侧形成的第二掺杂区202的宽度，H为半导体图案20朝向衬底10的表面到阻挡层60朝向衬底10的表面之间的距离，A为第一角度，0＜A＜90°。

此处，当第一角度A为90°时，第三角度C为：

需要说明的是，沿衬底10的厚度方向，第二掺杂区202的宽度不同，本发明实施例中，第二掺杂区202的宽度指的是第二掺杂区202的最大宽度。

在一些实施例中，第二角度B和第三角度C相等。在另一些实施例中，第二角度B和第三角度C不相等。在第一角度A等于90°的情况下，当第二角度B和第三角度C相等时，在沟道区的第一侧和第二侧形成的第二掺杂区202的宽度相等。为了在沟道区的第一侧和第二侧形成的第二掺杂区202的宽度相同，以确保薄膜晶体管的性能稳定，因而本发明实施例优选的，第二角度B和第三角度C相等。

此处，可以是先以第二角度B对半导体图案20进行第二次离子注入，再以第三角度C对半导体图案20进行第二次离子注入；也可以是先以第三角度C对半导体图案20进行第二次离子注入，再以第二角度B对半导体图案20进行第二次离子注入。

本领域技术人员应该明白，当第一次离子注入为N Doping时，第二次离子注入也为N Doping；当第一次离子注入为P Doping时，第二次离子注入也为P Doping。

由于第一次离子注入的离子浓度大于第二次离子注入的离子浓度，因而第一次离子注入即对半导体图案20进行重掺杂，第二次离子注入即对半导体图案20进行轻掺杂。

需要说明的是，由于第二次离子注入的离子浓度小于第一次离子注入的离子浓度，因而在进行第二次离子注入时，已被进行第一次离子注入的区域仍具有较高的离子浓度，未被进行第一次离子注入的区域具有较低的离子浓度，因此第一次离子注入的区域为第一掺杂区201，第二次离子注入的区域中除第一掺杂区201以外的区域为第二掺杂区202。

目前，常采用离子注入设备进行离子注入，在离子注入设备的其它参数不变的情况下，离子注入设备的离子出射口与半导体图案20之间的距离影响着离子注入的深度。相关技术中，向半导体图案20垂直注入离子时离子出射口与半导体图案20之间的距离和本发明实施例中，以第一角度A(第一角度不等于90°)、第二角度B和第三角度C对半导体图案20进行离子注入时，离子出射口与半导体图案20之间的距离不相同，本发明实施例中，可以通过控制离子加速电压来调整离子注入深度，从而避免离子出射口与半导体图案20之间的距离变化对离子注入深度的影响。在此基础上，可以对比垂直离子注入模式下薄膜晶体管的电学特性，来设置以第一角度A、第二角度B和第三角度C对半导体图案20进行离子注入时的离子加速电压。

参考图3和图10，相对于现有技术的第二掺杂区202，本发明实施例中，第二掺杂区202的面积减小，在一些实施例中，可以通过调整第二次离子注入的注入剂量来实现与垂直离子注入模式的电学特性的匹配。

基于上述，相关技术中，有源层的制作工艺流程为对半导体图案20进行第一次离子注入，之后对光刻胶50进行灰化和干刻，再对半导体图案20进行第二次离子注入，最后对光刻胶50进行灰化和剥离(Strip)。本发明实施例中，有源层的制作工艺流程为对半导体图案20进行第一次离子注入，之后对半导体图案20进行第二次离子注入，最后对光刻胶50进行灰化和剥离。通过对比可以看出，本发明实施例相对于现有技术，将形成有半导体图案20的衬底送入离子注入设备后，一次性完成第一次离子注入和第二次离子注入后，再从离子注入设备中取出，省去了第一次离子注入工序和第二次离子注入工序之间的对光刻胶50进行灰化和干刻的工序。

本发明实施例提供一种薄膜晶体管的制备方法，在制备薄膜晶体管的有源层时，相关技术中，需要对阻挡层60进行两次构图才能在半导体图案20上形成第一掺杂区201和第二掺杂区202，而本发明实施例中只需对半导体图案20进行一次构图，将形成有半导体图案20的衬底10送入离子注入设备中后，通过调整对半导体图案20进行离子注入的角度，便可以在不同区域实现不同浓度的掺杂，即在半导体图案20上形成第一掺杂区201和第二掺杂区202，因而解决了有源层制备工序繁琐的问题，大大降低了低温多晶硅薄膜晶体管制程的复杂性，优化了工艺，提高了离子注入工艺效率，提升产能，降低了产品的生产成本，提高了竞争力。

此外，相关技术中，在第一次离子注入之后，在阻挡层60的材料为光刻胶的情况下，通过控制光刻胶50灰化工艺的参数来控制在沟道区的第一侧和第二侧形成的第二掺杂区202的宽度，而光刻胶50灰化工艺的参数较难控制，因而第二掺杂区202的宽度不能有效定义。而本发明实施例中，通过控制第二角度B便可以调整在沟道区的第一侧形成的第二掺杂区202的宽度，通过控制第三角度C便可以调整在沟道区的第二侧形成的第二掺杂区202的宽度，因此相对于相关技术，本发明实施例可以精确控制第二掺杂区202的宽度。

利用离子注入设备对半导体图案20进行离子注入时，如图11所示，形成有半导体图案20的衬底10放置于离子注入设备的承载基板(Platen，简称PLT)70上。

对半导体图案20进行离子注入时，在一些实施例中，通过调整离子注入设备中离子出射口的位置来调整从离子出射口出射的离子束与衬底10的夹角。在另一些实施例中，离子注入设备中离子出射口的位置固定不变，通过旋转承载基板70来调整从离子出射口出射的离子束与衬底10的夹角。由于离子注入设备中离子出射口是固定的，若通过调整离子出射口的位置来调整从离子出射口出射的离子束与衬底10的夹角，则需要改变离子注入设备，这样一来，导致制备有源层的成本增加。而如图11所示，现有的离子注入设备中承载基板70的下方本身就设置有承载基板转动轴701，承载基板转动轴701可以带动承载基板70旋转，因而本发明实施例优选的，通过转动承载基板70来调整从离子出射口出射的离子束与衬底10的夹角，这样一来，就无需对离子注入设备进行改进。

基于上述，以第二角度B对半导体图案20进行第二次离子注入，通过阻挡层60的阻挡，在沟道区的第一侧形成第二掺杂区202之前，在衬底10上形成有源层还包括：

如图12所示，顺时针旋转承载基板70，以使离子束与衬底10的夹角为第二角度B。

在一些实施例中，在初始状态下，离子束与衬底10的夹角为90°。

此处，可以通过承载基板转动轴701转动承载基板70。

以第三角度C对半导体图案20进行第二次离子注入，通过阻挡层60的阻挡，在沟道区的第二侧形成第二掺杂区202之前，在衬底10上形成有源层还包括：

如图13所示，逆时针旋转承载基板70，以使离子束与衬底10的夹角为第三角度C。

在一些实施例中，在半导体图案20上形成阻挡层60之前，上述薄膜晶体管的制备方法还包括：如图14所示，在半导体图案20上依次形成栅绝缘层(Gate Insulator，简称GI)30和栅极(Gate)40；栅极40在半导体图案20上的正投影与沟道区重叠。

此处，沿衬底10的厚度方向，沟道区的宽度不相同。沿第二掺杂区202到沟道区的方向，栅极40在半导体图案20上正投影的边界与沟道区沿衬底10的厚度方向上最小宽度的边界重叠。

需要说明的是，当半导体图案20上依次形成有栅绝缘层80、栅极40和阻挡层60时，上述半导体图案20朝向衬底10的表面到阻挡层60朝向衬底的表面之间的距离H等于栅绝缘层30的厚度、栅极40的厚度以及半导体图案20的厚度之和。示例的，当栅极40的厚度为栅绝缘层80的厚度为半导体图案20的厚度为时，半导体图案20朝向衬底10的表面到阻挡层60朝向衬底10的表面之间的距离H为0.39μm。

在一些实施例中，上述薄膜晶体管的制备方法还包括：在衬底10上形成源极和漏极，源极和漏极分别与有源层电连接。

本发明实施例提供一种薄膜晶体管，薄膜晶体管采用上述的制备方法制备得到。

本发明实施例提供一种薄膜晶体管，薄膜晶体管具有与上述实施例提供的薄膜晶体管的制备方法相同的结构和有益效果，由于上述实施例已经对薄膜晶体管的制备方法中薄膜晶体管的结构和有益效果进行了详细的描述，因而此处不再赘述。

本发明实施例提供一种阵列基板，包括上述的薄膜晶体管。

在一些实施例中，在衬底10上形成半导体图案20之前，阵列基板的制备方法还包括：如图15所示，在衬底10上依次形成遮光图案(Light Shied，简称LS)80和缓冲层(Buffer)90。其中，遮光图案80在衬底10上的正投影覆盖半导体图案20在衬底10上的正投影。

本发明实施例中，设置遮光图案80的目的是为了防止有源层受到光照产生光生载流子，导致薄膜晶体管漏电流增大。设置缓冲层90的目的是为了防止衬底10中的杂质在热制程中扩散到有源层中，降低漏电流。

此处，阵列基板除包括薄膜晶体管外，还包括栅线、数据线以及像素电极等。其中，像素电极和薄膜晶体管的漏极电连接。

本发明实施例提供一种阵列基板，阵列基板包括上述的薄膜晶体管，薄膜晶体管具有与上述实施例提供的薄膜晶体管的制备方法相同的结构和有益效果，由于上述实施例已经对薄膜晶体管的制备方法中薄膜晶体管的结构和有益效果进行了详细的描述，因而此处不再赘述。

本发明实施例还提供一种显示装置，包括上述的阵列基板。

其中，显示装置可以是显示不论运动(例如，视频)还是固定(例如，静止图像)的且不论文字还是的图像的任何装置。更明确地说，预期所述实施例可实施在多种电子装置中或与多种电子装置关联，所述多种电子装置例如(但不限于)移动电话、无线装置、个人数据助理(PDA)、手持式或便携式计算机、GPS接收器/导航器、相机、MP4视频播放器、摄像机、游戏控制台、手表、时钟、计算器、电视监视器、平板显示器、计算机监视器、汽车显示器(例如，里程表显示器等)、导航仪、座舱控制器和/或显示器、相机视图的显示器(例如，车辆中后视相机的显示器)、电子相片、电子广告牌或指示牌、投影仪、建筑结构、包装和美学结构(例如，对于一件珠宝的图像的显示器)等。

此外，显示装置还可以是显示面板。

在一些实施例中，显示装置为液晶显示装置。在此情况下，显示装置除包括阵列基板外，还包括对盒基板。在一些实施例中，对盒基板为彩膜基板。在另一些实施例中，显示装置为电致发光显示装置，电致发光显示装置除包括阵列基板外，还包括用于封装阵列基板的封装层。在一些实施例中，封装层为封装基板；在另一些实施例中，封装层为封装薄膜。此外，电致发光显示装置可以有机电致发光二极管显示装置；也可以是量子点电致发光显示装置，对此不进行限定。

本发明实施例提供一种显示装置，显示装置包括上述的阵列基板，阵列基板包括上述的薄膜晶体管，薄膜晶体管具有与上述实施例提供的薄膜晶体管的制备方法相同的结构和有益效果，由于上述实施例已经对薄膜晶体管的制备方法中薄膜晶体管的结构和有益效果进行了详细的描述，因而此处不再赘述。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (13)

1.一种薄膜晶体管的制备方法，其特征在于，包括：在衬底上形成有源层；

所述在衬底上形成有源层，包括：

在所述衬底上形成半导体图案，所述半导体图案包括沟道区；

在所述半导体图案上形成阻挡层，所述阻挡层在所述半导体图案上的正投影位于所述半导体图案的边界内；所述沟道区在所述阻挡层上的正投影位于所述阻挡层的边界内；

以第一角度对所述半导体图案进行第一次离子注入，通过所述阻挡层的阻挡，在所述沟道区的第一侧和第二侧分别形成第一掺杂区；所述第一侧和所述第二侧位于所述沟道区的相对两侧；

以第二角度对所述半导体图案进行第二次离子注入，通过所述阻挡层的阻挡，在所述沟道区的所述第一侧形成第二掺杂区；以第三角度对所述半导体图案进行第二次离子注入，通过所述阻挡层的阻挡，在所述沟道区的所述第二侧形成第二掺杂区；所述第二掺杂区位于所述第一掺杂区和所述沟道区之间；

其中，所述第一次离子注入的离子浓度大于所述第二次离子注入的离子浓度，所述第一角度、所述第二角度和所述第三角度均为离子束与所述衬底的夹角，所述第二角度和所述第三角度均小于所述第一角度。

2.根据权利要求1所述的薄膜晶体管的制备方法，其特征在于，所述第一角度等于90°。

3.根据权利要求1所述的薄膜晶体管的制备方法，其特征在于，所述衬底放置于承载基板上；

所述以第二角度对所述半导体图案进行第二次离子注入，通过所述阻挡层的阻挡，在所述沟道区的所述第一侧形成第二掺杂区之前，所述在所述衬底上形成有源层还包括：

顺时针旋转所述承载基板，以使所述离子束与所述衬底的夹角为第二角度；

所述以第三角度对所述半导体图案进行第二次离子注入，通过所述阻挡层的阻挡，在所述沟道区的所述第二侧形成第二掺杂区之前，所述在所述衬底上形成有源层还包括：

逆时针旋转所述承载基板，以使所述离子束与所述衬底的夹角为第三角度。

4.根据权利要求1所述的薄膜晶体管的制备方法，其特征在于，所述第二角度B为：

其中，L1为在所述沟道区的所述第一侧形成的所述第二掺杂区的宽度，H为所述半导体图案朝向所述衬底的表面到所述阻挡层朝向所述衬底的表面之间的距离，A为第一角度，0＜A＜90°。

5.根据权利要求2所述的薄膜晶体管的制备方法，其特征在于，所述第二角度B为：

其中，L1为在所述沟道区的所述第一侧形成的所述第二掺杂区的宽度，H为所述半导体图案朝向所述衬底的表面到所述阻挡层朝向所述衬底的表面之间的距离。

6.根据权利要求1所述的薄膜晶体管的制备方法，其特征在于，所述第三角度C为：

其中，L2为在所述沟道区的所述第二侧形成的所述第二掺杂区的宽度，H为所述半导体图案朝向所述衬底的表面到所述阻挡层朝向所述衬底的表面之间的距离，A为第一角度，0＜A＜90°。

7.根据权利要求2所述的薄膜晶体管的制备方法，其特征在于，所述第三角度C为：

其中，L2为在所述沟道区的所述第二侧形成的所述第二掺杂区的宽度，H为所述半导体图案朝向所述衬底的表面到所述阻挡层朝向所述衬底的表面之间的距离。

8.根据权利要求1或2所述的薄膜晶体管的制备方法，其特征在于，所述第二角度和所述第三角度相等。

9.根据权利要求1所述的薄膜晶体管的制备方法，其特征在于，所述阻挡层的材料为光刻胶。

10.根据权利要求1或9所述的薄膜晶体管的制备方法，其特征在于，所述在所述半导体图案上形成阻挡层之前，所述薄膜晶体管的制备方法还包括：

在所述半导体图案上依次形成栅绝缘层和栅极；所述栅极在所述半导体图案上的正投影与所述沟道区重叠。

11.一种薄膜晶体管，其特征在于，所述薄膜晶体管采用如权利要求1-10任一项所述的薄膜晶体管的制备方法制备得到。

12.一种阵列基板，其特征在于，包括如权利要求11所述的薄膜晶体管。

13.一种显示装置，其特征在于，包括如权利要求12述的阵列基板。