CN102789971A - 多晶硅tft、多晶硅阵列基板及其制备方法、显示装置 - Google Patents
多晶硅tft、多晶硅阵列基板及其制备方法、显示装置 Download PDFInfo
- Publication number
- CN102789971A CN102789971A CN201210270680XA CN201210270680A CN102789971A CN 102789971 A CN102789971 A CN 102789971A CN 201210270680X A CN201210270680X A CN 201210270680XA CN 201210270680 A CN201210270680 A CN 201210270680A CN 102789971 A CN102789971 A CN 102789971A
- Authority
- CN
- China
- Prior art keywords
- tft
- doped region
- preparation
- base palte
- array base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 67
- 239000000758 substrate Substances 0.000 title claims abstract description 65
- 238000004519 manufacturing process Methods 0.000 title abstract description 7
- 229910052710 silicon Inorganic materials 0.000 title 1
- 239000010703 silicon Substances 0.000 title 1
- 238000000034 method Methods 0.000 claims abstract description 78
- 238000005516 engineering process Methods 0.000 claims abstract description 68
- 229910052751 metal Inorganic materials 0.000 claims abstract description 29
- 239000002184 metal Substances 0.000 claims abstract description 29
- 229920005591 polysilicon Polymers 0.000 claims description 59
- 238000002360 preparation method Methods 0.000 claims description 55
- 239000000203 mixture Substances 0.000 claims description 53
- 230000004888 barrier function Effects 0.000 claims description 39
- 239000013078 crystal Substances 0.000 claims description 38
- 230000015572 biosynthetic process Effects 0.000 claims description 35
- 239000000126 substance Substances 0.000 claims description 20
- 238000002156 mixing Methods 0.000 claims description 15
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 7
- 229910052796 boron Inorganic materials 0.000 claims description 7
- 229910052738 indium Inorganic materials 0.000 claims description 7
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 7
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 6
- 229910052787 antimony Inorganic materials 0.000 claims description 6
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 claims description 6
- 229910052785 arsenic Inorganic materials 0.000 claims description 6
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 6
- 229910052698 phosphorus Inorganic materials 0.000 claims description 6
- 239000011574 phosphorus Substances 0.000 claims description 6
- 239000011248 coating agent Substances 0.000 claims description 4
- 238000000576 coating method Methods 0.000 claims description 4
- 239000004973 liquid crystal related substance Substances 0.000 abstract description 3
- 239000010409 thin film Substances 0.000 abstract description 3
- 238000000059 patterning Methods 0.000 abstract 3
- 238000009413 insulation Methods 0.000 abstract 1
- 229920002120 photoresistant polymer Polymers 0.000 description 56
- 238000005530 etching Methods 0.000 description 19
- 238000005229 chemical vapour deposition Methods 0.000 description 15
- 230000000873 masking effect Effects 0.000 description 10
- 229910021417 amorphous silicon Inorganic materials 0.000 description 7
- 238000004528 spin coating Methods 0.000 description 4
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 238000002425 crystallisation Methods 0.000 description 2
- 230000008025 crystallization Effects 0.000 description 2
- 239000000428 dust Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
本发明公开了一种多晶硅TFT、多晶硅阵列基板及其制备方法、显示装置，属于液晶显示领域，为解决现有技术中掩膜版数量过多，工艺复杂且成本过高的问题而设计。一种多晶硅TFT的制备方法，所述多晶硅TFT包括掺杂区域，包括如下步骤：在基板上形成多晶硅层，采用构图工艺形成有源层；形成第一绝缘层；采用构图工艺形成露出有源层的过孔，源电极和漏电极通过所述过孔与有源层连接；采用掺杂工艺通过所述过孔对所述有源层进行掺杂，形成掺杂区域；形成源漏金属层，采用构图工艺形成源电极和漏电极。
Description
技术领域
本发明涉及液晶显示领域，尤其涉及一种多晶硅TFT、多晶硅阵列基板及其制备方法、显示装置。
背景技术
薄膜晶体管液晶显示器（Thin Film Transistor Liquid CrystalDisplay，以下简称TFT-LCD）具有体积小、功耗较低、制造成本相对较低等特点，在当前平板显示器市场占据主导地位。
其中采用低温多晶硅（Low Temperature Poly-Silicon，以下简称LTPS）的TFT，因为LTPS的迁移率较高等优点，可以进一步降低成本，降低不良率，并且可以提高TFT的性能。但是在现有技术中，在制备LTPS-TFT的过程中，为保证所制备的N型和P型的LTPS-TFT的性能良好，需要进行至少7-9次的曝光显影过程，这样一来，不仅增加了制备LTPS-TFT的流程，还增加了需要准备掩膜版的数量，工艺流程过于复杂且成本过高。
发明内容
本发明的实施例提供一种工艺简单，成本较低的多晶硅TFT、多晶硅阵列基板及其制备方法。
为达到上述目的，本发明的实施例采用如下技术方案：
一方面，本发明提供了一种多晶硅TFT的制备方法，所述多晶硅TFT包括掺杂区域，包括如下步骤：
在基板上形成多晶硅层，采用构图工艺形成有源层；
形成第一绝缘层；
采用构图工艺在以后步骤中形成源电极和漏电极的预设位置形成露出有源层的过孔；
采用掺杂工艺通过所述过孔对所述有源层进行掺杂，形成掺杂区域；
形成源漏金属层，采用构图工艺形成源电极和漏电极。
上述多晶硅TFT的制备方法，还包括：
形成栅金属层，采用构图工艺形成栅极；
在形成栅极的基板上形成第二绝缘层。
具体地，所述多晶硅TFT为N-TFT，所述掺杂区域为N型掺杂区域。
优选地，所述掺杂元素为磷、砷、锑中一种或几种混合。
具体地，所述多晶硅TFT为P-TFT，所述掺杂区域为P型掺杂区域。
优选地，所述掺杂元素为硼、铟中的一种或两种混合。
本发明还提供一种采用上述制备方法得到的多晶硅TFT。
本发明还提供一种多晶硅阵列基板，包括上述的多晶硅TFT。
本发明还提供一种多晶硅阵列基板的制备方法，所述多晶硅阵列基板包括N-TFT和P-TFT，所述N-TFT包括N型掺杂区域，所述P-TFT包括P型掺杂区域，包括如下步骤：
在基板上形成多晶硅层，采用构图工艺形成有源层，通过第一次掺杂工艺对N-TFT或P-TFT的有源层进行掺杂，形成N型掺杂区域或P型掺杂区域；
形成第一绝缘层；
采用构图工艺在以后步骤中形成的N-TFT的源电极和漏电极、P-TFT的源电极和漏电极的预设位置形成过孔；
采用第二次掺杂工艺通过所述过孔对露出的有源层区域进行掺杂，形成P型掺杂区域或N型掺杂区域，所述第二次掺杂工艺的元素掺杂量小于第一次掺杂工艺中的元素掺杂量；
形成源漏金属层，采用构图工艺形成源电极和漏电极。
具体地，还包括：
形成栅金属层，采用构图工艺形成栅极；
在形成栅极的基板上形成第二绝缘层。
优选地，第二次掺杂工艺的元素掺杂量为第一次掺杂工艺中的元素掺杂量的1/3~2/3。
优选地，第二次掺杂工艺的元素掺杂量为第一次掺杂工艺中的元素掺杂量的1/2。
优选地，在基板上形成多晶硅层，采用构图工艺形成有源层，通过第一次掺杂工艺对N-TFT或P-TFT的有源层进行掺杂，形成N型掺杂区域或P型掺杂区域的步骤中，所述构图工艺包括半色调掩膜工艺、灰阶掩膜工艺或单狭缝掩膜工艺。
优选地，上述方法还包括：
形成第三绝缘层，采用构图工艺在以后步骤中形成像素电极与TFT的漏极预设的连接位置形成过孔。
优选地，上述方法还包括：
形成透明导电层，采用构图工艺形成像素电极。
优选地，在形成多晶硅层之前还包括：
在基板上形成缓冲层。
优选地，所述N-TFT的N型掺杂区域的掺杂元素为磷、砷、锑中一种或几种混合。
优选地，所述P-TFT的P型掺杂区域的掺杂元素为硼、铟中的一种或两种混合。
本发明还提供一种采用上述制备方法得到的多晶硅阵列基板。
本发明还提供一种显示装置，包括上述的多晶硅阵列基板。
本发明实施例提供的一种多晶硅TFT、多晶硅阵列基板及其制备方法，通过过孔进行掺杂工艺，形成有源层两侧的掺杂区域，以形成对应的TFT，从而避免了需要设置专用的掩膜版进行掺杂工艺，减少了制备TFT阵列基板时所使用的掩膜版的数量，降低了生产成本。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的多晶硅TFT的制备方法的流程图；
图2~图8为本发明实施例提供的多晶硅TFT各步骤的结构示意图；
图9为本发明实施例提供的另一种多晶硅TFT的结构示意图；
图10为本发明实施例提供的一种多晶硅阵列基板的制备方法的流程图；
图11~图20为本发明实施例提供的多晶硅阵列基板各步骤的结构示意图。
具体实施方式
下面结合附图对本发明实施例TFT阵列基板、显示装置及TFT阵列基板制备方法进行详细描述。
应当明确，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
实施例1
一种多晶硅TFT的制备方法，如图1所示，包括如下步骤：
S1、在基板上形成多晶硅层，采用构图工艺形成有源层。
构图工艺一般包括光刻胶涂覆、采用掩膜工艺进行曝光、显影和刻蚀等工艺。
在进行TFT阵列基板的制备之前，首先对基板1进行清洗，从而除净基板1上的灰尘，以避免灰尘造成所制备的TFT的性能的变差等，所述基板1可以为塑料基板或玻璃基板，其中玻璃基板可用于制备硬质阵列基板，塑料基板可以用于制备软质阵列基板。
清洗完成后，在基板上形成多晶硅层，多晶硅层可以通过在基板上直接形成多晶硅层的方法，也可采用先在基板上形成非晶硅（a-Si）层，然后再对非晶硅层进行晶化处理以得到多晶硅层。直接形成多晶硅层或非晶硅层的方法具体可以采用化学气相沉积等。
形成多晶硅层后，采用构图工艺形成有源层2。该构图工艺具体包括以下步骤：
S101、在形成有多晶硅层的基板上涂覆光刻胶；
S102、采用掩膜工艺对所述涂覆有光刻胶的基板进行曝光和显影，形成光刻完全胶保留区域和光刻胶完全不保留区域；
S103、采用刻蚀工艺对光刻胶完全不保留区域的多晶硅层进行刻蚀，形成多晶硅TFT的有源层2。
S104、去除剩余的光刻胶。
形成的结构示意图如图2所示。
S2、形成第一绝缘层3。
在形成有源层的基板上形成第一绝缘层3，该第一绝缘层3可以采用旋涂、化学气相沉积等方法制备。形成的结构示意图如图3所示。
S3、形成栅金属层，采用构图工艺形成栅极4。
采用化学气相沉积或溅射法在形成第一绝缘层的基板上形成栅金属层。
采用构图工艺形成栅极4，该构图工艺具体包括以下步骤：
S301、在栅金属层上涂覆光刻胶；
S302、对所述涂覆有光刻胶的基板进行曝光和显影，形成光刻胶完全保留区域和光刻胶完全不保留区域；
S303、采用刻蚀工艺对光刻胶完全不保留区域的栅金属层进行刻蚀，形成栅极4。
S304、去除剩余的光刻胶。
形成的结构示意图如图4所示。
S4、形成第二绝缘层5。
在经过S3步骤的基板上形成第二绝缘层5，该第二绝缘层5可采用旋涂、化学气相沉积等工艺制备。形成的结构示意图如图5所示。
S5、采用构图工艺在以后步骤中形成源电极和漏电极的预设位置形成露出有源层的过孔。
在经过S4步骤的基板上采用构图工艺形成过孔6，该构图工艺具体包括以下步骤：
S501、在经过S4步骤的基板上涂覆光刻胶；
S502、采用掩膜工艺对所述涂覆有光刻胶的基板进行曝光和显影，形成光刻胶完全保留区域和光刻胶完全不保留区域；
S503、采用刻蚀工艺对光刻胶完全不保留区域的第一绝缘层3和第二绝缘层5进行刻蚀，形成过孔6，该过孔贯穿所述第一绝缘层3和第二绝缘层5。
S504、去除剩余的光刻胶。
形成的结构示意图如图6所示。
S6、采用掺杂工艺通过过孔对所述有源层进行掺杂，形成掺杂区域201。
本步骤中的掺杂工艺具体可以采用离子注入等方法实现。掺杂后形成的结构如图7所示。
S7、形成源漏金属层，采用构图工艺形成源电极和漏电极。
在经过掺杂工艺的基板上形成源漏金属层，具体可以采用溅射等方法实现。之后采用构图工艺形成源电极和漏电极，该源电极和漏电极通过步骤S5中形成的过孔与有源层的掺杂区域连接。该构图工艺具体包括：
S701、在形成源漏金属层的基板上涂覆光刻胶；
S702、采用掩膜工艺对所述涂覆有光刻胶的基板进行曝光和显影，形成光刻胶完全保留区域和光刻胶完全不保留区域；
S703、采用刻蚀工艺对光刻胶完全不保留区域的源漏金属层进行刻蚀，形成源电极7和漏电极8。
上述多晶硅TFT可以是N-TFT或P-TFT。当为N-TFT时，掺杂区域为N型掺杂区域，掺杂元素具体可以采用磷、砷、锑中一种或几种混合；当为P-TFT时，掺杂区域为P型掺杂区域，掺杂元素具体可以采用为硼、铟中的一种或两种混合。
S704、去除剩余的光刻胶。
形成的结构示意图如图8所示。
本发明提供的实施例，也可先制备TFT的源电极和漏电极，之后再制备栅极和第二绝缘层，具体的制备方法与上述步骤中相同，在此不再赘述，形成的结构如图9所示。
另外，本发明还提供了一种通过上述多晶硅TFT的制备方法得到的多晶硅TFT，多晶硅TFT的结构如图8或图9所示。
与上述多晶硅TFT对应的，本发明还提供一种包括上述多晶硅TFT的多晶硅阵列基板。
本发明实施例提供的一种多晶硅TFT的制备方法和多晶硅TFT，通过过孔进行掺杂工艺，形成有源层两侧的掺杂区域，以形成对应的TFT，从而避免了需要设置专用的掩膜版进行掺杂工艺，减少了制备TFT阵列基板时所使用的掩膜版的数量，降低了生产成本。
实施例2
与上述一种多晶硅TFT的制备方法相对应，本发明还提供了一种多晶硅阵列基板的制备方法，所述多晶硅阵列基板包括N-TFT和P-TFT，所述N-TFT包括N型掺杂区域，所述P-TFT包括P型掺杂区域，具体的，在像素区域2和周边驱动区域3，分别可以形成N-TFT或P-TFT，像素区域2和周边驱动区域3可形成相同类型的多晶硅TFT，也可形成不同类型的多晶硅TFT。在本应用场景中，在周边驱动区域3形成P-TFT，在像素区域2形成N-TFT，但可以根据实际需要调整形成的TFT类型和位置，在此不作限定。如图10所示，包括如下步骤：
A1、在基板上形成多晶硅层，采用构图工艺形成有源层，通过第一次掺杂工艺对N-TFT或P-TFT的有源层进行掺杂，形成N型掺杂区域或P型掺杂区域。
在基板1上形成多晶硅层的方法可以采用在基板上直接形成多晶硅层的方法，也可采用先在基板上形成非晶硅（a-Si）层，然后再对非晶硅进行晶化处理以得到多晶硅层。
采用构图工艺形成有源层，该构图工艺具体包括：
A101、在形成多晶硅层的基板上涂覆光刻胶；
A102、对涂覆有光刻胶的基板采用掩膜工艺进行曝光和显影，形成光刻胶完全保留区域403、光刻胶部分保留区域402和光刻胶完全不保留区域401，采用刻蚀工艺对光刻胶完全不保留区域401的多晶硅层进行刻蚀，形成N-TFT的有源层201和P-TFT的有源层301，如图11所示。
步骤A102中掩膜工艺具体可以采用半色调掩膜工艺、灰阶掩膜工艺或单狭缝掩膜工艺实现。
A103、去除部分保留区域402的光刻胶，具体可以采用灰化工艺实现。
A104、采用掺杂工艺对步骤A103中去除光刻胶部分保留区域402后露出的有源层进行掺杂，形成掺杂区域202。具体掺杂工艺可以采用离子注入等方法。若先形成N型掺杂区域，则该步骤中的掺杂元素可以是磷、砷、锑中一种或几种混合；若先形成P型掺杂区域，则该步骤中的掺杂元素可以是硼、铟中的一种或两种混合。P型掺杂区域和N型掺杂区域的形成顺序对本实施例提供的方法没有影响，只需将掺杂元素换成与掺杂区域对应的元素即可，在此不再赘述，以下各步骤的介绍均以先形成N-TFT的N型掺杂区域为例进行说明。如图12所示。
A105、去除剩余的光刻胶，形成带有N型掺杂区域202的N-TFT的有源层201和P-TFT的有源层301。
形成的结构如图13所示。
A2、形成第一绝缘层。
在形成有源层的基板上形成第一绝缘层5，该第一绝缘层5可以采用旋涂、化学气相沉积等方法制备。形成的结构示意图如图14所示。
A3、形成栅金属层，采用构图工艺形成栅极。
在形成第一绝缘层5的基板上形成栅金属层，形成栅金属层的方法具体可以采用溅射或化学气相沉积等。形成栅金属层后，采用构图工艺形成栅极，该构图工艺具体包括以下步骤：
A301、在形成有栅金属层的基板上涂覆光刻胶；
A302、采用掩膜工艺对涂覆有光刻胶的基板进行曝光和显影，形成光刻胶完全保留区域和光刻胶完全不保留区域。
A303、采用刻蚀工艺对光刻胶完全不保留区域的栅金属层进行刻蚀，形成栅极203、303。
形成的结构如图15所示。
A4、形成第二绝缘层。
在形成栅极的基板上形成第二绝缘层6，该第二绝缘层6可以采用旋涂等方法制备。形成的结构如图16所示。
A5、采用构图工艺在以后步骤中形成N-TFT的源电极和漏电极、P-TFT的源电极和漏电极的预设位置形成过孔，所述N-TFT的源电极和漏电极通过所述过孔与所述N-TFT的有源层连接，所述P-TFT的源电极和漏电极通过所述过孔与所述P-TFT的有源层连接；
该构图工艺具体包括如下步骤：
A501、在形成有第二绝缘层的基板上涂覆光刻胶；
A502、采用掩膜工艺对涂覆有光刻胶的基板进行曝光和显影，形成光刻胶完全保留区域和光刻胶完全不保留区域；
A503、采用刻蚀工艺对光刻胶完全不保留区域的第一绝缘层和第二绝缘层进行刻蚀，在以后步骤中形成N-TFT的源电极和漏电极、P-TFT的源电极和漏电极的预设位置形成过孔204、205、304和305。N-TFT的源电极和漏电极通过过孔204和205与N-TFT的有源层连接；P-TFT的源电极和漏电极通过过孔304和305与P-TFT的有源层。
A504、去除剩余的光刻胶。
形成的结构如图17所示。
A6、采用第二次掺杂工艺通过所述过孔对所述有源层进行掺杂，形成P型掺杂区域或N型掺杂区域；形成的结构如图18所示。
本步骤的介绍以在A1步骤中形成的是N型掺杂区域，本步骤中形成P型掺杂区域为例进行说明。
第二次掺杂工艺具体可以采用离子注入等方法实现。利用第一绝缘层5、第二绝缘层6和栅极203、303的阻挡作用，在没有掩膜版的条件下，通过过孔304、305对P-TFT的有源层进行掺杂，形成P型掺杂区域302。
P型掺杂区域302的掺杂元素具体可以采用为硼、铟中的一种或两种混合。
在进行第二次掺杂工艺时，由于N-TFT的N型掺杂区域202上也存在有过孔204和205，在掺杂时P型掺杂元素也会通过过孔204和205进入N型掺杂区域202，因此在进行第二次掺杂工艺时，P型掺杂元素的掺杂量要小于第一次掺杂工艺中N型掺杂元素的掺杂量，掺杂量的控制具体可以通过控制掺杂工艺的条件（如电压、离子束分布等）来实现。在此条件下，尽管P型掺杂元素会进入N型掺杂区域202，与N型掺杂区域202中的N型掺杂元素发生中和，但由于其掺杂量小于N型掺杂元素，因此，在掺杂区域202还是呈现N型半导体特性。
优选第二次掺杂工艺的掺杂量为第一次掺杂工艺掺杂量的1/3~2/3，更为优选地，第二次掺杂工艺的掺杂量为第一次掺杂工艺掺杂量的1/2。在此优选条件下，既节省了工艺流程，省去了掩膜版的费用，又可以保证N型掺杂区域和P型掺杂区域的半导体特性良好。
A7、形成源漏金属层，采用构图工艺形成源电极和漏电极。
在经过步骤A6的基板上形成源漏金属层，形成源漏金属层的方法具体可以采用溅射法、化学气相沉积法等。对形成有源漏金属层的基板采用构图工艺形成源电极和漏电极。该构图工艺具体包括以下步骤：
A701、在形成源漏金属层的基板上涂覆光刻胶；
A702、采用掩膜工艺对涂覆有光刻胶的基板进行曝光和显影，形成光刻胶完全保留区域和光刻胶完全不保留区域；
A703、采用刻蚀工艺对光刻胶完全不保留区域的源漏金属层进行刻蚀，形成N-TFT和P-TFT的源电极206、306，N-TFT和P-TFT的漏电极207、307。
A704、去除剩余的光刻胶。
形成的结构如图19所示。
本发明提供的多晶硅阵列基板的制备方法，也可先制备N-TFT和P-TFT的源电极和漏电极，之后再制备第二绝缘层，在第二绝缘层上再制备栅极，也可达到相同的效果。
上述阵列基板的制备方法还包括：
A8、形成透明导电层，采用构图工艺形成像素电极。
在形成有源电极和漏电极的基板上形成透明导电层，形成透明导电层的方法具体可以采用溅射、化学气相沉积等。透明导电层的材料可以选择ITO、IZO等，优选ITO材料制备。
采用构图工艺形成像素电极，该构图工艺具体包括以下步骤：
A801、在形成有透明导电层的基板上涂覆光刻胶；
A802、采用掩膜工艺对涂覆有光刻胶的基板进行曝光和显影，形成光刻胶完全保留区域和光刻胶完全不保留区域；
A803、采用刻蚀工艺对光刻胶完全不保留区域的透明导电层进行刻蚀，形成像素电极。
A804、去除完全保留区域的光刻胶。
形成的结构如图20所示。
在制备像素电极之前，可选择性的在N-TFT和P-TFT的源电极和漏电极上制备一层绝缘层，以保护源漏电极，防止源漏电极在制备像素电极的过程中受到影响。制备绝缘层后，在绝缘层上形成过孔，像素电极通过过孔与P-TFT的漏电极相连接。
优选地，在制备多晶硅层之前，还包括：
A0、在基板上形成缓冲层。
通过在基板上制备一层缓冲层，可以防止基板中的杂质进入到多晶硅层，从而影响TFT的性能。
本发明实施例还提供一种采用上述方法制备的多晶硅阵列基板。
本发明实施例提供的多晶硅阵列基板的制备方法、多晶硅阵列基板、显示面板和显示装置，通过过孔进行掺杂工艺，形成有源层两侧的掺杂区域，以形成对应的TFT，从而避免了需要设置专用的掩膜版进行掺杂工艺，减少了制备TFT阵列基板时所使用的掩膜版的数量，降低了生产成本。
与上述多晶硅阵列基板相对应的，本发明还提供一种包括上述多晶硅阵列基板的显示面板。
与上述显示面板相对应的，本发明还提供一种包括上述显示面板的显示装置。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应所述以权利要求的保护范围为准。
Claims (20)
1.一种多晶硅TFT的制备方法，所述多晶硅TFT包括掺杂区域，其特征在于，包括如下步骤：
在基板上形成多晶硅层，采用构图工艺形成有源层；
形成第一绝缘层；
采用构图工艺在以后步骤中形成源电极和漏电极的预设位置形成露出有源层的过孔；
采用掺杂工艺通过所述过孔对所述有源层进行掺杂，形成掺杂区域；
形成源漏金属层，采用构图工艺形成源电极和漏电极。
2.根据权利要求1所述的多晶硅TFT的制备方法，其特征在于，
还包括：
形成栅金属层，采用构图工艺形成栅极；
在形成栅极的基板上形成第二绝缘层。
3.根据权利要求1~2任一所述的多晶硅TFT的制备方法，其特征在于，所述多晶硅TFT为N-TFT，所述掺杂区域为N型掺杂区域。
4.根据权利要求3所述的多晶硅TFT的制备方法，其特征在于，所述掺杂元素为磷、砷、锑中一种或几种混合。
5.根据权利要求1~2任一所述的多晶硅TFT的制备方法，其特征在于，所述多晶硅TFT为P-TFT，所述掺杂区域为P型掺杂区域。
6.根据权利要求5所述的多晶硅TFT的制备方法，其特征在于，所述掺杂元素为硼、铟中的一种或两种混合。
7.一种采用权利要求1~6任一所述的制备方法得到的多晶硅TFT。
8.一种多晶硅阵列基板，其特征在于，包括权利要求7所述的多晶硅TFT。
9.一种多晶硅阵列基板的制备方法，所述多晶硅阵列基板包括N-TFT和P-TFT，所述N-TFT包括N型掺杂区域，所述P-TFT包括P型掺杂区域，其特征在于，包括如下步骤：
在基板上形成多晶硅层，采用构图工艺形成有源层，通过第一次掺杂工艺对N-TFT或P-TFT的有源层进行掺杂，形成N型掺杂区域或P型掺杂区域；
形成第一绝缘层；
采用构图工艺在以后步骤中形成的N-TFT的源电极和漏电极、P-TFT的源电极和漏电极的预设位置形成过孔；
采用第二次掺杂工艺通过所述过孔对露出的有源层区域进行掺杂，形成P型掺杂区域或N型掺杂区域，所述第二次掺杂工艺的元素掺杂量小于第一次掺杂工艺中的元素掺杂量；
形成源漏金属层，采用构图工艺形成源电极和漏电极。
10.根据权利要求9所述的多晶硅阵列基板的制备方法，其特征在于，还包括：
形成栅金属层，采用构图工艺形成栅极；
在形成栅极的基板上形成第二绝缘层。
11.根据权利要求10所述的多晶硅阵列基板的制备方法，其特征在于，第二次掺杂工艺的元素掺杂量为第一次掺杂工艺中的元素掺杂量的1/3~2/3。
12.根据权利要求11所述的多晶硅阵列基板的制备方法，其特征在于，第二次掺杂工艺的元素掺杂量为第一次掺杂工艺中的元素掺杂量的1/2。
13.根据权利要求10所述的多晶硅阵列基板的制备方法，其特征在于，在基板上形成多晶硅层，采用构图工艺形成有源层，通过第一次掺杂工艺对N-TFT或P-TFT的有源层进行掺杂，形成N型掺杂区域或P型掺杂区域的步骤中，所述构图工艺包括半色调掩膜工艺、灰阶掩膜工艺或单狭缝掩膜工艺。
14.根据权利要求10所述的多晶硅阵列基板的制备方法，其特征在于，还包括：
形成第三绝缘层，采用构图工艺在以后步骤中形成像素电极与TFT的漏极预设的连接位置形成过孔。
15.根据权利要求10所述的多晶硅阵列基板的制备方法，其特征在于，还包括：
形成透明导电层，采用构图工艺形成像素电极。
16.根据权利要求10所述的多晶硅阵列基板的制备方法，其特征在于，在形成多晶硅层之前还包括：
在基板上形成缓冲层。
17.根据权利要求10所述的多晶硅阵列基板的制备方法，其特征在于，所述N-TFT的N型掺杂区域的掺杂元素为磷、砷、锑中一种或几种混合。
18.根据权利要求10所述的多晶硅阵列基板的制备方法，其特征在于，所述P-TFT的P型掺杂区域的掺杂元素为硼、铟中的一种或两种混合。
19.一种采用权利要求9~18任一所述制备方法得到的多晶硅阵列基板。
20.一种显示装置，其特征在于，包括权利要求19所述的多晶硅阵列基板。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210270680XA CN102789971A (zh) | 2012-07-31 | 2012-07-31 | 多晶硅tft、多晶硅阵列基板及其制备方法、显示装置 |
| EP12867729.1A EP2881993B1 (en) | 2012-07-31 | 2012-11-16 | Poly-silicon tft, poly-silicon array substrate, methods for manufacturing same, and display device |
| PCT/CN2012/084780 WO2014019300A1 (zh) | 2012-07-31 | 2012-11-16 | 多晶硅tft、多晶硅阵列基板及其制备方法、显示装置 |
| US13/985,336 US9502446B2 (en) | 2012-07-31 | 2012-11-16 | Poly-silicon TFT, poly-silicon array substrate and preparing method thereof, display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210270680XA CN102789971A (zh) | 2012-07-31 | 2012-07-31 | 多晶硅tft、多晶硅阵列基板及其制备方法、显示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN102789971A true CN102789971A (zh) | 2012-11-21 |
Family
ID=47155344
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210270680XA Pending CN102789971A (zh) | 2012-07-31 | 2012-07-31 | 多晶硅tft、多晶硅阵列基板及其制备方法、显示装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US9502446B2 (zh) |
| EP (1) | EP2881993B1 (zh) |
| CN (1) | CN102789971A (zh) |
| WO (1) | WO2014019300A1 (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2016029551A1 (zh) * | 2014-08-28 | 2016-03-03 | 京东方科技集团股份有限公司 | 制作薄膜晶体管的方法及薄膜晶体管 |
| CN105826395A (zh) * | 2016-04-28 | 2016-08-03 | 武汉华星光电技术有限公司 | 薄膜晶体管结构及其制作方法 |
| US10217848B2 (en) | 2016-04-28 | 2019-02-26 | Wuhan China Star Optoelectronics Technology Co., Ltd. | Thin film transistor structure and manufacturing method of the same |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107887329A (zh) * | 2016-09-30 | 2018-04-06 | 昆山国显光电有限公司 | 阵列基板的制造方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW587309B (en) * | 2003-02-25 | 2004-05-11 | Toppoly Optoelectronics Corp | Manufacturing method of CMOS thin film transistor |
| CN1542948A (zh) * | 2003-11-07 | 2004-11-03 | 友达光电股份有限公司 | 形成cmos晶体管的方法 |
| CN1693972A (zh) * | 2004-04-29 | 2005-11-09 | Lg.菲利浦Lcd株式会社 | 多晶硅液晶显示器件的制造方法 |
| US20060121655A1 (en) * | 2004-12-03 | 2006-06-08 | Paik Woon S | Method of crystallizing amorphous semiconductor thin film and method of fabricating poly crystalline thin film transistor using the same |
| US20060267012A1 (en) * | 1996-11-18 | 2006-11-30 | Renesas Technology Corp. | Thin-film transistor and method of fabricating the same |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5198379A (en) * | 1990-04-27 | 1993-03-30 | Sharp Kabushiki Kaisha | Method of making a MOS thin film transistor with self-aligned asymmetrical structure |
| US6351010B1 (en) * | 1998-09-22 | 2002-02-26 | Sony Corporation | Electrooptical device, substrate for driving electrooptical device and methods for making the same |
| JP3483484B2 (ja) * | 1998-12-28 | 2004-01-06 | 富士通ディスプレイテクノロジーズ株式会社 | 半導体装置、画像表示装置、半導体装置の製造方法、及び画像表示装置の製造方法 |
| JP3937956B2 (ja) | 2002-07-22 | 2007-06-27 | セイコーエプソン株式会社 | 薄膜半導体装置の製造方法 |
| TW588463B (en) * | 2003-04-04 | 2004-05-21 | Au Optronics Corp | A method for forming a low temperature polysilicon complementary metal oxide semiconductor thin film transistor |
| KR101146522B1 (ko) | 2004-12-08 | 2012-05-25 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이기판 제조방법 |
| KR100712295B1 (ko) * | 2005-06-22 | 2007-04-27 | 삼성에스디아이 주식회사 | 유기 전계 발광 소자 및 그 제조 방법 |
| US7176074B1 (en) * | 2006-08-10 | 2007-02-13 | Chunghwa Picture Tubes, Ltd. | Manufacturing method of thin film transistor array substrate |
| JP5138276B2 (ja) | 2007-05-31 | 2013-02-06 | 株式会社ジャパンディスプレイイースト | 表示装置の製造方法 |
| CN102543860B (zh) | 2010-12-29 | 2014-12-03 | 京东方科技集团股份有限公司 | 一种低温多晶硅tft阵列基板的制造方法 |
| KR101825053B1 (ko) | 2011-01-11 | 2018-02-05 | 삼성디스플레이 주식회사 | 유기발광표시장치의 제조방법 |
| KR101876819B1 (ko) * | 2011-02-01 | 2018-08-10 | 삼성디스플레이 주식회사 | 박막트랜지스터 기판 및 그의 제조방법 |
-
2012
- 2012-07-31 CN CN201210270680XA patent/CN102789971A/zh active Pending
- 2012-11-16 EP EP12867729.1A patent/EP2881993B1/en active Active
- 2012-11-16 US US13/985,336 patent/US9502446B2/en active Active
- 2012-11-16 WO PCT/CN2012/084780 patent/WO2014019300A1/zh active Application Filing
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060267012A1 (en) * | 1996-11-18 | 2006-11-30 | Renesas Technology Corp. | Thin-film transistor and method of fabricating the same |
| TW587309B (en) * | 2003-02-25 | 2004-05-11 | Toppoly Optoelectronics Corp | Manufacturing method of CMOS thin film transistor |
| CN1542948A (zh) * | 2003-11-07 | 2004-11-03 | 友达光电股份有限公司 | 形成cmos晶体管的方法 |
| CN1693972A (zh) * | 2004-04-29 | 2005-11-09 | Lg.菲利浦Lcd株式会社 | 多晶硅液晶显示器件的制造方法 |
| US20060121655A1 (en) * | 2004-12-03 | 2006-06-08 | Paik Woon S | Method of crystallizing amorphous semiconductor thin film and method of fabricating poly crystalline thin film transistor using the same |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2016029551A1 (zh) * | 2014-08-28 | 2016-03-03 | 京东方科技集团股份有限公司 | 制作薄膜晶体管的方法及薄膜晶体管 |
| CN105826395A (zh) * | 2016-04-28 | 2016-08-03 | 武汉华星光电技术有限公司 | 薄膜晶体管结构及其制作方法 |
| US10217848B2 (en) | 2016-04-28 | 2019-02-26 | Wuhan China Star Optoelectronics Technology Co., Ltd. | Thin film transistor structure and manufacturing method of the same |
Also Published As
| Publication number | Publication date |
|---|---|
| EP2881993B1 (en) | 2023-08-02 |
| US20140077216A1 (en) | 2014-03-20 |
| EP2881993A1 (en) | 2015-06-10 |
| WO2014019300A1 (zh) | 2014-02-06 |
| US9502446B2 (en) | 2016-11-22 |
| EP2881993A4 (en) | 2016-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100419561C (zh) | 多晶硅薄膜晶体管液晶显示面板及其制造方法 | |
| CN103151388B (zh) | 一种多晶硅薄膜晶体管及其制备方法、阵列基板 | |
| CN100517733C (zh) | 多晶硅薄膜晶体管阵列基板及其制造方法 | |
| CN103309099B (zh) | 液晶显示器阵列基板及其制造方法 | |
| CN100461378C (zh) | 制造具有驱动集成电路的阵列衬底的方法 | |
| CN105789327A (zh) | 一种薄膜晶体管及其制备方法、阵列基板、显示装置 | |
| JP4271137B2 (ja) | 液晶表示装置のアレイ基板製造方法 | |
| CN104022126A (zh) | 一种阵列基板、其制作方法及显示装置 | |
| CN102683338A (zh) | 一种低温多晶硅tft阵列基板及其制造方法 | |
| JP2006184853A (ja) | 表示装置及びその製造方法 | |
| US20160293770A1 (en) | Thin film transistor and manufacturing method thereof | |
| US20100047975A1 (en) | Method for fabricating low temperature poly-silicon thin film transistor substrate background | |
| US20050079693A1 (en) | Mask for crystallizing polysilicon and a method for forming thin film transistor using the mask | |
| CN103022145A (zh) | 阵列基板、显示装置及制备方法 | |
| CN102789971A (zh) | 多晶硅tft、多晶硅阵列基板及其制备方法、显示装置 | |
| CN1312523C (zh) | 液晶显示装置及其制造方法 | |
| WO2014153810A1 (zh) | 悬浮栅晶体管及其制作方法、应用方法、显示器驱动电路 | |
| CN104538402A (zh) | 阵列基板及其制作方法、和显示装置 | |
| CN107742648A (zh) | 薄膜晶体管、阵列基板及其制造方法和显示装置 | |
| CN105655352A (zh) | 低温多晶硅tft阵列基板的制作方法 | |
| US11081047B2 (en) | Pixel structure, driving method therefor and preparation method therefor, and display apparatus | |
| CN105514126B (zh) | 一种阵列基板及其制作方法、显示装置 | |
| CN102280369A (zh) | 形成薄膜图案的方法以及具有该薄膜图案的平板显示器 | |
| US8456585B2 (en) | Fabrication method of liquid crystal display device having driving circuit-integrated array substrate | |
| JP3029289B2 (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C12 | Rejection of a patent application after its publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20121121 |