CN105514126B - 一种阵列基板及其制作方法、显示装置 - Google Patents

一种阵列基板及其制作方法、显示装置 Download PDF

Info

Publication number
CN105514126B
CN105514126B CN201610093357.8A CN201610093357A CN105514126B CN 105514126 B CN105514126 B CN 105514126B CN 201610093357 A CN201610093357 A CN 201610093357A CN 105514126 B CN105514126 B CN 105514126B
Authority
CN
China
Prior art keywords
nmos
pmos
grid
layer
array substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610093357.8A
Other languages
English (en)
Other versions
CN105514126A (zh
Inventor
赵利军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201610093357.8A priority Critical patent/CN105514126B/zh
Publication of CN105514126A publication Critical patent/CN105514126A/zh
Application granted granted Critical
Publication of CN105514126B publication Critical patent/CN105514126B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133308—Support structures for LCD panels, e.g. frames or bezels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种阵列基板及其制作方法、显示装置，涉及显示技术领域，解决了阵列基板的非显示区域的宽度较大，不利于实现显示装置的窄边框设计的技术问题。该阵列基板包括显示区域和非显示区域，所述非显示区域内设置有栅极驱动电路，所述栅极驱动电路包括相邻的PMOS和NMOS，所述PMOS的栅极和为其提供信号的第一走线同层设置，所述NMOS的栅极和为其提供信号的第二走线同层设置，所述PMOS的栅极和所述第一走线所在膜层、所述NMOS的栅极和所述第二走线所在膜层层叠设置，且在两个所述膜层之间设置有至少一层绝缘层。本发明中的阵列基板应用于液晶显示装置中。

Description

一种阵列基板及其制作方法、显示装置
技术领域
本发明涉及显示技术领域，尤其涉及一种阵列基板及其制作方法、显示装置。
背景技术
目前，为了降低液晶显示装置的成本，通常将用于驱动液晶显示装置的栅极驱动电极集成在阵列基板的非显示区域上，在制作阵列基板的显示区域中的各层结构的同时制作栅极驱动集成电路中的各层结构。
现有技术中的栅极驱动电路包括CMOS(互补金属氧化物半导体场效应晶体管)，该CMOS包括相邻的PMOS(P沟道金属氧化物半导体场效应晶体管)和NMOS(N沟道金属氧化物半导体场效应晶体管)，上述PMOS和NMOS均具有顶栅结构，二者的栅极和用于为各自的栅极提供信号的走线均处于同一层。
本申请的发明人发现，在构图形成上述各走线和各栅极时，需要使上述各走线和栅极之间具有较大的间隙，以使PMOS的栅极和为该栅极提供信号的走线，与NMOS的栅极和为该栅极提供信号的走线之间的间隙能够满足曝光精度、对位偏差和尺寸偏差等要求，但这样会导致栅极驱动电路所占的区域的宽度较大，使得阵列基板的非显示区域的宽度较大，不利于实现显示装置的窄边框设计。
发明内容
本发明的目的在于提供一种阵列基板及其制作方法、显示装置，用于减小阵列基板的非显示区域的宽度，以利于实现显示装置的窄边框设计。
为达到上述目的，本发明提供一种阵列基板，采用如下技术方案：
该阵列基板包括显示区域和非显示区域，所述非显示区域内设置有栅极驱动电路，所述栅极驱动电路包括相邻的PMOS和NMOS，所述PMOS的栅极和为其提供信号的第一走线同层设置，所述NMOS的栅极和为其提供信号的第二走线同层设置，所述PMOS的栅极和所述第一走线所在膜层、所述NMOS的栅极和所述第二走线所在膜层层叠设置，且在两个所述膜层之间设置有至少一层绝缘层。
本发明提供的阵列基板具有如上所述的结构，由于该阵列基板上的PMOS的栅极和第一走线所在膜层，与NMOS的栅极和第二走线所在膜层之间设置有至少一层绝缘层，因此，在阵列基板的非显示区域上制作栅极驱动电路时，无需考虑PMOS的栅极和第一走线，与NMOS的栅极和第二走线之间的间隙的问题，因此，能够有效减小阵列基板的非显示区域的宽度，以利于实现显示装置的窄边框设计。
进一步地，本发明还提供一种显示装置，该显示装置包括如上所述的阵列基板。由于该显示装置包括如上所述的阵列基板，因此，该显示装置具有和上述阵列基板相同的有益效果，此处不再进行赘述。
此外，本发明还提供一种阵列基板的制作方法，采用如下技术方案：
该阵列基板的制作方法包括：
步骤S1、提供一衬底基板，所述衬底基板包括显示区域和非显示区域；
步骤S2、在所述衬底基板的非显示区域上，形成包括PMOS的栅极、第一走线和光线遮挡结构的图形；
步骤S3、形成第一栅极绝缘层；
步骤S4、形成包括所述PMOS的有源层和NMOS的有源层的图形；
步骤S5、形成第二栅极绝缘层；
步骤S6、形成包括所述NMOS的栅极和第二走线的图形；
步骤S7、形成所述PMOS的第一欧姆接触区、所述PMOS的第二欧姆接触区，所述NMOS的第一欧姆接触区、所述NMOS的第二欧姆接触区，所述NMOS的第一轻掺杂区、所述NMOS的第二轻掺杂区、所述NMOS的第三轻掺杂区和所述NMOS的第四轻掺杂区；
步骤S8、形成层间绝缘层；
步骤S9、形成均贯穿所述层间绝缘层和所述第二栅极绝缘层的第一过孔、第二过孔、第三过孔和第四过孔；
步骤S10、形成包括所述PMOS的源极和漏极，以及所述NMOS的源极和漏极的图形；
其中，所述PMOS的源极通过所述第一过孔与所述PMOS的第一欧姆接触区连接，所述PMOS的漏极通过所述第二过孔与所述PMOS的第二欧姆接触区连接，所述NMOS的源极通过所述第三过孔与所述NMOS的第一欧姆接触区连接，所述NMOS的漏极通过所述第四过孔与所述NMOS的第二欧姆接触区连接。
本发明提供的阵列基板的制作方法包括如上所述的步骤，由于在形成PMOS的栅极和第一走线的步骤，与形成NMOS的栅极和第二走线的步骤之间，还有形成第一栅极绝缘层的步骤、形成PMOS的有源层和NMOS的有源层的图形的步骤，以及形成第二栅极绝缘层的步骤，因此，在阵列基板的非显示区域上制作栅极驱动电路时，无需考虑PMOS的栅极和第一走线，与NMOS的栅极和第二走线之间的间隙的问题，因此，能够有效减小阵列基板的非显示区域的宽度，以利于实现显示装置的窄边框设计。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例中的阵列基板的非显示区域的截面示意图；
图2为本发明实施例中的PMOS的栅极和第二走线与NMOS的栅极的位置关系示意图。
附图标记说明：
10—衬底基板；11a—PMOS的栅极；11b—NMOS的栅极；
12—第一栅极绝缘层；13a—PMOS的有源层；131a—PMOS的第一欧姆接触区；
132a—PMOS的沟道区；133a—PMOS的第二欧姆接触区；13b—NMOS的有源层；
131b—NMOS的第一欧姆接触区；132b—NMOS的第一轻掺杂区；133b—NMOS的第一子有源层；
134b—NMOS的第二轻掺杂区；135b—NMOS的第二子有源层；136b—NMOS的第三轻掺杂区；
137b—NMOS的第三子有源层；138b—NMOS的第四轻掺杂区；139b—NMOS的第二欧姆接触区；
14—第二栅极绝缘层；15—层间绝缘层；16a—PMOS的源极；
16b—NMOS的源极；17a—PMOS的漏极；17b—NMOS的漏极；
18—光线遮挡结构；H1—第一过孔；H2—第二过孔；
H3—第三过孔；H4—第四过孔；L2—第二走线。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
实施例一
本发明实施例提供一种阵列基板，该阵列基板包括显示区域和非显示区域，非显示区域内设置有栅极驱动电路，栅极驱动电路包括相邻的PMOS和NMOS，PMOS的栅极和为其提供信号的第一走线同层设置，NMOS的栅极和为其提供信号的第二走线同层设置，如图1所示，PMOS的栅极11a和第一走线所在膜层、NMOS的栅极11b和第二走线所在膜层层叠设置，且在两个膜层之间设置有至少一层绝缘层。示例性地，上述“相邻的PMOS和NMOS”可以为相互连接的、用以构成一个CMOS的PMOS和NMOS。
本发明实施例提供的阵列基板具有如上所述的结构，由于该阵列基板上的PMOS的栅极11a和第一走线所在膜层，与NMOS的栅极11b和第二走线所在膜层之间设置有至少一层绝缘层，因此，在阵列基板的非显示区域上制作栅极驱动电路时，无需考虑PMOS的栅极11a和第一走线，与NMOS的栅极11b和第二走线之间的间隙的问题，因此，能够有效减小阵列基板的非显示区域的宽度，以利于实现显示装置的窄边框设计。
示例性地，如图2所示，PMOS的栅极11a在阵列基板所在平面的投影，与用于为NMOS的栅极11b提供信号的第二走线L2在阵列基板所在平面的投影之间间距很小，甚至二者可以交叠，进而能够有效减小阵列基板的非显示区域的宽度，以利于实现显示装置的窄边框设计。
可选地，如图1所示，PMOS的有源层13a和NMOS的有源层13b同层设置，PMOS具有底栅结构，NMOS具有顶栅结构，也可以使NMOS具有底栅结构，PMOS具有顶栅结构，以使得PMOS的栅极11a和第一走线所在膜层，与NMOS的栅极11b和第二走线所在膜层之间设置有至少一层绝缘层。当然，使PMOS的栅极11a和第一走线所在膜层，与NMOS的栅极11b和第二走线所在膜层之间设置有至少一层绝缘层的实现方式不局限于以上所述，此处不再一一赘述。
下面本发明实施例以PMOS具有底栅结构，NMOS具有顶栅结构为例，对阵列基板上PMOS所在区域和NMOS所在区域的具体结构进行详细描述，需要说明的是，NMOS具有底栅结构，PMOS具有顶栅结构时，阵列基板上PMOS所在区域和NMOS所在区域的具体结构可以参照以下内容获得，本发明实施例不再进行赘述。
示例性地，如图1所示，在PMOS所在区域，阵列基板包括依次层叠设置于衬底基板10上的PMOS的栅极11a、第一栅极绝缘层12、PMOS的有源层13a、第二栅极绝缘层14、层间绝缘层15、同层设置的PMOS的源极16a和漏极17a，阵列基板还包括贯穿层间绝缘层15和第二栅极绝缘层14的第一过孔H1，以及贯穿层间绝缘层15和第二栅极绝缘层14的第二过孔H2，PMOS的源极16a通过第一过孔H1与PMOS的有源层13a连接，PMOS的漏极17a通过第二过孔H2与PMOS的有源层13a连接。上述第一栅极绝缘层12不仅能够将PMOS的栅极11a所在膜层和PMOS的有源层13a所在膜层绝缘，还能够在当PMOS的有源层13a的材质为通过非晶硅晶化得到的多晶硅时，第一栅极绝缘层12保护衬底基板10在非晶硅的晶化过程中不受损坏。
进一步地，本发明实施例中优选，如图1所示，PMOS的栅极11a包括同层设置的PMOS的第一子栅极和PMOS的第二子栅极，PMOS的有源层13a包括位于依次连接的PMOS的第一欧姆接触区131a、PMOS的沟道区132a和PMOS的第二欧姆接触区133a。
其中，PMOS的沟道区132a的材质可以为多晶硅，PMOS的第一欧姆接触区131a和PMOS的第二欧姆接触区133a可以通过离子注入的方式向多晶硅中注入B元素等，对多晶硅进行P+掺杂获得。
上述PMOS的栅极11a包括PMOS的第一子栅极和PMOS的第二子栅极的目的在于，使整个PMOS相当于两个PMOS的串联，以有效减小PMOS的漏电流，提高PMOS的性能，进而提高栅极驱动电路的性能；设置PMOS的第一欧姆接触区131a和PMOS的第二欧姆接触区133a的目的在于，减小PMOS的源极16a和PMOS的漏极17a与PMOS的有源层13a之间的接触电阻，提高PMOS的工作电流，提高PMOS的性能，进而提高栅极驱动电路的性能。
示例性地，如图1所示，在NMOS所在区域，阵列基板包括依次层叠设置于衬底基板10上的第一栅极绝缘层12、NMOS的有源层13b、第二栅极绝缘层14、NMOS的栅极11b、层间绝缘层15、同层设置的NMOS的源极16b和漏极17b，阵列基板还包括贯穿层间绝缘层15和第二栅极绝缘层14的第三过孔H3，以及贯穿层间绝缘层15和第二栅极绝缘层14的第四过孔H4，NMOS的源极16b通过第三过孔H3与NMOS的有源层13b连接，NMOS的漏极17b通过第四过孔H4与NMOS的有源层13b连接。类似地，上述第一栅极绝缘层12不仅能够将NMOS的栅极11b所在膜层和NMOS的有源层13b所在膜层绝缘，还能够在当NMOS的有源层13b的材质为通过非晶硅晶化得到的多晶硅时，第一栅极绝缘层12保护衬底基板10在非晶硅的晶化过程中不受损坏。
进一步地，本发明实施例中优选，如图1所示，NMOS的栅极11b包括同层设置的NMOS的第一子栅极和NMOS的第二子栅极，NMOS的有源层13b包括依次连接的NMOS的第一欧姆接触区131b、NMOS的第一轻掺杂区132b、NMOS的第一子有源层133b、NMOS的第二轻掺杂区134b、NMOS的第二子有源层135b、NMOS的第三轻掺杂区136b、NMOS的第三子有源层137b、NMOS的第四轻掺杂区138b和NMOS的第二欧姆接触区139b，NMOS的第一子栅极与NMOS的第一子有源层133b对应，NMOS的第二子栅极与NMOS的第三子有源层137b对应。
其中，NMOS的第一子有源层133b和NMOS的第三子有源层137b的材质可以为多晶硅，NMOS的第一欧姆接触区131b和NMOS的第二欧姆接触区139b可以通过离子注入的方式向多晶硅中注入一定量的P元素，即对多晶硅进行N+掺杂获得。NMOS的第一轻掺杂区132b、NMOS的第二轻掺杂区134b、NMOS的第三轻掺杂区136b和NMOS的第四轻掺杂区138b可以通过离子注入的方式向多晶硅中注入较少的P元素，即对多晶硅进行N+轻掺杂获得。
上述NMOS的栅极11b包括NMOS的第一子栅极和NMOS的第二子栅极的目的在于，使整个NMOS相当于两个NMOS的串联，以有效减小NMOS的漏电流，提高NMOS的性能，进而提高栅极驱动电路的性能；用以作为沟道的NMOS的第一子有源层133b和NMOS的三子有源层137b的两端分别设置有轻掺杂区的目的在于，有效减小NMOS的漏电流，提高NMOS的性能，进而提高栅极驱动电路的性能；设置NMOS的第一欧姆接触区131b和NMOS的第二欧姆接触区139b的目的在于，减小NMOS的源极16b和NMOS的漏极17b与NMOS的有源层13b之间的接触电阻，提高NMOS的工作电流，提高NMOS的性能，进而提高栅极驱动电路的性能。
进一步地，如图1所示，本发明实施例中的阵列基板还包括位于衬底基板10和第一栅极绝缘层12之间的光线遮挡结构18，光线遮挡结构18与NMOS的第一子有源层133b和NMOS的第三子有源层137b对应，以将背光模组发出的光线遮挡，避免光线对用以作为沟道的NMOS的第一子有源层133b和NMOS的第三子有源层137b造成影响，进而避免光线对NMOS的电流的影响，尤其是对漏电流的影响，有助于维持NMOS性能的稳定，进而提高栅极驱动电路的性能。
由于光线遮挡结构18位于衬底基板10和第一栅极绝缘层12之间，PMOS的栅极11a也位于衬底基板10和第一栅极绝缘层12之间，因此，本发明实施例中选择光线遮挡结构18的材质为遮光金属，此时，光线遮挡结构18可以和PMOS的栅极11a同时形成，以简化阵列基板的制作方法。
需要补充的是，本发明实施例中，未对阵列基板的显示区域的具体结构进行限定，本领域技术人员可以根据实际需要进行选择。
本发明实施例还提供一种显示装置，该显示装置包括以上所述的阵列基板。该显示装置包括以上所述的阵列基板。由于该显示装置包括如上所述的阵列基板，因此，该显示装置具有和上述阵列基板相同的有益效果，此处不再进行赘述。该显示装置可以为：液晶面板、电子纸、有机发光显示面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
实施例二
本发明实施例提供一种阵列基板的制作方法，该制作方法用以制作实施例一中所述的阵列基板，具体地，该阵列基板的制作方法包括：
步骤S1、提供一衬底基板10，衬底基板10包括显示区域和非显示区域，该衬底基板10可以为透明的玻璃基板或者石英基板。
步骤S2、在衬底基板10的非显示区域上，形成包括PMOS的栅极11a、第一走线和光线遮挡结构18的图形，例如，可以通过溅射法在衬底基板10上沉积第一金属层，经过构图工艺形成包括PMOS的栅极11a、第一走线和光线遮挡结构18的图形。如无特殊说明，本发明实施例中的构图工艺均包括涂布光刻胶、掩膜、曝光、显影、刻蚀和剥离光刻胶的步骤。
步骤S3、形成第一栅极绝缘层12，第一栅极绝缘层12的材质可以为氮化硅或者氧化硅。
步骤S4、形成包括PMOS的有源层13a和NMOS的有源层13b的图形，例如，可以先在第一栅极绝缘层12上沉积一层非晶硅，然后通过准分子激光退火(ELA)工艺，使非晶硅转变为多晶硅。
步骤S5、形成第二栅极绝缘层14，第二栅极绝缘层14的材质可以为氮化硅或者氧化硅。
步骤S6、形成包括NMOS的栅极11b和第二走线的图形，例如，可以通过溅射法沉积第二金属层，经过构图工艺形成包括NMOS的栅极11b和第二走线的图形。
步骤S7、形成PMOS的第一欧姆接触区131a、PMOS的第二欧姆接触区133a，NMOS的第一欧姆接触区131b、NMOS的第二欧姆接触区139b，NMOS的第一轻掺杂区132b、NMOS的第二轻掺杂区134b、NMOS的第三轻掺杂区136b和NMOS的第四轻掺杂区138b。
示例性地，在第一次离子注入工艺中，向PMOS的有源层13a中用以与PMOS的源极16a和PMOS的漏极17a连接的区域中掺入B元素，即对用以与PMOS的源极16a和PMOS的漏极17a连接的区域进行P+掺杂，形成PMOS的第一欧姆接触区131a和PMOS的第二欧姆接触区133a。
在第二次离子注入工艺中，向NMOS的有源层13b中用以与NMOS的源极16b和NMOS的漏极17b连接的区域中掺入一定量的P元素，即对用以与NMOS的源极16n和NMOS的漏极17b连接的区域进行N+掺杂，形成NMOS的第一欧姆接触区131b、NMOS的第二欧姆接触区139b。
在第三次离子注入工艺中，向NMOS的有源层13b中用以作为NMOS的第一轻掺杂区132b、NMOS的第二轻掺杂区134b、NMOS的第三轻掺杂区136b和NMOS的第四轻掺杂区138b的区域中掺入较少的P元素，即对用以与NMOS的源极16n和NMOS的漏极17b连接的区域进行N+轻掺杂，形成NMOS的第一轻掺杂区132b、NMOS的第二轻掺杂区134b、NMOS的第三轻掺杂区136b和NMOS的第四轻掺杂区138b。
步骤S8、形成层间绝缘层15，层间绝缘层15的材质可以为氮化硅或者氧化硅。
步骤S9、形成均贯穿层间绝缘层15和第二栅极绝缘层14的第一过孔H1、第二过孔H2、第三过孔H3和第四过孔H4，例如，在形成层间绝缘层15后，经过构图工艺，形成第一过孔H1、第二过孔H2、第三过孔H3和第四过孔H4。
步骤S10、形成包括PMOS的源极16a和PMOS的漏极17a，以及NMOS的源极16b和NMOS的漏极17b的图形。
其中，PMOS的源极16a通过第一过孔H1与PMOS的第一欧姆接触区131s连接，PMOS的漏极17a通过第二过孔H2与PMOS的第二欧姆接触区133a连接，NMOS的源极16b通过第三过孔H3与NMOS的第一欧姆接触区131b连接，NMOS的漏极17b通过第四过孔H4与NMOS的第二欧姆接触区139b连接。
本发明实施例提供的阵列基板的制作方法包括如上所述的步骤，由于在形成PMOS的栅极11a和第一走线的步骤，与形成NMOS的栅极11b和第二走线的步骤之间，还有形成第一栅极绝缘层12的步骤、形成PMOS的有源层13a和NMOS的有源层13b的图形的步骤，以及形成第二栅极绝缘层14的步骤，因此，在阵列基板的非显示区域上制作栅极驱动电路时，无需考虑PMOS的栅极11a和第一走线，与NMOS的栅极11b和第二走线之间的间隙的问题，因此，能够有效减小阵列基板的非显示区域的宽度，以利于实现显示装置的窄边框设计。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (10)

1.一种阵列基板，包括显示区域和非显示区域，所述非显示区域内设置有栅极驱动电路，所述栅极驱动电路包括相邻的PMOS和NMOS，其特征在于，所述PMOS的栅极包括同层设置的所述PMOS的第一子栅极和所述PMOS的第二子栅极，所述NMOS的栅极包括同层设置的所述NMOS的第一子栅极和所述NMOS的第二子栅极，所述PMOS的栅极和为其提供信号的第一走线同层设置，所述NMOS的栅极和为其提供信号的第二走线同层设置，所述PMOS的栅极和所述第一走线所在膜层、所述NMOS的栅极和所述第二走线所在膜层层叠设置，且在两个所述膜层之间设置有至少一层绝缘层；
所述PMOS的栅极在阵列基板所在平面的投影与所述第二走线在阵列基板所在平面的投影交叠。
2.根据权利要求1所述的阵列基板，其特征在于，所述PMOS的有源层和所述NMOS的有源层同层设置，所述PMOS具有底栅结构，所述NMOS具有顶栅结构。
3.根据权利要求2所述的阵列基板，其特征在于，在所述PMOS所在区域，所述阵列基板包括依次层叠设置于衬底基板上的所述PMOS的栅极、第一栅极绝缘层、所述PMOS的有源层、第二栅极绝缘层、层间绝缘层、同层设置的所述PMOS的源极和所述PMOS的漏极，所述阵列基板还包括贯穿所述层间绝缘层和所述第二栅极绝缘层的第一过孔，以及贯穿所述层间绝缘层和所述第二栅极绝缘层的第二过孔，所述PMOS的源极通过所述第一过孔与所述PMOS的有源层连接，所述PMOS的漏极通过所述第二过孔与所述PMOS的有源层连接。
4.根据权利要求3所述的阵列基板，其特征在于，所述PMOS的有源层包括位于依次连接的所述PMOS的第一欧姆接触区、所述PMOS的沟道区和所述PMOS的第二欧姆接触区。
5.根据权利要求2所述的阵列基板，其特征在于，在所述NMOS所在区域，所述阵列基板包括依次层叠设置于衬底基板上的第一栅极绝缘层、所述NMOS的有源层、第二栅极绝缘层、所述NMOS的栅极、层间绝缘层、同层设置的所述NMOS的源极和所述NMOS的漏极，所述阵列基板还包括贯穿所述层间绝缘层和所述第二栅极绝缘层的第三过孔，以及贯穿所述层间绝缘层和所述第二栅极绝缘层的第四过孔，所述NMOS的源极通过所述第三过孔与所述NMOS的有源层连接，所述NMOS的漏极通过所述第四过孔与所述NMOS的有源层连接。
6.根据权利要求5所述的阵列基板，其特征在于，所述NMOS的有源层包括依次连接的所述NMOS的第一欧姆接触区、所述NMOS的第一轻掺杂区、所述NMOS的第一子有源层、所述NMOS的第二轻掺杂区、所述NMOS的第二子有源层、所述NMOS的第三轻掺杂区、所述NMOS的第三子有源层、所述NMOS的第四轻掺杂区和所述NMOS的第二欧姆接触区，所述NMOS的第一子栅极与所述NMOS的第一子有源层对应，所述NMOS的第二子栅极与所述NMOS的第三子有源层对应。
7.根据权利要求6所述的阵列基板，其特征在于，所述阵列基板还包括位于所述衬底基板和所述第一栅极绝缘层之间的光线遮挡结构，所述光线遮挡结构与所述NMOS的第一子有源层和所述NMOS的第三子有源层对应。
8.一种显示装置，其特征在于，包括如权利要求1～7任一项所述的阵列基板。
9.一种阵列基板的制作方法，其特征在于，包括：
步骤S1、提供一衬底基板，所述衬底基板包括显示区域和非显示区域；
步骤S2、在所述衬底基板的非显示区域上，形成包括PMOS的栅极、第一走线和光线遮挡结构的图形，所述PMOS的栅极包括同层设置的所述PMOS的第一子栅极和所述PMOS的第二子栅极；
步骤S3、形成第一栅极绝缘层；
步骤S4、形成包括所述PMOS的有源层和NMOS的有源层的图形；
步骤S5、形成第二栅极绝缘层；
步骤S6、形成包括所述NMOS的栅极和第二走线的图形，所述NMOS的栅极包括同层设置的所述NMOS的第一子栅极和所述NMOS的第二子栅极；
步骤S7、形成所述PMOS的第一欧姆接触区、所述PMOS的第二欧姆接触区，所述NMOS的第一欧姆接触区、所述NMOS的第二欧姆接触区，所述NMOS的第一轻掺杂区、所述NMOS的第二轻掺杂区、所述NMOS的第三轻掺杂区和所述NMOS的第四轻掺杂区；
步骤S8、形成层间绝缘层；
步骤S9、形成均贯穿所述层间绝缘层和所述第二栅极绝缘层的第一过孔、第二过孔、第三过孔和第四过孔；
步骤S10、形成包括所述PMOS的源极和漏极，以及所述NMOS的源极和漏极的图形；
其中，所述PMOS的源极通过所述第一过孔与所述PMOS的第一欧姆接触区连接，所述PMOS的漏极通过所述第二过孔与所述PMOS的第二欧姆接触区连接，所述NMOS的源极通过所述第三过孔与所述NMOS的第一欧姆接触区连接，所述NMOS的漏极通过所述第四过孔与所述NMOS的第二欧姆接触区连接；
所述PMOS的栅极在阵列基板所在平面的投影与所述第二走线在阵列基板所在平面的投影交叠。
10.根据权利要求9所述的阵列基板的制作方法，其特征在于，步骤S4包括：在所述第一栅极绝缘层上沉积一层非晶硅，通过准分子激光退火工艺，使非晶硅转变为多晶硅；
步骤S7包括：在第一次离子注入工艺中，形成所述PMOS的第一欧姆接触区和所述PMOS的第二欧姆接触区；
在第二次离子注入工艺中，形成所述NMOS的第一欧姆接触区和所述NMOS的第二欧姆接触区；
在第三次离子注入工艺中，形成所述NMOS的第一轻掺杂区、所述NMOS的第二轻掺杂区、所述NMOS的第三轻掺杂区和所述NMOS的第四轻掺杂区。
CN201610093357.8A 2016-02-19 2016-02-19 一种阵列基板及其制作方法、显示装置 Active CN105514126B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610093357.8A CN105514126B (zh) 2016-02-19 2016-02-19 一种阵列基板及其制作方法、显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610093357.8A CN105514126B (zh) 2016-02-19 2016-02-19 一种阵列基板及其制作方法、显示装置

Publications (2)

Publication Number Publication Date
CN105514126A CN105514126A (zh) 2016-04-20
CN105514126B true CN105514126B (zh) 2019-01-22

Family

ID=55721977

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610093357.8A Active CN105514126B (zh) 2016-02-19 2016-02-19 一种阵列基板及其制作方法、显示装置

Country Status (1)

Country Link
CN (1) CN105514126B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105913791B (zh) * 2016-06-24 2019-09-24 厦门天马微电子有限公司 显示装置、阵列基板及其驱动方法
TWI620109B (zh) 2017-12-06 2018-04-01 友達光電股份有限公司 觸控顯示面板
CN110767661B (zh) * 2018-07-27 2023-07-07 京东方科技集团股份有限公司 阵列基板及其制备方法、显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102280491A (zh) * 2011-06-02 2011-12-14 友达光电股份有限公司 混合式薄膜晶体管及其制造方法以及显示面板
CN102474256A (zh) * 2009-09-24 2012-05-23 株式会社半导体能源研究所 驱动器电路、包括驱动器电路的显示设备以及包括显示设备的电子电器
CN103472646A (zh) * 2013-08-30 2013-12-25 京东方科技集团股份有限公司 一种阵列基板及其制备方法和显示装置
CN104952885A (zh) * 2015-05-18 2015-09-30 京东方科技集团股份有限公司 一种显示基板及其制备方法、显示装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007188936A (ja) * 2006-01-11 2007-07-26 Epson Imaging Devices Corp 表示装置
KR101506671B1 (ko) * 2008-02-20 2015-03-27 삼성디스플레이 주식회사 유기 발광 장치 및 그 제조 방법
TWI422039B (zh) * 2011-05-11 2014-01-01 Au Optronics Corp 薄膜電晶體元件及其製作方法
TWI578509B (zh) * 2015-07-23 2017-04-11 友達光電股份有限公司 畫素結構

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102474256A (zh) * 2009-09-24 2012-05-23 株式会社半导体能源研究所 驱动器电路、包括驱动器电路的显示设备以及包括显示设备的电子电器
CN102280491A (zh) * 2011-06-02 2011-12-14 友达光电股份有限公司 混合式薄膜晶体管及其制造方法以及显示面板
CN103472646A (zh) * 2013-08-30 2013-12-25 京东方科技集团股份有限公司 一种阵列基板及其制备方法和显示装置
CN104952885A (zh) * 2015-05-18 2015-09-30 京东方科技集团股份有限公司 一种显示基板及其制备方法、显示装置

Also Published As

Publication number Publication date
CN105514126A (zh) 2016-04-20

Similar Documents

Publication Publication Date Title
US9735182B2 (en) Array substrate, display device, and method for manufacturing the array substrate
KR101621635B1 (ko) 어레이 기판과 그 제조 방법 및 디스플레이 디바이스
CN104022126B (zh) 一种阵列基板、其制作方法及显示装置
KR101877448B1 (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조 방법
WO2012176422A1 (ja) 表示装置及びその製造方法
US9640569B2 (en) Doping method for array substrate and manufacturing equipment of the same
US7985636B2 (en) Method for fabricating low temperature poly-silicon thin film transistor substrate
WO2017193667A1 (zh) 薄膜晶体管及制作方法、阵列基板及制作方法和显示装置
KR20070107493A (ko) 액정표시장치용 어레이 기판 및 그 제조 방법
CN103022145A (zh) 阵列基板、显示装置及制备方法
CN102522410A (zh) 一种薄膜晶体管阵列基板及其制作方法
CN110634804A (zh) 一种阵列基板及其制备方法、触控显示面板
CN105514126B (zh) 一种阵列基板及其制作方法、显示装置
CN107845646A (zh) 一种阵列基板及其制作方法、显示面板和显示装置
CN101740524A (zh) 薄膜晶体管阵列基板的制造方法
CN105789325B (zh) 薄膜晶体管、薄膜晶体管的制备方法及cmos器件
KR101343435B1 (ko) 어레이 기판의 제조방법 및 이에 의해 제조된 어레이 기판
JP5543538B2 (ja) ピクセル構造の製造方法及びピクセル構造
US10672912B2 (en) N-type thin film transistor, manufacturing method thereof and manufacturing method of an OLED display panel
CN113871483A (zh) 薄膜晶体管、显示基板及显示装置
JP2009021320A (ja) 半導体装置の製造方法、半導体装置、及び電子機器
US20130056766A1 (en) Semiconductor device, and method for producing same
KR101209052B1 (ko) 박막 트랜지스터 및 박막 트랜지스터 표시판의 제조 방법
CN108766935A (zh) 阵列基板及其制备方法、显示装置
KR20070061984A (ko) 씨모드 소자 및 이를 구비한 액정표시장치용 어레이 기판의제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant