CN105913791B - 显示装置、阵列基板及其驱动方法 - Google Patents

Abstract

本发明提供了一种显示装置、阵列基板及其驱动方法，阵列基板中的每一像素单元中的第一子像素至第六子像素分两行三列排布，每一栅极线组中的第一栅极线与第一子像素和第三子像素连接，第二栅极线与第二子像素和第四子像素连接，第三栅极线与第五子像素和第六子像素连接，每一子数据线组中的第一数据线与第一子像素、第四子像素和第五子像素连接，第二数据线与第二子像素、第三子像素和第六子像素连接。与现有技术相比，本发明中每三列子像素减少了一条数据线，从而可以减小数据线在过渡区域的排布密度，避免了数据线的短路或断路。

Description

显示装置、阵列基板及其驱动方法

技术领域

本发明涉及显示技术领域，更具体地说，涉及一种显示装置、阵列基板及其驱动方法。

背景技术

现有的显示装置的阵列基板，如图1所示，图1为该阵列基板的俯视结构示意图，该阵列基板包括多条栅极线10、多条数据线11、多个像素单元12和多个触控电极13，其中，每一条栅极线10都与驱动电路14电连接，以向其对应的像素单元12提供扫描信号；每一条数据线11都与驱动电路14电连接，以向其对应的像素单元12提供数据信号；每一个触控电极13覆盖多个像素单元12，且每一个触控电极13都通过一触控引线130与驱动电路14电连接，以在显示阶段提供公共电压信号，在触控阶段提供触控信号。但是，随着显示装置分辨率的提高，像素单元12的数量增加，对应的数据线11的数量也随之增加，在驱动电路14与像素单元12之间的过渡区域A，数据线11排布密集，容易造成数据线11短路或者数据线11断路。

发明内容

有鉴于此，本发明提供了一种显示装置、阵列基板及其驱动方法。

本发明提供一种阵列基板，包括：多个呈阵列式排布的像素组；

每一所述像素组包括一个栅极线组、一个数据线组和两个像素单元，所述两个像素单元分别为第一像素单元和第二像素单元；

每一所述像素单元包括两行子像素，第一行所述子像素包括第一子像素、第二子像素和第三子像素，第二行所述子像素包括第四子像素、第五子像素和第六子像素；

每一所述栅极线组包括第一栅极线、第二栅极线和第三栅极线，所述第一栅极线与所述第一子像素和所述第三子像素连接，所述第二栅极线与所述第二子像素和所述第四子像素连接，所述第三栅极线与所述第五子像素和所述第六子像素连接；

每一所述数据线组包括两个子数据线组，分别为第一子数据线组和第二子数据线组，所述第一子数据线组与所述第一像素单元的所述子像素对应连接，所述第二子数据线组与所述第二像素单元的所述子像素对应连接，每一所述子数据线组包括第一数据线和第二数据线，所述第一数据线与所述第一子像素、所述第四子像素和所述第五子像素连接，所述第二数据线与所述第二子像素、所述第三子像素和所述第六子像素连接；

所述阵列基板还包括栅极驱动电路和数据驱动电路；

所述栅极驱动电路用于向所述栅极线组依次提供扫描信号，且向任一所述栅极线组提供扫描信号的过程中包括向所述栅极线组中的所述第一栅极线、所述第二栅极线和所述第三栅极线依次提供扫描信号；

所述数据驱动电路用于向所述数据线组同时提供数据信号，且向任一所述数据线组提供数据信号的过程包括向所述子数据线组中的所述第一数据线和所述第二数据线分时提供数据信号。

本发明提供一种显示装置，包括本发明提供的阵列基板。

本发明还提供一种阵列基板的驱动方法，应用于本发明提供的阵列基板，包括：

通过所述第一栅极线向一行所述像素组中的所述第一子像素和所述第三子像素提供扫描信号，通过所述第二栅极线向一行所述像素组中的所述第二子像素和所述第四子像素提供扫描信号，通过所述第三栅极线向一行所述像素组中的所述第五子像素和所述第六子像素提供扫描信号；

通过所述第一数据线向一列所述像素组中一个所述像素单元的所述第一子像素、所述第四子像素和所述第五子像素提供数据信号，通过所述第二数据线向一列所述像素组中一个所述像素单元的所述第二子像素、所述第三子像素和所述第六子像素提供数据信号。

与现有技术相比，本发明所提供的技术方案具有以下优点：

本发明所提供的显示装置、阵列基板及其驱动方法，每一像素单元中的第一子像素至第六子像素分两行排布，且每一栅极线组中的第一栅极线与第一子像素和第三子像素连接，第二栅极线与第二子像素和第四子像素连接，第三栅极线与第五子像素和第六子像素连接，每一子数据线组中的第一数据线与第一子像素、第四子像素和第五子像素连接，第二数据线与第二子像素、第三子像素和第六子像素连接，也就是说，本发明通过三条栅极线向两行子像素提供扫描信号，通过两条数据线向三列子像素提供数据信号，由此可知，与现有技术相比，每三列子像素减少了一条数据线，从而可以减小数据线在过渡区域的排布密度，避免了数据线的短路或断路。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1为现有的显示装置的阵列基板的结构示意图；

图2为本发明实施例提供的阵列基板的结构示意图；

图3为本发明实施例提供的一种第一子像素的剖面结构示意图；

图4为本发明实施例提供的另一种第一子像素的剖面结构示意图；

图5为本发明实施例提供的一种子数据驱动电路的结构示意图；

图6为图5所示的子数据驱动电路的驱动信号时序图；

图7为本发明实施例提供的另一种子数据驱动电路的结构示意图；

图8为图7所示的子数据驱动电路的驱动信号时序图；

图9为本发明实施例提供的阵列基板驱动方法的流程图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明的一个实施例提供了一种阵列基板，如图2所示，图2为该阵列基板的俯视结构示意图。该阵列基板包括显示区域和位于显示区域四周的非显示区域。其中，显示区域具有多个像素组1，这些像素组1呈阵列式排布，即多个像素组1沿行方向X依次排列，多个像素组1沿列方向Y依次排列。

本实施例中，每一个像素组1包括一个栅极线组、一个数据线组和两个像素单元，这两个像素单元分别为第一像素单元10和第二像素单元11。

其中，每一个像素单元都包括两行子像素，如图2所示，第一行子像素包括第一子像素P1、第二子像素P2和第三子像素P3，第二行子像素包括第四子像素P4、第五子像素P5和第六子像素P6。并且，第一像素单元10中的第一子像素P1、第二子像素P2和第三子像素P3与第二像素单元11中的第一子像素P1、第二子像素P2和第三子像素P3沿行方向X依次排列，第一像素单元10中的第四子像素P4、第五子像素P5和第六子像素P6与第二像素单元11中的第四子像素P4、第五子像素P5和第六子像素P6沿行方向X依次排列。

在一些可选的实现方式中，每个像素单元中的第一子像素P1和第四子像素P4位于同一列，第二子像素P2和第五子像素P5位于同一列，第三子像素P3和第六子像素P6位于同一列。也就是说，每一个像素单元中的子像素呈两行三列排布，整个阵列基板上的子像素呈多行多列排布。

在一些可选的实现方式中，第一子像素P1和第四子像素P4颜色相同，第二子像素P2和第五子像素P5颜色相同，第三子像素P3和第六子像素P6颜色相同。并且，不同像素单元中的同一子像素的颜色也相同，例如，第一像素单元10中的第一子像素P1和第二像素单元11中的第一子像素P1的颜色相同。

在一些可选的实现方式中，第一子像素P1和第四子像素P4为红色子像素，第二子像素P2和第五子像素P5为绿色子像素，第三子像素P3和第六子像素P6为蓝色子像素，当然，本实施例仅以此为例进行说明，并不仅限于此，在其他实施例中，第一子像素P1和第四子像素P4还可以是蓝色子像素或绿色子像素，第二子像素P2和第五子像素P5还可以是红色子像素或蓝色子像素，第三子像素P3和第六子像素P6还可以是绿色子像素或红色子像素。

本实施例中，每一个栅极线组都包括第一栅极线G1、第二栅极线G2和第三栅极线G3，第一栅极线G1与第一子像素P1以及第三子像素P3连接，第二栅极线G2与第二子像素P2以及第四子像素P4连接，第三栅极线G3与第五子像素P5以及第六子像素P6连接。并且，沿列方向Y相邻的两个栅极线组中前一个栅极线组中的第三栅极线G3与后一个栅极线组中的第一栅极线G1位于像素单元之间的同一间隙内，以使栅极线能够与对应的子像素连接且相互之间无交叠。

本实施例中，每一数据线组包括两个子数据线组，分别为第一子数据线组20和第二子数据线组21，第一子数据线组20与第一像素单元10中的子像素对应连接，第二子数据线组21与第二像素单元11中的子像素对应连接，每一子数据线组包括第一数据线D1和第二数据线D2，第一数据线D1与第一子像素P1、第四子像素P4和第五子像素P5连接，第二数据线D2与第二子像素P2、第三子像素P3和第六子像素P6连接。

具体地，如图2所示，像素组1中的第一子数据线组20中的第一数据线D1位于第一像素单元10中的第一子像素P1和第二子像素P2之间的间隙内，且第一数据线D1与第一像素单元10中的第一子像素P1、第四子像素P4和第五子像素P5连接；第一子数据线组20中的第二数据线D2位于第一像素单元10中的第二子像素P2和第三子像素P3之间的间隙内，且第二数据线D2与第一像素单元10中的第二子像素P2、第三子像素P3和第六子像素P6连接；第二子数据线组21中的第一数据线D1位于第二像素单元11中的第一子像素P1和第二子像素P2之间的间隙内，且第一数据线D1与第二像素单元11中的第一子像素P1、第四子像素P4和第五子像素P5连接；第二子数据线组21中的第二数据线D2位于第二像素单元11中的第二子像素P2和第三子像素P3之间的间隙内，且第二数据线D2与第二像素单元11中的第二子像素P2、第三子像素P3和第六子像素P6连接。

由此可知，本发明实施例中通过三条栅极线向两行子像素提供扫描信号，通过两条数据线向三列子像素提供数据信号，且相邻像素单元之间沿列方向Y延伸的间隙内并未设置数据线，如第三子像素P3和第一子像素P1之间的间隙内并未设置数据线，与现有技术相比，每三列子像素减少了一条数据线，因此，本发明中可将触控引线设置在减少了的数据线的位置，即设置在相邻像素单元之间沿列方向Y延伸的间隙内，以使触控引线与数据线位于同一层且相互之间无交叉，从而可以避免触控引线中的信号与数据线中的信号相互干扰的问题。如图2所示，一条触控引线160设置在第一像素单元10和第二像素单元11之间，或者一条触控引线160设置在两个相邻的像素组1之间，并且触控引线160与触控电极(未示出)连接，为触控电极传输电信号。

需要说明的是，任意相邻像素单元之间的间隙内都可以设置一根触控引线，当然，本发明并不仅限于此，在其他实施例中，某些相邻像素单元之间的间隙内可以不设置触控引线，而触控引线的具体位置需根据触控电极的大小和位置等决定。

基于此，本实施例中的阵列基板还包括公共电极层；该公共电极层包括多个触控电极，每一个触控电极与一条触控引线电连接。其中，触控引线与数据线位于同一层，且触控引线设置在相邻的两个像素单元之间。此外，本实施例中的阵列基板还包括桥接部，触控引线通过桥接部与触控电极电连接。

下面以第二像素单元11中第一子像素P1为例，对触控引线和数据线的位置关系进行说明。请结合参考图2和图3，图3为一种第一子像素P1的剖面结构示意图，其包括位于基板00表面的像素电极14和薄膜晶体管15，该薄膜晶体管15的栅极15a与对应的栅极线G1连接，源极15b与对应的数据线D1连接，漏极15c与像素电极14连接。其中，触控引线160与数据线D1位于同一层，且触控引线160通过桥接部161与触控电极16电连接。在图3所示的结构中，触控电极16位于基板00和像素电极14之间，但是，本发明并不仅限于此，在其他实施例中，如图4所示，图4为另一种第一子像素P1的剖面结构示意图，像素电极14还可以位于触控电极16和基板00之间，当然，本发明也并不仅限于此。

其中，数据线D1是通过先形成金属层，再采用掩膜对金属层进行刻蚀形成的。将触控引线160与数据线D1设置在同一层之后，只需对掩膜进行改进，即可在相应位置形成触控引线160，从而不需再形成单独的触控引线金属层以及对触控引线金属层进行刻蚀来形成触控引线，既简化了工艺步骤，又节省了制作成本。

进一步地，如图2所示，本实施例中的阵列基板还包括位于非显示区域的驱动电路，该驱动电路包括栅极驱动电路17和数据驱动电路18。该栅极驱动电路17用于沿列方向Y向栅极线组依次提供扫描信号，且向任一栅极线组提供扫描信号的过程包括向该栅极线组中的第一栅极线G1、第二栅极线G2和第三栅极线G3依次提供扫描信号。该数据驱动电路18用于向数据线组同时提供数据信号，且向任一数据线组提供数据信号的过程包括向子数据线组中的第一数据线D1和第二数据线D2分时提供数据信号。

其中，数据驱动电路18包括多个子数据驱动电路，每一子数据驱动电路用于驱动一个数据线组，即一个子数据驱动电路用于向两个子数据线组中的四条数据线提供数据信号。

如图5所示，图5为本发明实施例提供的一种子数据驱动电路的结构示意图，该子数据驱动电路包括第一输入端IN1、第二输入端IN2、第一输出端OUT1、第二输出端OUT2、第三输出端OUT3、第四输出端OUT4、开关单元和时钟信号线单元，其中，开关单元包括第一开关K1至第八开关K8，时钟信号线单元包括第一时钟信号线CK1至第四时钟信号线CK4。

其中，第一输入端IN1和第二输入端IN2用于接收数据信号；第一输出端OUT1与第一子数据线组20的第一数据线D1连接，第二输出端OUT2与第一子数据线组20的第二数据线D2连接，第三输出端OUT3与第二子数据线组21的第一数据线D1连接，第四输出端OUT4与第二子数据线组21的第二数据线D2连接。

第一开关K1、第四开关K4、第六开关K6和第八开关K8的第一端与第一输入端IN1连接，第二开关K2、第三开关K3、第五开关K5和第七开关K7的第一端与第二输入端IN2连接。第一开关K1和第五开关K5的控制端与第一时钟信号线CK1连接，第三开关K3和第八开关K8的控制端与第二时钟信号线CK2连接，第四开关K4和第七开关K7的控制端与第三时钟信号线CK3连接，第二开关K2和第六开关K6的控制端与第四时钟信号线CK4连接。

第一开关K1和第二开关K2的第二端与第一输出端OUT1连接，第三开关K3和第四开关K4的第二端与第二输出端OUT2连接，第五开关K5和第六开关K6的第二端与第三输出端OUT3连接，第七开关K7和第八开关K8的第二端与第四输出端OUT4连接。

需要说明的是，本实施例中的第一开关K1至第八开关K8可以为PMOS晶体管，也可以为NMOS晶体管。并且，第一开关K1至第八开关K8的第一端为源极，控制端为栅极，第二端为漏极。

下面结合子数据驱动电路的具体结构对阵列基板的驱动方式进行说明。参考图5和图6，其中，图6为图5所示的子数据驱动电路的驱动信号时序图。

第一时序T1，数据驱动电路18通过第一时钟信号线CK1向开关单元中的第一开关K1和第五开关K5提供第一时钟信号，使得第一开关K1和第五开关K5导通。数据驱动电路18通过第一输入端IN1和导通的第一开关K1向第一输出端OUT1输出数据信号。由于第一输出端OUT1与第一子数据线组20的第一数据线D1连接，因此，数据驱动电路18通过第一输入端IN1向第一子数据线组20的第一数据线D1提供数据信号。同理，数据驱动电路18通过第二输入端IN2和导通的第五开关K5向第二子数据线组21的第一数据线D1提供数据信号。同时，由于栅极驱动电路17通过第一栅极线G1向一行像素单元中的所有第一子像素P1以及第三子像素P3提供扫描信号，因此，在第一时序T1，第一栅极线G1对应的一行像素单元中的所有第一子像素P1处于充电状态。

第二时序T2，第三时钟信号线CK3向开关单元中的第四开关K4和第七开关K7输入第三时钟信号，使得第四开关K4和第七开关K7导通。第一输入端IN1通过导通的第四开关K4向第一子数据线组20的第二数据线D2提供数据信号，第二输入端IN2通过导通的第七开关K7向第二子数据线组21的第二数据线D2提供数据信号。同时，由于第一栅极线G1向一行像素单元中的第一子像素P1以及第三子像素P3提供扫描信号，因此，在第二时序T2，第一栅极线G1对应的一行像素单元中的所有第三子像素P3处于充电状态。

第三时序T3，第一时钟信号线CK1向开关单元中的第一开关K1和第五开关K5提供第一时钟信号，使得第一开关K1和第五开关K5导通。第一输入端IN1通过导通的第一开关K1向第一子数据线组20的第一数据线D1提供数据信号，第二输入端IN2通过导通的第五开关K5向第二子数据线组21的第一数据线D1提供数据信号。同时，由于第二栅极线G2向一行像素单元中的第二子像素P2以及第四子像素P4提供扫描信号，因此，在第三时序T3，第二栅极线G2对应的一行像素单元中的所有第四子像素P4处于充电状态。

第四时序T4，第二时钟信号线CK2向开关单元中的第三开关K3和第八开关K8提供第二时钟信号，使得第三开关K3和第八开关K8导通。第一输入端IN1通过导通的第八开关K8第三开关K3向第二子数据线组21的第二数据线D2提供数据信号，第二输入端IN2通过导通的第三开关K3向第一子数据线组20的第二数据线D2提供数据信号。同时，由于第二栅极线G2向一行像素单元中的第二子像素P2以及第四子像素P4提供扫描信号，因此，在第四时序T4，第二栅极线G2对应的一行像素单元中的所有第二子像素P2处于充电状态。

第五时序T5，第四时钟信号线CK4向开关单元中的第二开关K2和第六开关K6提供第四时钟信号，使得第二开关K2和第六开关K6导通。第一输入端IN1通过第六开关K6向第二子数据线组21的第一数据线D1提供数据信号，第二输入端IN2通过第二开关K2向第一子数据线组20的第一数据线D1提供数据信号。同时，由于第三栅极线G3向一行像素单元中的第五子像素P5以及第六子像素P6提供扫描信号，因此，在第五时序T5，第三栅极线G3对应的一行像素单元中的所有第五子像素P5处于充电状态。

第六时序T6，第三时钟信号线CK3向开关单元中的第四开关K4和第七开关K7输入第三时钟信号，使得第四开关K4和第七开关K7导通。第一输入端IN1通过导通的第四开关K4向第一子数据线组20的第二数据线D2提供数据信号，第二输入端IN2通过导通的第七开关K7向第二子数据线组21的第二数据线D2提供数据信号。同时，第三栅极线G3向一行像素单元中的第五子像素P5以及第六子像素P6提供扫描信号，因此，在第六时序T6，第三栅极线G3对应的一行像素单元中的所有第六子像素P6处于充电状态。

由此可知，在扫描过程中，通过控制每个像素组1中的第一子像素P1、第三子像素P3、第四子像素P4、第二子像素P2、第五子像素P5、第六子像素P6依次处于充电状态来进行图像的显示。

在本发明的另一实施例中，如图7所示，图7为本发明实施例提供的另一种子数据驱动电路的结构示意图，其开关单元还包括第九开关K9至第十六开关K16，其时钟信号线单元还包括第五时钟信号线CK5至第八时钟信号线CK8。

其中，第一开关K1和第九开关K9、第四开关K4和第十二开关K12、第六开关K6和第十四开关K14以及第八开关K8和第十六开关K16的第一端与第一输入端IN1连接，第二开关K2和第十开关K10、第三开关K3和第十一开关K11、第五开关K5和第十三开关K13以及第七开关K7和第十五开关K15的第一端与第二输入端IN2连接。

第一开关K1和第五开关K5的控制端与第一时钟信号线CK1连接，第三开关K3和第八开关K8的控制端与第二时钟信号线CK2连接，第四开关K4和第七开关K7的控制端与第三时钟信号线CK3连接，第二开关K2和第六开关K6的控制端与第四时钟信号线CK4连接。第九开关K9和第十三开关K13的控制端与第五时钟信号线CK5连接，第十一开关K11和第十六开关K16的控制端与第六时钟信号线CK6连接，第十二开关K12和第十五开关K15的控制端与第七时钟信号线CK7连接，第十开关K10和第十四开关K14的控制端与第八时钟信号线CK8连接。

第一开关K1、第二开关K2、第九开关K9和第十开关K10的第二端与第一输出端OUT1连接，第三开关K3、第四开关K4、第十一开关K11和第十二开关K12的第二端与第二输出端OUT2连接，第五开关K5、第六开关K6、第十三开关K13和第十四开关K14的第二端与第三输出端OUT3连接，第七开关K7、第八开关K8、第十五开关K15和第十六开关K16的第二端与第四输出端OUT4连接。

其中，当第一开关K1至第八开关K8为PMOS晶体管时，第九开关K9至第十六开关K16为NMOS晶体管；当第一开关K1至第八开关K8为NMOS晶体管时，第九开关K9至第十六开关K16为PMOS晶体管。

参考图7和图8，图8为图7所示的子数据驱动电路的驱动信号时序图。图7所示的子数据驱动电路的驱动过程与图5所示的子数据驱动电路的驱动过程基本相同，其不同之处在于，在第一时序T1，还需通过第五时钟信号线CK5向开关单元中的第九开关K9和第十三开关K13提供第五时钟信号，第五时钟信号为与第一时钟信号反相的信号，使得第九开关K9和第十三开关K13导通；第二时序T2，还需通过第七时钟信号线CK7向开关单元中的第十二开关K12和第十五开关K15输入第七时钟信号，第七时钟信号为与第三时钟信号反相的信号，使得第十二开关K12和第十五开关K15导通；第三时序T3，通过第五时钟信号线CK5向开关单元中的第九开关K9和第十三开关K13提供第五时钟信号，使得第九开关K9和第十三开关K13导通；第四时序T4，通过第六时钟信号线CK6向开关单元中的第十一开关K11和第十六开关K16提供第六时钟信号，第六时钟信号为与第二时钟信号反相的信号，使得第十一开关K11和第十六开关K16导通；第五时序T5，通过第八时钟信号线CK8向开关单元中的第十开关K10和第十四开关K14提供第八时钟信号，第八时钟信号为与第四时钟信号反相的信号，使得第十开关K10和第十四开关K14导通；第六时序T6，通过第七时钟信号线CK7向开关单元中的第十二开关K12和第十五开关K15输入第七时钟信号，使得第十二开关K12和第十五开关K15导通。

需要说明的是，图7所示的子数据驱动电路中，通过控制一个NMOS晶体管和一个PMOS晶体管同时导通来控制一个输出端输出信号，例如，第一开关K1为NMOS晶体管，第九开关K9为PMOS晶体管，控制第一开关K1和第九开关K9分别由不同的时钟信号线控制，可以同时导通来控制第一输出端OUT1输出信号，这样不仅可以减小开关单元的阻抗，还可以减小开关单元的导通时间，优化子数据驱动电路的工作性能。

还需要说明的是，本实施例中，位于同一行的像素组1内的同一根栅极线为连续的栅极线，位于同一列的像素组1内的同一数据线为连续的数据线。如图2所示，位于同一行的像素组1内的第一栅极线G1为连续的一根栅极线，位于同一行的像素组1内的第二栅极线G2为连续的一根栅极线，位于同一行的像素组1内的第三栅极线G3为连续的一根栅极线。位于同一列的像素组1内第一子数据线组20内的第一数据线D1为连续的同一根数据线，位于同一列的像素组1内第一子数据线组20内的第二数据线D2为连续的同一根数据线，位于同一列的像素组1内第二子数据线组21内的第一数据线D1为连续的同一根数据线，位于同一列的像素组1内第二子数据线组21内的第二数据线D2为连续的同一根数据线，并且，位于同一列的像素组1内第一子数据线组20中的第一数据线D1和第二数据线D2以及第二子数据线组21中的第一数据线D1和第二数据线D2与一个子数据驱动电路连接。

本实施例提供的阵列基板，通过三条栅极线向两行子像素提供扫描信号，通过两条数据线向三列子像素提供数据信号，由此可知，与现有技术相比，每三列子像素减少了一条数据线，基于此，可将触控引线设置在减少了的数据线的位置，此时，触控引线与数据线位于同一层且无交叉，从而可以避免由于触控引线与数据线的交叉而导致触控信号与数据信号相互干扰的问题。

本发明实施例还提供了一种显示装置，该显示装置包括如上任一实施例提供的阵列基板以及与该阵列基板相对设置的彩膜基板等。

本发明实施例还提供了一种阵列基板的驱动方法，应用于如上任一实施例提供的阵列基板，如图9所示，图9为本实施例提供的驱动方法的流程图，该驱动方法包括：

S901：通过第一栅极线向一行像素组中的第一子像素和第三子像素提供扫描信号，通过第二栅极线向一行像素组中的第二子像素和第四子像素提供扫描信号，通过第三栅极线向一行像素组中的第五子像素和第六子像素提供扫描信号；

S902：通过第一数据线向一列像素组中一个像素单元的第一子像素、第四子像素和第五子像素提供数据信号，通过第二数据线向一列像素组中一个像素单元的第二子像素、第三子像素和第六子像素提供数据信号。

其中，通过第一栅极线向一行像素组中的第一子像素和第三子像素提供扫描信号，通过第二栅极线向一行像素组中的第二子像素和第四子像素提供扫描信号，通过第三栅极线向一行像素组中的第五子像素和第六子像素提供扫描信号的过程包括：

第一时序和第二时序，通过第一栅极线向一行像素组即一行像素单元中的第一子像素和第三子像素提供扫描信号；

第三时序和第四时序，通过第二栅极线向一行像素组即一行像素单元中的第二子像素和第四子像素提供扫描信号；

第五时序和第六时序，通过第三栅极线向一行像素组即一行像素单元中的第五子像素和第六子像素提供扫描信号。

其中，当子数据驱动电路为图5或图7所示的子数据驱动电路时，通过第一数据线向一列像素组中一个像素单元的第一子像素、第四子像素和第五子像素提供数据信号，通过第二数据线向一列像素组中一个像素单元的第二子像素、第三子像素和第六子像素提供数据信号的过程包括：

第一时序，通过第一输入端向第一子数据线组的第一数据线提供数据信号，通过第二输入端向第二子数据线组的第一数据线提供数据信号；

第二时序，通过第一输入端向第一子数据线组的第二数据线提供数据信号，通过第二输入端向第二子数据线组的第二数据线提供数据信号；

第三时序，通过第一输入端向第一子数据线组的第一数据线提供数据信号，通过第二输入端向第二子数据线组的第一数据线提供数据信号；

第四时序，通过第一输入端向第二子数据线组的第二数据线提供数据信号，通过第二输入端向第一子数据线组的第二数据线提供数据信号；

第五时序，通过第一输入端向第二子数据线组的第一数据线提供数据信号，通过第二输入端向第一子数据线组的第一数据线提供数据信号；

第六时序，通过第一输入端向第一子数据线组的第二数据线提供数据信号，通过第二输入端向第二子数据线组的第二数据线提供数据信号。

当子数据驱动电路为图5或图7所示的子数据驱动电路时，通过第一数据线向一列像素组中一个像素单元的第一子像素、第四子像素和第五子像素提供数据信号，通过第二数据线向一列像素组中一个像素单元的第二子像素、第三子像素和第六子像素提供数据信号的过程还包括：

第一时序，通过第一时钟信号线向开关单元中的第一开关和第五开关提供第一时钟信号；

第二时序，通过第三时钟信号线向开关单元中的第四开关和第七开关输入第三时钟信号；

第三时序，通过第一时钟信号线向开关单元中的第一开关和第五开关提供第一时钟信号；

第四时序，通过第二时钟信号线向开关单元中的第三开关和第八开关提供第二时钟信号；

第五时序，通过第四时钟信号线向开关单元中的第二开关和第六开关提供第四时钟信号；

第六时序，通过第三时钟信号线向开关单元中的第四开关和第七开关输入第三时钟信号。

当子数据驱动电路为图7所示的子数据驱动电路时，通过第一数据线向一列像素组中一个像素单元的第一子像素、第四子像素和第五子像素提供数据信号，通过第二数据线向一列像素组中一个像素单元的第二子像素、第三子像素和第六子像素提供数据信号的过程还包括：

第一时序，通过第五时钟信号线向开关单元中的第九开关和第十三开关提供第五时钟信号，第五时钟信号为与第一时钟信号反相的信号；

第二时序，通过第七时钟信号线向开关单元中的第十二开关和第十五开关输入第七时钟信号，第七时钟信号为与第三时钟信号反相的信号；

第三时序，通过第五时钟信号线向开关单元中的第九开关和第十三开关提供第五时钟信号；

第四时序，通过第六时钟信号线向开关单元中的第十一开关和第十六开关提供第六时钟信号，第六时钟信号为与第二时钟信号反相的信号；

第五时序，通过第八时钟信号线向开关单元中的第十开关和第十四开关提供第八时钟信号，第八时钟信号为与第四时钟信号反相的信号；

第六时序，通过第七时钟信号线向开关单元中的第十二开关和第十五开关输入第七时钟信号。

具体地，当子数据驱动电路为图5所示的子数据驱动电路时，请结合参考图2、图5和图6，阵列基板的驱动过程包括：

第一时序T1，数据驱动电路18通过第一时钟信号线CK1向开关单元中的第一开关K1和第五开关K5提供第一时钟信号，使得第一开关K1和第五开关K5导通。数据驱动电路18通过第一输入端IN1和导通的第一开关K1向第一输出端OUT1输出数据信号。由于第一输出端OUT1与第一子数据线组20的第一数据线D1连接，因此，数据驱动电路18通过第一输入端IN1向第一子数据线组20的第一数据线D1提供数据信号。同理，数据驱动电路18通过第二输入端IN2和导通的第五开关K5向第二子数据线组21的第一数据线D1提供数据信号。同时，由于栅极驱动电路17通过第一栅极线G1向一行像素单元中的所有第一子像素P1以及第三子像素P3提供扫描信号，因此，在第一时序T1，第一栅极线G1对应的一行像素单元中的所有第一子像素P1处于充电状态。

第二时序T2，第三时钟信号线CK3向开关单元中的第四开关K4和第七开关K7输入第三时钟信号，使得第四开关K4和第七开关K7导通。第一输入端IN1通过导通的第四开关K4向第一子数据线组20的第二数据线D2提供数据信号，第二输入端IN2通过导通的第七开关K7向第二子数据线组21的第二数据线D2提供数据信号。同时，由于第一栅极线G1向一行像素单元中的第一子像素P1以及第三子像素P3提供扫描信号，因此，在第二时序T2，第一栅极线G1对应的一行像素单元中的所有第三子像素P3处于充电状态。

第三时序T3，第一时钟信号线CK1向开关单元中的第一开关K1和第五开关K5提供第一时钟信号，使得第一开关K1和第五开关K5导通。第一输入端IN1通过导通的第一开关K1向第一子数据线组20的第一数据线D1提供数据信号，第二输入端IN2通过导通的第五开关K5向第二子数据线组21的第一数据线D1提供数据信号。同时，由于第二栅极线G2向一行像素单元中的第二子像素P2以及第四子像素P4提供扫描信号，因此，在第三时序T3，第二栅极线G2对应的一行像素单元中的所有第四子像素P4处于充电状态。

第四时序T4，第二时钟信号线CK2向开关单元中的第三开关K3和第八开关K8提供第二时钟信号，使得第三开关K3和第八开关K8导通。第一输入端IN1通过导通的第八开关K8第三开关K3向第二子数据线组21的第二数据线D2提供数据信号，第二输入端IN2通过导通的第三开关K3向第一子数据线组20的第二数据线D2提供数据信号。同时，由于第二栅极线G2向一行像素单元中的第二子像素P2以及第四子像素P4提供扫描信号，因此，在第四时序T4，第二栅极线G2对应的一行像素单元中的所有第二子像素P2处于充电状态。

第五时序T5，第四时钟信号线CK4向开关单元中的第二开关K2和第六开关K6提供第四时钟信号，使得第二开关K2和第六开关K6导通。第一输入端IN1通过第六开关K6向第二子数据线组21的第一数据线D1提供数据信号，第二输入端IN2通过第二开关K2向第一子数据线组20的第一数据线D1提供数据信号。同时，由于第三栅极线G3向一行像素单元中的第五子像素P5以及第六子像素P6提供扫描信号，因此，在第五时序T5，第三栅极线G3对应的一行像素单元中的所有第五子像素P5处于充电状态。

第六时序T6，第三时钟信号线CK3向开关单元中的第四开关K4和第七开关K7输入第三时钟信号，使得第四开关K4和第七开关K7导通。第一输入端IN1通过导通的第四开关K4向第一子数据线组20的第二数据线D2提供数据信号，第二输入端IN2通过导通的第七开关K7向第二子数据线组21的第二数据线D2提供数据信号。同时，第三栅极线G3向一行像素单元中的第五子像素P5以及第六子像素P6提供扫描信号，因此，在第六时序T6，第三栅极线G3对应的一行像素单元中的所有第六子像素P6处于充电状态。

当子数据驱动电路为图7所示的子数据驱动电路时，请结合参考图2、图7和图8，阵列基板的驱动过程包括：

第一时序T1，数据驱动电路18通过第一时钟信号线CK1向开关单元中的第一开关K1和第五开关K5提供第一时钟信号，使得第一开关K1和第五开关K5导通，通过第五时钟信号线CK5向开关单元中的第九开关K9和第十三开关K13提供第五时钟信号，使得第九开关K9和第十三开关K13导通。数据驱动电路18通过第一输入端IN1和导通的第一开关K1以及导通的第九开关K9向第一子数据线组20的第一数据线D1提供数据信号。同理，数据驱动电路18通过第二输入端IN2和导通的第五开关K5以及第十三开关K13向第二子数据线组21的第一数据线D1提供数据信号。同时，由于栅极驱动电路17通过第一栅极线G1向一行像素单元中的所有第一子像素P1以及第三子像素P3提供扫描信号，因此，在第一时序T1，第一栅极线G1对应的一行像素单元中的所有第一子像素P1处于充电状态。

第二时序T2，第三时钟信号线CK3向开关单元中的第四开关K4和第七开关K7输入第三时钟信号，使得第四开关K4和第七开关K7导通，第七时钟信号线CK7向开关单元中的第十二开关K12和第十五开关K15输入第七时钟信号，使得第十二开关K12和第十五开关K15导通。第一输入端IN1通过导通的第四开关K4和第十二开关K12向第一子数据线组20的第二数据线D2提供数据信号，第二输入端IN2通过导通的第七开关K7和第十五开关K15向第二子数据线组21的第二数据线D2提供数据信号。同时，由于第一栅极线G1向一行像素单元中的第一子像素P1以及第三子像素P3提供扫描信号，因此，在第二时序T2，第一栅极线G1对应的一行像素单元中的所有第三子像素P3处于充电状态。

第三时序T3，第一时钟信号线CK1向开关单元中的第一开关K1和第五开关K5提供第一时钟信号，使得第一开关K1和第五开关K5导通，第五时钟信号线CK5向开关单元中的第九开关K9和第十三开关K13提供第五时钟信号，使得第九开关K9和第十三开关K13导通。第一输入端IN1通过导通的第一开关K1和第九开关K9向第一子数据线组20的第一数据线D1提供数据信号，第二输入端IN2通过导通的第五开关K5第十三开关K13向第二子数据线组21的第一数据线D1提供数据信号。同时，由于第二栅极线G2向一行像素单元中的第二子像素P2以及第四子像素P4提供扫描信号，因此，在第三时序T3，第二栅极线G2对应的一行像素单元中的所有第四子像素P4处于充电状态。

第四时序T4，第二时钟信号线CK2向开关单元中的第三开关K3和第八开关K8提供第二时钟信号，使得第三开关K3和第八开关K8导通，第六时钟信号线CK6向开关单元中的第十一开关K11和第十六开关K16提供第六时钟信号，使得第十一开关K11和第十六开关K16导通。第一输入端IN1通过导通的第八开关K8和第十六开关K16第三开关K3向第二子数据线组21的第二数据线D2提供数据信号，第二输入端IN2通过导通的第三开关K3和第十一开关K11向第一子数据线组20的第二数据线D2提供数据信号。同时，由于第二栅极线G2向一行像素单元中的第二子像素P2以及第四子像素P4提供扫描信号，因此，在第四时序T4，第二栅极线G2对应的一行像素单元中的所有第二子像素P2处于充电状态。

第五时序T5，第四时钟信号线CK4向开关单元中的第二开关K2和第六开关K6提供第四时钟信号，使得第二开关K2和第六开关K6导通，第八时钟信号线CK8向开关单元中的第十开关K10和第十四开关K14提供第八时钟信号，使得第十开关K10和第十四开关K14导通。第一输入端IN1通过第六开关K6和第十四开关K14向第二子数据线组21的第一数据线D1提供数据信号，第二输入端IN2通过第二开关K2和第十开关K10向第一子数据线组20的第一数据线D1提供数据信号。同时，由于第三栅极线G3向一行像素单元中的第五子像素P5以及第六子像素P6提供扫描信号，因此，在第五时序T5，第三栅极线G3对应的一行像素单元中的所有第五子像素P5处于充电状态。

第六时序T6，第三时钟信号线CK3向开关单元中的第四开关K4和第七开关K7输入第三时钟信号，使得第四开关K4和第七开关K7导通，第七时钟信号线CK7向开关单元中的第十二开关K12和第十五开关K15输入第七时钟信号，使得第十二开关K12和第十五开关K15导通。第一输入端IN1通过导通的第四开关K4和第十二开关K12向第一子数据线组20的第二数据线D2提供数据信号，第二输入端IN2通过导通的第七开关K7和第十五开关K15向第二子数据线组21的第二数据线D2提供数据信号。同时，第三栅极线G3向一行像素单元中的第五子像素P5以及第六子像素P6提供扫描信号，因此，在第六时序T6，第三栅极线G3对应的一行像素单元中的所有第六子像素P6处于充电状态。

本实施例提供的阵列基板的驱动方法，通过三条栅极线向两行子像素提供扫描信号，通过两条数据线向三列子像素提供数据信号，由此可知，与现有技术相比，每三列子像素减少了一条数据线，基于此，可将触控引线设置在减少了的数据线的位置，此时，触控引线与数据线位于同一层且无交叉，从而可以避免由于触控引线与数据线的交叉而导致触控信号与数据信号相互干扰的问题。

本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (10)

1.一种阵列基板，其特征在于，包括多个呈阵列式排布的像素组；

每一所述像素组包括一个栅极线组、一个数据线组和两个像素单元，所述两个像素单元分别为第一像素单元和第二像素单元；

每一所述像素单元包括两行子像素，第一行所述子像素包括第一子像素、第二子像素和第三子像素，第二行所述子像素包括第四子像素、第五子像素和第六子像素；

每一所述栅极线组包括第一栅极线、第二栅极线和第三栅极线，所述第一栅极线与所述第一子像素和所述第三子像素连接，所述第二栅极线与所述第二子像素和所述第四子像素连接，所述第三栅极线与所述第五子像素和所述第六子像素连接；

每一所述数据线组包括两个子数据线组，分别为第一子数据线组和第二子数据线组，所述第一子数据线组与所述第一像素单元的所述子像素对应连接，所述第二子数据线组与所述第二像素单元的所述子像素对应连接，每一所述子数据线组包括第一数据线和第二数据线，所述第一数据线与所述第一子像素、所述第四子像素和所述第五子像素连接，所述第二数据线与所述第二子像素、所述第三子像素和所述第六子像素连接；

所述阵列基板还包括栅极驱动电路和数据驱动电路；

所述栅极驱动电路用于向所述栅极线组依次提供扫描信号，且向任一所述栅极线组提供扫描信号的过程中包括向所述栅极线组中的所述第一栅极线、所述第二栅极线和所述第三栅极线依次提供扫描信号；

所述数据驱动电路用于向所述数据线组同时提供数据信号，且向任一所述数据线组提供数据信号的过程包括向所述子数据线组中的所述第一数据线和所述第二数据线分时提供数据信号；

其中，所述子像素包括像素电极，所述阵列基板还包括公共电极层；

所述公共电极层包括多个触控电极，每一个所述触控电极与一条触控引线电连接；其中，所述触控引线与所述数据线位于同一层，且所述触控引线设置在相邻的两个所述像素单元之间；

其中，所述数据驱动电路包括多个子数据驱动电路，每一所述子数据驱动电路用于驱动一个所述数据线组；

每一所述子数据驱动电路包括第一输入端和第二输入端，用于接收数据信号；

以及第一输出端、第二输出端、第三输出端和第四输出端，所述第一输出端与所述第一子数据线组的所述第一数据线连接，所述第二输出端与所述第一子数据线组的所述第二数据线连接，所述第三输出端与所述第二子数据线组的所述第一数据线连接，所述第四输出端与所述第二子数据线组的所述第二数据线连接；以及

开关单元和时钟信号线单元。

2.根据权利要求1所述的阵列基板，其特征在于，所述开关单元包括第一开关至第八开关，所述时钟信号线单元包括第一时钟信号线至第四时钟信号线；

所述第一开关、所述第四开关、所述第六开关和所述第八开关的第一端与所述第一输入端连接，所述第二开关、所述第三开关、所述第五开关和所述第七开关的第一端与所述第二输入端连接；

所述第一开关和所述第五开关的控制端与所述第一时钟信号线连接，所述第三开关和所述第八开关的控制端与所述第二时钟信号线连接，所述第四开关和所述第七开关的控制端与所述第三时钟信号线连接，所述第二开关和所述第六开关的控制端与所述第四时钟信号线连接；

所述第一开关和所述第二开关的第二端与所述第一输出端连接，所述第三开关和所述第四开关的第二端与所述第二输出端连接，所述第五开关和所述第六开关的第二端与所述第三输出端连接，所述第七开关和所述第八开关的第二端与所述第四输出端连接。

3.根据权利要求2所述的阵列基板，其特征在于，所述开关单元还包括第九开关至第十六开关，所述时钟信号线单元还包括第五时钟信号线至第八时钟信号线；

所述第九开关、所述第十二开关、所述第十四开关和所述第十六开关的第一端与所述第一输入端连接，所述第十开关、所述第十一开关、所述第十三开关和所述第十五开关的第一端与所述第二输入端连接；

所述第九开关和所述第十三开关的控制端与所述第五时钟信号线连接，所述第十一开关和所述第十六开关的控制端与所述第六时钟信号线连接，所述第十二开关和所述第十五开关的控制端与所述第七时钟信号线连接，所述第十开关和所述第十四开关的控制端与所述第八时钟信号线连接；

所述第一开关、所述第二开关、所述第九开关和所述第十开关的第二端与所述第一输出端连接，所述第三开关、所述第四开关、所述第十一开关和所述第十二开关的第二端与所述第二输出端连接，所述第五开关、所述第六开关、所述第十三开关和所述第十四开关的第二端与所述第三输出端连接，所述第七开关、所述第八开关、所述第十五开关和所述第十六开关的第二端与所述第四输出端连接。

4.根据权利要求3所述的阵列基板，其特征在于，所述第一开关至第八开关为PMOS晶体管，所述第九开关至第十六开关为NMOS晶体管；

或者，所述第一开关至第八开关为NMOS晶体管，所述第九开关至第十六开关为PMOS晶体管。

5.根据权利要求1所述的阵列基板，其特征在于，还包括桥接部，所述触控引线通过所述桥接部与所述触控电极电连接。

6.根据权利要求1所述的阵列基板，其特征在于，所述第一子像素和所述第四子像素颜色相同，所述第二子像素和所述第五子像素颜色相同，所述第三子像素和所述第六子像素颜色相同。

7.一种显示装置，其特征在于，包括权利要求1～6任一项所述的阵列基板。

8.一种阵列基板的驱动方法，其特征在于，应用于权利要求1所述的阵列基板，包括：

第一时序，通过所述第一栅极线向一行所述像素组中的所述第一子像素和所述第三子像素提供扫描信号，通过所述第一输入端向所述第一子数据线组的所述第一数据线提供数据信号，通过所述第二输入端向所述第二子数据线组的所述第一数据线提供数据信号，以使所述第一栅极线对应的一行像素单元中的所有第一子像素处于充电状态；

第二时序，通过所述第一栅极线向一行所述像素组中的所述第一子像素和所述第三子像素提供扫描信号，通过所述第一输入端向所述第一子数据线组的所述第二数据线提供数据信号，通过所述第二输入端向所述第二子数据线组的所述第二数据线提供数据信号，以使所述第一栅极线对应的一行像素单元中的所有第三子像素处于充电状态；

第三时序，通过所述第二栅极线向一行所述像素组中的所述第二子像素和所述第四子像素提供扫描信号，通过所述第一输入端向所述第一子数据线组的所述第一数据线提供数据信号，通过所述第二输入端向所述第二子数据线组的所述第一数据线提供数据信号，以使所述第二栅极线对应的一行像素单元中的所有第四子像素处于充电状态；

第四时序，通过所述第二栅极线向一行所述像素组中的所述第二子像素和所述第四子像素提供扫描信号，通过所述第一输入端向所述第二子数据线组的所述第二数据线提供数据信号，通过所述第二输入端向所述第一子数据线组的所述第二数据线提供数据信号，以使所述第二栅极线对应的一行像素单元中的所有第二子像素处于充电状态；

第五时序，通过所述第三栅极线向一行所述像素组中的所述第五子像素和所述第六子像素提供扫描信号，通过所述第一输入端向所述第二子数据线组的所述第一数据线提供数据信号，通过所述第二输入端向所述第一子数据线组的所述第一数据线提供数据信号，以使所述第三栅极线对应的一行像素单元中的所有第五子像素处于充电状态；

第六时序，通过所述第三栅极线向一行所述像素组中的所述第五子像素和所述第六子像素提供扫描信号，通过所述第一输入端向所述第一子数据线组的所述第二数据线提供数据信号，通过所述第二输入端向所述第二子数据线组的所述第二数据线提供数据信号，以使所述第三栅极线对应的一行像素单元中的所有第六子像素处于充电状态。

9.根据权利要求8所述的驱动方法，其特征在于，当所述阵列基板的数据驱动电路的子数据驱动电路中的开关单元包括第一开关至第八开关，且所述子数据驱动电路中的时钟信号线单元包括第一时钟信号线至第四时钟信号线时，通过所述第一数据线向一列所述像素组中一个所述像素单元的所述第一子像素、所述第四子像素和所述第五子像素提供数据信号，通过所述第二数据线向一列所述像素组中一个所述像素单元的所述第二子像素、所述第三子像素和所述第六子像素提供数据信号的过程还包括：

第一时序，通过所述第一时钟信号线向所述开关单元中的所述第一开关和所述第五开关提供第一时钟信号；

第二时序，通过所述第三时钟信号线向所述开关单元中的所述第四开关和所述第七开关输入第三时钟信号；

第三时序，通过所述第一时钟信号线向所述开关单元中的所述第一开关和所述第五开关提供第一时钟信号；

第四时序，通过所述第二时钟信号线向所述开关单元中的所述第三开关和所述第八开关提供第二时钟信号；

第五时序，通过所述第四时钟信号线向所述开关单元中的所述第二开关和所述第六开关提供第四时钟信号；

第六时序，通过所述第三时钟信号线向所述开关单元中的所述第四开关和所述第七开关输入第三时钟信号。

10.根据权利要求9所述的驱动方法，其特征在于，当所述阵列基板的数据驱动电路的子数据驱动电路中的开关单元还包括第九开关至第十六开关，且所述子数据驱动电路中的时钟信号线单元还包括第五时钟信号线至第八时钟信号线时，通过所述第一数据线向一列所述像素组中一个所述像素单元的所述第一子像素、所述第四子像素和所述第五子像素提供数据信号，通过所述第二数据线向一列所述像素组中一个所述像素单元的所述第二子像素、所述第三子像素和所述第六子像素提供数据信号的过程还包括：

第一时序，通过所述第五时钟信号线向所述开关单元中的所述第九开关和所述第十三开关提供第五时钟信号，所述第五时钟信号为与所述第一时钟信号反相的信号；

第二时序，通过所述第七时钟信号线向所述开关单元中的所述第十二开关和所述第十五开关输入第七时钟信号，所述第七时钟信号为与所述第三时钟信号反相的信号；

第三时序，通过所述第五时钟信号线向所述开关单元中的所述第九开关和所述第十三开关提供第五时钟信号；

第四时序，通过所述第六时钟信号线向所述开关单元中的所述第十一开关和所述第十六开关提供第六时钟信号，所述第六时钟信号为与所述第二时钟信号反相的信号；

第五时序，通过所述第八时钟信号线向所述开关单元中的所述第十开关和所述第十四开关提供第八时钟信号，所述第八时钟信号为与所述第四时钟信号反相的信号；

第六时序，通过所述第七时钟信号线向所述开关单元中的所述第十二开关和所述第十五开关输入第七时钟信号。