JP7358240B2 - デマルチプレクサ、それを備えたアレイ基板、及び表示装置 - Google Patents

デマルチプレクサ、それを備えたアレイ基板、及び表示装置 Download PDF

Info

Publication number
JP7358240B2
JP7358240B2 JP2019556814A JP2019556814A JP7358240B2 JP 7358240 B2 JP7358240 B2 JP 7358240B2 JP 2019556814 A JP2019556814 A JP 2019556814A JP 2019556814 A JP2019556814 A JP 2019556814A JP 7358240 B2 JP7358240 B2 JP 7358240B2
Authority
JP
Japan
Prior art keywords
thin film
data line
control gate
film transistors
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019556814A
Other languages
English (en)
Other versions
JP2021520055A (ja
Inventor
春平 ▲龍▼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of JP2021520055A publication Critical patent/JP2021520055A/ja
Application granted granted Critical
Publication of JP7358240B2 publication Critical patent/JP7358240B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0275—Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Description

（関連出願の相互参照）
本開示は、２０１８年５月４日に提出された中国特許出願Ｎｏ．２０１８２０６５９３４９．Ｘの優先権を主張し、この中国特許出願のすべての内容を参照により本願に援用する。
本開示は、表示技術分野に関し、特に、デマルチプレクサ、それを備えたアレイ基板、および表示装置に関するものである。
表示装置は、携帯電話、ノート型パソコン、パーソナルコンピュータ、携帯情報端末などの家庭用電気機械器具に広く用いられている。表示装置の狭額縁化の要求により、デマルチプレクサ、データ線及びその引き回し配線を、高解像度で中小サイズの表示パネル上において完結させるということが大きな課題となっている。
本開示は、第１から第６の薄膜トランジスタを含むデマルチプレクサを提供する。前記第１から第３の薄膜トランジスタは、前記デマルチプレクサにおいて同一の側に位置し、前記第４から第６の薄膜トランジスタは、前記デマルチプレクサにおいて前記第１から第３の薄膜トランジスタと対向する他端に位置し、前記第１から第３の薄膜トランジスタのソースは互いに接続されて前記デマルチプレクサの第１の入力端を形成し、前記第４から第６の薄膜トランジスタのソースは互いに接続されて前記デマルチプレクサの第２の入力端を形成し、前記第１から第６の薄膜トランジスタのドレインは、それぞれ前記デマルチプレクサの第１から第６の出力端として機能し、前記第１の薄膜トランジスタ及び前記第５の薄膜トランジスタのゲートは第１の制御端に接続され、前記第３の薄膜トランジスタ及び前記第４の薄膜トランジスタのゲートは第２の制御端に接続され、前記第２の薄膜トランジスタ及び前記第６の薄膜トランジスタのゲートは第３の制御端に接続される。
本開示は、第１のデータ線配線及び第２のデータ線配線と、第１から第６のデータ線と、上記のデマルチプレクサとを含むアレイ基板を提供する。前記第１から第３の制御端は、平行に配置された第１から第３のコントロールゲート線として設けられ、前記第１から第３の薄膜トランジスタは、前記デマルチプレクサの、前記第１のコントロールゲート線に隣接しかつ前記第３のコントロールゲート線から離隔する側に位置し、前記第４から第６の薄膜トランジスタは、前記デマルチプレクサの、前記第３のコントロールゲート線に隣接しかつ前記第１のコントロールゲート線から離隔する側に位置し、前記第１の入力端は、前記第１のデータ線配線に接続され、前記第２の入力端は、前記第２のデータ線配線に接続され、前記第１から第６の出力端として機能する前記第１から第６の薄膜トランジスタのドレインは、前記第１から第３の薄膜トランジスタのドレインが前記第１のデータ線、前記第３のデータ線、前記第５のデータ線にそれぞれ接続されるように配置され、前記第４から第６の薄膜トランジスタのドレインは、前記第２のデータ線、前記第４のデータ線、前記第６のデータ線にそれぞれ接続される。
一部の実施例において、前記第１の入力端は前記第１のデータ線配線と一体的に形成され、前記第２の入力端は前記第２のデータ線配線と一体的に形成される。
一部の実施例において、前記第１のデータ線配線及び前記第２のデータ線配線は、前記アレイ基板の、前記第１のコントロールゲート線に隣接しかつ前記第３のコントロールゲート線から離隔する側に位置し、前記第１から第６のデータ線は、前記アレイ基板の、前記第３のコントロールゲート線に隣接しかつ前記第１のコントロールゲート線から離隔する側に位置する。
一部の実施例において、前記第１から第６の薄膜トランジスタのゲートは、前記第１から第３のコントロールゲート線と異なる層に設けられ、前記第１から第６の薄膜トランジスタのソース及びドレイン、前記第１から第６のデータ線、前記第１のデータ線配線及び第２のデータ線配線は、前記第１から第３のコントロールゲート線と同じ層に設けられる。
一部の実施例において、前記デマルチプレクサは、第１から第６のゲート接続部、配線接続部及び第１のデータ線接続部、第３のデータ線接続部及び第５のデータ線接続部をさらに含み、前記第１から第３の薄膜トランジスタのゲートは、それぞれ前記第１から第３のゲート接続部を介して前記第１のコントロールゲート線、前記第３のコントロールゲート線、前記第２のコントロールゲート線に接続され、前記第４から第６の薄膜トランジスタのゲートは、それぞれ前記第４から第６のゲート接続部を介して前記第２のコントロールゲート線、前記第１のコントロールゲート線、前記第３のコントロールゲート線に接続され、前記配線接続部は、前記第２のデータ線配線を前記第４から第６の薄膜トランジスタのソースと接続するように配置され、前記第１のデータ線接続部、第３のデータ線接続部、第５のデータ線接続部は、前記第１のデータ線、前記第３のデータ線、前記第５のデータ線を、前記第１から第３の薄膜トランジスタのドレインにそれぞれ接続するように配置される。
一部の実施例において、前記配線接続部は、第１の配線接続部と第２の配線接続部とを含み、前記第１の配線接続部は、前記第１から第３のコントロールゲート線と異なる層に設けられ、かつ前記第２のデータ線配線と前記第２の配線接続部にそれぞれ接続され、前記第２の配線接続部は、前記第４から第６の薄膜トランジスタのソースに接続され、かつ前記第１から第３のコントロールゲート線と同じ層に設けられる。
一部の実施例において、前記第１から第６の薄膜トランジスタのゲートは、前記第１から第６のゲート接続部と同じ層に設けられる。
一部の実施例において、前記第１のデータ線接続部は、前記第１のデータ線及び前記第１の薄膜トランジスタのドレインに接続され、かつ前記第１から第３のコントロールゲート線と異なる層に設けられ、前記第３のデータ線接続部は、第１のブランチ部、第２のブランチ部、第３のブランチ部を含み、前記第２のブランチ部は、前記第１のブランチ部と前記第３のブランチ部との間に接続され、前記第１のブランチ部は、前記第３のデータ線と異なる層に設けられ、前記第４のデータ線と交差して設けられ、さらに、前記第３のデータ線及び前記第２のブランチ部に接続され、前記第３のブランチ部は、前記第１から第３のコントロールゲート線と交差し、かつ異なる層に設けられ、前記第２のブランチ部及び前記第２の薄膜トランジスタのドレインに接続され、前記第５のデータ線接続部は、前記第５のデータ線及び前記第３の薄膜トランジスタのドレインに接続され、前記第１から第３のコントロールゲート線と交差し、かつ異なる層に設けられる。
一部の実施例において、前記第１から第６の薄膜トランジスタのゲートは、前記第１から第３のコントロールゲート線と同じ層に設けられ、かつ前記第１から第６の薄膜トランジスタのソース及びドレイン、前記第１から第６のデータ線、前記第１のデータ線配線及び第２のデータ線配線は、前記第１から第３のコントロールゲート線と異なる層に設けられる。
一部の実施例において、前記第１から第６の薄膜トランジスタのゲートは、前記第１から第６のゲート接続部と異なる層に設けられる。
一部の実施例において、前記第１から第３の薄膜トランジスタは、前記第１から第３のコントロールゲート線の延在方向に沿って順に配列され、前記第４から第６の薄膜トランジスタは、前記第１から第３のコントロールゲート線の延在方向に沿って順に配列され、前記第１から第６のデータ線は、前記第１から第３のコントロールゲート線の延在方向に沿って順に配列される。
一部の実施例において、前記第１から第３の薄膜トランジスタのチャネル幅の比率の和は１０より大きく、前記第４から第６の薄膜トランジスタのチャネル幅の比率の和は１０より大きい。
一部の実施例において、前記第１の薄膜トランジスタのソース及び前記第２の薄膜トランジスタのソースは、前記第１の薄膜トランジスタ及び前記第２の薄膜トランジスタが共用する第１の共用ソースであり、前記第４の薄膜トランジスタのソース及び前記第５の薄膜トランジスタのソースは、前記第４の薄膜トランジスタ及び前記第５の薄膜トランジスタが共用する第２の共用ソースである。
一部の実施例において、前記アレイ基板は、ベース基板と、第１の絶縁層と、第２の絶縁層とをさらに備える。前記第１から第６の薄膜トランジスタの活性層が前記ベース基板上に配置され、前記第１の絶縁層は、前記ベース基板上、かつ前記第１から第６の薄膜トランジスタの活性層の上方に配置され、前記第１から第６の薄膜トランジスタのゲートが前記第１の絶縁層上に配置され、前記第２の絶縁層は、前記第１の絶縁層上、かつ前記第１から第６の薄膜トランジスタのゲートの上方に配置され、前記第１から第６の薄膜トランジスタのソース及びドレイン、前記第１から第３のコントロールゲート線、前記第１のデータ線配線及び第２のデータ線配線、前記第１から第６のデータ線が前記第２の絶縁層上に配置される。
一部の実施例において、前記アレイ基板は、ベース基板と、第１の絶縁層と、第２の絶縁層とをさらに備える。前記第１から第６の薄膜トランジスタのゲートが前記ベース基板上に配置され、前記第１の絶縁層は、前記ベース基板上、かつ前記第１から第６の薄膜トランジスタのゲートの上方に配置され、前記第１から第６の薄膜トランジスタの活性層が前記第１の絶縁層上に配置され、前記第２の絶縁層は、前記第１の絶縁層上、かつ前記第１から第６の薄膜トランジスタの活性層の上方に配置され、前記第１から第６の薄膜トランジスタのソース及びドレイン、前記第１から第３のコントロールゲート線、前記第１のデータ線配線及び第２のデータ線配線、前記第１から第６のデータ線が前記第２の絶縁層上に配置される。
本開示は、上記のアレイ基板を含む表示装置をさらに提供する。
本開示の実施例によって提供されるデマルチプレクサの概略図である。 本開示の実施例によるアレイ基板の上面図である。 本開示の実施例による、図２の線Ａ－Ａに沿った断面図である。 本開示の実施例による、図２の線Ｂ－Ｂに沿った断面図である。 本開示の別の実施例による、図２の線Ａ－Ａに沿った断面図である。 本開示のこの別の実施例による、図２の線Ｂ－Ｂに沿った断面図である。
当業者が本開示の技術案をよりよく理解できるように、本開示が提供するデマルチプレクサ、アレイ基板及び表示装置について図面を参照しながら以下に詳細に説明する。
図１及び図２を参照すると、本開示の実施例によるデマルチプレクサは、第１から第６の薄膜トランジスタを含む。前記第１から第３の薄膜トランジスタは、前記デマルチプレクサにおいて同一の側に位置し、前記第４から第６の薄膜トランジスタは、前記デマルチプレクサにおいて前記第１から第３の薄膜トランジスタと対向する他端に位置する。前記第１から第３の薄膜トランジスタのソース１３、１３、３３は互いに接続されて前記デマルチプレクサの第１の入力端ＩＮ１を形成する。前記第４から第６の薄膜トランジスタのソース４３、４３、６３は互いに接続されて前記デマルチプレクサの第２の入力端ＩＮ２を形成する。前記第１から第６の薄膜トランジスタのドレイン１２、２２、３２、４２、５２、６２は、それぞれ前記デマルチプレクサの第１の出力端ＯＵＴ１から第６の出力端ＯＵＴ６として機能する。前記第１の薄膜トランジスタ及び前記第５の薄膜トランジスタのゲート１１、５１は第１の制御端ＣＲＬ１に接続され、前記第３の薄膜トランジスタ及び前記第４の薄膜トランジスタのゲート３１、４１は第２の制御端ＣＲＬ２に接続され、前記第２の薄膜トランジスタ及び前記第６の薄膜トランジスタのゲート２１、６１は第３の制御端ＣＲＬ３に接続される。
図２を参照すると、本開示の実施例では、非表示領域に位置する第１のデータ線配線２０１及び第２のデータ線配線２０２、第１のデータ線１０１から第６のデータ線１０６、及び図１に示すデマルチプレクサを含むアレイ基板を提供する。
図１及び図２に示すように、本開示の実施例によるアレイ基板では、第１の制御端ＣＲＬ１から第３の制御端ＣＲＬ３は、平行に配置された第１のコントロールゲート線３０１から第３のコントロールゲート線３０３として設けられる。第１から第３の薄膜トランジスタは、デマルチプレクサの、第１のコントロールゲート線３０１に隣接しかつ第３のコントロールゲート線３０３から離隔する側に位置し、第１のコントロールゲート線３０１から第３のコントロールゲート線３０３の延在方向に沿って順に配列される。第４から第６の薄膜トランジスタは、デマルチプレクサの、第３のコントロールゲート線３０３に隣接しかつ第１のコントロールゲート線３０１から離隔する側に位置し、第１のコントロールゲート線３０１から第３のコントロールゲート線３０３の延在方向に沿って順に配列される。第１の入力端ＩＮ１は第１のデータ線配線２０１に接続される。第２の入力端ＩＮ２は第２のデータ線配線２０２に接続される。前記第１の出力端ＯＵＴ１から第６の出力端ＯＵＴ６として機能する第１の薄膜トランジスタから第６の薄膜トランジスタのドレインは、第１のデータ線１０１から第６のデータ線１０６における対応するデータ線にそれぞれ接続される。第１のデータ線１０１から第６のデータ線１０６は、第１のコントロールゲート線３０１から第３のコントロールゲート線３０３の延在方向に沿って順に配列される。
これにより、デマルチプレクサ、データ線及びその配線の、パネル上の配線スペースを節約することができ、中小サイズの表示パネル上の配線を有利に完結することができる。
本開示の実施例において、第１の入力端ＩＮ１は第１のデータ線配線２０１と一体的に形成され、第２の入力端ＩＮ２は第２のデータ線配線２０２と一体的に形成される。
通常、データ線配線は、ドライバチップから表示駆動信号を受け取るためのもので、デマルチプレクサは、１つの信号を複数の信号に分離するためのもので、データ線は、デマルチプレクサによって分離された信号を後続の装置に伝送するためのものである。
以下では、薄膜トランジスタ、データ線及びその配線と制御ゲート線の接続方法について詳述する。具体的には、図２に示すように、第１から第３の薄膜トランジスタのソース１３、１３、３３は、第１のデータ線配線２０１に接続される。第４から第６の薄膜トランジスタのソース４３、４３、６３は第２のデータ線配線２０２に接続される。
本開示の実施例において、第１から第３の薄膜トランジスタのゲート１１、２１、３１は、第１のコントロールゲート線３０１、第３のコントロールゲート線３０３、第２のコントロールゲート線３０２にそれぞれ接続される。第４から第６の薄膜トランジスタのゲート４１、５１、６１は、第２のコントロールゲート線３０２、第１のコントロールゲート線３０１、第３のコントロールゲート線３０３にそれぞれ接続される。
本開示の実施例において、第１から第３の薄膜トランジスタのドレイン１２、２２、３２は、第１のデータ線１０１、第３のデータ線１０３、第５のデータ線１０５にそれぞれ接続され、第４から第６の薄膜トランジスタのドレイン４２、５２、６２は、第２のデータ線１０２、第４のデータ線１０４、第６のデータ線１０６にそれぞれ接続される。
本開示の実施例において、アレイ基板と貼り合わせられるカラーフィルタ基板は複数の画素ユニットを備え、各画素ユニットに赤色サブ画素、緑色サブ画素、青色サブ画素を含み、第１のデータ線１０１及び第４のデータ線１０４は、前記複数の画素ユニットのうちの互いに隣接する第１の画素ユニット及び第２の画素ユニットの赤色サブ画素にそれぞれ対応し、第２のデータ線１０２及び第５のデータ線１０５は、第１の画素ユニット及び第２の画素ユニットの緑色サブ画素にそれぞれ対応し、第３のデータ線１０３及び第６のデータ線１０６は、第１の画素ユニット及び第２の画素ユニットの青色サブ画素にそれぞれ対応する。
第１のデータ線１０１、第２のデータ線１０２、第３のデータ線１０３は１つの画素ユニットの赤色サブ画素、緑色サブ画素、青色サブ画素に対応し、第４のデータ線１０４、第５のデータ線１０５、第６のデータ線１０６は隣接する他の画素ユニットの赤色サブ画素、緑色サブ画素、青色サブ画素に対応し、任意の隣接する２本のデータ線に接続された２つの薄膜トランジスタは互いに異なるデータ線配線に接続される。したがって、駆動ＩＣピンの削減、周辺回路面積の増加、回路消費電力の低減を伴うことなく、アレイ基板のドット反転及びカラム反転モードを実現することができ、表示画質の向上に寄与することができる。
本開示の実施例において、第１のデータ線配線２０１及び第２のデータ線配線２０２は、アレイ基板の、第１のコントロールゲート線３０１に隣接する側に位置し、第１のデータ線１０１から第６のデータ線１０６は、アレイ基板の、第３のコントロールゲート線３０３に隣接する側に位置し、すなわち、データ線配線とデータ線はそれぞれコントロールゲート線と対向する側に位置しており、配線スペースの節約に寄与することができる。
本開示の実施例において、第１から第６の薄膜トランジスタのゲートは、第１のコントロールゲート線３０１から第３のコントロールゲート線３０３と異なる層に設けられ、表示領域に位置する薄膜トランジスタのソース及びドレイン（図示せず）と異なる層に設けられる。第１から第６の薄膜トランジスタのソース及びドレイン、第１のデータ線１０１から第６のデータ線１０６、第１のデータ線配線２０１及び第２のデータ線配線２０２は、第１のコントロールゲート線３０１から第３のコントロールゲート線３０３と同じ層に設けられる。第１のコントロールゲート線３０１から第３のコントロールゲート線３０３は、表示領域に位置する薄膜トランジスタのソース及びドレイン（図示せず）と同じ層に設けられる。
本開示の実施例において、デマルチプレクサは第１のゲート接続部８０１から第６のゲート接続部８０６、配線接続部及び３つのデータ線接続部をさらに含む。このうち、第１から第３の薄膜トランジスタのゲート１１、２１、３１は、それぞれ第１のゲート接続部８０１から第３のゲート接続部８０３を介して第１のコントロールゲート線３０１、第３のコントロールゲート線３０３、第２のコントロールゲート線３０２に接続される。第４から第６の薄膜トランジスタのゲート４１、５１、６１は、それぞれ第４のゲート接続部８０４から第６のゲート接続部８０６を介して第２のコントロールゲート線３０２、第１のコントロールゲート線３０１、第３のコントロールゲート線３０３に接続される。
具体的に、第１の薄膜トランジスタのゲート１１は第１のゲート接続部８０１を介して第１のコントロールゲート線３０１と接続され、第１のゲート接続部８０１はビアを介して第１のコントロールゲート線３０１と接続される。第２の薄膜トランジスタのゲート２１は第２のゲート接続部８０２を介して第３のコントロールゲート線３０３と接続され、第２のゲート接続部８０２はビアを介して第３のコントロールゲート線３０３と接続される。第３の薄膜トランジスタのゲート３１は第３のゲート接続部８０３を介して第２のコントロールゲート線３０２に接続され、第３のゲート接続部８０３はビアを介して第２のコントロールゲート線３０２に接続される。第４の薄膜トランジスタのゲート４１は第４のゲート接続部８０４を介して第２のコントロールゲート線３０２と接続され、第４のゲート接続部８０４はビアを介して第２のコントロールゲート線３０２と接続される。第５の薄膜トランジスタのゲート５１は第５のゲート接続部８０５を介して第１のコントロールゲート線３０１と接続され、第５のゲート接続部８０５はビアを介して第１のコントロールゲート線３０１と接続される。第６の薄膜トランジスタのゲート６１は第６のゲート接続部８０６を介して第３のコントロールゲート線３０３に接続され、第６のゲート接続部８０６はビアを介して第３のコントロールゲート線３０３に接続される。
本開示の実施例において、配線接続部は、第２のデータ線配線２０２を第４から第６の薄膜トランジスタのソース４３、４３、６３と接続するように配置される。具体的に、配線接続部は、第１の配線接続部４０１と第２の配線接続部４０２とを含み、第１の配線接続部４０１は、第１のコントロールゲート線３０１から第３のコントロールゲート線３０３と異なる層に設けられ、第２のデータ線配線２０２及び第２の配線接続部４０２とそれぞれ接続される。第２の配線接続部４０２は、第４から第６の薄膜トランジスタのソース４３、４３、６３に接続され、第１のコントロールゲート線３０１から第３のコントロールゲート線３０３と同じ層に設けられる。これにより、データ線配線と薄膜トランジスタのソースとの接続が可能になる。
３つのデータ線接続部は、第１のデータ線１０１、第３のデータ線１０３、第５のデータ線１０５を第１から第３薄膜トランジスタのドレイン１２、２２、３２にそれぞれ接続するように配置される。具体的に、本開示の実施例において、３つのデータ線接続部は、第１のデータ線接続部５０１、第３のデータ線接続部、第５のデータ線接続部７０１であって、第１のデータ線接続部５０１は、第１のデータ線１０１及び第１の薄膜トランジスタのドレイン１２にそれぞれ接続され、第１の制御ゲート線３０１から第３の制御ゲート線３０３と異なる層に設けられる。第３のデータ線接続部は、第１のブランチ部６０１ａ、第２のブランチ部６０１ｂ、第３のブランチ部６０１ｃを含み、第２のブランチ部６０１ｂは、第１のブランチ部６０１ａと第３のブランチ部６０１ｃとの間に接続され、第１のブランチ部６０１ａは、第３のデータ線１０３と異なる層に設けられ、第４のデータ線１０４と交差して設けられ、さらに、第３のデータ線１０３及び第２のブランチ部６０１ｂにそれぞれ接続される。第３のブランチ部６０１ｃは、第１のコントロールゲート線３０１から第３のコントロールゲート線３０３と交差し、かつ異なる層に設けられ、第２のブランチ部６０１ｂ及び第２の薄膜トランジスタのドレイン２２にそれぞれ接続される。第５のデータ線接続部７０１は、第５のデータ線１０５及び第３の薄膜トランジスタのドレイン３２にそれぞれ接続され、第１のコントロールゲート線３０１から第３のコントロールゲート線３０３と交差し、かつ異なる層に設けられる。これにより、データ線と薄膜トランジスタのドレインとの接続が可能になる。
図３ａ及び図３ｂに示すように、本開示の実施例において、第１の配線接続部４０１は、ビア７９を介して第２のデータ線配線２０２と接続され、かつビア（図示せず）を介して第２の配線接続部４０２と接続される。第１のデータ線接続部５０１は、ビア７１を介して第１の薄膜トランジスタのドレイン１２に接続され、かつビア８１を介して第１のデータ線１０１に接続される。第１の薄膜トランジスタのドレイン１２はビア７２を介して第１の活性層１４に接続される。第１の薄膜トランジスタのソース１３は、ビア７３を介して第１の活性層１４に接続される。第１のブランチ部６０１ａは、ビア（図示せず）を介して第３のデータ線１０３と接続され、かつビア（図示せず）を介して第２のブランチ部６０１ｂと接続される。第３のブランチ部６０１ｃは、ビア８５を介して第２のブランチ部６０１ｂに接続され、かつビア７５を介して第２の薄膜トランジスタのドレイン２２に接続される。第２の薄膜トランジスタのドレイン２２は、ビア７４を介して第１の活性層１４に接続される。第５のデータ線接続部７０１は、ビア８６を介して第５のデータ線１０５に接続され、かつビア７６を介して第３の薄膜トランジスタのドレイン３２に接続される。第３の薄膜トランジスタのドレイン３２はビア７７を介して第２活性層３４に接続される。第３の薄膜トランジスタのソース３３は、ビア７８を介して第２の活性層３４に接続される。
第４の薄膜トランジスタのドレイン４２はビア８２を介して第３の活性層４４に接続される。第４の薄膜トランジスタのソース４３は、ビア８３を介して第３の活性層４４に接続される。第５の薄膜トランジスタのドレイン５２はビア８４を介して第３の活性層４４に接続される。第６の薄膜トランジスタのドレイン６２は、ビア８８を介して第４の活性層６４に接続される。第６の薄膜トランジスタのソース６３はビア８７を介して第４の活性層６４に接続される。
第１から第６の薄膜トランジスタのゲートは、第１のコントロールゲート線３０１から第３のコントロールゲート線３０３と異なる層に設けられる。また、デマルチプレクサが有する第１のゲート接続部８０１から第６のゲート接続部８０６は、第１から第６の薄膜トランジスタのゲートと同じ層に設けられる。
一部の実施例において、第１から第６の薄膜トランジスタのゲートは、第１から第３のコントロールゲート線と同じ層に設けられ、第１から第６の薄膜トランジスタのソース及びドレイン、第１から第６のデータ線、第１のデータ線配線及び第２のデータ線配線は、第１から第３のコントロールゲート線と異なる層に設けられる。
このような場合、前の実施例と類似して、デマルチプレクサは、第１から第６のゲート接続部、配線接続部及び３つのデータ線接続部をさらに含む。第１のゲート線接続部８０１から第６のゲート線接続部８０６は、前記第１から第６の薄膜トランジスタのゲートと異なる層に設けられる。配線接続部及び３つのデータ線接続部の構造と機能は前の実施例と類似のものであり、前の実施例にて既に詳細に説明しているため、ここでは改めて説明しない。
一部の実施例において、第１から第３の薄膜トランジスタのチャネル幅の比率の和は１０より大きく、第４から第６の薄膜トランジスタのチャネル幅の比率の和は１０より大きい。実験の結果、薄膜トランジスタのチャネル幅の比率の和を１０より大きく設定することで、充電電流を増加させ、充電効率を向上させることができるということが分かった。ここで、チャネル幅の比率とは、薄膜トランジスタの活性層の、ドレイン又はソースの延在方向上の長さをチャネル幅とし、薄膜トランジスタのソースとドレインとの離隔距離をチャネル長さとしたときのチャネル幅とチャネル長さの比の値である。
薄膜トランジスタの活性層は、非晶質シリコン、低温ポリシリコン、又は酸化物半導体を含んでよい。
一部の実施例において、第１の薄膜トランジスタのソース及び第２の薄膜トランジスタのソースは、第１の薄膜トランジスタ及び第２の薄膜トランジスタが共用する第１の共用ソース１３であり、第１の共用ソース１３は、少なくとも１つのビア７３を介して第１の活性層１４に電気的に接続される。第４の薄膜トランジスタのソース及び第５の薄膜トランジスタのソースは、第４の薄膜トランジスタ及び第５の薄膜トランジスタが共用する第２の共用ソース４３であり、第２の共用ソース４３は、少なくとも１つのビア８３を介して第３の活性層４４と電気的に接続される。これにより、薄膜トランジスタのチャネル幅の比を大きくすることができる。
本開示の実施例において、アレイ基板は、ベース基板１と、バッファ層２と、第１の絶縁層３と、第２の絶縁層４とをさらに備える。一部の実施例において、アレイ基板はトップゲート構造を採用する。図３ａと図３ｂに示すように、バッファ層２はベース基板１上に設けられる。第１から第６の薄膜トランジスタの活性層はバッファ層２上に配置される。第１の絶縁層３は、バッファ層２上、かつ第１から第６の薄膜トランジスタの活性層の上方に配置される。第１から第６の薄膜トランジスタのゲートは第１の絶縁層３上に配置される。第２の絶縁層４は第１の絶縁層３上、かつ第１から第６の薄膜トランジスタのゲートの上方に配置される。第１から第６の薄膜トランジスタのソース及びドレイン、第１から第３のコントロールゲート線、データ線配線、データ線は第２の絶縁層４上に配置される。
一部の実施例において、アレイ基板はボトムゲート構造を採用する。図４ａ及び図４ｂに示すように、第１から第６の薄膜トランジスタのゲートはベース基板上に設けられる。第１の絶縁層はベース基板上、かつ第１から第６の薄膜トランジスタのゲートの上方に配置される。第１から第６の薄膜トランジスタの活性層は第１の絶縁層上に配置される。第２の絶縁層は第１の絶縁層上、かつ第１から第６の薄膜トランジスタの活性層の上方に配置される。第１から第６の薄膜トランジスタのソース及びドレイン、第１から第３のコントロールゲート線、データ線配線、データ線は第２の絶縁層上に配置される。
上記を踏まえて、本開示が提供するアレイ基板によれば、デマルチプレクサの第１から第３の薄膜トランジスタが、デマルチプレクサの、第１制御ゲート線に隣接した側に位置し、第４から第６の薄膜トランジスタが、デマルチプレクサの、第３の制御ゲート線に隣接した側に位置するので、デマルチプレクサとデータ線及びその配線の、パネル上の配線スペースを節約することができ、中小サイズの表示パネルにおける配線の実現に有利である。
本開示は、本開示によって提供される上記アレイ基板を含む表示装置をさらに提供する。
本開示は、上記のような本開示のアレイ基板を用いることにより、デマルチプレクサとデータ線及びその配線のパネル上の配線スペースを節約し、中小サイズの表示パネル上の配線の実現に有利な表示装置を提供する。
上記の実施形態は、本開示の原理を説明するために採用された例示的な実施形態にすぎず、本開示はこれらに限定されないと理解されたい。当業者は本開示の精神及び趣旨から逸脱しない範囲で様々な変形及び改良を加えてよく、これら変形及び改良も本開示の請求範囲であると見なされる。
１ ベース基板
２ バッファ層
３ 絶縁層
４ 絶縁層
１１ ゲート
１２ ドレイン
１３ ソース
１４ 活性層
２１ ゲート
２２ ドレイン
３１ ゲート
３２ ドレイン
３３ ソース
３４ 活性層
４１ ゲート
４２ ドレイン
４３ ソース
４４ 活性層
５１ ゲート
５２ ドレイン
６１ ゲート
６２ ドレイン
６３ ソース
６４ 活性層
７１ ビア
７２ ビア
７３ ビア
７４ ビア
７５ ビア
７６ ビア
７７ ビア
７８ ビア
７９ ビア
８１ ビア
８２ ビア
８３ ビア
８４ ビア
８５ ビア
８６ ビア
８７ ビア
８８ ビア
１０１ データ線
１０２ データ線
１０３ データ線
１０４ データ線
１０５ データ線
１０６ データ線
２０１ データ線配線
２０２ データ線配線
３０１ コントロールゲート線
３０２ コントロールゲート線
３０３ コントロールゲート線
４０１ 配線接続部
４０２ 配線接続部
５０１ データ線接続部
６０１ａ ブランチ部
６０１ｂ ブランチ部
６０１ｃ ブランチ部
７０１ データ線接続部
８０１ ゲート接続部
８０２ ゲート接続部
８０３ ゲート接続部
８０４ ゲート接続部
８０５ ゲート接続部
８０６ ゲート接続部

Claims (21)

  1. 第１から第６の薄膜トランジスタを含むデマルチプレクサであって、
    前記第１から第３の薄膜トランジスタは、前記デマルチプレクサにおいて同一の側に位置し、前記第４から第６の薄膜トランジスタは、前記デマルチプレクサにおいて前記第１から第３の薄膜トランジスタと対向する他側に位置し、
    前記第１から第３の薄膜トランジスタのソースは互いに接続されて前記デマルチプレクサの第１の入力端を形成し、
    前記第４から第６の薄膜トランジスタのソースは互いに接続されて前記デマルチプレクサの第２の入力端を形成し、
    前記第１から第６の薄膜トランジスタのドレインは、それぞれ前記デマルチプレクサの第１から第６の出力端として機能し、
    前記第１の薄膜トランジスタ及び前記第５の薄膜トランジスタのゲートは第１の制御端に接続され、前記第３の薄膜トランジスタ及び前記第４の薄膜トランジスタのゲートは第２の制御端に接続され、前記第２の薄膜トランジスタ及び前記第６の薄膜トランジスタのゲートは第３の制御端に接続され、
    前記第１の薄膜トランジスタのソース及び前記第２の薄膜トランジスタのソースは、前記第１の薄膜トランジスタ及び前記第２の薄膜トランジスタが共用する第１の共用ソースであり、
    前記第４の薄膜トランジスタのソース及び前記第５の薄膜トランジスタのソースは、前記第４の薄膜トランジスタ及び前記第５の薄膜トランジスタが共用する第２の共用ソースである、デマルチプレクサ。
  2. 前記第１から第３の薄膜トランジスタのチャネル幅の比率の和は１０より大きく、前記第４から第６の薄膜トランジスタのチャネル幅の比率の和は１０より大きい、請求項１に記載のデマルチプレクサ。
  3. 第１のデータ線配線及び第２のデータ線配線と、第１から第６のデータ線と、請求項１に記載のデマルチプレクサとを含み、
    前記第１から第３の制御端は、平行に配置された第１から第３のコントロールゲート線として設けられ、
    前記第１から第３の薄膜トランジスタは、前記デマルチプレクサの、前記第１のコントロールゲート線に隣接しかつ前記第３のコントロールゲート線から離隔する側に位置し、前記第４から第６の薄膜トランジスタは、前記デマルチプレクサの、前記第３のコントロールゲート線に隣接しかつ前記第１のコントロールゲート線から離隔する側に位置し、
    前記第１の入力端は、前記第１のデータ線配線に接続され、
    前記第２の入力端は、前記第２のデータ線配線に接続され、
    前記第１から第６の出力端として機能する前記第１から第６の薄膜トランジスタのドレインは、前記第１から第３の薄膜トランジスタのドレインが前記第１のデータ線、前記第３のデータ線、前記第５のデータ線にそれぞれ接続されるように配置され、前記第４から第６の薄膜トランジスタのドレインは、前記第２のデータ線、前記第４のデータ線、前記第６のデータ線にそれぞれ接続される、アレイ基板。
  4. 前記第１の入力端は前記第１のデータ線配線と一体的に形成され、前記第２の入力端は前記第２のデータ線配線と一体的に形成される、請求項３に記載のアレイ基板。
  5. 前記第１のデータ線配線及び前記第２のデータ線配線は、前記アレイ基板の、前記第１のコントロールゲート線に隣接しかつ前記第３のコントロールゲート線から離隔する側に位置し、前記第１から第６のデータ線は、前記アレイ基板の、前記第３のコントロールゲート線に隣接しかつ前記第１のコントロールゲート線から離隔する側に位置する、請求項４に記載のアレイ基板。
  6. 前記第１から第６の薄膜トランジスタのゲートは、前記第１から第３のコントロールゲート線と異なる層に設けられ、前記第１から第６の薄膜トランジスタのソース及びドレイン、前記第１から第６のデータ線、前記第１のデータ線配線及び第２のデータ線配線は、前記第１から第３のコントロールゲート線と同じ層に設けられる、請求項４又は５に記載のアレイ基板。
  7. 前記デマルチプレクサは、第１から第６のゲート接続部、配線接続部及び第１のデータ線接続部、第３のデータ線接続部及び第５のデータ線接続部をさらに含み、
    前記第１から第３の薄膜トランジスタのゲートは、それぞれ前記第１から第３のゲート接続部を介して前記第１のコントロールゲート線、前記第３のコントロールゲート線、前記第２のコントロールゲート線に接続され、前記第４から第６の薄膜トランジスタのゲートは、それぞれ前記第４から第６のゲート接続部を介して前記第２のコントロールゲート線、前記第１のコントロールゲート線、前記第３のコントロールゲート線に接続され、
    前記配線接続部は、前記第２のデータ線配線を前記第４から第６の薄膜トランジスタのソースと接続するように配置され、
    前記第１のデータ線接続部、第３のデータ線接続部、第５のデータ線接続部は、前記第１のデータ線、前記第３のデータ線、前記第５のデータ線を、前記第１から第３の薄膜トランジスタのドレインにそれぞれ接続するように配置される、請求項４～６のいずれか一項に記載のアレイ基板。
  8. 前記配線接続部は、第１の配線接続部と第２の配線接続部とを含み、前記第１の配線接続部は、前記第１から第３のコントロールゲート線と異なる層に設けられ、かつ前記第２のデータ線配線と前記第２の配線接続部にそれぞれ接続され、前記第２の配線接続部は、前記第４から第６の薄膜トランジスタのソースに接続され、かつ前記第１から第３のコントロールゲート線と同じ層に設けられる、請求項７に記載のアレイ基板。
  9. 前記第１から第６の薄膜トランジスタのゲートは、前記第１から第６のゲート接続部と同じ層に設けられる、請求項７に記載のアレイ基板。
  10. 前記第１のデータ線接続部は、前記第１のデータ線及び前記第１の薄膜トランジスタのドレインに接続され、かつ前記第１から第３のコントロールゲート線と異なる層に設けられ、
    前記第３のデータ線接続部は、第１のブランチ部、第２のブランチ部、第３のブランチ部を含み、前記第２のブランチ部は、前記第１のブランチ部と前記第３のブランチ部との間に接続され、前記第１のブランチ部は、前記第３のデータ線と異なる層に設けられ、前記第４のデータ線と交差して設けられ、さらに、前記第３のデータ線及び前記第２のブランチ部に接続され、前記第３のブランチ部は、前記第１から第３のコントロールゲート線と交差し、かつ異なる層に設けられ、前記第２のブランチ部及び前記第２の薄膜トランジスタのドレインに接続され、
    前記第５のデータ線接続部は、前記第５のデータ線及び前記第３の薄膜トランジスタのドレインに接続され、前記第１から第３のコントロールゲート線と交差し、かつ異なる層に設けられる、請求項７に記載のアレイ基板。
  11. 前記第１から第６の薄膜トランジスタのゲートは、前記第１から第３のコントロールゲート線と同じ層に設けられ、かつ前記第１から第６の薄膜トランジスタのソース及びドレイン、前記第１から第６のデータ線、前記第１のデータ線配線及び第２のデータ線配線は、前記第１から第３のコントロールゲート線と異なる層に設けられる、請求項４又は５に記載のアレイ基板。
  12. 前記デマルチプレクサは、第１から第６のゲート接続部、配線接続部及び第１のデータ線接続部、第３のデータ線接続部及び第５のデータ線接続部をさらに含み、
    前記第１から第３の薄膜トランジスタのゲートは、それぞれ前記第１から第３のゲート接続部を介して前記第１のコントロールゲート線、前記第３のコントロールゲート線、前記第２のコントロールゲート線に接続され、前記第４から第６の薄膜トランジスタのゲートは、それぞれ前記第４から第６のゲート接続部を介して前記第２のコントロールゲート線、前記第１のコントロールゲート線、前記第３のコントロールゲート線に接続され、
    前記配線接続部は、前記第２のデータ線配線を前記第４から第６の薄膜トランジスタのソースに接続するように配置され、
    前記第１のデータ線接続部、第３のデータ線接続部、第５のデータ線接続部は、前記第１のデータ線、前記第３のデータ線、前記第５のデータ線を、前記第１から第３の薄膜トランジスタのドレインにそれぞれ接続するように配置される、請求項１１に記載のアレイ基板。
  13. 前記配線接続部は、第１の配線接続部と第２の配線接続部とを含み、前記第１の配線接続部は、前記第１から第３のコントロールゲート線と異なる層に設けられ、かつ前記第２のデータ線配線及び前記第２の配線接続部とそれぞれ接続され、前記第２の配線接続部は、前記第４から第６の薄膜トランジスタのソースに接続され、かつ前記第１から第３のコントロールゲート線と同じ層に設けられる、請求項１２に記載のアレイ基板。
  14. 前記第１から第６の薄膜トランジスタのゲートは、前記第１から第６のゲート接続部と異なる層に設けられる、請求項１２に記載のアレイ基板。
  15. 前記第１のデータ線接続部は、前記第１のデータ線及び前記第１の薄膜トランジスタのドレインに接続され、かつ前記第１から第３のコントロールゲート線と異なる層に設けられ、
    前記第３のデータ線接続部は、第１のブランチ部、第２のブランチ部、第３のブランチ部を含み、前記第２のブランチ部は、前記第１のブランチ部と前記第３のブランチ部との間に接続され、前記第１のブランチ部は、前記第３のデータ線と異なる層に設けられ、前記第４のデータ線と交差して配置され、さらに、前記第３のデータ線及び前記第２のブランチ部と接続され、前記第３のブランチ部は、前記第１から第３のコントロールゲート線と交差し、かつ異なる層に設けられ、前記第２のブランチ部及び前記第２の薄膜トランジスタのドレインに接続され、
    前記第５のデータ線接続部は、前記第５のデータ線及び前記第３の薄膜トランジスタのドレインに接続され、前記第１から第３のコントロールゲート線と交差し、かつ異なる層に設けられる、請求項１２に記載のアレイ基板。
  16. 前記第１から第３の薄膜トランジスタは、前記第１から第３のコントロールゲート線の延在方向に沿って順に配列され、
    前記第４から第６の薄膜トランジスタは、前記第１から第３のコントロールゲート線の延在方向に沿って順に配列され、
    前記第１から第６のデータ線は、前記第１から第３のコントロールゲート線の延在方向に沿って順に配列される、請求項３に記載のアレイ基板。
  17. 前記第１から第３の薄膜トランジスタのチャネル幅の比率の和は１０より大きく、前記第４から第６の薄膜トランジスタのチャネル幅の比率の和は１０より大きい、請求項３～５のいずれか１項に記載のアレイ基板。
  18. 前記第１の薄膜トランジスタのソース及び前記第２の薄膜トランジスタのソースは、前記第１の薄膜トランジスタ及び前記第２の薄膜トランジスタが共用する第１の共用ソースであり、
    前記第４の薄膜トランジスタのソース及び前記第５の薄膜トランジスタのソースは、前記第４の薄膜トランジスタ及び前記第５の薄膜トランジスタが共用する第２の共用ソースである、請求項１７に記載のアレイ基板。
  19. ベース基板と、第１の絶縁層と、第２の絶縁層とをさらに備え、
    前記第１から第６の薄膜トランジスタの活性層が前記ベース基板上に配置され、
    前記第１の絶縁層は、前記ベース基板上、かつ前記第１から第６の薄膜トランジスタの活性層の上方に配置され、
    前記第１から第６の薄膜トランジスタのゲートが前記第１の絶縁層上に配置され、
    前記第２の絶縁層は、前記第１の絶縁層上、かつ前記第１から第６の薄膜トランジスタのゲートの上方に配置され、
    前記第１から第６の薄膜トランジスタのソース及びドレイン、前記第１から第３のコントロールゲート線、前記第１のデータ線配線及び第２のデータ線配線、前記第１から第６のデータ線が前記第２の絶縁層上に配置される、請求項１８に記載のアレイ基板。
  20. ベース基板と、第１の絶縁層と、第２の絶縁層とをさらに備え、
    前記第１から第６の薄膜トランジスタのゲートが前記ベース基板上に配置され、
    前記第１の絶縁層は、前記ベース基板上、かつ前記第１から第６の薄膜トランジスタのゲートの上方に配置され、
    前記第１から第６の薄膜トランジスタの活性層が前記第１の絶縁層上に配置され、
    前記第２の絶縁層は、前記第１の絶縁層上、かつ前記第１から第６の薄膜トランジスタの活性層の上方に配置され、
    前記第１から第６の薄膜トランジスタのソース及びドレイン、前記第１から第３のコントロールゲート線、前記第１のデータ線配線及び第２のデータ線配線、前記第１から第６のデータ線が前記第２の絶縁層上に配置される、請求項１８に記載のアレイ基板。
  21. 請求項３～２０のいずれか１項に記載のアレイ基板を含む表示装置。
JP2019556814A 2018-05-04 2019-01-31 デマルチプレクサ、それを備えたアレイ基板、及び表示装置 Active JP7358240B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201820659349.XU CN208062051U (zh) 2018-05-04 2018-05-04 阵列基板及显示装置
CN201820659349.X 2018-05-04
PCT/CN2019/074093 WO2019210724A1 (zh) 2018-05-04 2019-01-31 解复用器、包括该解复用器的阵列基板及显示装置

Publications (2)

Publication Number Publication Date
JP2021520055A JP2021520055A (ja) 2021-08-12
JP7358240B2 true JP7358240B2 (ja) 2023-10-10

Family

ID=63984157

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019556814A Active JP7358240B2 (ja) 2018-05-04 2019-01-31 デマルチプレクサ、それを備えたアレイ基板、及び表示装置

Country Status (5)

Country Link
US (1) US11282863B2 (ja)
EP (1) EP3790051A4 (ja)
JP (1) JP7358240B2 (ja)
CN (1) CN208062051U (ja)
WO (1) WO2019210724A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN208062051U (zh) * 2018-05-04 2018-11-06 京东方科技集团股份有限公司 阵列基板及显示装置
CN109872700B (zh) 2019-04-18 2021-03-26 京东方科技集团股份有限公司 一种显示模组及其驱动方法、显示装置
CN111627932B (zh) * 2020-05-29 2024-09-10 福建华佳彩有限公司 一种Demux电路结构及显示面板
KR20220034290A (ko) * 2020-09-10 2022-03-18 삼성디스플레이 주식회사 표시 패널

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050200582A1 (en) 2004-03-09 2005-09-15 Kazutaka Goto Display device
JP2010113326A (ja) 2008-11-07 2010-05-20 Samsung Mobile Display Co Ltd 有機電界発光表示装置
US20130141320A1 (en) 2011-12-02 2013-06-06 Lg Display Co., Ltd. Liquid crystal display and driving method thereof
CN104898340A (zh) 2014-03-05 2015-09-09 群创光电股份有限公司 显示面板
JP2018017789A (ja) 2016-07-26 2018-02-01 セイコーエプソン株式会社 電気光学装置および電子機器

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101547325B1 (ko) 2008-10-27 2015-08-26 삼성전자주식회사 트랜지스터 및 이를 포함하는 반도체 소자
US9685557B2 (en) * 2012-08-31 2017-06-20 Apple Inc. Different lightly doped drain length control for self-align light drain doping process
CN208062051U (zh) 2018-05-04 2018-11-06 京东方科技集团股份有限公司 阵列基板及显示装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050200582A1 (en) 2004-03-09 2005-09-15 Kazutaka Goto Display device
JP2005257710A (ja) 2004-03-09 2005-09-22 Hitachi Displays Ltd 表示装置
JP2010113326A (ja) 2008-11-07 2010-05-20 Samsung Mobile Display Co Ltd 有機電界発光表示装置
US20130141320A1 (en) 2011-12-02 2013-06-06 Lg Display Co., Ltd. Liquid crystal display and driving method thereof
CN104898340A (zh) 2014-03-05 2015-09-09 群创光电股份有限公司 显示面板
US20150255030A1 (en) 2014-03-05 2015-09-10 Innolux Corporation Display panel
JP2018017789A (ja) 2016-07-26 2018-02-01 セイコーエプソン株式会社 電気光学装置および電子機器
US20180031937A1 (en) 2016-07-26 2018-02-01 Seiko Epson Corporation Electro-optic apparatus and electronic device

Also Published As

Publication number Publication date
US11282863B2 (en) 2022-03-22
EP3790051A4 (en) 2022-01-26
JP2021520055A (ja) 2021-08-12
EP3790051A1 (en) 2021-03-10
CN208062051U (zh) 2018-11-06
US20210408066A1 (en) 2021-12-30
WO2019210724A1 (zh) 2019-11-07

Similar Documents

Publication Publication Date Title
JP7358240B2 (ja) デマルチプレクサ、それを備えたアレイ基板、及び表示装置
EP3817057A1 (en) Device comprising pixel island and preparation method therefor, and display device
WO2020182000A1 (zh) 移位寄存器单元、栅极驱动电路和显示装置
CN106547127B (zh) 阵列基板、液晶显示面板和显示装置
TWI399606B (zh) 主動元件陣列基板以及顯示面板
CN109300921B (zh) 阵列基板及显示面板
TWI489185B (zh) 顯示面板
WO2021223188A1 (zh) 阵列基板和显示装置
WO2021223189A1 (zh) 阵列基板和显示装置
US10790312B2 (en) Display panel and display device
WO2022057542A1 (zh) 一种显示背板及其制备方法、显示装置
WO2021093048A1 (zh) 一种显示面板及显示装置
WO2019223734A1 (zh) 触控显示模组、控制方法、面板、显示装置
WO2021223190A1 (zh) 阵列基板和显示装置
CN109887987B (zh) 一种阵列基板及显示模组
CN110310572B (zh) 一种显示面板及显示装置
CN110955077B (zh) 一种显示面板及显示装置
JP2004363339A (ja) 半導体装置
WO2023216296A1 (zh) 一种驱动电路及显示装置
CN111429802A (zh) 显示装置及电子设备
WO2023230810A1 (zh) 显示面板及显示装置
JPWO2019227939A5 (ja)
WO2024178673A1 (zh) 像素驱动电路、显示面板及显示装置
CN113066800B (zh) 一种驱动背板、显示面板及显示装置
TWI703482B (zh) 觸控顯示裝置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220126

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230306

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230531

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230911

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230927

R150 Certificate of patent or registration of utility model

Ref document number: 7358240

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150