CN104808862B - 阵列基板、触控显示面板和阵列基板的驱动方法 - Google Patents

Abstract

本发明公开了一种阵列基板、触控显示面板和阵列基板的驱动方法，其中在阵列基板非显示区域设置有驱动电路，驱动电路包括：第一移位寄存器，包括第一扫描信号输出端，第一移位寄存器用于在所述阵列基板的帧扫描间隙，通过第一扫描信号输出端输出第一触控扫描信号；与第一移位寄存器对应设置的触控扫描电路，包括第一扫描信号输入端和触控信号输出端，第一扫描信号输入端与所述第一扫描信号输出端连接，用于根据第一触控扫描信号，通过所述触控信号输出端输出触控信号。本发明的技术方案，通过在触控阶段和显示阶段复用移位寄存器，能够有效减少驱动电路所占用的非显示区域面积，实现窄边框化。

Description

阵列基板、触控显示面板和阵列基板的驱动方法

技术领域

本发明涉及显示技术领域，尤其涉及一种阵列基板、触控显示面板和阵列基板的驱动方法。

背景技术

在显示技术领域，越来越多的产品将显示和触控集成到同一个显示面板上，这样能够有效减小显示面板的厚度，其中内嵌式触控显示面板在减低厚度方面最为突出。

内嵌式触控显示面板是将触控电极集成到阵列基板上，并通过设置在阵列基板上非显示区域的触控驱动电路进行驱动，然而，在阵列基板的非显示区域，通常还设置有扫描驱动电路，该扫描驱动电路主要包括与显示区域中各行像素单元一一对应的移位寄存器，在帧扫描过程中，通过移位寄存器输出显示扫面信号以开启每行像素单元。

上述非显示区域的扫描驱动电路而和触控驱动电路均需占用一定的版面面积，在阵列基板上集成触控电极后，势必会增大非显示区域的宽度，使得显示面板的边框区域较大，无法满足用户对窄边框化的需求。

发明内容

有鉴于此，本发明实施例提供一种阵列基板、触控显示面板和阵列基板的驱动方法。

本发明实施例的一个方面提供一种阵列基板，包括显示区域和围绕所述显示区域的非显示区域，所述显示区域设置有呈阵列排列的像素单元，所述非显示区域设置有驱动电路，所述驱动电路包括：

第一移位寄存器，包括第一扫描信号输出端，所述第一移位寄存器用于在所述阵列基板的帧扫描间隙，通过所述第一扫描信号输出端输出第一触控扫描信号；

与所述第一移位寄存器对应设置的触控扫描电路，包括第一扫描信号输入端和触控信号输出端，所述第一扫描信号输入端与所述第一扫描信号输出端连接，用于根据第一触控扫描信号，通过所述触控信号输出端输出触控信号。

本发明实施例的另一个方面提供一种触控显示面板，包括彩膜基板、上述的阵列基板和驱动芯片，所述驱动芯片与所述阵列基板上的驱动电路连接。

本发明实施例的再一个方面提供一种阵列基板的驱动方法，

所述阵列基板包括显示区域和围绕所述显示区域的非显示区域，所述显示区域设置有呈阵列排列的像素单元，所述非显示区域设置有驱动电路，所述驱动电路包括第一移位寄存器，以及与所述第一移位寄存器对应设置的触控扫描电路，所述方法包括：

所述第一移位寄存器在所述阵列基板的帧扫描间隙通过第一扫描信号输出端输出第一触控扫描信号；

所述触控扫描电路根据第一触控扫描信号，通过触控信号输出端输出触控信号。

本发明实施例提供的技术方案，其中非显示区域设置的驱动电路，所述驱动电路包括第一移位寄存器，该第一移位寄存器在帧扫描间隙，输出第一触控扫描信号，触控扫描电路根据第一触控扫描信号通过触控信号输出端输出触控信号，而上述的第一移位寄存器也可以帧扫描阶段，输出显示扫描信号。由此可见，本发明实施例提供的技术方案通过在帧扫描阶段和帧扫描间隙阶段复用上述的第一移位寄存器，不需要再为帧扫描间隙的触控阶段单独设置移位寄存器，能够有效减少阵列基板非显示区域所需的电路元件数量，减小非显示区域驱动电路所需的版面面积，从而减小非显示区域的宽度，满足用户对窄边框化的需求。另外，还可以减少驱动芯片为实现触控功能所需的扫描线数量，并减少驱动芯片上的I/O口数量。

附图说明

通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本发明的其它特征、目的和优点将会变得更明显：

图1为本发明实施例提供的第一种阵列基板的俯视示意图；

图2为本发明实施例中阵列基板上触控电极的一种设置方式示意图；

图3为本发明实施例中第二种阵列基板的结构示意图；

图4为图3所示实施例中时钟信号提供模块的结构示意图；

图5为图3所示实施例中触控扫描电路的结构示意图；

图6为本发明实施例中各组移位寄存器和触控扫描电路第一种对应关系示意图；

图7为本发明实施例中第三种阵列基板的结构示意图；

图8为本发明实施例中第四种阵列基板的结构示意图；

图9为图8所示实施例中触控扫描电路的结构示意图；

图10为本发明实施例中各组移位寄存器和触控扫描电路第二种对应关系示意图；

图11为本发明实施例中时钟选择电路的电路结构示意图；

图12为本发明实施例中第一选择电路的电路结构示意图；

图13为本发明实施例中第二选择电路的电路结构示意图；

图14为本发明实施例中锁存器的电路结构示意图；

图15为本发明实施例中第三选择电路的结构示意图；

图16为本发明实施例中一种驱动电路的具体电路示意图；

图17a为本发明实施例中移位寄存器和触控扫描电路第一种位置关系示意图；

图17b为本发明实施例中移位寄存器和触控扫描电路第一种位置关系示意图；

图17c为本发明实施例中移位寄存器和触控扫描电路第一种位置关系示意图；

图18为本发明实施例中一种阵列基板的驱动方法的流程示意图；

图19为本发明实施例中第一种驱动方法的时序图；

图20为本发明实施例中第二种驱动方法的时序图。

具体实施方式

下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部内容。

为解决在将触控功能集成到阵列基板上后，需要在阵列基板上设置用于触控的驱动电路，而造成非显示区域宽度变大，无法满足窄边框化需求，同时在驱动芯片上为实现触控功能需要单独设置大量的扫描线和I/O(输入/输出)口的问题。本发明实施例提供了一种技术方案，通过复用显示用的移位寄存器，来为触控阶段提供触控扫描信号。

图1为本发明实施例提供的第一种阵列基板的俯视示意图。如图1所示，该阵列基板包括显示区域1和围绕显示区域的非显示区域2，显示区域设置有呈矩阵排列的像素单元11，非显示区域设置有驱动电路21，其中的驱动电路21包括第一移位寄存器(VSR)22，以及与第一移位寄存器22对应设置的触控扫描电路23，第一移位寄存器22包括第一扫描信号输出端，第一移位寄存器22用于在阵列基板的帧扫描间隙，通过第一扫描信号输出端输出第一触控扫描信号；触控扫描电路23包括第一扫描信号输入端和触控信号输出端，其第一扫描信号输入端与所述第一扫描信号输出端连接，用于根据第一触控扫描信号，通过触控信号输出端输出触控信号。

本发明上述实施例提供的技术方案，其中非显示区域设置的驱动电路，所述驱动电路包括第一移位寄存器22，该第一移位寄存器22在帧扫描间隙，输出触控扫描信号，触控扫描电路根据第一触控扫描信号输出触控信号，而上述的第一移位寄存器22也可以帧扫描的显示阶段，输出显示扫描信号。由此可见，本发明实施例提供的技术方案通过在帧扫描阶段和帧扫描间隙阶段复用上述的第一移位寄存器22，不需要再为触控阶段单独设置移位寄存器，能够有效减少阵列基板非显示区域所需的电路元件数量，减少减小非显示区域驱动电路所需的版面面积，从而减小非显示区域的宽度，满足用户对窄边框化的需求。另外，还可以减少驱动芯片为实现触控功能所需的扫描线数量，并减少驱动芯片上的I/O口数量。

本发明上述图1所示实施例中，其中的触控扫描电路23具体用于驱动阵列基板上显示区域设置的触控电极。具体的，图2为本发明实施例中阵列基板上触控电极的一种设置方式示意图，如图2所示，为实现触控功能，需要在阵列基板的显示区域1设置多个触控电极12，其中该多个触控电极12可以为阵列基板上单独设置的一层，或者是由阵列基板上的公共电极复用得到，即将阵列基板上显示区域1的公共电极包括呈矩阵排列的多个触控电极12，每个触控电极12设置有对应的触控走线13，位于同一行的触控电极12通过对应的触控走线13连接到同一个触控扫描电路23的触控信号输出端。

本发明上述实施例的技术方案可以应用到平面转换(In-Plane Switching，IPS)技术和边缘场开关(Fringe Field Switching，简称FFS)技术中，在IPS技术中，由公共电极划分得到的触控电极和像素电极同层设置，而在FFS技术中，由公共电极划分得到的触控电极12和像素电极不同层设置，触控电极12可以位于像素电极上方的膜层中，或者位于像素电极下方的膜层中。

仍参见图2，在阵列基板上设置有多个像素单元11，针对阵列基板上的触控电极12和像素单元11，其中，一个触控电极12和多个像素单元11对应设置。具体的，如果触控电极12和像素电极同层设置，则一行触控电极12和对应的多个像素单元11的像素电极分布在阵列基板的同一区域，并且间隔设置；如果触控电极12和像素电极非同层设置，则一行触控电极12和对应的多个像素单元11的像素电极在阵列基板的透光方向上大致重合。

图3为本发明实施例中第二种阵列基板的结构示意图,如图3所示,在该阵列基板的驱动电路上,还包括与第一移位寄存器22连接的时钟信号提供模块25,具体的,由于本发明实施例中的驱动电路工作在帧扫描过程的显示阶段和帧扫描间隙的触控阶段,第一移位寄存器22需要在各阶段根据不同的时钟信号生成不同的扫描信号,具体的,帧扫描过程中，该第一移位寄存器22根据时钟信号提供模块25提供的第一时钟信号生成第一显示扫描信号；而在帧扫描间隙，第一移位寄存器22根据时钟信号提供模块25提供的第二时钟信号生成第一触控扫描信号。本发明实施例中，帧扫描过程实际上就是显示帧图像的阶段，因此也可以称为显示阶段，而帧扫描间隙实际上执行触控的阶段，因此也可以称为触控阶段。

图4为图3所示实施例中时钟信号提供模块25的结构示意图，如图4所示，时钟信号提供模块25包括至少一个时钟选择电路251，时钟选择电路251包括时钟选择控制端252、第一时钟信号输入端253、第二时钟信号输入端254和时钟信号输出端255，时钟选择控制端252与工作模式信号线26连接，时钟选择电路的时钟信号输出端255与第一移位寄存器连接，时钟选择电路25在工作模式信号线26输入显示扫描模式信号时，将第一时钟信号输入端253与时钟信号输出端255导通，以及在工作模式信号线26输入触控扫描模式信号时，将第二时钟信号输入端254与时钟信号输出端255导通，由此可见，上述工作模式信号线26为整个阵列基板工作在显示阶段还是触控阶段的指令线。

图5为图3所示实施例中触控扫描电路的结构示意图，如图5所示，该触控扫描电路包23包括第一选择电路231，以及第二选择电路232，第一选择电路231包括第一选择控制端233、第一扫描信号输入端234、触控扫描信号输出端235和显示扫描信号输出端236；

本实施例中，其中的第一选择电路231与第一移位寄存器连接，且与第一移位寄存器连接的第一选择电路231的第一选择控制端233与工作模式信号线26连接、第一扫描信号输入端234与第一移位寄存器的第一扫描信号输出端连接，与第一移位寄存器连接的第一选择电路231在工作模式信号线26输入显示扫描模式信号时，将从第一扫描信号输入端234接收到的第一显示扫描信号从与第一移位寄存器连接的第一选择电路的显示扫描信号输出端236输出，以及在工作模式信号线26输入触控扫描模式信号时，将从第一扫描信号输入端234接收到的第一触控扫描信号从与触控扫描信号输出端235输出；

第二选择电路232包括第二选择控制端237、公共电压信号输入端238、触控信号输入端239和第一信号输出端240，公共电压信号输入端238与公共电压信号线连接，触控信号输入端239与触控信号线连接，第一信号输出端240与触控走线连接，第二选择电路232用于根据第二选择控制端237接收到的信号类型，控制触控信号输入端239接收到的触控信号从第一信号输出端240输出，或者控制从公共电压信号输入端238接收到的公共电压信号从第一信号输出端240输出。

图6为本发明实施例中各组移位寄存器和触控扫描电路第一种对应关系示意图，如图6所示，针对阵列基板上的各行像素单元，驱动电路包括与每行像素单元一一对应，级联的多个移位寄存器VSR，该多个级联的移位寄存器VSR分为至少两组，每组移位寄存器VSR用于驱动所述至少连续两行像素单元，第一移位寄存器为每组移位寄存器中的第一个。在图6所示实施例中，级联的多个移位寄存器分为N组，N为正整数，第一组移位寄存器包括VSR1_1、VSR1_1……VSR1_t，共t个移位寄存器，每组第一个移位寄存器VSR1_1为上述的第一移位寄存器，其与第一选择电路231连接，第一选择电路231的第一选择控制端与工作模式信号线26连接，并根据工作模式信号线26传送的工作模式信号选择工作模式，当帧扫描间隙，VSR1_1将第一触控扫描信号G1输出给第一选择电路231，而在帧扫描过程中，VSR1_1生成第一显示扫描信号Gout_1输出给对应的扫描线。

另外，上述每组移位寄存器除第一移位寄存器外的其他移位寄存器均设置有第三选择电路31，该第三选择电路31的第三选择控制端与工作模式信号线26连接，第三选择电路31的输入端与除第一移位寄存器外其他移位寄存器的扫描信号输出端连接，即对于第一组移位寄存器，除VSR1_1外，从VSR1_2到VSR1_t都与对应的第三选择电路31连接，第三选择电路31的输出端与阵列基板的扫描线连接，该第三选择电路31用于在工作模式信号线26输入显示扫描模式信号时，将从上述其他移位寄存器的扫描信号输出端接收到的显示扫描信号向阵列基板的扫描线输出，而在帧扫描间隙，第三选择电路31输出截止信号，关断同扫描线连接的各个像素单元，以减小触控阶段对各像素单元的影响。

另外，本发明上述图6所示的实施例中，其中的触控扫描电路23仅根据第一移位寄存器的控制进行触控信号输出，则上述与第一移位寄存器连接的第一选择电路231的触控扫描信号输出端与第二选择电路232的第二选择控制端直接连接，第二选择电路232用于在接收第一触控扫描信号G1的时间段内，控制触控信号输入端将接收到的触控信号TX_1……TX_m从第一信号输出端输出给各个触控电极12,根据同一行触控电极数目m，该第一信号输出端可以包括m个子端口，每个子端口对应一个触控电极，否则，控制从公共电压信号输入端接收到的公共电压信号Vcom从第一信号输出端输出给各个触控电极12。

另外，在图6所示的实施例中，其中每组移位寄存器中，帧扫描间隙，通过第一个移位寄存器的第一触控扫描信号来控制第二选择输出触控信号，因此，需要对每组移位寄存器中各个移位寄存器输出触控扫描信号的持续时间进行限制，即各组移位寄存器中第一移位寄存器根据时钟信号提供模块提供的第二时钟信号生成第一触控扫描信号的持续时间大于同组的其他移位寄存器生成的触控扫描信号的持续时间，以能够满足触控需求。

本发明上述图6所示实施例中，其中的每个触控扫描电路均是依据第一移位寄存器的第一触控扫描信号输出触控信号。本发明以下实施例是在针对当驱动电路还包括第二移位寄存器，并且触控扫描电路根据第一移位寄存器和第二移位寄存器的触控扫描信号完成触控的技术方案。具体的，图7为本发明实施例中第三种阵列基板的结构示意图，在图1所示实施例的基础上，驱动电路不仅包括第一移位寄存器22，还包括第二移位寄存器41，该第二移位寄存器41包括第二扫描信号输出端，第二移位寄存器41用于在阵列基板的帧扫描间隙，通过第二扫描信号输出端输出第二触控扫描信号；

触控扫描电路23还包括第二扫描信号输入端，第二扫描信号输入端与第二扫描信号输出端连接，用于根据第一触控扫描信号,以及第二触控扫描信号，通过触控信号输出端输出触控信号。

在图7所示实施例中，触控扫描电路23根据第一移位寄存器22和第二移位寄存器41输出的触控扫描信号输出触控信号。

另外，上述的第二移位寄存器41仍需要在帧扫描过程中和帧扫描间隙分别输出显示扫描信号和触控扫描信号，具体的，图8为本发明实施例中第四种阵列基板的结构示意图，如图8所示，上述第二移位寄存器41与时钟信号提供模块25连接。且在帧扫描过程中，第二移位寄存器41根据时钟信号提供模块25提供的第一时钟信号生成第二显示扫描信号；帧扫描间隙，第二移位寄存器41根据时钟信号提供模块25提供的第二时钟信号生成第二触控扫描信号。

针对图8所示的技术方案，图9为图8所示实施例中触控扫描电路的结构示意图，如图9所示，在图5所示实施例的基础上，触控扫描电路还包括与第二移位寄存器连接的第一选择电路241，以及锁存器42；

其中，所述与第一移位寄存器连接的第一选择电路241的触控扫描信号输出端235与锁存器的第一输入端421连接，锁存器的输出端422与第二选择电路232的第二选择控制端237连接；

所述与第二移位寄存器连接的第一选择电路221的第一选择控制端223与工作模式信号线26连接、第一扫描信号输入端224与所述第二移位寄存器的第二扫描信号输出端连接，与第二移位寄存器连接的第一选择电路231在工作模式信号线26输入显示扫描模式信号时，将从第二移位寄存器的第二扫描信号输入端接收到的第二显示扫描信号从显示扫描信号输出端234输出，以及在工作模式信号线26输入触控扫描模式信号时，将从第二扫描信号输入端接收到的第二触控扫描信号从触控扫描信号输出端235输出，所述与第二移位寄存器连接的第一选择电路触控扫描信号输出端235与锁存器42的第二输入端423连接；

锁存器42在接收到从第一输入端421接收第一触控扫描信号，到从第二输入端423接收所述第二触控扫描信号的时间段，通过锁存器42的输出端422向第二选择电路的第二选择控制端237输出第一控制信号，以及在其他时间段通过锁存器42的输出端422向第二选择电路的第二选择控制端237输出第二控制信号；

第二选择电路232用于在从第二选择控制端237接收第一控制信号时，控制从触控信号输入端239接收到的触控信号从第一信号输出端240输出，在接收到第二控制信号时，控制从公共电压信号输入端238接收到的公共电压信号从第一信号输出端240输出。

图10为本发明实施例中各组移位寄存器和触控扫描电路第二种对应关系示意图，如图10所示，同图6所示实施例中对多个级联的移位寄存器进行分组类似，级联的多个移位寄存器分为N组，N为正整数，第一组移位寄存器包括VSR1_1、VSR1_1……VSR1_t，共t个移位寄存器，每组第一个移位寄存器VSR1_1为上述的第一移位寄存器，其与第一选择电路231连接，上述的第二移位寄存器为每组移位寄存器中的最后一个，即VSR1_t和VSRN_t，其也与第一选择电路231连接；

每组移位寄存器除第一移位寄存器22和第二移位寄存器41外的其他移位寄存器均设置有上述的第三选择电路31。第一组移位寄存器对应的锁存器42根据第一移位寄存器VSR1_1和第二移位寄存器VSR1_t输出的第一触控扫描信号G1和第二触控扫描信号Gt生成第一控制信号或第二控制信号，通过锁存器的输出端将第一控制信号或第二控制信号(即TXC1信号)传输给第二选择电路41，在接收到第一控制信号时，第二选择电路41控制将触控信号输入端接收到的触控信号TX_1……TX_m从第一信号输出端输出给各个触控电极12,根据同一行触控电极数目m，该第一信号输出端可以包括m个子端口，每个子端口对应一个触控电极12，而在接收到第二控制信号时，第二选择电路41控制从公共电压信号输入端接收到的公共电压信号Vcom从第一信号输出端输出给各个触控电极12。

以下将对本发明上述实施例中涉及的时钟选择电路、第一选择电路、第二选择电路、锁存器和第三选择电路的具体电路结构进行说明，本发明实施例中仅为对电路结构的举例说明，本领域内技术人员可以根据本发明实施例中所披露上述各个电路的具体功能，设计出其他的具体电路结构。

图11为本发明实施例中时钟选择电路的电路结构示意图，如图11所示，该时钟选择电路包括第一反相器51、第二反相器52、第三反相器53，以及一个第一传输门组54；

第一反相器51的输入端与对应时钟选择电路的时钟选择控制端连接，第二反相器52的输入端与对应时钟选择电路的时钟选择控制端，第三反相器53的输入端与第二反相器52的输出端连接；

第一传输门组54包括第一NMOS管541、第一PMOS管542、第二NMOS管543和第二PMOS管544，第一NMOS管541的栅极与第一反相器的输入端连接，第一PMOS管542的栅极与第一反相器51的输出端连接，第一NMOS管541的源极与第一PMOS管542的漏极连接并与对应时钟选择电路的第二时钟信号输入端连接，第一NMOS管541的漏极与第一PMOS管542的源极连接并对应时钟选择电路的时钟信号输出端，第二NMOS管543的栅极与第二反相器52的输出端连接，第二PMOS管544的栅极与第三反相器53的输出端连接，第二NMOS管543的源极与第二PMOS管544的漏极连接并与对应时钟选择电路的第一输入端连接，第二NMOS管543的漏极与第二PMOS管544的源极连接并与对应时钟选择电路的时钟信号输出端。

本发明实施例中的时钟选择电路相当于一个“二选一”选择器，其中第一反相器51的输入端与时钟选择电路的时钟选择控制端连接，即与工作模式信号线26，当工作模式信号线26输入触控扫描模式信号，即高电平信号时，第一NMOS管541和第一PMOS管542导通，此时将时钟选择电路的第二时钟信号输入端和时钟信号输出端导通，时钟选择电路输出第二时钟信号，此时工作在触控阶段；而当工作模式信号线26输入触控扫描模式信号，即低电平信号时，第二NMOS管543和第二PMOS管544导通，此时将时钟选择电路的第一时钟信号输入端和时钟信号输出端导通，时钟选择电路输出第一时钟信号，此时工作在显示阶段。

图12为本发明实施例中第一选择电路的电路结构示意图，该第一选择电路和图11所示的时钟选择电路的“二选一”选择电路相比，为一个“一选二”选择电路，即具有一个输入端，两个输出端，具体的，如图12所示，该第一选择电路包括第四反相器61、第五反相器62、第六反相器63、第二传输门组64，以及第一下拉PMOS管65和第二下拉PMOS管66；

第四反相器61的输入端与对应第一选择电路的第一选择控制端，所述第五反相器62的输入端与对应第一选择电路的第一选择控制端，第六反相器63的输入端与第五反相器62的输出端连接；

第二传输门组64包括第三NMOS管641、第三PMOS管642、第四NMOS管643和第四PMOS管644，第三NMOS管641的栅极与第四反相器61的输入端连接，第三PMOS管642的栅极与第四反相器61的输出端连接，第三NMOS管641的源极与第四PMOS管644的漏极连接并与对应第一选择电路的触控扫描信号输出端，第三NMOS管641的漏极与第三PMOS管642的源极连接并对应第一选择电路的第一扫描信号输入端，第四NMOS管643的栅极与第六反相器63的输出端连接，第四PMOS管644的栅极与第五反相器62的输出端连接，第四NMOS管643的源极与第四PMOS管644的漏极连接并对应第一选择电路的第一扫描信号输入端，第四NMOS管643的漏极与第四PMOS管644的源极连接并对应所述第一选择电路的显示扫描信号输出端；

第一下拉PMOS管65的栅极对应第一选择电路的第一选择控制端，第一下拉PMOS管65的源极连接低电平信号线VGL，第一下拉PMOS管65的漏极连接对应第一选择电路的触控扫描信号输出端；

第二下拉PMOS管66的栅极与第五反相器62的输出端连接，第二下拉PMOS管66的源极连接低电平信号线VGL，第二下拉PMOS管66的漏极连接对应所述第一选择电路的显示扫描信号输出端。

本发明实施例中的时钟选择电路相当于一个“一选二”选择器，其中第四反相器61的输入端与第一选择电路的第一选择控制端连接，即与工作模式信号线26连接，当工作模式信号线26输入触控扫描模式信号，即高电平信号时，第三NMOS管641和第三PMOS管642导通，此时将第一选择电路的第一扫描信号输入端和触控扫描信号输出端导通，第一选择电路输出第一触控扫描信号，此时工作在触控阶段，而由于第二下拉PMOS管66存在，显示扫描输出端一直会输出低电平信号；而当工作模式信号线26输入触控扫描模式信号，即低电平信号时，第四NMOS管643和第四PMOS管644导通，此时将第一选择电路的第一扫描信号输入端和显示扫描输出端导通，第一选择电路输出第一显示扫描信号，此时工作在显示阶段，而由于第一下拉PMOS管65存在，触控扫描输出端一直会输出低电平信号，表1为该第一选择电路对应的真值表，其中SW代表第一选择控制端的输入信号，IN表示第一扫描信号输入端的输入信号，G1表示触控扫描输出端的输出信号，而Gout表示显示扫描输出端的输出信号。

表1

图13为本发明实施例中第二选择电路的电路结构示意图，如图13所示，该第二选择电路包括第七反相器71、第八反相器72、第九反相器73，以及至少一个第三传输门组74；

第七反相器71的输入端与对应所述第二选择电路的第二选择控制端连接，第八反相器72的输入端与对应所述第二选择电路的第二选择控制端，第九反相器73的输入端与第八反相器72的输出端连接；

第三传输门组74包括第五NMOS管741、第五PMOS管742、第六NMOS管743和第六PMOS管744，第五NMOS管741的栅极与第七反相器71的输入端连接，第五PMOS管742的栅极与第七反相器71的输出端连接，第五NMOS管741的源极与第五PMOS管742的漏极连接并与对应第二选择电路的触控信号输入端，第五NMOS管741的漏极与第五PMOS管742的源极连接并对应第二选择电路的第一信号输出端，第六NMOS管743的栅极与第八反相器72的输出端连接，第六PMOS管744的栅极与第九反相器73的输出端连接，第六NMOS管743的源极与第六PMOS管744的漏极连接并与对应第二选择电路的第一信号输出端，第六NMOS管743的漏极与第六PMOS管744的源极连接并与对应第二选择电路的公共电压信号输入端。其中第三传输门组的数目和每一行触控电极中触控电极的数目对应，图13所示实施例中，是以每一行触控电极包括有四个触控电极为例，其中共设置有四个第三传输门组，每个第三传输门组的电路结构和连接关系相同。

本发明实施例中的第二选择电路相当于一个“二选一”选择器，其中第七反相器71的输入端与第二选择电路的第二选择控制端连接，具体的，当第二选择控制端输入高电平信号时，第五NMOS管741和第五PMOS管742导通，此时将第二选择电路的触控信号输入端和第一信号输出端导通，第二选择电路输出触控信号，此时工作在触控阶段；而当第二选择控制端输入低电平信号时，第六NMOS管743和第六PMOS管744导通，此时将第二选择电路的公共电压信号输入端和第一信号输出端导通，第二选择电路输出公共电压信号，此时工作在显示阶段。

图14为本发明实施例中锁存器的电路结构示意图，如图14所示，该锁存器包括第十反相器81、第一时钟反相器82、第二时钟反相器83、第十一反相器84和第一薄膜晶体管85，其中第十反相器81的输入端与对应锁存器的第一输入端，第十反相器81的输出端连接所述第一时钟反相器82的第一控制端、第二时钟反相器83的第二控制端；

第一时钟反相器82的输入端和第二控制端均对应锁存器的第一输入端连接，第一时钟反相器82的输出端与所述第二时钟反相器83的输出端连接；

所述第二时钟反相器83的第一控制端与对应所述锁存器的第一输入端，第二时钟反相器83的输入端与第十一反相器84的输出端连接；

第十一反相器84的输入端与第一薄膜晶体管85的输出端连接，第十一反相器84的输出端与对应锁存器的输出端；

第一薄膜晶体管85的控制端对应所述锁存器的第二输入端，第一薄膜晶体管85的输入端与高电平信号输入端VGH连接，该第一薄膜晶体管85可以为N型薄膜晶体管，高电平导通。

本实施例中锁存器具体的针对图5所示实施例中触控扫描电路包括第一移位寄存器和第二移位寄存器,同时分别设置有与上述两个移位寄存器对应的第一选择电路时，其中第十反相器81、第一时钟反相器82的输入端均对应锁存器的第一输入端，也就是与第一移位寄存器的触控扫描信号输出端连接，同时锁存器的第十二反相器84的输入端与第一薄膜晶体管45的输出端连接，第一薄膜晶体管45的栅极对应锁存器的第二输入端,并与第二移位寄存器的触控扫描信号输出端连接。

由于锁存器的第一输入端和第二输入端分别连接两个不同的移位寄存器，不允许其同时输出触控扫描信号，因此该锁存器不允许第一输入端和第二输入端同时输入高电平；当第一移位寄存器输出触控扫描信号G1，锁存器的第一输入端输入高电平时，第一时钟反相器82输出低电平信号，并拉低第十二反相器84输入端的电位，第十二反相器开始输出高电平信号；当第一移位寄存器输出的第一触控扫描信号G1结束，锁存器的第一输入端输入低电平信号时，第二时钟反相器83导通,并与第十二反相器84相互作用，锁存器处于锁存状态，持续输出高电平信号；当第二移位寄存器开始第二输出触控扫描信号Gt，即第一薄膜晶体管45的栅极输入高电平信号时，第一薄膜晶体管导通，将从高电平信号输入端接收到的高电平信号，拉高第三时钟反相器84输入端的电位，第十二反相器84开始输出低电平信号；随后，第二移位寄存器停止输出触控扫描信号Gt，锁存器处于锁存状态，锁存器持续输出低电平信号。本实施例中高电平信号作为锁存器输出的第一控制信号，低电平信号作为锁存器输出的第二控制信号，以H代表高电平信号，L代表低电平信号，第一触控扫描信号G1、第二触控扫描信号Gt和锁存器的输出信号TXC1的真值表如表2所示：

表2

图15为本发明实施例中第三选择电路的结构示意图，如图15所示，该第三选择电路包括第十二反相器91、第七NMOS管92、第七PMOS管93和第八PMOS管94；

第十二反相器91的输入端与第七PMOS管92的栅极连接，并对应第三选择电路的第三选择控制端；

第十二反相器91的输出端与第七NMOS管92的栅极连接；

第七PMOS管93的漏极与第七NMOS管92的漏极连接，并对应第三选择电路的信号输入端IN，第七PMOS管93的源极与第七NMOS管92的源极连接，并对应第三选择电路的信号输出端Gout；

第八PMOS管94的栅极与第十二反相器91的输出端连接，第八PMOS管94的漏极对应第三选择电路的信号输出端Gout，第八PMOS管94的源极与低电平信号线VGL连接。

本发明实施例中，第十二反相器91的输入端对应第三选择电路的选择控制端，也与工作模式信号线连接，该工作模式信号线用于输入工作模式信号SW，当工作模式信号线输入触控扫描模式信号时，即高电平信号时，第七NMOS管92和第七PMOS管93均处于关断状态，同时第八PMOS管处于导通状态，第三选择电路的信号输出端Gout持续输出低电平信号，以关断以与其连接的各个像素单元，减小触控阶段对各像素单元的影响；而当工作模式信号线输入显示扫描模式信号，即低电平信号时，第七NMOS管92和第七PMOS管93均处于导通状态，而第八PMOS管处于关断状态，各第三选择电路的信号输出端输出的信号Gout的输出随第三选择电路的信号输入端的信号IN变化而变化，其中高电平用H表示，低电平用L表示，真值表如表3所示：

表3

显示扫描模式信号

图16为本发明实施例中一种驱动电路的具体电路示意图，如图16所示，其中的，该驱动电路包括两个时钟选择电路251，其选择控制端SW均与工作模式信号线26连接，第一输入端IN1分别与触控阶段的时钟信号线SDCKV1和SDCKV2连接，第二输入端IN2分别与扫描阶段的时钟信号线SDCKV2连接，该两个时钟选择电路251的输出端OUT均与各级移位寄存器VSR1……VSRt连接。

该驱动电路另外还包括触发信号选择电路27，该触发信号选择电路27的选择控制端SW与工作模块信号线26连接，第一输入端IN1与触控触发信号线SDST连接，第二输入端IN2与扫描触发信号线STV连接，输出端OUT与级联的第一个移位寄存器，即VSR1的触发信号输入端IN连接，其他级联的移位寄存器的触发信号输入端IN连接上一级移位寄存器的触发信号输出端NEXT，触发信号选择电路在工作模块信号线26输入显示扫描模式信号时，输出显示触发信号，并在工作模块信号线26输入触控扫描模式信号时，输出触控触发信号。

另外，驱动电路还设置有与每个移位寄存器连接的重置信号线Greset，该重置信号线Greset与各级移位寄存器的重置信号端Reset连接，用于输入重置信号，对移位寄存器进行重置。

对于每一级移位寄存器器，均包括两个时钟信号输入端CKV1和CKV2，在帧显示工作模式下，每一级移位移位寄存器生成显示扫描信号，并通过输出端OUT输出，对于每一组的第一个移位寄存器VSR1和最后一个移位寄存器VSRt，其输出端OUT连接第一选择电路231的输入端IN，而其他移位寄存器的的输出端OUT连接第三选择电路41的输入端IN。上述第一选择电路231和第三选择电路41的选择控制端SW均连接到工作模式信号线26，在工作模式信号线26输出显示扫描模式信号时，各移位寄存器根据时钟信号生成显示扫描信号，其中第一个第一个移位寄存器VSR1和最后一个移位寄存器VSRt将显示扫描信号发送给第一选择电路231，第一选择电路231通过第二输出端OUT2将显示扫描信号发送给扫描线，其他的移位寄存器将显示扫描信号发送给第三选择电路41，由第三选择电路41将显示扫描信号通过输出端OUT发送给扫描线。

在工作模式信号线26输出触控扫描模式信号时，第一个移位寄存器VSR1先根据时钟信号生成第一触控扫描信号，并发送给连接的第一选择电路231，与第一个移位寄存器VSR1连接的第一选择电路231线将第一触控扫描信号G1通过触控信号输出端OUT1发送给锁存器42的第一输入端IN1，此时锁存器42通过输出端OUT开始输出第一控制信号到第二选择电路232的第二选择控制端Select；随后，第二个移位寄存器VSRt根据时钟信号生成第二触控扫描信号，并发送给连接的第一选择电路231，与第一个移位寄存器VSRt连接的第一选择电路231线将第二触控扫描信号Gt通过触控信号输出端OUT1发送给锁存器42的第二输入端IN2，锁存器42在接收到该第二触控扫描信号后停止输出第一控制信号，并开始输出第二控制信号。

本实施例以每行触控电极包括四个触控电极为例，第二选择电路232的触控信号输入端包括相应的4个子端口，用以接收四个触控信号TX1、TX2、TX3和TX4，每个触控信号对应一个触控电极，第二选择电路的公共信号输入端用于接收公共电压信号Vcom，该第二选择电路232在接收第一控制信号时，将四个触控信号分别通过信号输出端OUT1、OUT2、OUT3和OUT4输出给对应的触控电极，以及在接收到第二控制信号时，将公共电压信号Vcom输出给四个触控电极。

在本发明实施例阵列基板的驱动电路的设计方案中，通常包括两种设计方式，其中第一种设计方式是将驱动电路的各级移位寄存器都设置在一侧非显示区域，第二种设计方式是将驱动电路的各级移位寄存器分别设置在两侧分显示区域，例如将驱动偶数行像素单元的移位寄存器设置在第一侧非显示区域，将驱动奇数行像素单元的移位寄存器设置在第二侧非显示区域。

而如上述图6所示实施例中，其中的移位寄存器分为多组，每组移位寄存器对应一个触控扫描电路，因此驱动电路中包括的触控扫描电路的数目可能为至少两个，如图17a所示，可以将上述的至少两个触控扫描电路均设置在阵列基板的第一侧非显示区域，或者是如图17b所示，将上述的至少两个触控扫描电路均设置在阵列基板的第二侧非显示区域，或者如图17c所示的，可以将上述至少两个触控扫描电路设置在阵列基板的第一侧非显示区域和第二侧非显示区域。

其中，如图17B所示，若第一移位寄存器22与触控扫描电路23位于不同侧显示区域，则第一移位寄存器22通过贯穿阵列基板的显示区域的导电走线28与触控扫描电路23连接；或者如图17c所示，如果第二移位寄存器41与触控扫描电路23设置在不同侧非显示区域，则第二移位寄存器41通过贯穿阵列基板的显示区域的导电走线28与触控扫描电路23连接。

本发明实施例还提供了一种触控显示面板包括：彩膜基板，上述任一实施例所述的阵列基板，以及驱动芯片，其中驱动芯片与上述阵列基板上的驱动电路连接。

本发明实施例还提供一种阵列基板的驱动方法。图18为本发明实施例中一种阵列基板的驱动方法的流程示意图，其中的阵列基板包括显示区域和围绕所述显示区域的非显示区域，显示区域设置有呈矩阵排列的像素单元，所述非显示区域设置有驱动电路，驱动电路包括第一移位寄存器，以及与所述第一移位寄存器对应设置的触控扫描电路，如图18所示，该驱动方法包括如下的步骤：

步骤101、第一移位寄存器在阵列基板的帧扫描间隙通过第一扫描信号输出端输出第一触控扫描信号；

步骤102、触控扫描电路根据第一触控扫描信号，通过触控信号输出端输出触控信号。

该驱动方法通过是通过复用显示用的第一移位寄存器，使其在帧扫描间隙，输出第一触控扫描信号，触控扫描电路根据第一触控扫描信号通过触控信号输出端输出触控信号，而上述的第一移位寄存器也可以帧扫描阶段，输出显示扫描信号。由此可见，本发明实施例提供的技术方案通过在帧扫描阶段和帧扫描间隙阶段复用上述的第一移位寄存器，不需要再为帧扫描间隙的触控阶段单独设置移位寄存器，能够有效减少阵列基板非显示区域所需的电路元件数量，减小非显示区域驱动电路所需的版面面积，从而减小非显示区域的宽度，满足用户对窄边框化的需求。

另外，由于本发明实施例第一移位寄存器需要工作在帧扫描过程和帧扫描间隙,因此第一移位寄存器需要输出不同的扫描信号,因此第一移位寄存器可以选择适合的时钟驱动信号,参见图3所示的实施例,在该阵列基板的驱动电路上,还包括与第一移位寄存器连接的时钟信号提供模块25,具体的,具体的,该第一移位寄存器帧扫描过程中，根据时钟信号提供模块提供的第一时钟信号生成第一显示扫描信号,而在帧扫描间隙，第一移位寄存器根据时钟信号提供模块提供的第二时钟信号生成第一触控扫描信号。本发明实施例中，其中的帧扫描过程实际上就是显示帧图像的阶段，因此也可以称为显示阶段，而帧扫描间隙实际上执行触控的阶段，因此也可以称为触控阶段。

本发明上述实施例中，参照图5所述的实施例，其中的触控扫描电路包括第一选择电路和第二选择电路，且其中与第一移位寄存器连接的第一选择电路在所述工作模式信号线输入显示扫描模式信号时，将从所述第一扫描信号输入端接收到的第一显示扫描信号从所述与第一移位寄存器连接的第一选择电路的显示扫描信号输出端输出，以及在工作模式信号线输入触控扫描模式信号时，将从第一扫描信号输入端接收到的第一触控扫描信号从所述与第一移位寄存器连接的第一选择电路的触控扫描信号输出端输出；

第二选择电路根据第二选择控制端接收到的信号类型，控制触控信号输入端接收到的触控信号从第一信号输出端输出，或者控制从所述公共电压信号输入端接收到的公共电压信号从所述第一信号输出端输出。

具体的，如上述图6所示的实施例，其中的第一选择电路的触控扫描信号输出与第二选择电路的第二选择控制端直接连接，此时第二选择电路在接收到第一触控扫描信号的时间段内，控制所述触控信号输入端接收到的触控信号从所述第一信号输出端输出，否则，控制从所述公共电压信号输入端接收到的公共电压信号从所述第一信号输出端输出。图19为本发明实施例中第一种驱动方法的时序图，如图19所示的，其中帧扫描间隙，即工作模式信号线SW输出高电平期间，整个阵列基板工作在触控阶段，此时的第一移位寄存器，即VSR1_1生成第一触控扫描信号G1输出到与其连接的第一选择电路241，第一选择电路将该第一触控扫描信号G1输出给第二选择电路，第二选择电路在接收到第一触控扫描信号G1的时间段内控制输出触控信号Tout，在每行触控电极的数目为m个时，触控信号包括Tout1-Toutm，分别传输给不同的触控电极。

并且，在帧扫描间隙，每组移位寄存器中，第一移位寄存器根据所述时钟信号提供模块提供的第二时钟信号生成第一触控扫描信号的持续时间大于同组的其他移位寄存器生成的触控扫描信号的持续时间。即如图19所示，其中VSR1_1生成的第一触控扫描信号G1的持续时间远大于其他移位寄存生成的触控扫描信号时间。图19所示的实施例中仅以一组移位寄存器为例进行说明，对于设置有多组移位寄存器的情况，各组移位均可以在帧扫描间隙，根据上述驱动方法生成触控扫描信号。

进一步的，参照图7所示，驱动电路还可以包括第二移位寄存器41，该第二移位寄存器41在阵列基板的帧扫描间隙，通过第二扫描信号输出端输出第二触控扫描信号，与上述触控扫描电路仅根据第一触控扫描信号输出触控信号不同，本实施例中，触控扫描电路23用于根据第一触控扫描信号,以及第二触控扫描信号，通过触控信号输出端输出触控信号。

参照图8所示的，本发明实施例提供的第二移位寄存器41同样和时钟信号提供模块25连接，并且同第一移位寄存器22一样，本发明实施例中其中的第二移位寄存器23同样是帧扫描间隙，根据所述时钟信号提供模块提供的第二时钟信号生成第二触控扫描信号，并且第二移位寄存器23在帧扫描过程中，根据时钟信号提供模块25提供的第一时钟信号生成第二显示扫描信号。

参考图9以及图10，本发明实施例中在设置有第二移位寄存器时，其中的触控扫描电路还包括与第二移位寄存器23连接的第一选择电路241，以及锁存器42，具体的，其中与第一移位寄存器22连接的第一选择电路241的触控扫描信号输出端与锁存器42的第一输入端421连接，与第二移位寄存器23连接的第一选择电路241的触控扫描信号输出端与锁存器42的第二输入端423连接，锁存器42的输出端422与第二选择电路24的第二选择控制端247连接；此时，上述驱动方法进一步包括：

与第二移位寄存器连接的第一选择电路在所述工作模式信号线输入显示扫描模式信号时，将第二显示扫描信号从与第二移位寄存器连接的第一选择电路的显示扫描信号输出端输出，以及在所述工作模式信号线输入触控扫描模式信号时，将第二触控扫描信号从与第二移位寄存器连接的第一选择电路的触控扫描信号输出端输出；

锁存器在从第一输入端接收第一触控扫描信号，到从第二输入端接收所述第二扫描信号的时间段，通过锁存器的输出端向第二选择电路的第二选择控制端输出第一控制信号，以及在其他时间段通过锁存器的输出端输出第二控制信号；

第二选择电路在接收第一控制信号时，控制触控信号从第一信号输出端输出，在接收到第二控制信号时，控制公共电压信号从第一信号输出端输出。

图20为本发明实施例中第二种驱动方法的时序图，如图20所示，其中在帧扫描间隙，即工作模式信号线SW输出高电平期间，整个阵列基板工作在触控阶段，此时的第一移位寄存器，即VSR1_1生成第一触控扫描信号G1输出到与其连接的第一选择电路241，第一选择电路将该第一触控扫描信号G1输出给锁存器，锁存器同时根据上述第一触控扫描信号开始输出第一控制信号，即高电平信号，该第一控制信号输出给第二选择电路后，第二选择电路开始将触控信号输入端Tx与第一信号输出端连接，输出触控信号Tout，在每行触控电极的数目为m个时，上述触控信号输入端包括TX1……TXm个子端口，每个子端口对应一个触控电极，而该第一信号输出端也包括Tout1……Toutm个子端口，将触控信号分别传输给不同的触控电极；直到第二移位寄存器，即VSR1_t生成第二触控扫描信号Gt，并传输给锁存器后，锁存器停止输出第一控制信号TXC1，开始输出第二控制信号，即低电平信号，该第二控制信号控制第二选择电路停止输出触控信号，而是将公共电压信号输入端Vcom与第一信号输出端接通，给各个触控电极同时输出公共电压信号。

注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (27)

1.一种阵列基板，其特征在于，包括显示区域和围绕所述显示区域的非显示区域，所述显示区域设置有呈矩阵排列的像素单元，所述非显示区域设置有驱动电路，所述驱动电路包括：

第一移位寄存器，包括第一扫描信号输出端，所述第一移位寄存器用于在所述阵列基板的帧扫描间隙，通过所述第一扫描信号输出端输出第一触控扫描信号；

与所述第一移位寄存器对应设置的触控扫描电路，包括第一扫描信号输入端和触控信号输出端，所述第一扫描信号输入端与所述第一扫描信号输出端连接，用于根据第一触控扫描信号，通过所述触控信号输出端输出触控信号；

与所述第一移位寄存器连接的时钟信号提供模块；

帧扫描过程中，所述第一移位寄存器根据所述时钟信号提供模块提供的第一时钟信号生成第一显示扫描信号；

帧扫描间隙，所述第一移位寄存器根据所述时钟信号提供模块提供的第二时钟信号生成第一触控扫描信号。

2.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板上显示区域的公共电极包括呈矩阵排列的触控电极，每个所述触控电极设置有对应的触控走线，位于同一行的触控电极通过对应的触控走线连接到同一个触控扫描电路的触控信号输出端。

3.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板上位于同一行的触控电极与至少两个连续行的像素单元位置相对应。

4.根据权利要求1所述的阵列基板，其特征在于，所述时钟信号提供模块包括至少一个时钟选择电路，所述时钟选择电路包括时钟选择控制端，第一时钟信号输入端、第二时钟信号输入端和时钟信号输出端，所述时钟选择控制端与工作模式信号线连接，所述时钟选择电路的时钟信号输出端与所述第一移位寄存器连接，所述时钟选择电路在所述工作模式信号线输入帧显示模式信号时，将所述第一时钟信号输入端与所述时钟信号输出端导通，以及在所述工作模式信号线输入触控扫描模式信号时，将所述第二时钟信号输入端与所述时钟信号输出端导通。

5.根据权利要求4所述的阵列基板，其特征在于，所述触控扫描电路包括第一选择电路，以及第二选择电路，所述第一选择电路包括第一选择控制端、第一扫描信号输入端、触控扫描信号输出端和显示扫描信号输出端；

其中，所述第一选择电路与第一移位寄存器连接，所述与第一移位寄存器连接的第一选择电路的第一选择控制端与工作模式信号线连接、第一扫描信号输入端与所述第一移位寄存器的第一扫描信号输出端连接，所述与第一移位寄存器连接的第一选择电路在所述工作模式信号线输入帧显示模式信号时，将从所述第一扫描信号输入端接收到的第一显示扫描信号从所述与第一移位寄存器连接的第一选择电路的显示扫描信号输出端输出，以及在所述工作模式信号线输入触控扫描模式信号时，将从所述第一扫描信号输入端接收到的第一触控扫描信号从所述与第一移位寄存器连接的第一选择电路的触控扫描信号输出端输出；

所述第二选择电路包括第二选择控制端、公共电压信号输入端、触控信号输入端和第一信号输出端，所述公共电压信号输入端与公共信号线连接，所述触控信号输入端与触控信号线连接，所述第一信号输出端与触控走线连接，所述第二选择电路用于根据所述第二选择控制端接收到的信号类型，控制所述触控信号输入端接收到的触控信号从所述第一信号输出端输出，或者控制从所述公共电压信号输入端接收到的公共电压信号从所述第一信号输出端输出。

6.根据权利要求5所述的阵列基板，其特征在于，所述与第一移位寄存器连接的第一选择电路的触控扫描信号输出端与所述第二选择电路的第二选择控制端直接连接，所述第二选择电路用于在接收所述第一触控扫描信号的时间段内，控制所述触控信号输入端接收到的触控信号所述第一信号输出端导出，否则，控制从所述公共电压信号输入端接收到的公共电压信号从所述第一信号输出端导出。

7.根据权利要求5所述的阵列基板，其特征在于，所述驱动电路包括与每行像素单元一一对应的，级联的多个移位寄存器，所述多个移位寄存器分为至少两组；

每组移位寄存器用于驱动至少连续两行像素单元，所述第一移位寄存器为每组移位寄存器中的第一个；

所述每组移位寄存器除第一移位寄存器外的其他移位寄存器均设置有第三选择电路，所述第三选择电路的选择控制端与所述工作模式信号线连接，所述第三选择电路的输入端与所述其他移位寄存器的扫描信号输出端连接，所述第三选择电路的输出端与所述阵列基板的扫描线连接，所述第三选择电路用于在所述工作模式信号线输入帧显示模式信号时，将从所述其他移位寄存器的扫描信号输入端接收到的显示扫描信号从输出端输出。

8.根据权利要求7所述的阵列基板，其特征在于，帧扫描间隙，所述第一移位寄存器根据所述时钟信号提供模块提供的第二时钟信号生成第一触控扫描信号的持续时间大于同组的其他移位寄存器生成的触控扫描信号的持续时间。

9.根据权利要求7所述的阵列基板，其特征在于，所述驱动电路还包括：

第二移位寄存器，包括第二扫描信号输出端，所述第二移位寄存器用于在所述阵列基板的帧扫描间隙，通过所述第二扫描信号输出端输出第二触控扫描信号；

所述触控扫描电路还包括第二扫描信号输入端，所述第二扫描信号输入端与所述第二扫描信号输出端连接，用于根据第一触控扫描信号,以及所述第二触控扫描信号，通过所述触控信号输出端输出触控信号。

10.根据权利要求9所述的阵列基板，其特征在于，所述第二移位寄存器与所述时钟信号提供模块连接；

帧扫描过程中，所述第二移位寄存器根据所述时钟信号提供模块提供的第一时钟信号生成第二显示扫描信号；

帧扫描间隙，所述第二移位寄存器根据所述时钟信号提供模块提供的第二时钟信号生成第二触控扫描信号。

11.根据权利要求10所述的阵列基板，其特征在于，所述触控扫描电路还包括与所述第二移位寄存器连接的第一选择电路，以及锁存器；

其中，所述与第一移位寄存器连接的第一选择电路的触控扫描信号输出端与所述锁存器的第一输入端连接，所述锁存器的输出端与所述第二选择电路的第二选择控制端连接；

所述与第二移位寄存器连接的第一选择电路的第一选择控制端与工作模式信号线连接、第一扫描信号输入端与所述第二移位寄存器的第二扫描信号输出端连接，所述与第二移位寄存器连接的第一选择电路在所述工作模式信号线输入帧显示模式信号时，将从所述第二扫描信号输入端接收到的第二显示扫描信号从所述与第二移位寄存器连接的第一选择电路的显示扫描信号输出端输出，以及在所述工作模式信号线输入触控扫描模式信号时，将从所述第二扫描信号输入端接收到的第二触控扫描信号从所述与第二移位寄存器连接的第一选择电路的触控扫描信号输出端输出，所述与第二移位寄存器连接的第一选择电路触控扫描信号输出端与所述锁存器的第二输入端连接；

所述锁存器在接收到从第一输入端接收第一触控扫描信号，到从所述第二输入端接收所述第二扫描信号的时间段，通过所述锁存器的输出端向所述第二选择电路的第二选择控制端输出第一控制信号，以及在其他时间段通过所述锁存器的输出端向第二选择电路的第二选择控制端输出第二控制信号；

所述第二选择电路用于在所述第二选择控制端接收所述第一控制信号时，控制所述触控信号输入端接收到的触控信号所述第一信号输出端导出，在接收到所述第二控制信号时，控制从所述公共电压信号输入端接收到的公共电压信号从所述第一信号输出端导出。

12.根据权利要求9所述的阵列基板，其特征在于，所述第二移位寄存器为每组移位寄存器中的最后一个；

所述每组移位寄存器除第一移位寄存器和第二移位寄存器外的其他移位寄存器均设置有第三选择电路。

13.根据权利要求4所述的阵列基板，其特征在于，所述时钟选择电路包括第一反相器、第二反相器、第三反相器，以及一个第一传输门组；

所述第一反相器的输入端与对应所述时钟选择电路的时钟选择控制端连接，所述第二反相器的输入端与对应所述时钟选择电路的时钟选择控制端，所述第三反相器的输入端与所述第二反相器的输出端连接；

所述第一传输门组包括第一NMOS管、第一PMOS管、第二NMOS管和第二PMOS管，所述第一NMOS管的栅极与所述第一反相器的输入端连接，所述第一PMOS管的栅极与所述第一反相器的输出端连接，所述第一NMOS管的源极与所述第一PMOS管的漏极连接并与对应所述时钟选择电路的第二时钟信号输入端连接，所述第一NMOS管的漏极与所述第一PMOS管的源极连接并对应所述时钟选择电路的时钟信号输出端，所述第二NMOS管的栅极与所述第二反相器的输出端连接，所述第二PMOS管的栅极与所述第三反相器的输出端连接，所述第二NMOS管的源极与所述第二PMOS管的漏极连接并与对应所述时钟选择电路的第一输入端连接，所述第二NMOS管的漏极与所述第二PMOS管的源极连接并与对应所述时钟选择电路的时钟信号输出端。

14.根据权利要求5所述的阵列基板，其特征在于，所述第一选择电路包括：

第四反相器、第五反相器、第六反相器、第二传输门组，以及第一下拉PMOS管和第二下拉PMOS管；

所述第四反相器的输入端对应所述第一选择电路的第一选择控制端，所述第五反相器的输入端与对应所述第一选择电路的第一选择控制端，所述第六反相器的输入端与所述第五反相器的输出端连接；

所述第二传输门组包括第三NMOS管、第三PMOS管、第四NMOS管和第四PMOS管，所述第三NMOS管的栅极与所述第四反相器的输入端连接，所述第三PMOS管的栅极与所述第四反相器的输出端连接，所述第三NMOS管的源极与所述第四PMOS管的漏极连接并对应所述第一选择电路的触控扫描信号输出端，所述第三NMOS管的漏极与所述第三PMOS管的源极连接并对应所述第一选择电路的第一扫描信号输入端，所述第四NMOS管的栅极与所述第六反相器的输出端连接，所述第四PMOS管的栅极与所述第五反相器的输出端连接，所述第四NMOS管的源极与所述第四PMOS管的漏极连接并对应所述第一选择电路的第一扫描信号输入端，所述第四NMOS管的漏极与所述第四PMOS管的源极连接并对应所述第一选择电路的显示扫描信号输出端；

所述第一下拉PMOS管的栅极对应所述第一选择电路的第一选择控制端，所述第一下拉PMOS管的源极连接低电平信号线，所述第一下拉PMOS管的漏极连接对应所述第一选择电路的触控扫描信号输出端；

所述第二下拉PMOS管的栅极与所述第五反相器的输出端连接，所述第二下拉PMOS管的源极连接低电平信号线，所述第二下拉PMOS管的漏极连接对应所述第一选择电路的显示扫描信号输出端。

15.根据权利要求5所述的阵列基板，其特征在于，所述第二选择电路包括：第七反相器、第八反相器、第九反相器，以及至少一个第三传输门组；

所述第七反相器的输入端与对应所述第二选择电路的第二选择控制端，所述第八反相器的输入端与对应所述第二选择电路的第二选择控制端，所述第九反相器的输入端与所述第八反相器的输出端连接；

所述第三传输门组包括第五NMOS管、第五PMOS管、第六NMOS管和第六PMOS管，所述第五NMOS管的栅极与所述第七反相器的输入端连接，所述第五PMOS管的栅极与所述第七反相器的输出端连接，所述第五NMOS管的源极与所述第五PMOS管的漏极连接并与对应所述第二选择电路的触控信号输入端，所述第五NMOS管的漏极与所述第五PMOS管的源极连接并对应所述第二选择电路的第一信号输出端，所述第六NMOS管的栅极与所述第八反相器的输出端连接，所述第六PMOS管的栅极与所述第九反相器的输出端连接，所述第六NMOS管的源极与所述第六PMOS管的漏极连接并与对应所述第二选择电路的第一信号输出端，所述第六NMOS管的漏极与所述第六PMOS管的源极连接并与对应所述第二选择电路的公共电压信号输入端。

16.根据权利要求11所述的阵列基板，其特征在于，所述锁存器包括第十反相器、第一时钟反相器、第二时钟反相器、第十一反相器和第一薄膜晶体管，其中所述第十反相器的输入端与对应所述锁存器的第一输入端，所述第十反相器的输出端连接所述第一时钟反相器的第一控制端、第二时钟反相器的第二控制端；

所述第一时钟反相器的输入端和第二控制端均对应所述锁存器的第一输入端，所述第一时钟反相器的输出端与所述第二时钟反相器的输出端连接；

所述第二时钟反相器的第一控制端与对应所述锁存器的第一输入端，所述第二时钟反相器的输入端与所述第十一反相器的输出端连接；

所述第十一反相器的输入端与所述第一薄膜晶体管的输出端连接，所述第十一反相器的输出端与对应所述锁存器的输出端；

所述第一薄膜晶体管的控制端对应所述锁存器的第二输入端，所述第一薄膜晶体管的输入端与低电平信号输入端连接。

17.根据权利要求12所述的阵列基板，其特征在于，所述第三选择电路包括第十二反相器、第七NMOS管、第七PMOS管和第八PMOS管；

所述第十二反相器的输入端与所述第七PMOS管的栅极连接，并对应第三选择电路的第三选择控制端；

所述第十二反相器的输出端与所述第七NMOS管的栅极连接；

所述第七PMOS管的漏极与所述第七NMOS管的漏极连接，并对应所述第三选择电路的信号输入端，所述第七PMOS管的源极与所述第七NMOS管的源极连接，并对应所述第三选择电路的信号输出端；

所述第八PMOS管的栅极与所述第十二反相器的输出端连接，所述第八PMOS管的漏极对应所述第三选择电路的信号输出端，所述第八PMOS管的源极与低电平信号线连接。

18.根据权利要求1或9所述的阵列基板，其特征在于，所述驱动电路包括至少两个触控扫描电路，分别设置在所述阵列基板的第一侧非显示区域和/或所述阵列基板的第二侧非显示区域。

19.根据权利要求18所述的阵列基板，其特征在于，若所述第一移位寄存器或第二移位寄存器与所述触控扫描电路设置在不同侧非显示区域，则所述第一移位寄存器或所述第二移位寄存器通过贯穿所述阵列基板的显示区域的导电走线与所述触控扫描电路连接。

20.一种触控显示面板，其特征在于，包括彩膜基板、权利要求1-19任一所述的阵列基板和驱动芯片，所述驱动芯片与所述阵列基板上的驱动电路连接。

21.一种阵列基板的驱动方法，其特征在于，所述阵列基板包括显示区域和围绕所述显示区域的非显示区域，所述显示区域设置有呈矩阵排列的像素单元，所述非显示区域设置有驱动电路，所述驱动电路包括第一移位寄存器，以及与所述第一移位寄存器对应设置的触控扫描电路，所述方法包括：

所述第一移位寄存器在所述阵列基板的帧扫描间隙通过第一扫描信号输出端输出第一触控扫描信号；

所述触控扫描电路根据第一触控扫描信号，通过触控信号输出端输出触控信号；

所述第一移位寄存器在帧扫描间隙，根据时钟信号提供模块提供的第二时钟信号生成第一触控扫描信号；

所述第一移位寄存器在帧扫描过程中，根据时钟信号提供模块提供的第一时钟信号生成第一显示扫描信号，并通过所述第一扫描信号输出端输出所述第一显示扫描信号。

22.根据权利要求21所述的驱动方法，其特征在于，所述触控扫描电路包括第一选择电路和第二选择电路；所述第二选择电路包括第二选择控制端、公共电压信号输入端、触控信号输入端和第一信号输出端；

与所述第一移位寄存器连接的第一选择电路在工作模式信号线输入帧显示模式信号时，将从所述第一扫描信号输出端接收到的第一显示扫描信号从所述与第一移位寄存器连接的第一选择电路的显示扫描信号输出端输出，以及在工作模式信号线输入触控扫描模式信号时，将从所述第一扫描信号输出端接收到的第一触控扫描信号从所述与第一移位寄存器连接的第一选择电路的触控扫描信号输出端输出；

所述第二选择电路根据所述第二选择控制端接收到的信号类型，控制所述触控信号输入端接收到的触控信号从所述第一信号输出端输出，或者控制从公共电压信号输入端接收到的公共电压信号从所述第一信号输出端输出。

23.根据权利要求22所述的驱动方法，其特征在于，所述与第一移位寄存器连接的第一选择电路的触控扫描信号输出与所述第二选择电路的第二选择控制端直接连接，所述第二选择电路在接收所述第一触控扫描信号的时间段内，控制所述触控信号输入端接收到的触控信号从所述第一信号输出端输出，否则，控制从所述公共电压信号输入端接收到的公共电压信号从所述第一信号输出端输出。

24.根据权利要求23所述的驱动方法，其特征在于，帧扫描间隙，所述第一移位寄存器根据所述时钟信号提供模块提供的第二时钟信号生成第一触控扫描信号的持续时间大于同组的其他移位寄存器生成的触控扫描信号的持续时间。

25.根据权利要求22所述的驱动方法，其特征在于，所述驱动电路还包括第二移位寄存器，所述第二移位寄存器在所述阵列基板的帧扫描间隙，通过第二扫描信号输出端输出第二触控扫描信号；

触控扫描电路具体用于根据第一触控扫描信号,以及所述第二触控扫描信号，通过所述触控信号输出端输出触控信号。

26.根据权利要求25所述的驱动方法，其特征在于，所述第二移位寄存器在帧扫描间隙，根据所述时钟信号提供模块提供的第二时钟信号生成第二触控扫描信号；

所述方法还包括：

所述第二移位寄存器在帧扫描过程中，根据所述时钟信号提供模块提供的第一时钟信号生成第二显示扫描信号。

27.根据权利要求26所述的驱动方法，其特征在于，所述触控扫描电路还包括与所述第二移位寄存器连接的第一选择电路，以及锁存器；

其中，所述与第一移位寄存器连接的第一选择电路的触控扫描信号输出端与所述锁存器的第一输入端连接，所述与第二移位寄存器连接的第一选择电路的触控扫描信号输出端与所述锁存器的第二输入端连接，所述锁存器的输出端与所述第二选择电路的第二选择控制端连接；

所述方法还包括：

所述与第二移位寄存器连接的第一选择电路在所述工作模式信号线输入帧显示模式信号时，将第二显示扫描信号从所述与第二移位寄存器连接的第一选择电路的显示扫描信号输出端输出，以及在所述工作模式信号线输入触控扫描模式信号时，将第二触控扫描信号从所述与第二移位寄存器连接的第一选择电路的触控扫描信号输出端输出；

所述锁存器在从第一输入端接收第一触控扫描信号，到从所述第二输入端接收所述第二扫描信号的时间段，通过所述锁存器的输出端向所述第二选择电路的第二选择控制端输出第一控制信号，以及在其他时间段通过所述锁存器的输出端输出第二控制信号；

所述第二选择电路在接收所述第一控制信号时，控制所述触控信号从所述第一信号输出端输出，在接收到所述第二控制信号时，控制所述公共电压信号从所述第一信号输出端输出。