CN108873550A - 一种阵列基板和电子纸显示装置 - Google Patents

Abstract

本发明实施例公开了一种阵列基板和电子纸显示装置。阵列基板包括：多条沿第一方向排列且沿第二方向延伸的数据线，第一方向与第二方向相交；多条沿第二方向排列且沿第一方向延伸的扫描线；在第一方向上，数据线连续划分为多组数据线组，同一组数据线组中的各数据线相互电连接，且每组数据线组通过一条扇出走线电连接至位于非显示区的驱动电路，数据线组在由显示区的中间向两边的排布方向上，后一组数据线组中的数据线的条数小于或等于前一组数据线组中的数据线的条数，且存在至少一组数据线组中的数据线的条数小于相邻的数据线组中的数据线的条数。本发明实施例改善了数据线电阻失配的问题，实现了超长电子纸窄边框设计。

Description

一种阵列基板和电子纸显示装置

技术领域

本发明实施例涉及显示技术，尤其涉及一种阵列基板和电子纸显示装置。

背景技术

电子纸(E－Paper)是一种超薄、超轻的显示屏，其可以理解为“像纸一样薄、及可擦写的显示器”。电子纸通过调控像素电极和公共电极之间电场的变化来控制电泳膜中有色电泳粒子移动的位置，其中，通过控制有色电泳粒子移动的位置可以控制其对环境光的反射和吸收情况，从而获得显示所需的亮度，而在显示器中的每个区域都加十适当的电压后，就可以获得所需的反射区和吸收区图案，进而实现电子纸的图像显示。

目前，针对超长电子纸，存在数据驱动信号传输过程中显示屏中心扇出走线上的负载电阻远远小于显示屏两端扇出走线上的负载电阻的问题，因而显示屏中心数据线和显示屏两端数据线传输信号的延迟差异过大，导致严重的数据线电阻失配，进而造成电子纸分屏(显示不连续的同一图像)。同时，由于超长电子纸数据线的数量过多，从而在扇出区连接数据线的扇出走线的数量大大增加，由此导致超长电子纸的边框过宽，大幅降低了屏占比，阻碍超长电子纸的发展。

发明内容

本发明提供一种阵列基板和电子纸显示装置，以改善电子纸数据线电阻失配的问题，同时窄化电子纸的边框。

一方面，本发明实施例提供了一种阵列基板，包括：

显示区和围绕所述显示区的非显示区；

多条沿第一方向排列且沿第二方向延伸的数据线，所述数据线贯穿所述显示区，所述第一方向与所述第二方向相交；

多条沿所述第二方向排列且沿所述第一方向延伸的扫描线，所述扫描线贯穿所述显示区；

在所述第一方向上，所述数据线连续划分为多组数据线组，每组所述数据线组包括至少一条所述数据线，同一组所述数据线组中的各所述数据线相互电连接，且每组所述数据线组通过一条扇出走线电连接至位于所述非显示区的驱动电路，其中，所述数据线组在由所述显示区的中间向两边的排布方向上，后一组所述数据线组中的所述数据线的条数小于或等于前一组所述数据线组中的所述数据线的条数，且存在至少一组所述数据线组中的所述数据线的条数小于相邻的所述数据线组中的所述数据线的条数。

另一方面，本发明实施例还提供了一种电子纸显示装置，包括上述第一方面所述的阵列基板。

本发明实施例将数据线在其排列方向上连续划分为多组数据线组，同一组数据线组中的各数据线相互电连接，不同组数据线组中的数据线相绝缘，且每组数据线组中的数据线通过一条扇出走线电连接至位于非显示区的驱动电路，由此大大减少了连接数据线的扇出走线的数量，进而减少了扇出走线在第二方向上的布线面积，可窄化电子纸的边框。同时，数据线组在由显示区的中间向两边的排布方向上，后一组数据线组中的数据线的条数小于或等于前一组数据线组中的数据线的条数，且存在至少一组数据线组中的数据线的条数小于相邻的数据线组中的数据线的条数，通过上述设置，必然使得与显示屏中心(或中部)每条扇出走线电连接的数据线的数量，大于与显示屏两端每条扇出走线电连接的数据线的数量，进而在数据驱动信号传输过程中显示屏中心数据线组上的负载电阻大于显示屏两端数据线组上的负载电阻，即等效增加显示屏中心扇出走线对应的数据线上的负载电阻，从扇出走线及数据线整体上平衡了显示屏中心和显示屏两端在数据驱动信号传输过程中的负载电阻，改善了因显示屏中心扇出走线上的负载电阻和显示屏两端扇出走线上的负载电阻差异过大而导致的数据线电阻失配的问题。

附图说明

图1为本发明实施例提供的一种阵列基板的结构示意图；

图2为本发明实施例提供的阵列基板上的数据线及扇出走线分布示意图；

图3为本发明实施例提供的又一种阵列基板上的数据线及扇出走线分布示意图；

图4为本发明实施例提供的一组数据线组与对应像素的结构示意图；

图5为本发明实施例提供的又一种一组数据线组与对应像素的结构示意图；

图6为本发明实施例提供的又一种一组数据线组与对应像素的结构示意图；

图7为本发明实施例提供的一种阵列基板上显示区的分布示意图；

图8为本发明实施例提供的第二显示区中数据线组与像素的结构示意图；

图9为本发明实施例提供的电子纸显示装置的结构示意图。

具体实施方式

下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。

图1为本发明实施例提供的一种阵列基板的结构示意图；图2为本发明实施例提供的阵列基板上的数据线分布示意图。其中，图2仅示例性地引出扇出走线20，以示出扇出走线20和数据线组10的连接关系，并非扇出走线20的实际设置。如图1和图2所示，该阵列基板包括：

显示区100和围绕显示区100的非显示区200；

多条沿第一方向X排列且沿第二方向Y延伸的数据线1，数据线1贯穿显示区100，第一方向X与第二方向Y相交；

多条沿第二方向Y排列且沿第一方向X延伸的扫描线2，扫描线2贯穿显示区100；

在第一方向X上，数据线1连续划分为多组数据线组10，每组数据线组10包括至少一条数据线1，同一组数据线组10中的各数据线1相互电连接，且每组数据线组10通过一条扇出走线20电连接至位于非显示区200的驱动电路30，其中，数据线组10在由显示区100的中间向两边的排布方向上，后一组数据线组10中的数据线1的条数小于或等于前一组数据线组10中的数据线1的条数，且存在至少一组数据线组10中的数据线1的条数小于相邻的数据线组10中的数据线1的条数。

本实施例可通过增加数据线组10中相互电连接的数据线1的条数，增大数据线组10对数据驱动信号的负载电阻。本实施例对每组数据线组10中数据线之间1的电连接情况不作限制，每组数据线组10中数据线1可以相互串联，也可以部分并联，只要数据线组10通过对应的一条扇出走线20连接至驱动电路30后，在数据驱动信号传输过程中数据线组10上的负载电阻增大即可。同时，由于存在至少一组数据线组10中的数据线1的条数小于相邻的数据线组10中的数据线1的条数，因此，必然存在包括至少两条数据线1的数据线组10，而且每组数据线组连接一条扇出走线20，进而相对减少了扇出走线20的数量，从而减少了扇出走线在第二方向Y上的布线面积，可窄化阵列基板的边框，进而窄化电子纸的边框。

另外，数据线组10可根据在数据驱动信号传输过程中扇出走线上的负载电阻的分布情况进行划分。具体的，扇出走线20上的负载电阻较小时，对应的数据线组10可包括较多的数据线1；扇出走线20上的负载电阻较大时，对应的数据线组10可包括较少的数据线1；连续多条扇出走线20上的负载电阻相差不大时(例如最大负载电阻与最小负载电阻的比值小于5)，对应的数据线组10均可包括相同条数的数据线1。由此，可弥补显示屏中间与两端的扇出走线20上的负载电阻的差异。示例性的，参考图1和图2，数据线组10可包括第一数据线组101、第二数据线组102和第三数据线组103，其中，第一数据线组101位于显示区100中间，第二数据线组102靠近显示区100的两端，第三数据线组103位于显示区100的两端；第一数据线组101包括三条数据线1，第二数据线组102包括两条数据线1，第三数据线组10包括一条数据线1。对应显示区中部的多个扇出走线20上的负载电阻相差不大，因此，与第一数据线组101相邻的几个数据线组10可与第一数据线组101的结构相同；第二数据线组102中数据线的条数小于第一数据线组101且大于第三数据线组103，可起到整体上负载电阻分布的过度作用，使整体上负载电阻分布较均匀，减小数据线1之间信号传输延迟的落差；第三数据线组103仅包括一条数据线1，可简化数据线组10的划分，且单根数据线上的负载电阻小，因此，在整体上负载电阻分布较均匀时，各数据线1上传输信号的延迟较小。

本实施例将数据线在其排列方向上连续划分为多组数据线组，同一组数据线组中的各数据线相互电连接，不同组数据线组中的数据线相绝缘，且每组数据线组中的数据线通过一条扇出走线电连接至位于非显示区的驱动电路，由此大大减少了连接数据线的扇出走线的数量，进而减少了扇出走线在第二方向上的布线面积，可窄化电子纸的边框。同时，数据线组在由显示区的中间向两边的排布方向上，后一组数据线组中的数据线的条数小于或等于前一组数据线组中的数据线的条数，且存在至少一组数据线组中的数据线的条数小于相邻的数据线组中的数据线的条数，通过上述设置，必然使得与显示屏中心(或中部)每条扇出走线电连接的数据线的数量，大于与显示屏两端每条扇出走线电连接的数据线的数量，进而在数据驱动信号传输过程中显示屏中心数据线组上的负载电阻大于显示屏两端数据线组上的负载电阻，即等效增加显示屏中心扇出走线对应的数据线上的负载电阻，从扇出走线及数据线整体上平衡了显示屏中心和显示屏两端在数据驱动信号传输过程中的负载电阻，改善了因显示屏中心扇出走线上的负载电阻和显示屏两端扇出走线上的负载电阻差异过大而导致的数据线电阻失配的问题。

可选的，继续参考图2，同一组数据线组10中的各数据线1通过连接线3电连接。其中，连接线3可与数据线1在同一工艺中形成。同一组数据线组10中的各数据线1可通过连接线3首尾依次电连接，即数据线1之间通过连接线3相互串联，此时，不仅可便于数据线1之间的电连接，简化电连接设计，还可以将连接线3设置于非显示区，避免连接线3对显示区内信号线布线的影响以及对显示区内的信号造成信号干扰。

可选的，扇出走线20电连接至靠近驱动电路的连接线3或数据线1靠近驱动电路的一端。此时，可避免扇出走线20延伸至显示区而对显示区内信号线布线的影响以及对显示区内的信号造成信号干扰。另外，扇出走线20与数据线组10上的连接点位置不同，也可以影响数据线组10上的负载电阻的大小。示例性的，如图2所示，当扇出走线20电连接至第一数据线组101的连接线3(包括连接线3与数据线端点的连接处)上时，数据驱动信号经扇出走线20达到第一数据线组101时分两路传输，而如图3所示，当扇出走线20电连接至第一数据线组101的数据线1的一端(不包括连接线3与数据线端点的连接处)上时，数据驱动信号经扇出走线20达到第一数据线组101时仅为一路传输，此时，扇出走线20电连接至连接线3时的第一数据线组101上的负载电阻小于扇出走线20电连接至数据线1一端时的第一数据线组101上的负载电阻。因此，本发明实施例同时可根据扇出走线20与数据线组10的连接点的位置关系进一步调节数据线组10上的负载电阻。

可选的，在第一方向X上，数据线组10关于显示区100的中心线(图中未示出)对称分布。例如，关于显示区100的中心线对称的两个数据线组10相同，即两个数据线组10中的数据线1的数量相同，数据线之间的连接关系相同，数据线组10与扇出走线20电连接点的位置相同；或者，关于显示区100的中心线对称的两个数据线组上的负载电阻相同。由此，可提高数据线组上的负载电阻从显示区中间向两边排布的均一性。

基于上述实施例，若每行像素均与一条扫描线电连接，则同一行像素中同一数据线组对应的多个像素输入的数据信号始终相同，导致电子纸的分辨率降低。基于此，考虑到电子纸属于反射型显示，没有开口率的限制，因此每行像素可以对应设置至少两条扫描线，使每行像素中同一数据线组对应的像素分别与不同的扫描线电连接，由此，在扫描线逐行扫描时，数据线可对应输入不同的数据信号，由此可实现单独为每个像素提供数据信号，提高电子纸的分辨率。

图4为本发明实施例提供的一组数据线组与对应像素的结构示意图。可选的，如图4所示，本发明的阵列基板还包括多个像素4，位于显示区，在沿第一方向X排列的任一行像素4中，每个像素4和一条数据线1直接电连接，且和同一组数据线组电连接的像素4分别与不同的扫描线2电连接。可选的，每个像素4包括至少一个开关管41，且存在一个开关管41与对应的扫描线2和数据线1电连接，实现像素4与扫描线2和数据线1的电连接。其中，开关管41可以为薄膜晶体管，开关管41包括栅极、源极和漏极，栅极与扫描线2电连接，源极与数据线1电连接，漏极与像素4的像素电极电连接。

可选的，扫描线2贯穿一行像素4，即扫描线2与像素4交叠设置。由于电子纸属于反射型显示，无需背光源，不存在扫描线2遮光的问题，因此扫描线2贯穿像素4设置，可以在扫描线之间留有足够的间隙来设置开关管，避免与扫描线同层设置的开关管的栅极与相邻的至少两条扫描线电连接。

可选的，在任一行像素中，数据线组中的各数据线分别与至少一个对应的像素(像素中的一个开关管)直接电连接。示例性的，在任一行像素中，数据线组中的至少一条数据线与对应的相邻两个像素直接电连接。可选的，当数据线组与一行像素中的偶数个像素电连接时，该数据线组中的每条数据线可均与偶数个像素中相邻两个像素直接电连接，例如图4中，数据线组包括三条数据线1，该数据线组与一行像素中的六个像素4电连接，每条数据线1分别与相邻两个像素4直接电连接。另外，当数据线组与一行像素中的奇数个像素电连接时，该数据线组中的一条数据线可以该行像素中的一个像素直接电连接，其余每条数据线可均与相邻两个像素直接电连接。由此，可减少数据线的数量。特别的，当数据线组仅包括一条数据线时，若该数据线与对应的相邻两个像素直接电连接，则可相应减少从单独一条数据线上引出的扇出走线的数量，从而可进一步窄化电子纸的边框。

上述实施例中，在任一行像素中，贯穿像素的扫描线的数量应不小于数据线组所电连接的像素的最大像素数量，以使同一组数据线组中的数据线可与不同的扫描线电连接，可选的，贯穿像素的扫描线的数量等于数据线组所电连接的像素的最大像素数量，以减少扫描线的数量。可选的，任一行像素贯穿有沿第二方向排列的M条扫描线，在沿第二方向排列的任一列像素中，每个像素与贯穿像素的第k条扫描线电连接，其中，M≥2，1≤k≤M。例如图4中，任一行像素4贯穿有沿第二方向Y排列的6条扫描线2，在第一列像素4中，每个像素4与贯穿该像素4的第1条扫描线2电连接，在第二列像素4中，每个像素4与贯穿该像素4的第2条扫描线2电连接，……，在第六列像素4中，每个像素4与贯穿该像素4的第6条扫描线2电连接。另外，对于电连接的像素的数量小于对应扫描线数量的数据线组，该数据线组电连接的各列像素也可满足上述像素与扫描线的连接关系。通过上述设置，不仅可以降低整面像素的制备难度，而且针对每列像素，由于上下相邻两个像素电连接的扫描线之间均间隔相同数量的扫描线，因此，可以为每列像素对应的数据线等间隔地输入数据驱动信号，简化了驱动设计。

本发明实施例中，每个像素可包括一个开关管，与同一组数据线组电连接的开关管沿第二方向排布。此时，通过在每个像素中仅设置一个开关管，每个像素可以有更多的面积来设置存储电容，以增大存储电容，从而提高了像素的电压保持率，使得阵列基板可以采用更低的显示驱动频率，降低功耗。另外，与同一组数据线组电连接的开关管沿第二方向排布，即开关管按扫描线的排列方向设置，由此可使得开关管靠近与其电连接的扫描线设置，并与其对应的扫描线直接电连接，可避免开关管通过跨桥结构与对应的扫描线电连接，也可避免开关管与其他扫描线相短接。示例性的，继续参考图4，与同一组数据线组电连接的开关管41沿第二方向Y逐一排布，在第二方向Y上，扫描线2与开关管41交替设置，每个开关管41与其相邻的一条扫描线2电连接。另外，参考图5，与同一组数据线组电连接的开关管41沿第二方向Y排布时，也可两两设置于相邻两条扫描线2之间的同一间隙中，前两个开关管41与后两个开关管41之间可间隔两条扫描线41，同一间隙的两个开关管41中，一个开关管41与相邻的一条扫描线2电连接，另一个开关管41与相邻的另一条扫描线2电连接。

可选的，参考图4或图5，在沿第二方向Y排列的任一列像素4中，各像素4的结构相同。其中，各像素4的结构相同包括各像素4中开关管41的结构相同，以及开关管41在其像素4中的位置相同。由此可降低整面像素的制备难度。

本发明实施例中，每个像素也可包括多个开关管，如图6所示，其中一个开关管41与对应的扫描线2和数据线1电连接，其他开关管41均与数据线1绝缘，不同像素4中的开关管的排布相同。本实施例通过在每个像素4中设置多个开关管41，且各像素4中的开关管41的排布相同，使得整面像素都可以使用相同的掩膜图案制备，降低了掩膜板的制作成本，降低了整面像素的制备难度。

可选的，每个像素中的开关管的数量与贯穿同一行像素的扫描线的数量相同。此时，在电连接最多像素的数据线组中，不同像素刚好可通过对应不同位置处的开关管与不同的扫描线电连接，由此在同一组数据线组所电连接的一行像素中不存在两个像素输入的数据信号始终相同的情况，也不用设置更多的开关管，可避免增加工艺成本。示例性的，参考图6，每个像素4包括6个开关管41，一行像素4贯穿有6条扫描线2，图示数据线组包括3条数据线1，该数据线组与一行像素中的6个像素4电连接；对于每行像素，第一个像素的右一(右侧第一个，以下类推)开关管与第一条扫描线及数据线组电连接，第二个像素的左一开关管与第二条扫描线及数据线组电连接，第三个像素的右二开关管与第三条扫描线及数据线组电连接，第四个像素的左二开关管与第四条扫描线及数据线组电连接，第五个像素的右三开关管与第五条扫描线及数据线组电连接，第六个像素的左三开关管与第六条扫描线及数据线组电连接。

可选的，继续参考图6，同一像素4中的开关管41沿第二方向Y排布，即开关管按扫描线的排列方向设置，由此可使得开关管靠近与其电连接的扫描线设置，并与其对应的扫描线直接电连接，可避免开关管通过跨桥结构与对应的扫描线电连接，也可避免开关管与其他扫描线相短接。

可选的，任一行像素贯穿有沿第二方向排列的M条扫描线，每个像素中的开关管分别与不同的扫描线电连接，在沿第二方向排列的任一列像素中，每个像素中与贯穿像素的第k条扫描线电连接的开关管，与数据线直接电连接，其中，M≥2，1≤k≤M。通过该设置，不仅可以降低整面像素的制备难度，而且针对每列像素，由于上下相邻两个像素电连接的扫描线之间均间隔相同数量的扫描线，因此，可以为每列像素对应的数据线等间隔地输入数据驱动信号，简化了驱动设计。示例性的，参考图6，任一行像素4贯穿有沿第二方向Y排列的6条扫描线2，在第一列像素4中，每个像素4中与贯穿该像素4的第1条扫描线2电连接的开关管41与数据线1直接电连接，在第二列像素4中，每个像素4中与贯穿该像素4的第2条扫描线2电连接的开关管41与数据线1直接电连接，……，在第六列像素4中，每个像素4中与贯穿该像素4的第6条扫描线2电连接的开关管41与数据线1直接电连接。

示例性的，如图7所示，在第一方向X上，上述显示区包括位于显示区中部的第一显示区A和位于第一显示区A两边的第二显示区B；

其中，位于第一显示区A中的数据线组的数据线的数量，大于位于第二显示区B中的数据线组的数据线的数量。位于同一显示区(第一显示区A或第二显示区B)中的不同数据线组的数据线的数量相同或不同。

可选的，位于第一显示区A的不同像素中的开关管的排布相同，位于第二显示区B的不同像素中的开关管的排布相同。

示例性的，可参考图4-图6，每行像素贯穿有6条扫描线2，位于第一显示区的每组数据线组包括3条数据线1，每组数据线组与6列像素4电连接，每条数据线1与对应的相邻两列像素4(像素4中的开关管41)直接电连接。另外，参考图8，位于第二显示区的每组数据线组10包括1条数据线1，数据线1与对应的一列或相邻两列像素4(像素4中的开关管41)直接电连接。

示例性的，每行像素贯穿有8条扫描线(可参考图4-图6进行相应设置)，位于第一显示区的每组数据线组包括4条数据线，每组数据线组与8列像素4电连接，每条数据线1与对应的相邻两列像素4直接电连接。另外，位于第二显示区的每组数据线组包括1条数据线，数据线与对应的一列或相邻两列像素(像素中的开关管)直接电连接。

需要说明的是，本发明的技术方案包括但不限于上述示例，每行像素也可贯穿有更多条扫描线，扫描线的数量受工艺、布线面积和负载电阻的限制，在满足整体负载电阻均匀性的条件下，可尽可能多的设置扫描线，相应的一组数据线组包括的数据线的数量也会增加，进而可以更多地减少扇出走线的数量，可进一步窄化电子纸的边框。可选的，像素还包括有源层，当有源层为非晶硅有源层时，每个像素的开关管的数量小于或等于6，此时贯穿每行像素的扫描线的数量小于或等于6；当有源层为低温多晶硅有源层时，每个像素的开关管的数量小于或等于16，此时贯穿每行像素的扫描线的数量小于或等于16。

可选的，上述第一显示区的面积占显示区面积的50％～90％。由此，可使最大负载电阻与最小负载电阻的比值小于5，以减小整体负载电阻的差异，改善数据线电阻失配的问题。

可选的，第一显示区和第二显示区共同显示同一图像或分别显示不同图像。根据需求可向第一显示区的数据线和第二显示区的数据线输入同一图像的数据信号或不同图像的数据信号，使得电子纸可显示同一图像，也可同时显示不同图像。

本发明实施例还提供了一种电子纸显示装置，包括上述实施例提供的阵列基板。该电子纸显示装置可以是电子纸标签、电子阅读器(电子书)、电子价格牌、工业仪器仪表和动态显示广告牌等。

示例性的，图9为本发明实施例提供的一种电子纸显示装置的结构示意图。如图9所示，该电子纸显示装置包括阵列基板11、电泳膜12和公共电极层13，电泳膜12位于阵列基板11和公共电极层13之间；阵列基板11上设置有像素电极111，电泳膜12中包括多种电泳粒子121，通过像素电极111和公共电极层13之间的电场可以控制电泳粒子121移动的位置，通过电泳粒子121移动的位置控制光的反射情况，从而使电子纸显示装置显示所需图像。

注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整、相互结合和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (26)

1.一种阵列基板，其特征在于，包括：

显示区和围绕所述显示区的非显示区；

多条沿第一方向排列且沿第二方向延伸的数据线，所述数据线贯穿所述显示区，所述第一方向与所述第二方向相交；

多条沿所述第二方向排列且沿所述第一方向延伸的扫描线，所述扫描线贯穿所述显示区；

在所述第一方向上，所述数据线连续划分为多组数据线组，每组所述数据线组包括至少一条所述数据线，同一组所述数据线组中的各所述数据线相互电连接，且每组所述数据线组通过一条扇出走线电连接至位于所述非显示区的驱动电路，其中，所述数据线组在由所述显示区的中间向两边的排布方向上，后一组所述数据线组中的所述数据线的条数小于或等于前一组所述数据线组中的所述数据线的条数，且存在至少一组所述数据线组中的所述数据线的条数小于相邻的所述数据线组中的所述数据线的条数。

2.根据权利要求1所述的阵列基板，其特征在于，同一组所述数据线组中的各所述数据线通过连接线电连接。

3.根据权利要求2所述的阵列基板，其特征在于，同一组所述数据线组中的各所述数据线通过所述连接线首尾依次电连接。

4.根据权利要求3所述的阵列基板，其特征在于，所述扇出走线电连接至靠近所述驱动电路的所述连接线或所述数据线靠近所述驱动电路的一端。

5.根据权利要求1所述的阵列基板，其特征在于，在所述第一方向上，所述数据线组关于所述显示区的中心线对称分布。

6.根据权利要求1所述的阵列基板，其特征在于，还包括多个像素，位于所述显示区，在沿所述第一方向排列的任一行所述像素中，每个所述像素和一条所述数据线直接电连接，且和同一组所述数据线组电连接的所述像素分别与不同的所述扫描线电连接。

7.根据权利要求6所述的阵列基板，其特征在于，所述扫描线贯穿一行所述像素。

8.根据权利要求6所述的阵列基板，其特征在于，在任一行所述像素中，所述数据线组中的各所述数据线分别与至少一个对应的所述像素直接电连接。

9.根据权利要求8所述的阵列基板，其特征在于，在任一行所述像素中，所述数据线组中的至少一条所述数据线与对应的相邻两个所述像素直接电连接。

10.根据权利要求7所述的阵列基板，其特征在于，任一行所述像素贯穿有沿所述第二方向排列的M条所述扫描线，在沿所述第二方向排列的任一列所述像素中，每个所述像素与贯穿所述像素的第k条所述扫描线电连接，其中，M≥2，1≤k≤M。

11.根据权利要求6-10任一项所述的阵列基板，其特征在于，每个所述像素包括至少一个开关管，且存在一个所述开关管与对应的所述扫描线和所述数据线电连接。

12.根据权利要求11所述的阵列基板，其特征在于，每个所述像素包括一个所述开关管，与同一组所述数据线组电连接的所述开关管沿所述第二方向排布。

13.根据权利要求12所述的阵列基板，其特征在于，在沿所述第二方向排列的任一列所述像素中，各所述像素的结构相同。

14.根据权利要求11所述的阵列基板，其特征在于，每个所述像素包括多个所述开关管，其中一个所述开关管与对应的所述扫描线和所述数据线电连接，其他所述开关管均与所述数据线绝缘，不同所述像素中的所述开关管的排布相同。

15.根据权利要求14所述的阵列基板，其特征在于，每个所述像素中的所述开关管的数量与贯穿同一行所述像素的所述扫描线的数量相同。

16.根据权利要求14所述的阵列基板，其特征在于，同一所述像素中的所述开关管沿所述第二方向排布。

17.根据权利要求14所述的阵列基板，其特征在于，任一行所述像素贯穿有沿所述第二方向排列的M条所述扫描线，每个所述像素中的所述开关管分别与不同的所述扫描线电连接，在沿所述第二方向排列的任一列所述像素中，每个所述像素中与贯穿所述像素的第k条所述扫描线电连接的所述开关管，与所述数据线直接电连接，其中，M≥2，1≤k≤M。

18.根据权利要求11所述的阵列基板，其特征在于，在所述第一方向上，所述显示区包括位于所述显示区中部的第一显示区和位于所述第一显示区两边的第二显示区；

位于所述第一显示区中的所述数据线组的数据线的数量，大于位于所述第二显示区中的所述数据线组的数据线的数量。

19.根据权利要求18所述的阵列基板，其特征在于，位于所述第一显示区的不同所述像素中的所述开关管的排布相同，位于所述第二显示区的不同所述像素中的所述开关管的排布相同。

20.根据权利要求19所述的阵列基板，其特征在于，每行所述像素贯穿有6条所述扫描线，位于所述第一显示区的每组所述数据线组包括3条所述数据线，每组所述数据线组与6列所述像素电连接，每条数据线与对应的相邻两列所述像素直接电连接。

21.根据权利要求19所述的阵列基板，其特征在于，每行所述像素贯穿有8条所述扫描线，位于所述第一显示区的每组所述数据线组包括4条所述数据线，每组所述数据线组与8列所述像素电连接，每条数据线与对应的相邻两列所述像素直接电连接。

22.根据权利要求19所述的阵列基板，其特征在于，位于所述第二显示区的每组所述数据线组包括1条所述数据线，所述数据线与对应的一列或相邻两列所述像素直接电连接。

23.根据权利要求18所述的阵列基板，其特征在于，所述第一显示区的面积占所述显示区面积的50％～90％。

24.根据权利要求18所述的阵列基板，其特征在于，所述像素包括有源层，当所述有源层为非晶硅有源层时，每个所述像素的所述开关管的数量小于或等于6；当所述有源层为低温多晶硅有源层时，每个所述像素的所述开关管的数量小于或等于16。

25.根据权利要求18所述的阵列基板，其特征在于，所述第一显示区和所述第二显示区共同显示同一图像或分别显示不同图像。

26.一种电子纸显示装置，其特征在于，包括如权利要求1-25任一项所述的阵列基板。