CN108564916A - 一种显示面板及显示装置 - Google Patents

Abstract

本发明公开了一种显示面板及显示装置，显示面板的显示区包括第一区域和第二区域，第一区域中每行像素单元的数量小于第二区域中的每行像素单元的数量；第一移位寄存器电连接的扫描线位于第一区域，第二移位寄存器电连接的扫描线位于第二区域；第一移位寄存器和第二移位寄存器均与第一时钟信号线电连接，第一移位寄存器通过电阻补偿单元与第一时钟信号线电连接；或第一移位寄存器与第二时钟信号线电连接，第二移位寄存器与第三时钟信号线电连接，第二时钟信号线的有效信号占空比大于第三时钟信号线的有效信号占空比。通过本发明的技术方案，增加了第一移位寄存器向位于第一区域的扫描线输出扫描驱动信号的延迟时间，改善了显示面板的显示均匀性。

Description

一种显示面板及显示装置

技术领域

本发明实施例涉及显示技术领域，尤其涉及一种显示面板及显示装置。

背景技术

显示面板一般包括用于图像显示的显示区以及用于设置周边驱动电路的非显示区，在显示区呈阵列排布的像素单元分别通过开关元件与驱动电路电连接，目前常见的显示面板的显示区一般为形状规则的矩形，即各行的像素单元的个数基本相同，由一根扫描线同时驱动一行的像素单元进行显示。

随着显示技术的发展以及用户对显示屏的更高要求，非规则的异形显示屏相继出现，例如为了增加占屏比的全面屏，使得显示区的异形区域的像素单元无法排列成矩形的阵列，各行的像素单元的数量不完全相同，使得各扫描线的负载数量不同，导致扫描线在提供相同的扫描驱动信号时，异形区域和非异形区域的显示亮度不一致，显示均匀性差。

发明内容

有鉴于此，本发明提供一种显示面板及显示装置，设置第一移位寄存器与第二移位寄存器均与第一时钟信号线电连接，且第一移位寄存器通过电阻补偿单元与第一时钟信号线电连接，或者设置第一位寄存器与第二时钟信号线电连接，第二移位寄存器与第三时钟信号线电连接，且第二时钟信号线上的有效信号的占空比大于第三时钟信号线上的有效信号的占空比，增加了第一移位寄存器向位于第一区域的扫描线输出扫描驱动信号的延迟时间，改善了显示面板的显示均匀性。

第一方面，本发明实施例提供了一种显示面板，包括：

显示区和围绕所述显示区的周边电路区，所述显示区包括第一区域和第二区域，所述显示区包括沿第一方向延伸的多条扫描线，沿所述第一方向，所述第一区域中每行像素单元的数量小于所述第二区域中的每行像素单元的数量；

所述周边电路区设置有多个移位寄存器，所述移位寄存器包括多个第一移位寄存器和多个第二移位寄存器，每个所述第一移位寄存器和每个所述第二移位寄存器分别电连接一条所述扫描线，所述第一移位寄存器电连接的所述扫描线位于所述第一区域，所述第二移位寄存器电连接的所述扫描线位于所述第二区域；

其中，所述第一移位寄存器和所述第二移位寄存器均与第一时钟信号线电连接，且所述第一移位寄存器通过电阻补偿单元与所述第一时钟信号线电连接；或者，所述第一移位寄存器与第二时钟信号线电连接，所述第二移位寄存器与第三时钟信号线电连接，所述第二时钟信号线上的有效信号的占空比大于所述第三时钟信号线上的有效信号的占空比。

第二方面，本发明实施例还提供了一种第一方面所述显示面板的显示装置。

本发明实施例提供了一种显示面板及显示装置，显示面板的显示区包括第一区域和第二区域，沿扫描线延伸的第一方向，第一区域中每行像素单元的数量小于第二区域中的每行像素单元的数量，周边电路区的移位寄存器包括多个第一移位寄存器和多个第二移位寄存器，每个第一移位寄存器和每个第二移位寄存器分别电连接一条扫描线，第一移位寄存器电连接的扫描线位于第一区域，第二移位寄存器电连接的扫描线位于第二区域。通过设置第一移位寄存器和第二移位寄存器均与第一时钟信号线电连接，且第一移位寄存器通过电阻补偿单元与第一时钟信号线电连接，增加了第一时钟信号线连接第一移位寄存器的支路上的负载，进而增加了第一移位寄存器向位于第一区域的扫描线输出扫描驱动信号的延迟时间，减小了由于第一区域中每行像素单元的数量小于第二区域每行像素单元的数量导致的第一区域和第二区域的扫描线输出扫描驱动信号在延迟时间上的差异，改善了显示面板第一区域和第二区域显示亮度的差异，进而改善了显示面板的显示均匀性。或者通过设置第一移位寄存器与第二时钟信号线电连接，第二移位寄存器与第三时钟信号线电连接，第二时钟信号线上的有效信号的占空比大于第三时钟信号线上的有效信号的占空比，同样能够增加第一移位寄存器向位于第一区域的扫描线输出扫描驱动信号的延迟时间，改善了显示面板第一区域和第二区域显示亮度的差异，进而改善了显示面板的显示均匀性。

附图说明

通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本申请的其它特征、目的和优点将会变得更明显：

图1为本发明实施例提供的一种显示面板的结构示意图；

图2为图1的局部放大示意图；

图3为本发明实施例提供的一种移位寄存器的具体电路结构示意图；

图4为图3所示移位寄存器的驱动时序图；

图5为图3所示移位寄存器的驱动时序图；

图6为本发明实施例提供的一种第一时钟信号线与电阻补偿单元的俯视结构示意图；

图7为本发明实施例提供的另一种第一时钟信号线与电阻补偿单元的俯视结构示意图；

图8为本发明实施例提供的另一种第一时钟信号线与电阻补偿单元的俯视结构示意图；

图9为本发明实施例提供的一种显示面板的剖面结构示意图；

图10为本发明实施例提供的另一种显示面板的结构示意图；

图11为本发明实施例提供的一种第一移位寄存器输出的扫描驱动信号的仿真示意图；

图12为本发明实施例提供的另一种显示面板的结构示意图；

图13为图12所示移位寄存器的驱动时序图；

图14为本发明实施例提供的另一种显示面板的结构示意图；

图15为本发明实施例提供的一种显示装置的结构示意图。

具体实施方式

下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。贯穿本说明书中，相同或相似的附图标号代表相同或相似的结构、元件或流程。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。

本发明实施例提供了一种显示面板，包括显示区和围绕显示区的周边电路区，显示区包括第一区域和第二区域，显示区包括沿第一方向延伸的多条扫描线，沿第一方向，第一区域中每行像素单元的数量小于第二区域中的每行像素单元的数量。

周边电路区设置有多个移位寄存器，移位寄存器包括多个第一移位寄存器和多个第二移位寄存器，每个第一移位寄存器和每个第二移位寄存器分别电连接一条扫描线，第一移位寄存器电连接的扫描线位于第一区域，第二移位寄存器电连接的扫描线位于第二区域。第一移位寄存器和第二移位寄存器均与第一时钟信号线电连接，且第一移位寄存器通过电阻补偿单元与第一时钟信号线电连接。或者，第一移位寄存器与第二时钟信号线电连接，第二移位寄存器与第三时钟信号线电连接，第二时钟信号线上的有效信号的占空比大于第三时钟信号线上的有效信号的占空比。

显示面板一般包括用于图像显示的显示区以及用于设置周边驱动电路的非显示区，在显示区呈阵列排布的像素单元分别通过开关元件与驱动电路电连接，目前常见的显示面板的显示区一般为形状规则的矩形，即各行的像素单元的个数基本相同，由一根扫描线同时驱动一行的像素单元进行显示。随着显示技术的发展以及用户对显示屏的更高要求，非规则的异形显示屏相继出现，例如为了增加占屏比的全面屏，使得显示区的异形区域的像素单元无法排列成矩形的阵列，各行的像素单元的数量不完全相同，使得各扫描线的负载数量不同，导致扫描线在提供相同的扫描驱动信号时，异形区域和非异形区域的显示亮度不一致，显示均匀性差。

本发明实施例提供了一种显示面板及显示装置，显示面板的显示区包括第一区域和第二区域，沿扫描线延伸的第一方向，第一区域中每行像素单元的数量小于第二区域中的每行像素单元的数量，周边电路区的移位寄存器包括多个第一移位寄存器和多个第二移位寄存器，每个第一移位寄存器和每个第二移位寄存器分别电连接一条扫描线，第一移位寄存器电连接的扫描线位于第一区域，第二移位寄存器电连接的扫描线位于第二区域。通过设置第一移位寄存器和第二移位寄存器均与第一时钟信号线电连接，且第一移位寄存器通过电阻补偿单元与第一时钟信号线电连接，增加了第一时钟信号线连接第一移位寄存器的支路上的负载，进而增加了第一移位寄存器向位于第一区域的扫描线输出扫描驱动信号的延迟时间，减小了由于第一区域中每行像素单元的数量小于第二区域每行像素单元的数量导致的第一区域和第二区域的扫描线输出扫描驱动信号在延迟时间上的差异，改善了显示面板第一区域和第二区域显示亮度的差异，进而改善了显示面板的显示均匀性。或者通过设置第一移位寄存器与第二时钟信号线电连接，第二移位寄存器与第三时钟信号线电连接，第二时钟信号线上的有效信号的占空比大于第三时钟信号线上的有效信号的占空比，同样能够增加第一移位寄存器向位于第一区域的扫描线输出扫描驱动信号的延迟时间，改善了显示面板第一区域和第二区域显示亮度的差异，进而改善了显示面板的显示均匀性。

以上是本发明的核心思想，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下，所获得的所有其他实施例，都属于本发明保护的范围。

图1为本发明实施例提供的一种显示面板的结构示意图，图2为图1的局部放大示意图。结合图1和图2，显示面板包括显示区AA和围绕显示区AA的周边电路区NAA，显示区AA包括第一区域B1和第二区域B2，显示面板包括沿第一方向XX延伸的多条扫描线1，沿第一方向XX，第一区域B1中每行像素单元2的数量小于第二区域B2中的每行像素单元2中的数量。

可选的，如图1所示，显示面板的显示区AA可以包括相对设置的第一边缘C1和第三边缘C3，以及相对设置的第二边缘C2和第四边缘C4，第一边缘C1和第三边缘C3沿第一方向XX延伸，第二边缘C2和第四边缘C4沿第二方向YY延伸，第二方向YY与扫描线1延伸的方向第一方向XX垂直，设置相邻边缘通过圆角31连接，例如第一边缘C1分别通过圆角31与第二边缘C2和第四边缘C4连接，第三边缘C3分别通过圆角31与第二边缘C2和第四边缘C4连接，可以设置圆角31位于第一区域B1。第二区域B2为规则的矩形区域，第二区域B2内每行像素单元2的数量基本相同，第一区域B1内圆角31的设置使得沿第一方向XX，第一区域B1中每行像素单元2的数量小于第二区域B2中的每行像素单元2中的数量。

可选的，可以设置第一边缘C1、第二边缘C2、第三边缘C3或第四边缘C4构成一个缺口32，且设置缺口32位于第一区域B1，图1示例性地设置第一边缘C1构成一个缺口32，且第一边缘C1上的缺口32位于第一区域B1，第一区域B1内缺口32的设计同样使得沿第一方向XX，第一区域B1中每行像素单元2的数量小于第二区域B2中的每行像素单元2中的数量。

结合图1和图2，周边电路区NAA设置有多个移位寄存器4，移位寄存器4包括多个第一移位寄存器41和多个第二移位寄存器42，每个第一移位寄存器41和每个第二移位寄存器42分别电连接一条扫描线1，第一移位寄存器41电连接的扫描线1位于第一区域B1，第二移位寄存器42电连接的扫描线1位于第二区域B2，可以设置第一移位寄存器41和第二移位寄存器42均与第一时钟信号线51电连接，且第一移位寄存器41通过电阻补偿单元6与第一时钟信号线51电连接。

示例性的，图2示例性地示出了四个级联的移位寄存器4，每级移位寄存器4包括第一时钟信号端D1、第二时钟信号端D2、触发信号输入端E和驱动信号输出端F，除最后一级移位寄存器4外，其余每级述移位寄存器4的驱动信号输出端F与其相邻的下一级的移位寄存器4的触发信号输入端E电连接，第一级移位寄存器4的触发信号输入端E接收触发信号线(图2中未示出)发出的触发信号，移位寄存器4根据第一时钟信号端D1输入的第一时钟信号、和第二时钟信号端D2输入的第二时钟信号和触发信号输入端E输入的触发信号通过驱动信号输出端F向对应的扫描线1输出扫描驱动信号。

如图2所示，第一时钟信号线51包括第一子时钟信号线CK和第二子时钟信号线XCK，可以设置奇数级移位寄存器4的第一时钟信号端D1与第一子时钟信号线CK电连接，奇数级移位寄存器4的第二时钟信号端D2与第二子时钟信号线XCK电连接；偶数级移位寄存器4的第一时钟信号端D1与第二子时钟信号线XCK电连接，偶数级移位寄存器4的第二时钟信号端D2与第一子时钟信号线CK电连接。

图3为本发明实施例提供的一种移位寄存器的具体电路结构示意图。结合图2和图3，每级移位寄存器4包括第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7、第八晶体管T8和第九晶体管T9，以及第一电容C11和第二电容C21，各晶体管以及电容的连接关系如图3所示。图4为图3所示移位寄存器的驱动时序图。示例性的，可以设置第一晶体管T1至第九晶体管T9均为图3所示的P型晶体管，也可以设置第一晶体管T1至第九晶体管T9均为N型晶体管，本发明实施例对此不作限定，下面结合图3和图4对显示面板中移位寄存器4的工作原理进行具体说明：

在t1时间段，第四晶体管T4关断，第一晶体管T1至第三晶体管T3以及第五晶体管T5至第九晶体管T9导通，由于触发信号输入端E输入的触发信号和第一时钟信号输入端A1输入的第一时钟信号的电平均为低电平，第一节点N1和第二节点N2的电平被拉低，移位寄存器4的驱动信号输出端F在第二时钟信号端D2输入的第二时钟信号和第一电源信号端VGH输入的第一电源信号的作用下输出高电平的扫描驱动信号。

在t2阶段，第一晶体管T1至第三晶体管T3以及第五晶体管T5和第八晶体管T8关断，第四晶体管T4、第六晶体管T6、第七晶体管T7和第九晶体管T9导通，由于第一时钟信号端D1输入的第一时钟信号的电平为高电平，第一节点N1的电平被拉高，由于第二电容C21的作用，第二节点N2继续保持低电平，且由于第九晶体管T9处于导通状态，第二节点N2的电平被进一步拉低，移位寄存器4的驱动信号输出端F在第二时钟信号端D2输入的第二时钟信号的作用下输出低电平的扫描驱动信号。

在t3阶段，第四晶体管T4和第九晶体管T9关断，第一晶体管T1至第三晶体管T3以及第五晶体管T5至第八晶体管T8导通，由于第一时钟信号端D1输入的第一时钟信号的电平为低电平，第一节点N1的电平被拉低，由于触发信号输入端E输入的触发信号的电平均为低电平，第二节点N2的电平被拉高，移位寄存器4的驱动信号输出端F在在第一电源信号端VGH输入的第一电源信号的作用下输出高电平的扫描驱动信号。

在t4阶段，第一晶体管T1至第三晶体管T3以及第六晶体管T6和第九晶体管T9关断，第四晶体管T4、第五晶体管T5、第七晶体管T7和第八晶体管T8导通，由于第一电容C11的作用，第一节点N1继续保持低电平，第二节点N2的电平通过路径1被拉高，移位寄存器4的驱动信号输出端F在第一电源信号端VGH输入的第一电源信号的作用下输出高电平的扫描驱动信号。

在t5阶段，第四晶体管T4、第六晶体管T6和第九晶体管T9关断，第一晶体管T1至第三晶体管T3以及第七晶体管T7和第八晶体管T8导通，第一节点N1的电平通过路径2保持低电平，由于第二电容C21的作用，第二节点N2继续保持低电平，移位寄存器4的驱动信号输出端F在第一电源信号端VGH输入的第一电源信号的作用下输出高电平的扫描驱动信号。之后，移位寄存器4一直重复t4阶段和t5阶段，直至移位寄存器4的触发信号输入端E再次变为低电平。

结合图2、图3和图4，由于级联的移位寄存器4中每一级移位寄存器4的驱动信号输出端F与其相邻的下一级的移位寄存器4的触发信号输入端E电连接，以第一级移位寄存器4和第二级移位寄存器4为例，第一级移位寄存器4的触发信号输入端E在t1阶段接收到低电平触发信号，t2阶段第一级移位寄存器4的驱动信号输出端F1输出低电平的扫描驱动信号，且第一级移位寄存器4的驱动信号输出端F1输出的扫描驱动信号传输至第二级移位寄存器4的触发信号输入端E，第二级移位寄存器4的触发信号输入端E在接收到该低电平后，t3阶段第二级移位寄存器4的驱动信号输出端F2输出低电平的扫描驱动信号，循环上述过程，移位寄存器4实现移位功能，其驱动时序图如图5所示。

结合图2和图4，设置第一移位寄存器41通过电阻补偿单元6与第一时钟信号线51电连接，即设置第一移位寄存器41的第一时钟信号端D1和第二时钟信号端D2分别通过电阻补偿单元6与对应的子时钟信号线电连接，相对于现有技术增加了第一时钟信号线连接第一移位寄存器的支路上的负载，使得第一子时钟信号线上的时钟信号到达第一移位寄存器的对应时钟信号端的延迟时间增加，第二子时钟信号线上的时钟信号到达第一移位寄存器的对应时钟信号端的延迟时间增加，进而增加了第一移位寄存器向位于第一区域的扫描线输出扫描驱动信号的延迟时间，减小了由于第一区域中每行像素单元的数量小于第二区域每行像素单元的数量导致的第一区域和第二区域的扫描线输出扫描驱动信号在延迟时间上的差异，改善了显示面板第一区域和第二区域显示亮度的差异，进而改善了显示面板的显示均匀性。

图6为本发明实施例提供的一种第一时钟信号线与电阻补偿单元的俯视结构示意图，结合图2和图6，图6仅示例性地示出了第一时钟信号线51中的一条子时钟信号线，例如第一子时钟信号线CK与设置于该条子时钟信号线上的电阻补偿单元6，可以设置电阻补偿单元6与第一时钟信号线51在同一工艺中采用同种材料形成，即在形成第一时钟信号线51的同时形成设置在该第一时钟信号线51上的电阻补偿单元6，第一时钟信号线51中的第一子时钟信号线CK和第二子时钟信号线XCK一般在同一工艺中采用同种材料形成。示例性的，可以在形成第一子时钟信号线CK的同时形成设置在第一子时钟信号线CK上的电阻补偿单元6，在形成第二子时钟信号线XCK的同时形成设置在第二子时钟信号线XCK上的电阻补偿单元6，即直接利用第一子时钟信号线CK绕线形成设置在第一子时钟信号线CK上的电阻补偿单元6，利用第二子时钟信号线XCK绕线形成设置在第二子时钟信号线XCK上的电阻补偿单元6，以简化电阻补偿单元6的构图工艺，进而简化显示面板的制作工艺，同时有利于电阻补偿单元6与第一时钟信号线51的相互连接，可以通过改变第一时钟信号线51的线宽或长度调节电阻补偿单元6的阻值。示例性的，可以设置电阻补偿单元6呈如图6所示的线状，也可以设置电阻补偿单元6呈如图7所示的梳状或呈如图8所示的往复回折的螺旋线状，本发明实施例对电阻补偿单元6的形状不作限定。

图9为本发明实施例提供的一种显示面板的剖面结构示意图。结合图2和图9，也可以设置电阻补偿单元6与第一时钟信号线51位于不同层，且电阻补偿单元6通过过孔与对应的第一时钟信号线51电连接。示例性的，显示面板还包括与显示区AA的像素单元2对应设置的薄膜晶体管T，可以设置电阻补偿单元6与薄膜晶体管T的栅极G在同一工艺中采用同种材料形成，如图9所示，或与薄膜晶体管T的有源层Y在同一工艺中采用同种材料形成，由于薄膜晶体管的源极S和漏极D所在膜层的电阻率较小，第一时钟信号线51可以与薄膜晶体管T的源极S和漏极D在同一工艺中采用同种材料形成。由于薄膜晶体管T的栅极G所在膜层以及薄膜晶体管T的有源层Y电阻率较大，针对同样阻值的电阻补偿单元6，有利于减小电阻补偿单元6的面积，由于电阻补偿单元6设置在显示面板的周边电路区NAA，面积较小的电阻补偿单元6有利于显示面板窄边框的实现。

可选的，结合图2和图6，显示面板还可以包括导电图案层7，可以设置电阻补偿单元6与导电图案层7在垂直于显示面板的方向上具有交叠区域。示例性的，导电图案层7可以与电阻补偿单元6异层设置，设置构成导电图案层7或电阻补偿单元6的材料为金属或金属氧化物，导电图案层7例如可以是为显示面板提供参考信号或固定电位信号的信号线，电阻补偿单元6与导电图案层7在垂直于显示面板的方向上具有交叠区域使得电阻补偿单元6和导电图案层7在交叠区域形成寄生电容，同样能够增加第一时钟信号线51连接第一移位寄存器41的支路上的负载，进而增加了第一移位寄存器向位于第一区域的扫描线输出扫描驱动信号的延迟时间，改善显示面板的显示均匀性。可以通过改变电阻补偿单元6与导电图案层7的交叠区域的面积调节电阻补偿单元6与导电图案层7形成的寄生电容的大小。

如图2所示，移位寄存器4包括一组级联的移位寄存器40，一组级联的移位寄存器40位于显示区AA一侧的周边电路区NAA，图2示例性地将一组级联的移位寄存器40设置于显示区AA左侧的周边电路区NAA，移位寄存器4的驱动信号输出端F与扫描线1一一对应电连接，移位寄存器4通过驱动信号输出端F向对应的扫描线1输出扫描驱动信号，各级移位寄存器4依次向显示面板中的扫描线1输出扫描驱动信号，显示面板中的像素单元2逐行接收到对应的扫描驱动信号对应开启，数据信号线8输入的数据信号至对应的像素单元2，显示面板实现显示功能。

图10为本发明实施例提供的另一种显示面板的结构示意图。如图10所示，移位寄存器4包括第一组级联的移位寄存器401和第二组级联的移位寄存器402，第一组级联的移位寄存器401和第二组级联的移位寄存器402分别位于显示区AA两侧相对设置的周边电路区NAA，第一组级联的移位寄存器401和第二组级联的移位寄存器402中相同级数的移位寄存器4电连接同一扫描线1，与同一扫描线1电连接的移位寄存器4通过驱动信号输出端F向该扫描线1同步输出扫描驱动信号。

示例性的，如图10所示，可以设置连接位于第一区域B1的扫描线1的第一移位寄存器41均通过电阻补偿单元6与第一时钟信号线51电连接，可以设置各电阻补偿单元6的阻值相同，在保证与同一扫描线1电连接的第一移位寄存器41能够通过驱动信号输出端F向该扫描线1同步输出扫描驱动信号，避免扫描线1上存在压降影响显示面板的显示效果的同时，增加了第一时钟信号线连接第一移位寄存器的支路上的负载，进而增加了第一移位寄存器向位于第一区域的扫描线输出扫描驱动信号的延迟时间，进而改善了显示面板的显示均匀性。

可选的，如图10所示，可以设置第一组级联的移位寄存器401与第二组级联的移位寄存器402中的第一级移位寄存器4电连接同一触发信号线9，触发信号线9用于向第一组级联的移位寄存器401和第二组级联的移位寄存器402中的第一级移位寄存器4的触发信号输入端E传输触发信号。示例性的，可以在触发信号线9的两端同步输入触发信号，在避免触发信号线9上存在压降影响显示面板显示效果的同时，减少了触发信号线9的数量，有利于显示面板窄边框的实现。

图11为本发明实施例提供的一种第一移位寄存器输出的扫描驱动信号的仿真示意图。结合图2和图11，图11中仿真图形A为现有技术对应的第一移位寄存器41输出的扫描驱动信号的仿真图形，仿真图形B为通过电阻补偿单元6与第一时钟信号线51电连接的第一移位寄存器41输出的扫描驱动信号的仿真图形。如图11所示，现有技术中第一移位寄存器41与第一时钟信号线51之间未设置电阻补偿单元6，仿真图形A在四个位置的延迟时间分别为649.42ns、995.61ns、1.1247μs和1.1692μs，本发明实施例设置第一移位寄存器41通过电阻补偿单元6与第一时钟信号线51电连接，仿真图形B在四个位置的延迟时间分别变为1.203μs、1.1815μs、1.1418μs和1.1693μs，由此可见，通过设置第一移位寄存器41通过电阻补偿单元6与第一时钟信号线51电连接，使得第一移位寄存器41的驱动信号输出端F输出至对应扫描线1的扫描驱动信号延迟时间增加，减小了由于第一区域B1中每行像素单元2的数量小于第二区域B2每行像素单元2的数量导致的第一区域B1和第二区域B2的扫描驱动信号在延迟时间上的差异，改善了显示面板第一区域B1和第二区域B2显示亮度的差异，进而改善显示面板的显示均匀性。

图12为本发明实施例提供的另一种显示面板的结构示意图，图13为图12所示移位寄存器的驱动时序图。结合图12和图13，与图2所示结构的显示面板不同的是，显示面板中未设置电阻补偿单元，第一移位寄存器41与第二时钟信号线52电连接，第二移位寄存器42与第三时钟信号线53电连接，且设置第二时钟信号线52上的有效信号的占空比大于第三时钟信号线53的上的有效信号的占空比。

图13仅示例性地示出了第一级移位寄存器4和第三级移位寄存器4对应的时序情况，结合图12和图13，第二时钟信号线52包括子时钟信号线CK1和子时钟信号线XCK1，第三时钟信号线53包括子时钟信号线CK2和子时钟信号线XCK2。以子时钟信号线CK1上的时钟信号为例，参照上述对移位寄存器原理的说明，可知子时钟信号线CK1上的时钟信号的有效信号为低电平，则子时钟信号线CK1上的时钟信号的有效信号的占空比即为t0与t的比值，子时钟信号线XCK1上的时钟信号的有效信号为高电平，则子时钟信号线XCK1上的时钟信号的有效信号的占空比为子时钟信号线XCK1上的时钟信号中的高电平所占的比例。

具体的，结合图12和图13，设置第二时钟信号线52上的有效信号的占空比大于第三时钟信号线53的上的有效信号的占空比，可以设置子时钟信号线CK1上的有效信号的占空比大于子时钟信号线CK2上的有效信号的占空比，子时钟信号线XCK,1上的有效信号的占空比大于子时钟信号线XCK2上的有效信号的占空比。移位寄存器4的驱动信号输出端F向对应的扫描线1输出的扫描驱动信号中的有效信号为低电平，且参照上述对移位寄存器4工作原理的说明，以第一级移位寄存器4为例，驱动信号输出端F1输出的扫描驱动信号中的低电平的下降沿响应于子时钟信号线CK1上有效信号低电平的上升沿，以及子时钟信号线XCK1上有效信号高电平的下降沿。

图13中的前三个时序图形对应第二移位寄存器42，后三个时序图形对应第一移位寄存器41，可以看出，通过设置与第一移位寄存器41电连接的第二时钟信号线52上有效信号的占空比大于与第二移位寄存器42电连接的第三时钟信号线53上有效信号的占空比，增加了第一移位寄存器41向位于第一区域的扫描线1输出扫描驱动信号的延迟时间，减小了由于第一区域B1中每行像素单元2的数量小于第二区域B2每行像素单元2的数量导致的第一区域1和第二区域B2的扫描线1输出扫描驱动信号在延迟时间上的差异，改善了显示面板第一区域B1和第二区域B2显示亮度的差异，进而改善了显示面板的显示均匀性。

可选的，如图12所示，移位寄存器4包括一组级联的移位寄存器40，一组级联的移位寄存器40位于显示区AA一侧的周边电路区NAA，图12示例性地将一组级联的移位寄存器40设置于显示区AA左侧的周边电路区NAA，移位寄存器4的驱动信号输出端F与扫描线1一一对应电连接，移位寄存器4通过驱动信号输出端F向对应的扫描线1输出扫描驱动信号，各级移位寄存器4依次向显示面板中的扫描线1输出扫描驱动信号，显示面板中的像素单元2逐行接收到对应的扫描驱动信号对应开启，数据信号线8输入的数据信号至对应的像素单元2，显示面板实现显示功能。

图14为本发明实施例提供的另一种显示面板的结构示意图。如图14所示，移位寄存器4包括第一组级联的移位寄存器401和第二组级联的移位寄存器402，第一组级联的移位寄存器401和第二组级联的移位寄存器402分别位于显示区AA两侧相对设置的周边电路区NAA，第一组级联的移位寄存器401和第二组级联的移位寄存器402中相同级数的移位寄存器4电连接同一扫描线1，与同一扫描线1电连接的移位寄存器4通过驱动信号输出端F向该扫描线1同步输出扫描驱动信号。

示例性的，如图14所示，可以设置与第一组级联的移位寄存器401中的第一移位寄存器41电连接的第二时钟信号线52上有效信号的占空比，以及与第二组级联的移位寄存器402中的第一移位寄存器41电连接的第二时钟信号线52上有效信号的占空比均大于与第二移位寄存器42电连接的第三时钟信号线53上有效信号的占空比，可以设置与第一组级联的移位寄存器401中的第一移位寄存器41电连接的第二时钟信号线52上有效信号的占空比以及与第二组级联的移位寄存器402中的第一移位寄存器41电连接的第二时钟信号线52上有效信号的占空比相同，在保证与同一扫描线1电连接的第一移位寄存器41能够通过驱动信号输出端F向该扫描线1同步输出扫描驱动信号的同时，增加了第一移位寄存器41向位于第一区域B1的扫描线1输出扫描驱动信号的延迟时间，进而改善了显示面板的显示均匀性。

可选的，如图14所示，可以设置第一组级联的移位寄存器401与第二组级联的移位寄存器402中的第一级移位寄存器4电连接同一触发信号线9，触发信号线9用于向第一组级联的移位寄存器401和第二组级联的移位寄存器402中的第一级移位寄存器4的触发信号输入端E传输触发信号。示例性的，可以在触发信号线9的两端同步输入触发信号，在避免触发信号线9上存在压降影响显示面板显示效果的同时，减少了触发信号线9的数量，有利于显示面板窄边框的实现。

需要说明的是，第一时钟信号线51包括第一子时钟信号线CK和第二子时钟信号线XCK，本发明实施例中的第一时钟信号线51可以直接替换为第一子时钟信号线CK和第二子时钟信号线XCK，例如第一移位寄存器41通过电阻补偿单元6与第一时钟信号线51电连接，则代表第一移位寄存器41通过电阻补偿单元6与第一子时钟信号线CK电连接，且第一移位寄存器41通过电阻补偿单元6与第二子时钟信号线XCK电连接，不包含其它含义。另外，第二时钟信号线52包括子时钟信号线CK1和子时钟信号线XCK1，第三时钟信号线53包括子时钟信号线CK2和子时钟信号线XCK2，本发明实施例中的第二时钟信号线52可以直接替换为子时钟信号线CK1和子时钟信号线XCK1，第三时钟信号线53可以直接替换为子时钟信号线CK2和子时钟信号线XCK2，例如第二时钟信号线52上有效信号的占空比大于第三时钟信号线53上的占空比，则代表第二时钟信号线52中的子时钟信号线CK1上有效信号的占空比大于对应的第三时钟信号线53中的子时钟信号线CK2上有效信号的占空比，第二时钟信号线52中的子时钟信号线XCK1上有效信号的占空比大于对应的第三时钟信号线53中的子时钟信号线XCK2上有效信号的占空比，不包含其它含义。

需要说明的是，本发明实施例示附图只是示例性的表示各元件的大小，并不代表显示面板中各元件的实际尺寸。

本发明实施例还提供了一种显示装置，图15为本发明实施例提供的一种显示装置的结构示意图。如图15所示，显示装置20包括上述实施例中的显示面板19，因此本发明实施例提供的显示装置20也具备上述实施例所描述的有益效果，此处不再赘述。示例性的，显示装置20可以是手机、电脑或电视等电子显示设备。

注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (12)

1.一种显示面板，其特征在于，包括：

显示区和围绕所述显示区的周边电路区，所述显示区包括第一区域和第二区域，所述显示区包括沿第一方向延伸的多条扫描线，沿所述第一方向，所述第一区域中每行像素单元的数量小于所述第二区域中的每行像素单元的数量；

所述周边电路区设置有多个移位寄存器，所述移位寄存器包括多个第一移位寄存器和多个第二移位寄存器，每个所述第一移位寄存器和每个所述第二移位寄存器分别电连接一条所述扫描线，所述第一移位寄存器电连接的所述扫描线位于所述第一区域，所述第二移位寄存器电连接的所述扫描线位于所述第二区域；

其中，所述第一移位寄存器和所述第二移位寄存器均与第一时钟信号线电连接，且所述第一移位寄存器通过电阻补偿单元与所述第一时钟信号线电连接；或者，所述第一移位寄存器与第二时钟信号线电连接，所述第二移位寄存器与第三时钟信号线电连接，所述第二时钟信号线上的有效信号的占空比大于所述第三时钟信号线上的有效信号的占空比。

2.根据权利要求1所述的显示面板，其特征在于，所述电阻补偿单元与所述第一时钟信号线在同一工艺中采用同种材料形成。

3.根据权利要求2所述的显示面板，其特征在于，所述电阻补偿单元呈折线状、梳状或螺旋线状。

4.根据权利要求1所述的显示面板，其特征在于，所述电阻补偿单元与所述第一时钟信号线位于不同层，且所述电阻补偿单元通过过孔与对应的所述第一时钟信号线电连接。

5.根据权利要求4所述的显示面板，其特征在于，所述显示面板还包括多个薄膜晶体管，所述电阻补偿单元与所述薄膜晶体管的的栅极或所述薄膜晶体管的有源层在同一工艺中采用同种材料形成。

6.根据权利要求1所述的显示面板，其特征在于，所述移位寄存器包括第一组级联的移位寄存器和第二组级联的移位寄存器，所述第一组级联的移位寄存器和所述第二组级联的移位寄存器分别位于所述显示区两侧相对设置的周边电路区；所述第一组级联的移位寄存器和所述第二组级联的移位寄存器中相同级数的所述移位寄存器电连接同一所述扫描线，用于向该所述扫描线同步输出扫描驱动信号。

7.根据权利要求6所述的显示面板，其特征在于，所述第一组级联的移位寄存器和所述第二组级联的移位寄存器中的第一级所述移位寄存器电连接连接同一触发信号线。

8.根据权利要求1所述的显示面板，其特征在于，所述移位寄存器包括一组级联的移位寄存器，所述一组级联的移位寄存器位于所述显示区一侧的所述周边电路区，所述移位寄存器与所述扫描线一一对应电连接，所述移位寄存器用于向对应的扫描线输出扫描驱动信号。

9.根据权利要求1所述的显示面板，其特征在于，还包括：

导电图案层，所述电阻补偿单元与所述导电图案层的导电图案在垂直于所述显示面板的方向具有交叠区域。

10.根据权利要求1所述的显示面板，其特征在于，所述显示区包括相对设置的第一边缘和第三边缘，以及相对设置的第二边缘和第四边缘，所述第一边缘和所述第三边缘沿所述第一方向延伸，所述第二边缘和所述第四边缘沿第二方向延伸，所述第二方向垂直于所述第一方向；相邻边缘通过圆角连接，所述圆角位于所述第一区域。

11.根据权利要求10所述的显示面板，其特征在于，所述第一边缘、所述第二边缘、所述第三边缘或所述第四边缘构成一个缺口，所述缺口位于所述第一区域。

12.一种显示装置，其特征在于，包括权利要求1-11任一项所述的显示面板。