KR102555440B1 - 게이트 구동부 및 이를 포함하는 유기 발광 표시 장치 - Google Patents

게이트 구동부 및 이를 포함하는 유기 발광 표시 장치 Download PDF

Info

Publication number
KR102555440B1
KR102555440B1 KR1020170144927A KR20170144927A KR102555440B1 KR 102555440 B1 KR102555440 B1 KR 102555440B1 KR 1020170144927 A KR1020170144927 A KR 1020170144927A KR 20170144927 A KR20170144927 A KR 20170144927A KR 102555440 B1 KR102555440 B1 KR 102555440B1
Authority
KR
South Korea
Prior art keywords
node
voltage
tft
signal
pull
Prior art date
Application number
KR1020170144927A
Other languages
English (en)
Other versions
KR20190049274A (ko
Inventor
장용호
최우석
천광일
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020170144927A priority Critical patent/KR102555440B1/ko
Priority to US16/176,142 priority patent/US10706786B2/en
Publication of KR20190049274A publication Critical patent/KR20190049274A/ko
Application granted granted Critical
Publication of KR102555440B1 publication Critical patent/KR102555440B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2230/00—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0814—Several active elements per pixel in active matrix panels used for selection purposes, e.g. logical AND for partial update
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 게이트 구동부에 관한 것으로서, 보다 상세하게는 클락 신호를 공유하는 게이트 구동부 및 이를 포함하는 유기 발광 표시 장치에 관한 것이다. 전술한 바와 같은 과제를 해결하기 위하여 본 발명의 일 실시예에 따른 게이트 구동부는 종속 연결되는 복수의 스테이지를 포함하고, 복수의 스테이지 각각은 Q노드 및 QB노드의 전압에 의해, 센싱 신호를 출력하는 제1 출력부, Q노드 및 QB노드의 전압에 의해, 기준 신호를 출력하는 제2 출력부, Q노드 및 QB노드의 전압에 의해, 스캔 신호를 출력하는 제3 출력부, Q노드를 제어하는 제1 제어부 및 QB노드를 제어하는 제2 제어부를 포함하고, 제1 출력부 내지 제3 출력부 중 적어도 둘 이상은 복수의 클락 신호 중 적어도 하나의 클락 신호를 공유하여, 게이트 구동부의 면적을 저감할 수 있다.

Description

게이트 구동부 및 이를 포함하는 유기 발광 표시 장치{GATE DRIVER AND ORGANIC LIGHT EMITTING DISPLAY DEVICE INCLUDING THE SAME}
게이트 구동부에 관한 것으로서, 보다 상세하게는 클락 신호를 공유하는 게이트 구동부 및 이를 포함하는 유기 발광 표시 장치에 관한 것이다.
정보화 사회가 발전함에 따라 화상을 표시하기 위한 표시 장치에 대한 요구가 다양한 형태로 증가하고 있다. 이에 따라, 최근에는 음극선관(Cathode Ray Tube)의 단점인 무게와 부피를 줄일 수 있는 각종 평판 표시 장치들(Flat Panel Display, FPD)이 개발 및 시판되고 있다. 예를 들어, 액정 표시 장치(LCD: Liquid Crystal Display), 유기 발광 표시 장치(OLED: Organic Light Emitting Diode)와 같은 다양한 표시 장치가 활용되고 있다.
표시 장치의 표시 패널은 게이트 라인과 데이터 라인들로 정의되는 복수의 화소들을 포함한다. 표시 장치는 게이트 라인들에 스캔 신호를 공급하는 게이트 구동부와 데이터 라인들에 데이터 전압을 공급하는 데이터 구동부를 이용하여 영상을 표시한다. 표시 장치는 타이밍 제어부를 이용하여 게이트 구동부와 데이터 구동부의 동작 타이밍을 제어한다. 데이터 구동부는 타이밍 제어부의 제어 하에 타이밍 제어부로부터 공급되는 디지털 영상 데이터를 아날로그 데이터 전압으로 변환하여 출력한다.
게이트 구동부는 스캔 신호을 순차적으로 출력하기 위해 쉬프트레지스터를 구비한다. 쉬프트레지스터는 서로 종속적으로 연결된 복수의 스테이지들로 구성된다. 복수의 스테이지들은 스캔 신호를 순차적으로 출력하여 표시 패널에 배치된 게이트 라인을 순차적으로 스캐닝한다. 이러한 게이트 구동부는 표시 패널의 집적화를 위해 표시 패널의 박막TFT 어레이 기판에 내장되는 GIP(Gate In Panel)형태로 배치될 수 있다.
그리고 표시 패널에 배치되는 복수의 화소들은 게이트 구동부의 복수의 스테이지에서 출력되는 복수의 스캔 신호를 인가받아 구동 된다. 즉, 복수의 스캔 신호는 표시 패널 내부에서 분기하여, 화소에 구비되는 복수의 TFT 각각에 인가된다.
이렇게, 표시 패널 내부에서 복수의 스캔 신호를 분기하기 위하여, 게이트 라인을 서로 종속 연결해야 되므로, 게이트 구동부 내부의 로드가 증가된다. 이로써, 게이트 구동부는 스캔 신호의 출력이 지연되는 문제점이 발생한다. 또한, 게이트 라인을 서로 종속 연결해야 되므로, 게이트 구동부의 크기 또한 증가하게 되어, 게이트 구동부를 박막 TFT 어레이 기판에 내장하는데 문제점이 발생한다.
이에, 본 발명이 해결하고자 하는 과제는 저면적의 GIP형태의 게이트 구동부 및 이를 포함하는 유기 발광 표시 장치를 제공하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
전술한 바와 같은 과제를 해결하기 위하여 본 발명의 일 실시예에 따른 게이트 구동부는 종속 연결되는 복수의 스테이지를 포함하고, 복수의 스테이지 각각은 Q노드 및 QB노드의 전압에 의해, 센싱 신호를 출력하는 제1 출력부, Q노드 및 QB노드의 전압에 의해, 기준 신호를 출력하는 제2 출력부, Q노드 및 QB노드의 전압에 의해, 스캔 신호를 출력하는 제3 출력부, Q노드를 제어하는 제1 제어부 및 QB노드를 제어하는 제2 제어부를 포함하고, 제1 출력부 내지 제3 출력부 중 적어도 둘 이상은 복수의 클락 신호 중 적어도 하나의 클락 신호를 공유하여, 게이트 구동부의 면적을 저감할 수 있다.
전술한 바와 같은 과제를 해결하기 위하여 본 발명의 일 실시예에 따른 유기 발광 표시 장치는 복수의 화소를 구비하는 표시 패널 및 표시 패널에 실장되고 복수의 클락 신호 중 적어도 하나의 클락 신호를 공유하여, 센싱 신호, 기준 신호 및 스캔 신호를 출력하는 게이트 구동부를 포함하여, 게이트 구동부의 면적을 저감할 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 일 실시예에 따른 유기 발광 표시 장치는 게이트 구동부 내부에서 클락 신호를 공유하여, 기준 신호, 스캔 신호 및 센싱 신호를 출력할 수 있다. 이에, 표시 패널 내부에 내장되는 게이트 구동부를 단순화하여 베젤의 감소를 도모할 수 있음과 동시에, 기준 신호, 스캔 신호 및 센싱 신호의 출력을 게이트 구동부 내부에서 분리 상태를 유지함으로써 출력 로드를 감소시켜, 신호의 지연을 방지할 수 있다.
본 발명에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 본 발명의 일 실시예에 따른 유기 발광 표시 장치를 설명하기 위한 개략적인 블록도이다.
도 2는 본 발명의 일 실시예에 따른 유기 발광 표시 장치에 구비된 5T1C 화소 회로를 나타내는 회로도이다.
도 3은 도 2에 도시된 화소 회로에 입력되는 신호를 나타내는 파형도이다.
도 4는 본 발명의 일 실시예에 따른 표시 장치의 게이트 구동부를 나타내는 블록도이다.
도 5는 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 게이트 구동부에 구비된 각 스테이지의 등가회로를 나타내는 도면이다.
도 6은 본 발명의 일 실시예에 따른 표시 장치의 게이트 구동부를 나타내는 블록도이다.
도 7은 본 발명의 다른 실시예에 따른 유기 발광 표시 장치의 게이트 구동부에 구비된 각 스테이지의 등가회로를 나타내는 도면이다.
도 8은 본 발명의 다른 실시예에 따른 표시 장치의 게이트 구동부를 나타내는 블록도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서 상에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
소자 또는 층이 다른 소자 또는 층 "위 (on)"로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.
명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 도시된 것이며, 본 발명이 도시된 구성의 크기 및 두께에 반드시 한정되는 것은 아니다.
본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.
본 발명에서 TFT는 P 타입 또는 N 타입으로 구성될 수 있으며, 이하의 실시예에서는 설명의 편의를 위해 TFT를 N 타입으로 구성하여 설명한다. 또한, 펄스 형태의 신호를 설명함에 있어서, 게이트 하이 전압(VGH) 상태를 "하이 상태"로 정의하고, 게이트 로우 전압(VGL) 상태를 "로우 상태"로 정의한다.
이하, 첨부된 도면을 참조하여 본 발명의 다양한 실시예들을 상세히 설명한다.
도 1은 본 발명의 일 실시예에 따른 유기 발광 표시 장치를 설명하기 위한 개략적인 블록도이다.
도 1을 참조하면, 유기 발광 표시 장치(100)는 게이트 라인(GL) 및 데이터 라인(DL)에 연결된 복수의 화소(P)를 포함하는 표시 패널(110), 게이트 라인(GL) 각각에 게이트 신호를 공급하는 게이트 구동부(130), 데이터 라인(DL) 각각에 데이터 전압을 공급하는 데이터 구동부(140) 및 게이트 구동부(130)와 데이터 구동부(140)를 제어하는 타이밍 제어부(120)를 포함한다.
타이밍 제어부(120)는 외부로부터 입력되는 영상 데이터(RGB)를 표시 패널(110)의 크기 및 해상도에 적합하게 처리하여, 데이터 구동부(140)에 공급한다. 그리고 타이밍 제어부(120)는 외부로부터 입력되는 동기 신호(SYNC)들, 예를 들어, 도트 클럭신호(DCLK), 데이터 인에이블 신호(DE), 수평 동기신호(Hsync), 수직 동기신호(Vsync)를 이용해 다수의 게이트 및 데이터 제어신호(GCS, DCS)를 생성한다. 생성된 다수의 게이트 및 데이터 제어신호(GCS, DCS)를 게이트 구동부(130) 및 데이터 구동부(140)에 각각 공급함으로써, 게이트 구동부(130) 및 데이터 구동부(140)를 제어한다.
게이트 구동부(130)는 타이밍 제어부(120)로부터 공급된 게이트 제어 신호(GCS)에 따라 게이트 라인(GL)에 게이트 신호를 공급한다. 여기서, 게이트 신호는 적어도 하나의 스캔 신호(SCAN), 기준 신호(Ref), 센싱 신호(SENSE) 및 발광 제어 신호(EM(N))를 포함한다. 도 1에서는 게이트 구동부(130)가 표시 패널(110)의 일 측에 이격되어 배치된 것으로 도시되었으나, 게이트 구동부(130)의 수와 배치 위치는 이에 제한되지 않는다. 즉, 게이트 구동부(130)는 GIP(Gate In Panel) 방식으로 표시 패널(110)의 일측 또는 양측에 배치될 수도 있다.
데이터 구동부(140)는 타이밍 제어부(120)로부터 공급된 데이터 제어 신호(DCS)에 따라 영상 데이터(RGB)를 데이터 전압(Vdata)으로 변환하고, 변환된 데이터 전압(Vdata)을 데이터 라인(DL)을 통해 화소(P)에 공급한다.
표시 패널(110)에서 복수의 게이트 라인(GL) 및 복수의 데이터 라인(DL)이 서로 교차되고, 복수의 화소(P) 각각은 게이트 라인(GL) 및 데이터 라인(DL)에 연결된다.
여기서, 하나의 화소(P)는 게이트 라인(GL)을 통해 게이트 구동부(130)로부터 게이트 신호를 공급받고, 데이터 라인(DL)을 통해 데이터 구동부(140)로부터 데이터 전압을 공급받으며, 전원 공급 라인을 통해 다양한 전원을 공급받는다.
구체적으로, 하나의 화소(P)는 게이트 라인(GL)을 통해 적어도 하나의 스캔 신호(SCAN), 기준 신호(Ref), 센싱 신호(SENSE) 및 발광 제어 신호(EM(N))를 수신하고, 데이터 라인(DL)을 통해 데이터 전압(Vdata)을 수신하고, 기준 전압 라인을 통해 기준 전압(Vref)을 수신하며, 전원 공급 라인을 통해 고전위 전압(VDD), 저전위 전압(VSS) 및 초기화 전압(Vinit)을 수신한다.
또한, 화소(P) 각각은 유기 발광 소자(OD) 및 유기 발광 소자(OD)의 구동을 제어하는 화소 회로를 포함한다. 여기서, 유기 발광 소자(OD)는 애노드, 캐소드, 및 애노드와 캐소드 사이의 유기 발광층으로 이루어진다. 화소 회로는 스위칭 TFT, 구동 TFT 및 커패시터를 포함한다. 구체적으로, 화소 회로에서 구동 TFT는 커패시터에 충전된 데이터 전압(Vdata)에 따라 유기 발광 소자(OD)에 공급되는 전류량을 제어하여 유기 발광 소자(OD)의 발광량을 조절하고, 스위칭 TFT는 게이트 라인(GL)을 통해 공급되는 스캔 신호(SCAN)를 수신하여 데이터 전압(Vdata)을 커패시터에 충전한다.
이와 같이 유기 발광 표시 장치(100)는 화소 회로에 구동 TFT 및 스위칭 TFT를 포함하고, 구동 TFT 및 스위칭 TFT 각각을 구성하는 액티브층은 서로 다른 물질로 구성될 수 있다. 이와 같이 하나의 화소 회로에서 구동 TFT 및 스위칭 TFT 각각이 서로 다른 특성을 갖는 TFT로 이루어져, 유기 발광 표시 장치(100)는 멀티 타입의 TFT를 포함할 수 있다.
구체적으로, 멀티 타입의 TFT를 포함하는 유기 발광 표시 장치(100)에서는 다결정 반도체 물질을 액티브층으로 하는 TFT로서 저온 폴리 실리콘(Low Temperature Poly-Silicon; 이하, LTPS라고 함)을 이용한 LTPS TFT가 사용된다. 폴리 실리콘 물질은 이동도가 높아 (100㎠/Vs 이상), 에너지 소비전력이 낮고 신뢰성이 우수하므로, 표시 소자용 TFT들을 구동하는 구동 소자용 게이트 구동부(130) 및/또는 멀티플렉서(MUX)에 적용할 수 있다. 또는 유기 발광 표시 장치(100)에서 화소(P) 내 구동 TFT로 적용하는 것이 좋다.
또한, 멀티 타입의 TFT를 포함하는 유기 발광 표시 장치(100)에서는 산화물 반도체 물질을 액티브층으로 하는 산화물 반도체 TFT가 사용된다. 산화물 반도체 물질은 오프-전류(Off-Current)가 낮으므로, 턴 온(turn On) 시간이 짧고 턴 오프(turn Off) 시간을 길게 유지하는 스위칭 TFT에 적합하다.
특히, 본 발명의 실시예에 따른 멀티 타입의 TFT를 포함하는 유기 발광 표시 장치(100)는 스위칭 TFT가 산화물 반도체 TFT로 이루어지고 구동 TFT는 LTPS TFT로 이루어진 화소 회로를 포함한다. 다만, 본 발명의 유기 발광 표시 장치(100)에서 스위칭 TFT는 산화물 반도체 TFT, 구동 TFT는 LTPS TFT로 한정되지 않으며, 멀티 타입의 TFT가 다양하게 구성될 수 있다. 또한, 본 발명의 유기 발광 표시 장치(100)에서 화소 회로는 멀티 타입의 TFT를 포함하지 않고 하나의 종류로 이루어진 TFT를 포함할 수도 있다.
이하에서는 본 발명의 일 실시예에 따른 유기 발광 표시 장치가 5T1C의 화소 회로 일 경우 회로의 구조 및 이의 동작 대해서 상세히 설명한다.
도 2는 본 발명의 일 실시예에 따른 유기 발광 표시 장치에 구비된 5T1C 화소 회로를 나타내는 회로도이다.
도 2를 참조하면, 화소 회로는 구동 TFT(DRT), 4개의 스위칭 TFT(ST1, ST2, ST3, ST4) 및 1개의 커패시터(C1)를 포함한다.
구동 TFT(DRT)는 제2 스위칭 TFT(ST2) 및 제3 스위칭 TFT(ST3)와 연결된 게이트 노드, 제1 스위칭 TFT(ST1)와 연결된 소스 노드 및 제4 스위칭 TFT(ST4)와 연결된 드레인 노드를 포함한다.
구체적으로, 구동 TFT(DRT)의 게이트 노드는 데이터 전압(Vdata)을 공급하는 데이터 라인 및 기준 전압(Vref)을 공급하는 기준 전압 라인에 전기적으로 연결된다. 이에, 구동 TFT(DRT)의 게이트 노드는 제3 스위칭 TFT(ST3)의 소스 노드에 연결되어 데이터 전압(Vdata)을 공급받고, 제2 스위칭 TFT(ST2)의 소스 노드에 연결되어 기준 전압(Vref)을 공급 받는다. 구동 TFT(DRT)의 드레인 노드는 고전위 전압(VDD) 라인에 전기적으로 연결된다. 이에, 구동 TFT(DRT)의 드레인 노드는 제4 스위칭 TFT(ST4)의 소스 노드에 연결되어 고전위 전압(VDD)을 공급 받는다. 구동 TFT(DRT)의 소스 노드는 유기 발광 소자(OD)와 전기적으로 연결된다. 구체적으로, 구동 TFT(DRT)의 소스 노드는 유기 발광 소자(OD)의 애노드와 연결되고, 제1 스위칭 TFT(ST1)의 소스 노드와 연결된다.
이에 따라, 발광 제어 신호(EM(m))에 의해 제4 스위칭 TFT(ST4)가 턴 온되고 구동 TFT(DRT)도 턴 온 되면, 구동 TFT(DRT)는 게이트 노드 및 소스 노드에 인가된 전압에 기초하여 유기 발광 소자(OD)에 흐르는 전류의 크기를 제어하여, 유기 발광 소자(OD)의 휘도를 제어한다.
제1 스위칭 TFT(ST1)는 센싱 신호(SENSE(m)) 라인에 연결된 게이트 노드, 초기화 전압(Vinit) 라인에 연결된 드레인 노드 및 구동 TFT(DRT)의 소스 노드와 연결된 소스 노드를 포함한다. 구체적으로, 제1 스위칭 TFT(ST1)의 게이트 노드에 인가되는 센싱 신호(SENSE(m))가 하이 상태인 경우 제1 스위칭 TFT(ST1)가 턴 온 된다. 제1 스위칭 TFT(ST1)는 초기화 전압(Vinit)을 구동 TFT(DRT)의 소스 노드에 공급한다.
이에 따라, 센싱 신호(SENSE(m))가 하이 상태인 경우, 제1 스위칭 TFT(ST1)는 턴 온되어 초기화 전압(Vinit)을 구동 TFT(DRT)의 소스 노드에 공급하여, 유기 발광 소자(OD)에 기입된 데이터 전압(Vdata)을 초기화 시킨다.
제2 스위칭 TFT(ST2)는 기준 신호(Ref(m)) 라인에 연결된 게이트 노드, 기준 전압(Vref)이 인가되는 기준 전압 라인에 연결된 드레인 노드 및 구동 TFT(DRT)와 연결된 소스 노드를 포함한다. 구체적으로, 제2 스위칭 TFT(ST2)의 게이트 노드는 기준 신호(Ref(m)) 라인에 연결되어 기준 신호(Ref(m))에 의해 턴 온되거나 턴 오프된다. 제2 스위칭 TFT(ST2)의 드레인 노드는 기준 전압 라인에 연결되어 기준 전압(Vref)을 구동 TFT(DRT)의 게이트 노드에 전달한다.
이에 따라, 기준 신호(Ref(m))가 하이 상태인 경우, 제2 스위칭 TFT(ST2)는 턴 온되어 기준 전압(Vref)을 구동 TFT(DRT)의 게이트 노드에 공급한다.
제3 스위칭 TFT(ST3)는 스캔 신호(SCAN(m)) 라인에 연결된 게이트 노드, 데이터 라인에 연결된 드레인 노드 및 구동 TFT(DRT)와 연결된 소스 노드를 포함한다. 구체적으로, 제3 스위칭 TFT(ST3)의 게이트 노드는 스캔 신호(SCAN(m)) 라인에 연결되어 스캔 신호(SCAN(m))에 의해 턴 온되거나 턴 오프된다. 제3 스위칭 TFT(ST3)의 드레인 노드는 데이터 라인에 연결되어 데이터 전압(Vdata)을 구동 TFT(DRT)의 게이트 노드에 전달한다.
이에 따라, 스캔 신호(SCAN(m))가 하이 상태인 경우, 제3 스위칭 TFT(ST3)는 턴 온되어 데이터 전압(Vdata)을 구동 TFT(DRT)의 게이트 노드에 공급한다.
제4 스위칭 TFT(ST4)는 발광 제어 신호(EM(m)) 라인에 연결된 게이트 노드, 고전위 전압(VDD) 라인에 연결된 드레인 노드 및 구동 TFT(DRT)의 드레인 노드와 연결된 소스 노드를 포함한다. 구체적으로, 제4 스위칭 TFT(ST4)의 게이트 노드는 발광 제어 신호(EM(m)) 라인에 연결되어, 발광 제어 신호(EM(m))가 하이 상태인 경우 제4 스위칭 TFT(ST4)는 턴 온 된다.
이에 따라, 발광 제어 신호(EM(m))가 하이 상태인 경우, 제4 스위칭 TFT(ST4)는 턴 온되어 고전위 전압(VDD)을 구동 TFT(DRT)의 드레인 노드에 공급하여, 구동 TFT(DRT)가 데이터 전압(Vdata)에 의해 유기 발광 소자(OD)의 전류량을 조절한다.
커패시터(C1)는 구동 TFT(DRT)의 게이트 노드와 소스 노드에 인가되는 전압을 저장하는 저장 커패시터이다.
구체적으로, 커패시터(C1)는 구동 TFT(DRT)의 게이트 노드 및 구동 TFT(DRT)의 소스 노드와 전기적으로 연결된다. 이에, 커패시터(C1)는 구동 TFT(DRT)의 게이트 노드 및 소스 노드에 인가되는 전압의 차이만큼 전압을 저장한다.
예를 들어, 제1 커패시터(C1)는 구동 TFT(DRT)의 게이트 노드 와 소스 노드의 전압 차이로 구동 TFT(DRT)의 문턱 전압을 저장하여 샘플링한다. 또한, 데이터 전압(Vdata)이 인가되는 경우, 데이터 전압(Vdata)을 저장하여 프로그래밍한다. 즉, 제1 커패시터(C1)는 소스 팔로워(source-follower) 방식으로 구동 TFT(DRT)의 문턱 전압을 샘플링한다. 커패시터(C1)의 샘플링과 프로그래밍에 관해서는 도 3을 참조하여 후술한다.
도 3은 도 2에 도시된 화소 회로에 입력되는 신호를 나타내는 파형도이다. 설명의 편의를 위해 도 2를 참조하여 후술한다.
도 3을 참조하면, 유기 발광 소자(OD)는 초기화 구간(p1), 샘플링 구간(p2), 프로그래밍 구간(p3) 및 발광 구간(p4)에 걸쳐 발광 한다. 도 3에서는 초기화 구간(p1), 샘플링 구간(p2) 및 프로그래밍 구간(p3)이 각각이 동일한 시간 동안 유지되는 것으로 도시되었으나, 초기화 구간(p1), 샘플링 구간(p2) 및 프로그래밍 구간(p3) 각각의 시간은 실시예에 따라 다양하게 변화할 수 있다.
먼저, 초기화 구간(p1)이 시작되는 순간 센싱 신호(SENSE(m))가 라이징되어 하이 상태로 된다. 이후, 기준 신호(Ref(m))가 라이징되어 하이 상태로 된다. 그리고, 초기화 구간(p1)동안 발광 제어 신호(EM(m)) 및 스캔 신호(SCAN(m))는 로우 상태이다.
이에, 초기화 구간(p1) 동안 제1 스위칭 TFT(ST1) 및 제2 스위칭 TFT(ST2)는 순차적으로 턴 온되고, 제3 스위칭 TFT(ST4) 및 제3 스위칭 TFT(ST4)는 턴 오프된다.
이에 따라, 제1 스위칭 TFT(ST1)에 의해 초기화 전압(Vinit) 라인으로부터 초기화 전압(Vinit)이 구동 TFT(DRT)의 소스 노드에 공급된 뒤, 제2 스위칭 TFT(ST2)에 의해 기준 전압 라인으로부터 기준 전압(Vref)이 구동 TFT(DRT)의 게이트 노드에 공급된다. 즉, 구동 TFT(DRT)의 소스 노드에 초기화 전압(Vinit)이 공급됨에 따라, 유기 발광 소자(OD)에 기입된 데이터 전압(Vdata)이 초기화된다.
샘플링 구간(p2)이 시작되는 순간, 센싱 신호(SENSE(m))는 폴링되어 로우 상태로 되고, 발광 제어 신호(EM(m))는 라이징되어 하이 상태로 된다. 이후, 기준 신호(Ref(m))가 폴링되어 로우 상태로 된다. 그리고, 샘플링 구간(p2)동안 스캔 신호(SCAN(m))는 로우 상태이다.
이에, 샘플링 구간(p2) 동안 제4 스위칭 TFT(ST4)는 턴 온되고, 제1 스위칭 TFT(ST1)는 턴 오프된다. 이후, 제2 스위칭 TFT(ST2)는 턴 오프된다. 이에 따라, 제2 스위칭 TFT(ST2)를 통해 기준 전압(Vref)이 구동 TFT(DRT)의 게이트 노드로 공급되고, 턴 온된 제4 스위칭 TFT(ST4)를 통해 고전위 전압(VDD)이 구동 TFT(DRT)의 드레인 노드로 공급된다. 즉, 샘플링 구간(p2) 동안 구동 TFT(DRT)의 게이트 노드의 전압은 기준 전압(Vref)으로 유지되고, 구동 TFT(DRT)의 소스 노드의 전압은 구동 TFT(DRT)의 드레인-소스 간 전류(이하, Ids라고 함)에 의해 상승한다. 여기서, 소스 팔로워(source-follower) 방식에 의해 구동 TFT(DRT)의 게이트-소스 간 전압(이하, Vgs라 함)은 구동 TFT(DRT)의 문턱 전압으로 샘플링된다. 이와 같이 샘플링된 구동 TFT(DRT)의 문턱 전압은 커패시터(C1)에 저장된다. 이에, 샘플링 기간(t2) 동안 구동 TFT(DRT)의 게이트 노드의 전압은 기준 전압(Vref)이고, 구동 TFT(DRT)의 소스 노드의 전압은 Vref-Vth이다.
프로그래밍 구간(p3)이 시작되는 순간 스캔 신호(SCAN(m))는 라이징되어 하이 상태로 되고, 발광 제어 신호(EM(m))는 폴링되어 로우 상태가 된다. 그리고, 센싱 신호(SENSE(m))과 기준 신호(Ref(m))은 로우 상태를 유지한다.
이에, 프로그래밍 구간(p3) 동안 제3 스위칭 TFT(ST3)만 턴 온되고, 제1 스위칭 TFT(ST1), 제2 스위칭 TFT(ST2) 및 제4 스위칭 TFT(ST4)는 턴 오프된다. 이에 따라, 턴 온된 제3 스위칭 TFT(ST3)를 통해 데이터 전압(Vdata)이 구동 TFT(DRT)의 게이트 노드로 공급되고, 구동 TFT(DRT)의 드레인 노드 및 소스 노드는 플로팅 된다.
프로그래밍 구간(p3) 동안 구동 TFT(DRT)의 게이트 노드에 데이터 전압(Vdata)이 공급된다. 구체적으로, 구동 TFT(DRT)의 게이트 노드의 전압 변화량은 Vdata-Vref이고, 프로그래밍 구간(p3) 동안 구동 TFT(DRT)의 소스 노드에서의 전압 변화량은 a*(Vdata-Vref)이다. 여기서 a는 커패시터(C1)의 커플링에 의해 결정된다. 즉, 구동 TFT(DRT)의 소스 노드의 전압은 샘플링 구간(p2)에서 결정된 Vref-Vth에 프로그래밍 구간(p3) 동안 구동 TFT(DRT)의 소스 노드에서의 전압 변화량인 a*(Vdata-Vref)을 더한 값이 된다. 다시 말해, 프로그래밍 구간(p3)에서 구동 TFT(DRT)의 소스 노드의 전압은 (Vref-Vth)+a*(Vdata-Vref)이고, 구동 TFT(DRT)의 Vgs는 ((1-a)*(Vdata-Vref)+Vth로 프로그래밍된다.
발광 구간(p4)이 시작되는 순간 스캔 신호(SCAN(m))는 폴링되어 로우 상태로 되고, 발광 제어 신호(EM(m))는 라이징되어 하이 상태가 된다. 그리고, 센싱 신호(SENSE(m))과 기준 신호(Ref(m))은 로우 상태를 유지한다.
이에, 발광 구간(p4) 동안 제1 스위칭 TFT(ST1), 제2 스위칭 TFT(ST2) 및 제3 스위칭 TFT(ST3)는 턴 오프되고, 제4 스위칭 TFT(ST4)는 턴 온된다. 이에 따라, 턴 온된 제4 스위칭 TFT(ST4)를 통해 고전위 전압(VDD)이 구동 TFT(DRT)의 드레인 노드로 공급되고, Vds>Vgs>Vth가 되어 구동 TFT(DRT)를 통해 유기 발광 소자(OD)로 전류가 흐른다. 구체적으로, 발광 구간(p4) 동안 구동 TFT(DRT)의 Vgs에 의해 유기 발광 소자(OD)에 흐르는 전류(Ioled)가 조절되고, Ioled에 의해 유기 발광 소자(OD)가 발광하여 휘도가 상승하게 된다. 이와 같이 발광 구간(p4) 동안 유기 발광 소자(OD)에 흐르는 전류(Ioled)는 다음 [수학식 1]과 같다.
[수학식 1]
Figure 112017108630482-pat00001
여기서, k는 화소 회로의 다양한 요인이 반영된 비례 상수이다. [수학식 1]을 검토해보면, [수학식 1]에서 Vth가 소거되어, 유기 발광 소자(OD)에 흐르는 전류(Ioled)는 구동 TFT(DRT)의 문턱 전압의 영향을 받지 않는다.
이하에서는, 도 4 내지 도 6을 참조하여, 본 발명의 일 실시예에 따른 유기 발광 표시 표시 장치의 게이트 구동부에 대해 상세히 설명한다.
도 4는 본 발명의 일 실시예에 따른 표시 장치의 게이트 구동부를 나타내는 블록도이다.
도 4에 도시된 바와 같이, 게이트 구동부(130)는 타이밍 제어부(140)로부터 제공된 제1 내지 제3 클락 신호(mCLK, rCLK, qCLK)와 게이트 제어 신호(GCS) 중 게이트 스타트 펄스(GSP)에 응답하여 게이트 신호인 스캔 신호(SCAN), 기준 신호(Ref), 센싱 신호(SENSE)를 순차적으로 출력하는 제1 내지 제z 스테이지(S1 내지 Sz)를 구비한다.
즉 제1 내지 제z 스테이지(S1 내지 Sz) 각각은 이전 스테이지 캐리 신호(CARRY(n-p), p는 자연수) 및 다음 스테이지의 캐리 신호(CARRY(n+q), q는 자연수)에 따라, 제1 내지 제3 클락 신호(mCLK, rCLK, qCLK)를 게이트 신호인 스캔 신호(SCAN), 기준 신호(Ref) 및 센싱 신호(SENSE)로 출력한다.
여기서, 제1 내지 제3 클락 신호(mCLK, rCLK, qCLK)는 화소 회로에 출력되는 스캔 신호(SCAN), 기준 신호(Ref) 및 센싱 신호(SENSE)에 맞추어, 펄스 폭 및 위상이 서로 다르도록 가변되는 순환 클락 신호일 수 있다..
구체적으로, 제1 스테이지(S1)는 게이트 스타트 펄스(GSP) 를 인가 받아 세트되고, 제1 내지 제3 클락 신호(mCLK, rCLK, qCLK)를 게이트 신호인 제1 스캔 신호(SCAN1), 제1 기준 신호(Ref1), 제1 센싱 신호(SENSE1) 및 제1 캐리 신호(CARRY1)로 출력한다. 그리고, 다음 스테이지의 캐리 신호(CARRY(1+q)) 를 인가 받아 리세트된다.
제2 스테이지(S2)는 이전 스테이지 캐리 신호(CARRY(2-p)) 또는 게이트 스타트 펄스(GSP)를 인가 받아 세트되고, 제1 내지 제3 클락 신호(mCLK, rCLK, qCLK)를 게이트 신호인 제2 스캔 신호(SCAN2), 제2 기준 신호(Ref2), 제2 센싱 신호(SENSE2) 및 제2 캐리 신호(CARRY2)로 출력한다. 다음 스테이지의 캐리 신호(CARRY(2+q)) 를 인가 받아 리세트된다.
제n 스테이지(Sn)는 이전 스테이지 캐리 신호(CARRY(n-p)) 또는 게이트 스타트 펄스(GSP)를 인가 받아 세트 되고, 제1 내지 제3 클락 신호(mCLK, rCLK, qCLK)를 게이트 신호인 제n 스캔 신호(SCAN(n)), 제n 기준 신호(Ref(n)), 제n 센싱 신호(SENSE(n)) 및 제n 캐리 신호(CARRY(n))로 출력한다. 다음 스테이지의 캐리 신호(CARRY(n+q)) 또는 게이트 리세트 펄스(미도시)를 인가 받아 리세트된다.
도 5는 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 게이트 구동부에 구비된 각 스테이지의 등가회로를 나타내는 도면이다.
이하, 각 스테이지(S1 내지 Sz)의 회로 구성 및 각 스테이지(S1 내지 Sz)가 게이트 신호을 출력하는 과정에 대해 제n 스테이지(Sn)를 예를 들어 설명한다.
도 5에 도시된 바와 같이, 제n 스테이지는 Q 노드(Q)의 전압 및 QB 노드(QB)의 전압에 의해, 센싱 신호(SENSE(n))를 출력하는 제1 출력부, 기준 신호(Ref(n))를 출력하는 제2 출력부, 스캔 신호(SCAN(n))를 출력하는 제3 출력부 및 캐리 신호(CARRY(n))를 출력하는 제4 출력부를 포함할 뿐만 아니라, Q 노드(Q)를 제어하는 제1 제어부 와 QB 노드(QB)를 제어하는 제2 제어부를 포함한다.
즉, 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 제1 내지 제4 출력부는 모두 Q 노드(Q)의 전압 및 QB 노드(QB)의 전압에 의해 제어되는 멀티 출력부이다.
제1 출력부는 센싱 신호(SENSE(n))를 풀업(pull-up)하는 TFT인 제1 풀업 TFT(UT1) 및 센싱 신호(SENSE(n))를 풀다운(pull-down)하는 TFT인 제1 풀다운 TFT(DT1)를 포함한다.
여기서 제1 풀업 TFT(UT1)는 게이트에 Q 노드(Q)가 연결되고, 드레인에 입력인 제n-2 상의 제1 클락 신호(mCLK(n-2))가 인가되고, 소스에 출력단인 센싱 신호(SENSE(n)) 라인이 연결되는 풀업(pull-up) TFT이다. 제1 풀업 TFT(UT1)는 Q 노드(Q)의 전압이 하이 상태인 경우 턴온(turn-on)되어, 제n-2 상의 제1 클락 신호(mCLK(n-2))를 센싱 신호(SENSE(n))로 출력한다.
그리고, 제1 풀다운 TFT(DT1)는 게이트에 QB 노드(QB)가 연결되고, 드레인에 입력인 저전위 전압(VGL)이 인가되고, 소스에 출력단인 출력단인 센싱 신호(SENSE(n)) 라인이 연결되는 풀다운(pull-down) TFT이다. 제1 풀다운 TFT(DT1)는 QB 노드(QB)의 전압이 하이 상태인 경우 턴온(turn-on)되어, 저전위 전압(VGL)을 센싱 신호(SENSE(n))로 출력한다.
제2 출력부는 기준 신호(Ref(n))를 풀업(pull-up)하는 TFT인 제2 풀업 TFT(UT1) 및 기준 신호(Ref(n))를 풀다운(pull-down)하는 TFT인 제2 풀다운 TFT(DT2)를 포함한다.
여기서 제2 풀업 TFT(UT2)는 게이트에 Q 노드(Q)가 연결되고, 드레인에 입력인 제n 상의 제2 클락 신호(rCLK(n))가 인가되고, 소스에 출력단인 기준 신호(Ref(n)) 라인이 연결되는 풀업(pull-up) TFT이다. 제2 풀업 TFT(UT2)는 Q 노드(Q)의 전압이 하이 상태인 경우 턴온(turn-on)되어, 제n 상의 제2 클락 신호(rCLK(n))를 기준 신호(Ref(n))로 출력한다.
그리고, 제2 풀다운 TFT(DT2)는 게이트에 QB 노드(QB)가 연결되고, 드레인에 입력인 저전위 전압(VGL)이 인가되고, 소스에 출력단인 출력단인 기준 신호(Ref(n)) 라인이 연결되는 풀다운(pull-down) TFT이다. 제2 풀다운 TFT(DT2)는 QB 노드(QB)의 전압이 하이 상태인 경우 턴온(turn-on)되어, 저전위 전압(VGL)을 기준 신호(Ref(n))로 출력한다.
제3 출력부는 스캔 신호(SCAN(n))를 풀업(pull-up)하는 TFT인 제3 풀업 TFT(UT3) 및 스캔 신호(SCAN(n))를 풀다운(pull-down)하는 TFT인 제3 풀다운 TFT(DT3)를 포함한다.
여기서 제3 풀업 TFT(UT3)는 게이트에 Q 노드(Q)가 연결되고, 드레인에 입력인 제n 상의 제1 클락 신호(mLK(n))가 인가되고, 소스에 출력단인 스캔 신호(SCAN(n)) 라인이 연결되는 풀업(pull-up) TFT이다. 제3 풀업 TFT(UT3)는 Q 노드(Q)의 전압이 하이 상태인 경우 턴온(turn-on)되어, 제n 상의 제1 클락 신호(rCLK(n))를 스캔 신호(SCAN(n))로 출력한다.
그리고, 제3 풀다운 TFT(DT3)는 게이트에 QB 노드(QB)가 연결되고, 드레인에 입력인 저전위 전압(VGL)이 인가되고, 소스에 출력단인 출력단인 스캔 신호(SCAN(n)) 라인이 연결되는 풀다운(pull-down) TFT이다. 제3 풀다운 TFT(DT3)는 QB 노드(QB)의 전압이 하이 상태인 경우 턴온(turn-on)되어, 저전위 전압(VGL)을 스캔 신호(SCAN(n))로 출력한다.
제4 출력부는 캐리 신호(CARRY(n))를 풀업(pull-up)하는 TFT인 제4 풀업 TFT(UT4) 및 캐리 신호(CARRY(n))를 풀다운(pull-down)하는 TFT인 제4 풀다운 TFT(DT4)를 포함한다.
여기서 제4 풀업 TFT(UT4)는 게이트에 Q 노드(Q)가 연결되고, 드레인에 입력인 제n 상의 제3 클락 신호(qCLK(n))가 인가되고, 소스에 출력단인 캐리 신호(CARRY(n)) 라인이 연결되는 풀업(pull-up) TFT이다. 제4 풀업 TFT(UT4)는 Q 노드(Q)의 전압이 하이 상태인 경우 턴온(turn-on)되어, 제n 상의 제3 클락 신호(qCLK(n))를 기준 신호(Ref(n))로 출력한다.
그리고, 제4 풀다운 TFT(DT4)는 게이트에 QB 노드(QB)가 연결되고, 드레인에 입력인 저전위 구동 전압(VSS)이 인가되고, 소스에 출력단인 출력단인 기준 신호(Ref(n)) 라인이 연결되는 풀다운(pull-down) TFT이다. 제4 풀다운 TFT(DT4)는 QB 노드(Q)의 전압이 하이 상태인 경우 턴온(turn-on)되어, 저전위 구동 전압(VSS)을 캐리 신호(CARRY(n))로 출력한다.
제1 제어부는 전단 스테이지의 캐리 신호(CARRY(n-p)) 및 후단 스테이지의 캐리 신호(CARRY(n+q))를 인가 받아, Q 노드(Q)에 인가되는 전압을 제어하며, 제1 QTFT(QT1) , 제2 QTFT(QT2)를 포함한다.
제1 QTFT(QT1)는 게이트 및 드레인에 전단 스테이지의 캐리 신호(CARRY(n-p))가 인가되고, 소스에 Q 노드(Q)가 연결되는 TFT이다. 제1 QTFT(QT1)는 전단 스테이지의 캐리 신호(CARRY(n-p))가 하이 상태인 경우 턴온(turn-on)되어, 하이 상태의 전단 스테이지의 캐리 신호(CARRY(n-p))인 고전위 구동 전압을를 Q 노드(Q)에 출력한다.
제2 QTFT(QT2)는 게이트에 후단 스테이지의 캐리 신호(CARRY(n+q))가 인가되고, 드레인에 입력인 저전위 구동 전압(VSS)이 인가되고, 소스에 Q 노드(Q)가 연결되는 TFT이다. 제2 QTFT(QT2)는 후단 스테이지의 캐리 신호(CARRY(n+q))가 하이 상태인 경우 턴온(turn-on)되어, 저전위 구동 전압(VSS)을 Q 노드(Q)에 출력한다.
제2 제어부는 전술한 Q노드(Q)가 입력단에 연결되어 있고, QB노드(QB)가 출력단에 연결되어 있는 인버터(IVT)로 구성될 수 있다. 따라서, 제2 제어부를 통해, QB노드(QB)에는 Q노드(Q)와 반대의 전압 상태를 유지할 수 있다.
도 6은 본 발명의 일 실시예에 따른 표시 장치의 게이트 구동부를 나타내는 블록도이다.
도 6에서는 설명의 편의를 위해, 제n-2 스테이지(S(n-2)) 내지 제n+2 스테이지(S(n+2))의 제1 풀업 TFT(UT1) 및 제3 풀업 TFT(UT3)와 제1 클락 신호(mCLK) 라인의 연결 관계만을 도시하였다.
즉, 제1 출력부의 제1 풀업 TFT(UT1)와 제3 출력부의 제3 풀업 TFT(UT3)에는 서로 다른 상의 제1 클락 신호(mCLK)가 인가된다.
제1 풀업 TFT(UT1)에 인가되는 제1 클락 신호(mCLK)의 상과 제3 풀업 TFT(UT3)에 인가되는 제1 클락 신호(mCLK)의 상의 차이는 전술한 화소 회로에 인가되는 스캔 신호(SCAN(n))와 센싱 신호(SENSE(n))의 인가되는 시간 차이에 의해서 결정된다.
도 6에 도시된 바와 같이, 제1 출력부의 제1 풀업 TFT(UT1)에는 제n-2 상의 제1 클락 신호(mCLK(n-2))가 인가되고, 제3 출력부의 제3 풀업 TFT(UT3)에는 제n 상의 제1 클락 신호(mCLK(n))가 인가 된다.
구체적으로, 제1 클락 신호(mCLK)이 6상의 클락 신호일 경우, 제n-2 스테이지(S(n-2))의 경우, 제1 풀업 TFT(UT1(n-2))에는 제1 상의 제1 클락 신호(mCLK1)가 인가되고, 제3 풀업 TFT(UT3(n-2))에는 제3 상의 제1 클락 신호(mCLK3)가 인가된다. 제n-1 스테이지(S(n-1))의 경우, 제1 풀업 TFT(UT1(n-1))에는 제2 상의 제1 클락 신호(mCLK2)가 인가되고, 제3 풀업 TFT(UT3(n-1))에는 제4 상의 제1 클락 신호(mCLK4)가 인가된다. 제n 스테이지(S(n))의 경우, 제1 풀업 TFT(UT1(n))에는 제3 상의 제1 클락 신호(mCLK3)가 인가되고, 제3 풀업 TFT(UT3(n))에는 제5 상의 제1 클락 신호(mCLK5)가 인가된다. 제n+1 스테이지의 경우, 제1 풀업 TFT(UT1(n+1))에는 제4 상의 제1 클락 신호(mCLK4)가 인가되고, 제3 풀업 TFT(UT3(n+1))에는 제6 상의 제1 클락 신호(mCLK6)가 인가된다. 제n+2 스테이지의 경우, 제1 풀업 TFT(UT1(n+2))에는 제5 상의 제1 클락 신호(mCLK5)가 인가되고, 제3 풀업 TFT(UT3(n+2))에는 제1 상의 제1 클락 신호(mCLK1)가 인가된다.
즉, 제n 스테이지의 제1 풀업 TFT(UT1(n))와 제n-2 스테이지의 제3 풀업 TFT(UT(n-2))는 동일 상의 클락 신호를 공유할 수 있다.
이렇게, 게이트 구동부 내부에서 클락 신호를 공유하여, 복수의 스캔 신호 및 센싱 신호를 출력할 수 있다. 이에, 표시 패널 내부에 내장되는 게이트 구동부를 단순화하여 베젤의 감소를 도모할 수 있음과 동시에, 스캔 신호 및 센싱 신호의 출력을 게이트 구동부 내부에서 분리 상태를 유지함으로써 출력 로드를 감소시켜, 게이트 신호의 지연을 방지할 수 있다.
이하에서는, 도 7 및 도 8을 참조하여, 본 발명의 다른 실시예에 따른 유기 발광 표시 표시 장치의 게이트 구동부에 배치되는 각 스테이지(S1 내지 Sz)의 회로 구성 및 각 스테이지(S1 내지 Sz)가 게이트 신호을 출력하는 과정에 대해 제n 스테이지(Sn)를 예를 들어 설명한다.
도 7은 본 발명의 다른 실시예에 따른 유기 발광 표시 장치의 게이트 구동부에 구비된 각 스테이지의 등가회로를 나타내는 도면이다.
도 7에 도시된 바와 같이, 제n 스테이지는 Q 노드(Q)의 전압 및 QB 노드(QB)의 전압에 의해, 센싱 신호(SENSE(n))를 출력하는 제1 출력부, 기준 신호(Ref(n))를 출력하는 제2 출력부, 스캔 신호(SCAN(n))를 출력하는 제3 출력부 및 캐리 신호(CARRY(n))를 출력하는 제4 출력부를 포함할 뿐만 아니라, Q 노드(Q)를 제어하는 제1 제어부 와 QB 노드(QB)를 제어하는 제2 제어부를 포함한다.
즉, 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 제1 내지 제4 출력부는 모두 Q 노드(Q)의 전압 및 QB 노드(QB)의 전압에 의해 제어되는 멀티 출력부이다.
제1 출력부는 센싱 신호(SENSE(n))를 풀업(pull-up)하는 TFT인 제1 풀업 TFT(UT1) 및 센싱 신호(SENSE(n))를 풀다운(pull-down)하는 TFT인 제1 풀다운 TFT(DT1)를 포함한다.
여기서 제1 풀업 TFT(UT1)는 게이트에 Q 노드(Q)가 연결되고, 드레인에 입력인 제n 상의 제2 클락 신호(rCLK(n))가 인가되고, 소스에 출력단인 센싱 신호(SENSE(n)) 라인이 연결되는 풀업(pull-up) TFT이다. 제1 풀업 TFT(UT1)는 Q 노드(Q)의 전압이 하이 상태인 경우 턴온(turn-on)되어, 제n 상의 제2 클락 신호(rCLK(n))를 센싱 신호(SENSE(n))로 출력한다.
그리고, 제1 풀다운 TFT(DT1)는 게이트에 QB 노드(QB)가 연결되고, 드레인에 입력인 저전위 전압(VGL)이 인가되고, 소스에 출력단인 출력단인 센싱 신호(SENSE(n)) 라인이 연결되는 풀다운(pull-down) TFT이다. 제1 풀다운 TFT(DT1)는 QB 노드(QB)의 전압이 하이 상태인 경우 턴온(turn-on)되어, 저전위 전압(VGL)을 센싱 신호(SENSE(n))로 출력한다.
제2 출력부는 기준 신호(Ref(n))를 풀업(pull-up)하는 TFT인 제2 풀업 TFT(UT1) 및 기준 신호(Ref(n))를 풀다운(pull-down)하는 TFT인 제2 풀다운 TFT(DT2)를 포함한다.
여기서 제2 풀업 TFT(UT2)는 게이트에 Q 노드(Q)가 연결되고, 드레인에 입력인 제n-1 상의 제1 클락 신호(mCLK(n-1))가 인가되고, 소스에 출력단인 기준 신호(Ref(n)) 라인이 연결되는 풀업(pull-up) TFT이다. 제2 풀업 TFT(UT2)는 Q 노드(Q)의 전압이 하이 상태인 경우 턴온(turn-on)되어, 제n-1 상의 제1 클락 신호(mCLK(n-1))를 기준 신호(Ref(n))로 출력한다.
그리고, 제2 풀다운 TFT(DT2)는 게이트에 QB 노드(QB)가 연결되고, 드레인에 입력인 저전위 전압(VGL)이 인가되고, 소스에 출력단인 출력단인 기준 신호(Ref(n)) 라인이 연결되는 풀다운(pull-down) TFT이다. 제2 풀다운 TFT(DT2)는 QB 노드(QB)의 전압이 하이 상태인 경우 턴온(turn-on)되어, 저전위 전압(VGL)을 기준 신호(Ref(n))로 출력한다.
제3 출력부는 스캔 신호(SCAN(n))를 풀업(pull-up)하는 TFT인 제3 풀업 TFT(UT3) 및 스캔 신호(SCAN(n))를 풀다운(pull-down)하는 TFT인 제3 풀다운 TFT(DT3)를 포함한다.
여기서 제3 풀업 TFT(UT3)는 게이트에 Q 노드(Q)가 연결되고, 드레인에 입력인 제n 상의 제1 클락 신호(mLK(n))가 인가되고, 소스에 출력단인 스캔 신호(SCAN(n)) 라인이 연결되는 풀업(pull-up) TFT이다. 제3 풀업 TFT(UT3)는 Q 노드(Q)의 전압이 하이 상태인 경우 턴온(turn-on)되어, 제n 상의 제1 클락 신호(rCLK(n))를 스캔 신호(SCAN(n))로 출력한다.
그리고, 제3 풀다운 TFT(DT3)는 게이트에 QB 노드(QB)가 연결되고, 드레인에 입력인 저전위 전압(VGL)이 인가되고, 소스에 출력단인 출력단인 스캔 신호(SCAN(n)) 라인이 연결되는 풀다운(pull-down) TFT이다. 제3 풀다운 TFT(DT3)는 QB 노드(QB)의 전압이 하이 상태인 경우 턴온(turn-on)되어, 저전위 전압(VGL)을 스캔 신호(SCAN(n))로 출력한다.
제4 출력부는 캐리 신호(CARRY(n))를 풀업(pull-up)하는 TFT인 제4 풀업 TFT(UT4) 및 캐리 신호(CARRY(n))를 풀다운(pull-down)하는 TFT인 제4 풀다운 TFT(DT4)를 포함한다.
여기서 제4 풀업 TFT(UT4)는 게이트에 Q 노드(Q)가 연결되고, 드레인에 입력인 제n 상의 제3 클락 신호(qCLK(n))가 인가되고, 소스에 출력단인 캐리 신호(CARRY(n)) 라인이 연결되는 풀업(pull-up) TFT이다. 제4 풀업 TFT(UT4)는 Q 노드(Q)의 전압이 하이 상태인 경우 턴온(turn-on)되어, 제n 상의 제3 클락 신호(qCLK(n))를 캐리 신호(CARRY(n))로 출력한다.
그리고, 제4 풀다운 TFT(DT4)는 게이트에 QB 노드(QB)가 연결되고, 드레인에 입력인 저전위 구동 전압(VSS)이 인가되고, 소스에 출력단인 출력단인 캐리 신호(CARRY(n)) 라인이 연결되는 풀다운(pull-down) TFT이다. 제4 풀다운 TFT(DT4)는 QB 노드(Q)의 전압이 하이 상태인 경우 턴온(turn-on)되어, 저전위 구동 전압(VSS)을 캐리 신호(CARRY(n))로 출력한다.
제1 제어부는 전단 스테이지의 캐리 신호(CARRY(n-p)) 및 후단 스테이지의 캐리 신호(CARRY(n+q))를 인가 받아, Q 노드(Q)에 인가되는 전압을 제어하며, 제1 QTFT(QT1), 제2 QTFT(QT2)를 포함한다.
제1 QTFT(QT1)는 게이트 및 드레인에 전단 스테이지의 캐리 신호(CARRY(n-p))가 인가되고, 소스에 Q 노드(Q)가 연결되는 TFT이다. 제1 QTFT(QT1)는 전단 스테이지의 캐리 신호(CARRY(n-p))가 하이 상태인 경우 턴온(turn-on)되어, 하이 상태의 전단 스테이지의 캐리 신호(CARRY(n-p))인 고전위 구동 전압을 Q 노드(Q)에 출력한다.
제2 QTFT(QT2)는 게이트에 후단 스테이지의 캐리 신호(CARRY(n+q))가 인가되고, 드레인에 입력인 저전위 구동 전압(VSS)이 인가되고, 소스에 Q 노드(Q)가 연결되는 TFT이다. 제2 QTFT(QT2)는 후단 스테이지의 캐리 신호(CARRY(n+q))가 하이 상태인 경우 턴온(turn-on)되어, 저전위 구동 전압(VSS)을 Q 노드(Q)에 출력한다.
제2 제어부는 전술한 Q노드(Q)가 입력단에 연결되어 있고, QB노드(QB)가 출력단에 연결되어 있는 인버터(IVT)로 구성될 수 있다. 따라서, 제2 제어부를 통해, QB노드(QB)에는 Q노드(Q)와 반대의 전압 상태를 유지할 수 있다.
도 8은 본 발명의 다른 실시예에 따른 표시 장치의 게이트 구동부를 나타내는 블록도이다.
도 8에서는 설명의 편의를 위해, 제n-2 스테이지(S(n-2)) 내지 제n+2 스테이지(S(n+2))의 제2 풀업 TFT(UT2) 및 제3 풀업 TFT(UT3)와 제1 클락 신호(mCLK) 라인의 연결 관계만을 도시하였다.
즉, 제2 출력부의 제2 풀업 TFT(UT2)와 제3 출력부의 제3 풀업 TFT(UT3)에는 서로 다른 상의 제1 클락 신호(mCLK)가 인가된다.
제2 풀업 TFT(UT2)에 인가되는 제1 클락 신호(mCLK)의 상과 제3 풀업 TFT(UT3)에 인가되는 제1 클락 신호(mCLK)의 상의 차이는 전술한 화소 회로에 인가되는 스캔 신호(SCAN(n))와 기준 신호(Ref(n))의 인가되는 시간 차이에 의해서 결정된다.
도 8 도시된 바와 같이, 제2 출력부의 제2 풀업 TFT(UT2)에는 제n-1 상의 제1 클락 신호(mCLK(n-1))가 인가되고, 제3 출력부의 제3 풀업 TFT(UT3)에는 제n 상의 제1 클락 신호(mCLK(n))가 인가 된다.
구체적으로, 제1 클락 신호(mCLK)이 6상의 클락 신호일 경우, 제n-2 스테이지(S(n-2))의 경우, 제2 풀업 TFT(UT2(n-2))에는 제2 상의 제1 클락 신호(mCLK2)가 인가되고, 제3 풀업 TFT(UT3(n-2))에는 제3 상의 제1 클락 신호(mCLK3)가 인가된다. 제n-1 스테이지(S(n-1))의 경우, 제2 풀업 TFT(UT2(n-1))에는 제3 상의 제1 클락 신호(mCLK3)가 인가되고, 제3 풀업 TFT(UT3(n-1))에는 제4 상의 제1 클락 신호(mCLK4)가 인가된다. 제n 스테이지(S(n))의 경우, 제2 풀업 TFT(UT2(n))에는 제4 상의 제1 클락 신호(mCLK4)가 인가되고, 제3 풀업 TFT(UT3(n))에는 제5 상의 제1 클락 신호(mCLK5)가 인가된다. 제n+1 스테이지의 경우, 제2 풀업 TFT(UT2(n+1))에는 제5 상의 제1 클락 신호(mCLK5)가 인가되고, 제3 풀업 TFT(UT3(n+1))에는 제6 상의 제1 클락 신호(mCLK6)가 인가된다. 제n+2 스테이지의 경우, 제2 풀업 TFT(UT2(n+2))에는 제6 상의 제1 클락 신호(mCLK6)가 인가되고, 제3 풀업 TFT(UT3(n+2))에는 제1 상의 제1 클락 신호(mCLK1)가 인가된다.
즉, 제n 스테이지의 제2 풀업 TFT(UT2(n))와 제n-1 스테이지의 제3 풀업 TFT(UT(n-1))는 동일 상의 클락 신호를 공유할 수 있다.
이렇게, 게이트 구동부 내부에서 클락 신호를 공유하여, 복수의 스캔 신호 및 기준 신호를 출력할 수 있다. 이에, 표시 패널 내부에 내장되는 게이트 구동부를 단순화하여 베젤의 감소를 도모할 수 있음과 동시에, 스캔 신호 및 기준 신호의 출력을 게이트 구동부 내부에서 분리 상태를 유지함으로써 출력 로드를 감소시켜, 게이트 신호의 지연을 방지할 수 있다.
전술한 바와 같은 과제를 해결하기 위하여 본 발명의 일 실시예에 따른 게이트 구동부는 종속 연결되는 복수의 스테이지를 포함하고, 복수의 스테이지 각각은 Q노드 및 QB노드의 전압에 의해, 센싱 신호를 출력하는 제1 출력부, Q노드 및 QB노드의 전압에 의해, 기준 신호를 출력하는 제2 출력부, Q노드 및 QB노드의 전압에 의해, 스캔 신호를 출력하는 제3 출력부, Q노드를 제어하는 제1 제어부 및 QB노드를 제어하는 제2 제어부를 포함하고, 제1 출력부 내지 제3 출력부 중 적어도 둘 이상은 복수의 클락 신호 중 적어도 하나의 클락 신호를 공유하여, 게이트 구동부의 면적을 저감할 수 있다.
본 발명의 다른 특징에 따르면, 복수의 클락 신호의 펄스 폭 및 위상은 서로 다르다.
본 발명의 또 다른 특징에 따르면, 제1 출력부 및 제3 출력부에 서로 다른 상의 제1 클락 신호가 인가되고, 제2 출력부에 제2 클락 신호가 인가된다.
본 발명의 또 다른 특징에 따르면, 제1 출력부에 제n-2 상의 제1 클락 신호가 인가되고, 제3 출력부에 제n 상의 제1 클락 신호가 인가된다.
본 발명의 또 다른 특징에 따르면, 제1 출력부는 Q노드의 전압에 따라, 제n-2 상의 제1 클락 신호를 센싱 신호로 출력하는 제1 풀업 TFT 및 QB노드의 전압에 따라, 저전위 전압을 센싱 신호로 출력하는 제1 풀다운 TFT를 포함하고, 제2 출력부는 Q노드의 전압에 따라, 제2 클락 신호를 기준 신호로 출력하는 제2 풀업 TFT 및 QB노드의 전압에 따라, 저전위 전압을 기준 신호으로 출력하는 제2 풀다운 TFT를 포함하고, 제3 출력부는 Q노드의 전압에 따라, 제n 상의 제1 클락 신호를 스캔 신호로 출력하는 제3 풀업 TFT 및 QB노드의 전압에 따라, 저전위 구동 전압을 스캔 신호로 출력하는 제3 풀다운 TFT를 포함한다.
본 발명의 또 다른 특징에 따르면, 제2 출력부 및 제3 출력부에 서로 다른 상의 제1 클락 신호가 인가되고, 제1 출력부에 제2 클락 신호가 인가된다.
본 발명의 또 다른 특징에 따르면, 제2 출력부에 제n-1 상의 제1 클락 신호가 인가되고, 제3 출력부에 제n 상의 제1 클락 신호가 인가된다.
본 발명의 또 다른 특징에 따르면, 제1 출력부는 Q노드의 전압에 따라, 제2 클락 신호를 센싱 신호로 출력하는 제1 풀업 TFT 및 QB노드의 전압에 따라, 저전위 전압을 센싱 신호로 출력하는 제1 풀다운 TFT를 포함하고, 제2 출력부는 Q노드의 전압에 따라, 제n-1 상의 제1 클락 신호를 기준 신호로 출력하는 제2 풀업 TFT 및 QB노드의 전압에 따라, 저전위 전압을 기준 신호으로 출력하는 제2 풀다운 TFT를 포함하고, 제3 출력부는 Q노드의 전압에 따라, 제n 상의 제1 클락 신호를 스캔 신호로 출력하는 제3 풀업 TFT 및 QB노드의 전압에 따라, 저전위 구동 전압을 스캔 신호로 출력하는 제3 풀다운 TFT를 포함한다.
본 발명의 또 다른 특징에 따르면, 제1 제어부는 전단 스테이지의 캐리 신호에 따라, 고전위 구동 전압을 상기 Q노드에 출력하는 제1 QTFT 및 후단 스테이지의 캐리 신호에 따라, 저전위 구동 전압을 상기 Q노드에 출력하는 제2 QTFT를 포함하고, 제2 제어부는 Q노드가 입력단에 연결되어 있고, QB노드가 출력단에 연결되어 있는 인버터(IVT)를 포함한다.
전술한 바와 같은 과제를 해결하기 위하여 본 발명의 일 실시예에 따른 유기 발광 표시 장치는 복수의 화소를 구비하는 표시 패널 및 표시 패널에 실장되고 복수의 클락 신호 중 적어도 하나의 클락 신호를 공유하여, 센싱 신호, 기준 신호 및 스캔 신호를 출력하는 게이트 구동부를 포함하여, 게이트 구동부의 면적을 저감할 수 있다.
본 발명의 다른 특징에 따르면, 복수의 화소에 배치되는 화소 회로는 게이트 노드 및 소스 노드에 인가된 전압에 기초하여, 유기 발광 소자에 흐르는 전류를 제어하는 구동 TFT, 센싱 신호에 기초하여, 초기화 전압을 구동 TFT의 소스 노드에 인가하는 제1 스위칭 TFT, 기준 신호에 기초하여, 기준 전압을 구동 TFT의 게이트 노드에 인가하는 제2 스위칭 TFT, 스캔 신호에 기초하여, 데이터 전압을 구동 TFT의 게이트 노드에 인가하는 제3 스위칭 TFT 및 발광 제어 신호에 기초하여, 고전위 전압을 구동 TFT의 드레인 노드에 인가하는 제4 스위칭 TFT을 포함한다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것은 아니고, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
100: 유기 발광 표시 장치
110: 표시 패널
120: 타이밍 제어부
130: 게이트 구동부
140: 데이터 구동부
Vdata: 데이터 전압
Vref: 기준 전압
Vinit: 초기화 전압
SENSE: 센싱 신호
Ref: 기준 신호
Scan: 스캔 신호
EM: 발광 제어 신호

Claims (21)

  1. 종속 연결되는 복수의 스테이지를 포함하고
    상기 복수의 스테이지 각각은,
    Q노드 및 QB노드의 전압에 의해, 제n-2 상의 제1 클락 신호 및 저전위 전압 중 어느 하나를 센싱 신호로 출력하는 제1 출력부;
    상기 Q노드 및 상기 QB노드의 전압에 의해, 제n 상의 제2 클락 신호 및 상기 저전위 전압 중 어느 하나를 기준 신호로 출력하는 제2 출력부;
    상기 Q노드 및 상기 QB노드의 전압에 의해, 제n 상의 제1 클락 신호 및 상기 저전위 전압 중 어느 하나를 스캔 신호로 출력하는 제3 출력부;
    전단 스테이지의 캐리 신호, 후단 스테이지의 캐리 신호 및 저전위 구동 전압을 입력 받아, 상기 Q노드를 제어하는 제1 제어부 및
    상기 Q노드에 의해, 상기 QB노드를 제어하는 제2 제어부를 포함하는, 게이트 구동부.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 제1 항에 있어서,
    상기 제1 출력부는,
    상기 Q노드의 전압에 따라, 상기 제n-2 상의 제1 클락 신호를 상기 센싱 신호로 출력하는 제1 풀업 TFT 및
    상기 QB노드의 전압에 따라, 상기 저전위 전압을 상기 센싱 신호로 출력하는 제1 풀다운 TFT를 포함하고,
    상기 제2 출력부는,
    상기 Q노드의 전압에 따라, 상기 제2 클락 신호를 상기 기준 신호로 출력하는 제2 풀업 TFT 및
    상기 QB노드의 전압에 따라, 상기 저전위 전압을 상기 기준 신호으로 출력하는 제2 풀다운 TFT를 포함하고,
    상기 제3 출력부는,
    상기 Q노드의 전압에 따라, 상기 제n 상의 제1 클락 신호를 상기 스캔 신호로 출력하는 제3 풀업 TFT 및
    상기 QB노드의 전압에 따라, 상기 저전위 전압을 상기 스캔 신호로 출력하는 제3 풀다운 TFT를 포함하는, 게이트 구동부.
  6. 삭제
  7. 종속 연결되는 복수의 스테이지를 포함하고
    상기 복수의 스테이지 각각은,
    Q노드 및 QB노드의 전압에 의해, 제n 상의 제2 클락 신호 및 저전위 전압 중 어느 하나를 센싱 신호로 출력하는 제1 출력부;
    상기 Q노드 및 상기 QB노드의 전압에 의해, 제n-1 상의 제1 클락 신호 및 상기 저전위 전압 중 어느 하나를 기준 신호로 출력하는 제2 출력부;
    상기 Q노드 및 상기 QB노드의 전압에 의해, 제n 상의 제1 클락 신호 및 상기 저전위 전압 중 어느 하나를 스캔 신호로 출력하는 제3 출력부;
    전단 스테이지의 캐리 신호, 후단 스테이지의 캐리 신호 및 저전위 구동 전압을 입력 받아, 상기 Q노드를 제어하는 제1 제어부 및
    상기 Q노드에 의해, 상기 QB노드를 제어하는 제2 제어부를 포함하는, 게이트 구동부.
  8. 제7 항에 있어서,
    상기 제1 출력부는,
    상기 Q노드의 전압에 따라, 상기 제2 클락 신호를 상기 센싱 신호로 출력하는 제1 풀업 TFT 및
    상기 QB노드의 전압에 따라, 상기 저전위 전압을 상기 센싱 신호로 출력하는 제1 풀다운 TFT를 포함하고,
    상기 제2 출력부는,
    상기 Q노드의 전압에 따라, 상기 제n-1 상의 제1 클락 신호를 상기 기준 신호로 출력하는 제2 풀업 TFT 및
    상기 QB노드의 전압에 따라, 상기 저전위 전압을 상기 기준 신호으로 출력하는 제2 풀다운 TFT를 포함하고,
    상기 제3 출력부는,
    상기 Q노드의 전압에 따라, 상기 제n 상의 제1 클락 신호를 상기 스캔 신호로 출력하는 제3 풀업 TFT 및
    상기 QB노드의 전압에 따라, 상기 저전위 전압을 상기 스캔 신호로 출력하는 제3 풀다운 TFT를 포함하는, 게이트 구동부.
  9. 제1 항 및 제 7항 중 어느 하나에 있어서,
    상기 제1 제어부는,
    상기 전단 스테이지의 캐리 신호에 따라, 고전위 구동 전압을 상기 Q노드에 출력하는 제1 QTFT 및
    상기 후단 스테이지의 캐리 신호에 따라, 상기 저전위 구동 전압을 상기 Q노드에 출력하는 제2 QTFT를 포함하고,
    상기 제2 제어부는,
    상기 Q노드가 입력단에 연결되어 있고, 상기 QB노드가 출력단에 연결되어 있는 인버터(IVT)를 포함하는, 게이트 구동부.
  10. 복수의 화소를 구비하는 표시 패널 및
    상기 표시 패널에 실장되고, 센싱 신호, 기준 신호 및 스캔 신호를 출력하는 게이트 구동부를 포함하고,
    상기 게이트 구동부는,
    종속 연결되는 복수의 스테이지를 포함하고
    상기 복수의 스테이지 각각은,
    Q노드 및 QB노드의 전압에 의해, 제n-2 상의 제1 클락 신호 및 저전위 전압 중 어느 하나를 센싱 신호로 출력하는 제1 출력부;
    상기 Q노드 및 상기 QB노드의 전압에 의해, 제n 상의 제2 클락 신호 및 상기 저전위 전압 중 어느 하나를 기준 신호로 출력하는 제2 출력부;
    상기 Q노드 및 상기 QB노드의 전압에 의해, 제n 상의 제1 클락 신호 및 상기 저전위 전압 중 어느 하나를 스캔 신호로 출력하는 제3 출력부;
    전단 스테이지의 캐리 신호, 후단 스테이지의 캐리 신호 및 저전위 구동 전압을 입력 받아, 상기 Q노드를 제어하는 제1 제어부 및
    상기 Q노드에 의해, 상기 QB노드를 제어하는 제2 제어부를 포함하는, 유기 발광 표시 장치.
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 제10 항에 있어서,
    상기 제1 출력부는,
    상기 Q노드의 전압에 따라, 상기 제n-2 상의 제1 클락 신호를 상기 센싱 신호로 출력하는 제1 풀업 TFT 및
    상기 QB노드의 전압에 따라, 상기 저전위 전압을 상기 센싱 신호로 출력하는 제1 풀다운 TFT를 포함하고,
    상기 제2 출력부는,
    상기 Q노드의 전압에 따라, 상기 제2 클락 신호를 상기 기준 신호로 출력하는 제2 풀업 TFT 및
    상기 QB노드의 전압에 따라, 상기 저전위 전압을 상기 기준 신호으로 출력하는 제2 풀다운 TFT를 포함하고,
    상기 제3 출력부는,
    상기 Q노드의 전압에 따라, 상기 제n 상의 제1 클락 신호를 상기 스캔 신호로 출력하는 제3 풀업 TFT 및
    상기 QB노드의 전압에 따라, 상기 저전위 전압을 상기 스캔 신호로 출력하는 제3 풀다운 TFT를 포함하는, 유기 발광 표시 장치.
  17. 삭제
  18. 복수의 화소를 구비하는 표시 패널 및
    상기 표시 패널에 실장되고, 센싱 신호, 기준 신호 및 스캔 신호를 출력하는 게이트 구동부를 포함하고,
    상기 게이트 구동부는,
    종속 연결되는 복수의 스테이지를 포함하고
    상기 복수의 스테이지 각각은,
    Q노드 및 QB노드의 전압에 의해, 제n 상의 제2 클락 신호 및 저전위 전압 중 어느 하나를 센싱 신호로 출력하는 제1 출력부;
    상기 Q노드 및 상기 QB노드의 전압에 의해, 제n-1 상의 제1 클락 신호 및 상기 저전위 전압 중 어느 하나를 기준 신호로 출력하는 제2 출력부;
    상기 Q노드 및 상기 QB노드의 전압에 의해, 제n 상의 제1 클락 신호 및 상기 저전위 전압 중 어느 하나를 스캔 신호로 출력하는 제3 출력부;
    전단 스테이지의 캐리 신호, 후단 스테이지의 캐리 신호 및 저전위 구동 전압을 입력 받아, 상기 Q노드를 제어하는 제1 제어부 및
    상기 Q노드에 의해, 상기 QB노드를 제어하는 제2 제어부를 포함하는, 유기 발광 표시 장치.
  19. 제18 항에 있어서,
    상기 제1 출력부는,
    상기 Q노드의 전압에 따라, 상기 제2 클락 신호를 상기 센싱 신호로 출력하는 제1 풀업 TFT 및
    상기 QB노드의 전압에 따라, 상기 저전위 전압을 상기 센싱 신호로 출력하는 제1 풀다운 TFT를 포함하고,
    상기 제2 출력부는,
    상기 Q노드의 전압에 따라, 상기 제n-1 상의 제1 클락 신호를 상기 기준 신호로 출력하는 제2 풀업 TFT 및
    상기 QB노드의 전압에 따라, 상기 저전위 전압을 상기 기준 신호으로 출력하는 제2 풀다운 TFT를 포함하고,
    상기 제3 출력부는,
    상기 Q노드의 전압에 따라, 상기 제n 상의 제1 클락 신호를 상기 스캔 신호로 출력하는 제3 풀업 TFT 및
    상기 QB노드의 전압에 따라, 상기 저전위 전압을 상기 스캔 신호로 출력하는 제3 풀다운 TFT를 포함하는, 유기 발광 표시 장치.
    제10 항 및 제 18항 중 어느 하나에 있어서,
    상기 제1 제어부는,
    상기 전단 스테이지의 캐리 신호에 따라, 고전위 구동 전압을 상기 Q노드에 출력하는 제1 QTFT및
    상기 후단 스테이지의 캐리 신호에 따라, 상기 저전위 구동 전압을 상기 Q노드에 출력하는 제2 QTFT를 포함하고,
    상기 제2 제어부는,
    상기 Q노드가 입력단에 연결되어 있고, 상기 QB노드가 출력단에 연결되어 있는 인버터(IVT)를 포함하는, 유기 발광 표시 장치.
  20. 삭제
  21. 제10 항 및 제 18항 중 어느 하나에 있어서,
    상기 복수의 화소에 배치되는 화소 회로는,
    게이트 노드 및 소스 노드에 인가된 전압에 기초하여, 유기 발광 소자에 흐르는 전류를 제어하는 구동 TFT;
    상기 센싱 신호에 기초하여, 초기화 전압을 상기 구동 TFT의 소스 노드에 인가하는 제1 스위칭 TFT;
    상기 기준 신호에 기초하여, 기준 전압을 상기 구동 TFT의 게이트 노드에 인가하는 제2 스위칭 TFT;
    상기 스캔 신호에 기초하여, 데이터 전압을 상기 구동 TFT의 게이트 노드에 인가하는 제3 스위칭 TFT 및
    발광 제어 신호에 기초하여, 고전위 전압을 상기 구동 TFT의 드레인 노드에 인가하는 제4 스위칭 TFT을 포함하는, 유기 발광 표시 장치.
KR1020170144927A 2017-11-01 2017-11-01 게이트 구동부 및 이를 포함하는 유기 발광 표시 장치 KR102555440B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020170144927A KR102555440B1 (ko) 2017-11-01 2017-11-01 게이트 구동부 및 이를 포함하는 유기 발광 표시 장치
US16/176,142 US10706786B2 (en) 2017-11-01 2018-10-31 Gate driver and organic light emitting display device including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170144927A KR102555440B1 (ko) 2017-11-01 2017-11-01 게이트 구동부 및 이를 포함하는 유기 발광 표시 장치

Publications (2)

Publication Number Publication Date
KR20190049274A KR20190049274A (ko) 2019-05-09
KR102555440B1 true KR102555440B1 (ko) 2023-07-12

Family

ID=66243212

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170144927A KR102555440B1 (ko) 2017-11-01 2017-11-01 게이트 구동부 및 이를 포함하는 유기 발광 표시 장치

Country Status (2)

Country Link
US (1) US10706786B2 (ko)
KR (1) KR102555440B1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108564916A (zh) * 2018-04-27 2018-09-21 上海天马有机发光显示技术有限公司 一种显示面板及显示装置
CN109686314B (zh) * 2019-03-01 2021-01-29 京东方科技集团股份有限公司 像素电路、显示基板和显示装置
KR20210004837A (ko) * 2019-07-03 2021-01-13 엘지디스플레이 주식회사 표시장치, 게이트 구동회로 및 구동방법
US11355069B2 (en) * 2019-07-03 2022-06-07 Lg Display Co., Ltd. Display device, gate driving circuit, and driving method thereof
US11238811B2 (en) * 2019-08-22 2022-02-01 Samsung Display Co, Ltd. Stage with multiple output buffers and scan driver having the same
KR20210024382A (ko) * 2019-08-23 2021-03-05 삼성디스플레이 주식회사 스캔 신호 구동부와 그를 포함한 표시 장치
CN113066422B (zh) * 2019-12-13 2022-06-24 华为机器有限公司 扫描与发光驱动电路、扫描与发光驱动系统、显示面板
KR20210085236A (ko) * 2019-12-30 2021-07-08 엘지디스플레이 주식회사 게이트 구동 회로, 및 이를 포함하는 영상 표시 장치
KR20210114603A (ko) * 2020-03-10 2021-09-24 삼성디스플레이 주식회사 스테이지 회로 및 이를 포함하는 스캔 구동부
CN112509517B (zh) * 2020-11-26 2022-07-12 合肥维信诺科技有限公司 像素电路的驱动方法、显示面板
KR20230051390A (ko) * 2021-10-08 2023-04-18 삼성디스플레이 주식회사 표시장치
KR20230102726A (ko) * 2021-12-30 2023-07-07 엘지디스플레이 주식회사 보상부를 포함하는 유기발광다이오드 표시장치 및 그 구동방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130038621A1 (en) 2011-08-08 2013-02-14 Samsung Display Co., Ltd. Display device and driving method thereof
US20140375616A1 (en) 2013-06-21 2014-12-25 Samsung Display Co., Ltd Stage circuit and organic light emitting display includiing the same
US20160117981A1 (en) 2013-05-29 2016-04-28 Foundation Of Soongsil University-Industry Cooperation Voltage compensation type pixel circuit and method for driving the same

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102019765B1 (ko) * 2012-11-28 2019-09-09 엘지디스플레이 주식회사 쉬프트 레지스터와 이의 구동방법
KR101980770B1 (ko) * 2012-12-28 2019-05-21 엘지디스플레이 주식회사 Oled 표시 장치
KR102329082B1 (ko) * 2015-10-27 2021-11-18 엘지디스플레이 주식회사 유기발광다이오드 표시장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130038621A1 (en) 2011-08-08 2013-02-14 Samsung Display Co., Ltd. Display device and driving method thereof
US20160117981A1 (en) 2013-05-29 2016-04-28 Foundation Of Soongsil University-Industry Cooperation Voltage compensation type pixel circuit and method for driving the same
US20140375616A1 (en) 2013-06-21 2014-12-25 Samsung Display Co., Ltd Stage circuit and organic light emitting display includiing the same

Also Published As

Publication number Publication date
US10706786B2 (en) 2020-07-07
KR20190049274A (ko) 2019-05-09
US20190130842A1 (en) 2019-05-02

Similar Documents

Publication Publication Date Title
KR102555440B1 (ko) 게이트 구동부 및 이를 포함하는 유기 발광 표시 장치
US10546531B2 (en) Pixel circuit driving method and display device
US10475381B2 (en) Organic light emitting display device and driving method of the same
US10297781B2 (en) Organic light emitting display device and driving method of the same
US10388219B2 (en) Organic light emitting display device and driving method of the same
US9159265B2 (en) Pixel, display device including the same, and driving method thereof
KR102555155B1 (ko) 유기 발광 표시 장치 및 그의 구동 방법
KR20180061524A (ko) 표시패널과 이를 이용한 전계 발광 표시장치
US10672337B2 (en) Display device including pixel circuits including display elements driven by electric current
US11195472B2 (en) Display device
KR102364098B1 (ko) 유기발광다이오드 표시장치
US11798497B2 (en) Gate driving circuit and display device using the same
KR101856378B1 (ko) 유기 발광 표시 장치 및 그의 구동 방법
KR102457500B1 (ko) 유기 발광 표시 장치 및 이의 구동 방법
KR102324660B1 (ko) 유기발광 표시장치에 구비된 구동 tft의 문턱전압 센싱방법
KR102431625B1 (ko) 유기 발광 표시 장치 및 이의 구동 방법
KR101958744B1 (ko) 유기 발광 표시 장치 및 그의 구동 방법
KR102470085B1 (ko) 유기 발광 표시 장치
KR20210058232A (ko) 표시 장치
KR102508806B1 (ko) 유기발광 표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant