CN110675821A - 显示面板、显示装置和显示面板的驱动方法 - Google Patents

显示面板、显示装置和显示面板的驱动方法 Download PDF

Info

Publication number
CN110675821A
CN110675821A CN201910939942.9A CN201910939942A CN110675821A CN 110675821 A CN110675821 A CN 110675821A CN 201910939942 A CN201910939942 A CN 201910939942A CN 110675821 A CN110675821 A CN 110675821A
Authority
CN
China
Prior art keywords
clock signal
signal line
electrically connected
transistor
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910939942.9A
Other languages
English (en)
Other versions
CN110675821B (zh
Inventor
张蒙蒙
周星耀
李玥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Tianma Microelectronics Co Ltd
Original Assignee
Shanghai Tianma AM OLED Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Tianma AM OLED Co Ltd filed Critical Shanghai Tianma AM OLED Co Ltd
Priority to CN201910939942.9A priority Critical patent/CN110675821B/zh
Publication of CN110675821A publication Critical patent/CN110675821A/zh
Application granted granted Critical
Publication of CN110675821B publication Critical patent/CN110675821B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本发明提供一种显示面板、显示装置和显示面板的驱动方法。在显示面板中，第一时钟信号线电连接第四连接端，第二时钟信号线电连接第五连接端，第三时钟信号线电连接第一连接端，第四时钟信号线电连接第二连接端，第一时钟信号端和第四时钟信号端分别电连接一个第一开关单元的第三连接端，第二时钟信号端和第三时钟信号端分别电连接一个第二开关单元的第六连接端；第一时钟信号线的电阻小于第二时钟信号线的电阻，第三时钟信号线的电阻小于第四时钟信号线的电阻。其中，显示面板中驱动芯片的第一电源信号是可变的。显示阶段的第一电源信号小于老化阶段的第一电源信号。在老化阶段和显示阶段中，显示面板中顶部区域和底部区域的发光亮度均匀。

Description

显示面板、显示装置和显示面板的驱动方法
【技术领域】
本发明涉及显示技术领域，尤其涉及一种显示面板、显示装置和显示面板的驱动方法。
【背景技术】
在显示技术中，有机发光显示面板(Organic Light Emitting Diode,OLED)以其轻薄、主动发光、快响应速度、广视角、色彩丰富及高亮度、低功耗、耐高低温等众多优点而被业界公认为是继液晶显示器(Liquid Crystal Display,LCD)之后的第三代显示技术。
图1是现有技术中有机发光显示面板的发光原理示意图。
如图1所示，在显示面板中，有机发光二极管的发光亮度与发光时间负相关。有机发光二极管依次经过第一发光时段t1和第二发光时段t2。有机发光二极管在第一发光时段t1中的发光亮度大幅衰减。有机发光二极管在第二发光时段t2中的发光亮度小幅衰减。显示面板在出厂之前经过老化阶段，有机发光二极管经历第一发光时段t1，发光亮度大幅衰减。显示面板在出厂之后经过显示阶段，有机发光二极管经历第二发光时段t2，发光亮度小幅衰减。这就避免显示面板在显示阶段中的显示亮度巨变导致显示面板的显示效果很差。但是，显示面板在老化阶段中的电源信号大于显示面板在显示阶段中的电源信号。显示面板在老化阶段中的电源信号的压降很大。显示面板在老化阶段中顶部区域和底部区域的发光亮度不均匀。
【发明内容】
为了解决上述技术问题，本发明提供一种显示面板、显示装置和显示面板的驱动方法。
第一方面，本发明提供一种显示面板，包括：
多个移位寄存器，第一开关单元，第二开关单元，第一时钟信号线，第二时钟信号线，第三时钟信号线以及第四时钟信号线；
所述移位寄存器包括相邻的第一移位寄存器和第二移位寄存器；
所述第一移位寄存器包括第一时钟信号端和第二时钟信号端；
所述第二移位寄存器包括第三时钟信号端和第四时钟信号端；
所述第一开关单元包括第一连接端、第二连接端、第三连接端；
所述第二开关单元包括第四连接端、第五连接端、第六连接端；
所述第一时钟信号线电连接所述第四连接端，所述第二时钟信号线电连接所述第五连接端，所述第三时钟信号线电连接所述第一连接端，所述第四时钟信号线电连接所述第二连接端，所述第一时钟信号端和所述第四时钟信号端分别电连接一个所述第一开关单元的所述第三连接端，所述第二时钟信号端和所述第三时钟信号端分别电连接一个所述第二开关单元的所述第六连接端；
所述第一时钟信号线的电阻小于所述第二时钟信号线的电阻，所述第三时钟信号线的电阻小于所述第四时钟信号线的电阻。
可选地，在显示阶段中，所述第一时钟信号线通过不同的所述第二开关单元分别与所述第二时钟信号端以及所述第三时钟信号端导通，所述第二时钟信号线分别与所述第二时钟信号端以及所述第三时钟信号端之间截止，所述第三时钟信号线通过不同的所述第一开关单元分别与所述第一时钟信号端以及所述第四时钟信号端导通，所述第四时钟信号线分别与所述第一时钟信号端以及所述第四时钟信号端之间截止。
可选地，在老化阶段中，所述第二时钟信号线通过不同的所述第二开关单元分别与所述第二时钟信号端以及所述第三时钟信号端导通，所述第一时钟信号线分别与所述第二时钟信号端以及所述第三时钟信号端之间截止，所述第四时钟信号线通过不同的所述第一开关单元分别与所述第一时钟信号端以及所述第四时钟信号端导通，所述第三时钟信号线分别与所述第一时钟信号端以及所述第四时钟信号端之间截止。
可选地，所述第一时钟信号线的电阻与所述第二时钟信号线的电阻之比大于等于1∶20并且小于等于1∶2，所述第三时钟信号线的电阻与所述第四时钟信号线的电阻之比大于等于1∶20并且小于等于1∶2。
可选地，所述显示面板还包括：
第一开关信号线和第二开关信号线；
所述第一开关单元包括第一开关晶体管和第二开关晶体管；
所述第一开关晶体管的控制电极与所述第一开关信号线电连接，所述第一开关晶体管的第一电极与所述第三时钟信号线电连接，所述第一开关晶体管的第二电极与所述第三连接端电连接；
所述第二开关晶体管的控制电极与所述第二开关信号线电连接，所述第二开关晶体管的第一电极与所述第四时钟信号线电连接，所述第二开关晶体管的第二电极与所述第三连接端电连接。
可选地，所述第二开关单元包括第三开关晶体管和第四开关晶体管；
所述第三开关晶体管的控制电极与所述第一开关信号线电连接，所述第三开关晶体管的第一电极与所述第一时钟信号线电连接，所述第三开关晶体管的第二电极与所述第六连接端电连接；
所述第四开关晶体管的控制电极与所述第二开关信号线电连接，所述第四开关晶体管的第一电极与所述第二时钟信号线电连接，所述第四开关晶体管的第二电极与所述第六连接端电连接。
可选地，在显示阶段中，所述第一开关信号线控制所述第一开关晶体管和所述第三开关晶体管开启，所述第二开关信号线控制所述第二开关晶体管和所述第四开关晶体管关闭。
可选地，在老化阶段中，所述第二开关信号线控制所述第二开关晶体管和所述第四开关晶体管开启，所述第一开关信号线控制所述第一开关晶体管和所述第三开关晶体管关闭。
可选地，所述显示面板包括：
多个像素电路；
所述像素电路包括驱动晶体管、第一初始化晶体管、第二初始化晶体管、第一数据写入晶体管、第二数据写入晶体管、第一发光控制晶体管、第二发光控制晶体管、存储电容器、有机发光二极管、第一扫描端、第二扫描端、发射端、参考端、数据端、第一电源端；
所述移位寄存器与所述第一扫描端和所述第二扫描端电连接；
所述第一初始化晶体管的控制电极电连接所述第一扫描端，所述第一初始化晶体管的第一电极电连接所述驱动晶体管的控制电极，所述第一初始化晶体管的第二电极电连接所述参考端；
所述第二初始化晶体管的控制电极电连接所述第一扫描端，所述第二初始化晶体管的第一电极电连接所述有机发光二极管，所述第二初始化晶体管的第二电极电连接所述参考端；
所述第一数据写入晶体管的控制电极电连接所述第二扫描端，所述第一数据写入晶体管的第一电极电连接所述驱动晶体管的第一电极，所述第一数据写入晶体管的第二电极电连接所述数据端；
所述第二数据写入晶体管的控制电极电连接所述第二扫描端，所述第二数据写入晶体管的第一电极电连接所述驱动晶体管的控制电极，所述第二数据写入晶体管的第二电极电连接所述驱动晶体管的第二电极；
所述第一发光控制晶体管的控制电极电连接所述发射端，所述第一发光控制晶体管的第一电极电连接所述驱动晶体管的第一电极，所述第一发光控制晶体管的第二电极电连接所述第一电源端；
所述第二发光控制晶体管的控制电极电连接所述发射端，所述第二发光控制晶体管的第一电极电连接所述驱动晶体管的第二电极，所述第二发光控制晶体管的第二电极电连接所述有机发光二极管；
所述存储电容器的第一电极电连接所述驱动晶体管的控制电极，所述存储电容器的第二电极电连接所述第一电源端。
第二方面，基于同一发明构思，本发明提供一种显示装置，包括所述显示面板。
第三方面，基于同一发明构思，本发明提供一种显示面板的驱动方法，所述显示面板包括：
多个移位寄存器，第一开关单元，第二开关单元，第一时钟信号线，第二时钟信号线，第三时钟信号线以及第四时钟信号线；
所述移位寄存器包括相邻的第一移位寄存器和第二移位寄存器；
所述第一移位寄存器包括第一时钟信号端和第二时钟信号端；
所述第二移位寄存器包括第三时钟信号端和第四时钟信号端；
所述第一开关单元包括第一连接端、第二连接端、第三连接端；
所述第二开关单元包括第四连接端、第五连接端、第六连接端；
所述第一时钟信号线电连接所述第四连接端，所述第二时钟信号线电连接所述第五连接端，所述第三时钟信号线电连接所述第一连接端，所述第四时钟信号线电连接所述第二连接端，所述第一时钟信号端和所述第四时钟信号端分别电连接一个所述第一开关单元的所述第三连接端，所述第二时钟信号端和所述第三时钟信号端分别电连接一个所述第二开关单元的所述第六连接端；
所述第一时钟信号线的电阻小于所述第二时钟信号线的电阻，所述第三时钟信号线的电阻小于所述第四时钟信号线的电阻；
所述显示面板的驱动方法包括老化阶段和显示阶段；
在所述老化阶段中，所述第二时钟信号线通过不同的所述第二开关单元分别与所述第二时钟信号端以及所述第三时钟信号端导通，所述第一时钟信号线分别与所述第二时钟信号端以及所述第三时钟信号端之间截止，所述第四时钟信号线通过不同的所述第一开关单元分别与所述第一时钟信号端以及所述第四时钟信号端导通，所述第三时钟信号线分别与所述第一时钟信号端以及所述第四时钟信号端之间截止；
在所述显示阶段中，所述第一时钟信号线通过不同的所述第二开关单元分别与所述第二时钟信号端以及所述第三时钟信号端导通，所述第二时钟信号线分别与所述第二时钟信号端以及所述第三时钟信号端之间截止，所述第三时钟信号线通过不同的所述第一开关单元分别与所述第一时钟信号端以及所述第四时钟信号端导通，所述第四时钟信号线分别与所述第一时钟信号端以及所述第四时钟信号端之间截止。
可选地，在所述显示面板的驱动方法中，所述显示面板还包括：
第一开关信号线和第二开关信号线；
所述第一开关单元包括第一开关晶体管和第二开关晶体管；
所述第一开关晶体管的控制电极与所述第一开关信号线电连接，所述第一开关晶体管的第一电极与所述第三时钟信号线电连接，所述第一开关晶体管的第二电极与所述第三连接端电连接；
所述第二开关晶体管的控制电极与所述第二开关信号线电连接，所述第二开关晶体管的第一电极与所述第四时钟信号线电连接，所述第二开关晶体管的第二电极与所述第三连接端电连接；
所述第二开关单元包括第三开关晶体管和第四开关晶体管；
所述第三开关晶体管的控制电极与所述第一开关信号线电连接，所述第三开关晶体管的第一电极与所述第一时钟信号线电连接，所述第三开关晶体管的第二电极与所述第六连接端电连接；
所述第四开关晶体管的控制电极与所述第二开关信号线电连接，所述第四开关晶体管的第一电极与所述第二时钟信号线电连接，所述第四开关晶体管的第二电极与所述第六连接端电连接；
在所述老化阶段中，所述第二开关信号线控制所述第二开关晶体管和所述第四开关晶体管开启，所述第一开关信号线控制所述第一开关晶体管和所述第三开关晶体管关闭；
在所述显示阶段中，所述第一开关信号线控制所述第一开关晶体管和所述第三开关晶体管开启，所述第二开关信号线控制所述第二开关晶体管和所述第四开关晶体管关闭。
在本发明中，显示面板中驱动芯片的第一电源信号是可变的。显示阶段的第一电源信号小于老化阶段的第一电源信号。在显示阶段中，顶部区域中第奇数行像素电路的数据写入时间与底部区域中第奇数行像素电路的数据写入时间之比大于等于97％并且小于100％。顶部区域中第奇数行像素电路的补偿电位与底部区域中第奇数行像素电路的补偿电位之比大于等于97％并且小于100％。同时，顶部区域中像素电路的第一电源电位与底部区域中像素电路的第一电源电位之比大于等于97％并且小于100％。这样，顶部区域中第奇数行像素电路的第一电源电位与补偿电位之差与底部区域中第奇数行像素电路的第一电源电位与补偿电位之差之比大于等于97％并且小于100％。因此，顶部区域中第奇数行像素电路的驱动电流与底部区域中第奇数行像素电路的驱动电流之比大于等于97％并且小于100％。同理，顶部区域中第偶数行像素电路的驱动电流与底部区域中第偶数行像素电路的驱动电流之比大于等于97％并且小于100％。在老化阶段中，顶部区域中第奇数行像素电路的数据写入时间与底部区域中第奇数行像素电路的数据写入时间之比小于97％。顶部区域中第奇数行像素电路的补偿电位与底部区域中第奇数行像素电路的补偿电位之比小于97％。同时，顶部区域中像素电路的第一电源电位与底部区域中像素电路的第一电源电位之比小于97％。这样，顶部区域中第奇数行像素电路的第一电源电位与补偿电位之差与底部区域中第奇数行像素电路的第一电源电位与补偿电位之差之比大于等于97％并且小于100％。因此，顶部区域中第奇数行像素电路的驱动电流与底部区域中第奇数行像素电路的驱动电流之比大于等于97％并且小于100％。同理，顶部区域中第偶数行像素电路的驱动电流与底部区域中第偶数行像素电路的驱动电流之比大于等于97％并且小于100％。于是，在老化阶段和显示阶段中，显示面板中顶部区域和底部区域的发光亮度均匀。
【附图说明】
为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1是现有技术中显示面板的发光原理示意图；
图2是本发明实施例一种显示面板的结构示意图；
图3是本发明实施例一种显示面板中边框区的结构示意图；
图4是本发明实施例一种显示面板的结构示意图；
图5是本发明实施例一种显示面板中第一时钟信号线和第三时钟信号线的信号示意图；
图6是本发明实施例一种显示面板中第二时钟信号线和第四时钟信号线的信号示意图；
图7是本发明实施例一种显示面板中扫描驱动电路的结构示意图；
图8是本发明实施例一种显示面板中扫描驱动电路的时序示意图；
图9是本发明实施例一种显示面板中像素电路的结构示意图；
图10是本发明实施例一种显示面板中像素电路的时序示意图；
图11是本发明实施例另一种显示面板中边框区的结构示意图；
图12是本发明实施例一种显示装置的结构示意图；
图13是本发明实施例一种显示面板的驱动方法的流程示意图；
图14是本发明实施例另一种显示面板的驱动方法的流程示意图。
【具体实施方式】
为了更好的理解本发明的技术方案，下面结合附图对本发明实施例进行详细描述。
应当明确，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
在本发明实施例中使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本发明。在本发明实施例和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。
应当理解，本文中使用的术语“和/或”仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。
应当理解，尽管在本发明实施例中可能采用术语第一、第二等来描述装置，但这些装置不应限于这些术语。这些术语仅用来将装置彼此区分开。例如，在不脱离本发明实施例范围的情况下，第一装置也可以被称为第二装置，类似地，第二装置也可以被称为第一装置。
在本发明中，晶体管的控制电极为栅极。晶体管的第一电极为源极。晶体管的第二电极为漏极。晶体管为P型晶体管，或者为N型晶体管。P型晶体管的导通电位为低电位，P型晶体管的截止电位为高电位。N型晶体管的导通电位为高电位，N型晶体管的截止电位为低电位。这里仅以P型晶体管为例说明。
本发明提供一种显示面板、显示装置和显示面板的驱动方法。
图2是本发明实施例一种显示面板的结构示意图。
如图2所示，显示面板200包括显示区AA和边框区NA。边框区NA围绕显示区AA。显示区AA包括多行像素电路PD、多条第一电源线PL。单行像素电路PD在水平方向O1上延伸。单条第一电源线PL在水平方向O2上延伸。边框区NA还可以包括扫描驱动电路SD、发射驱动电路ED、驱动芯片IC。其中，扫描驱动电路SD、发射驱动电路ED可以位于左右边框区。驱动芯片IC可以位于下边框区。驱动芯片IC电连接第一电源线PL。第一电源线PL电连接像素电路PD。驱动芯片IC的第一电源信号VP通过第一电源线PL传到像素电路PD。驱动芯片IC电连接扫描驱动电路SD、发射驱动电路ED。扫描驱动电路SD、发射驱动电路ED分别通过扫描信号线SL、发射信号线EL电连接像素电路PD。驱动芯片IC的扫描信号、发射信号分别通过扫描驱动电路SD和扫描信号线SL、发射驱动电路ED和发射信号线EL传到像素电路PD。
如图2所示，扫描驱动电路SD包括级联的移位寄存器VSR。可选的，第N级移位寄存器VSR电连接第N行和第N+1行像素电路PD，N为正整数。例如，第1级移位寄存器VSR电连接第1行和第2行像素电路PD。第2级移位寄存器VSR电连接第2行和第3行像素电路PD。其余以此类推。
图3是本发明实施例一种显示面板中边框区的结构示意图。
如图3所示，在显示面板200的边框区NA中，显示面板200包括：多个移位寄存器VSR，第一开关单元SW1，第二开关单元SW2，第一时钟信号线CKL1，第二时钟信号线CKL2，第三时钟信号线CKL3以及第四时钟信号线CKL4；移位寄存器VSR包括相邻的第一移位寄存器VSR1和第二移位寄存器VSR2；第一移位寄存器VSR1包括第一时钟信号端CK1和第二时钟信号端CK2；第二移位寄存器VSR2包括第三时钟信号端CK3和第四时钟信号端CK4；第一开关单元SW1包括第一连接端SWC1、第二连接端SWC2、第三连接端SWC3；第二开关单元SW2包括第四连接端SWC4、第五连接端SWC5、第六连接端SWC6；第一时钟信号线CKL1电连接第四连接端SWC4，第二时钟信号线CKL2电连接第五连接端SWC5，第三时钟信号线CKL3电连接第一连接端SWC1，第四时钟信号线CKL4电连接第二连接端SWC2，第一时钟信号端CK1和第四时钟信号端CK4分别电连接一个第一开关单元SW1的第三连接端SWC3，第二时钟信号端CK2和第三时钟信号端CK3分别电连接一个第二开关单元SW2的第六连接端SWC6；第一时钟信号线CKL1的电阻小于第二时钟信号线CKL2的电阻，第三时钟信号线CKL3的电阻小于第四时钟信号线CKL4的电阻。
在本发明实施例中，在第一移位寄存器VSR1中，第一时钟信号端CK1和第二时钟信号端CK2用作信号输入端，第一时钟信号端CK1和第二时钟信号端CK2分别接受两个信号。同时，第一移位寄存器VSR1还包括信号输出端，第二时钟信号端CK2的信号可以传到信号输出端。这样，第一移位寄存器VSR1可以工作。在第二移位寄存器VSR2中，第三时钟信号端CK3和第四时钟信号端CK4用作信号输入端，第三时钟信号端CK3和第四时钟信号端CK4分别接受两个信号。同时，第二移位寄存器VSR2还包括信号输出端，第四时钟信号端CK4的信号可以传到信号输出端。这样，第二移位寄存器VSR2可以工作。第一移位寄存器VSR1、第二移位寄存器VSR2、第一时钟信号端CK1、第二时钟信号端CK2、第三时钟信号端CK3和第四时钟信号端CK4的详细原理参见后文中涉及图7、8的描述。
在本发明实施例中，第一时钟信号线CKL1的电阻小于第二时钟信号线CKL2的电阻，第三时钟信号线CKL3的电阻小于第四时钟信号线CKL4的电阻。第一时钟信号线CKL1的信号在显示阶段中传到第二时钟信号端CK2。第二时钟信号线CKL2的信号在老化阶段中传到第二时钟信号端CK2。第三时钟信号线CKL3的信号在显示阶段中传到第四时钟信号端CK4。第四时钟信号线CKL4的信号在老化阶段中传到第四时钟信号端CK4。这就可以解决显示面板200的顶部区域和底部区域在老化阶段和显示阶段时发光亮度不均匀的问题。其中的详细原理参见后文中涉及图4至10的描述。
如图2、3所示，在扫描驱动电路SD中，第奇数级移位寄存器VSR为第一移位寄存器VSR1。它的第一时钟信号端CK1电连接一个第一开关单元SW1的第三连接端SWC3。它的第二时钟信号端CK2电连接一个第二开关单元SW2的第六连接端SWC6。第偶数级移位寄存器VSR为第二移位寄存器VSR2。它的第四时钟信号端CK4电连接另一个第一开关单元SW1的第三连接端SWC3。它的第三时钟信号端CK3电连接另一个第二开关单元SW2的第六连接端SWC6。任一第一开关单元SW1实现第三连接端SWC3与第一连接端SWC1导通，或者实现第三连接端SWC3与第二连接端SWC2导通。它的第一连接端SWC1电连接第三时钟信号线CKL3，它的第二连接端SWC2电连接第四时钟信号线CKL4。任一第二开关单元SW2实现第六连接端SWC6与第四连接端SWC4导通，或者实现第六连接端SWC6与第五连接端SWC5导通。它的第四连接端SWC4电连接第一时钟信号线CKL1，它的第五连接端SWC5电连接第二时钟信号线CKL2。第一时钟信号线CKL1、第二时钟信号线CKL2、第三时钟信号线CKL3、第四时钟信号线CKL4分别电连接驱动芯片IC。驱动芯片IC的扫描信号通过第一时钟信号线CKL1或者第二时钟信号线CKL2，通过第二开关单元SW2，传到第一移位寄存器VSR1的第二时钟信号端CK2或者第二移位寄存器VSR2的第三时钟信号端CK3。驱动芯片IC的扫描信号通过第三时钟信号线CKL3或者第四时钟信号线CKL4，通过第一开关单元SW1，传到第一移位寄存器VSR1的第一时钟信号端CK1或者第二移位寄存器VSR2的第四时钟信号端CK4。
图4是本发明实施例一种显示面板的结构示意图；图5是本发明实施例一种显示面板中第一时钟信号线和第三时钟信号线的信号示意图；图6是本发明实施例一种显示面板中第二时钟信号线和第四时钟信号线的信号示意图。
如图2至6所示，显示面板200包括顶部区域TA和底部区域BA。顶部区域TA远离驱动芯片IC，底部区域BA靠近驱动芯片IC。第一时钟信号线CKL1、第二时钟信号线CKL2、第三时钟信号线CKL3、第四时钟信号线CKL4在垂直方向上延伸，从底部区域BA到顶部区域TA。因为驱动芯片IC到底部区域BA中第一时钟信号线CKL1、第二时钟信号线CKL2、第三时钟信号线CKL3、第四时钟信号线CKL4的距离很短，所以驱动芯片IC与底部区域BA中第一时钟信号线CKL1、第二时钟信号线CKL2、第三时钟信号线CKL3、第四时钟信号线CKL4之间的电阻很小。于是，在底部区域BA中第一时钟信号线CKL1、第二时钟信号线CKL2、第三时钟信号线CKL3、第四时钟信号线CKL4的信号中，从高电位到低电位的下降沿的时间很短，从低电位到高电位的上升沿的时间很短。第一时钟信号线CKL1的电阻小于第二时钟信号线CKL2的电阻。虽然驱动芯片IC到顶部区域TA中第一时钟信号线CKL1的距离很长，但是第一时钟信号线CKL1的电阻很小。于是，在顶部区域TA中第一时钟信号线CKL1的信号中，从高电位到低电位的下降沿的时间很短，从低电位到高电位的上升沿的时间很短。驱动芯片IC到顶部区域TA中第二时钟信号线CKL2的距离很长，并且第二时钟信号线CKL2的电阻很大。于是，在顶部区域TA中第二时钟信号线CKL2的信号中，从高电位到低电位的下降沿的时间很长，从低电位到高电位的上升沿的时间很长。顶部区域TA中第一时钟信号线CKL1上下降沿的时间与底部区域BA中第一时钟信号线CKL1上下降沿的时间之比小于105％。顶部区域TA中第一时钟信号线CKL1上上升沿的时间与底部区域BA中第一时钟信号线CKL1上上升沿的时间之比小于105％。顶部区域TA中第二时钟信号线CKL2上下降沿的时间与底部区域BA中第二时钟信号线CKL2上下降沿的时间之比大于105％。顶部区域TA中第二时钟信号线CKL2上上升沿的时间与底部区域BA中第二时钟信号线CKL2上上升沿的时间之比大于105％。这样，顶部区域TA中第一时钟信号线CKL1上低电位的占空比R与底部区域BA中第一时钟信号线CKL1上低电位的占空比R之比大于等于97％并且小于100％。顶部区域TA中第二时钟信号线CKL2上低电位的占空比R与底部区域BA中第二时钟信号线CKL2上低电位的占空比R之比小于97％。第三时钟信号线CKL3的电阻小于第四时钟信号线CKL4的电阻。虽然驱动芯片IC到顶部区域TA中第三时钟信号线CKL3的距离很长，但是第三时钟信号线CKL3的电阻很小。于是，在顶部区域TA中第三时钟信号线CKL3的信号中，从高电位到低电位的下降沿的时间很短，从低电位到高电位的上升沿的时间很短。驱动芯片IC到顶部区域TA中第四时钟信号线CKL4的距离很长，并且第四时钟信号线CKL4的电阻很大。于是，在顶部区域TA中第四时钟信号线CKL4的信号中，从高电位到低电位的下降沿的时间很长，从低电位到高电位的上升沿的时间很长。顶部区域TA中第三时钟信号线CKL3上下降沿的时间与底部区域BA中第三时钟信号线CKL3上下降沿的时间之比小于105％。顶部区域TA中第三时钟信号线CKL3上上升沿的时间与底部区域BA中第三时钟信号线CKL3上上升沿的时间之比小于105％。顶部区域TA中第四时钟信号线CKL4上下降沿的时间与底部区域BA中第四时钟信号线CKL4上下降沿的时间之比大于105％。顶部区域TA中第四时钟信号线CKL4上上升沿的时间与底部区域BA中第四时钟信号线CKL4上上升沿的时间之比大于105％。这样，顶部区域TA中第三时钟信号线CKL3上低电位的占空比R与底部区域BA中第三时钟信号线CKL3上低电位的占空比R之比大于等于97％并且小于100％。顶部区域TA中第四时钟信号线CKL4上低电位的占空比R与底部区域BA中第四时钟信号线CKL4上低电位的占空比R之比小于97％。
图7是本发明实施例一种显示面板中扫描驱动电路的结构示意图；图8是本发明实施例一种显示面板中扫描驱动电路的时序示意图。
如图2、7、8所示，扫描驱动电路SD包括移位寄存器VSR。移位寄存器VSR包括第一晶体管T11、第二晶体管T12、第三晶体管T13、第四晶体管T14、第五晶体管T15、第六晶体管T16、第七晶体管T17、第八晶体管T18、第一电容器C11、第二电容器C12、第一节点N11、第二节点N12、第三节点N13、第四节点N14、正相时钟信号端CK、反相时钟信号端XCK、高电位信号端VGH、低电位信号端VGL、输入信号端IN、输出信号端OUT。第一晶体管T11的控制电极电连接正相时钟信号端CK，第一晶体管T11的第一电极电连接输入信号端IN，第一晶体管T11的第二电极电连接第一节点N11。第二晶体管T12的控制电极电连接正相时钟信号端CK，第二晶体管T12的第一电极电连接低电位信号端VGL，第二晶体管T12的第二电极电连接第二节点N12。第三晶体管T13的控制电极电连接低电位信号端VGL，第三晶体管T13的第一电极电连接第一节点N11，第三晶体管T13的第二电极电连接第三节点N13。第四晶体管T14的控制电极电连接第一节点N11，第四晶体管T14的第一电极电连接正相时钟信号端CK，第四晶体管T14的第二电极电连接第二节点N12。第五晶体管T15的控制电极电连接反相时钟信号端XCK，第五晶体管T15的第一电极电连接第一节点N11，第五晶体管T15的第二电极电连接第四节点N14。第六晶体管T16的控制电极电连接第二节点N12，第六晶体管T16的第一电极电连接第四节点N14，第六晶体管T16的第二电极电连接高电位信号端VGH。第七晶体管T17的控制电极电连接第三节点N13，第七晶体管T17的第一电极电连接反相时钟信号端XCK，第七晶体管T17的第二电极电连接输出信号端OUT。第八晶体管T18的控制电极电连接第二节点N12，第八晶体管T18的第一电极电连接输出信号端OUT，第八晶体管T18的第二电极电连接高电位信号端VGH。第一电容器C11的第一电极电连接第三节点N13，第一电容器C11的第二电极电连接输出信号端OUT。第二电容器C12的第一电极电连接第二节点N12，第二电容器C12的第二电极电连接高电位信号端VGH。
如图2、7、8所示，移位寄存器VSR包括第一阶段S11、第二阶段S12、第三阶段S13、第四阶段S14。
在第一阶段S11中，输入信号端IN传输低电位，正相时钟信号端CK传输低电位，反相时钟信号端XCK传输高电位。正相时钟信号端CK控制第一晶体管T11和第二晶体管T12导通，反相时钟信号端XCK控制第五晶体管T15截止。输入信号端IN的低电位传到第一节点N11。低电位信号端VGL的低电位传到第二节点N12。低电位信号端VGL控制第三晶体管T13导通，第一节点N11的低电位传到第三节点N13。第三节点N13的低电位使得第七晶体管T17导通，反相时钟信号端XCK的高电位传到输出信号端OUT。第一节点N11的低电位控制第四晶体管T14导通，正相时钟信号端CK的低电位传到第二节点N12。第二节点N12的低电位使得第八晶体管T18导通，高电位信号端VGH的高电位传到输出信号端OUT。输出信号端OUT传输高电位。
在第二阶段S12中，输入信号端IN传输高电位，正相时钟信号端CK传输高电位，反相时钟信号端XCK传输低电位。正相时钟信号端CK控制第一晶体管T11和第二晶体管T12截止，反相时钟信号端XCK控制第五晶体管T15导通。第一电容器C11维持第三节点N13的低电位。低电位信号端VGL控制第三晶体管T13导通，第三节点N13的低电位传到第一节点N11。第一节点N11的低电位使得第四晶体管T14导通，正相时钟信号端CK的高电位传到第二节点N12。第二节点N12的高电位使得第六晶体管T16和第八晶体管T18截止。第三节点N13的低电位使得第七晶体管T17导通，反相时钟信号端XCK的低电位传到输出信号端OUT。输出信号端OUT传输低电位。
在第三阶段S13中，输入信号端IN传输高电位，正相时钟信号端CK传输低电位，反相时钟信号端XCK传输高电位。正相时钟信号端CK控制第一晶体管T11和第二晶体管T12导通，反相时钟信号端XCK控制第五晶体管T15截止。输入信号端IN的高电位传到第一节点N11。第一节点N11的高电位控制第四晶体管T14截止。低电位信号端VGL的低电位传到第二节点N12。低电位信号端VGL控制第三晶体管T13导通，第一节点N11的高电位传到第三节点N13。第三节点N13的高电位使得第七晶体管T17截止。第二节点N12的低电位使得第八晶体管T18导通，高电位信号端VGH的高电位传到输出信号端OUT。输出信号端OUT传输高电位。
在第四阶段S14中，输入信号端IN传输高电位，正相时钟信号端CK传输高电位，反相时钟信号端XCK传输低电位。正相时钟信号端CK控制第一晶体管T11和第二晶体管T12截止，反相时钟信号端XCK控制第五晶体管T15导通。第二电容器C12维持第二节点N12的低电位。第二节点N12的低电位使得第六晶体管T16导通，高电位信号端VGH的高电位传到第四节点N14。第四节点N14的高电位传到第一节点N11。第一节点N11的高电位控制第四晶体管T14截止。低电位信号端VGL控制第三晶体管T13导通，第一节点N11的高电位传到第三节点N13。第三节点N13的高电位使得第七晶体管T17截止。第二节点N12的低电位使得第八晶体管T18导通，高电位信号端VGH的高电位传到输出信号端OUT。输出信号端OUT传输高电位。
如图2、7、8所示，在扫描驱动电路SD中，第奇数级移位寄存器VSR的正相时钟信号端CK和反相时钟信号端XCK为第一移位寄存器VSR1的第一时钟信号端CK1和第二时钟信号端CK2。第奇数级移位寄存器VSR在第二阶段S12中反相时钟信号端XCK的低电位传到输出信号端OUT。第一移位寄存器VSR1在第二阶段S12中第二时钟信号端CK2的低电位传到输出信号端OUT。第偶数级移位寄存器VSR的正相时钟信号端CK和反相时钟信号端XCK为第二移位寄存器VSR2的第三时钟信号端CK3和第四时钟信号端CK4。第偶数级移位寄存器VSR在第二阶段S12中反相时钟信号端XCK的低电位传到输出信号端OUT。第二移位寄存器VSR2在第二阶段S12中第四时钟信号端CK4的低电位传到输出信号端OUT。
图9是本发明实施例一种显示面板中像素电路的结构示意图；图10是本发明实施例一种显示面板中像素电路的时序示意图。
如图2、9、10所示，显示面板200包括：多个像素电路PD；像素电路PD包括驱动晶体管T23、第一初始化晶体管T25、第二初始化晶体管T27、第一数据写入晶体管T22、第二数据写入晶体管T24、第一发光控制晶体管T21、第二发光控制晶体管T26、存储电容器C21、有机发光二极管OD、第一扫描端SCAN1、第二扫描端SCAN2、发射端EMIT、参考端REF、数据端DATA、第一电源端PVDD；移位寄存器VSR与第一扫描端SCAN1和第二扫描端SCAN2电连接；第一初始化晶体管T25的控制电极电连接第一扫描端SCAN1，第一初始化晶体管T25的第一电极电连接驱动晶体管T23的控制电极，第一初始化晶体管T25的第二电极电连接参考端REF；第二初始化晶体管T27的控制电极电连接第一扫描端SCAN1，第二初始化晶体管T27的第一电极电连接有机发光二极管OD，第二初始化晶体管T27的第二电极电连接参考端REF；第一数据写入晶体管T22的控制电极电连接第二扫描端SCAN2，第一数据写入晶体管T22的第一电极电连接驱动晶体管T23的第一电极，第一数据写入晶体管T22的第二电极电连接数据端DATA；第二数据写入晶体管T24的控制电极电连接第二扫描端SCAN2，第二数据写入晶体管T24的第一电极电连接驱动晶体管T23的控制电极，第二数据写入晶体管T24的第二电极电连接驱动晶体管T23的第二电极；第一发光控制晶体管T21的控制电极电连接发射端EMIT，第一发光控制晶体管T21的第一电极电连接驱动晶体管T23的第一电极，第一发光控制晶体管T21的第二电极电连接第一电源端PVDD；第二发光控制晶体管T26的控制电极电连接发射端EMIT，第二发光控制晶体管T26的第一电极电连接驱动晶体管T23的第二电极，第二发光控制晶体管T26的第二电极电连接有机发光二极管OD；存储电容器C21的第一电极电连接驱动晶体管T23的控制电极，存储电容器C21的第二电极电连接第一电源端PVDD。
如图2、9、10所示，像素电路PD包括初始化阶段S21、数据写入阶段S22、发光控制阶段S23。
在初始化阶段S21中，第一扫描端SCAN1控制第一初始化晶体管T25导通，参考端REF的电位传到驱动晶体管T23的控制电极。第一扫描端SCAN1控制第二初始化晶体管T27导通，参考端REF的电位传到有机发光二极管OD的第一电极。
在数据写入阶段S22中，第二扫描端SCAN2控制第一数据写入晶体管T22导通，数据端DATA的数据电位传到驱动晶体管T23的第一电极。第二扫描端SCAN2控制第二数据写入晶体管T24导通，数据端DATA对驱动晶体管T23的控制电极充电，驱动晶体管T23的控制电极具有补偿电位。
在发光控制阶段S23中，发射端EMIT控制第一发光控制晶体管T21导通，第一电源端PVDD的第一电源电位传到驱动晶体管T23的第一电极，驱动晶体管T23产生驱动电流。发射端EMIT控制第二发光控制晶体管T26导通，驱动晶体管T23的驱动电流通过有机发光二极管OD，有机发光二极管OD发出光线。
在像素电路PD中，驱动晶体管T23具有阈值电压VTH。驱动晶体管T23具有结构参数K。第一电源端PVDD具有第一电源电位VPVDD。数据端DATA具有数据电位VDATA。数据写入阶段S22具有数据写入时间TD。驱动晶体管T23的控制电极在数据写入阶段S22时具有补偿电位VC。驱动晶体管T23在发光控制阶段S23时具有驱动电流ID。有机发光二极管OD在发光控制阶段S23时具有发光亮度为L。上述变量之间的关系为：VC＝VDATA﹣VTH，ID＝K(VPVDD﹣VC﹣VTH)＝K(VPVDD﹣VDATA)。补偿电位VC与数据写入时间TD正相关。驱动电流ID与补偿电位VN负相关。驱动电流ID与第一电源电位VPVDD正相关。发光亮度L与驱动电流ID正相关。
如图2、7至10所示，第一移位寄存器VSR1的输出信号端OUT电连接第奇数行像素电路PD的第二扫描端SCAN2。第一移位寄存器VSR1的输出信号端OUT在第二阶段S12中驱动第奇数行像素电路PD执行数据写入阶段S22。第二移位寄存器VSR2的输出信号端OUT电连接第偶数行像素电路PD的第二扫描端SCAN2。第二移位寄存器VSR2的输出信号端OUT在第二阶段S12中驱动第偶数行像素电路PD执行数据写入阶段S22。第一电源线PL电连接像素电路PD的第一电源端PVDD。第一电源线PL的信号传到像素电路PD的第一电源端PVDD。
如图2至10所示，驱动芯片IC的第一电源信号VP通过第一电源线PL传到像素电路PD的第一电源端PVDD，像素电路PD具有第一电源电位VPVDD。驱动芯片IC的第一电源信号VP是可变的。在显示阶段S42中，驱动芯片IC的第一电源信号VP设为第一电位V1，第一电位V1通过第一电源线PL传到像素电路PD的第一电源端PVDD。在老化阶段S41中，驱动芯片IC的第一电源信号VP设为第二电位V2，第二电位V2通过第一电源线PL传到像素电路PD的第一电源端PVDD。显示阶段S42的第一电位V1小于老化阶段S41的第二电位V2。第一电源线PL在垂直方向上延伸，从底部区域BA到顶部区域TA。在显示阶段S42中，第一电源线PL的压降很小，顶部区域TA中像素电路PD的第一电源电位VPVDD与底部区域BA中像素电路PD的第一电源电位VPVDD之比大于等于97％并且小于100％。在老化阶段S41中，第一电源线PL的压降很大，顶部区域TA中像素电路PD的第一电源电位VPVDD与底部区域BA中像素电路PD的第一电源电位VPVDD之比小于97％。
如图2至10所示，驱动芯片IC的扫描信号通过第一时钟信号线CKL1或者第二时钟信号线CKL2，通过第二开关单元SW2，传到第一移位寄存器VSR1的第二时钟信号端CK2。第一移位寄存器VSR1在第二阶段S12中第二时钟信号端CK2的低电位传到输出信号端OUT。第一移位寄存器VSR1的输出信号端OUT在第二阶段S12中驱动第奇数行像素电路PD执行数据写入阶段S22。在显示阶段S42中，驱动芯片IC的扫描信号通过第一时钟信号线CKL1驱动第奇数行像素电路PD执行数据写入阶段S22。此时，第一时钟信号线CKL1上低电位的占空比R与第奇数行像素电路PD的数据写入时间TD正相关。顶部区域TA中第一时钟信号线CKL1上低电位的占空比R与底部区域BA中第一时钟信号线CKL1上低电位的占空比R之比大于等于97％并且小于100％。顶部区域TA中第奇数行像素电路PD的数据写入时间TD与底部区域BA中第奇数行像素电路PD的数据写入时间TD之比大于等于97％并且小于100％。在老化阶段S41中，驱动芯片IC的扫描信号通过第二时钟信号线CKL2驱动第奇数行像素电路PD执行数据写入阶段S22。此时，第二时钟信号线CKL2上低电位的占空比R与第奇数行像素电路PD的数据写入时间TD正相关。顶部区域TA中第二时钟信号线CKL2上低电位的占空比R与底部区域BA中第二时钟信号线CKL2上低电位的占空比R之比小于97％。顶部区域TA中第奇数行像素电路PD的数据写入时间TD与底部区域BA中第奇数行像素电路PD的数据写入时间TD之比小于97％。
如图2至10所示，驱动芯片IC的扫描信号通过第三时钟信号线CKL3或者第四时钟信号线CKL4，通过第一开关单元SW1，传到第二移位寄存器VSR2的第四时钟信号端CK4。第二移位寄存器VSR2在第二阶段S12中第四时钟信号端CK4的低电位传到输出信号端OUT。第二移位寄存器VSR2的输出信号端OUT在第二阶段S12中驱动第偶数行像素电路PD执行数据写入阶段S22。在显示阶段S42中，驱动芯片IC的扫描信号通过第三时钟信号线CKL3驱动第偶数行像素电路PD执行数据写入阶段S22。此时，第三时钟信号线CKL3上低电位的占空比R与第偶数行像素电路PD的数据写入时间TD正相关。顶部区域TA中第三时钟信号线CKL3上低电位的占空比R与底部区域BA中第三时钟信号线CKL3上低电位的占空比R之比大于等于97％并且小于100％。顶部区域TA中第偶数行像素电路PD的数据写入时间TD等于底部区域BA中第偶数行像素电路PD的数据写入时间TD之比大于等于97％并且小于100％。在老化阶段S41中，驱动芯片IC的扫描信号通过第四时钟信号线CKL4驱动第偶数行像素电路PD执行数据写入阶段S22。此时，第四时钟信号线CKL4上低电位的占空比R与第偶数行像素电路PD的数据写入时间TD正相关。顶部区域TA中第四时钟信号线CKL4上低电位的占空比R与底部区域BA中第四时钟信号线CKL4上低电位的占空比R之比小于97％。顶部区域TA中第偶数行像素电路PD的数据写入时间TD与底部区域BA中第偶数行像素电路PD的数据写入时间TD之比小于97％。
在本发明实施例中，显示面板200中驱动芯片IC的第一电源信号VP是可变的。显示阶段S42的第一电源信号VP小于老化阶段S41的第一电源信号VP。在显示阶段S42中，顶部区域TA中第奇数行像素电路PD的数据写入时间TD与底部区域BA中第奇数行像素电路PD的数据写入时间TD之比大于等于97％并且小于100％。顶部区域TA中第奇数行像素电路PD的补偿电位VC与底部区域BA中第奇数行像素电路PD的补偿电位VC之比大于等于97％并且小于100％。同时，顶部区域TA中像素电路PD的第一电源电位VPVDD与底部区域BA中像素电路PD的第一电源电位VPVDD之比大于等于97％并且小于100％。这样，顶部区域TA中第奇数行像素电路PD的第一电源电位VPVDD与补偿电位VC之差与底部区域BA中第奇数行像素电路PD的第一电源电位VPVDD与补偿电位VC之差之比大于等于97％并且小于100％。因此，顶部区域TA中第奇数行像素电路PD的驱动电流ID与底部区域BA中第奇数行像素电路PD的驱动电流ID之比大于等于97％并且小于100％。同理，顶部区域TA中第偶数行像素电路PD的驱动电流ID与底部区域BA中第偶数行像素电路PD的驱动电流ID之比大于等于97％并且小于100％。在老化阶段S41中，顶部区域TA中第奇数行像素电路PD的数据写入时间TD与底部区域BA中第奇数行像素电路PD的数据写入时间TD之比小于97％。顶部区域TA中第奇数行像素电路PD的补偿电位VC与底部区域BA中第奇数行像素电路PD的补偿电位VC之比小于97％。同时，底部区域BA中像素电路PD的第一电源电位VPVDD与底部区域BA中像素电路PD的第一电源电位VPVDD之比小于97％。这样，顶部区域TA中第奇数行像素电路PD的第一电源电位VPVDD与补偿电位VC之差与底部区域BA中第奇数行像素电路PD的第一电源电位VPVDD与补偿电位VC之差之比大于等于97％并且小于100％。因此，顶部区域TA中第奇数行像素电路PD的驱动电流ID与底部区域BA中第奇数行像素电路PD的驱动电流ID之比大于等于97％并且小于100％。同理，顶部区域TA中第偶数行像素电路PD的驱动电流ID与底部区域BA中第偶数行像素电路PD的驱动电流ID之比大于等于97％并且小于100％。于是，在显示阶段S42和老化阶段S41中，显示面板200中顶部区域TA和底部区域BA的发光亮度L均匀。
在本发明实施例中，显示阶段S42的第一电源信号VP与老化阶段S41的第一电源信号VP之比为1∶4。在老化阶段S41中，显示面板200中顶部区域TA的相对发光亮度为97％～98％。显示面板200中底部区域BA的相对发光亮度为100％。显示面板200中顶部区域TA和底部区域BA的相对发光亮度之差很小。于是，显示面板200中顶部区域TA和底部区域BA的发光亮度L均匀。
如图3所示，在显示阶段S42中，第一时钟信号线CKL1通过不同的第二开关单元SW2分别与第二时钟信号端CK2以及第三时钟信号端CK3导通，第二时钟信号线CKL2分别与第二时钟信号端CK2以及第三时钟信号端CK3之间截止，第三时钟信号线CKL3通过不同的第一开关单元SW1分别与第一时钟信号端CK1以及第四时钟信号端CK4导通，第四时钟信号线CKL4分别与第一时钟信号端CK1以及第四时钟信号端CK4之间截止。
在本发明实施例中，在显示阶段S42中，第一时钟信号线CKL1通过不同的第二开关单元SW2分别与第二时钟信号端CK2以及第三时钟信号端CK3导通。第一时钟信号线CKL1的信号分别传到第一移位寄存器VSR1的第二时钟信号端CK2、第二移位寄存器VSR2的第三时钟信号端CK3。第三时钟信号线CKL3通过不同的第一开关单元SW1分别与第一时钟信号端CK1以及第四时钟信号端CK4导通。第三时钟信号线CKL3的信号分别传到第一移位寄存器VSR1的第一时钟信号端CK1、第二移位寄存器VSR2的第四时钟信号端CK4。这样，第一移位寄存器VSR1和第二移位寄存器VSR2可以工作。同时，第二时钟信号线CKL2分别与第二时钟信号端CK2以及第三时钟信号端CK3之间截止。第四时钟信号线CKL4分别与第一时钟信号端CK1以及第四时钟信号端CK4之间截止。这样，第二时钟信号线CKL2和第四时钟信号线CKL4的信号不会干扰第一移位寄存器VSR1和第二移位寄存器VSR2。
在本发明实施例中，驱动芯片IC提供第一电源信号VP。像素电路PD具有第一电源电位VPVDD、驱动电流ID。有机发光二极管OD具有发光亮度为L。发光亮度L与驱动电流ID正相关。驱动电流ID与第一电源电位VPVDD正相关。第一电源电位VPVDD与第一电源信号VP正相关。在显示阶段S42中，第一电源信号VP无需增大。因此，第一电源信号VP设为第一电位V1而不设为第二电位V2，第一电位V1小于第二电位V2。于是，第一电源信号VP较小，以使显示面板200的功耗很小。
在本发明实施例中，在显示阶段S42中，第一电源信号VP较小，顶部区域TA中像素电路PD的第一电源电位VPVDD与底部区域BA中像素电路PD的第一电源电位VPVDD之比大于等于97％并且小于100％。此时，第一时钟信号线CKL1通过第二开关单元SW2与第二时钟信号端CK2导通。驱动芯片IC的扫描信号通过第一时钟信号线CKL1，通过第二开关单元SW2，通过第一移位寄存器VSR1的第二时钟信号端CK2，驱动第奇数行像素电路PD执行数据写入阶段S22。顶部区域TA中第一时钟信号线CKL1上低电位的占空比R与底部区域BA中第一时钟信号线CKL1上低电位的占空比R之比大于等于97％并且小于100％。底部区域BA中第奇数行像素电路PD的数据写入时间TD与底部区域BA中第奇数行像素电路PD的数据写入时间TD。这样，顶部区域TA中第奇数行像素电路PD的驱动电流ID与底部区域BA中第奇数行像素电路PD的驱动电流ID之比大于等于97％并且小于100％。同时，第三时钟信号线CKL3通过第一开关单元SW1与第四时钟信号端CK4导通。驱动芯片IC的扫描信号通过第三时钟信号线CKL3，通过第一开关单元SW1，传到第二移位寄存器VSR2的第四时钟信号端CK4，驱动第偶数行像素电路PD执行数据写入阶段S22。顶部区域TA中第三时钟信号线CKL3上低电位的占空比R与底部区域BA中第三时钟信号线CKL3上低电位的占空比R之比大于等于97％并且小于100％。顶部区域TA中第偶数行像素电路PD的数据写入时间TD与底部区域BA中第偶数行像素电路PD的数据写入时间TD之比大于等于97％并且小于100％。这样，顶部区域TA中第偶数行像素电路PD的驱动电流ID与底部区域BA中第偶数行像素电路PD的驱动电流ID之比大于等于97％并且小于100％。于是，在显示阶段S42中，显示面板200中顶部区域TA和底部区域BA的发光亮度L均匀。
如图3所示，在老化阶段S41中，第二时钟信号线CKL2通过不同的第二开关单元SW2分别与第二时钟信号端CK2以及第三时钟信号端CK3导通，第一时钟信号线CKL1分别与第二时钟信号端CK2以及第三时钟信号端CK3之间截止，第四时钟信号线CKL4通过不同的第一开关单元SW1分别与第一时钟信号端CK1以及第四时钟信号端CK4导通，第三时钟信号线CKL3分别与第一时钟信号端CK1以及第四时钟信号端CK4之间截止。
在本发明实施例中，在老化阶段S41中，第二时钟信号线CKL2通过不同的第二开关单元SW2分别与第二时钟信号端CK2以及第三时钟信号端CK3导通。第二时钟信号线CKL2的信号分别传到第一移位寄存器VSR1的第二时钟信号端CK2、第二移位寄存器VSR2的第三时钟信号端CK3。第四时钟信号线CKL4通过不同的第一开关单元SW1分别与第一时钟信号端CK1以及第四时钟信号端CK4导通。第四时钟信号线CKL4的信号分别传到第一移位寄存器VSR1的第一时钟信号端CK1、第二移位寄存器VSR2的第四时钟信号端CK4。这样，第一移位寄存器VSR1和第二移位寄存器VSR2可以工作。同时，第一时钟信号线CKL1分别与第二时钟信号端CK2以及第三时钟信号端CK3之间截止。第三时钟信号线CKL3分别与第一时钟信号端CK1以及第四时钟信号端CK4之间截止。这样，第一时钟信号线CKL1和第三时钟信号线CKL3的信号不会干扰第一移位寄存器VSR1和第二移位寄存器VSR2。
在本发明实施例中，在老化阶段S41中，为了使得有机发光二极管OD经过图1所示的发光亮度大幅衰减的第一发光时段t1，第一电源信号VP设为第二电位V2而不设为第一电位V1，第二电位V2大于第一电位V1。
在本发明实施例中，在老化阶段S41中，第一电源信号VP很大，顶部区域TA中像素电路PD的第一电源电位VPVDD与底部区域BA中像素电路PD的第一电源电位VPVDD之比小于97％。此时，第二时钟信号线CKL2通过第二开关单元SW2与第二时钟信号端CK2导通。驱动芯片IC的扫描信号通过第二时钟信号线CKL2，通过第二开关单元SW2，通过第一移位寄存器VSR1的第二时钟信号端CK2，驱动第奇数行像素电路PD执行数据写入阶段S22。顶部区域TA中第二时钟信号线CKL2上低电位的占空比R与底部区域BA中第二时钟信号线CKL2上低电位的占空比R之比小于97％。顶部区域TA中第奇数行像素电路PD的数据写入时间TD与底部区域BA中第奇数行像素电路PD的数据写入时间TD之比小于97％。这样，顶部区域TA中第奇数行像素电路PD的驱动电流ID与底部区域BA中第奇数行像素电路PD的驱动电流ID之比大于等于97％并且小于100％。同时，第四时钟信号线CKL4通过第一开关单元SW1与第四时钟信号端CK4导通。驱动芯片IC的扫描信号通过第四时钟信号线CKL4，通过第一开关单元SW1，传到第二移位寄存器VSR2的第四时钟信号端CK4，驱动第偶数行像素电路PD执行数据写入阶段S22。顶部区域TA中第四时钟信号线CKL4上低电位的占空比R与底部区域BA中第四时钟信号线CKL4上低电位的占空比R之比小于97％。顶部区域TA中第偶数行像素电路PD的数据写入时间TD与底部区域BA中第偶数行像素电路PD的数据写入时间TD之比小于97％。这样，顶部区域TA中第偶数行像素电路PD的驱动电流ID与底部区域BA中第偶数行像素电路PD的驱动电流ID之比大于等于97％并且小于100％。于是，在老化阶段S41中，显示面板200中顶部区域TA和底部区域BA的发光亮度L均匀。
如图3所示，第一时钟信号线CKL1的电阻与第二时钟信号线CKL2的电阻之比大于等于1∶20并且小于等于1∶2，第三时钟信号线CKL3的电阻与第四时钟信号线CKL4的电阻之比大于等于1∶20并且小于等于1∶2。
在本发明实施例中，一方面，第一时钟信号线CKL1的电阻与第二时钟信号线CKL2的电阻之比大于等于1∶20，以免第二时钟信号线CKL2的电阻导致第二时钟信号线CKL2的信号衰减为零。第三时钟信号线CKL3的电阻与第四时钟信号线CKL4的电阻之比大于等于1∶20，以免第四时钟信号线CKL3的电阻导致第四时钟信号线CKL3的信号衰减为零。另一方面，第一时钟信号线CKL1的电阻与第二时钟信号线CKL2的电阻之比小于等于1∶2，以使第二时钟信号线CKL2上低电位的占空比R不同于第一时钟信号线CKL1上低电位的占空比R。第三时钟信号线CKL3的电阻与第四时钟信号线CKL4的电阻之比小于等于1∶2，以使第四时钟信号线CKL4上低电位的占空比R不同于第三时钟信号线CKL3上低电位的占空比R。
图11是本发明实施例另一种显示面板中边框区的结构示意图。
如图11所示，显示面板200还包括：第一开关信号线SWL1和第二开关信号线SWL2；第一开关单元SW1包括第一开关晶体管SWT1和第二开关晶体管SWT2；第一开关晶体管SWT1的控制电极与第一开关信号线SWL1电连接，第一开关晶体管SWT1的第一电极与第三时钟信号线CKL3电连接，第一开关晶体管SWT1的第二电极与第三连接端SWC3电连接；第二开关晶体管SWT2的控制电极与第二开关信号线SWL2电连接，第二开关晶体管SWT2的第一电极与第四时钟信号线CKL4电连接，第二开关晶体管SWT2的第二电极与第三连接端SWC3电连接。
在本发明实施例中，第一开关晶体管SWT1的控制电极与第一开关信号线SWL1电连接，第一开关晶体管SWT1的第一电极与第三时钟信号线CKL3电连接，第一开关晶体管SWT1的第二电极与第三连接端SWC3电连接。第一开关信号线SWL1电连接驱动芯片IC。第一开关单元SW1的第三连接端SWC3电连接第二移位寄存器VSR2的第四时钟信号端CK4。在显示阶段S42中，驱动芯片IC通过第一开关信号线SWL1控制第一开关晶体管SWT1开启。驱动芯片IC的扫描信号通过第三时钟信号线CKL3传到第二移位寄存器VSR2的第四时钟信号端CK4。第二开关晶体管SWT2的控制电极与第二开关信号线SWL2电连接，第二开关晶体管SWT2的第一电极与第四时钟信号线CKL4电连接，第二开关晶体管SWT2的第二电极与第三连接端SWC3电连接。第二开关信号线SWL2电连接驱动芯片IC。第一开关单元SW1的第三连接端SWC3电连接第二移位寄存器VSR2的第四时钟信号端CK4。在老化阶段S41中，驱动芯片IC通过第二开关信号线SWL2控制第二开关晶体管SWT2开启。驱动芯片IC的扫描信号通过第四时钟信号线CKL4传到第二移位寄存器VSR2的第四时钟信号端CK4。
在本发明实施例中，显示面板200中驱动芯片IC的第一电源信号VP是可变的。显示阶段S42的第一电源信号VP小于老化阶段S41的第一电源信号VP。在显示阶段S42中，第一电源信号VP较小，顶部区域TA中像素电路PD的第一电源电位VPVDD与底部区域BA中像素电路PD的第一电源电位VPVDD之比大于等于97％并且小于100％。同时，驱动芯片IC通过第一开关信号线SWL1控制第一开关晶体管SWT1开启。驱动芯片IC的扫描信号通过第三时钟信号线CKL3传到第二移位寄存器VSR2，从而驱动第偶数行像素电路PD执行数据写入阶段S22。顶部区域TA中第三时钟信号线CKL3上低电位的占空比R与底部区域BA中第三时钟信号线CKL3上低电位的占空比R之比大于等于97％并且小于100％。顶部区域TA中第偶数行像素电路PD的数据写入时间TD与底部区域BA中第偶数行像素电路PD的数据写入时间TD之比大于等于97％并且小于100％。这样，顶部区域TA中第偶数行像素电路PD的驱动电流ID与底部区域BA中第偶数行像素电路PD的驱动电流ID之比大于等于97％并且小于100％。在老化阶段S41中，第一电源信号VP较大，顶部区域TA中像素电路PD的第一电源电位VPVDD与底部区域BA中像素电路PD的第一电源电位VPVDD之比小于97％。同时，驱动芯片IC通过第二开关信号线SWL2控制第二开关晶体管SWT2开启。驱动芯片IC的扫描信号通过第四时钟信号线CKL4传到第二移位寄存器VSR2，从而驱动第偶数行像素电路PD执行数据写入阶段S22。顶部区域TA中第四时钟信号线CKL4上低电位的占空比R与底部区域BA中第四时钟信号线CKL4上低电位的占空比R之比小于97％。顶部区域TA中第偶数行像素电路PD的数据写入时间TD与底部区域BA中第偶数行像素电路PD的数据写入时间TD之比小于97％。这样，顶部区域TA中第偶数行像素电路PD的驱动电流ID与底部区域BA中第偶数行像素电路PD的驱动电流ID之比大于等于97％并且小于100％。于是，在老化阶段S41和显示阶段S42中，顶部区域TA中第偶数行像素电路PD的发光亮度L与底部区域BA中第偶数行像素电路PD的发光亮度L之比大于等于97％并且小于100％。
如图11所示，第二开关单元SW2包括第三开关晶体管SWT3和第四开关晶体管SWT4；第三开关晶体管SWT3的控制电极与第一开关信号线SWL1电连接，第三开关晶体管SWT3的第一电极与第一时钟信号线CKL1电连接，第三开关晶体管SWT3的第二电极与第六连接端SWC6电连接；第四开关晶体管SWT4的控制电极与第二开关信号线SWL2电连接，第四开关晶体管SWT4的第一电极与第二时钟信号线CKL2电连接，第四开关晶体管SWT4的第二电极与第六连接端SWC6电连接。
在本发明实施例中，第三开关晶体管SWT3的控制电极与第一开关信号线SWL1电连接，第三开关晶体管SWT3的第一电极与第一时钟信号线CKL1电连接，第三开关晶体管SWT3的第二电极与第六连接端SWC6电连接。第一开关信号线SWL1电连接驱动芯片IC。第二开关单元SW2的第六连接端SWC6电连接第一移位寄存器VSR1的第二时钟信号端CK2。在显示阶段S42中，驱动芯片IC通过第一开关信号线SWL1控制第三开关晶体管SWT3开启。驱动芯片IC的扫描信号通过第一时钟信号线CKL1传到第一移位寄存器VSR1的第二时钟信号端CK2。第四开关晶体管SWT4的控制电极与第二开关信号线SWL2电连接，第四开关晶体管SWT4的第一电极与第二时钟信号线CKL2电连接，第四开关晶体管SWT4的第二电极与第六连接端SWC6电连接。第二开关信号线SWL2电连接驱动芯片IC。第二开关单元SW2的第六连接端SWC6电连接第一移位寄存器VSR1的第二时钟信号端CK2。在老化阶段S41中，驱动芯片IC通过第二开关信号线SWL2控制第四开关晶体管SWT4开启。驱动芯片IC的扫描信号通过第二时钟信号线CKL2传到第一移位寄存器VSR1的第二时钟信号端CK2。
在本发明实施例中，显示面板200中驱动芯片IC的第一电源信号VP是可变的。显示阶段S42的第一电源信号VP小于老化阶段S41的第一电源信号VP。在显示阶段S42中，第一电源信号VP较小，顶部区域TA中像素电路PD的第一电源电位VPVDD与底部区域BA中像素电路PD的第一电源电位VPVDD之比大于等于97％并且小于100％。同时，驱动芯片IC通过第一开关信号线SWL1控制第三开关晶体管SWT3开启。驱动芯片IC的扫描信号通过第一时钟信号线CKL1传到第一移位寄存器VSR1，从而驱动第奇数行像素电路PD执行数据写入阶段S22。顶部区域TA中第一时钟信号线CKL1上低电位的占空比R与底部区域BA中第一时钟信号线CKL1上低电位的占空比R之比大于等于97％并且小于100％。顶部区域TA中第奇数行像素电路PD的数据写入时间TD与底部区域BA中第奇数行像素电路PD的数据写入时间TD之比大于等于97％并且小于100％。这样，顶部区域TA中第奇数行像素电路PD的驱动电流ID与底部区域BA中第奇数行像素电路PD的驱动电流ID之比大于等于97％并且小于100％。在老化阶段S41中，第一电源信号VP较大，顶部区域TA中像素电路PD的第一电源电位VPVDD与底部区域BA中像素电路PD的第一电源电位VPVDD之比小于97％。同时，驱动芯片IC通过第二开关信号线SWL2控制第四开关晶体管SWT4开启。驱动芯片IC的扫描信号通过第二时钟信号线CKL2传到第一移位寄存器VSR1，从而驱动第奇数行像素电路PD执行数据写入阶段S22。顶部区域TA中第二时钟信号线CKL2上低电位的占空比R与底部区域BA中第二时钟信号线CKL2上低电位的占空比R之比小于97％。顶部区域TA中第奇数行像素电路PD的数据写入时间TD与底部区域BA中第奇数行像素电路PD的数据写入时间TD之比小于97％。这样，顶部区域TA中第奇数行像素电路PD的驱动电流ID与底部区域BA中第奇数行像素电路PD的驱动电流ID之比大于等于97％并且小于100％。于是，在老化阶段S41和显示阶段S42中，顶部区域TA中第奇数行像素电路PD的发光亮度L与底部区域BA中第奇数行像素电路PD的发光亮度L之比大于等于97％并且小于100％。
如图11所示，在显示阶段S42中，第一开关信号线SWL1控制第一开关晶体管SWT1和第三开关晶体管SWT3开启，第二开关信号线SWL2控制第二开关晶体管SWT2和第四开关晶体管SWT4关闭。
在本发明实施例中，在显示阶段S42中，第一开关信号线SWL1控制第一开关晶体管SWT1和第三开关晶体管SWT3开启。第一时钟信号线CKL1的信号分别传到第一移位寄存器VSR1的第二时钟信号端CK2、第二移位寄存器VSR2的第三时钟信号端CK3。第三时钟信号线CKL3的信号分别传到第一移位寄存器VSR1的第一时钟信号端CK1、第二移位寄存器VSR2的第四时钟信号端CK4。这样，第一移位寄存器VSR1和第二移位寄存器VSR2可以工作。同时，第二开关信号线SWL2控制第二开关晶体管SWT2和第四开关晶体管SWT4关闭。这样，第二时钟信号线CKL2和第四时钟信号线CKL4的信号不会干扰第一移位寄存器VSR1和第二移位寄存器VSR2。
在本发明实施例中，在显示阶段S42中，驱动芯片IC的第一电源信号VP较小，顶部区域TA中像素电路PD的第一电源电位VPVDD与底部区域BA中像素电路PD的第一电源电位VPVDD之比大于等于97％并且小于100％。此时，第一开关信号线SWL1控制第三开关晶体管SWT3开启。驱动芯片IC的扫描信号通过第一时钟信号线CKL1传到第一移位寄存器VSR1，从而驱动第奇数行像素电路PD执行数据写入阶段S22。顶部区域TA中第一时钟信号线CKL1上低电位的占空比R与底部区域BA中第一时钟信号线CKL1上低电位的占空比R之比大于等于97％并且小于100％。顶部区域TA中第奇数行像素电路PD的数据写入时间TD与底部区域BA中第奇数行像素电路PD的数据写入时间TD之比大于等于97％并且小于100％。这样，顶部区域TA中第奇数行像素电路PD的驱动电流ID与底部区域BA中第奇数行像素电路PD的驱动电流ID之比大于等于97％并且小于100％。同时，第一开关信号线SWL1控制第一开关晶体管SWT1开启。驱动芯片IC的扫描信号通过第三时钟信号线CKL3传到第二移位寄存器VSR2，驱动第偶数行像素电路PD执行数据写入阶段S22。顶部区域TA中第三时钟信号线CKL3上低电位的占空比R与底部区域BA中第三时钟信号线CKL3上低电位的占空比R之比大于等于97％并且小于100％。顶部区域TA中第偶数行像素电路PD的数据写入时间TD与底部区域BA中第偶数行像素电路PD的数据写入时间TD之比大于等于97％并且小于100％。这样，顶部区域TA中第偶数行像素电路PD的驱动电流ID与底部区域BA中第偶数行像素电路PD的驱动电流ID之比大于等于97％并且小于100％。于是，在显示阶段S42中，显示面板200中顶部区域TA和底部区域BA的发光亮度L均匀。
如图11所示，在老化阶段S41中，第二开关信号线SWL2控制第二开关晶体管SWT2和第四开关晶体管SWT4开启，第一开关信号线SWL1控制第一开关晶体管SWT1和第三开关晶体管SWT3关闭。
在本发明实施例中，在老化阶段S41中，第二开关信号线SWL2控制第二开关晶体管SWT2和第四开关晶体管SWT4开启。第二时钟信号线CKL2的信号分别传到第一移位寄存器VSR1的第二时钟信号端CK2、第二移位寄存器VSR2的第三时钟信号端CK3。第四时钟信号线CKL4的信号分别传到第一移位寄存器VSR1的第一时钟信号端CK1、第二移位寄存器VSR2的第四时钟信号端CK4。这样，第一移位寄存器VSR1和第二移位寄存器VSR2可以工作。同时，第一开关信号线SWL1控制第一开关晶体管SWT1和第三开关晶体管SWT3关闭。这样，第一时钟信号线CKL1和第三时钟信号线CKL3的信号不会干扰第一移位寄存器VSR1和第二移位寄存器VSR2。
在本发明实施例中，在老化阶段S41中，驱动芯片IC的第一电源信号VP很大，顶部区域TA中像素电路PD的第一电源电位VPVDD与底部区域BA中像素电路PD的第一电源电位VPVDD之比小于97％。此时，第二开关信号线SWL2控制第四开关晶体管SWT4开启。驱动芯片IC的扫描信号通过第二时钟信号线CKL2传到第一移位寄存器VSR1，从而驱动第奇数行像素电路PD执行数据写入阶段S22。顶部区域TA中第二时钟信号线CKL2上低电位的占空比R与底部区域BA中第二时钟信号线CKL2上低电位的占空比R之比小于97％。顶部区域TA中第奇数行像素电路PD的数据写入时间TD与底部区域BA中第奇数行像素电路PD的数据写入时间TD之比小于97％。这样，顶部区域TA中第奇数行像素电路PD的驱动电流ID与底部区域BA中第奇数行像素电路PD的驱动电流ID之比大于等于97％并且小于100％。同时，第二开关信号线SWL2控制第二开关晶体管SWT2开启。驱动芯片IC的扫描信号通过第四时钟信号线CKL4传到第二移位寄存器VSR2，从而驱动第偶数行像素电路PD执行数据写入阶段S22。顶部区域TA中第四时钟信号线CKL4上低电位的占空比R与底部区域BA中第四时钟信号线CKL4上低电位的占空比R之比小于97％。顶部区域TA中第偶数行像素电路PD的数据写入时间TD与底部区域BA中第偶数行像素电路PD的数据写入时间TD之比小于97％。这样，顶部区域TA中第偶数行像素电路PD的驱动电流ID与底部区域BA中第偶数行像素电路PD的驱动电流ID之比大于等于97％并且小于100％。于是，在老化阶段S41中，显示面板200中顶部区域TA和底部区域BA的发光亮度L均匀。
图12是本发明实施例一种显示装置的结构示意图。
如图12所示，显示装置300包括显示面板200。
在本发明实施例中，显示装置300利用显示面板200实现显示，例如智能手机等。显示面板200如上所述，不再赘述。
图13是本发明实施例一种显示面板的驱动方法的流程示意图。
如图3、13所示，显示面板的驱动方法400用于驱动显示面板200。显示面板200包括：多个移位寄存器VSR，第一开关单元SW1，第二开关单元SW2，第一时钟信号线CKL1，第二时钟信号线CKL2，第三时钟信号线CKL3以及第四时钟信号线CKL4；移位寄存器VSR包括相邻的第一移位寄存器VSR1和第二移位寄存器VSR2；第一移位寄存器VSR1包括第一时钟信号端CK1和第二时钟信号端CK2；第二移位寄存器VSR2包括第三时钟信号端CK3和第四时钟信号端CK4；第一开关单元SW1包括第一连接端SWC1、第二连接端SWC2、第三连接端SWC3；第二开关单元SW2包括第四连接端SWC4、第五连接端SWC5、第六连接端SWC6；第一时钟信号线CKL1电连接第四连接端SWC4，第二时钟信号线CKL2电连接第五连接端SWC5，第三时钟信号线CKL3电连接第一连接端SWC1，第四时钟信号线CKL4电连接第二连接端SWC2，第一时钟信号端CK1和第四时钟信号端CK4分别电连接一个第一开关单元SW1的第三连接端SWC3，第二时钟信号端CK2和第三时钟信号端CK3分别电连接一个第二开关单元SW2的第六连接端SWC6；第一时钟信号线CKL1的电阻小于第二时钟信号线CKL2的电阻，第三时钟信号线CKL3的电阻小于第四时钟信号线CKL4的电阻；
显示面板的驱动方法400包括老化阶段S41和显示阶段S42；
在老化阶段S41中，第二时钟信号线CKL2通过不同的第二开关单元SW2分别与第二时钟信号端CK2以及第三时钟信号端CK3导通，第一时钟信号线CKL1分别与第二时钟信号端CK2以及第三时钟信号端CK3之间截止，第四时钟信号线CKL4通过不同的第一开关单元SW1分别与第一时钟信号端CK1以及第四时钟信号端CK4导通，第三时钟信号线CKL3分别与第一时钟信号端CK1以及第四时钟信号端CK4之间截止；
在显示阶段S42中，第一时钟信号线CKL1通过不同的第二开关单元SW2分别与第二时钟信号端CK2以及第三时钟信号端CK3导通，第二时钟信号线CKL2分别与第二时钟信号端CK2以及第三时钟信号端CK3之间截止，第三时钟信号线CKL3通过不同的第一开关单元SW1分别与第一时钟信号端CK1以及第四时钟信号端CK4导通，第四时钟信号线CKL4分别与第一时钟信号端CK1以及第四时钟信号端CK4之间截止。
在本发明实施例中，在老化阶段S41中，驱动芯片IC的第一电源信号VP很大，顶部区域TA中像素电路PD的第一电源电位VPVDD与底部区域BA中像素电路PD的第一电源电位VPVDD之比小于97％。此时，第二时钟信号线CKL2通过第二开关单元SW2与第二时钟信号端CK2导通。驱动芯片IC的扫描信号通过第二时钟信号线CKL2，通过第二开关单元SW2，通过第一移位寄存器VSR1的第二时钟信号端CK2，驱动第奇数行像素电路PD执行数据写入阶段S22。顶部区域TA中第二时钟信号线CKL2上低电位的占空比R与底部区域BA中第二时钟信号线CKL2上低电位的占空比R之比小于97％。顶部区域TA中第奇数行像素电路PD的数据写入时间TD与底部区域BA中第奇数行像素电路PD的数据写入时间TD之比小于97％。这样，顶部区域TA中第奇数行像素电路PD的驱动电流ID与底部区域BA中第奇数行像素电路PD的驱动电流ID之比大于等于97％并且小于100％。同时，第四时钟信号线CKL4通过第一开关单元SW1与第四时钟信号端CK4导通。驱动芯片IC的扫描信号通过第四时钟信号线CKL4，通过第一开关单元SW1，传到第二移位寄存器VSR2的第四时钟信号端CK4，驱动第偶数行像素电路PD执行数据写入阶段S22。顶部区域TA中第四时钟信号线CKL4上低电位的占空比R与底部区域BA中第四时钟信号线CKL4上低电位的占空比R之比小于97％。顶部区域TA中第偶数行像素电路PD的数据写入时间TD与底部区域BA中第偶数行像素电路PD的数据写入时间TD之比小于97％。这样，顶部区域TA中第偶数行像素电路PD的驱动电流ID与底部区域BA中第偶数行像素电路PD的驱动电流ID之比大于等于97％并且小于100％。于是，在老化阶段S41中，显示面板200中顶部区域TA和底部区域BA的发光亮度L均匀。
在本发明实施例中，在显示阶段S42中，驱动芯片IC的第一电源信号VP较小，顶部区域TA中像素电路PD的第一电源电位VPVDD与底部区域BA中像素电路PD的第一电源电位VPVDD之比大于等于97％并且小于100％。此时，第一时钟信号线CKL1通过第二开关单元SW2与第二时钟信号端CK2导通。驱动芯片IC的扫描信号通过第一时钟信号线CKL1，通过第二开关单元SW2，通过第一移位寄存器VSR1的第二时钟信号端CK2，驱动第奇数行像素电路PD执行数据写入阶段S22。顶部区域TA中第一时钟信号线CKL1上低电位的占空比R与底部区域BA中第一时钟信号线CKL1上低电位的占空比R之比大于等于97％并且小于100％。顶部区域TA中第奇数行像素电路PD的数据写入时间TD与底部区域BA中第奇数行像素电路PD的数据写入时间TD之比大于等于97％并且小于100％。这样，顶部区域TA中第奇数行像素电路PD的驱动电流ID与底部区域BA中第奇数行像素电路PD的驱动电流ID之比大于等于97％并且小于100％。同时，第三时钟信号线CKL3通过第一开关单元SW1与第四时钟信号端CK4导通。驱动芯片IC的扫描信号通过第三时钟信号线CKL3，通过第一开关单元SW1，传到第二移位寄存器VSR2的第四时钟信号端CK4，驱动第偶数行像素电路PD执行数据写入阶段S22。顶部区域TA中第三时钟信号线CKL3上低电位的占空比R与底部区域BA中第三时钟信号线CKL3上低电位的占空比R之比大于等于97％并且小于100％。顶部区域TA中第偶数行像素电路PD的数据写入时间TD与底部区域BA中第偶数行像素电路PD的数据写入时间TD之比大于等于97％并且小于100％。这样，顶部区域TA中第偶数行像素电路PD的驱动电流ID与底部区域BA中第偶数行像素电路PD的驱动电流ID之比大于等于97％并且小于100％。于是，在显示阶段S42中，显示面板200中顶部区域TA和底部区域BA的发光亮度L均匀。
图14是本发明实施例另一种显示面板的驱动方法的流程示意图。
如图14所示，显示面板的驱动方法400用于驱动显示面板200。显示面板200还包括：第一开关信号线SWL1和第二开关信号线SWL2；第一开关单元SW1包括第一开关晶体管SWT1和第二开关晶体管SWT2；第一开关晶体管SWT1的控制电极与第一开关信号线SWL1电连接，第一开关晶体管SWT1的第一电极与第三时钟信号线CKL3电连接，第一开关晶体管SWT1的第二电极与第三连接端SWC3电连接；第二开关晶体管SWT2的控制电极与第二开关信号线SWL2电连接，第二开关晶体管SWT2的第一电极与第四时钟信号线CKL4电连接，第二开关晶体管SWT2的第二电极与第三连接端SWC3电连接；第二开关单元SW2包括第三开关晶体管SWT3和第四开关晶体管SWT4；第三开关晶体管SWT3的控制电极与第一开关信号线SWL1电连接，第三开关晶体管SWT3的第一电极与第一时钟信号线CKL1电连接，第三开关晶体管SWT3的第二电极与第六连接端SWC6电连接；第四开关晶体管SWT4的控制电极与第二开关信号线SWL2电连接，第四开关晶体管SWT4的第一电极与第二时钟信号线CKL2电连接，第四开关晶体管SWT4的第二电极与第六连接端SWC6电连接；
在老化阶段S41中，第二开关信号线SWL2控制第二开关晶体管SWT2和第四开关晶体管SWT4开启，第一开关信号线SWL1控制第一开关晶体管SWT1和第三开关晶体管SWT3关闭；
在显示阶段S42中，第一开关信号线SWL1控制第一开关晶体管SWT1和第三开关晶体管SWT3开启，第二开关信号线SWL2控制第二开关晶体管SWT2和第四开关晶体管SWT4关闭。
在本发明实施例中，在老化阶段S41中，驱动芯片IC的第一电源信号VP很大，顶部区域TA中像素电路PD的第一电源电位VPVDD与底部区域BA中像素电路PD的第一电源电位VPVDD之比小于97％。此时，第二开关信号线SWL2控制第四开关晶体管SWT4开启。驱动芯片IC的扫描信号通过第二时钟信号线CKL2传到第一移位寄存器VSR1，从而驱动第奇数行像素电路PD执行数据写入阶段S22。顶部区域TA中第二时钟信号线CKL2上低电位的占空比R与底部区域BA中第二时钟信号线CKL2上低电位的占空比R之比小于97％。顶部区域TA中第奇数行像素电路PD的数据写入时间TD与底部区域BA中第奇数行像素电路PD的数据写入时间TD之比小于97％。这样，顶部区域TA中第奇数行像素电路PD的驱动电流ID与底部区域BA中第奇数行像素电路PD的驱动电流ID之比大于等于97％并且小于100％。同时，第二开关信号线SWL2控制第二开关晶体管SWT2开启。驱动芯片IC的扫描信号通过第四时钟信号线CKL4传到第二移位寄存器VSR2，从而驱动第偶数行像素电路PD执行数据写入阶段S22。顶部区域TA中第四时钟信号线CKL4上低电位的占空比R与底部区域BA中第四时钟信号线CKL4上低电位的占空比R之比小于97％。顶部区域TA中第偶数行像素电路PD的数据写入时间TD与底部区域BA中第偶数行像素电路PD的数据写入时间TD之比小于97％。这样，顶部区域TA中第偶数行像素电路PD的驱动电流ID与底部区域BA中第偶数行像素电路PD的驱动电流ID之比大于等于97％并且小于100％。于是，在老化阶段S41中，显示面板200中顶部区域TA和底部区域BA的发光亮度L均匀。
在本发明实施例中，在显示阶段S42中，驱动芯片IC的第一电源信号VP较小，顶部区域TA中像素电路PD的第一电源电位VPVDD与底部区域BA中像素电路PD的第一电源电位VPVDD之比大于等于97％并且小于100％。此时，第一开关信号线SWL1控制第三开关晶体管SWT3开启。驱动芯片IC的扫描信号通过第一时钟信号线CKL1传到第一移位寄存器VSR1，从而驱动第奇数行像素电路PD执行数据写入阶段S22。顶部区域TA中第一时钟信号线CKL1上低电位的占空比R与底部区域BA中第一时钟信号线CKL1上低电位的占空比R之比大于等于97％并且小于100％。顶部区域TA中第奇数行像素电路PD的数据写入时间TD与底部区域BA中第奇数行像素电路PD的数据写入时间TD之比大于等于97％并且小于100％。这样，顶部区域TA中第奇数行像素电路PD的驱动电流ID与底部区域BA中第奇数行像素电路PD的驱动电流ID之比大于等于97％并且小于100％。同时，第一开关信号线SWL1控制第一开关晶体管SWT1开启。驱动芯片IC的扫描信号通过第三时钟信号线CKL3传到第二移位寄存器VSR2，驱动第偶数行像素电路PD执行数据写入阶段S22。顶部区域TA中第三时钟信号线CKL3上低电位的占空比R与底部区域BA中第三时钟信号线CKL3上低电位的占空比R之比大于等于97％并且小于100％。顶部区域TA中第偶数行像素电路PD的数据写入时间TD与底部区域BA中第偶数行像素电路PD的数据写入时间TD之比大于等于97％并且小于100％。这样，顶部区域TA中第偶数行像素电路PD的驱动电流ID与底部区域BA中第偶数行像素电路PD的驱动电流ID之比大于等于97％并且小于100％。于是，在显示阶段S42中，显示面板200中顶部区域TA和底部区域BA的发光亮度L均匀。
综上所述，本发明提供一种显示面板、显示装置和显示面板的驱动方法。在显示面板中，第一时钟信号线电连接第四连接端，第二时钟信号线电连接第五连接端，第三时钟信号线电连接第一连接端，第四时钟信号线电连接第二连接端，第一时钟信号端和第四时钟信号端分别电连接一个第一开关单元的第三连接端，第二时钟信号端和第三时钟信号端分别电连接一个第二开关单元的第六连接端；第一时钟信号线的电阻小于第二时钟信号线的电阻，第三时钟信号线的电阻小于第四时钟信号线的电阻。其中，显示面板中驱动芯片的第一电源信号是可变的。显示阶段的第一电源信号小于老化阶段的第一电源信号。在老化阶段和显示阶段中，显示面板中顶部区域和底部区域的发光亮度均匀。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。

Claims (12)

1.一种显示面板，其特征在于，包括：
多个移位寄存器，第一开关单元，第二开关单元，第一时钟信号线，第二时钟信号线，第三时钟信号线以及第四时钟信号线；
所述移位寄存器包括相邻的第一移位寄存器和第二移位寄存器；
所述第一移位寄存器包括第一时钟信号端和第二时钟信号端；
所述第二移位寄存器包括第三时钟信号端和第四时钟信号端；
所述第一开关单元包括第一连接端、第二连接端、第三连接端；
所述第二开关单元包括第四连接端、第五连接端、第六连接端；
所述第一时钟信号线电连接所述第四连接端，所述第二时钟信号线电连接所述第五连接端，所述第三时钟信号线电连接所述第一连接端，所述第四时钟信号线电连接所述第二连接端，所述第一时钟信号端和所述第四时钟信号端分别电连接一个所述第一开关单元的所述第三连接端，所述第二时钟信号端和所述第三时钟信号端分别电连接一个所述第二开关单元的所述第六连接端；
所述第一时钟信号线的电阻小于所述第二时钟信号线的电阻，所述第三时钟信号线的电阻小于所述第四时钟信号线的电阻。
2.根据权利要求1所述的显示面板，其特征在于，在显示阶段中，所述第一时钟信号线通过不同的所述第二开关单元分别与所述第二时钟信号端以及所述第三时钟信号端导通，所述第二时钟信号线分别与所述第二时钟信号端以及所述第三时钟信号端之间截止，所述第三时钟信号线通过不同的所述第一开关单元分别与所述第一时钟信号端以及所述第四时钟信号端导通，所述第四时钟信号线分别与所述第一时钟信号端以及所述第四时钟信号端之间截止。
3.根据权利要求1所述的显示面板，其特征在于，在老化阶段中，所述第二时钟信号线通过不同的所述第二开关单元分别与所述第二时钟信号端以及所述第三时钟信号端导通，所述第一时钟信号线分别与所述第二时钟信号端以及所述第三时钟信号端之间截止，所述第四时钟信号线通过不同的所述第一开关单元分别与所述第一时钟信号端以及所述第四时钟信号端导通，所述第三时钟信号线分别与所述第一时钟信号端以及所述第四时钟信号端之间截止。
4.根据权利要求1所述的显示面板，其特征在于，所述第一时钟信号线的电阻与所述第二时钟信号线的电阻之比大于等于1∶20并且小于等于1∶2，所述第三时钟信号线的电阻与所述第四时钟信号线的电阻之比大于等于1∶20并且小于等于1∶2。
5.根据权利要求1所述的显示面板，其特征在于，还包括：
第一开关信号线和第二开关信号线；
所述第一开关单元包括第一开关晶体管和第二开关晶体管；
所述第一开关晶体管的控制电极与所述第一开关信号线电连接，所述第一开关晶体管的第一电极与所述第三时钟信号线电连接，所述第一开关晶体管的第二电极与所述第三连接端电连接；
所述第二开关晶体管的控制电极与所述第二开关信号线电连接，所述第二开关晶体管的第一电极与所述第四时钟信号线电连接，所述第二开关晶体管的第二电极与所述第三连接端电连接。
6.根据权利要求5所述的显示面板，其特征在于，所述第二开关单元包括第三开关晶体管和第四开关晶体管；
所述第三开关晶体管的控制电极与所述第一开关信号线电连接，所述第三开关晶体管的第一电极与所述第一时钟信号线电连接，所述第三开关晶体管的第二电极与所述第六连接端电连接；
所述第四开关晶体管的控制电极与所述第二开关信号线电连接，所述第四开关晶体管的第一电极与所述第二时钟信号线电连接，所述第四开关晶体管的第二电极与所述第六连接端电连接。
7.根据权利要求6所述的显示面板，其特征在于，在显示阶段中，所述第一开关信号线控制所述第一开关晶体管和所述第三开关晶体管开启，所述第二开关信号线控制所述第二开关晶体管和所述第四开关晶体管关闭。
8.根据权利要求6所述的显示面板，其特征在于，在老化阶段中，所述第二开关信号线控制所述第二开关晶体管和所述第四开关晶体管开启，所述第一开关信号线控制所述第一开关晶体管和所述第三开关晶体管关闭。
9.根据权利要求1所述的显示面板，其特征在于，包括：
多个像素电路；
所述像素电路包括驱动晶体管、第一初始化晶体管、第二初始化晶体管、第一数据写入晶体管、第二数据写入晶体管、第一发光控制晶体管、第二发光控制晶体管、存储电容器、有机发光二极管、第一扫描端、第二扫描端、发射端、参考端、数据端、第一电源端；
所述移位寄存器与所述第一扫描端和所述第二扫描端电连接；
所述第一初始化晶体管的控制电极电连接所述第一扫描端，所述第一初始化晶体管的第一电极电连接所述驱动晶体管的控制电极，所述第一初始化晶体管的第二电极电连接所述参考端；
所述第二初始化晶体管的控制电极电连接所述第一扫描端，所述第二初始化晶体管的第一电极电连接所述有机发光二极管，所述第二初始化晶体管的第二电极电连接所述参考端；
所述第一数据写入晶体管的控制电极电连接所述第二扫描端，所述第一数据写入晶体管的第一电极电连接所述驱动晶体管的第一电极，所述第一数据写入晶体管的第二电极电连接所述数据端；
所述第二数据写入晶体管的控制电极电连接所述第二扫描端，所述第二数据写入晶体管的第一电极电连接所述驱动晶体管的控制电极，所述第二数据写入晶体管的第二电极电连接所述驱动晶体管的第二电极；
所述第一发光控制晶体管的控制电极电连接所述发射端，所述第一发光控制晶体管的第一电极电连接所述驱动晶体管的第一电极，所述第一发光控制晶体管的第二电极电连接所述第一电源端；
所述第二发光控制晶体管的控制电极电连接所述发射端，所述第二发光控制晶体管的第一电极电连接所述驱动晶体管的第二电极，所述第二发光控制晶体管的第二电极电连接所述有机发光二极管；
所述存储电容器的第一电极电连接所述驱动晶体管的控制电极，所述存储电容器的第二电极电连接所述第一电源端。
10.一种显示装置，其特征在于，包括权利要求1至9中任何一项所述的显示面板。
11.一种显示面板的驱动方法，其特征在于，所述显示面板包括：
多个移位寄存器，第一开关单元，第二开关单元，第一时钟信号线，第二时钟信号线，第三时钟信号线以及第四时钟信号线；
所述移位寄存器包括相邻的第一移位寄存器和第二移位寄存器；
所述第一移位寄存器包括第一时钟信号端和第二时钟信号端；
所述第二移位寄存器包括第三时钟信号端和第四时钟信号端；
所述第一开关单元包括第一连接端、第二连接端、第三连接端；
所述第二开关单元包括第四连接端、第五连接端、第六连接端；
所述第一时钟信号线电连接所述第四连接端，所述第二时钟信号线电连接所述第五连接端，所述第三时钟信号线电连接所述第一连接端，所述第四时钟信号线电连接所述第二连接端，所述第一时钟信号端和所述第四时钟信号端分别电连接一个所述第一开关单元的所述第三连接端，所述第二时钟信号端和所述第三时钟信号端分别电连接一个所述第二开关单元的所述第六连接端；
所述第一时钟信号线的电阻小于所述第二时钟信号线的电阻，所述第三时钟信号线的电阻小于所述第四时钟信号线的电阻；
所述显示面板的驱动方法包括老化阶段和显示阶段；
在所述老化阶段中，所述第二时钟信号线通过不同的所述第二开关单元分别与所述第二时钟信号端以及所述第三时钟信号端导通，所述第一时钟信号线分别与所述第二时钟信号端以及所述第三时钟信号端之间截止，所述第四时钟信号线通过不同的所述第一开关单元分别与所述第一时钟信号端以及所述第四时钟信号端导通，所述第三时钟信号线分别与所述第一时钟信号端以及所述第四时钟信号端之间截止；
在所述显示阶段中，所述第一时钟信号线通过不同的所述第二开关单元分别与所述第二时钟信号端以及所述第三时钟信号端导通，所述第二时钟信号线分别与所述第二时钟信号端以及所述第三时钟信号端之间截止，所述第三时钟信号线通过不同的所述第一开关单元分别与所述第一时钟信号端以及所述第四时钟信号端导通，所述第四时钟信号线分别与所述第一时钟信号端以及所述第四时钟信号端之间截止。
12.根据权利要求11所述的显示面板的驱动方法，其特征在于，所述显示面板还包括：
第一开关信号线和第二开关信号线；
所述第一开关单元包括第一开关晶体管和第二开关晶体管；
所述第一开关晶体管的控制电极与所述第一开关信号线电连接，所述第一开关晶体管的第一电极与所述第三时钟信号线电连接，所述第一开关晶体管的第二电极与所述第三连接端电连接；
所述第二开关晶体管的控制电极与所述第二开关信号线电连接，所述第二开关晶体管的第一电极与所述第四时钟信号线电连接，所述第二开关晶体管的第二电极与所述第三连接端电连接；
所述第二开关单元包括第三开关晶体管和第四开关晶体管；
所述第三开关晶体管的控制电极与所述第一开关信号线电连接，所述第三开关晶体管的第一电极与所述第一时钟信号线电连接，所述第三开关晶体管的第二电极与所述第六连接端电连接；
所述第四开关晶体管的控制电极与所述第二开关信号线电连接，所述第四开关晶体管的第一电极与所述第二时钟信号线电连接，所述第四开关晶体管的第二电极与所述第六连接端电连接；
在所述老化阶段中，所述第二开关信号线控制所述第二开关晶体管和所述第四开关晶体管开启，所述第一开关信号线控制所述第一开关晶体管和所述第三开关晶体管关闭；
在所述显示阶段中，所述第一开关信号线控制所述第一开关晶体管和所述第三开关晶体管开启，所述第二开关信号线控制所述第二开关晶体管和所述第四开关晶体管关闭。
CN201910939942.9A 2019-09-30 2019-09-30 显示面板、显示装置和显示面板的驱动方法 Active CN110675821B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910939942.9A CN110675821B (zh) 2019-09-30 2019-09-30 显示面板、显示装置和显示面板的驱动方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910939942.9A CN110675821B (zh) 2019-09-30 2019-09-30 显示面板、显示装置和显示面板的驱动方法

Publications (2)

Publication Number Publication Date
CN110675821A true CN110675821A (zh) 2020-01-10
CN110675821B CN110675821B (zh) 2020-11-27

Family

ID=69080502

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910939942.9A Active CN110675821B (zh) 2019-09-30 2019-09-30 显示面板、显示装置和显示面板的驱动方法

Country Status (1)

Country Link
CN (1) CN110675821B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006084681A (ja) * 2004-09-15 2006-03-30 Sony Corp 表示装置
CN102314829A (zh) * 2010-06-30 2012-01-11 三星移动显示器株式会社 像素和使用该像素的有机发光显示装置
CN106558287A (zh) * 2017-01-25 2017-04-05 上海天马有机发光显示技术有限公司 有机发光像素驱动电路、驱动方法及有机发光显示面板
US9805684B2 (en) * 2015-05-11 2017-10-31 Samsung Display Co., Ltd. Display panel including buffer circuit to compensate for RC delay of a clock signal
CN108564916A (zh) * 2018-04-27 2018-09-21 上海天马有机发光显示技术有限公司 一种显示面板及显示装置
CN110223633A (zh) * 2019-06-05 2019-09-10 上海天马有机发光显示技术有限公司 显示面板和显示装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006084681A (ja) * 2004-09-15 2006-03-30 Sony Corp 表示装置
CN102314829A (zh) * 2010-06-30 2012-01-11 三星移动显示器株式会社 像素和使用该像素的有机发光显示装置
US9805684B2 (en) * 2015-05-11 2017-10-31 Samsung Display Co., Ltd. Display panel including buffer circuit to compensate for RC delay of a clock signal
CN106558287A (zh) * 2017-01-25 2017-04-05 上海天马有机发光显示技术有限公司 有机发光像素驱动电路、驱动方法及有机发光显示面板
CN108564916A (zh) * 2018-04-27 2018-09-21 上海天马有机发光显示技术有限公司 一种显示面板及显示装置
CN110223633A (zh) * 2019-06-05 2019-09-10 上海天马有机发光显示技术有限公司 显示面板和显示装置

Also Published As

Publication number Publication date
CN110675821B (zh) 2020-11-27

Similar Documents

Publication Publication Date Title
US10643535B2 (en) Driving method for preventing image sticking of display panel upon shutdown, and display device
US8994621B2 (en) Display device and method for driving same
US20210027697A1 (en) Display device
JP5084111B2 (ja) 表示装置及び表示装置の駆動方法
CN109935210B (zh) 栅极驱动器以及包括该栅极驱动器的显示装置
US9262966B2 (en) Pixel circuit, display panel and display apparatus
CN110718193B (zh) 显示面板及其驱动方法、显示装置
US8344975B2 (en) EL display device with voltage variation reduction transistor
CN110796981B (zh) 栅极驱动器和使用栅极驱动器的电致发光显示装置
TWI596592B (zh) 像素補償電路
WO2016045256A1 (zh) 像素电路及其发光器件驱动方法和有机电致发光显示面板
CN112233621B (zh) 一种像素驱动电路、显示面板及电子设备
US20080007546A1 (en) Active Matrix Display Device
US8912996B2 (en) Scan driver and driving method thereof
US10643546B2 (en) Gate driver and display device including the same
US10657899B2 (en) Pixel compensation circuit, driving method for the same and amoled display panel
US20230024029A1 (en) Display driving module, method for driving the same and display device
US7839363B2 (en) Active matrix display device
CN112289269A (zh) 一种像素电路及其控制方法和显示面板
US11972729B2 (en) Display panel and display device adopting a first double-gate structure
CN109920378B (zh) 栅极驱动器和包括该栅极驱动器的显示装置
JP4843203B2 (ja) アクティブマトリクス型表示装置
CN112365842A (zh) 像素电路及其驱动方法和显示装置
US20050093799A1 (en) Driving circuit and driving method of active matrix organic electro-luminescence display
WO2024036751A1 (zh) 像素驱动电路和显示面板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20211021

Address after: No.8, liufangyuan Henglu, Donghu New Technology Development Zone, Wuhan City, Hubei Province

Patentee after: WUHAN TIANMA MICROELECTRONICS Co.,Ltd.

Patentee after: Wuhan Tianma Microelectronics Co.,Ltd. Shanghai Branch

Address before: Room 509, building 1, No. 6111, Longdong Avenue, Pudong New Area, Shanghai, 201201

Patentee before: SHANGHAI TIANMA AM-OLED Co.,Ltd.

TR01 Transfer of patent right