CN104795041B - 一种阵列基板的驱动方法、阵列基板、显示面板和显示装置 - Google Patents

一种阵列基板的驱动方法、阵列基板、显示面板和显示装置 Download PDF

Info

Publication number
CN104795041B
CN104795041B CN201510232777.5A CN201510232777A CN104795041B CN 104795041 B CN104795041 B CN 104795041B CN 201510232777 A CN201510232777 A CN 201510232777A CN 104795041 B CN104795041 B CN 104795041B
Authority
CN
China
Prior art keywords
control
touch
line
clock
clock control
Prior art date
Application number
CN201510232777.5A
Other languages
English (en)
Other versions
CN104795041A (zh
Inventor
潘朝煌
Original Assignee
厦门天马微电子有限公司
天马微电子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 厦门天马微电子有限公司, 天马微电子股份有限公司 filed Critical 厦门天马微电子有限公司
Priority to CN201510232777.5A priority Critical patent/CN104795041B/zh
Publication of CN104795041A publication Critical patent/CN104795041A/zh
Application granted granted Critical
Publication of CN104795041B publication Critical patent/CN104795041B/zh

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412Digitisers structurally integrated in a display
    • GPHYSICS
    • G06COMPUTING; CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416Control or interface arrangements specially adapted for digitisers
    • G06F3/04166Details of scanning methods, e.g. sampling time, grouping of sub areas or time sharing with display driving
    • GPHYSICS
    • G06COMPUTING; CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264Details of driving circuits
    • G09G2310/0286Details of a shift registers arranged for use in a driving circuit
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264Details of driving circuits
    • G09G2310/0291Details of output amplifiers or buffers arranged for use in a driving circuit
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3674Details of drivers for scan electrodes
    • G09G3/3677Details of drivers for scan electrodes suitable for active matrices only

Abstract

本发明公开了一种阵列基板的驱动方法、阵列基板、显示面板和显示装置,该阵列基板显示区域设置有多条数据线和多条扫描线,多条数据线和多条扫描线交叉限定出多个呈矩阵排列的像素单元,每条扫描线与一行像素单元电连接;显示区域还设置有呈矩阵排列的触控电极,触控电极分为N组,N为大于或等于2的正整数;阵列基板非显示区域设置有驱动电路,驱动电路包括多个时钟控制切换单元、多个移位寄存器和控制单元;该驱动方法包括:在触控阶段,控制单元向相邻两组触控电极输出极性相反的触控信号。本发明在显示阶段正常显示,在触控阶段消除扫描线与触控电极的寄生电容,提高触控性能。

Description

一种阵列基板的驱动方法、阵列基板、显示面板和显示装置
技术领域
[0001] 本发明涉及显示驱动技术,尤其涉及一种阵列基板的驱动方法、阵列基板、显示面 板和显示装置。
背景技术
[0002] 在显示技术领域,越来越多的产品将显示和触控集成到同一个显示面板上,触控 单元和液晶单元的一体化包括“In-cell”方式和“On-cell”方式。In-cell是指将触摸功能 嵌入到液晶像素中,On-cell是指将触摸功能嵌入到彩膜基板上。无论是“In-cell”方式还 是 “On-cell” 方式。
[0003] 显示面板通常至少包括驱动电路、多个触控电极、触控走线、扫描线和数据线等, 在显示阶段,驱动电路会通过扫描线扫描像素单元,以及通过数据线向打开的像素单元传 输显示数据信号。然而,显示面板的层叠结构以及显示面板的高集成度,造成了触控电极和 扫描线、触控电极和数据线、触控电极和触控走线、触控电极和触控电极等之间均可能产生 寄生电容。在触控阶段,扫描线断开与驱动电路的连接,由于触控电极和扫描线的耦合作 用,触控电极的电位会将扫描线的电位拉至触控电极的同一电位,导致了像素单元产生漏 电流,由此会给不同层的触控电极造成较大的负载,还造成画面显示异常。
发明内容
[0004] 本发明提供一种阵列基板的驱动方法、阵列基板、显示面板和显示装置,以解决现 有技术的问题。
[0005] 第一方面,本发明提供一种阵列基板的驱动方法,所述阵列基板包括显示区域和 非显示区域;
[0006] 所述显示区域设置有多条数据线和多条扫描线,多条所述数据线和多条所述扫描 线交叉限定出多个呈矩阵排列的像素单元,每条所述扫描线与一行所述像素单元电连接; 所述显示区域还设置有呈矩阵排列的触控电极,所述触控电极分为N组,N为大于或等于2的 正整数;
[0007] 所述非显示区域设置有驱动电路,所述驱动电路包括与多条所述扫描线一一对应 设置的多个时钟控制切换单元、与多个所述时钟控制切换单元一一对应设置的多个移位寄 存器、以及控制单元,其中,所述时钟控制切换单元的控制端连接所述控制单元、输入端连 接对应的所述移位寄存器的扫描信号输出端、输出端连接对应的所述扫描线;
[0008] 所述驱动方法包括:在触控阶段,所述控制单元向相邻两组所述触控电极输出极 性相反的触控信号。
[0009] 第二方面,本发明提供的一种阵列基板,包括显示区域和非显示区域;所述显示区 域设置有多条数据线和多条扫描线,多条所述数据线和多条所述扫描线交叉限定出多个呈 矩阵排列的像素单元,每条所述扫描线与一行所述像素单元电连接;所述显示区域还设置 有呈矩阵排列的触控电极,所述触控电极分为N组,N为大于或等于2的正整数;
[0010] 所述非显示区域设置有驱动电路,所述驱动电路包括:
[0011] 多个时钟控制切换单元,与多条所述扫描线一一对应设置,所述时钟控制切换单 元的输出端连接对应的所述扫描线;
[0012] 多个移位寄存器,与多个所述时钟控制切换单元——对应设置,所述时钟控制切 换单元的输入端连接对应的所述移位寄存器的扫描信号输出端;
[0013] 控制单元,所述时钟控制切换单元的控制端连接所述控制单元;
[0014] 在触控阶段,所述控制单元用于向相邻两组所述触控电极输出极性相反的触控信 号。
[0015] 第三方面,本发明提供的一种显示面板,包括彩膜基板,以及第二方面所述的阵列 基板。
[0016] 第四方面,本发明提供的一种显示装置,包括第三方面所述的显示面板。
[0017] 本发明通过控制单元给相邻两组触控电极输出了极性相反的触控信号,使得触控 电极的电位在极性相反之间切换,由此扫描线不会被触控电极耦合至高电位,也不会被触 控电极耦合至低电位,而是极性相反的触控信号平衡了对扫描线的耦合影响。时钟控制切 换单元在显示阶段将扫描线切换为导通状态,使得扫描线正常扫描像素单元,阵列基板进 行正常的显示工作。本发明既能保证阵列基板在显示阶段的正常显示,还能够将消除触控 阶段扫描线与触控电极之间的触控负载,提高了触控性能。
附图说明
[0018] 为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现 有技术描述中所需要使用的附图做一简单地介绍,显而易见地,下面描述中的附图是本发 明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根 据这些附图获得其他的附图。
[0019] 图Ia是本发明一个实施例提供的一种阵列基板的示意图;
[0020] 图Ib是本发明一个实施例提供的一种阵列基板触控电极的时序示意图;
[0021] 图Ic是本发明一个实施例提供的又一种阵列基板触控电极的时序示意图;
[0022] 图2a是本发明又一个实施例提供的一种移位寄存器的示意图;
[0023] 图2b是本发明又一个实施例提供的一个时钟控制切换单元的示意图;
[0024] 图2c是本发明又一个实施例提供的一种阵列基板非显示区域电路的示意图;
[0025] 图3a是本发明再一个实施例提供的一种移位寄存器的示意图;
[0026] 图3b是本发明再一个实施例提供的一个时钟控制切换单元的示意图。
[0027] 图3c是本发明再一个实施例提供的一种阵列基板非显示区域电路的示意图。
具体实施方式
[0028] 为使本发明的目的、技术方案和优点更加清楚,以下将参照本发明实施例的附图, 通过实施方式清楚、完整地描述本发明的技术方案,显然,所描述的实施例是本发明一部分 实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创 造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
[0029] 参考图Ia所示,为本发明一个实施例提供的一种阵列基板的示意图。其中,该阵列 基板包括显示区域100和非显示区域200。
[0030] 该阵列基板的显示区域100设置有多条数据线101和多条扫描线102,多条数据线 101和多条扫描线102交叉限定出多个呈矩阵排列的像素单元103,每条扫描线102与一行像 素单元103电连接,该显示区域100还设置有呈矩阵排列的触控电极104,触控电极104分为N 组,N为大于或等于2的正整数。此外,当扫描线102与一行像素单元103电连接时,数据线101 与扫描线102交叉设置,数据线101与一列像素单元103电连接(如图2a示);或者,当扫描线 102与一列像素单元103电连接时,数据线101与扫描线102交叉设置,数据线101与一行像素 单元103电连接。
[0031] 该阵列基板的非显示区域200设置有驱动电路,该驱动电路包括多个时钟控制切 换单元201 (SW)、多个移位寄存器202 (VSR)和一个控制单元203 (IC),其中,多个时钟控制切 换单元201与多条扫描线102—一对应设置,多个移位寄存器202与多个时钟控制切换单元 201——对应设置。
[0032] 具体地,对于任意一个时钟控制切换单元201,时钟控制切换单元201至少包括输 入端、输出端和控制端,时钟控制切换单元201的控制端连接控制单元203,用于接收控制单 元203的控制信号,时钟控制切换单元201的输入端连接对应的移位寄存器202的扫描信号 输出端,用于接收移位寄存器202输出的扫描信号,时钟控制切换单元201的输出端连接对 应的扫描线102,用于切换扫描线102的状态。
[0033] 具体地,对于任意一个移位寄存器202,移位寄存器202至少包括控制端、触发信号 输入端、次级触发信号输出端、扫描信号输出端,其中,移位寄存器202的控制端与控制单元 203连接,用于接收控制单元203的控制信号,下一级移位寄存器202的触发信号输入端与上 一级移位寄存器202的次级触发信号输出端连接,用于上一级移位寄存器202向下一级移位 寄存器202传输次级触发信号,移位寄存器202的扫描信号输出端与对应的时钟控制切换单 元201的输入端连接,用于向时钟控制切换单元201传输扫描信号,其中,初级移位寄存器 202的触发信号输入端直接与控制单元203连接,用于接收控制单元203传输的触发信号。
[0034] 已知阵列基板的非显示区域200的控制单元203通过移位寄存器202与时钟控制切 换单元201连接,时钟控制切换单元201与显示区域100的扫描线102连接,因此控制单元203 用于在显示阶段控制显示区域100的所有像素单元103分时开关、还用于在触控阶段控制显 示区域100的所有像素单元103全部关闭。已知阵列基板的显示区域100还包括触控电极 104,控制单元203还直接与每一个触控电极104通过触控走线连接,因此控制单元203用于 在触控阶段通过触控走线向触控电极104传输触控信号,以进行触控检测和触控位置定位。
[0035] 本发明一个实施例还提供了该阵列基板的驱动方法,该阵列基板为上述实施例所 述的阵列基板,具体的,该驱动方法包括:在触控阶段,控制单元203向相邻两组触控电极 104输出极性相反的触控信号。
[0036] 可选地,在触控阶段,时钟控制切换单元201根据控制单元203的控制信号,将与其 对应的扫描线102切换为浮置状态。
[0037] 已知触控电极104分为N组,在触控阶段,控制单元203控制直接向触控电极104发 送触控信号,在此,所有触控电极104接收的触控信号并不完全相同。具体的,对于N组触控 电极104中的相邻两组触控电极104,控制单元203通过对应的触控走线在触控阶段向相邻 两组触控电极104输出极性相反的触控信号,或者,对于N组触控电极104中的任意相邻两组 触控电极104,控制单元203通过对应的触控走线在触控阶段向任意相邻两组触控电极104 输出极性相反的触控信号,以进行触控检测和触控位置定位。同时在触控阶段,控制单元 203直接向时钟控制切换单元201的控制端传输控制信号,以控制时钟控制切换单元201的 状态为浮置,则相应的与时钟控制切换单元201连接的扫描线102为浮置状态。
[0038] 可选地,在下一触控阶段,对于任意一组触控电极104,控制单元203通过对应的触 控走线向该组触控电极104输出与上一触控阶段极性相反的触控信号,由此可知,任意一组 触控电极104,控制单元203向该组触控电极104在相邻的两个触控阶段输出极性相反的触 控信号,相邻两组触控电极104在同一触控阶段接收的触控信号的极性相反。
[0039] 需要说明的是,如上所述控制单元203对相邻两组触控电极104在相邻两个触控阶 段的控制,两组触控电极104中的任意一组触控电极104接收的极性相反的触控信号平衡了 该组触控电极104对扫描线的耦合影响,同时,相邻两组触控电极104在一个触控阶段接收 极性相反的触控信号还平衡了相邻两组触控电极104之间的寄生电容影响。
[0040] 在显示阶段,控制单元203向切换控制单元203传输控制信号,控制切换控制单元 203为导通状态,则对应的扫描线102与移位寄存器202导通并处于导通状态,控制单元203 同时向初级移位寄存器202传输时钟控制信号和触发信号,控制初级移位寄存器202处于显 示扫描状态。那么当初级移位寄存器202接收到触发信号时,初级移位寄存器202根据时钟 控制信号向对应的扫描线102传输扫描信号,扫描线102打开对应的一行或一列像素单元 103,数据线101将显示数据信号传输至打开的像素单元103。随着每一级移位寄存器202依 次输出扫描信号,相应的扫描线102控制对应的一行或一列像素单元103打开,数据线101将 显示数据信号传输至对应的打开的至少一个像素单元103。
[0041] 如上所述,时钟控制切换单元201在触控阶段将扫描线102切换为浮置状态,消除 了扫描线102和触控电极104之间寄生电容的影响,达到降低触控负载的效果,同时控制单 元203给相邻两组触控电极104输出了极性相反的触控信号,使得各组触控电极104的电位 在极性相反之间切换,由此浮置的扫描线102不会被触控电极104耦合至高电位,也不会被 触控电极104耦合至低电位,而是极性相反的触控信号平衡了对扫描线102的耦合影响。时 钟控制切换单元201在显示阶段将扫描线102切换为导通状态,使得扫描线102正常扫描像 素单元103,阵列基板进行正常的显示工作。本发明既能保证阵列基板在显示阶段的正常显 示,还能够平衡触控电极104对扫描线102的耦合影响,提高了触控性能。
[0042] 需要说明的是,在上述阵列基板的驱动方法中,在触控阶段,控制单元203向相邻 两组触控电极输出极性相反的触控信号时,控制单元203同时向相邻两组触控电极104输出 极性相反的触控信号,使得相邻两组触控电极104同时接收极性相反的触控信号。
[0043] 需要说明的是,在上述阵列基板的驱动方法中,可选触控信号的振幅为0〜5V,在 此可选极性相反的触控信号为+5V和-5V,则在同一触控阶段,相邻的两组触控电极104接收 的触控信号分别为+5V高电压脉冲和-5V低电压脉冲,并且在相邻两个触控阶段,同一组触 控电极104接收的触控信号分别为+5V高电压脉冲和-5V低电压脉冲。当然还可选触控信号 的振幅在〇〜5V之内的其他极性相反的触控信号。
[0044] 需要说明的是,在本发明中,触控电极104被分为N组,在此可选每组触控电极104 包括至少一个触控电极104。当每组触控电极104为一个时,则控制单元203向相邻两个触控 电极104在触控阶段输出极性相反的触控信号。当每组触控电极104为多个时,则多个触控 电极104为一组,控制单元203向相邻两组触控电极104在触控阶段输出极性相反的触控信 号。在此可选地,每组触控电极104还可以是包括至少一行触控电极104;或者,每组触控电 极104还可以是包括至少一列触控电极104。在本发明中,触控电极104的分组方式多样化, 可根据不同情况进行分组,在此不做具体叙述。
[0045] 参考图Ib所示,为本发明一个实施例提供的一种阵列基板触控电极的时序示意 图。该触控电极104为上述实施例所述的阵列基板中的触控电极104,该触控电极104的时序 由上述阵列基板驱动方法驱动,在触控阶段,控制单元203向相邻两组触控电极104 (TP1和 TP2)输出极性相反的触控信号,可选地,在下一触控阶段,控制单元203向其中任意一组触 控电极104输出与上一触控阶段极性相反的触控信号。可选地,在下一触控阶段,控制单元 203不翻转任意一组触控电极104接收的触控信号。
[0046] 当扫描线102切换为浮置状态后,会随着触控电极104的电位变化而被耦合至相应 的电位,由于相邻两组触控电极104的电位极性相反,因而平衡了触控电极104对扫描线102 的耦合作用,避免了扫描线102电位被耦合至触控电极104的电位可能造成的像素单元103 被打开。
[0047] 参考图Ic所示,为本发明一个实施例提供的又一种阵列基板触控电极的时序示意 图。该触控电极104为上述实施例所述的阵列基板中的触控电极104,该触控电极104的时序 由上述阵列基板驱动方法驱动,可选地,对于任意一个触控阶段,可对触控阶段进行分段, 即触控阶段还可以包括第一触控子阶段和第二触控子阶段。在第一触控子阶段,控制单元 203向相邻两组触控电极104输出极性相反的触控信号;在第二触控子阶段,控制单元203向 相邻两组触控电极104输出极性相反的触控信号,具体地,控制单元203向其中任意一组触 控电极104输出与第一触控子阶段极性相反的触控信号。对于任意一组触控电极104,控制 单元203在第一触控子阶段和第二触控子阶段向该组触控电极104输出极性相反的触控信 号。
[0048] 需要说明的是,对于任意一个触控阶段,触控阶段还可以分为三个或三个以上触 控子阶段,对于任意一组触控电极104,控制单元203向该组触控电极104在相邻两个触控子 阶段输出极性相反的触控信号,以及在同一触控子阶段,控制单元203向相邻两组触控电极 104输出极性相反的触控信号。
[0049] 当扫描线102切换为浮置状态后,会随着触控电极104的电位变化而被耦合至相应 的电位,由于相邻两组触控电极104的电位极性相反,因而平衡了触控电极104对扫描线102 的耦合作用,避免了扫描线102电位被耦合至触控电极104的电位可能造成的像素单元103 被打开。
[0050] 参考图2a所示,为本发明又一个实施例提供的一种移位寄存器的示意图。该移位 寄存器202用于上述一个实施例所示的阵列基板。具体地,对于阵列基板中级联移位寄存器 中的任意一个移位寄存器202,该移位寄存器202包括移位单元310和缓冲单元320,其中,移 位单元310的输出端OUTl电连接缓冲单元320的缓存信号输入端,缓冲单元320的输出端 0UT2电连接时钟控制切换单元201的输入端。
[0051] 移位单元310至少包括传输第一控制信号的第一控制端CKV1、触发信号输入端IN、 次级触发信号输出端NEXT和缓冲信号输出端OUTl,移位单元310还包括复位端RE,其中复位 端RE与控制单元203连接,用于接收复位信号GRESET。可选地,移位单元310具体包括第一反 相器311、第二反相器312、第一时钟反相器313、第二时钟反相器314、第一传输门315、第二 传输门316和P型晶体管317。
[0052] 第一反相器311的输入端(移位单元310的第一控制端CKVl)与控制单元203连接, 用于接收第一控制信号,第一反相器311的输出端与第一时钟反相器313的第一控制端连 接、还与第二时钟反相器314的输入端连接,第一时钟反相器313的输入端、第二时钟反相器 314的第一控制端分别与控制单元203连接,用于接收第一控制信号。
[0053] 若当前移位单元310为次级移位寄存器202的移位单元310时,第一传输门315的输 入端(移位单元310的触发信号输入端IN)、第二传输门316的输入端(移位单元310的触发信 号输入端IN)分别与上一级移位寄存器202的次级触发信号输出端连接,若当前移位单元 310为初级移位寄存器202的移位单元310时,第一传输门315的输入端IN、第二传输门316的 输入端IN分别与控制单元203连接,用于接收触发信号,第一传输门315的N型控制端、第二 传输门316的P型控制端分别与U2D连接,第一传输门315的P型控制端、第二传输门316的N型 控制端分别与D2U连接,第一传输门315的输出端、第二传输门316的输出端分别与第一时钟 反相器313的第二控制端连接。
[0054] 第一时钟反相器313的输出端、第二时钟反相器314的输出端分别与P型晶体管317 的源极连接,还与第二反相器312的输入端连接,P型晶体管317的栅极(移位单元310的复位 端RE)连接控制单元203,用于接收复位信号GRESET,P型晶体管317的漏极连接高电平传输 线,第二反相器312的输出端与第二时钟反相器314的第二控制端连接、还作为移位单元310 的次级触发信号输出端NEXT与次级移位寄存器202的触发信号输入端连接、还作为缓冲信 号输出端OUTl与缓冲单元320的缓冲信号输入端连接。
[0055] 缓冲单元320至少包括接收第二控制信号的第二控制端CKV2、缓冲信号输入端、扫 描信号输出端0UT2。可选地,缓冲单元320具体包括与非门321、第三反相器322、第四反相器 323和第五反相器324。
[0056] 与非门321的第一输入端(缓冲单元320的缓冲信号输入端)与移位单元310的缓冲 信号输出端OUTl连接,与非门321的第二输入端(缓冲单元320的第二控制端)与控制单元 203连接,用于接收第二控制信号,与非门321的输出端与第三反相器322的输入端连接,第 三反相器322的输出端与第四反相器323的输入端连接,第四反相器323的输出端与第五反 相器324的输入端连接,第五反相器324的输出端(扫描信号输出端0UT2)与时钟控制切换单 元201的输入端连接。
[0057] 综上所述,移位寄存器202通过第一控制端CKVl接收控制单元203的第一控制信 号,通过第二控制端CKV2接收控制单元203的第二控制信号,还通过触发信号输入端IN接收 触发信号,在控制单元203的控制下,移位寄存器202通过次级触发信号输出端NEXT向次级 移位寄存器202输出次级触发信号,以及通过扫描信号输出端0UT2向连接的时钟控制切换 单元201输出扫描信号。
[0058] 参考图2b所示,为本发明又一个实施例提供的一个时钟控制切换单元的示意图。 该时钟控制切换单元201用于上述一个实施例所示的阵列基板,并与图2a所示的移位寄存 器202连接。已知时钟控制切换单元201与扫描线102——对应设置,时钟控制切换单元201 的输出端与对应的扫描线102连接,时钟控制切换单元201还与移位寄存器202——对应设 置,时钟控制切换单元201的输入端与移位寄存器202的扫描信号输出端连接,此外,时钟控 制切换单元201还包括控制端,其控制端与控制单元203连接,时钟控制切换单元201用于在 显示阶段,将移位寄存器202生成的扫描信号输出给对应的扫描线102,以及在触控阶段,将 对应的扫描线102切换为浮置状态。
[0059] 具体地可选地,时钟控制切换单元包括传输门330 (第三传输门)、第一时钟控制线 340和第二时钟控制线350。传输门330的输入端电连接移位寄存器202的扫描信号输出端 0UT2,用于接收移位寄存器202的扫描信号,传输门330的输出端GOUT电连接对应的扫描线 102,用于切换对应的扫描线102的状态,第一时钟控制线340和第二时钟控制线350分别连 接传输门330的第一时钟控制端
Figure CN104795041BD00111
_和第二时钟控制端CKV3,第一时钟控制线340与控 制单元203电连接,用于接收控制单元203的第三控制信号,第二时钟控制线350与控制单元 203电连接,用于接收控制单元203的第四控制信号。
[0060] 具体地,传输门330包括第一晶体管331和第二晶体管332;第一晶体管331的源极 和第二晶体管332的漏极电连接并对应传输门330的输出端;第一晶体管331的漏极和第二 晶体管332的源极电连接移位寄存器202的扫描信号输出端;第一晶体管331的栅极与第一 时钟控制线340电连接,第二晶体管332的栅极与第二时钟控制线350电连接,其中,第一晶 体管331为PMOS管,第二晶体管332为NMOS管。
[0061] 在触控阶段,时钟控制切换单元201的第一时钟控制端
Figure CN104795041BD00112
根据第一时钟控制 线340,从控制单元203接收第三控制信号,时钟控制切换单元201的第二时钟控制端CKV3根 据第二时钟控制线350从控制单元203接收第四控制信号。时钟控制切换单元201根据控制 单元203的控制信号,将与其对应的扫描线102切换为浮置状态。具体地,控制单元203通过 第一时钟控制线340输出高电平的控制信号时,控制单元203通过第二时钟控制线350输出 低电平的控制信号时,第一控制端ΐ
Figure CN104795041BD00113
:控制第一晶体管331截止、第二控制端CKV3控制 第二晶体管332截止,传输门330输出端浮置,则与时钟控制切换单元201连接的扫描线102 处于浮置状态。
[0062] 在显示阶段,时钟控制切换单元201根据从第一时钟控制线340和第二时钟控制线 350接收的控制信号,将与其对应的扫描线102切换为与对应的移位寄存器202导通状态,则 时钟控制切换单元201将移位寄存器202生成的扫描信号传输至与其对应的扫描线102,扫 描线102打开对应的一行或一列像素单元103,与该扫描线102交叉设置的至少一条数据线 101向打开的至少一个像素单元103传输显示数据信号。具体地,控制单元203通过第一时钟 控制线340输出低电平的控制信号时,控制单元203通过第二时钟控制线350输出高电平的 控制信号时,第一控制端
Figure CN104795041BD00114
ί空制第一晶体管331导通、第二控制端CKV3控制第二晶体 管332导通,传输门330导通、输出端与输入端连通,则时钟控制切换单元201将接收的扫描 信号传输至对应的扫描线102。
[0063] 可选地,如上所述,通过在每级移位寄存器202的输出端增加一个传输门330,并且 控制单元203通过第三/四控制信号
Figure CN104795041BD00115
进行控制,则显示阶段时,CKV3置高 (VGH),触控阶段时,CKV3置低(VGL)。则当处于触控阶段时,所有的扫描线102均处于浮置状 态,能有效降低触控负载。可选地,在显示阶段,第一时钟控制线340接收低电平的控制信 号、第二时钟控制线350接收高电平的控制信号,传输门330导通;在触控阶段,第一时钟控 制线340接收高电平的控制信号、第二时钟控制线350接收低电平的控制信号,传输门330截 止。
[0064] 参考图2c所示,为本发明又一个实施例提供的一种阵列基板非显示区域电路的示 意图。如图2c所示,显示阶段,控制单元203向移位寄存器202传输控制信号,当移位寄存器 202为初级移位寄存器时,控制单元203还向移位寄存器202传输初级触发信号IN,在控制单 元202的控制下,移位寄存器202向时钟控制切换单元201传输扫描信号,以及向次级移位寄 存器传输次级触发信号。控制单元203还向时钟控制切换单元201的第一时钟控制线340传 输低电平控制信号,以及向时钟控制切换单元201的第二时钟控制线350传输高电平控制信 号,时钟控制切换单元201导通时,扫描信号传输至与时钟控制切换单元201连接的对应的 扫描线102。
[0065] 触控阶段,控制单元203向时钟控制切换单元201的第一时钟控制线340传输高电 平控制信号,以及向时钟控制切换单元201的第二时钟控制线350传输低电平控制信号,时 钟控制切换单元201截止,时钟控制切换单元201切换与其连接的对应的扫描线102为浮置 状态。
[0066] 参考图3a所示,为本发明再一个实施例提供的一种移位寄存器的示意图。该移位 寄存器202用于上述一个实施例所示的阵列基板。具体地,对于阵列基板中级联移位寄存器 中的任意一个移位寄存器202,该移位寄存器202包括移位单元410和缓冲单元420,其中,移 位单元410的输出端OUTl电连接缓冲单元420的缓存信号输入端,缓冲单元420的输出端 0UT2电连接时钟控制切换单元201的输入端。
[0067] 移位单元410至少包括传输第一控制信号的第一控制端CKV1、触发信号输入端IN、 次级触发信号输出端NEXT和缓冲信号输出端OUTl,移位单元410还包括复位端RE,其中复位 端RE与控制单元203连接,用于接收复位信号GRESET。可选地,移位单元410具体包括第一反 相器411、第二反相器412、第一时钟反相器413、第二时钟反相器414、第一传输门415、第二 传输门416和P型晶体管417。
[0068] 第一反相器411的输入端(移位单元410的第一控制端CKVl)与控制单元203连接, 用于接收第一控制信号,第一反相器411的输出端与第一时钟反相器413的第一控制端连 接、还与第二时钟反相器414的输入端连接,第一时钟反相器413的输入端、第二时钟反相器 414的第一控制端分别与控制单元203连接,用于接收第一控制信号。
[0069] 若当前移位单元410为次级移位寄存器202的移位单元410时,第一传输门415的输 入端(移位单元410的触发信号输入端IN)、第二传输门416的输入端(移位单元410的触发信 号输入端IN)分别与上一级移位寄存器202的次级触发信号输出端连接,若当前移位单元 410为初级移位寄存器202的移位单元410时,第一传输门415的输入端IN、第二传输门416的 输入端IN分别与控制单元203连接,用于接收触发信号,第一传输门415的N型控制端、第二 传输门416的P型控制端分别与U2D连接,第一传输门415的P型控制端、第二传输门416的N型 控制端分别与D2U连接,第一传输门415的输出端、第二传输门416的输出端分别与第一时钟 反相器413的第二控制端连接。
[0070]第一时钟反相器413的输出端、第二时钟反相器414的输出端分别与P型晶体管417 的源极连接,还与第二反相器412的输入端连接,P型晶体管417的栅极(移位单元410的复位 端RE)连接控制单元203,用于接收复位信号GRESET,P型晶体管417的漏极连接高电平传输 线,第二反相器412的输出端与第二时钟反相器414的第二控制端连接、还作为移位单元410 的次级触发信号输出端NEXT与次级移位寄存器202的触发信号输入端连接、还作为缓冲信 号输出端OUT 1与缓冲单元420的缓冲信号输入端连接。
[0071] 缓冲单元420至少包括接收第二控制信号的第二控制端CKV2、缓冲信号输入端、扫 描信号输出端0UT2。可选地,缓冲单元420具体包括与非门421、第三反相器422和第四反相 器423。
[0072] 与非门421的第一输入端(缓冲单元420的缓冲信号输入端)与移位单元410的缓冲 信号输出端OUTl连接,与非门421的第二输入端(缓冲单元420的第二控制端)与控制单元 203连接,用于接收第二控制信号,与非门421的输出端与第三反相器422的输入端连接,第 三反相器422的输出端与第四反相器423的输入端连接,第四反相器423的输出端(扫描信号 输出端0UT2)与时钟控制切换单元201的输入端连接。
[0073] 综上所述,移位寄存器202通过第一控制端CKVl接收控制单元203的第一控制信 号,通过第二控制端CKV2接收控制单元203的第二控制信号,还通过触发信号输入端IN接收 触发信号,在控制单元203的控制下,移位寄存器202通过次级触发信号输出端NEXT向次级 移位寄存器202输出次级触发信号,以及通过扫描信号输出端0UT2向连接的时钟控制切换 单元201输出扫描信号。
[0074] 参考图3b所示,为本发明再一个实施例提供的一个时钟控制切换单元的示意图。 该时钟控制切换单元201用于上述一个实施例所示的阵列基板,并与图3a所示的移位寄存 器202连接。已知时钟控制切换单元201与扫描线102——对应设置,时钟控制切换单元201 的输出端与对应的扫描线102连接,时钟控制切换单元201还与移位寄存器202——对应设 置,时钟控制切换单元201的输入端与移位寄存器202的扫描信号输出端连接,此外,时钟控 制切换单元201还包括控制端,其控制端与控制单元203连接,时钟控制切换单元201用于在 显示阶段,将移位寄存器202生成的扫描信号输出给对应的扫描线102,以及在触控阶段,将 对应的扫描线102切换为浮置状态。
[0075] 具体地可选地,时钟控制切换单元包括时钟反相器430、第三时钟控制线440和第 四时钟控制线450。时钟反相器430的输入端电连接移位寄存器202的扫描信号输出端0UT2, 用于接收移位寄存器202的扫描信号,时钟反相器430的输出端GOUT电连接对应的扫描线 102,用于切换对应的扫描线102的状态,第三时钟控制线440连接时钟反相器430的第一控 制端_
Figure CN104795041BD00131
,第四时钟控制线450连接时钟反相器430的第二控制端CKV3,第三时钟控制线 440和第四时钟控制线450均与控制单元203电连接,用于接收控制单元203的控制信号。
[0076] 具体地,时钟控制切换单元201包括第三晶体管431、第四晶体管432、第五晶体管 433、第六晶体管434、第三时钟控制线440和第四时钟控制线450,第三时钟控制线440和第 四时钟控制线450分别与控制单元203电连接;第三晶体管431的漏极电连接第五晶体管433 的源极,第三晶体管431的源极和第四晶体管432的漏极电连接并对应时钟控制切换单元 201的输出端,第三晶体管431的栅极和第四晶体管432的栅极电连接并对应时钟控制切换 单元201的输入端;第四晶体管432的源极电连接第六晶体管434的漏极;第五晶体管433的 漏极电连接高电平信号线,第五晶体管433的栅极与第三时钟控制线440电连接并对应时钟 控制切换单元201的第一时钟控制端,第六晶体管434的栅极与第四时钟控制线450电连接 并对应时钟控制切换单元201的第二时钟控制端,第六晶体管434的源极电连接低电平信号 线,第三晶体管431和第五晶体管433为PMOS管,第四晶体管432和第六晶体管434为NMOS管。
[0077] 在触控阶段,时钟控制切换单元201的第一时钟控制端根据第三时钟控制线440, 从控制单元203接收控制信号,时钟控制切换单元201的第二时钟控制端根据第四时钟控制 线450从控制单元203接收控制信号。时钟控制切换单元201根据控制单元203的控制信号, 将与其对应的扫描线102切换为浮置状态。具体地,控制单元203通过第三时钟控制线440输 出高电平的控制信号时,控制单元203通过第四时钟控制线450输出低电平的控制信号时, 第一控制端
Figure CN104795041BD00141
]控制第五晶体管433截止、第二控制端CKV3控制第六晶体管434截止,时 钟反相器430输出端浮置,则与时钟控制切换单元201连接的扫描线102处于浮置状态。
[0078] 在显示阶段,时钟控制切换单元201根据从第三时钟控制线440和第四时钟控制线 450接收的控制信号,将与其对应的扫描线102切换为与对应的移位寄存器202导通状态,则 时钟控制切换单元201将移位寄存器202生成的扫描信号传输至与其对应的扫描线102,扫 描线102打开对应的一行或一列像素单元103,与该扫描线102交叉设置的至少一条数据线 101向打开的至少一个像素单元103传输显示数据信号。具体地,控制单元203通过第三时钟 控制线440输出低电平的控制信号时,控制单元203通过第四时钟控制线450输出高电平的 控制信号时,第一控制端_
Figure CN104795041BD00142
:控制第五晶体管433导通、第二控制端CKV3控制第六晶体 管434导通,时钟反相器430导通、输出端与输入端连通,则时钟控制切换单元201将接收的 扫描信号传输至对应的扫描线102。
[0079] 在时钟控制切换单元201中,控制单元203通过第三/四控制信号CKV3/CKV3进行控 制,显示阶段时,CKV3置高(VGH),触控阶段时,CKV3置低(VGL)。则当处于触控阶段时,所有 扫描线102均处于浮置状态,能有效降低触控负载。可选地,在显示阶段,第三时钟控制线 440接收低电平的控制信号、第四时钟控制线450接收高电平的控制信号,时钟反相器430导 通;在触控阶段,第三时钟控制线440接收高电平的控制信号、第四时钟控制线450接收低电 平的控制信号,时钟反相器430截止。
[0080] 参考图3c所示,为本发明再一个实施例提供的一种阵列基板非显示区域电路的示 意图。如图3c所示,显示阶段,控制单元203向移位寄存器202传输控制信号,当移位寄存器 202为初级移位寄存器时,控制单元203还向移位寄存器202传输初级触发信号IN,在控制单 元的控制下,移位寄存器202向时钟控制切换单元201传输扫描信号,以及向次级移位寄存 器传输次级触发信号。控制单元203还向时钟控制切换单元201的第三时钟控制线440传输 低电平控制信号,以及向时钟控制切换单元201的第四时钟控制线450传输高电平控制信 号,时钟控制切换单元201导通时,扫描信号传输至与时钟控制切换单元201连接的对应的 扫描线102。
[0081] 触控阶段,控制单元203向时钟控制切换单元201的第三时钟控制线440传输高电 平控制信号,以及向时钟控制切换单元201的第四时钟控制线450传输低电平控制信号,时 钟控制切换单元201截止,时钟控制切换单元201切换与其连接的对应的扫描线102为浮置 状态。
[0082] 需要说明的是,对于上述又一个实施例和再一个实施例,可选地,通过将图2a所示 实施例提供第五反相器324调整为图3b所示实施例提供的时钟反相器430,即用图3b所示实 施例提供的时钟反相器430替代图2a所示实施例提供的第五反相器324,可将时钟控制切换 单元201设置在移位寄存器中。
[0083] 需要说明的是,对于上述又一个实施例和再一个实施例,可选地,时钟控制切换单 元201与移位寄存器202分体设置,通过在图3a所示实施例提供的每级移位寄存器202的缓 冲单元420的第四反相器423之后增加一个图3b所示实施例提供的时钟反相器430。或者,可 选地,时钟控制切换单元201与移位寄存器202分体设置,通过在图2a所示实施例提供的每 级移位寄存器202的缓冲单元320的第五反相器324之后增加一个传输门330。
[0084] 需要说明的是,上述任一实施例提供的阵列基板中,阵列基板的触控电极由阵列 基板上的公共电极分割得到,即公共电极复用为触控电极。或者,上述任一实施例提供的阵 列基板中,阵列基板包括触控电极和公共电极,即公共电极不复用为触控电极。
[0085] 本发明另一个实施例还提供了一种显示面板,该显示面板包括彩膜基板,以及上 述任意中实施例所述的阵列基板。此外,本发明另一个实施例还提供了一种显示装置,该显 示装置包括了如上所述的显示面板。
[0086] 注意,上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解, 本发明不限于这里所述的特定实施例,对本领域技术人员来说能够进行各种明显的变化、 重新调整和替代而不会脱离本发明的保护范围。因此,虽然通过以上实施例对本发明进行 了较为详细的说明,但是本发明不仅仅限于以上实施例,在不脱离本发明构思的情况下,还 可以包括更多其他等效实施例,而本发明的范围由所附的权利要求范围决定。

Claims (28)

1. 一种阵列基板的驱动方法,其特征在于,所述阵列基板包括显示区域和非显示区域; 所述显示区域设置有多条数据线和多条扫描线,多条所述数据线和多条所述扫描线交 叉限定出多个呈矩阵排列的像素单元,每条所述扫描线与一行所述像素单元电连接;所述 显示区域还设置有呈矩阵排列的触控电极,所述触控电极分为N组,N为大于或等于2的正整 数; 所述非显示区域设置有驱动电路,所述驱动电路包括与多条所述扫描线一一对应设置 的多个时钟控制切换单元、与多个所述时钟控制切换单元 对应设置的多个移位寄存 器、以及控制单元,其中,所述时钟控制切换单元的控制端连接所述控制单元、输入端连接 对应的所述移位寄存器的扫描信号输出端、输出端连接对应的所述扫描线; 所述驱动方法包括:在触控阶段,所述控制单元向相邻两组所述触控电极输出极性相 反的触控信号;所述时钟控制切换单元根据所述控制单元的控制信号,将与其对应的所述 扫描线切换为浮置状态。
2. 根据权利要求1所述的阵列基板的驱动方法,其特征在于,对于任意一组所述触控电 极,所述控制单元向该组触控电极在相邻的两个触控阶段输出极性相反的触控信号。
3. 根据权利要求1所述的阵列基板的驱动方法,其特征在于,所述触控阶段包括第一触 控子阶段和第二触控子阶段,对于任意一组所述触控电极,所述控制单元在第一触控子阶 段和第二触控子阶段向该组所述触控电极输出极性相反的触控信号。
4. 根据权利要求1所述的阵列基板的驱动方法,其特征在于,在触控阶段,所述控制单 元同时向相邻两组所述触控电极输出极性相反的触控信号。
5. 根据权利要求1所述的阵列基板的驱动方法,其特征在于,所述触控信号的振幅大于 OV且小于等于5V。
6. 根据权利要求1所述的阵列基板的驱动方法,其特征在于,每组所述触控电极包括至 少一个触控电极。
7. 根据权利要求1所述的阵列基板的驱动方法,其特征在于,每组所述触控电极包括至 少一行触控电极。
8. 根据权利要求1所述的阵列基板的驱动方法,其特征在于,每组所述触控电极包括至 少一列触控电极。
9. 根据权利要求1所述的阵列基板的驱动方法,其特征在于,所述移位寄存器包括移位 单元和缓冲单元; 其中,所述移位单元的输出端电连接所述缓冲单元的输入端,所述缓冲单元的输出端 电连接所述时钟控制切换单元的输入端,所述时钟控制切换单元用于在显示阶段,将所述 移位寄存器生成的扫描信号输出给对应的所述扫描线,以及在触控阶段,将对应的所述扫 描线切换为浮置状态。
10. 根据权利要求9所述的阵列基板的驱动方法,其特征在于,所述时钟控制切换单元 包括传输门、第一时钟控制线和第二时钟控制线;所述传输门的输入端电连接所述移位寄 存器的扫描信号输出端,所述第一时钟控制线和所述第二时钟控制线分别连接所述传输门 的第一控制端和第二控制端,所述第一时钟控制线和所述第二时钟控制线均与所述控制单 元电连接; 在触控阶段,所述时钟控制切换单元根据从所述第一时钟控制线和所述第二时钟控制 线接收的控制信号,将与其对应的所述扫描线切换为浮置状态,在显示阶段,所述时钟控制 切换单元根据从所述第一时钟控制线和所述第二时钟控制线接收的控制信号,将所述移位 寄存器生成的扫描信号传输至与其对应的所述扫描线。
11. 根据权利要求10所述的阵列基板的驱动方法,其特征在于,在显示阶段,所述第一 时钟控制线接收低电平的控制信号,所述第二时钟控制线接收高电平的控制信号; 在触控阶段,所述第一时钟控制线接收高电平的控制信号,所述第二时钟控制线接收 低电平的控制信号。
12. 根据权利要求9所述的阵列基板的驱动方法,其特征在于,所述时钟控制切换单元 包括时钟反相器、第三时钟控制线和第四时钟控制线;所述时钟反相器的输入端电连接所 述移位寄存器的扫描信号输出端,所述第三时钟控制线和所述第四时钟控制线分别连接所 述时钟反相器的第一控制端和第二控制端,所述第三时钟控制线和所述第四时钟控制线均 与所述控制单元电连接。
13. 根据权利要求12所述的阵列基板的驱动方法,其特征在于,在显示阶段,所述第三 时钟控制线接收低电平的控制信号,所述第四时钟控制线接收高电平的控制信号; 在触控阶段,所述第三时钟控制线接收高电平的控制信号,所述第四时钟控制线接收 低电平的控制信号。
14. 一种阵列基板,其特征在于,包括显示区域和非显示区域;所述显示区域设置有多 条数据线和多条扫描线,多条所述数据线和多条所述扫描线交叉限定出多个呈矩阵排列的 像素单元,每条所述扫描线与一行所述像素单元电连接;所述显示区域还设置有呈矩阵排 列的触控电极,所述触控电极分为N组,N为大于或等于2的正整数; 所述非显示区域设置有驱动电路,所述驱动电路包括: 多个时钟控制切换单元,与多条所述扫描线一一对应设置,所述时钟控制切换单元的 输出端连接对应的所述扫描线; 多个移位寄存器,与多个所述时钟控制切换单元一一对应设置,所述时钟控制切换单 元的输入端连接对应的所述移位寄存器的扫描信号输出端; 控制单元,所述时钟控制切换单元的控制端连接所述控制单元; 在触控阶段,所述控制单元用于向相邻两组所述触控电极输出极性相反的触控信号; 所述时钟控制切换单元根据所述控制单元的控制信号,将与其对应的所述扫描线切换为浮 置状态。
15. 根据权利要求14所述的阵列基板,其特征在于,对于任意一组所述触控电极,所述 控制单元向该组触控电极在相邻的两个触控阶段输出极性相反的触控信号。
16. 根据权利要求14所述的阵列基板,其特征在于,所述触控阶段包括第一触控子阶段 和第二触控子阶段,对于任意一组所述触控电极,所述控制单元在第一触控子阶段和第二 触控子阶段向该组所述触控电极输出极性相反的触控信号。
17. 根据权利要求14所述的阵列基板,其特征在于,在触控阶段,所述控制单元同时向 相邻两组所述触控电极输出极性相反的触控信号。
18. 根据权利要求14所述的阵列基板,其特征在于,每组所述触控电极包括至少一个触 控电极。
19. 根据权利要求14所述的阵列基板,其特征在于,每组所述触控电极包括至少一行触 控电极。
20. 根据权利要求14所述的阵列基板,其特征在于,每组所述触控电极包括至少一列触 控电极。
21. 根据权利要求14所述的阵列基板,其特征在于,所述移位寄存器包括移位单元和缓 冲单元; 其中,所述移位单元的输出端电连接所述缓冲单元的输入端,所述缓冲单元的输出端 电连接所述时钟控制切换单元的输入端,所述时钟控制切换单元用于在显示阶段,将所述 移位寄存器生成的扫描信号输出给对应的所述扫描线,以及在触控阶段,将对应的所述扫 描线切换为浮置状态。
22. 根据权利要求21所述的阵列基板,其特征在于,所述时钟控制切换单元包括传输 门、第一时钟控制线和第二时钟控制线,所述传输门的输入端电连接所述缓冲单元的输出 端,所述第一时钟控制线和所述第二时钟控制线分别连接所述传输门的第一控制端和第二 控制端,所述第一时钟控制线和所述第二时钟控制线均与所述控制单元电连接。
23. 根据权利要求22所述的阵列基板,其特征在于,所述传输门包括第一晶体管和第二 晶体管;所述第一晶体管的源极和所述第二晶体管的漏极电连接并对应所述传输门的输出 端;所述第一晶体管的漏极和所述第二晶体管的源极电连接所述缓冲单元的输出端;所述 第一晶体管的栅极与第一时钟控制线电连接,所述第二晶体管的栅极与所述第二时钟控制 线电连接,所述第一晶体管为PMOS管,所述第二晶体管为NMOS管。
24. 根据权利要求21所述的阵列基板,其特征在于,所述时钟控制切换单元包括时钟反 相器、第三时钟控制线和第四时钟控制线;所述时钟反相器的输入端电连接所述移位寄存 器的扫描信号输出端,所述第三时钟控制线和所述第四时钟控制线分别连接所述时钟反相 器的第一控制端和第二控制端,所述第三时钟控制线和所述第四时钟控制线均与所述控制 单元电连接。
25. 根据权利要求24所述的阵列基板,其特征在于,所述时钟控制切换单元包括第三晶 体管、第四晶体管、第五晶体管、第六晶体管、第三时钟控制线和第四时钟控制线,所述第三 时钟控制线和所述第四时钟控制线分别与所述控制单元电连接; 所述第三晶体管的漏极电连接所述第五晶体管的源极,所述第三晶体管的源极和所述 第四晶体管的漏极电连接并对应所述时钟控制切换单元的输出端,所述第三晶体管的栅极 和所述第四晶体管的栅极电连接并对应所述时钟控制切换单元的输入端;所述第四晶体管 的源极电连接所述第六晶体管的漏极;所述第五晶体管的漏极电连接高电平信号线,所述 第五晶体管的栅极与第三时钟控制线电连接,所述第六晶体管的栅极与所述第四时钟控制 线电连接,所述第六晶体管的源极电连接低电平信号线,所述第三晶体管和所述第五晶体 管为PMOS管,所述第四晶体管和所述第六晶体管为NMOS管。
26. 根据权利要求14-25任一所述的阵列基板,其特征在于,所述触控电极由阵列基板 上的公共电极分割得到。
27. —种显示面板,其特征在于,包括彩膜基板,以及权利要求14-26任一所述的阵列基 板。
28. —种显示装置,其特征在于,包括权利要求27所述的显示面板。
CN201510232777.5A 2015-05-08 2015-05-08 一种阵列基板的驱动方法、阵列基板、显示面板和显示装置 CN104795041B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510232777.5A CN104795041B (zh) 2015-05-08 2015-05-08 一种阵列基板的驱动方法、阵列基板、显示面板和显示装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201510232777.5A CN104795041B (zh) 2015-05-08 2015-05-08 一种阵列基板的驱动方法、阵列基板、显示面板和显示装置
US15/073,647 US10261620B2 (en) 2015-05-08 2016-03-18 Array substrate, display panel, display device and method for driving array substrate
DE102016106375.4A DE102016106375A1 (de) 2015-05-08 2016-04-07 Arraysubstrat, Anzeigefeld, Anzeigevorrichtung und Verfahren zur Ansteuerung des Arraysubstrats

Publications (2)

Publication Number Publication Date
CN104795041A CN104795041A (zh) 2015-07-22
CN104795041B true CN104795041B (zh) 2018-01-23

Family

ID=53559803

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510232777.5A CN104795041B (zh) 2015-05-08 2015-05-08 一种阵列基板的驱动方法、阵列基板、显示面板和显示装置

Country Status (3)

Country Link
US (1) US10261620B2 (zh)
CN (1) CN104795041B (zh)
DE (1) DE102016106375A1 (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105047168B (zh) 2015-09-01 2018-01-09 京东方科技集团股份有限公司 移位寄存器、栅极驱动电路及显示装置
TWI585648B (zh) * 2015-10-16 2017-06-01 群創光電股份有限公司 觸控顯示面板與畫素結構
CN105206218B (zh) * 2015-10-29 2018-01-02 上海天马微电子有限公司 栅极驱动电路、级联栅极驱动电路以及级联栅极驱动电路的驱动方法
CN105206246B (zh) * 2015-10-31 2018-05-11 武汉华星光电技术有限公司 扫描驱动电路及具有该电路的液晶显示装置
US9966026B2 (en) * 2015-11-18 2018-05-08 Wuhan China Star Optoelectronics Technology Co., Ltd. Gate driver on array substrate and liquid crystal display adopting the same
CN105427821B (zh) 2015-12-25 2018-05-01 武汉华星光电技术有限公司 适用于In Cell型触控显示面板的GOA电路
CN105592157A (zh) * 2015-12-28 2016-05-18 上海博泰悦臻网络技术服务有限公司 车联网络的信号接入装置和方法、车载通信终端及车辆
CN106098001B (zh) * 2016-08-04 2018-11-02 武汉华星光电技术有限公司 Goa电路及液晶显示面板
CN106406612B (zh) * 2016-09-14 2019-07-26 厦门天马微电子有限公司 阵列基板、包含其的显示面板及显示装置
CN106775155B (zh) * 2016-12-19 2020-01-21 厦门天马微电子有限公司 触控显示面板及其驱动方法、触控显示装置
CN106855763B (zh) * 2017-03-10 2020-02-07 武汉华星光电技术有限公司 一种阵列基板及自容式内嵌触控显示面板
CN106681568B (zh) * 2017-03-29 2020-01-21 厦门天马微电子有限公司 显示面板的驱动方法和显示面板
CN106959781B (zh) * 2017-03-30 2020-01-21 厦门天马微电子有限公司 触控显示面板、驱动方法及触控显示装置
CN107193419B (zh) * 2017-05-25 2020-03-10 厦门天马微电子有限公司 一种阵列基板及其使用方法、显示面板、显示装置
US10573254B2 (en) * 2017-10-05 2020-02-25 Innolux Corporation Memory in pixel display device with low power consumption
CN108648703A (zh) * 2018-03-27 2018-10-12 厦门天马微电子有限公司 显示面板和显示装置
CN108874232B (zh) * 2018-07-26 2021-03-02 京东方科技集团股份有限公司 一种阵列基板及显示面板
US10613575B1 (en) * 2019-05-03 2020-04-07 Realtek Semiconductor Corp. Method and apparatus for generating high-speed quadrature clock

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102750041A (zh) * 2012-07-18 2012-10-24 友达光电股份有限公司 一种用于多点触控的坐标处理电路
CN102955637A (zh) * 2012-11-02 2013-03-06 北京京东方光电科技有限公司 一种电容式内嵌触摸屏、其驱动方法及显示装置
CN104217669A (zh) * 2014-08-28 2014-12-17 京东方科技集团股份有限公司 一种栅极驱动电路及其驱动方法、显示装置
CN104485081A (zh) * 2014-12-26 2015-04-01 上海天马微电子有限公司 触控显示面板、阵列基板及其扫描线驱动方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5445239B2 (ja) * 2010-03-10 2014-03-19 セイコーエプソン株式会社 電気光学装置及び電子機器
CN102193668B (zh) * 2010-03-11 2015-11-25 联咏科技股份有限公司 感测驱动装置、触控感测系统及感测驱动方法
JP5628774B2 (ja) 2011-11-07 2014-11-19 株式会社ジャパンディスプレイ タッチセンサ付き表示装置、電位制御方法、およびプログラム
JP2014149816A (ja) * 2013-01-10 2014-08-21 Japan Display Inc タッチ検出機能付き表示装置及び電子機器
US9235285B2 (en) * 2013-05-13 2016-01-12 Himax Technologies Limited Pixel matrix, touch display device and drving method thereof
CN103823589B (zh) * 2014-01-24 2017-03-15 京东方科技集团股份有限公司 一种触摸电路及驱动方法、触摸显示装置
JP2015201175A (ja) * 2014-03-31 2015-11-12 株式会社ジャパンディスプレイ タッチ駆動装置、タッチ検出装置、及びタッチ検出機能付き表示装置
JP2015230599A (ja) * 2014-06-05 2015-12-21 株式会社ジャパンディスプレイ センサ付き表示装置及びその駆動方法
JP2016142880A (ja) * 2015-01-30 2016-08-08 株式会社ジャパンディスプレイ 表示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102750041A (zh) * 2012-07-18 2012-10-24 友达光电股份有限公司 一种用于多点触控的坐标处理电路
CN102955637A (zh) * 2012-11-02 2013-03-06 北京京东方光电科技有限公司 一种电容式内嵌触摸屏、其驱动方法及显示装置
CN104217669A (zh) * 2014-08-28 2014-12-17 京东方科技集团股份有限公司 一种栅极驱动电路及其驱动方法、显示装置
CN104485081A (zh) * 2014-12-26 2015-04-01 上海天马微电子有限公司 触控显示面板、阵列基板及其扫描线驱动方法

Also Published As

Publication number Publication date
US10261620B2 (en) 2019-04-16
US20160328076A1 (en) 2016-11-10
CN104795041A (zh) 2015-07-22
DE102016106375A1 (de) 2016-11-10

Similar Documents

Publication Publication Date Title
US9236022B2 (en) Gate driving circuit, switching control circuit and shift register of display device
US20190156778A1 (en) Shift register unit, gate driving circuit, and driving method
CN103021318B (zh) 移位寄存器及其工作方法、栅极驱动装置、显示装置
CN105244005B (zh) 阵列基板、触控显示装置及其驱动方法
US8427596B2 (en) TFT-LCD array substrate and driving method thereof
CN107123388A (zh) 一种阵列基板及显示装置
CN103700354B (zh) 栅极驱动电路及显示装置
US8400383B2 (en) Liquid crystal display capable of improving aperture ratio and display quality without changing a storage capacitor voltage
CN106057147B (zh) 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
CN100389452C (zh) 移位寄存器电路与改善稳定的方法及栅极线驱动电路
CN103454800B (zh) 阵列基板、触控显示面板、显示装置及电路驱动方法
TWI431576B (zh) 移位暫存器及包括此移位暫存器之顯示器裝置
CN103262148B (zh) 扫描信号线驱动电路及具备其的显示装置
US9983727B2 (en) Array substrate, method for driving the array substrate, display panel and display device
CN105372891B (zh) 一种阵列基板以及显示装置
CN103606360B (zh) 液晶面板驱动电路、驱动方法以及液晶显示器
CN106406612B (zh) 阵列基板、包含其的显示面板及显示装置
TWI328211B (en) Liquid crystal display
US7894034B2 (en) Thin film transistor array panel with improved connection to test lines having auxiliary test line with plural extending conductive layers in contact with at least one test line
CN104698637B (zh) 阵列基板、测试方法、显示面板及显示装置
JPWO2008015813A1 (ja) アクティブマトリクス基板およびそれを備えた表示装置
CN103050106A (zh) 栅极驱动电路、显示模组和显示器
CN104851369B (zh) 一种柔性显示面板及其驱动方法、显示装置
CN100365680C (zh) 扫描线驱动电路、显示装置及电子设备
CN105159490B (zh) 触控显示面板及其驱动方法和触控显示装置

Legal Events

Date Code Title Description
PB01 Publication
C06 Publication
SE01 Entry into force of request for substantive examination
EXSB Decision made by sipo to initiate substantive examination
GR01 Patent grant
GR01 Patent grant