CN107845646A - 一种阵列基板及其制作方法、显示面板和显示装置 - Google Patents

一种阵列基板及其制作方法、显示面板和显示装置 Download PDF

Info

Publication number
CN107845646A
CN107845646A CN201711015146.3A CN201711015146A CN107845646A CN 107845646 A CN107845646 A CN 107845646A CN 201711015146 A CN201711015146 A CN 201711015146A CN 107845646 A CN107845646 A CN 107845646A
Authority
CN
China
Prior art keywords
film transistor
tft
thin film
sub
active layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201711015146.3A
Other languages
English (en)
Inventor
金慧俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai AVIC Optoelectronics Co Ltd
Original Assignee
Shanghai AVIC Optoelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai AVIC Optoelectronics Co Ltd filed Critical Shanghai AVIC Optoelectronics Co Ltd
Priority to CN201711015146.3A priority Critical patent/CN107845646A/zh
Publication of CN107845646A publication Critical patent/CN107845646A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1229—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with different crystal properties within a device or between different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明公开了一种阵列基板及其制作方法、显示面板和显示装置，通过在阵列基板的显示区域设置包括非晶硅材料的第一薄膜晶体管，在边框区域设置与信号线电连接的显示检测开关电路，显示检测开关电路包括具有多晶硅材料的第二薄膜晶体管，由于第二薄膜晶体管采用多晶硅，从而提高了第二薄膜晶体管的电子迁移率，进一步提高了显示检测开关电路的驱动能力，使得显示检测开关电路在检测显示区域的显示画面时，避免出现由于显示检测开关电路的驱动能力不足而导致的显示不良现象，降低显示检测时的误判率。

Description

一种阵列基板及其制作方法、显示面板和显示装置
技术领域
本发明涉及显示技术领域，尤其涉及一种阵列基板及其制作方法、显示面板和显示装置。
背景技术
薄膜晶体管(Thin Film Transistor，TFT)是目前液晶显示装置(Liquid CrystalDisplay，LCD)和有源矩阵驱动式有机电致发光显示装置(Active Matrix/Organic Light-Emitting Diode，AMOLED)中的主要驱动元件，直接关系到高性能平板显示装置的发展方向。
目前，针对薄膜晶体管采用非晶硅材料制作有源层的显示面板中，边框区域包括用于检测显示画面的显示检测开关电路，显示检测开关电路由薄膜晶体管组成，为了实现显示面板的窄边框化的目的，显示检测开关电路需要不断压缩。而在对薄膜晶体管进行压缩后，当对显示面板的画面进行检测时，显示面板会出现宏观的显示不均。然而，上述显示不均现象的出现并不能代表显示面板中的器件真正的存在不良，因此，无法分辨检测出的显示不均等不良现象是由于显示检测开关电路薄膜晶体管的性能造成的还是由于显示面板中的器件存在真正的不良造成的，从而导致显示画面检测的正确率下降，造成误判。
发明内容
有鉴于此，本发明实施例提供了一种阵列基板，包括：显示区域和围绕所述显示区域的边框区域；
多个第一薄膜晶体管，所述多个第一薄膜晶体管位于所述显示区域，所述第一薄膜晶体管包括第一有源层，所述第一有源层的材料包括非晶硅；
显示检测开关电路，多条信号线，所述显示检测开关电路位于所述边框区域，所述显示检测开关电路包括多个第二薄膜晶体管，各所述第二薄膜晶体管的控制端分别与同一控制电压信号源电连接，各所述第二薄膜晶体管的第一极分别与不同的所述信号线电连接，各所述第二薄膜晶体管的第二极分别与检测电压信号源电连接；
所述第二薄膜晶体管包括第二有源层，所述第二有源层的材料包括多晶硅。
再一方面，本发明实施例还提供了一种显示面板，包括本发明实施例提供的上述任一种的阵列基板。
又一方面，本发明实施例提供了一种显示装置，包括本发明实施例提供的上述任一种的显示面板。
又一方面，本发明实施例还提供了一种本发明实施例提供的阵列基板的制作方法，该方法包括：
在衬底基板上形成第一金属层；
对所述第一金属层进行图案化以形成所述第二薄膜晶体管的控制端；
在所述第一金属层远离所述衬底基板的一侧形成非晶硅半导体层；
在所述显示区域内，对所述非晶硅半导体层进行图案化以形成所述第一有源层；
在所述边框区域内，对所述非晶硅半导体层进行图案化和晶化以形成所述第二有源层；
在所述非晶硅半导体层远离所述衬底基板的一侧形成所述第二薄膜晶体管的第一极和第二极；
在所述衬底基板上形成所述信号线。
本发明有益效果如下：
本发明实施例提供的阵列基板及其制作方法、显示面板和显示装置中，通过在阵列基板的显示区域设置包括非晶硅材料的第一薄膜晶体管，在边框区域设置与信号线电连接的显示检测开关电路，其中，显示检测开关电路包括具有多晶硅材料的第二薄膜晶体管，由于第二薄膜晶体管采用多晶硅，从而提高了第二薄膜晶体管的电子迁移率，进一步提高了显示检测开关电路的驱动能力，使得显示检测开关电路在检测显示区域的显示画面时，避免出现由于显示检测开关电路的驱动能力不足而导致的显示不良现象。因此，本发明实施例提供的阵列基板，由于多晶硅材料的第二薄膜晶体管的存在，使得通过显示检测开关电路检测显示画面时，有足够的驱动能力，从而可以提高显示画面检测的正确率，降低画面检测的误判率。
附图说明
图1为现有技术提供的一种阵列基板的结构示意图；
图2为本发明实施例提供的一种阵列基板的结构示意图；
图3A-图3D分别为本发明实施例提供的第二有源层的结构示意图；
图4A-图4C分别为本发明实施例提供的薄膜晶体管的结构示意图；
图5为本发明实施例提供的第二种阵列基板的结构示意图；
图6为本发明实施例提供的第三种阵列基板的结构示意图；
图7为本发明实施例提供的第四种阵列基板的结构示意图；
图8为本发明实施例提供的第五种阵列基板的结构示意图；
图9为本发明实施例提供的第六种阵列基板的结构示意图；
图10为本发明实施例提供的一种阵列基板的制作方法的流程示意图；
图11A-图11F分别为本发明实施例提供的阵列基板的制作方法在执行每个步骤之后的结构示意图；
图12为本发明实施例提供的一种形成多晶硅的示意图；
图13为本发明实施例提供的一种透镜掩膜版的结构示意图；
图14为图13沿CD切割后的透镜掩膜版的结构示意图；
图15为本发明实施例提供的一种透镜组的结构示意图；
图16为本发明实施例提供的一种显示面板的结构示意图；
图17为本发明实施例提供的一种显示装置的结构示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更为明显易懂，下面将结合附图和实施例对本发明做进一步说明。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的实施方式；相反，提供这些实施方式使得本发明更全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。在图中相同的附图标记表示相同或类似的结构，因而将省略对它们的重复描述。本发明中所描述的表达位置与方向的词，均是以附图为例进行的说明，但根据需要也可以做出改变，所做改变均包含在本发明保护范围内。本发明的附图仅用于示意相对位置关系，某些部位的层厚采用了夸示的绘图方式以便于理解，附图中的层厚并不代表实际层厚的比例关系。
需要说明的是，在以下描述中阐述了具体细节以便于充分理解本发明。但是本发明能够以多种不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广。因此本发明不受下面公开的具体实施方式的限制。如在说明书及权利要求当中使用了某些词汇来指称特定组件。本领域技术人员应可理解，硬件制造商可能会用不同名词来称呼同一个组件。本说明书及权利要求并不以名称的差异来作为区分组件的方式，而是以组件在功能上的差异来作为区分的准则。如在通篇说明书及权利要求当中所提及的“包含”为一开放式用语，故应解释成“包含但不限定于”。说明书后续描述为实施本申请的较佳实施方式，然所述描述乃以说明本申请的一般原则为目的，并非用以限定本申请的范围。本申请的保护范围当视所附权利要求所界定者为准。应理解，当元件诸如层、膜、区域或者衬底被称为位于另一个元件“上”时，其可以直接位于另一个元件上，或者可以插设有一个或多个中间元件。
一般地，参见图1，阵列基板包括显示区域A和围绕显示区域A的边框区域B，边框区域B包括用于给阵列基板提供驱动信号以及显示信号的集成电路元件(IC)01，其中，IC设置在显示面板的一侧，例如，阵列基板的下边框。另外，在制作完成包括上述阵列基板的显示面板之后，需要对显示面板进行画面检测，因此在阵列基板的边框区域B还可以包括显示检测开关电路02，如图1，设置在显示区域和IC之间，其中，显示检测开关电路02也可以设置在边框区域的任一位置，不仅限于设置在显示区域和IC之间；随着全屏化设计，显示面板的窄边框设计越来越受欢迎，因此，设置在边框区域的显示检测开关电路所可以占用的面积越来越小，这就要求显示检测开关电路中的薄膜晶体管的尺寸不断被压缩，而在尺寸被压缩后，薄膜晶体管的驱动能力会降低，而同时由于非晶硅材料的迁移率本身就较低，进而会造成显示检测开关电路中薄膜晶体管的驱动能力不足，从而会导致显示面板出现显示不均的现象，而上述显示不均的现象并非是由于显示面板中器件存在真正的不良所造成的，即会导致出现画面检测的误判。
有鉴于此，为了解决上述问题，本发明实施例提供了一种阵列基板及其制作方法、显示面板和显示装置，针对非晶硅材料的阵列基板，对边框区域的显示检测开关电路进行改进，用以解决现有技术中由于显示检测开关电路中薄膜晶体管的驱动能力不足，而导致的显示画面不良现象的问题，从而降低画面检测的误判率。
需要说明的是，本发明实施例中的第一薄膜晶体管和第二薄膜晶体管可以均为顶栅结构或者均为底栅结构，在此不做具体限定。另外，本发明实施例中的第一极为薄膜晶体管的源极，第二极为薄膜晶体管的漏极；或者，第一极为薄膜晶体管的漏电极，第二极为薄膜晶体管的源电极，控制端均为薄膜晶体管的栅电极。
参见图2，本发明实施例提供的一种阵列基板，包括：显示区域A和围绕显示区域A的边框区域B；
多个第一薄膜晶体管TFT1，多个第一薄膜晶体管TFT1位于显示区域A，第一薄膜晶体管TFT1包括第一有源层11、控制端12、第一极13和第二极14，如图4B和图4C所示，其中，第一有源层11的材料包括非晶硅；
显示检测开关电路02，多条信号线03，显示检测开关电路02位于边框区域B，显示检测开关电路02包括多个第二薄膜晶体管TFT2，各第二薄膜晶体管TFT2的控制端分别与同一控制电压信号源04电连接，各第二薄膜晶体管TFT2的第一极分别与不同的信号线03电连接，各第二薄膜晶体管TFT2的第二极分别与检测电压信号源05电连接(图2中仅示意了一个检测电压信号源05，但不限于仅有一个检测电压信号源05)；
第二薄膜晶体管TFT2包括第二有源层21、控制端22、第一极23和第二极24，如图4A所示，其中，第二有源层21的材料包括多晶硅。
需要说明的是，本发明实施例中的第一薄膜晶体管包括设置在显示区域中的任一薄膜晶体管，如设置在显示区域中用于驱动每一像素单元的驱动晶体管和/或开关晶体管。本发明实施例中的第二薄膜晶体管包括设置在边框区域的显示检测开关电路中的任一薄膜晶体管，其中，显示检测开关电路用于对阵列基板中的显示区域进行画面检测，显示检测开关电路的电路结构可以为任一种，本发明实施例并不限定显示检测开关电路的具体结构。本发明实施例中的信号线包括用于给阵列基板提供显示信号的任一信号线，信号线分布在显示区域，并延伸到边框区域，与显示检测开关电路进行电连接。
具体地，本发明实施例提供的阵列基板中，显示区域包括第一薄膜晶体管，且第一薄膜晶体管的第一有源层为非晶硅材料，边框区域内包括与信号线电连接的显示检测开关电路，且显示检测开关电路中第二薄膜晶体管的第二有源层包括多晶硅材料，因此，本发明实施例中，在显示区域采用非晶硅材料，避免了漏电流大而导致显示区域中显示画面产生串扰的问题，将第二薄膜晶体管的第二有源层设置为多晶硅，从而增加了第二薄膜晶体管的电子迁移率，进一步增加了显示检测开关电路中第二薄膜晶体管的驱动能力，使得显示检测开关电路在检测显示区域的显示画面时，避免出现由于第二薄膜晶体管的驱动能力不足而导致的显示画面不良等现象，因而增加了显示画面检测的可靠性，增加了画面检测的正确率，进而降低了画面检测的误判率。进一步地，为了实现窄边框设计，可以将显示检测开关电路进行压缩，即减小第二薄膜晶体管的尺寸，其中，由于具有多晶硅的第二薄膜晶体管的电子迁移率较高，即使第二薄膜晶体管被压缩后，显示检测开关电路中的第二薄膜晶体管在一定程度上也能保证具有足够的驱动能力，从而提高显示检测开关电路检测显示画面的可靠性，增加画面检测的正确率，进而降低画面检测的误判率，同时实现窄边框设计。
可选地，为了有利于形成均一化的多晶硅的第二有源层，本发明实施例提供的上述阵列基板中，第二有源层21的外边缘形状包括矩形，如图3A所示；或者，第二有源层21的外边缘形状为圆角矩形，如图3B所示；或者，第二有源层21的外边缘形状为圆形，如图3C所示；或者，第二有源层21的外边缘形状为椭圆形，如图3D所示。可选地，第二有源层21的外边缘形状可以为图3A-图3D中任一种或多种。其中，图3A-图3D仅为较佳实施例，但不限于图3A-图3D中所示的第二有源层21的结构。
具体地，本发明实施例中的第二有源层21的外边缘形状可以设置为具有圆角或者弧度的光滑结构，或者，第二有源层的外边缘形状为轴对称结构，使得在形成多晶硅的第二有源层时，通过激光照射具有圆角或弧度的光滑结构的非晶硅时，通过透镜的聚光作用，可以将激光平均照射在非晶硅中，使得非晶硅晶化后的多晶硅更加均一化。
可选地，本发明实施例提供的上述阵列基板中，第二有源层的电子迁移率与第一有源层的电子迁移率之比大于或者等于10。具体地，相比于非晶硅材料，多晶硅材料的电子迁移率较高，多晶硅的原子规则排列，载流子迁移率高，使得第二薄膜晶体管的驱动能力增大。本发明实施例中显示检测开关电路中第二薄膜晶体管的电子迁移率大于显示区域中第一薄膜晶体管的电子迁移率，且第二薄膜晶体管的电子迁移率与第一薄膜晶体管的电子迁移率之比大于或者等于10，使得在对阵列基板的显示区域进行画面检测时，相比于显示区域，显示检测开关电路的驱动能力足够大，能够在很大程度上避免出现由于显示检测开关电路中第二薄膜晶体管的驱动能力不足而导致的显示画面不良的现象，在很大程度上增加显示画面检测的可靠性，增加画面检测的正确率，进而降低画面检测的误判率。
可选地，第一有源层的电子迁移率大于或等于0.2平方厘米/(伏·秒)且小于或等于1.5平方厘米/(伏·秒)，第二有源层的电子迁移率大于或等于10平方厘米/(伏·秒)且小于或等于100平方厘米/(伏·秒)。当然，电子迁移率的大小取决于原子排列的情况，所以可以根据实际需求，通过对晶化过程的参数的设置，准确控制第一有源层和第二有源层的电子迁移率。本发明实施例中第一薄膜晶体管可以采用迁移率较低的非晶硅材料，这样在制作工艺过程中，无需通过晶化处理将显示区域中的非晶硅材料转化为多晶硅材料，可以避免漏电流较大而引起的串扰现象，从而避免对显示效果造成不良影响。
可选地，本发明实施例提供的上述阵列基板中，第二有源层的面积小于第一有源层的面积。具体地，当第二有源层的电子迁移率与第一有源层的电子迁移率之比大于或者等于10，即：第二有源层的的电子迁移率大于第一有源层的电子迁移率10倍以及10倍以上时，在实现窄边框设计的过程中，为了进一步减小显示检测开关电路所占用的面积，可以通过减小第二薄膜晶体管中第二有源层所占用的面积，使得其小于第一有源层的面积，来达到尽可能的减小第二薄膜晶体管的尺寸的目的，从而实现窄边框设计。其中，由于第一有源层采用非晶硅材料，第二有源层采用多晶硅材料，相比于第一有源层，第二有源层的电子迁移率较高，即第二有源层传输电子的能力更强，使第二有源层的等效电阻较小，这样，即便减小第二有源层的面积，也不会影响第二有源层的传输电子的能力，例如，第二有源层的电子迁移率为第一有源层的电子迁移率的十倍时，将第二有源层的面积设置为第一有源层的面积的二分之一，采用多晶硅材料的第二有源层的电子传输能力仍然比采用非晶硅时的电子传输能力强很多，因此，可以根据实际需要减少第二有源层的面积，例如可以设置第二有源层的面积为第一有源层的面积的二分之一或三分之一等，此处只是举例说明，并不对第二有源层的面积大小进行限定。
需要说明的是，本发明实施例中的第一有源层的面积是指第一有源层在阵列基板上正投影的面积，第二有源层的面积是指第二有源层在阵列基板上正投影的面积。具体地，将第二有源层的面积减小到多少可以根据实际应用中按照阵列基板的尺寸进行设计，在此不做具体限定。
可选地，本发明实施例提供的上述阵列基板中，第二有源层的厚度小于第一有源层的厚度。具体地，当第二有源层的电子迁移率与第一有源层的电子迁移率之比大于或者等于10，即：第二有源层的的电子迁移率大于第一有源层的电子迁移率10倍以及10倍以上时，由于第一有源层采用非晶硅材料，第二有源层采用多晶硅材料，相比于第一有源层，第二有源层的电子迁移率较高，即第二有源层传输电子的能力更强，使第二有源层的等效电阻较小，这样，即便减小第二有源层的厚度，也不会影响第二有源层的传输电子的能力，例如，第二有源层的电子迁移率为第一有源层的电子迁移率的十倍时，将第二有源层204的厚度设置为第一有源层的厚度的二分之一，采用多晶硅材料的第二有源层的电子传输能力仍然比采用非晶硅时的电子传输能力强很多，因此，可以根据实际需要减少第二有源层的厚度，例如可以设置第二有源层的厚度为第一有源层的厚度的二分之一或三分之一等，此处只是举例说明，并不对第二有源层的厚度大小进行限定。
本发明实施例中，第二有源层的厚度小于第一有源层的厚度，可以减薄非显示区域的厚度，使显示装置更轻薄化。需要说明的是，本发明实施例中的第一有源层的厚度是指第一有源层在垂直于阵列基板方向上的长度，第二有源层的厚度是指第二有源层在垂直于阵列基板方向上的长度。具体地，将第二有源层的厚度减小到多少可以根据实际应用中按照阵列基板的尺寸进行设计，在此不做具体限定。
可选地，第二有源层的厚度小于
可选地，本发明实施例提供的上述阵列基板中，参见图4A，第二薄膜晶体管包括：设置在衬底基板110之上的第二有源层21，位于第二有源层21远离第二薄膜晶体管的第一极23和第二极24的一侧的控制端22，第二薄膜晶体管的第一极23和第二极24同层设置。可以理解的是，第二薄膜晶体管还可以包括设置在控制端22和第二有源层21之间的栅极绝缘层25。其中，由于第二薄膜晶体管的控制端22位于第二有源层21远离第一极23和第二极24的一侧，即第二薄膜晶体管的控制端22位于有源层之下，也就是说，第二薄膜晶体管为底栅结构。具体地，本发明实施例中，第二薄膜晶体管采用底栅结构，将控制端、第一极和第二极分别设置在第二有源层的两侧，可以利用控制端的遮光作用，无需再设计遮光层，从而可以避免，在形成有源层后，第二薄膜晶体管因光生载流子所带来的漏电流增大的问题。
本发明实施例中，将第二薄膜晶体管设置为底栅结构是优选的实施方式，也可以根据实际需要将第二薄膜晶体管设置为顶栅结构，即也可以将第二薄膜晶体管的控制端设置在第二有源层靠近第一极和第二极的一侧，此处不对第二薄膜晶体管的类型进行限定。
可选地，本发明实施例中的第一薄膜晶体管可以为底栅结构，如图4B所示，第一薄膜晶体管包括依次设置在衬底基板110上的控制端12、第一有源层11、第一极13和第二极14，其中，第一极13和第二极14同层设置。可以理解的是，第一薄膜晶体管还可以包括设置在控制端12和第一有源层11之间的栅极绝缘层25。另外，本发明实施例中的第一薄膜晶体管还可以为顶栅结构，如图4C所示，第一薄膜晶体管包括依次设置在衬底基板110之上的第一有源层11、第一极13和第二极14、控制端12，其中，第一极13和第二极14同层设置。可以理解的是，第一薄膜晶体管TFT1还可以包括设置在第一极13和第二极14与控制端12之间的栅极绝缘层25。
具体地，在本发明的实施例中，第二有源层的面积可以小于第一有源层的面积，和/或，第二有源层的厚度可以小于第一有源层的厚度，使得第二薄膜晶体管的尺寸小于第一薄膜晶体管的尺寸。另外，第一薄膜晶体管的第一极、第二极和控制端可以与第二薄膜晶体管的第一极、第二极和控制端分别相同，或者，第二薄膜晶体管的第一极、第二极和控制端分别小于第一薄膜晶体管的第一极、第二极和控制端，从而进一步减小第二薄膜晶体管的尺寸。
下面详细描述显示检测开关电路的具体结构，以及显示检测开关电路检测显示区域显示画面的检测原理。
可选地，本发明实施例提供的上述阵列基板中，参见图5，阵列基板包括多个第一子像素列31、多个第二子像素列32和多个第三子像素列33，其中，各子像素列可以第一子像素列31、第二子像素列32、第三子像素列33的顺序周期性地排列在阵列基板的显示区域中，多条信号线03包括多条数据线031，第一子像素列31包括至少一条第一子像素数据线0311，第二子像素列32包括至少一条第二子像素数据线0312，第三子像素列33包括至少一条第三子像素数据线0313；多个第二薄膜晶体管TFT2包括多个第一子第二薄膜晶体管TFT21、多个第二子第二薄膜晶体管TFT22以及多个第三子第二薄膜晶体管TFT23，各第一子像素数据线0311分别与不同的第一子第二薄膜晶体管TFT21的第一极电连接，各第二子像素数据线0312分别与不同的第二子第二薄膜晶体管TFT22的第一极电连接，各第三子像素数据线0313分别与不同的第三子第二薄膜晶体管TFT23的第一极电连接；检测电压信号源05包括第一子像素检测电压信号源051、第二子像素检测电压信号源052以及第三子像素检测电压信号源053，各第一子第二薄膜晶体管TFT21的第二极分别与同一个第一子像素检测电压信号源051电连接，各第二子第二薄膜晶体管TFT22的第二极分别与同一个第二子像素检测电压信号源052电连接，各第三子第二薄膜晶体管TFT23的第二极分别与同一个第三子像素检测电压信号源053电连接；各第一子第二薄膜晶体管TFT21、各第二子第二薄膜晶体管TFT22以及各第三子第二薄膜晶体管TFT23的控制端分别与同一控制电压信号源04电连接。
具体地，如图5所示，每一子像素列可以包括多个像素单元，每一像素单元可以包括像素电极301，以及与像素电极301电连接的第一薄膜晶体管TFT1，其中，第一薄膜晶体管TFT1的第一极可以电连接数据线031，第一薄膜晶体管TFT1的第二极可以电连接像素电极301，第一薄膜晶体管TFT1的控制端可以电连接扫描信号线06，其中，第一薄膜晶体管TFT1可以在被扫描信号线06打开后，分别将第一子像素数据线0311中的电信号经由第一极和第二极提供给第一子像素列31中的像素电极301，将第二子像素数据线0312中的电信号经由第一极和第二极提供给第二子像素列32中的像素电极301，将第三子像素数据线0313中的电信号经由第一极和第二极提供给第三子像素列33中的像素电极301，进而实现相关显示功能。
而图5所示的显示检测开关电路的检测原理为：当控制电压信号源04有效时，各第一子第二薄膜晶体管TFT21、第二子第二薄膜晶体管TFT22以及第三子第二薄膜晶体管TFT23分别打开，各第一子第二薄膜晶体管TFT21将第一子像素检测电压信号源051中的信号发送给各第一子像素数据线0311，第一子像素数据线0311将该第一子像素检测电压信号源051中的信号提供给各第一子像素列31中的像素电极301进行充电，进而检测第一子像素列31显示的画面；各第二子第二薄膜晶体管TFT22将第二子像素检测电压信号源052中的信号发送给各第二子像素数据线0312，第二子像素数据线0312将该第二子像素检测电压信号源052中的信号提供给各第二子像素列32中的像素电极301进行充电，进而检测第二子像素列32显示的画面；各第三子第二薄膜晶体管TFT23将第三子像素检测电压信号源053中的信号发送给各第三子像素数据线0313，第三子像素数据线0313将该第三子像素检测电压信号源053中的信号提供给各第三子像素列33中的像素电极301进行充电，进而检测第三子像素列33显示的画面。
需要说明的是，本发明实施例中的第一子像素列31、第二子像素列32、第三子像素列33可以分别为红色子像素列、绿色子像素列以及蓝色子像素列等三者中的一种，且各不相同，其中，在包括上述阵列基板的显示面板中，在红色子像素列的范围内，显示画面实质为红色，而在绿色子像素列和蓝色子像素列的范围内，显示画面实质为绿色和蓝色。本发明实施例中为了区分输入给第一子像素列31、第二子像素列32和第三子像素列33的信号不同，将数据线031分为第一子像素数据线0311、第二子像素数据线0312和第三子像素数据线0313，其中，第一子像素数据线0311、第二子像素数据线0312和第三子像素数据线0313的结构和布线方式均可以相同；本发明实施例中为了区分连接第二薄膜晶体管TFT2的第一极的信号线03的不同，将第二薄膜晶体管TFT2分为第一子第二薄膜晶体管TFT21、第二子第二薄膜晶体管TFT22以及第三子第二薄膜晶体管TFT23；其中，第一子第二薄膜晶体管TFT21、第二子第二薄膜晶体管TFT22以及第三子第二薄膜晶体管TFT23的结构、类型以及尺寸可以分别相同。具体地，与第一子像素列31连接的数据线031为第一子像素数据线0311，给第一子像素数据线0311输入信号的第二薄膜晶体管TFT2为第一子第二薄膜晶体管TFT21；依次类推，与第二子像素列32连接的数据线031为第二子像素数据线0312，给第二子像素数据线0312输入信号的第二薄膜晶体管TFT2为第二子第二薄膜晶体管TFT22；与第三子像素列33连接的数据线031为第三子像素数据线0313，给第三子像素数据线0313输入信号的第二薄膜晶体管TFT2为第三子第二薄膜晶体管TFT23。
具体地，本发明实施例中的信号线包括数据线时，显示检测开关电路中的第二薄膜晶体管分别与数据线一一对应电连接，由于多晶硅材料的第二薄膜晶体管的电子迁移率的增大，进一步增大了第二薄膜晶体管的驱动能力，因此，显示检测开关电路在通过数据线检测显示区域中显示的画面时，显示检测开关电路中第二薄膜晶体管具有足够的驱动能力，将检测电压信号源中的信号通过数据线提供给像素单元进行充电，避免了出现由于第二薄膜晶体管的驱动能力不足而导致的显示画面不良等现象，因而增加了显示画面检测的可靠性，增加了画面检测的正确率，进而降低了画面检测的误判率。
需要说明的是，在阵列基板中的显示检测开关电路在检测完显示区域显示的画面后，确定该阵列基板不存在显示不良的现象后，连接各第二薄膜晶体管TFT2控制端的控制电压信号源04无效，各第二薄膜晶体管TFT2均不再被打开。其中，若第二薄膜晶体管TFT2为N型晶体管，控制电压信号源04的有效信号为高电平，控制电压信号源04的无效信号为低电平；若第二薄膜晶体管TFT2为P型晶体管，控制电压信号源04的有效信号为低电平，控制电压信号源04的无效信号为高电平。
具体地，图5所示的显示检测开关电路主要作用是：在形成阵列基板且组装成盒之后，检测显示区域中的像素电极是否能够用于正常显示，其中，第一子像素检测电压信号源、第二子像素检测电压信号源和第三子像素检测电压信号源中的信号可以相同或者互不相同。图5仅是一个显示检测开关电路的具体结构的较佳实施例，但不限于图5所示的结构。
可选地，本发明实施例中的显示检测开关电路可以设置在IC与显示区域之间的台阶区域，由于本发明实施例中的第二薄膜晶体管包括具有多晶硅材料的第二有源层，第二薄膜晶体管的电子迁移率较高，为了实现窄边框设计，可以将显示检测开关电路进行压缩，即减小第二薄膜晶体管的尺寸，如，减小第二有源层的面积和/或厚度，然而，即使减小第二有源层的尺寸后，显示检测开关电路中的第二薄膜晶体管在一定程度上也能保证具有足够的驱动能力，从而可以提高显示检测开关电路检测显示画面的可靠性，增加画面检测的正确率，进而降低画面检测的误判率，同时可以实现窄边框设计。
可选地，参见图6，阵列基板还包括：设置在显示区域A的自容式触控电极层07，自容式触控电极层07包括呈阵列排布的多个触控电极块071，自容式触控电极层复用为公共电极层；多条信号线包括多条触控信号线072，各触控电极块071至少与一条触控信号线072电连接。其中，触控信号线072可以通过过孔073与触控电极块071电连接。具体地，各触控电极块071设置在显示区域A，各触控信号线072设置在显示区域A，且延伸至边框区域B。
具体地，自容式触控电极层在实现触控检测时，触控信号线072接收触控芯片发送的触控检测信号，并将该触控检测信号传输给对应的触控电极块071，当手指触摸该触控电极块后，使得触控电极块与大地之间的电容产生变化，触控电极块071将该变化后的响应信号通过触控信号线072反馈给触控芯片，触控芯片通过计算触控检测信号以及响应信号，确定手指触控显示面板的位置，从而实现自容式触控检测。本发明实施例中的阵列基板，包括自容式触控电极层，且该触控电极层中的触控电极块分时复用为公共电极。其中，阵列基板在触控阶段，触控信号线072接收触控信号，并发送给触控电极块071，实现显示面板的触控；在显示阶段，触控信号线072接收显示信号，并发送给触控电极块071，实现显示面板的显示功能。在包括上述阵列基板的显示面板成盒之后，需要对该显示面板中的触控电极块进行画面检测，避免出现由于触控电极块的问题，造成显示面板显示画面不良现象。
下面详细介绍检测触控电极块的显示检测开关电路的具体结构。
可选地，参见图7，阵列基板包括设置在边框区域B的显示检测开关电路02，显示检测开关电路02包括多个第二薄膜晶体管TFT2，每一第二薄膜晶体管TFT2的控制端均与同一控制电压信号源04电连接，每一第二薄膜晶体管TFT2的第一极分别与不同的触控信号线072电连接，每一第二薄膜晶体管TFT2的第二极分别与同一个检测电压信号源05电连接。
具体地，显示检测开关电路02中第二薄膜晶体管TFT2的个数可以与阵列基板中的触控电极块071的个数相同，且一一对应电连接。如图7所示的显示检测开关电路的检测原理为：在对阵列基板中的各个触控电极块进行画面检测时，当检测电压信号源05有效时，各第二薄膜晶体管TFT2均打开，每一第二薄膜晶体管TFT2将检测电压信号源05的信号经由触控信号线072提供给触控电极块071，进而检测触控电极块是否能够用于正常显示。
需要说明的是，在阵列基板中的显示检测开关电路在检测完显示区域显示的画面后，确定该阵列基板不存在显示不良的现象后，连接各第二薄膜晶体管TFT2控制端的控制电压信号源04无效，各第二薄膜晶体管TFT2均不再被打开。其中，若第二薄膜晶体管TFT2为N型晶体管，控制电压信号源04的有效信号为高电平，控制电压信号源04的无效信号为低电平；若第二薄膜晶体管TFT2为P型晶体管，控制电压信号源04的有效信号为低电平，控制电压信号源04的无效信号为高电平。
可选地，参见图8，阵列基板包括设置在边框区域的显示检测开关电路02，显示检测开关电路02包括多个第二薄膜晶体管TFT2，每一第二薄膜晶体管TFT2的控制端均与同一控制电压信号源04电连接，各第二薄膜晶体管TFT2的第一极分别与不同的触控信号线072电连接；检测电压信号源05包括第一子检测电压信号源054和第二子检测电压信号源055，至少存在部分第二薄膜晶体管TFT2的第二极与第一子检测电压信号源054电连接，至少存在部分第二薄膜晶体管TFT2的第二极与第二子检测电压信号源055电连接。
具体地，显示检测开关电路02中第二薄膜晶体管TFT2的个数可以与阵列基板中的触控电极块071的个数相同，且一一对应电连接。图8所示的显示检测开关电路的检测原理为：在对阵列基板中的各个触控电极块进行画面检测时，当检测电压信号源05有效，各第二薄膜晶体管TFT2均打开，一部分第二薄膜晶体管TFT2将第一子检测电压信号源054中的信号传输给与该第二薄膜晶体管TFT2电连接的触控信号线072，进而提供给一部分触控电极块071，另一部分第二薄膜晶体管TFT2的将第二子检测电压信号源055中的信号传输给与该第二薄膜晶体管TFT2电连接的触控信号线072，进而提供给另一部分触控电极块071，从而相应的检测触控电极块071能否用于正常的显示。另外，在制作触控电极块071的过程中，可能出现相邻的触控电极块071之间的区域未刻蚀干净的问题，导致相邻的触控电极块071产生短路现象，本发明实施例通过第一子检测电压信号源054和第二子检测电压信号源055的不同电压信号进行检测，具体地，可以将相邻的触控电极块设置为接收不同的检测电压信号，从而通过相邻触控电极块区域内显示画面的亮度来确定是否发生了短路现象。例如，若第一子检测电压信号源054的信号为高电平，第二子检测电压信号源055的信号为低电平，相邻的两个触控电极块分别接收第一子检测电压信号源054的信号和第二子检测电压信号源055的信号，则接收高电平信号的触控电极块显示的画面最亮，接收低电平信号的触控电极块显示的画面最暗，若该相邻的两个触控电极块区域内显示的画面都介于最亮和最暗之间，则可以确定该相邻的两个触控电极块之间发生了短路，不能够正常的用于触控检测。本发明实施例所提供的技术方案，不仅能够检测触控电极块能否用于正常显示，而且还能够用于检测触控电极块能否能够正常的用于触控检测。
需要说明的是，在阵列基板中的显示检测开关电路在检测完显示区域显示的画面后，确定该阵列基板不存在显示不良或者短路现象后，连接各第二薄膜晶体管TFT2控制端的控制电压信号源04无效，各第二薄膜晶体管TFT2均不再被打开。其中，若第二薄膜晶体管TFT2为N型晶体管，控制电压信号源04的有效信号为高电平，控制电压信号源04的无效信号为低电平；若第二薄膜晶体管TFT2为P型晶体管，控制电压信号源04的有效信号为低电平，控制电压信号源04的无效信号为高电平。
可选地，参见图9，各第二薄膜晶体管TFT2的第一极分别与不同的触控信号线072电连接；每一第二薄膜晶体管TFT2的控制端均与同一控制电压信号源04电连接，各第二薄膜晶体管TFT2的第二极分别与第一子检测电压信号源054或第二子检测电压信号源055电连接，且相邻的第二薄膜晶体管TFT2的第二极所连接的检测电压信号源05不同。
具体地，显示检测开关电路中第二薄膜晶体管的个数可以与阵列基板中的触控电极块的个数相同，且一一对应电连接。图9所示的显示检测开关电路的检测原理为：在对阵列基板中的各个触控电极块071进行检测时，若检测电压信号源05有效，各第二薄膜晶体管TFT2均打开，第二薄膜晶体管TFT2将第一子检测电压信号源054或第二子检测电压信号源055中的信号传输给触控信号线072，进而提供给触控电极块072，从而检测相应的触控电极块能否用于正常的显示。具体地，由于每相邻两个第二薄膜晶体管TFT2的第二极所连接的检测电压信号源05均不同，相应地，可以设置在一个或者多个排列方向上，每相邻两个触控电极块071之间接收到的电压信号不同，使得在一个或者多个排列方向上，每相邻两个触控电极块区域内所显示画面的亮度不同。例如，若第一子检测电压信号源054的信号为高电平，第二子检测电压信号源055的信号为低电平，相邻的两个触控电极块分别接收第一子检测电压信号源054的信号和第二子检测电压信号源055的信号，则接收高电平信号的触控电极块区域内显示的画面最亮，接收低电平信号的触控电极块区域内显示的画面最暗，若该相邻的两个触控电极块区域内显示画面的亮度介于最亮和最暗之间，则可以确定该相邻的两个触控电极块之间发生了短路，不能够正常的用于触控检测。本发明实施例所提供的技术方案，不仅能够检测触控电极块能否用于正常显示，而且还能够用于检测触控电极块能否能够正常的用于触控检测。
基于同一发明思想，本发明实施例还提供了一种本发明实施例提供的阵列基板的制作方法，参见图10，该制作方法包括：
S101、在衬底基板110上形成第一金属层120，如图11A所示；
具体地，在衬底基板上形成第一金属层120，包括在衬底基板的边框区域B形成第一金属层120，以及在显示区域A形成第一金属层120。本发明实施例中的第一金属层的材料包括但不限于钼、钽(Tantalum)、钨、氮化钽(Tantalum Nitride)，或是氮化钛等金属材料，在此不做具体限定。
S102、对第一金属层120进行图案化以形成第二薄膜晶体管的控制端22，如图11B所示；
具体地，对第一金属层120进行图案化以形成第二薄膜晶体管的控制端22，包括：在边框区域B对第一金属层120进行图案化以形成第二薄膜晶体管的控制端22，同时还可以在显示区域A内同时形成第一薄膜晶体管的控制端12。
S103、在第一金属层120远离衬底基板110的一侧形成非晶硅半导体层26，如图11C所示；具体地，在形成非晶硅半导体层26之前，可以在具有控制端22的衬底基板110之上形成栅极绝缘层25，进一步地在栅极绝缘层25之上形成非晶硅半导体层26，且非晶硅半导体层26可以覆盖显示区域A和边框区域B。
S104、在显示区域A内，对非晶硅半导体层26进行图案化以形成第一有源层11，如图11D所示；具体地，对非晶硅半导体层26进行图案化的过程可以包括对非晶硅半导体层进行曝光、显影、刻蚀等步骤。
S105、在边框区域B内，对非晶硅半导体层26进行图案化和晶化以形成第二有源层21，如图11D所示；具体地，在形成第二有源层21的过程中，可以通过采用激光退火处理等方法将非晶硅材料变成多晶硅。
S106、在非晶硅半导体层远离衬底基板110的一侧形成第二薄膜晶体管TFT2的第一极23和第二极24，如图11E所示；
具体地，在形成第二薄膜晶体管TFT2的第一极23和第二极24的同时，在显示区域A内，也可以在第一有源层11远离衬底基板110的一侧形成第一薄膜晶体管TFT1的第一极13和第二极14。本发明实施例中的第一极和第二极的材料可以采用铜、钛或钼等金属材料制作，在此不做具体限定。
S107、在衬底基板110上形成信号线03，如图11F所示。具体地，图11F中仅以信号线03为数据线031时为例进行示意，在信号线03和第一极和第二极，即，源漏极金属层之间，还可以设置有绝缘层27，数据线031分别通过贯穿绝缘层27的过孔与第一薄膜晶体管TFT1的第一极13电连接，以及与第二薄膜晶体管TFT2的第一极23电连接。
需要说明的是，步骤S104在显示区域A形成第一有源层11，和步骤S105在边框区域B形成第二有源层21的步骤可以不分先后顺序。例如，首先在显示区域A形成第一有源层11，然后在边框区域B形成第二有源层21；或者，首先在边框区域B形成第二有源层21，然后在显示区域A形成第一有源层11；或者，在显示区域A形成第一有源层11的同时，在边框区域B形成第二有源层21。可选地，本发明实施例提供的上述阵列基板的制作方法中，在边框区域内，非晶硅半导体层的图案化过程先于晶化过程，或者，非晶硅半导体层的晶化过程先于图案化过程。
具体地，在边框区域内形成第二有源层时，包括：对非晶硅半导体层进行沟通工艺形成有源层的图形，然后对有源层的图形进行晶化处理，形成第二有源层；或者，对非晶硅半导体层进行晶化处理形成多晶硅半导体层，然后对多晶硅半导体层进行沟通工艺形成第二有源层的图形。其中，对非晶硅半导体层进行沟通工艺包括：在非晶硅半导体层上形成光刻胶层，对光刻胶层进行曝光、显影，形成光刻胶完全保留区域和光刻胶完全去除区域，刻蚀光刻胶完全去除区域所对应的非晶硅半导体层，形成有源层的图形，最后去除光刻胶完全保留区域所对应的光刻胶层。其中，对多晶硅半导体层进行沟通工艺形成第二有源层的图形，包括：在多晶硅半导体层上形成光刻胶层，对光刻胶层进行曝光、显影，形成光刻胶完全保留区域和光刻胶完全去除区域，刻蚀光刻胶完全去除区域所对应的多晶硅半导体层，形成第二有源层的图形，最后去除光刻胶完全保留区域所对应的光刻胶层。
需要说明的是，图11A-图11F仅将“非晶硅半导体层的图案化过程先于晶化过程”为具体实施例进行的详细描述；针对“非晶硅半导体层的晶化过程先于图案化过程”的情况，与上述是实施例类似，在此不再赘述。
可选地，本发明实施例提供的上述阵列基板的制作方法中，如图12所示，步骤S105在边框区域B内，非晶硅半导体层的晶化过程包括：采用透镜掩膜的方式，对位于边框区域B中的非晶硅半导体层26进行激光退火；
在激光退火的过程中采用的掩膜版17包括遮光区域和透光区域，如图13所示，透光区域包括多个透镜组18，如图14所示，透镜组18包括层叠设置的第一微透镜18-1、第二微透镜18-2以及第三微透镜18-3，第二微透镜18-2位于第一微透镜18-1和第三微透镜18-3之间，各透镜组18的焦点位于同一焦平面内。
如图12所示，在激光退火工艺中，使用激光器16发射激光对非晶硅半导体层26进行照射以晶化非晶硅，采用的掩膜版17包括遮光区域和透光区域，由掩膜版17的遮光区域遮挡不需要晶化的部位，例如，使遮光区域覆盖显示区域，以及覆盖边框区域B中除第二有源层图像以外的位置，以使激光只能通过透光区域照射到第二有源层的图形上。
图13为图12中非显示区域中使用的掩膜版17的俯视结构图，该掩膜版17，包括：遮光区域a和透光区域b，为了形成特定的第二有源层的图形，一般将透光区域a的图形设置为分别与第二有源层的图形一致，透光区域b中可以包括多个透镜组18，例如在图14中每个椭圆形的透光区域b中可以设置一个透镜组18。
具体地，如图14所示，图14为图13中虚线CD处的截面图，该掩膜版，可以包括：第一子掩膜版17-1，第二子掩膜版17-2，以及第三子掩膜版17-3；从图中可以看出，第一子掩膜版17-1，第二子掩膜版17-2，以及第三子掩膜版17-3层叠设置，且第二子掩膜版17-2位于第一子掩膜版17-1和第三子掩膜版17-3之间，为了使激光可以通过透光区域b照射到非晶硅半导体层上，优选为将第一子掩膜版17-1，第二子掩膜版17-2，以及第三子掩膜版17-3的图形设置为一致，位于同一位置的透光区域b中的三个透镜构成一个透镜组18，即每一个透镜组18，包括：层叠设置的第一微透镜18-1、第二微透镜18-2以及第三微透镜18-3，第二微透镜18-2位于第一微透镜18-1和第三微透镜18-3之间，采用多个微透镜层叠设置的方式，相对于只采用一个微透镜，多个微透镜层叠设置增强了对激光的汇聚能力，使激光退火的位置更加精确，形成的第一薄膜晶体管和第二薄膜晶体管的性能更好。
此外，优选为将各透镜组18的焦点设置在同一焦平面内，这样可以使照射在非晶硅半导体层上的激光更加均匀，从而使晶化后的多晶硅半导体层具有均一性。
具体地，本发明实施例中在对非晶硅半导体层的晶化时，将三层微透镜进行叠加组成的透镜组作为透光区域，在激光照射边框区域的非晶硅半导体层，由于三层微透镜进行叠加组成的透镜组的聚光效果更加集中，且照射在非晶硅半导体层上的激光更加均匀，从而使得晶化后的多晶硅半导体层具有均一性，提高了晶化后的多晶硅半导体层的迁移率；另外，由于本发明实施例需要晶化的非晶硅半导体层均是位于边框区域内，距离显示区域中的无需晶化的非晶硅半导体层较远(一般大于1mm)，可见，本发明实施例中采用局部晶化技术仅晶化边框区域中显示检测开关电路的非晶硅半导体层，无需很高的对位精度，从而降低了生产成本，提高生产效率。
需要说明的是，为了能够将激光汇聚至待晶化区域，三个微透镜之间的距离可以根据实际需要，以及各微透镜的直径和厚度而确定；如图15所示，以一个透镜组18为例，其中，当激光器16发出的一束平行的激光19经过第一微透镜18-1后，经过汇聚焦点P后进入第二微透镜18-2，以使激光从第二微透镜18-2射出时大致为一束平行的激光；然后，该束平行激光再经过第三微透镜18-3后汇聚至待晶化区域(如图15中的第二有源层21)，以使该区域的非晶硅结晶后成为多晶硅，以完成晶化处理；因此，三个微透镜的直径和厚度可以设置为相同，以简化掩模版的制作工艺，或者三个微透镜的直径和厚度还可以设置为不相同，以减少各微透镜之间的距离，从而减薄掩模版的厚度，降低掩模版的制作难度。
基于同一发明思想，本发明实施例还提供了一种显示面板，如图16所示，包括本发明实施例提供的上述任一种的阵列基板41，阵列基板41包括设置在显示区域A的第一薄膜晶体管TFT1，设置在边框区域B的第二薄膜晶体管TFT2，显示面板还包括与阵列基板41对盒设置的彩膜基板42，以及设置在阵列基板41和彩膜基板42之间的液晶层43。其中，该显示面板的实施例可以参见上述阵列基板的实施例，重复之处不再赘述。
基于同一发明构思，本发明实施例还提供了一种显示装置，如图17所示，可以包括：如本发明实施例提供的上述显示面板40。该显示装置可以为：手机(如图17所示)、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。该显示装置的实施可以参见上述阵列基板的实施例，重复之处不再赘述。
综上所述，本发明实施例提供的阵列基板中，显示区域包括第一薄膜晶体管，且第一薄膜晶体管的第一有源层为非晶硅材料，边框区域内包括与信号线电连接的显示检测开关电路，且显示检测开关电路中第二薄膜晶体管的第二有源层为多晶硅材料，因此，本发明实施例中，在显示区域采用非晶硅材料，避免了漏电流大而导致显示区域中显示画面产生串扰的问题，将第二薄膜晶体管的第二有源层设置为多晶硅，从而增加了第二薄膜晶体管的电子迁移率，进一步增加了显示检测开关电路中第二薄膜晶体管的驱动能力，使得显示检测开关电路在检测显示区域的显示画面时，避免出现由于第二薄膜晶体管的驱动能力不足而导致的显示画面不良等现象，因而增加了显示画面检测的可靠性，增加了画面检测的正确率，进而降低了画面检测的误判率。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (18)

1.一种阵列基板，包括：
显示区域和围绕所述显示区域的边框区域；
多个第一薄膜晶体管，所述多个第一薄膜晶体管位于所述显示区域，所述第一薄膜晶体管包括第一有源层，所述第一有源层的材料包括非晶硅；
显示检测开关电路，多条信号线，所述显示检测开关电路位于所述边框区域，所述显示检测开关电路包括多个第二薄膜晶体管，各所述第二薄膜晶体管的控制端分别与同一控制电压信号源电连接，各所述第二薄膜晶体管的第一极分别与不同的所述信号线电连接，各所述第二薄膜晶体管的第二极分别与检测电压信号源电连接；
所述第二薄膜晶体管包括第二有源层，所述第二有源层的材料包括多晶硅。
2.根据权利要求1所述的阵列基板，其特征在于，所述第二有源层的外边缘形状包括矩形、圆角矩形、圆形或者椭圆形中的一种或者多种。
3.根据权利要求1所述的阵列基板，其特征在于，所述第二有源层的电子迁移率与所述第一有源层的电子迁移率之比大于或者等于10。
4.根据权利要求3所述的阵列基板，其特征在于，所述第一有源层的电子迁移率大于或等于0.2平方厘米/(伏·秒)且小于或等于1.5平方厘米/(伏·秒)，所述第二有源层的电子迁移率大于或等于10平方厘米/(伏·秒)且小于或等于100平方厘米/(伏·秒)。
5.根据权利要求3所述的阵列基板，其特征在于，所述第二有源层的面积小于所述第一有源层的面积。
6.根据权利要求3所述的阵列基板，其特征在于，所述第二有源层的厚度小于所述第一有源层的厚度。
7.根据权利要求5所述的阵列基板，其特征在于，所述第二有源层的厚度小于
8.根据权利要求1所述的阵列基板，其特征在于，所述第二薄膜晶体管的控制端位于所述第二有源层远离所述第二薄膜晶体管的第一极和第二极的一侧，所述第二薄膜晶体管的第一极和第二极同层设置。
9.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板包括多个第一子像素列、多个第二子像素列和多个第三子像素列，所述多条信号线包括多条数据线，所述第一子像素列包括至少一条第一子像素数据线，所述第二子像素列包括至少一条第二子像素数据线，所述第三子像素列包括至少一条第三子像素数据线；
所述多个第二薄膜晶体管包括多个第一子第二薄膜晶体管、多个第二子第二薄膜晶体管以及多个第三子第二薄膜晶体管，各所述第一子像素数据线分别与不同的所述第一子第二薄膜晶体管的第一极电连接，各所述第二子像素数据线分别与不同的所述第二子第二薄膜晶体管的第一极电连接，各所述第三子像素数据线分别与不同的所述第三子第二薄膜晶体管的第一极电连接；
所述检测电压信号源包括第一子像素检测电压信号源、第二子像素检测电压信号源以及第三子像素检测电压信号源，各所述第一子第二薄膜晶体管的第二极分别与同一个所述第一子像素检测电压信号源电连接，各所述第二子第二薄膜晶体管的第二极分别与同一个所述第二子像素检测电压信号源电连接，各所述第三子第二薄膜晶体管的第二极分别与同一个所述第三子像素检测电压信号源电连接。
10.根据权利要求1所述的阵列基板，其特征在于，还包括：
自容式触控电极层，所述自容式触控电极层包括呈阵列排布的多个触控电极块，所述自容式触控电极层复用为公共电极层；
所述多条信号线包括多条触控信号线，各所述触控电极块至少与一条所述触控信号线电连接。
11.根据权利要求10所述的阵列基板，其特征在于，各所述触控信号线分别与不同的所述第二薄膜晶体管的第一极电连接；
各所述第二薄膜晶体管的第二极分别与同一个所述检测电压信号源电连接。
12.根据权利要求10所述的阵列基板，其特征在于，各所述触控信号线分别与不同的所述第二薄膜晶体管的第一极电连接；
所述检测电压信号源包括第一子检测电压信号源和第二子检测电压信号源，至少存在部分所述第二薄膜晶体管的第二极与所述第一子检测电压信号源电连接，至少存在部分所述第二薄膜晶体管的第二极与所述第二子检测电压信号源电连接。
13.根据权利要求12所述的阵列基板，其特征在于，相邻的所述第二薄膜晶体管的第二极所连接的所述检测电压信号源不同。
14.一种显示面板，包括权利要求1-13任一权项所述的阵列基板。
15.一种显示装置，包括权利要求14所述的显示面板。
16.一种权利要求1～13任一项所述的阵列基板的制作方法，包括：
在衬底基板上形成第一金属层；
对所述第一金属层进行图案化以形成所述第二薄膜晶体管的控制端；
在所述第一金属层远离所述衬底基板的一侧形成非晶硅半导体层；
在所述显示区域内，对所述非晶硅半导体层进行图案化以形成所述第一有源层；
在所述边框区域内，对所述非晶硅半导体层进行图案化和晶化以形成所述第二有源层；
在所述非晶硅半导体层远离所述衬底基板的一侧形成所述第二薄膜晶体管的第一极和第二极；
在所述衬底基板上形成所述信号线。
17.根据权利要求16所述的制作方法，其特征在于，在所述边框区域内，所述非晶硅半导体层的图案化过程先于晶化过程，或者，所述非晶硅半导体层的晶化过程先于图案化过程。
18.根据权利要求16所述的制作方法，其特征在于，在所述边框区域内，所述非晶硅半导体层的晶化过程包括：
采用透镜掩膜的方式，对位于所述边框区域中的所述非晶硅半导体层进行激光退火；
在所述激光退火的过程中采用的掩膜版包括遮光区域和透光区域，所述透光区域包括多个透镜组，所述透镜组包括层叠设置的第一微透镜、第二微透镜以及第三微透镜，所述第二微透镜位于所述第一微透镜和所述第三微透镜之间，各所述透镜组的焦点位于同一焦平面内。
CN201711015146.3A 2017-10-25 2017-10-25 一种阵列基板及其制作方法、显示面板和显示装置 Pending CN107845646A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711015146.3A CN107845646A (zh) 2017-10-25 2017-10-25 一种阵列基板及其制作方法、显示面板和显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711015146.3A CN107845646A (zh) 2017-10-25 2017-10-25 一种阵列基板及其制作方法、显示面板和显示装置

Publications (1)

Publication Number Publication Date
CN107845646A true CN107845646A (zh) 2018-03-27

Family

ID=61662803

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711015146.3A Pending CN107845646A (zh) 2017-10-25 2017-10-25 一种阵列基板及其制作方法、显示面板和显示装置

Country Status (1)

Country Link
CN (1) CN107845646A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109001935A (zh) * 2018-09-27 2018-12-14 武汉华星光电技术有限公司 液晶显示装置
CN109491543A (zh) * 2018-11-06 2019-03-19 京东方科技集团股份有限公司 一种触控显示面板、制作方法及驱动方法
CN110858603A (zh) * 2018-08-24 2020-03-03 京东方科技集团股份有限公司 一种阵列基板、其检测方法及显示装置
CN112331680A (zh) * 2020-11-13 2021-02-05 武汉华星光电技术有限公司 阵列基板及其制备方法
CN112835016A (zh) * 2018-12-11 2021-05-25 锐驰智光(北京)科技有限公司 面阵激光雷达、激光器模块及探测器模块
CN114045211A (zh) * 2021-11-18 2022-02-15 上海天马微电子有限公司 基因测序结构、基因测序装置及基因测序方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101308853A (zh) * 2007-05-18 2008-11-19 株式会社半导体能源研究所 半导体装置
CN103456739A (zh) * 2013-08-16 2013-12-18 北京京东方光电科技有限公司 阵列基板及其制造方法和显示装置
CN104538352A (zh) * 2014-12-31 2015-04-22 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN105093593A (zh) * 2015-09-11 2015-11-25 京东方科技集团股份有限公司 显示基板及其测试方法、显示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101308853A (zh) * 2007-05-18 2008-11-19 株式会社半导体能源研究所 半导体装置
CN103456739A (zh) * 2013-08-16 2013-12-18 北京京东方光电科技有限公司 阵列基板及其制造方法和显示装置
CN104538352A (zh) * 2014-12-31 2015-04-22 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN105093593A (zh) * 2015-09-11 2015-11-25 京东方科技集团股份有限公司 显示基板及其测试方法、显示装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110858603A (zh) * 2018-08-24 2020-03-03 京东方科技集团股份有限公司 一种阵列基板、其检测方法及显示装置
CN109001935A (zh) * 2018-09-27 2018-12-14 武汉华星光电技术有限公司 液晶显示装置
CN109001935B (zh) * 2018-09-27 2023-11-28 武汉华星光电技术有限公司 液晶显示装置
CN109491543A (zh) * 2018-11-06 2019-03-19 京东方科技集团股份有限公司 一种触控显示面板、制作方法及驱动方法
US11079871B2 (en) 2018-11-06 2021-08-03 Ordos Yuansheng Optoelectronics Co., Ltd. Display panel with embedded fingerprint recognition and touch function, driving method thereof and display device
CN112835016A (zh) * 2018-12-11 2021-05-25 锐驰智光(北京)科技有限公司 面阵激光雷达、激光器模块及探测器模块
CN112331680A (zh) * 2020-11-13 2021-02-05 武汉华星光电技术有限公司 阵列基板及其制备方法
CN114045211A (zh) * 2021-11-18 2022-02-15 上海天马微电子有限公司 基因测序结构、基因测序装置及基因测序方法

Similar Documents

Publication Publication Date Title
CN107845646A (zh) 一种阵列基板及其制作方法、显示面板和显示装置
CN107452757B (zh) 一种显示面板、其制作方法及显示装置
CN103472646B (zh) 一种阵列基板及其制备方法和显示装置
KR101987218B1 (ko) 어레이 기판, 그것의 제조 방법, 및 디스플레이 장치
CN106292103A (zh) 一种阵列基板及其制作方法、显示面板、显示装置
CN107887420B (zh) 一种阵列基板、其制作方法、显示面板及显示装置
CN103021820B (zh) 制造薄膜晶体管的方法和制造有机发光显示设备的方法
CN105702623B (zh) Tft阵列基板的制作方法
CN100490124C (zh) 制造显示设备的方法和形成图案的方法
JP2005056821A (ja) 平板表示装置及びその製造方法
CN103489894A (zh) 有源矩阵有机电致发光显示器件、显示装置及其制作方法
CN101907807A (zh) 具有氧化物薄膜晶体管的显示器及其制造方法
CN106292036A (zh) 一种阵列基板、显示装置及其制作方法
CN108336100A (zh) 一种阵列基板及其制备方法、显示面板、显示装置
CN108682653A (zh) 阵列基板及其制作方法
US11233106B2 (en) Array substrate, display apparatus, and method of fabricating array substrate
CN106098699A (zh) 一种阵列基板、其制作方法、显示面板及其制作方法
CN104218019A (zh) 薄膜晶体管阵列基板及其制造方法
CN105870135A (zh) 阵列基板及其制作方法、显示面板、显示装置
CN107863340A (zh) 一种阵列基板、其制作方法、显示面板及显示装置
CN107742648A (zh) 薄膜晶体管、阵列基板及其制造方法和显示装置
CN205621414U (zh) 静电放电电路、阵列基板和显示装置
CN107275340A (zh) 薄膜晶体管制备方法、阵列基板、其制备方法及显示装置
CN109920802A (zh) 显示装置、驱动背板、晶体管器件及其制造方法
CN104638016A (zh) 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20180327

RJ01 Rejection of invention patent application after publication