CN105870135A - 阵列基板及其制作方法、显示面板、显示装置 - Google Patents

阵列基板及其制作方法、显示面板、显示装置 Download PDF

Info

Publication number
CN105870135A
CN105870135A CN201610340899.0A CN201610340899A CN105870135A CN 105870135 A CN105870135 A CN 105870135A CN 201610340899 A CN201610340899 A CN 201610340899A CN 105870135 A CN105870135 A CN 105870135A
Authority
CN
China
Prior art keywords
film transistor
thin film
tft
layer
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610340899.0A
Other languages
English (en)
Inventor
舒适
何晓龙
张斌
薛建设
张锋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201610340899.0A priority Critical patent/CN105870135A/zh
Publication of CN105870135A publication Critical patent/CN105870135A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors

Abstract

本发明提供一种阵列基板及其制作方法、显示面板、显示装置，所述制作方法包括：形成包括多个薄膜晶体管的源极和漏极的图形，所述源极包括源极金属部和源极欧姆接触部，所述漏极包括漏极金属部和漏极欧姆接触部；形成非晶硅半导体层；以各个所述薄膜晶体管的源极和漏极为对位标记，利用选择性激光退火工艺至少对所述非晶硅半导体层中位于各个薄膜晶体管的源极和漏极之间的部分进行退火；进行构图工艺，以形成包括各个薄膜晶体管的有源层的图形，所述有源层位于退火区域内；形成包括各个薄膜晶体管的栅极的图形。本发明能够解决多晶硅薄膜晶体管的欧姆接触的问题，减小源漏极与有源层之间的接触电阻。

Description

阵列基板及其制作方法、显示面板、显示装置
技术领域
本发明涉及显示技术领域，具体涉及一种阵列基板及其制作方法、显示面板、显示装置。
背景技术
低温多晶硅半导体器件的电子迁移率较高，能够提高器件的开态电流，从而在较短的时间内完成充放电，进而使得利用低温多晶硅半导体器件的显示装置达到较高的分辨率和频率。但是，低温激光退火工艺对退火面积有限制，难以应用在高世代线生产大尺寸产品。
针对该问题，人们提出了对非晶硅进行选择性激光退火的方法(Micro Lens Array，MLA)，以进行一次局部激光照射代替现有的扫描整面照射，激光经过多层透镜聚焦，具有较高的能量，一次照射即可完成熔融结晶，以该方法制备的半导体成为部分激光退火硅基半导体(Partial laser Anneal Silica，PLAS)器件，该方法既能使半导体器件达到较高的迁移率，并且适合高世代线生产，工艺窗口较宽。但是该技术进行部分退火时须靠图形对位，在退火前必须已经完成一次图层的制作，因此该技术更倾向底栅结构，以栅极作为对位图形，但是底栅结构的晶体管存在一些不足：半导体与栅极层的界面容易形成很多缺陷，以此界面作为沟道会导致晶体管性能不稳定；另外，由于底栅结构中，半导体层难以进行源漏掺杂，导致源漏极与半导体层的接触电阻大，这就需要设置欧姆接触层，而如果欧姆接触层厚度较大，就会大幅增大漏电流，如果欧姆接触层厚度较小，在刻蚀源漏极时又容易导致沟道短路或断路。
发明内容
本发明旨在至少解决现有技术中存在的技术问题之一，提出了一种阵列基板及其制作方法、显示面板、显示装置，从而在保证部分激光退火硅基晶体管正常工作的情况下，降低其源漏极与有源层之间的接触电阻。
为了解决上述技术问题之一，本发明提供一种阵列基板的制作方法，包括：
形成包括多个薄膜晶体管的源极和漏极的图形，所述源极包括源极金属部和设置在所述源极金属部上的源极欧姆接触部，所述漏极包括漏极金属部和设置在所述漏极金属部上的漏极欧姆接触部；
形成非晶硅半导体层；
以各个所述薄膜晶体管的源极和漏极为对位标记，利用选择性激光退火工艺至少对所述非晶硅半导体层中位于各个所述薄膜晶体管的源极和漏极之间的部分进行退火，以使得退火区域的非晶硅形成为多晶硅；
进行构图工艺，以形成包括各个所述薄膜晶体管的有源层的图形，所述有源层位于所述退火区域内，且与相应的所述源极欧姆接触部和所述漏极欧姆接触部相连；
形成包括各个所述薄膜晶体管的栅极的图形。
优选地，形成包括多个薄膜晶体管的源极和漏极的图形的步骤包括：
形成源漏金属层和欧姆接触材料层；
进行构图工艺，以形成包括多个薄膜晶体管的源极和漏极的图形。
优选地，形成包括各个所述薄膜晶体管的有源层的图形的步骤和形成包括各个所述薄膜晶体管的栅极的图形的步骤之间还包括：形成栅极绝缘层；
形成包括各个所述薄膜晶体管的栅极的图形的步骤之后还包括：
形成钝化层；
形成贯穿所述钝化层和所述栅极绝缘层的过孔；
形成包括多个像素电极的图形，多个所述像素电极与多个薄膜晶体管一一对应，所述像素电极通过所述过孔与相应薄膜晶体管的漏极相连。
优选地，形成包括多个薄膜晶体管的源极和漏极的图形的同时，还形成包括多个像素电极的图形，多个所述像素电极与多个薄膜晶体管一一对应，同时形成包括多个薄膜晶体管的源极和漏极的图形以及包括多个像素电极的图形步骤包括：
依次形成透明导电层、源漏金属层、欧姆接触材料层和光刻胶层；
对所述光刻胶层进行曝光并显影，以使得显影后，第一区域的光刻胶厚度大于第二区域的光刻胶厚度、第三区域的光刻胶被去除，其中，所述第一区域对应于所述包括多个薄膜晶体管的源极和漏极的图形所在区域，第二区域对应于所述包括多个像素电极的图形所在区域，所述第三区域为第一区域和第二区域以外的其他区域；
进行第一次刻蚀，以去除所述第三区域的透明导电层、源漏金属层和欧姆接触材料层，形成包括多个像素电极的图形；
对剩余的光刻胶进行灰化，以使所述第二区域的光刻胶被去除、所述第一区域的光刻胶保留一部分；
进行第二次刻蚀，以去除所述第二区域的源漏金属层和欧姆接触材料层，形成包括各个薄膜晶体管的源极和漏极图形，其中，所述漏极设置在相应的所述像素电极的表面。
优选地，形成包括各个所述薄膜晶体管的栅极的图形的步骤包括：
依次形成栅极金属层和防氧化层；
对所述栅极金属层和所述防氧化层进行构图工艺，以形成包括各个所述薄膜晶体管的栅极的图形。
优选地，所述防氧化层的材料包括金属氧化物。
优选地，所述欧姆接触材料层包括磷掺杂氢化非晶硅层。
优选地，所述有源层的两端超出与该有源层对应的栅极的边缘，形成包括各个所述薄膜晶体管的栅极的图形的步骤之后还包括：
以所述栅极为掩膜，对所述有源层进行离子注入，以使所述有源层的超出相对应的栅极的部分形成轻掺杂区，注入的离子包括磷离子。
优选地，形成包括多个薄膜晶体管的源极和漏极的图形之前，还包括：
形成缓冲层。
相应地，本发明还提供一种阵列基板，包括多个薄膜晶体管，所述薄膜晶体管包括栅极、有源层、源极和漏极，形成所述有源层的材料包括对非晶硅材料经过选择性激光退火得到的多晶硅材料，所述源极和漏极所在层位于所述有源层所在层的下方，所述源极包括源极金属部和设置在所述源极金属部上的源极欧姆接触部，所述漏极包括漏极金属部和设置在所述漏极金属部上的漏极欧姆接触部，所述有源层与所述源极欧姆接触部和所述漏极欧姆接触部均相连，所述栅极位于所述有源层的上方。
优选地，所述源极欧姆接触部和所述漏极欧姆接触部的材料均包括磷掺杂氢化非晶硅。
优选地，所述阵列基板还包括：位于所述有源层和所述栅极之间的栅极绝缘层、位于所述薄膜晶体管上方的钝化层、位于所述钝化层上的多个像素电极，所述钝化层和所述栅极绝缘层上设置有对应于所述漏极的过孔，多个像素电极与多个所述薄膜晶体管一一对应，所述像素电极通过所述过孔与相应的薄膜晶体管的漏极相连。
优选地，所述阵列基板还包括多个像素电极，多个所述像素电极与多个所述薄膜晶体管一一对应，所述漏极设置在相应的所述像素电极上。
优选地，所述栅极包括栅极金属部和位于所述栅极金属部上的防氧化部。
优选地，所述防氧化部的材料包括金属氧化物。
优选地，所述有源层包括对应于所述栅极的中间区和位于所述中间区两侧的轻掺杂区，所述轻掺杂区的掺杂元素包括磷元素。
优选地，所述阵列基板还包括缓冲层，所述薄膜晶体管的源极和漏极设置在所述缓冲层上。
相应地，本发明还提供一种显示面板，包括本发明提供的上述阵列基板。
相应地，本发明还提供一种显示装置，包括本发明提供的上述显示面板。
在本发明中，源极和漏极在形成非晶硅半导体层之前制作，因此，可以以源极和漏极作为对位标记对非晶硅半导体层进行选择性激光退火，增大工艺窗口，提高生产效率；另外，和现有技术中底栅结构的多晶硅薄膜晶体管相比，本发明的薄膜晶体管的源极金属部与有源层之间设置有源极欧姆接触部、漏极金属部与有源层之间设置有漏极欧姆接触部，以使源极和漏极与有源层之间形成欧姆接触，从而降低源极、漏极与有源层之间的接触电阻，提高薄膜晶体管的开态电流；并且，由于源极和漏极在多晶硅有源层之前制作，因此，即使源极欧姆接触部和漏极欧姆接触部的厚度较小，也不会因为刻蚀源漏极而造成沟道短路或断路的问题；除此之外，由于在退火结晶时，晶粒是由下向上结晶的，越靠近有源层上方，缺陷越少，因此，将栅极设置在有源层上方时，有源层与栅极的界面的缺陷较少，以此界面作为沟道能够提高薄膜晶体管的稳定性，从而提高阵列基板和显示装置的产品质量。
附图说明
附图是用来提供对本发明的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本发明，但并不构成对本发明的限制。在附图中：
图1至图9是本发明的实施例中提供的阵列基板的第一种制作方法的过程示意图；
图10至图19是本发明的实施例中提供的阵列基板的第二种制作方法的过程示意图。
其中，附图标记为：
10、衬底基板；21、源极；21a、源极金属部；21b、源极欧姆接触部；22、漏极；22a、漏极金属部；22b、漏极欧姆接触部；23、驱动信号线；51、传输信号线；211、源漏金属层；212、欧姆接触材料层；30、非晶硅半导体层；31、有源层；31a、轻掺杂区；31b、中间区；40、栅极绝缘层；50、栅极；50a、栅极金属部；50b、防氧化部；60、钝化层；70、平坦化层；80、像素电极；80a、透明导电层；81、像素电极残留部；90、缓冲层；100、光刻胶层。
具体实施方式
以下结合附图对本发明的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明，并不用于限制本发明。
作为本发明的一方面，提供一种阵列基板的制作方法，包括：
形成包括多个薄膜晶体管的源极和漏极的图形，所述源极包括源极金属部和设置在所述源极金属部上的源极欧姆接触部，所述漏极包括漏极金属部和设置在所述漏极金属部上的漏极欧姆接触部；
形成非晶硅半导体层，可以理解的是，该非晶硅半导体层为一整层；
以各个所述薄膜晶体管的源极和漏极为对位标记，利用选择性激光退火工艺至少对所述非晶硅半导体层中位于各个所述薄膜晶体管的源极和漏极之间的部分进行退火，以使得退火区域的非晶硅形成为多晶硅；
进行构图工艺，以形成包括各个所述薄膜晶体管的有源层的图形，所述有源层位于所述退火区域内，且与相应的源极欧姆接触部和漏极欧姆接触部相连；
形成包括各个所述薄膜晶体管的栅极的图形。
利用选择性激光退火工艺对非晶硅半导体层进行退火工艺时，至少对所述非晶硅半导体层中位于各个薄膜晶体管的源极和漏极之间的部分进行退火是指，利用选择性激光退火设备检测出源极和漏极的位置，然后进行局部退火，退火的区域至少覆盖源极和漏极之间的部分，且不完全覆盖非晶硅半导体层。实际退火时，退火区域可以同时覆盖源极和漏极的区域，以保证后续形成的有源层全部为非晶硅材料。由于进行局部激光照射，激光经过多层透镜聚焦，具有较高的能量，一次照射即可完成熔融结晶，可使晶核在退火区域边缘形成，然后向内横向生长，能够使得薄膜晶体管达到较高的迁移率，并且，选择性激光退火工艺的工艺窗口较大，满足大尺寸产品的生产需求。
在本发明中，源极和漏极在形成非晶硅半导体层之前制作，因此，可以以源极和漏极作为对位标记对非晶硅半导体层进行选择性激光退火，增大工艺窗口，提高生产效率；另外，和现有技术中底栅结构的多晶硅薄膜晶体管相比，本发明的薄膜晶体管的源极金属部与有源层之间设置有源极欧姆接触部、漏极金属部与有源层之间设置有漏极欧姆接触部，以使源极和漏极与有源层之间形成欧姆接触，从而降低源极、漏极与有源层之间的接触电阻，提高薄膜晶体管的开态电流；并且，由于源极和漏极在多晶硅有源层之前制作，因此，即使源极欧姆接触部和漏极欧姆接触部的厚度较小，也不会因为刻蚀源漏极而造成沟道短路或断路的问题；除此之外，由于在退火结晶时，晶粒是由下向上结晶的，越靠近有源层上方，缺陷越少，因此，将栅极设置在有源层上方时，有源层与栅极的界面的缺陷较少，以此界面作为沟道能够提高薄膜晶体管的稳定性。
图1至图9为本发明提供的阵列基板的第一种制作方法的过程示意图，下面结合图1至图9对第一种制作方法进行具体说明。
首先，该第一制作方法包括上述形成包括多个薄膜晶体管的源极和漏极的图形的步骤，具体包括：
S11a、形成源漏金属层和欧姆接触材料层，其中，源漏金属层可以为单层金属，例如，钼(Mo)、铜(Cu)、钨(W)；也可以为双层金属，例如，钕铝合金(AlNd)/钼(Mo)、铝(Al)/钼(Mo)；也可以为三层金属层，例如，钼(Mo)/钕铝合金(AlNd)/钼(Mo)、钛(Ti)/铝(Al)/钛(Ti)；所述欧姆接触材料层包括磷掺杂氢化非晶硅层。
S11b、对所述源漏金属层和所述欧姆接触材料层进行构图工艺，以在衬底基板10上形成包括多个薄膜晶体管的源极21和漏极22的图形，源极21包括源极金属部21a和源极欧姆接触部21b，漏极22包括漏极金属部22a和漏极欧姆接触部22b，如图1所示。
之后，所述制作方法包括上述形成有源层的步骤、形成栅极的步骤，还包括形成栅极绝缘层的步骤、形成钝化层的步骤和形成像素电极的步骤。即，第一种制作方法在步骤S11b之后，还包括：
S12、形成非晶硅半导体层30(如图2所示)，之后可以对非晶硅半导体层30进行加热去氢处理。
S13、以各个薄膜晶体管的源极21和漏极22为对位标记，利用选择性激光退火工艺至少对非晶硅半导体层30的位于各个薄膜晶体管的源极21和漏极22之间的部分进行退火，以使得退火区域B的非晶硅形成为多晶硅，如图3所示。
S14、进行构图工艺，以形成包括各个薄膜晶体管的有源层31的图形，有源层31为位于所述退火区域内，且与相应薄膜晶体管的源极欧姆接触部21b和漏极欧姆接触部22b相连，如图4所示。
S15、形成栅极绝缘层40，如图5所示。
S16、形成包括各个薄膜晶体管的栅极50的图形，如图5所示。
其中，有源层31的两端超出与该有源层31对应的栅极50的边缘。步骤S16之后还包括：
S17、以栅极50为掩膜，对有源层31进行离子注入，注入的离子包括磷离子，通过调节离子注入设备的功率，能够控制注入的离子穿过栅极绝缘层40而进入有源层31，以使得有源层31的超出栅极50的部分形成轻掺杂区31a，如图6所示，有源层31即包括对应于栅极50的中间区31b和中间区31b两侧的轻掺杂区31a。
S18、形成钝化层60，并形成贯穿钝化层60和栅极绝缘层40的过孔，如图7所示。
S19、形成包括多个像素电极80的图形，多个像素电极80与多个薄膜晶体管一一对应，像素电极80通过所述过孔与相应薄膜晶体管的漏极22相连，如图9所示。
其中，步骤S17中以薄膜晶体管自身的栅极50作为掩膜进行轻掺杂工艺，不需要单独制作掩膜板，简化了制作工艺；经过轻掺杂后的有源层形成了一对PN结，并能够降低热电子效应，从而降低薄膜晶体管的漏电流，改善薄膜晶体管的性能。另外，在步骤S18和S19之间还可以包括形成平坦化层70(如图8所示)的步骤，平坦化层70上形成有过孔，且平坦化层70的过孔与钝化层60的过孔相连通，像素电极80设置在平坦化层70上，当然，也可以根据实际要求省略平坦化层70，直接使得像素电极80设置在钝化层60上。
图10至图19给出了阵列基板的第二种制作方法的制作过程，下面结合图10至图19对第二种制作方法进行具体介绍。
首先，在该第二种制作方法中，在形成包括多个薄膜晶体管的源极21和漏极22的图形的同时还形成包括多个像素电极80的步骤，多个像素电极80与多个薄膜晶体管一一对应。也就是说，包括源极21和漏极22的图形以及包括像素电极80的图形在制作时，是利用同一个掩膜板进行了一次曝光后形成的。具体地，同时形成包括多个薄膜晶体管的源极21和漏极22的图形以及包括多个像素电极80的步骤包括：
S21、依次形成透明导电层80a、源漏金属层211、欧姆接触材料层212和光刻胶层100，如图10所示。其中，透明导电层80a可以为氧化铟锡层；源漏金属层211可以为单层金属，如钼(Mo)、铜(Cu)、钨(W)；也可以为双层金属，例如，钕铝合金(AlNd)/钼(Mo)、铝(Al)/钼(Mo)；也可以为三层金属层，例如，钼(Mo)/钕铝合金(AlNd)/钼(Mo)、钛(Ti)/铝(Al)/钛(Ti)；欧姆接触材料层212与第一种制作方法中材料相同。
S22、对光刻胶层100进行曝光并显影，以使得显影后，第一区域A1的光刻胶厚度大于第二区域A2的光刻胶厚度，第三区域(第一区域A1和第二区域A2以外的区域)的光刻胶被去除，其中，第一区域A1对应于所述包括多个薄膜晶体管的源极21和漏极22的图形所在区域，第二区域A2对应于所述包括多个像素电极80的图形所在区域，第三区域为第一区域A1和第二区域A2以外的其他区域，如图11所示。其中，曝光时采用掩膜板可以为半色调(half-tone)掩膜板，当光刻胶为负性光刻胶时，半色调掩膜板的透光部对应于第一区域A1、半色调掩膜板的半透光部对应于第二区域A2、半色调掩膜板的不透光部对应于第三区域A3。
S23、进行第一次刻蚀，以去除第三区域的透明导电层80a、源漏金属层211和欧姆接触材料层212，形成包括多个像素电极80的图形，形成的图形中包括像素电极80和多个像素电极残留部81，如图12所示。
S24、对剩余的光刻胶进行灰化，以使第二区域A2的光刻胶被去除、第一区域A1的光刻胶保留一部分，如图13所示。
S25、进行第二次刻蚀，以去除第二区域A2的源漏金属层211和欧姆接触材料层212，以形成包括多个薄膜晶体管的源极21和漏极22的图形，其中，漏极22设置在相应的像素电极80的表面，源极21位于其中一个像素电极残留部81上，如图14所示。
之后，再将剩余的光刻胶剥离。
和第一种制作方法相同地，在形成源极21和漏极22之后，再形成有源层31，即，在步骤S25之后还包括：
S26、形成非晶硅半导体层30，如图15所示。
S27、以各个所述薄膜晶体管的源极21和漏极22为对位标记，利用选择性激光退火工艺至少对非晶硅半导体层30中位于各个薄膜晶体管的源极21和漏极22之间的部分进行退火，以使得退火区域B的非晶硅形成为多晶硅，如图16所示；
S28、进行构图工艺，以形成包括有源层31的图形，有源层31位于退火区域B内，且与源极欧姆接触部21b和漏极欧姆接触部22b均相连，如图17所示。
之后再形成栅极绝缘层40(如图18所示)和包括各个薄膜晶体管的栅极50的图形，形成包括各个薄膜晶体管的栅极50的图形具体包括：
S29、依次形成栅极金属层和防氧化层；
S291、对所述栅极金属层和所述防氧化层进行构图工艺，以形成包括各个薄膜晶体管的栅极50的图形，如图19所示，即，形成双层结构(栅极金属部50a和防氧化部50b)的栅极50。其中，所述防氧化层的材料包括金属氧化物，其中，所述金属氧化物的具体种类不作限定，只要不易发生氧化即可，例如，所述金属氧化物为氧化铟锡。
在第二种制作方法中，栅极50为双层结构，防氧化层能够起到对金属层的保护作用，防止阵列基板制作或阵列基板进行绑定(bonding)工艺时金属接触水汽后被氧化而影响薄膜晶体管的性能。
和第一种制作方法相同地，在第二种制作方法中，有源层31的两端均超出栅极50的边缘，在形成栅极50之后还包括：以栅极50为掩膜，对有源层31进行离子注入，以使有源层31的超出栅极50的部分形成轻掺杂区31a，此时，有源层31包括对应于栅极50的中间区31b和位于中间区31b两侧的轻掺杂区31a，注入的离子包括磷原子，如图19所示。
需要说明的是，在实际生产中，通常在阵列基板的非显示区设置有与栅极50同层的传输信号线51和与源极21、漏极22同层设置的驱动信号线23，如图19所示。其中，传输信号线51可以与显示区的薄膜晶体管的栅极相连，驱动信号线23可以与驱动电路相连，传输信号线51和驱动信号线23电连接，以将驱动电路的信号提供给阵列基板。而与栅极50同层的传输信号线51与栅极50是同步形成的，与源极21、漏极22同层的驱动信号线23是与源极21和漏极22同步形成的，为了使得后续步骤中传输信号线51和驱动信号线23能够实现电连接，在步骤S28和步骤S29之间还包括：对栅极绝缘层40对应于驱动信号线23的位置形成过孔(如图18所示)，从而使得与栅极50同层的传输信号线51可以和驱动信号线23通过过孔相连。其中，驱动信号线23也包括上下两部分(金属部和位于金属部上的欧姆接触残留部)，在栅极绝缘层40形成的过孔可以同时贯穿驱动信号线23的欧姆接触残留部，也可以仅贯穿栅极绝缘层40。
进一步地，在上述两种制作方法中，形成包括多个薄膜晶体管的源极21和漏极22的步骤之前，还包括：形成缓冲层90，如图10所示，以防止衬底基板10中的金属离子扩散至薄膜晶体管的有源层31中，从而减少有源层31产生的缺陷，并降低漏电流。其中，该缓冲层90的材料可以包括硅的氧化物(SiOx)、硅的氮化物(SiNx)、硅的氮氧化物(SiON)等中的任意一种形成的单层膜或任意多种形成的复合膜层。
作为本发明的另一方面，提供一种阵列基板，包括多个薄膜晶体管，如图9和图19所示，所述薄膜晶体管包括栅极50、有源层31、源极21和漏极22，形成有源层31的材料包括对非晶硅材料经过选择性激光退火得到的多晶硅材料，源极21和漏极22所在层位于有源层31所在层的下方，源极21包括源极金属部21a和设置在所述源极金属部21a上的源极欧姆接触部21b，漏极22包括漏极金属部22a和设置在漏极金属部22a上的漏极欧姆接触部22b，栅极50所在层位于有源层31的上方。
在阵列基板的制作过程中进行选择性激光退火工艺时，可以以源极21和漏极22作为对位标记图形对非晶硅半导体进行选择性激光退火；另外，源极21和漏极22与有源层31之间均能够形成欧姆接触，从而可以降低源极21、漏极22与有源层31之间的接触电阻，提高薄膜晶体管的开态电流；并且，由于在退火结晶时，晶粒是由下向上结晶的，越靠近有源层上方，缺陷越少，因此，当栅极50设置在有源层31上方时，有源层31与栅极50的界面的缺陷减少，以此界面作为沟道能够提高薄膜晶体管的稳定性。
其中，源极欧姆接触部21b和漏极欧姆接触部22b的材料均包括磷掺杂氢化非晶硅，其厚度可以在之间。
本发明提供的阵列基板的第一种结构如图10所示，所述阵列基板还包括：位于有源层31和栅极50之间的栅极绝缘层40、位于所述薄膜晶体管上方的钝化层60、位于钝化层60上的多个像素电极80，钝化层60和栅极绝缘层40上设置有对应于漏极22的过孔，多个像素电极80与多个薄膜晶体管一一对应，像素电极80通过所述过孔与相应的薄膜晶体管的漏极22相连。其中，像素电极80可以直接设置在钝化层60上，也可以在钝化层60上设置平坦化层70，平坦化层70上设置有过孔，且该过孔与钝化层60的过孔连通，如图10所示，像素电极80设置在平坦化层70上。
本发明提供的阵列基板的第二种结构如图19所示，所述阵列基板包括上述栅极50、源极21、漏极22和有源层31，所述阵列基板还包括多个像素电极80，多个像素电极70与多个薄膜晶体管一一对应，漏极22设置在相应地像素电极80上。所述阵列基板还包括与像素电极80同层的多个像素电极残留部81，源极21位于其中一个像素电极残留部81上，这样，在阵列基板的制作过程中，在制作源极21、漏极22和像素电极80时，可以只利用一张掩膜板进行一次曝光，从而简化了制作工艺，减少了掩膜板的使用，降低了生产成本，具体利用一次曝光制作源极21、漏极22和像素电极80的步骤在上文的实施方式中已经描述，这里不再赘述。
所述阵列基板的非显示区还设置有与源漏极同层设置的驱动信号线23、与栅极50同层设置的传输信号线51，驱动信号线23位于另一个像素电极残留部81上。通常，为了对阵列基板进行驱动，需要将传输信号线51与栅极50电连接、将传输信号线51与驱动信号线23电连接，为此，如图18和图19所示，栅极绝缘层40对应于驱动信号线23的位置形成有过孔，传输信号线51通过该过孔与驱动信号线23相连。和源极21结构相类似地，驱动信号线23也可以包括金属部和设置在金属部上的欧姆接触残留部，传输信号线51可以与驱动信号线的欧姆接触残留部相连，也可以与驱动信号线的金属部相连。
在阵列基板的第二种结构中，如图19所示，栅极50包括栅极金属部50a和位于栅极金属部50a上的防氧化部50b，从而防止在阵列基板的制作过程中栅极金属部50a的金属材料直接暴露在空气中发生氧化，以防止薄膜晶体管的性能受到影响。其中，防氧化部50b的材料包括金属氧化物，例如，氧化铟锡。
优选地，在上述两种结构的阵列基板中，有源层31包括对应于栅极50的中间区50b和位于中间区50b两侧的轻掺杂区50a，轻掺杂区50a的掺杂元素包括磷元素，轻掺杂区50a是向有源层31进行离子轻掺杂后形成的，从而减少薄膜晶体管的漏电流，改善薄膜晶体管的性能。
上述两种结构的阵列基板中还可以包括缓冲层90，如图10至图19所示，所述薄膜晶体管的源极21和漏极22设置在缓冲层90上，缓冲层90的设置可以防止衬底基板10中的金属离子扩散至薄膜晶体管的有源层31中，从而减少缺陷中心和减少漏电流。其中，缓冲层90的材料可以包括硅的氧化物(SiOx)、硅的氮化物(SiNx)、硅的氮氧化物(SiON)等中的任意一种形成的单层膜或任意多种形成的复合膜层。附图中仅在图10至图19中示意出了缓冲层90，应当理解的是，图1至图9中的阵列基板中也可以在薄膜晶体管的源极21和漏极22与衬底基板10之间设置缓冲层90。
作为本发明的第三个方面，提供一种显示面板，包括上述阵列基板。所述显示面板可以为液晶显示面板，即，还包括与阵列基板对盒的对盒基板和位于阵列基板与对盒基板之间的液晶层；所述显示面板还可以为有机电致发光显示面板，即，还包括有机发光单元。
作为本发明的第四个方面，提供一种显示装置，包括上述显示面板。
由于所述阵列基板中，薄膜晶体管形成顶栅结构，因此，容易设置厚度较小的源极欧姆接触部和漏极欧姆接触部来形成源漏极与有源层之间的欧姆接触，改善薄膜晶体管的性能，而顶栅结构的薄膜晶体管并不影响选择性激光退火工艺，另外还可以利用栅极作为掩膜进行轻掺杂工艺，降低漏电流，因此，和现有技术中底栅结构的薄膜晶体管相比，本发明中薄膜晶体管的性能相对提高，从而有利于提高显示面板和显示装置的分辨率，改善显示效果。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (19)

1.一种阵列基板的制作方法，其特征在于，包括：
形成包括多个薄膜晶体管的源极和漏极的图形，所述源极包括源极金属部和设置在所述源极金属部上的源极欧姆接触部，所述漏极包括漏极金属部和设置在所述漏极金属部上的漏极欧姆接触部；
形成非晶硅半导体层；
以各个所述薄膜晶体管的源极和漏极为对位标记，利用选择性激光退火工艺至少对所述非晶硅半导体层中位于各个所述薄膜晶体管的源极和漏极之间的部分进行退火，以使得退火区域的非晶硅形成为多晶硅；
进行构图工艺，以形成包括各个所述薄膜晶体管的有源层的图形，所述有源层位于所述退火区域内，且与相应的所述源极欧姆接触部和所述漏极欧姆接触部相连；
形成包括各个所述薄膜晶体管的栅极的图形。
2.根据权利要求1所述的制作方法，其特征在于，形成包括多个薄膜晶体管的源极和漏极的图形的步骤包括：
形成源漏金属层和欧姆接触材料层；
进行构图工艺，以形成包括多个薄膜晶体管的源极和漏极的图形。
3.根据权利要求1所述的制作方法，其特征在于，形成包括各个所述薄膜晶体管的有源层的图形的步骤和形成包括各个所述薄膜晶体管的栅极的图形的步骤之间还包括：形成栅极绝缘层；
形成包括各个所述薄膜晶体管的栅极的图形的步骤之后还包括：
形成钝化层；
形成贯穿所述钝化层和所述栅极绝缘层的过孔；
形成包括多个像素电极的图形，多个所述像素电极与多个薄膜晶体管一一对应，所述像素电极通过所述过孔与相应薄膜晶体管的漏极相连。
4.根据权利要求1所述的制作方法，其特征在于，形成包括多个薄膜晶体管的源极和漏极的图形的同时，还形成包括多个像素电极的图形，多个所述像素电极与多个薄膜晶体管一一对应，同时形成包括多个薄膜晶体管的源极和漏极的图形以及包括多个像素电极的图形步骤包括：
依次形成透明导电层、源漏金属层、欧姆接触材料层和光刻胶层；
对所述光刻胶层进行曝光并显影，以使得显影后，第一区域的光刻胶厚度大于第二区域的光刻胶厚度、第三区域的光刻胶被去除，其中，所述第一区域对应于所述包括多个薄膜晶体管的源极和漏极的图形所在区域，第二区域对应于所述包括多个像素电极的图形所在区域，所述第三区域为第一区域和第二区域以外的其他区域；
进行第一次刻蚀，以去除所述第三区域的透明导电层、源漏金属层和欧姆接触材料层，形成包括多个像素电极的图形；
对剩余的光刻胶进行灰化，以使所述第二区域的光刻胶被去除、所述第一区域的光刻胶保留一部分；
进行第二次刻蚀，以去除所述第二区域的源漏金属层和欧姆接触材料层，形成包括各个薄膜晶体管的源极和漏极图形，其中，所述漏极设置在相应的所述像素电极的表面。
5.根据权利要求4所述的制作方法，其特征在于，形成包括各个所述薄膜晶体管的栅极的图形的步骤包括：
依次形成栅极金属层和防氧化层；
对所述栅极金属层和所述防氧化层进行构图工艺，以形成包括各个所述薄膜晶体管的栅极的图形。
6.根据权利要求5所述的制作方法，其特征在于，所述防氧化层的材料包括金属氧化物。
7.根据权利要求2或4所述的制作方法，其特征在于，所述欧姆接触材料层包括磷掺杂氢化非晶硅层。
8.根据权利要求1至6中任意一项所述的制作方法，其特征在于，所述有源层的两端超出与该有源层对应的栅极的边缘，形成包括各个所述薄膜晶体管的栅极的图形的步骤之后还包括：
以所述栅极为掩膜，对所述有源层进行离子注入，以使所述有源层的超出相对应的栅极的部分形成轻掺杂区，注入的离子包括磷离子。
9.根据权利要求1至6中任意一项所述的制作方法，其特征在于，形成包括多个薄膜晶体管的源极和漏极的图形之前，还包括：
形成缓冲层。
10.一种阵列基板，包括多个薄膜晶体管，所述薄膜晶体管包括栅极、有源层、源极和漏极，其特征在于，形成所述有源层的材料包括对非晶硅材料经过选择性激光退火得到的多晶硅材料，所述源极和漏极所在层位于所述有源层所在层的下方，所述源极包括源极金属部和设置在所述源极金属部上的源极欧姆接触部，所述漏极包括漏极金属部和设置在所述漏极金属部上的漏极欧姆接触部，所述有源层与所述源极欧姆接触部和所述漏极欧姆接触部均相连，所述栅极位于所述有源层的上方。
11.根据权利要求10所述的阵列基板，其特征在于，所述源极欧姆接触部和所述漏极欧姆接触部的材料均包括磷掺杂氢化非晶硅。
12.根据权利要求10所述的阵列基板，其特征在于，所述阵列基板还包括：位于所述有源层和所述栅极之间的栅极绝缘层、位于所述薄膜晶体管上方的钝化层、位于所述钝化层上的多个像素电极，所述钝化层和所述栅极绝缘层上设置有对应于所述漏极的过孔，多个像素电极与多个所述薄膜晶体管一一对应，所述像素电极通过所述过孔与相应的薄膜晶体管的漏极相连。
13.根据权利要求10所述的阵列基板，其特征在于，所述阵列基板还包括多个像素电极，多个所述像素电极与多个所述薄膜晶体管一一对应，所述漏极设置在相应的所述像素电极上。
14.根据权利要求13所述的阵列基板，其特征在于，所述栅极包括栅极金属部和位于所述栅极金属部上的防氧化部。
15.根据权利要求14所述的阵列基板，其特征在于，所述防氧化部的材料包括金属氧化物。
16.根据权利要求10至15中任意一项所述的阵列基板，其特征在于，所述有源层包括对应于所述栅极的中间区和位于所述中间区两侧的轻掺杂区，所述轻掺杂区的掺杂元素包括磷元素。
17.根据权利要求10至15中任意一项所述的阵列基板，其特征在于，所述阵列基板还包括缓冲层，所述薄膜晶体管的源极和漏极设置在所述缓冲层上。
18.一种显示面板，其特征在于，包括权利要求10至17中任意一项所述的阵列基板。
19.一种显示装置，其特征在于，包括权利要求18所述的显示面板。
CN201610340899.0A 2016-05-19 2016-05-19 阵列基板及其制作方法、显示面板、显示装置 Pending CN105870135A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610340899.0A CN105870135A (zh) 2016-05-19 2016-05-19 阵列基板及其制作方法、显示面板、显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610340899.0A CN105870135A (zh) 2016-05-19 2016-05-19 阵列基板及其制作方法、显示面板、显示装置

Publications (1)

Publication Number Publication Date
CN105870135A true CN105870135A (zh) 2016-08-17

Family

ID=56634403

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610340899.0A Pending CN105870135A (zh) 2016-05-19 2016-05-19 阵列基板及其制作方法、显示面板、显示装置

Country Status (1)

Country Link
CN (1) CN105870135A (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106711155A (zh) * 2017-01-16 2017-05-24 京东方科技集团股份有限公司 一种阵列基板、显示面板及显示装置
CN107134432A (zh) * 2017-04-24 2017-09-05 惠科股份有限公司 一种阵列基板制程
CN109473399A (zh) * 2018-11-07 2019-03-15 京东方科技集团股份有限公司 显示基板制备方法
CN109891483A (zh) * 2016-10-19 2019-06-14 夏普株式会社 有源矩阵基板及其制造方法
WO2020010804A1 (zh) * 2018-07-12 2020-01-16 武汉华星光电半导体显示技术有限公司 薄膜晶体管结构及其制作方法与显示面板
CN110752235A (zh) * 2019-10-28 2020-02-04 合肥维信诺科技有限公司 阵列基板的制作方法及阵列基板
CN111403287A (zh) * 2020-03-24 2020-07-10 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板和显示装置
CN112820764A (zh) * 2021-01-15 2021-05-18 昆山国显光电有限公司 显示屏及显示屏的制备方法
CN114005881A (zh) * 2021-10-27 2022-02-01 云谷（固安）科技有限公司 薄膜晶体管及其制备方法、像素电路

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1813344A (zh) * 2003-06-27 2006-08-02 日本电气株式会社 薄膜晶体管、薄膜晶体管基板、电子设备及多晶半导体薄膜的制造方法
CN102637632A (zh) * 2011-06-10 2012-08-15 京东方科技集团股份有限公司 一种薄膜晶体管阵列的制作方法和薄膜晶体管阵列
CN102637636A (zh) * 2011-08-24 2012-08-15 京东方科技集团股份有限公司 有机薄膜晶体管阵列基板及其制作方法和显示装置
CN104992926A (zh) * 2015-07-24 2015-10-21 深圳市华星光电技术有限公司 Ltps阵列基板及其制造方法
CN105140234A (zh) * 2015-07-28 2015-12-09 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN105206618A (zh) * 2015-08-26 2015-12-30 京东方科技集团股份有限公司 一种阵列基板、显示面板、显示装置及制作方法
CN105576017A (zh) * 2015-12-15 2016-05-11 浙江大学 一种基于氧化锌薄膜的薄膜晶体管

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1813344A (zh) * 2003-06-27 2006-08-02 日本电气株式会社 薄膜晶体管、薄膜晶体管基板、电子设备及多晶半导体薄膜的制造方法
CN102637632A (zh) * 2011-06-10 2012-08-15 京东方科技集团股份有限公司 一种薄膜晶体管阵列的制作方法和薄膜晶体管阵列
CN102637636A (zh) * 2011-08-24 2012-08-15 京东方科技集团股份有限公司 有机薄膜晶体管阵列基板及其制作方法和显示装置
CN104992926A (zh) * 2015-07-24 2015-10-21 深圳市华星光电技术有限公司 Ltps阵列基板及其制造方法
CN105140234A (zh) * 2015-07-28 2015-12-09 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN105206618A (zh) * 2015-08-26 2015-12-30 京东方科技集团股份有限公司 一种阵列基板、显示面板、显示装置及制作方法
CN105576017A (zh) * 2015-12-15 2016-05-11 浙江大学 一种基于氧化锌薄膜的薄膜晶体管

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109891483A (zh) * 2016-10-19 2019-06-14 夏普株式会社 有源矩阵基板及其制造方法
CN106711155A (zh) * 2017-01-16 2017-05-24 京东方科技集团股份有限公司 一种阵列基板、显示面板及显示装置
CN107134432A (zh) * 2017-04-24 2017-09-05 惠科股份有限公司 一种阵列基板制程
WO2018196192A1 (zh) * 2017-04-24 2018-11-01 惠科股份有限公司 阵列基板制程和阵列基板
US10522571B2 (en) 2017-04-24 2019-12-31 HKC Corporation Limited Array substrate and method of manufacturing the same
WO2020010804A1 (zh) * 2018-07-12 2020-01-16 武汉华星光电半导体显示技术有限公司 薄膜晶体管结构及其制作方法与显示面板
CN109473399A (zh) * 2018-11-07 2019-03-15 京东方科技集团股份有限公司 显示基板制备方法
US11063069B2 (en) 2018-11-07 2021-07-13 Boe Technology Group Co., Ltd. Method for manufacturing display substrate
CN110752235A (zh) * 2019-10-28 2020-02-04 合肥维信诺科技有限公司 阵列基板的制作方法及阵列基板
CN111403287A (zh) * 2020-03-24 2020-07-10 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板和显示装置
CN111403287B (zh) * 2020-03-24 2023-12-22 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板和显示装置
CN112820764A (zh) * 2021-01-15 2021-05-18 昆山国显光电有限公司 显示屏及显示屏的制备方法
CN112820764B (zh) * 2021-01-15 2022-09-23 昆山国显光电有限公司 显示屏及显示屏的制备方法
CN114005881A (zh) * 2021-10-27 2022-02-01 云谷（固安）科技有限公司 薄膜晶体管及其制备方法、像素电路
CN114005881B (zh) * 2021-10-27 2023-04-18 云谷（固安）科技有限公司 薄膜晶体管及其制备方法、像素电路

Similar Documents

Publication Publication Date Title
CN105870135A (zh) 阵列基板及其制作方法、显示面板、显示装置
CN103472646B (zh) 一种阵列基板及其制备方法和显示装置
CN104022126B (zh) 一种阵列基板、其制作方法及显示装置
US7759178B2 (en) Thin film transistor substrate and fabrication thereof
US8426865B2 (en) Polycrystalline silicon thin film transistors with bridged-grain structures
CN105489552B (zh) Ltps阵列基板的制作方法
CN105470197B (zh) 低温多晶硅阵列基板的制作方法
CN105702623B (zh) Tft阵列基板的制作方法
WO2017020358A1 (zh) 低温多晶硅薄膜晶体管的制作方法及低温多晶硅薄膜晶体管
CN103839825A (zh) 一种低温多晶硅薄膜晶体管、阵列基板及其制作方法
TW554538B (en) TFT planar display panel structure and process for producing same
CN104900532A (zh) 一种薄膜晶体管及其制备方法、阵列基板、显示装置
JP2001203360A (ja) トップゲートセルフアラインポリシリコン薄膜トランジスタ、その製造方法、及びアレイ
CN100470764C (zh) 平面显示器的半导体结构及其制造方法
CN103745954B (zh) 显示装置、阵列基板及其制造方法
CN101644862A (zh) 显示装置及显示装置的制造方法
CN101740524B (zh) 薄膜晶体管阵列基板的制造方法
CN108198864A (zh) 薄膜晶体管及其制作方法、阵列基板和显示装置
US20040023446A1 (en) Method of manufacturing thin film transistor, method of manufacturing flat panel display, thin film transistor, and flat panel display
US20170133512A1 (en) Polycrystalline silicon thin-film transistor and method for manufacturing the same and display device
JPH10133233A (ja) アクティブマトリクス型表示回路およびその作製方法
CN207009438U (zh) 一种阵列基板及显示面板
CN102709284A (zh) 低温多晶硅薄膜晶体管阵列基板及其制作方法
CN110197851A (zh) 薄膜晶体管及其制造方法、阵列基板和电子装置
CN111668236A (zh) 阵列基板及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20160817

RJ01 Rejection of invention patent application after publication