CN105140234A - 阵列基板及其制造方法、显示装置 - Google Patents

阵列基板及其制造方法、显示装置 Download PDF

Info

Publication number
CN105140234A
CN105140234A CN201510451468.7A CN201510451468A CN105140234A CN 105140234 A CN105140234 A CN 105140234A CN 201510451468 A CN201510451468 A CN 201510451468A CN 105140234 A CN105140234 A CN 105140234A
Authority
CN
China
Prior art keywords
photoresist
district
layer
igzo
underlay substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510451468.7A
Other languages
English (en)
Other versions
CN105140234B (zh
Inventor
张方振
崔承镇
牛菁
孙双
吕志军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201510451468.7A priority Critical patent/CN105140234B/zh
Publication of CN105140234A publication Critical patent/CN105140234A/zh
Priority to PCT/CN2015/098203 priority patent/WO2017016152A1/zh
Priority to US15/310,182 priority patent/US10079250B2/en
Application granted granted Critical
Publication of CN105140234B publication Critical patent/CN105140234B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • H01L21/441—Deposition of conductive or insulating materials for electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明公开了一种阵列基板及其制造方法、显示装置，属于半导体技术领域。所述方法包括：在衬底基板上形成钝化层；在形成有所述钝化层的衬底基板上通过一次构图工艺形成接触层和像素电极，所述接触层与所述像素电极为同一透明导电材质。本发明解决了制造阵列基板的步骤较繁琐的问题，实现了简化制造阵列基板的步骤的效果，本发明用于阵列基板的制造。

Description

阵列基板及其制造方法、显示装置
技术领域
本发明涉及半导体领域，特别涉及一种阵列基板及其制造方法、显示装置。
背景技术
显示装置包括阵列基板，阵列基板包括衬底基板和设置在衬底基板上的薄膜晶体管(英文：ThinFilmTransistor；简称：TFT)结构，向该阵列基板上的TFT结构输入电信号，能够达到显示图像的效果。
TFT结构可以包括：有源层、源漏极金属图案、像素电极、钝化层、栅极金属图案和电极金属图案。其中，栅极金属图案和像素电极形成于钝化层上，电极金属图案形成于衬底基板上，栅极金属图案和电极金属图案均由铜制成，钝化层和衬底基板均由氧化硅制成。由于铜与氧化硅的粘附性较低，相关技术中，为了使栅极金属图案能够有效的粘附在钝化层上，以及电极金属图案能够有效的粘附在衬底基板上，在钝化层与衬底基板上依次形成与氧化硅、铜的粘附性均较强的材质层和金属层，并通过一次构图工艺形成栅极金属图案、电极金属图案、位于钝化层与栅极金属图案之间的接触层以及位于衬底基板与电极金属图案之间的接触层，该接触层的材质为与氧化硅、铜的粘附性均较强的材质。由于在钝化层与栅极金属图案之间形成有接触层，在衬底基板和电极金属图案之间形成有接触层，所以栅极金属图案能够有效粘附在钝化层上，以及电极金属图案能够有效的粘附在衬底基板上。
由于在制造阵列基板时，需要在钝化层和衬底基板上依次形成与氧化硅、铜的粘附性均较强的材质层和金属层，以便于在栅极金属图案之间、电极金属图案与衬底基板之间形成接触层，因此，制造阵列基板的步骤较繁琐。
发明内容
为了解决制造阵列基板的步骤较繁琐的问题，本发明提供了一种阵列基板及其制造方法、显示装置。所述技术方案如下：
第一方面，提供了一种阵列基板制造方法，所述方法包括：
在衬底基板上形成钝化层；
在形成有所述钝化层的衬底基板上通过一次构图工艺形成接触层和像素电极，所述接触层与所述像素电极为同一透明导电材质。
可选的，在衬底基板上形成钝化层之前，所述方法还包括：
在衬底基板上通过一次构图工艺形成有源层、公共电极和源漏极金属图案；
所述在衬底基板上形成钝化层，包括：
在形成有所述有源层、所述公共电极和所述源漏极金属图案的衬底基板上形成所述钝化层。
可选的，所述在衬底基板上通过一次构图工艺形成有源层、公共电极和源漏极金属图案，包括：
在所述衬底基板上依次形成铟镓锌氧化物IGZO材质层；
对所述IGZO材质层进行导体化工艺处理，形成导体化的IGZO材质层；
在形成有所述导体化的IGZO材质层的衬底基板上形成金属材质层；
对形成的导体化的IGZO材质层和金属材质层通过一次构图工艺，形成源漏极金属图案、由导体化的IGZO制成的初始源层以及由导体化的IGZO制成的公共电极；
对所述由导体化的IGZO制成的初始源层进行半导体化工艺处理，形成由半导体化的IGZO制成的有源层。
可选的，所述在形成有所述钝化层的衬底基板上通过一次构图工艺形成接触层和像素电极，包括：
在形成有所述钝化层的衬底基板上依次形成透明导电材质层、金属材质层和防氧化材质层；
对形成的透明导电材质层、金属材质层和防氧化材质层通过一次构图工艺分别形成接触层、像素电极、栅极金属图案、电极金属图案和防氧化层。
可选的，所述在衬底基板上通过一次构图工艺形成有源层、公共电极和源漏极金属图案，包括：
在所述衬底基板上依次形成铟镓锌氧化物IGZO材质层；
对所述IGZO材质层进行导体化工艺处理，形成导体化的IGZO材质层；
在形成有所述导体化的IGZO材质层的衬底基板上形成金属材质层；
在形成有所述金属材质层的衬底基板上形成光刻胶层；
采用多色掩膜板对形成有所述光刻胶层的衬底基板进行曝光、显影后，形成第一光刻胶图形，所述第一光刻胶图形包括：第一光刻胶区、第二光刻胶区、第三光刻胶区和第一光刻胶完全去除区，所述第一光刻胶区、所述第二光刻胶区、所述第三光刻胶区和所述第一光刻胶完全去除区的光刻胶的厚度依次减小，所述第一光刻胶区对应待形成的所述源漏极金属图案的区域，所述第二光刻胶区对应待形成的所述公共电极的区域，所述第三光刻胶区对应待形成的所述有源层的区域，所述第一光刻胶完全去除区对应其他区域；
采用刻蚀工艺，去除所述第一光刻胶完全去除区对应的导体化的IGZO材质层和金属材质层，形成由导体化的IGZO制成的初始源层，以及由导体化的IGZO制成的公共电极；
采用灰化工艺，去除所述第三光刻胶区的光刻胶；
采用刻蚀工艺，去除所述第三光刻胶区对应的金属材质层，形成所述源漏极金属图案；
对所述由导体化的IGZO制成的初始源层进行半导体化工艺处理，形成由半导体化的IGZO制成的有源层；
采用灰化工艺，去除所述第二光刻胶区的光刻胶；
采用刻蚀工艺，去除所述第二光刻胶区对应的金属材质层；
采用剥离工艺，去除所述第一光刻胶区的光刻胶。
可选的，所述对形成的透明导电材质层、金属材质层和防氧化材质层通过一次构图工艺分别形成接触层、像素电极、栅极金属图案、电极金属图案和防氧化层，包括：
在形成有所述防氧化材质层的衬底基板上形成光刻胶层；
采用多色掩膜板对形成有所述光刻胶层的衬底基板进行曝光、显影后，形成第二光刻胶图形，所述第二光刻胶图形包括：第四光刻胶区、第五光刻胶区和第二光刻胶完全去除区，所述第四光刻胶区、所述第五光刻胶区和所述第二光刻胶完全去除区的光刻胶的厚度依次减小，所述第四光刻胶区对应待形成的所述栅极金属图案的区域、所述电极金属图案的区域、所述接触层和所述防氧化层的区域，所述第五光刻胶区对应待形成的所述像素电极的区域，所述第二光刻胶完全去除区对应其他区域；
采用刻蚀工艺，去除所述第二光刻胶完全去除区对应的所述透明导电材质层、所述金属材质层和所述防氧化材质层；
采用灰化工艺，去除所述第五光刻胶区的光刻胶；
采用刻蚀工艺，去除所述第五光刻胶区对应的所述金属材质层和所述防氧化材质层；
采用剥离工艺，去除所述第四光刻胶区的光刻胶。
可选的，所述对所述IGZO材质层进行导体化工艺处理，包括：
对所述IGZO材质层进行加氢去氧工艺处理；
所述对所述由导体化的IGZO制成的初始源层进行半导体化工艺处理，包括：
对所述由导体化的IGZO制成的初始源层进行加氧工艺处理。
可选的，所述透明导电材质为氧化铟锡ITO或铟锌氧化物IZO。
第二方面，提供了一种阵列基板，所述阵列基板包括：
衬底基板；
所述衬底基板上形成有钝化层；
形成有所述钝化层的衬底基板上形成有接触层和像素电极，所述接触层与所述像素电极为同一透明导电材质。
可选的，所述衬底基板上形成有源层、公共电极和源漏极金属图案，其中，所述有源层和所述公共电极位于同一层；
形成有所述有源层、所述公共电极和所述源漏极金属图案的衬底基板上形成有所述钝化层。
可选的，所述有源层由半导体化的铟镓锌氧化物IGZO制成；
所述公共电极由导体化的IGZO制成；
所述有源层和所述公共电极位于同一层。
可选的，形成有所述钝化层的衬底基板上形成有接触层、像素电极、栅极金属图案、电极金属图案和防氧化层，其中，所述栅极金属图案和所述电极金属图案位于所述接触层的上方，所述防氧化层位于所述栅极金属图案和所述电极金属图案的上方。
可选的，所述透明导电材质为氧化铟锡ITO或铟锌氧化物IZO。
第三方面，提供了一种显示装置，所述显示装置包括第二方面所述的阵列基板。
本发明提供的阵列基板及其制造方法、显示装置中，采用同一透明导电材质同时形成像素电极和接触层，由于透明导电材质与金属、钝化层以及衬底基板的粘附性均较高，使得该透明导电材质能够作为接触层，在制造阵列基板时，仅需在钝化层上形成一层透明导电材质层，并采用一次构图工艺形成接触层和像素电极，且该像素电极与接触层的材质为同一透明导电材质，无需在钝化层和衬底基板上依次形成与氧化硅、铜的粘附性均较强的材质层和金属层，所以，简化了制造阵列基板的步骤。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本发明。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的一种阵列基板制造方法的方法流程图；
图2是本发明实施例提供的另一种阵列基板制造方法的方法流程图；
图2-1是本发明实施例提供的一种阵列基板的局部结构示意图；
图2-2是本发明实施例提供的另一种阵列基板的局部结构示意图；
图2-21是本发明实施例提供的第一种阵列基板形成过程示意图；
图2-22是本发明实施例提供的第二种阵列基板形成过程示意图；
图2-23是本发明实施例提供的第三种阵列基板形成过程示意图；
图2-24是本发明实施例提供的第四种阵列基板形成过程示意图；
图2-25是本发明实施例提供的第五种阵列基板形成过程示意图；
图2-26是本发明实施例提供的第六种阵列基板形成过程示意图；
图2-27是本发明实施例提供的第七种阵列基板形成过程示意图；
图2-28是本发明实施例提供的第八种阵列基板形成过程示意图；
图2-29是本发明实施例提供的第九种阵列基板形成过程示意图；
图2-3是本发明实施例提供的又一种阵列基板的局部结构示意图；
图2-4是本发明实施例提供的再一种阵列基板的局部结构示意图；
图2-5是本发明另一实施例提供的一种阵列基板的局部结构示意图；
图2-51是本发明实施例提供的第十种阵列基板形成过程示意图；
图2-52是本发明实施例提供的第十一种阵列基板形成过程示意图；
图2-53是本发明实施例提供的第十二种阵列基板形成过程示意图；
图2-54是本发明实施例提供的第十三种阵列基板形成过程示意图；
图2-55是本发明实施例提供的第十四种阵列基板形成过程示意图；
图3是本发明实施例提供的一种阵列基板的结构示意图；
图4是本发明实施例提供的另一种阵列基板的结构示意图。
通过上述附图，已示出本发明明确的实施例，后文中将有更详细的描述。这些附图和文字描述并不是为了通过任何方式限制本发明构思的范围，而是通过参考特定实施例为本领域技术人员说明本发明的概念。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。
如图1所示，本发明实施例提供了一种阵列基板制造方法，该阵列基板制造方法可以包括：
步骤101、在衬底基板上形成钝化层。
步骤102、在形成有钝化层的衬底基板上通过一次构图工艺形成接触层和像素电极，接触层与像素电极为同一透明导电材质。
综上所述，本发明实施例提供的阵列基板制造方法中，采用同一透明导电材质同时形成像素电极和接触层，由于透明导电材质与金属、钝化层以及衬底基板的粘附性均较高，使得该透明导电材质能够作为接触层，在制造阵列基板时，仅需在钝化层上形成一层透明导电材质层，并采用一次构图工艺形成接触层和像素电极，且该像素电极与接触层的材质为同一透明导电材质，无需在钝化层和衬底基板上依次形成与氧化硅、铜的粘附性均较强的材质层和金属层，所以，简化了制造阵列基板的步骤。
可选的，在步骤101之前，该阵列基板的制造方法还可以包括：在衬底基板上通过一次构图工艺形成有源层、公共电极和源漏极金属图案；
步骤101可以包括：在形成有有源层、公共电极和源漏极金属图案的衬底基板上形成钝化层。
在衬底基板上通过一次构图工艺形成有源层、公共电极和源漏极金属图案，可以包括：
在衬底基板上依次形成铟镓锌氧化物IGZO材质层；
对IGZO材质层进行导体化工艺处理，形成导体化的IGZO材质层；
在形成有导体化的IGZO材质层的衬底基板上形成金属材质层；
对形成的导体化的IGZO材质层和金属材质层通过一次构图工艺，形成源漏极金属图案、由导体化的IGZO制成的初始源层以及由导体化的IGZO制成的公共电极；
对由导体化的IGZO制成的初始源层进行半导体化工艺处理，形成由半导体化的IGZO制成的有源层。
可选的，步骤102可以包括：
在形成有钝化层的衬底基板上依次形成透明导电材质层、金属材质层和防氧化材质层；
对形成的透明导电材质层、金属材质层和防氧化材质层通过一次构图工艺分别形成接触层、像素电极、栅极金属图案、电极金属图案和防氧化层。
示例的，在衬底基板上通过一次构图工艺形成有源层、公共电极和源漏极金属图案，可以包括：
在衬底基板上依次形成铟镓锌氧化物IGZO材质层；
对IGZO材质层进行导体化工艺处理，形成导体化的IGZO材质层；
在形成有导体化的IGZO材质层的衬底基板上形成金属材质层；
在形成有金属材质层的衬底基板上形成光刻胶层；
采用多色掩膜板对形成有光刻胶层的衬底基板进行曝光、显影后，形成第一光刻胶图形，第一光刻胶图形包括：第一光刻胶区、第二光刻胶区、第三光刻胶区和第一光刻胶完全去除区，第一光刻胶区、第二光刻胶区、第三光刻胶区和第一光刻胶完全去除区的光刻胶的厚度依次减小，第一光刻胶区对应待形成的源漏极金属图案的区域，第二光刻胶区对应待形成的公共电极的区域，第三光刻胶区对应待形成的有源层的区域，第一光刻胶完全去除区对应其他区域；
采用刻蚀工艺，去除第一光刻胶完全去除区对应的导体化的IGZO材质层和金属材质层，形成由导体化的IGZO制成的初始源层，以及由导体化的IGZO制成的公共电极；
采用灰化工艺，去除第三光刻胶区的光刻胶；
采用刻蚀工艺，去除第三光刻胶区对应的金属材质层，形成源漏极金属图案；
对由导体化的IGZO制成的初始源层进行半导体化工艺处理，形成由半导体化的IGZO制成的有源层；
采用灰化工艺，去除第二光刻胶区的光刻胶；
采用刻蚀工艺，去除第二光刻胶区对应的金属材质层；
采用剥离工艺，去除第一光刻胶区的光刻胶。
示例的，对形成的透明导电材质层、金属材质层和防氧化材质层通过一次构图工艺分别形成接触层、像素电极、栅极金属图案、电极金属图案和防氧化层，包括：
在形成有防氧化材质层的衬底基板上形成光刻胶层；
采用多色掩膜板对形成有光刻胶层的衬底基板进行曝光、显影后，形成第二光刻胶图形，第二光刻胶图形包括：第四光刻胶区、第五光刻胶区和第二光刻胶完全去除区，第四光刻胶区、第五光刻胶区和第二光刻胶完全去除区的光刻胶的厚度依次减小，第四光刻胶区对应待形成的栅极金属图案的区域、电极金属图案的区域、接触层和防氧化层的区域，第五光刻胶区对应待形成的像素电极的区域，第二光刻胶完全去除区对应其他区域；
采用刻蚀工艺，去除第二光刻胶完全去除区对应的透明导电材质层、金属材质层和防氧化材质层；
采用灰化工艺，去除第五光刻胶区的光刻胶；
采用刻蚀工艺，去除第五光刻胶区对应的金属材质层和防氧化材质层；
采用剥离工艺，去除第四光刻胶区的光刻胶。
可选的，对IGZO材质层进行导体化工艺处理，包括：
对IGZO材质层进行加氢去氧工艺处理；
对由导体化的IGZO制成的初始源层进行半导体化工艺处理，包括：
对由导体化的IGZO制成的初始源层进行加氧工艺处理。
示例的，透明导电材质可以为氧化铟锡ITO或铟锌氧化物IZO。
综上所述，本发明实施例提供的阵列基板制造方法中，采用同一透明导电材质同时形成像素电极和接触层，由于透明导电材质与金属、钝化层以及衬底基板的粘附性均较高，使得该透明导电材质能够作为接触层，在制造阵列基板时，仅需在钝化层上形成一层透明导电材质层，并采用一次构图工艺形成接触层和像素电极，且该像素电极与接触层的材质为同一透明导电材质，无需在钝化层和衬底基板上依次形成与氧化硅、铜的粘附性均较强的材质层和金属层，所以，简化了制造阵列基板的步骤。
如图2-1所示，本发明实施例提供了一种阵列基板制造方法，该阵列基板制造方法可以包括：
步骤201、在衬底基板上通过一次构图工艺形成有源层、公共电极和源漏极金属图案。
如图2-2所示，可以通过一次构图工艺，在该衬底基板01上形成了由半导体化的IGZO制成的有源层02、由导体化的IGZO制成的公共电极03和源漏极金属图案04。由于有源层的材质为半导体化的IGZO，公共电极的材质为导体化的IGZO，且IGZO的迁移率较大，所以，由半导体化的IGZO制成的有源层和由导体化的IGZO制成的公共电极所构成的阵列基板的TFT特性较好。
具体的，该一次构图工艺可以包括：涂覆光刻胶、曝光工艺、刻蚀工艺、灰化工艺和剥离工艺，在衬底基板上形成有源层、公共电极和源漏极金属图案具体可以包括：
如图2-21所示，在衬底基板上形成IGZO材质层X，并对该IGZO材质层X进行导体化工艺处理，使得该衬底基板上的IGZO材质层X变为导体化的IGZO材质层X。示例的，在形成IGZO材质层时，可以通过涂覆、磁控溅射、热蒸发或者化学气相沉积等方法形成IGZO材质层，实际应用中，还可以其他方法形成IGZO材质层，本发明实施例在此不再赘述。可选的，对IGZO材质层进行导体化工艺处理可以包括：对IGZO材质层进行加氢去氧工艺处理，该加氢去氧工艺可以为向该IGZO材质层中掺杂氢离子，增加该IGZO材质层中自由电子的数目，从而增强该IGZO材质层的导电能力，形成导体化的IGZO材质层。
如图2-22所示，在形成有导体化的IGZO材质层X的衬底基板上形成金属材质层Y。优选的，该金属可以为铜，形成的金属材质层可以为铜材质层，需要说明的是，该金属还可以为除铜以外的其他金属，本发明实施例对此不作限定。
如图2-23所示，在形成有金属材质层Y的衬底基板上形成光刻胶层M，示例的，可以在形成有金属材质层Y的衬底基板上涂覆光刻胶层M。
如图2-24所示，采用多色掩膜板对形成有该光刻胶层的衬底基板进行曝光、显影后，形成第一光刻胶图形Z，该第一光刻胶图形Z可以包括：第一光刻胶区Z1、第二光刻胶区Z2、第三光刻胶区Z3和第一光刻胶完全去除区Z4，该第一光刻胶区Z1、该第二光刻胶区Z2、该第三光刻胶区Z3和该第一光刻胶完全去除区Z4的光刻胶的厚度依次减小，该第一光刻胶区Z1对应待形成的该源漏极金属图案的区域，该第二光刻胶区Z2对应待形成的该公共电极的区域，该第三光刻胶区Z3对应待形成的该有源层的区域，该第一光刻胶完全去除区Z4对应该其他区域。具体的，该多色掩模版上可以设置有多个不同透光度的区域，可以将该多色掩膜板覆盖在形成有光刻胶层M的衬底基板上，并用对该衬底基板和该多色掩膜板进行曝光，光线照射在该多色掩膜板上的不同透光度区域之后，可以使得该光刻胶层M受到不同的曝光程度，使得该光刻胶层M在被光照之后呈现不同的厚度，从而形成包括第一光刻胶Z1、第二光刻胶Z2、第三光刻胶Z3和第一光刻胶完全去除区Z4的第一光刻胶图形Z。
如图2-25所示，可以采用刻蚀工艺，去除该第一光刻胶完全去除区Z4对应的导体化的IGZO材质层X和金属材质层Y，形成由导体化的IGZO制成的初始源层，以及由导体化的IGZO制成的公共电极03。
如图2-26所示，可以采用灰化工艺，去除该第三光刻胶区Z3的光刻胶，需要说明的是，由于灰化是对所有的光刻胶进行灰化，且第一光刻胶区Z1与第二光刻胶区Z2的光刻胶的厚度大于第三光刻胶区Z3的光刻胶的厚度，所以在去除该第三光刻胶区Z3的光刻胶的同时，不会去除该第一光刻胶区Z1的光刻胶和第二光刻胶区Z2的光刻胶，且该第一光刻胶区Z1的光刻胶和第二光刻胶区Z2的光刻胶的厚度会相应减小。
如图2-27所示，可以采用刻蚀工艺，去除第三光刻胶区Z3对应的金属材质层Y，形成源漏极金属图案04。
然后对由导体化的IGZO制成的初始源层进行半导体化工艺处理，形成由半导体化的IGZO制成的有源层。需要说明的是，由于该源漏极金属图案和公共电极上均覆盖有光刻胶，因此，在对该由导体化的IGZO制成的初始源层进行半导体化工艺处理时，该光刻胶可以有效防止源漏极金属图案和公共电极的半导体化。可选的，对该由导体化的IGZO制成的初始源层进行半导体化工艺处理为由导体化的IGZO制成的初始源层进行加氧工艺处理，该加氧工艺可以为向该由导体化的IGZO制成的初始源层中掺杂氧离子，减少该由导体化的IGZO制成的初始源层中自由电子的数目，从而减弱该由导体化的IGZO制成的初始源层的导电能力，该加氧工艺还可以为笑气(一氧化二氮)处理、氧化退火等工艺，本发明实施例对此不作限定。
如图2-28所示，可以采用灰化工艺，去除第二光刻胶区Z2的光刻胶。需要说明的是，由于灰化是对所有的光刻胶进行灰化，且第二光刻胶区Z2的光刻胶的厚度小于第一光刻胶区Z1的光刻胶的厚度，所以在去除该第二光刻胶区Z2的光刻胶的同时，不会去除该第一光刻胶区Z1的光刻胶，且该第一光刻胶区Z1的光刻胶的厚度会相应减小。
如图2-29所示，可以采用刻蚀工艺，去除第二光刻胶区Z2对应的金属材质层Y。
最后，可以采用剥离工艺，去除第一光刻胶区Z1的光刻胶，得到如图2-2所示的结构。
一方面，相关技术中采用硅作为有源层，由于硅与金属之间的粘附性较差，源漏极金属图案无法有效的粘附在有源层上，为了使得源漏极金属图案有效的粘附在有源层上，通常在有源层与源漏极金属图案之间形成与硅和金属之间的粘附性均较强的接触层。本发明实施例中，由于该半导体氧化物与衬底基板和源漏极金属图案之间的粘附性均较强，所以无需在该有源层和源漏极金属图案之间形成接触层，因此简化了制造该阵列基板的步骤。另一方面，由于相关技术中有源层和公共电极的材质不同，所以分别通过两次构图工艺在该衬底基板上分别形成有源层和公共电极，本发明实施例中，由于该有源层和公共电极均采用半导体氧化物制成，所以在衬底基板上形成有源层和公共电极仅需要采用一次构图工艺即可，简化了制造该阵列基板的步骤。
步骤202、在形成有源层、公共电极和源漏极金属图案的衬底基板上形成钝化层。
如图2-3所示，在衬底基板01上形成由半导体化的IGZO制成的有源层02、由导体化的IGZO制成的公共电极03和源漏极金属图案04之后，可以在形成有有源层02、公共电极03和源漏极金属图案04的衬底基板01上形成钝化层05。
步骤203、在形成有钝化层的衬底基板上依次形成透明导电材质层、金属材质层和防氧化材质层。
可选的，如图2-4所示，在形成有钝化层05的衬底基板01上，可以依次形成透明导电材质层a、金属材质层b和防氧化材质层c，该透明导电材质可以为ITO(氧化铟锡)或IZO(铟锌氧化物)，该金属可以为铜，该防氧化材质可以为ITO或MoNb(钼铌)。可以通过涂覆、磁控溅射、热蒸发或者化学气相沉积等方法依次形成透明导电材质层a、金属材质层b和防氧化材质层c，实际应用中，还可以其他方法形成依次形成透明导电材质层a、金属材质层b和防氧化材质层c，本发明实施例在此不再赘述。
步骤204、对形成的透明导电材质层、金属材质层和防氧化材质层通过一次构图工艺分别形成接触层、像素电极、栅极金属图案、电极金属图案和防氧化层，其中，接触层与像素电极为同一透明导电材质。
示例的，如图2-5所示，可以对该透明导电材质层a、金属材质层b和防氧化材质层c进行一次构图工艺，在该衬底基板01上分别形成接触层、像素电极、栅极金属图案、电极金属图案和防氧化层。由于在衬底基板01上形成接触层06、栅极金属图案07、防氧化层08、透明电极09和电极金属图案10的过程中仅仅需要一次构图工艺，因此，减少了在衬底基板上形成接触层、透明电极、电极金属图案、栅极金属图案和防氧化层的过程所需的构图工艺的次数，简化了制造该阵列基板的步骤。
具体的，该一次构图工艺可以包括：涂覆光刻胶、曝光工艺、刻蚀工艺、灰化工艺和剥离工艺，对该透明导电材质层a、金属材质层b和防氧化材质层c进行一次构图工艺，分别形成接触层、像素电极、栅极金属图案、电极金属图案和防氧化层，具体可以包括：
如图2-51所示，在形成有该防氧化材质层c的衬底基板上形成光刻胶层M，示例的，可以在形成有该防氧化材质层c的衬底基板上涂覆光刻胶层M。
如图2-52所示，采用多色掩膜板对形成有该光刻胶层M的衬底基板进行曝光、显影后，形成第二光刻胶图形W，该第二光刻胶图形W可以包括：第四光刻胶区W1、第五光刻胶区W2和第二光刻胶完全去除区W3，第四光刻胶区W1、第五光刻胶区W2和第二光刻胶完全去除区W3的光刻胶的厚度依次减小，第四光刻胶区W1对应待形成的栅极金属图案07的区域、电极金属图案10的区域、接触层06和防氧化层08的区域，第五光刻胶区W2对应待形成的像素电极09的区域，第二光刻胶完全去除区W3对应其他区域。
如图2-53所示，可以采用刻蚀工艺，去除第二光刻胶完全去除区W3对应的透明导电材质层、金属材质层和防氧化材质层，形成栅极区、像素区和电极区，栅极区包括依次叠加的由透明导电材质制成的接触层06、由金属制成的栅极金属图案07、由防氧化材质制成的防氧化层08和第四光刻胶区W1中与栅极金属图案07的区域相对应的光刻胶，像素区包括依次叠加的像素电极09、第五光刻胶区W2对应的金属材质层、第五光刻胶区W2对应的防氧化材质层和第五光刻胶区W2的光刻胶，电极区包括依次叠加的由透明导电材质制成的接触层06、由金属制成的电极金属图案10、由防氧化材质制成的防氧化层08和第四光刻胶区W3中与电极金属图案10的区域相对应的光刻胶。
如图2-54所示，可以采用灰化工艺，去除第五光刻胶区W2的光刻胶。需要说明的是，由于灰化是对所有的光刻胶进行灰化，且第五光刻胶区W2的光刻胶的厚度小于第四光刻胶区W1的光刻胶的厚度，所以在去除该第五光刻胶区W2的光刻胶的同时，不会去除该第四光刻胶区W1的光刻胶。
如图2-55所示，可以采用刻蚀工艺，去除第五光刻胶区W2对应的金属材质层和防氧化材质层。
最后，采用剥离工艺，去除第四光刻胶区W1的光刻胶，得到如图2-5所示的结构。
由于透明导电材质与金属、钝化层以及衬底基板的粘附性均较高，该透明导电材质能够作为接触层，使用与像素电极的材质相同的透明导电材质制成该接触层，在制造阵列基板时，仅需在钝化层上形成一层透明导电材质层，并采用一次构图工艺形成接触层和像素电极，且该像素电极与接触层的材质为同一透明导电材质，无需在钝化层和衬底基板上依次形成与氧化硅、铜的粘附性均较强的材质层和金属层，所以，简化了制造阵列基板的步骤。由于该栅极金属图案和电极金属图案的材质为金属，且金属较容易氧化，所以，在该栅极金属图案和电极金属图案上形成有防氧化层，该防氧化层能够防止该栅极金属图案和电极金属图案氧化。
综上所述，本发明实施例提供的阵列基板制造方法中，采用同一透明导电材质同时形成像素电极和接触层，由于透明导电材质与金属、钝化层以及衬底基板的粘附性均较高，使得该透明导电材质能够作为接触层，在制造阵列基板时，仅需在钝化层上形成一层透明导电材质层，并采用一次构图工艺形成接触层和像素电极，且该像素电极与接触层的材质为同一透明导电材质，无需在钝化层和衬底基板上依次形成与氧化硅、铜的粘附性均较强的材质层和金属层，所以，简化了制造阵列基板的步骤。
如图3所示，本发明实施例提供了一种阵列基板0，该阵列基板0可以包括：衬底基板01，衬底基板01上形成有钝化层05，形成有钝化层05的衬底基板01上形成有接触层06和像素电极09，接触层06与像素电极09为同一透明导电材质。
综上所述，本发明实施例提供的阵列基板中，像素电极和接触层的材质为同一透明导电材质，由于透明导电材质与金属、钝化层以及衬底基板的粘附性均较高，使得该透明导电材质能够作为接触层，在制造阵列基板时，仅需在钝化层上形成一层透明导电材质层，并采用一次构图工艺形成接触层和像素电极，且该像素电极与接触层的材质为同一透明导电材质，无需在钝化层和衬底基板上依次形成与氧化硅、铜的粘附性均较强的材质层和金属层，所以，简化了制造阵列基板的步骤。
进一步的，图4为本发明实施例提供的另一种阵列基板0的结构示意图，如图4所示，衬底基板01上形成有源层02、公共电极03和源漏极金属图案04，形成有有源层02、公共电极03和源漏极金属图案04的衬底基板01上形成有钝化层05。
其中，有源层02由半导体化的IGZO制成；公共电极03由导体化的IGZO制成，且该有源层02和公共电极03位于同一层，该透明导电材质为ITO或IZO。由于有源层02的材质为半导体化的IGZO，公共电极03的材质为导体化的IGZO，且IGZO的迁移率较大，所以，由半导体化的IGZO制成的有源层02和由导体化的IGZO制成的公共电极03所构成的阵列基板0的TFT特性较好。
如图2-2所示，可以通过一次构图工艺，在该衬底基板01上形成了由半导体化的IGZO制成的有源层02、由导体化的IGZO制成的公共电极03和源漏极金属图案04。具体的，该一次构图工艺可以包括：涂覆光刻胶、曝光工艺、刻蚀工艺、灰化工艺和剥离工艺，在衬底基板上形成有源层、公共电极和源漏极金属图案具体可以包括：
如图2-21所示，在衬底基板上形成IGZO材质层X，并对该IGZO材质层X进行导体化工艺处理，使得该衬底基板上的IGZO材质层X变为导体化的IGZO材质层X。示例的，在形成IGZO材质层时，可以通过涂覆、磁控溅射、热蒸发或者化学气相沉积等方法形成IGZO材质层，实际应用中，还可以其他方法形成IGZO材质层，本发明实施例在此不再赘述。可选的，对IGZO材质层进行导体化工艺处理可以包括：对IGZO材质层进行加氢去氧工艺处理，该加氢去氧工艺可以为向该IGZO材质层中掺杂氢离子，增加该IGZO材质层中自由电子的数目，从而增强该IGZO材质层的导电能力，形成导体化的IGZO材质层。
如图2-22所示，在形成有导体化的IGZO材质层X的衬底基板上形成金属材质层Y。优选的，该金属可以为铜，形成的金属材质层可以为铜材质层，需要说明的是，该金属还可以为除铜以外的其他金属，本发明实施例对此不作限定。
如图2-23所示，在形成有金属材质层Y的衬底基板上形成光刻胶层M，示例的，可以在形成有金属材质层Y的衬底基板上涂覆光刻胶层M。
如图2-24所示，采用多色掩膜板对形成有该光刻胶层的衬底基板进行曝光、显影后，形成第一光刻胶图形Z，该第一光刻胶图形Z可以包括：第一光刻胶区Z1、第二光刻胶区Z2、第三光刻胶区Z3和第一光刻胶完全去除区Z4，该第一光刻胶区Z1、该第二光刻胶区Z2、该第三光刻胶区Z3和该第一光刻胶完全去除区Z4的光刻胶的厚度依次减小，该第一光刻胶区Z1对应待形成的该源漏极金属图案的区域，该第二光刻胶区Z2对应待形成的该公共电极的区域，该第三光刻胶区Z3对应待形成的该有源层的区域，该第一光刻胶完全去除区Z4对应该其他区域。具体的，该多色掩模版上可以设置有多个不同透光度的区域，可以将该多色掩膜板覆盖在形成有光刻胶层M的衬底基板上，并用对该衬底基板和该多色掩膜板进行曝光，光线照射在该多色掩膜板上的不同透光度区域之后，可以使得该光刻胶层M受到不同的曝光程度，使得该光刻胶层M在被光照之后呈现不同的厚度，从而形成包括第一光刻胶Z1、第二光刻胶Z2、第三光刻胶Z3和第一光刻胶完全去除区Z4的第一光刻胶图形Z。
如图2-25所示，可以采用刻蚀工艺，去除该第一光刻胶完全去除区Z4对应的导体化的IGZO材质层X和金属材质层Y，形成由导体化的IGZO制成的初始源层，以及由导体化的IGZO制成的公共电极03。
如图2-26所示，可以采用灰化工艺，去除该第三光刻胶区Z3的光刻胶，需要说明的是，由于灰化是对所有的光刻胶进行灰化，且第一光刻胶区Z1与第二光刻胶区Z2的光刻胶的厚度大于第三光刻胶区Z3的光刻胶的厚度，所以在去除该第三光刻胶区Z3的光刻胶的同时，不会去除该第一光刻胶区Z1的光刻胶和第二光刻胶区Z2的光刻胶，且该第一光刻胶区Z1的光刻胶和第二光刻胶区Z2的光刻胶的厚度会相应减小。
如图2-27所示，可以采用刻蚀工艺，去除第三光刻胶区Z3对应的金属材质层Y，形成源漏极金属图案04。
然后对由导体化的IGZO制成的初始源层进行半导体化工艺处理，形成由半导体化的IGZO制成的有源层。需要说明的是，由于该源漏极金属图案和公共电极上均覆盖有光刻胶，因此，在对该由导体化的IGZO制成的初始源层进行半导体化工艺处理时，该光刻胶可以有效防止源漏极金属图案和公共电极的半导体化。可选的，对该由导体化的IGZO制成的初始源层进行半导体化工艺处理为由导体化的IGZO制成的初始源层进行加氧工艺处理，该加氧工艺可以为向该由导体化的IGZO制成的初始源层中掺杂氧离子，减少该由导体化的IGZO制成的初始源层中自由电子的数目，从而减弱该由导体化的IGZO制成的初始源层的导电能力，该加氧工艺还可以为笑气(一氧化二氮)处理、氧化退火等工艺，本发明实施例对此不作限定。
如图2-28所示，可以采用灰化工艺，去除第二光刻胶区Z2的光刻胶。需要说明的是，由于灰化时是对所有的光刻胶进行灰化，且第二光刻胶区Z2的光刻胶的厚度小于第一光刻胶区Z1的光刻胶的厚度，所以在去除该第二光刻胶区Z2的光刻胶的同时，不会去除该第一光刻胶区Z1的光刻胶，且该第一光刻胶区Z1的光刻胶的厚度会相应减小。
如图2-29所示，可以采用刻蚀工艺，去除第二光刻胶区Z2对应的金属材质层Y。
最后，可以采用剥离工艺，去除第一光刻胶区Z1的光刻胶，得到如图2-2所示的结构。
如图2-3所示，在衬底基板01上形成由半导体化的IGZO制成的有源层02、由导体化的IGZO制成的公共电极03和源漏极金属图案04之后，可以在形成有有源层02、公共电极03和源漏极金属图案04的衬底基板01上通过一次构图工艺形成钝化层05。
一方面，相关技术中采用硅作为有源层，由于硅与金属之间的粘附性较差，源漏极金属图案无法有效的粘附在有源层上，为了使得源漏极金属图案有效的粘附在有源层上，通常在有源层与源漏极金属图案之间形成与硅和金属之间的粘附性均较强的接触层。本发明实施例中，由于该半导体氧化物与衬底基板01和源漏极金属图案04之间的粘附性均较强，所以无需在该有源层02和源漏极金属图案04之间形成接触层，因此简化了制造该阵列基板的步骤。另一方面，由于相关技术中有源层和公共电极的材质不同，所以分别通过两次构图工艺在该衬底基板上分别形成有源层和公共电极，本发明实施例中，由于该有源层02和公共电极03均采用半导体氧化物制成，所以在衬底基板01上形成有源层02和公共电极03仅需要采用一次构图工艺即可，减少了在衬底基板上形成有源层和公共电极时所需的构图工艺的次数，简化了制造该阵列基板的步骤。
形成有钝化层05的衬底基板01上形成有接触层06、像素电极09、栅极金属图案07、电极金属图案10和防氧化层08，其中，栅极金属图案07和电极金属图案10位于接触层06的上方，防氧化层08位于栅极金属图案07和电极金属图案10的上方。
可选的，如图2-4所示，在形成有钝化层05的衬底基板01上，可以依次形成透明导电材质层a、金属材质层b和防氧化材质层c，该透明导电材质可以为ITO(氧化铟锡)或IZO(铟锌氧化物)，该金属可以为铜，该防氧化材质可以为ITO或MoNb(钼铌)。可以通过涂覆、磁控溅射、热蒸发或者化学气相沉积等方法依次形成透明导电材质层a、金属材质层b和防氧化材质层c，实际应用中，还可以其他方法形成依次形成透明导电材质层a、金属材质层b和防氧化材质层c，本发明实施例在此不再赘述。
示例的，如图2-5所示，可以对该透明导电材质层a、金属材质层b和防氧化材质层c进行一次构图工艺，在该衬底基板01上形成接触层06、栅极金属图案07、防氧化层08、透明电极09和电极金属图案10。由于在衬底基板01上形成接触层06、栅极金属图案07、防氧化层08、透明电极09和电极金属图案10的过程中仅仅需要一次构图工艺，因此，减少了在衬底基板上形成接触层、透明电极、电极金属图案、栅极金属图案和防氧化层的过程所需的构图工艺的次数，简化了制造该阵列基板的步骤。
具体的，该一次构图工艺可以包括：涂覆光刻胶、曝光工艺、刻蚀工艺、灰化工艺和剥离工艺，对该透明导电材质层a、金属材质层b和防氧化材质层c进行一次构图工艺，分别形成接触层、像素电极、栅极金属图案、电极金属图案和防氧化层，具体可以包括：
如图2-51所示，在形成有该防氧化材质层c的衬底基板上形成光刻胶层M，示例的，可以在形成有该防氧化材质层c的衬底基板上涂覆光刻胶层M。
如图2-52所示，采用多色掩膜板对形成有该光刻胶层M的衬底基板进行曝光、显影后，形成第二光刻胶图形W，该第二光刻胶图形W可以包括：第四光刻胶区W1、第五光刻胶区W2和第二光刻胶完全去除区W3，第四光刻胶区W1、第五光刻胶区W2和第二光刻胶完全去除区W3的光刻胶的厚度依次减小，第四光刻胶区W1对应待形成的栅极金属图案07的区域、电极金属图案10的区域、接触层06和防氧化层08的区域，第五光刻胶区W2对应待形成的像素电极09的区域，第二光刻胶完全去除区W3对应其他区域。
如图2-53所示，可以采用刻蚀工艺，去除第二光刻胶完全去除区W3对应的透明导电材质层、金属材质层和防氧化材质层，形成栅极区、像素区和电极区，栅极区包括依次叠加的由透明导电材质制成的接触层06、由金属制成的栅极金属图案07、由防氧化材质制成的防氧化层08和第四光刻胶区W1中与栅极金属图案07的区域相对应的光刻胶，像素区包括依次叠加的像素电极09、第五光刻胶区W2对应的金属材质层、第五光刻胶区W2对应的防氧化材质层和第五光刻胶区W2的光刻胶，电极区包括依次叠加的由透明导电材质制成的接触层06、由金属制成的电极金属图案10、由防氧化材质制成的防氧化层08和第四光刻胶区W3中与电极金属图案10的区域相对应的光刻胶。
如图2-54所示，可以采用灰化工艺，去除第五光刻胶区W2的光刻胶。需要说明的是，由于灰化时是对所有的光刻胶进行灰化，且第五光刻胶区W2的光刻胶的厚度小于第四光刻胶区W1的光刻胶的厚度，所以在去除该第五光刻胶区W2的光刻胶的同时，不会去除该第四光刻胶区W1的光刻胶。
如图2-55所示，可以采用刻蚀工艺，去除第五光刻胶区W2对应的金属材质层和防氧化材质层。
最后，采用剥离工艺，去除第四光刻胶区W1的光刻胶，得到如图2-5所示的结构。
由于透明导电材质与金属、钝化层02以及衬底基板01的粘附性均较高，该透明导电材质能够作为接触层06，使用与像素电极09的材质相同的透明导电材质制成该接触层06，在制造阵列基板0时，仅需在钝化层02上形成一层透明导电材质层，并采用一次构图工艺形成接触层06和像素电极09，且该像素电极09与接触层06的材质为同一透明导电材质，无需在钝化层和衬底基板上依次形成与氧化硅、铜的粘附性均较强的材质层和金属层，所以，简化了制造阵列基板的步骤。由于该栅极金属图案07和电极金属图案10的材质为金属，且金属较容易氧化，所以，在该栅极金属图案07和电极金属图案10上形成有防氧化层08，该防氧化层08能够防止该栅极金属图案07和电极金属图案10氧化。
综上所述，本发明实施例提供的阵列基板中，像素电极和接触层的材质为同一透明导电材质，由于透明导电材质与金属、钝化层以及衬底基板的粘附性均较高，使得该透明导电材质能够作为接触层，在制造阵列基板时，仅需在钝化层上形成一层透明导电材质层，并采用一次构图工艺形成接触层和像素电极，且该像素电极与接触层的材质为同一透明导电材质，无需在钝化层和衬底基板上依次形成与氧化硅、铜的粘附性均较强的材质层和金属层，所以，简化了制造阵列基板的步骤。
本发明实施例提供了一种显示装置，该显示装置可以包括图3或图4所示的阵列基板0。
综上所述，本发明实施例提供的显示装置中，采用同一透明导电材质同时形成阵列基板的像素电极和接触层，由于透明导电材质与金属、钝化层以及衬底基板的粘附性均较高，使得该透明导电材质能够作为接触层，在制造阵列基板时，仅需在钝化层上形成一层透明导电材质层，并采用一次构图工艺形成接触层和像素电极，且该像素电极与接触层的材质为同一透明导电材质，无需在钝化层和衬底基板上依次形成与氧化硅、铜的粘附性均较强的材质层和金属层，所以，简化了制造阵列基板的步骤。
上述所有可选技术方案，可以采用任意结合形成本发明的可选实施例，在此不再一一赘述。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (14)

1.一种阵列基板制造方法，其特征在于，所述方法包括：
在衬底基板上形成钝化层；
在形成有所述钝化层的衬底基板上通过一次构图工艺形成接触层和像素电极，所述接触层与所述像素电极为同一透明导电材质。
2.根据权利要求1所述的阵列基板制造方法，其特征在于，在衬底基板上形成钝化层之前，所述方法还包括：
在衬底基板上通过一次构图工艺形成有源层、公共电极和源漏极金属图案；
所述在衬底基板上形成钝化层，包括：
在形成有所述有源层、所述公共电极和所述源漏极金属图案的衬底基板上形成所述钝化层。
3.根据权利要求2所述的阵列基板制造方法，其特征在于，所述在衬底基板上通过一次构图工艺形成有源层、公共电极和源漏极金属图案，包括：
在所述衬底基板上依次形成铟镓锌氧化物IGZO材质层；
对所述IGZO材质层进行导体化工艺处理，形成导体化的IGZO材质层；
在形成有所述导体化的IGZO材质层的衬底基板上形成金属材质层；
对形成的导体化的IGZO材质层和金属材质层通过一次构图工艺，形成源漏极金属图案、由导体化的IGZO制成的初始源层以及由导体化的IGZO制成的公共电极；
对所述由导体化的IGZO制成的初始源层进行半导体化工艺处理，形成由半导体化的IGZO制成的有源层。
4.根据权利要求1至3任一所述的阵列基板制造方法，其特征在于，所述在形成有所述钝化层的衬底基板上通过一次构图工艺形成接触层和像素电极，包括：
在形成有所述钝化层的衬底基板上依次形成透明导电材质层、金属材质层和防氧化材质层；
对形成的透明导电材质层、金属材质层和防氧化材质层通过一次构图工艺分别形成接触层、像素电极、栅极金属图案、电极金属图案和防氧化层。
5.根据权利要求2所述的阵列基板制造方法，其特征在于，所述在衬底基板上通过一次构图工艺形成有源层、公共电极和源漏极金属图案，包括：
在所述衬底基板上依次形成铟镓锌氧化物IGZO材质层；
对所述IGZO材质层进行导体化工艺处理，形成导体化的IGZO材质层；
在形成有所述导体化的IGZO材质层的衬底基板上形成金属材质层；
在形成有所述金属材质层的衬底基板上形成光刻胶层；
采用多色掩膜板对形成有所述光刻胶层的衬底基板进行曝光、显影后，形成第一光刻胶图形，所述第一光刻胶图形包括：第一光刻胶区、第二光刻胶区、第三光刻胶区和第一光刻胶完全去除区，所述第一光刻胶区、所述第二光刻胶区、所述第三光刻胶区和所述第一光刻胶完全去除区的光刻胶的厚度依次减小，所述第一光刻胶区对应待形成的所述源漏极金属图案的区域，所述第二光刻胶区对应待形成的所述公共电极的区域，所述第三光刻胶区对应待形成的所述有源层的区域，所述第一光刻胶完全去除区对应其他区域；
采用刻蚀工艺，去除所述第一光刻胶完全去除区对应的导体化的IGZO材质层和金属材质层，形成由导体化的IGZO制成的初始源层，以及由导体化的IGZO制成的公共电极；
采用灰化工艺，去除所述第三光刻胶区的光刻胶；
采用刻蚀工艺，去除所述第三光刻胶区对应的金属材质层，形成所述源漏极金属图案；
对所述由导体化的IGZO制成的初始源层进行半导体化工艺处理，形成由半导体化的IGZO制成的有源层；
采用灰化工艺，去除所述第二光刻胶区的光刻胶；
采用刻蚀工艺，去除所述第二光刻胶区对应的金属材质层；
采用剥离工艺，去除所述第一光刻胶区的光刻胶。
6.根据权利要求4所述的阵列基板制造方法，其特征在于，所述对形成的透明导电材质层、金属材质层和防氧化材质层通过一次构图工艺分别形成接触层、像素电极、栅极金属图案、电极金属图案和防氧化层，包括：
在形成有所述防氧化材质层的衬底基板上形成光刻胶层；
采用多色掩膜板对形成有所述光刻胶层的衬底基板进行曝光、显影后，形成第二光刻胶图形，所述第二光刻胶图形包括：第四光刻胶区、第五光刻胶区和第二光刻胶完全去除区，所述第四光刻胶区、所述第五光刻胶区和所述第二光刻胶完全去除区的光刻胶的厚度依次减小，所述第四光刻胶区对应待形成的所述栅极金属图案的区域、所述电极金属图案的区域、所述接触层和所述防氧化层的区域，所述第五光刻胶区对应待形成的所述像素电极的区域，所述第二光刻胶完全去除区对应其他区域；
采用刻蚀工艺，去除所述第二光刻胶完全去除区对应的所述透明导电材质层、所述金属材质层和所述防氧化材质层；
采用灰化工艺，去除所述第五光刻胶区的光刻胶；
采用刻蚀工艺，去除所述第五光刻胶区对应的所述金属材质层和所述防氧化材质层；
采用剥离工艺，去除所述第四光刻胶区的光刻胶。
7.根据权利要求3或5所述的阵列基板制造方法，其特征在于，
所述对所述IGZO材质层进行导体化工艺处理，包括：
对所述IGZO材质层进行加氢去氧工艺处理；
所述对所述由导体化的IGZO制成的初始源层进行半导体化工艺处理，包括：
对所述由导体化的IGZO制成的初始源层进行加氧工艺处理。
8.根据权利要求1所述的阵列基板制造方法，其特征在于，
所述透明导电材质为氧化铟锡ITO或铟锌氧化物IZO。
9.一种阵列基板，其特征在于，所述阵列基板包括：
衬底基板；
所述衬底基板上形成有钝化层；
形成有所述钝化层的衬底基板上形成有接触层和像素电极，所述接触层与所述像素电极为同一透明导电材质。
10.根据权利要求9所述的阵列基板，其特征在于，
所述衬底基板上形成有源层、公共电极和源漏极金属图案，其中，所述有源层和所述公共电极位于同一层；
形成有所述有源层、所述公共电极和所述源漏极金属图案的衬底基板上形成有所述钝化层。
11.根据权利要求10所述的阵列基板，其特征在于，
所述有源层由半导体化的铟镓锌氧化物IGZO制成；
所述公共电极由导体化的IGZO制成；
所述有源层和所述公共电极位于同一层。
12.根据权利要求9至11任一所述的阵列基板，其特征在于，
形成有所述钝化层的衬底基板上形成有接触层、像素电极、栅极金属图案、电极金属图案和防氧化层，其中，所述栅极金属图案和所述电极金属图案位于所述接触层的上方，所述防氧化层位于所述栅极金属图案和所述电极金属图案的上方。
13.根据权利要求9所述的阵列基板，其特征在于，
所述透明导电材质为氧化铟锡ITO或铟锌氧化物IZO。
14.一种显示装置，其特征在于，所述显示装置包括权利要求9至13任一所述的阵列基板。
CN201510451468.7A 2015-07-28 2015-07-28 阵列基板及其制造方法、显示装置 Active CN105140234B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201510451468.7A CN105140234B (zh) 2015-07-28 2015-07-28 阵列基板及其制造方法、显示装置
PCT/CN2015/098203 WO2017016152A1 (zh) 2015-07-28 2015-12-22 阵列基板及其制造方法、显示装置
US15/310,182 US10079250B2 (en) 2015-07-28 2015-12-22 Array substrate, its manufacturing method, and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510451468.7A CN105140234B (zh) 2015-07-28 2015-07-28 阵列基板及其制造方法、显示装置

Publications (2)

Publication Number Publication Date
CN105140234A true CN105140234A (zh) 2015-12-09
CN105140234B CN105140234B (zh) 2018-03-27

Family

ID=54725525

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510451468.7A Active CN105140234B (zh) 2015-07-28 2015-07-28 阵列基板及其制造方法、显示装置

Country Status (3)

Country Link
US (1) US10079250B2 (zh)
CN (1) CN105140234B (zh)
WO (1) WO2017016152A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105720012A (zh) * 2016-02-18 2016-06-29 深圳市华星光电技术有限公司 双栅极tft阵列基板及制作方法
CN105870135A (zh) * 2016-05-19 2016-08-17 京东方科技集团股份有限公司 阵列基板及其制作方法、显示面板、显示装置
WO2017016152A1 (zh) * 2015-07-28 2017-02-02 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
WO2022141140A1 (zh) * 2020-12-28 2022-07-07 深圳市华星光电半导体显示技术有限公司 阵列基板制备方法、阵列基板及显示装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10615194B2 (en) * 2017-06-05 2020-04-07 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd Array substrates, manufacturing methods thereof, and liquid crystal display (LCD) panels

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100019019A (ko) * 2008-08-08 2010-02-18 엘지디스플레이 주식회사 유기전계 발광소자용 기판 및 이의 제조 방법
CN102654698A (zh) * 2011-06-15 2012-09-05 京东方科技集团股份有限公司 液晶显示器阵列基板及其制造方法、液晶显示器
CN103018977A (zh) * 2012-12-14 2013-04-03 京东方科技集团股份有限公司 一种阵列基板及其制造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101630098B (zh) * 2008-07-18 2010-12-08 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
CN101770121B (zh) * 2008-12-26 2012-11-21 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
KR101714026B1 (ko) * 2010-07-02 2017-03-09 삼성디스플레이 주식회사 유기 발광 디스플레이 장치 및 그 제조 방법
CN102693938B (zh) * 2011-04-15 2014-06-18 京东方科技集团股份有限公司 薄膜晶体管液晶显示器、阵列基板及其制造方法
CN104576523A (zh) 2013-10-16 2015-04-29 北京京东方光电科技有限公司 一种阵列基板及其制作方法和显示装置
JP6238712B2 (ja) * 2013-12-05 2017-11-29 三菱電機株式会社 薄膜トランジスタ基板およびその製造方法
CN103715137B (zh) * 2013-12-26 2018-02-06 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN105140234B (zh) * 2015-07-28 2018-03-27 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100019019A (ko) * 2008-08-08 2010-02-18 엘지디스플레이 주식회사 유기전계 발광소자용 기판 및 이의 제조 방법
CN102654698A (zh) * 2011-06-15 2012-09-05 京东方科技集团股份有限公司 液晶显示器阵列基板及其制造方法、液晶显示器
CN103018977A (zh) * 2012-12-14 2013-04-03 京东方科技集团股份有限公司 一种阵列基板及其制造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017016152A1 (zh) * 2015-07-28 2017-02-02 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
US10079250B2 (en) 2015-07-28 2018-09-18 Boe Technology Group Co., Ltd. Array substrate, its manufacturing method, and display device
CN105720012A (zh) * 2016-02-18 2016-06-29 深圳市华星光电技术有限公司 双栅极tft阵列基板及制作方法
CN105870135A (zh) * 2016-05-19 2016-08-17 京东方科技集团股份有限公司 阵列基板及其制作方法、显示面板、显示装置
WO2022141140A1 (zh) * 2020-12-28 2022-07-07 深圳市华星光电半导体显示技术有限公司 阵列基板制备方法、阵列基板及显示装置

Also Published As

Publication number Publication date
US10079250B2 (en) 2018-09-18
WO2017016152A1 (zh) 2017-02-02
US20170271374A1 (en) 2017-09-21
CN105140234B (zh) 2018-03-27

Similar Documents

Publication Publication Date Title
CN102646632B (zh) 阵列基板及其制作方法和显示装置
US9761616B2 (en) Manufacturing method of array substrate with reduced number of patterning processes array substrate and display device
US9455324B2 (en) Thin film transistor and method of fabricating the same, array substrate and method of fabricating the same, and display device
CN104576542B (zh) 阵列基板及其制作方法、显示装置
US20190181161A1 (en) Array substrate and preparation method therefor, and display device
CN105140234A (zh) 阵列基板及其制造方法、显示装置
US10566458B2 (en) Array substrate and method for manufacturing the same
WO2017008497A1 (zh) 氧化物薄膜晶体管的制备方法
CN106847704B (zh) 对金属层表面粗糙化处理的方法、薄膜晶体管及制作方法
US11961848B2 (en) Display substrate and manufacturing method therefor, and display device
WO2019109712A1 (zh) 阵列基板及制作方法、显示面板、显示装置
WO2018113214A1 (zh) 薄膜晶体管及其制作方法、显示基板、显示装置
WO2013127202A1 (zh) 阵列基板的制造方法及阵列基板、显示器
CN107369715A (zh) 一种薄膜晶体管的制造方法
US20140080254A1 (en) Fabricating Method Of Thin Film Transistor, Fabricating Method Of Array Substrate And Display Device
EP2757589A2 (en) Methods for fabricating a thin film transistor and an array substrate
CN103227148A (zh) 一种阵列基板制备方法及阵列基板和显示装置
CN106920753B (zh) 薄膜晶体管及其制作方法、阵列基板和显示器
US20200194572A1 (en) ARRAY SUBSTRATE AND METHOD FOR MANUFACTURING ARRAY SUBSTRATE (As Amended)
TW201627738A (zh) 畫素結構的製作方法
CN111463252A (zh) 一种显示面板及其制备方法、显示装置
CN107425077B (zh) 薄膜晶体管及其制作方法、显示装置
CN108493197A (zh) 顶栅型阵列基板制备工艺
TWI459447B (zh) 顯示面板及其製作方法
US10714512B2 (en) Thin film transistor, method for fabricating the same, and display device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant