CN101770121B - Tft-lcd阵列基板及其制造方法 - Google Patents
Tft-lcd阵列基板及其制造方法 Download PDFInfo
- Publication number
- CN101770121B CN101770121B CN 200810241197 CN200810241197A CN101770121B CN 101770121 B CN101770121 B CN 101770121B CN 200810241197 CN200810241197 CN 200810241197 CN 200810241197 A CN200810241197 A CN 200810241197A CN 101770121 B CN101770121 B CN 101770121B
- Authority
- CN
- China
- Prior art keywords
- zone
- photoresist
- tft
- film
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 36
- 239000010409 thin film Substances 0.000 title claims abstract description 29
- 239000000758 substrate Substances 0.000 title claims abstract description 24
- 239000004973 liquid crystal related substance Substances 0.000 title abstract description 3
- 239000000203 mixture Substances 0.000 claims abstract description 51
- 239000004065 semiconductor Substances 0.000 claims abstract description 43
- 230000004888 barrier function Effects 0.000 claims abstract description 28
- 238000002161 passivation Methods 0.000 claims abstract description 17
- 239000010408 film Substances 0.000 claims description 64
- 229920002120 photoresistant polymer Polymers 0.000 claims description 55
- 238000005516 engineering process Methods 0.000 claims description 47
- 230000000452 restraining effect Effects 0.000 claims description 24
- 238000005530 etching Methods 0.000 claims description 19
- 238000004380 ashing Methods 0.000 claims description 9
- 230000015572 biosynthetic process Effects 0.000 claims description 9
- 230000008021 deposition Effects 0.000 claims description 4
- 238000004062 sedimentation Methods 0.000 claims description 3
- 238000000034 method Methods 0.000 abstract description 17
- 238000000151 deposition Methods 0.000 abstract description 6
- 229910052751 metal Inorganic materials 0.000 abstract description 6
- 239000002184 metal Substances 0.000 abstract description 6
- 239000007789 gas Substances 0.000 description 12
- 238000003384 imaging method Methods 0.000 description 6
- 239000000463 material Substances 0.000 description 4
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000014759 maintenance of location Effects 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 238000012827 research and development Methods 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- 238000002207 thermal evaporation Methods 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- MRNHPUHPBOKKQT-UHFFFAOYSA-N indium;tin;hydrate Chemical compound O.[In].[Sn] MRNHPUHPBOKKQT-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明涉及一种TFT-LCD阵列基板及其制造方法，其中方法包括：步骤1、在基板上沉积一层栅金属薄膜，通过第一次构图工艺形成栅电极和栅线的图形；步骤2、在完成步骤1的基板上沉积栅绝缘薄膜、半导体薄膜和阻挡薄膜，通过第二次构图工艺形成半导体层和阻挡层的图形，该阻挡层用于阻止半导体层被刻蚀；步骤3、在完成步骤2的基板上沉积欧姆接触薄膜、透明导电薄膜、源漏金属薄膜和钝化薄膜，通过第三次构图工艺形成源电极、漏电极、TFT沟道、数据线、像素电极和钝化层的图形。本发明采用三次构图工艺，通过在半导体层和欧姆接触层之间夹设阻挡层，能够减小半导体层的厚度，减小TFT的关态电流，提高TFT的性能。
Description
技术领域
本发明涉及一种薄膜晶体管液晶显示器制造方法，尤其是一种薄膜晶体管液晶显示器(Thin Film Transistor Liquid Crystal Display，简称TFT-LCD)阵列基板及其制造方法。
背景技术
TFT-LCD具有体积小、功耗低、无辐射等特点，在当前的平板显示器市场占据了主导地位。对于TFT-LCD来说，阵列基板结构以及制造工艺决定了其产品性能、成品率和价格。
为了有效地降低TFT-LCD的价格、提高成品率，TFT-LCD阵列基板结构的制造工艺逐步得到简化，从开始的七次构图(7mask)工艺已经发展到目前基于狭缝光刻技术的四次构图(4mask)工艺。
现有技术中四次构图工艺采用灰色调或半色调掩模板，通过一次构图工艺完成有源层、数据线、源电极、漏电极和TFT沟道区域图形的制作。其工艺过程具体为：首先，通过第一次构图工艺形成栅线和栅电极；随后在形成有栅线和栅电极的基板上连续沉积栅绝缘薄膜、半导体薄膜、掺杂半导体薄膜和源漏金属薄膜；接着进行采用狭缝光刻技术的第二次构图工艺，利用灰色调或半色调掩模板，通过湿法刻蚀、多步刻蚀(半导体层刻蚀→灰化→干法刻蚀→掺杂半导体层刻蚀)形成数据线、有源层、源漏电极和TFT沟道图形；然后沉积钝化薄膜，通过第三次构图工艺在钝化层上形成过孔；最后沉积透明导电薄膜，通过第四次构图工艺形成像素电极。
现有技术四次构图工艺中存在如下的问题：在干法刻蚀欧姆接触层时，为了保证完全刻蚀掉TFT沟道区域的欧姆接触层，同时考虑到沉积薄膜的均一性和刻蚀均一性的要求，一般都要过刻，即需要刻蚀掉一部分半导体层，因此半导体层需要做得比较厚，厚度一般为100-300nm；TFT的关态电流为 其中q为电子的电荷量，n为电子密度，p为空穴密度，μe为电子迁移率，μp为空穴迁移率，W为TFT沟道的宽度，L为TFT沟道的长度，ds为TFT沟道处有源层的厚度，Vds为源电极和漏电极之间的电势，由上述公知可知，随着有源层厚度的增加，TFT的关态电流增大，缩短了TFT像素电极电荷的保持时间，直接影响了TFT的性能。此外，增加半导体层的厚度，还会增加欧姆接触层与TFT沟道之间的接触电阻，从而降低了迁移率。
发明内容
本发明的目的在于提供一种TFT-LCD阵列基板及其制造方法，克服现有技术四次构图工艺中半导体层较厚造成的TFT关态电流过大，像素电极电荷保持时间变短，影响TFT的性能的缺陷。
为了实现上述目的，本发明提供了一种TFT-LCD阵列基板，包括栅线和数据线，栅线和数据线限定的像素区域内形成有像素电极和薄膜晶体管，其中，所述薄膜晶体管中的半导体层与欧姆接触层之间设置有阻止半导体层被刻蚀的阻挡层。
为了实现上述目的，本发明还提供了一种TFT-LCD阵列基板制造方法，包括：
步骤1、在基板上沉积一层栅金属薄膜，通过第一次构图工艺形成栅电极和栅线的图形；
步骤2、在完成步骤1的基板上沉积栅绝缘薄膜、半导体薄膜和阻挡薄膜，通过第二次构图工艺形成半导体层和阻挡层的图形，该阻挡层用于阻止半导体层被刻蚀；
步骤3、在完成步骤2的基板上沉积欧姆接触薄膜、透明导电薄膜、源漏金属薄膜和钝化薄膜，通过第三次构图工艺形成源电极、漏电极、沟道、数据线、像素电极和钝化层的图形。
本发明提供的TFT-LCD阵列基板及其制造方法，通过三次构图工艺，在半导体层和欧姆接触层之间夹设形成一层阻挡层，该阻挡层能够保护TFT沟道部分的半导体层在刻蚀时不会被刻蚀掉，从而可以减小半导体层的厚度，减小TFT的关态电流，延长像素电极电荷保持的时间，提高TFT性能。并且，与现有技术中四次构图工艺相比，减少了一次构图工艺，能够减少研发和生成成本，提高生产效率。
下面通过附图和实施例，对本发明的技术方案做进一步的详细描述。
附图说明
图1所示为本发明TFT-LCD阵列基板制造方法流程图；
图2a所示为本发明TFT-LCD阵列基板制造方法第一次构图工艺后的平面图；
图2b为图2a中A-A向截面图；
图3a所示为本发明TFT-LCD阵列基板制造方法第二次构图工艺中通过半色调或灰色调掩模板曝光显影之后的TFT的截面图；
图3b所示为本发明TFT-LCD阵列基板制造方法第二次构图工艺中通过第一次刻蚀之后的截面图；
图3c所示本发明TFT-LCD阵列基板制造方法第二次构图工艺中对光刻胶进行灰化后的截面图；
图3d所示为本发明TFT-LCD阵列基板制造方法第二次构图工艺后的平面图；
图3e所示为图3d中B-B向截面图；
图4a所示为本发明TFT-LCD阵列基板制造方法第三次构图工艺中通过半色调或灰色调掩模板曝光显影之后的TFT的截面图；
图4b所示为本发明TFT-LCD阵列基板制造方法第三次构图工艺中通过第一次刻蚀之后的TFT的截面图；
图4c所示为本发明TFT-LCD阵列基板制造方法第三次构图工艺中对光刻胶进行灰化后的截面图；
图4d所示为本发明TFT-LCD阵列基板制造方法第三次构图工艺后的平面图；
图4e所示为图4d中C-C向截面图。
具体实施方式
如图1所示为本发明TFT-LCD阵列基板制造方法流程图，包括：
步骤1、在基板上沉积一层栅金属薄膜，通过第一次构图工艺形成栅电极和栅线的图形；
步骤2、在完成步骤1的基板上沉积栅绝缘薄膜、半导体薄膜和阻挡薄膜，通过第二次构图工艺形成半导体层和阻挡层的图形，该阻挡层用于阻止半导体层被刻蚀；
步骤3、在完成步骤2的基板上沉积欧姆接触薄膜、透明导电薄膜、源漏金属薄膜和钝化薄膜，通过第三次构图工艺形成源电极、漏电极、沟道、数据线、像素电极和钝化层的图形。
下面详细介绍各个步骤的具体实现过程。
如图2a所示为本发明TFT-LCD阵列基板制造方法第一次构图工艺后的平面图，图2b为图2a中A-A向截面图。步骤1中，首先，在透明基板1上采用溅射或热蒸发的方法沉积厚度为50-400nm的栅金属薄膜。透明基板1可以是玻璃或石英，栅金属薄膜的材料可以是Cr、W、Ti、Ta、Mo、Al、Cu等金属或合金，也可以是多层金属。通过第一次构图工艺对栅金属薄膜进行刻蚀，在基板1上形成栅电极2a和栅线2b的图形。
步骤2中，在完成步骤1的基板上，通过等离子体增强化学气相沉积(简称PECVD)方法连续沉积厚度为100-400nm的栅绝缘薄膜3、厚度为40-100nm的半导体薄膜4以及厚度为100-300nm的阻挡薄膜5，栅绝缘薄膜3和阻挡薄膜5的材料可以选用氮化物SiNx或者氧氮化合物SiOxNx，或者可以选用氮化物SiNx和氧氮化合物SiOxNx的复合物，对应的反应气体可以为SiH4、NH3、N2的混合气体或SiH2Cl2、NH3、N2的混合气体，半导体薄膜4沉积对应的反应气体可为SiH4、H2的混合气体或SiH2Cl2、H2的混合气体。
然后涂敷一层光刻胶10，采用半色调或灰色调掩模板对光刻胶10进行曝光显影，如图3a所示为本发明TFT-LCD阵列基板制造方法第二次构图工艺中通过半色调或灰色调掩模板曝光显影之后的TFT的截面图，图3a中，区域WP为无光刻胶区域，区域HP为部分保留光刻胶区域，区域NP为完全保留光刻胶区域。其中，完全保留光刻胶区域对应于形成阻挡层的图形的区域，无光刻胶区域对应于基板上形成半导体层的图形的区域之外的区域；部分保留光刻胶区域对应于除形成阻挡层的图形的区域和形成所述半导体层的图形的区域之外的区域。
对图3a所示的阵列基板进行第一次刻蚀，刻蚀掉光刻胶完全去除区域的阻挡薄膜5和半导体薄膜4，如图3b所示为本发明TFT-LCD阵列基板制造方法第二次构图工艺中通过第一次刻蚀之后的截面图。
接着对图3b所示的阵列基板上的光刻胶进行灰化，部分保留光刻胶区域的光刻胶被去除掉。如图3c所示本发明TFT-LCD阵列基板制造方法第二次构图工艺中对光刻胶进行灰化后的截面图。
利用半导体薄膜和阻挡薄膜的选择比，对图3c所示的阵列基板进行第二次刻蚀，刻蚀掉部分保留光刻胶区域的阻挡薄膜5，暴露出半导体薄膜4，剥离剩余的光刻胶，这样就通过第二次构图工艺得到了半导体层的图形4a和阻挡层的图形5a的图形。如图3d所示为本发明TFT-LCD阵列基板制造方法第二次构图工艺后的平面图，图3e所示为图3d中B-B向截面图。
步骤3中，在完成步骤2的基板上，通过PECVD方法沉积一层厚度约为50-100nm的欧姆接触薄膜6，反应气体可以为SiH4、PH3、H2的混合气体或SiH2Cl2、PH3、H2的混合气体。然后通过溅射或热蒸发的方法沉积厚度约为30-60nm的透明导电薄膜7和厚度约为200-300nm的源漏金属薄膜8，透明导电薄膜7的材料通常为氧化铟锡(ITO)或氧化铟锌(IZO)，也可以是其他金属及金属氧化物；源漏金属薄膜的材料可以选用Cr、W、Ti、Ta、Mo、Al、Cu等金属或合金，可以是单层，也可以是多层；再通过PECVD方法沉积厚度约为70-200nm的钝化薄膜9。钝化薄膜9可以选用氧化物、氮化物或氮氧化为，对应的反应气体可以为SiH4、NH3、N2的混合气体或SiH2Cl2、NH3、N2的混合气体。
然后涂敷一层光刻胶10，采用半色调掩模板对光刻胶10进行曝光显影，如图4a所示为本发明TFT-LCD阵列基板制造方法第三次构图工艺中通过半色调或灰色调掩模板曝光显影之后的TFT的截面图，图4a中，区域WP为无光刻胶区域，区域HP为部分保留光刻胶区域，区域NP为完全保留光刻胶区域。其中，完全保留光刻胶区域对应于形成源电极、漏电极和数据线的图形的区域，部分保留光刻胶区域对应于形成像素电极的图形的区域，无光刻胶区域对应于形成除形成源电极、漏电极和数据线的图形的区域和形成像素电极的图形的区域之外的区域。
对图4a所示的阵列基板进行第一次刻蚀，刻蚀掉光刻胶完全去除区域的钝化薄膜9、源漏金属薄膜8、透明导电薄膜7和欧姆接触薄膜6，得到数据线的图形和TFT沟道的图形。如图4b所示为本发明TFT-LCD阵列基板制造方法第三次构图工艺中通过第一次刻蚀之后的TFT的截面图。
接着对图4b所示的阵列基板上的光刻胶进行灰化，部分保留光刻胶区域的光刻胶被刻蚀掉。如图4c所示为本发明TFT-LCD阵列基板制造方法第三次构图工艺中对光刻胶进行灰化后的截面图。
对图4c所示的阵列基板进行第二次刻蚀，刻蚀掉部分保留光刻胶区域的源漏金属薄膜8，这样就通过第三次构图工艺得到了透明像素电极7a、源电极8a、漏电极8b的图形和钝化层的图形9a。如图4d所示为本发明TFT-LCD阵列基板制造方法第三次构图工艺后的平面图，图4e所示为图4d中C-C向截面图，图4d中。图形8c为数据线。
本发明提供的TFT-LCD阵列基板的平面图如图4d所示，截面图可以如图4e所示。本发明提供的TFT-LCD阵列基板，包括TFT-LCD阵列基板，包括栅线和数据线，栅线和数据线限定的像素区域形成有像素电极和薄膜晶体管，薄膜晶体管包括栅电极、栅绝缘层、半导体层、欧姆接触层、源电极、漏电极和钝化层，与现有技术中TFT-LCD阵列基板结构的不同之处在于：本发明中半导体层和欧姆接触层之间夹设有阻挡层，该阻挡层用于避免TFT沟道部分的半导体层被刻蚀。在刻蚀形成TFT沟道时，该阻挡层可以保护半导体层不被刻蚀掉，这样，半导体层就可以做到比较薄。现有技术四次构图工艺中，形成TFT沟道时需要对半导体层过刻蚀，半导体层通常厚度为100-300nm，而本发明中由于加入了阻挡层，半导体层的厚度可以做到40-100nm，这样可以减小TFT的关态电流，延长像素电极电荷保持的时间，提高TFT性能。由于阻挡层是夹设在欧姆接触层和半导体层之间，阻挡层的面积小于半导体层的面积，所以阻挡层的加入不会影响欧姆接触层和半导体层之间的接触。并且，本发明提供的方法是通过三次构图工艺完成，与现有技术四次构图工艺相比，减少了一次构图工艺，可以降低生产和研发成本，提高生成效率。
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。
Claims (4)
1.一种TFT-LCD阵列基板制造方法，其特征在于，包括：
步骤1、在基板上沉积一层栅金属薄膜，通过第一次构图工艺形成栅电极和栅线的图形；
步骤2、在完成步骤1的基板上沉积栅绝缘薄膜、半导体薄膜和阻挡薄膜，通过第二次构图工艺形成半导体层和阻挡层的图形，该阻挡层用于阻止半导体层被刻蚀；
步骤3、在完成步骤2的基板上沉积欧姆接触薄膜、透明导电薄膜、源漏金属薄膜和钝化薄膜，通过第三次构图工艺形成源电极、漏电极、TFT沟道、数据线、像素电极和钝化层的图形；
所述步骤2具体包括：
步骤21、在完成步骤1的基板上连续沉积栅绝缘薄膜、半导体薄膜和阻挡薄膜；
步骤22、在完成步骤21的基板上涂敷一层光刻胶；
步骤23、采用半色调或灰色调掩模板形成完全保留光刻胶区域、部分保留光刻胶区域和无光刻胶区域；所述完全保留光刻胶区域对应于形成阻挡层的图形的区域，所述无光刻胶区域对应于基板上形成所述半导体层的图形的区域之外的区域；所述部分保留光刻胶区域对应于除形成阻挡层的图形的区域和形成所述半导体层的图形的区域之外的区域；
步骤24、刻蚀无光刻胶区域的阻挡薄膜和半导体薄膜，形成半导体层的图形；
步骤25、对经过步骤24之后的剩余光刻胶进行灰化处理，去除所述部分保留光刻胶区域的光刻胶；
步骤26、刻蚀掉暴露出来的阻挡薄膜，露出半导体层，形成阻挡层的图形；
步骤27、剥离剩余的光刻胶；
所述步骤3包括：
步骤31、在完成步骤2的基板上沉积欧姆接触薄膜、透明导电薄膜、源漏金属薄膜和钝化薄膜；
步骤32、在完成步骤31的基板上涂敷一层光刻胶；
步骤33、采用半色调或灰色调掩模板形成完全保留光刻胶区域、部分保留光刻胶区域和无光刻胶区域；完全保留光刻胶区域对应于形成源电极、漏电极和数据线的图形的区域，部分保留光刻胶区域对应于形成像素电极的图形的区域，无光刻胶区域对应于形成除形成源电极、漏电极和数据线的图形的区域，和形成像素电极的图形的区域之外的区域；
步骤34、刻蚀无光刻胶区域的钝化薄膜、源漏金属薄膜、透明导电薄膜和欧姆接触薄膜，形成数据线和TFT沟道的图形；
步骤35、对经过步骤34之后的剩余光刻胶进行灰化处理，去除所述部分保留光刻胶区域的光刻胶；
步骤36、刻蚀暴露出来的钝化薄膜和源漏金属薄膜，露出透明导电薄膜，形成像素电极和漏电极的图形；
步骤37、剥离剩余的光刻胶。
2.根据权利要求1所述的TFT-LCD阵列基板制造方法，其特征在于，所述阻挡层的面积小于所述半导体层的面积。
3.根据权利要求2所述的TFT-LCD阵列基板制造方法，其特征在于，所述阻挡层的厚度为100-300nm。
4.根据权利要求3所述的TFT-LCD阵列基板制造方法，其特征在于，所述半导体层的厚度为40-100nm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200810241197 CN101770121B (zh) | 2008-12-26 | 2008-12-26 | Tft-lcd阵列基板及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200810241197 CN101770121B (zh) | 2008-12-26 | 2008-12-26 | Tft-lcd阵列基板及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101770121A CN101770121A (zh) | 2010-07-07 |
| CN101770121B true CN101770121B (zh) | 2012-11-21 |
Family
ID=42503069
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 200810241197 Expired - Fee Related CN101770121B (zh) | 2008-12-26 | 2008-12-26 | Tft-lcd阵列基板及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101770121B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2017016152A1 (zh) * | 2015-07-28 | 2017-02-02 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法、显示装置 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20120017258A (ko) * | 2010-08-18 | 2012-02-28 | 삼성모바일디스플레이주식회사 | 박막 대전 센서 |
| CN102693938B (zh) * | 2011-04-15 | 2014-06-18 | 京东方科技集团股份有限公司 | 薄膜晶体管液晶显示器、阵列基板及其制造方法 |
| CN102629574A (zh) * | 2011-08-22 | 2012-08-08 | 京东方科技集团股份有限公司 | 一种氧化物tft阵列基板及其制造方法和电子器件 |
| CN102629588B (zh) * | 2011-12-13 | 2014-04-16 | 京东方科技集团股份有限公司 | 阵列基板的制造方法 |
| CN102651341B (zh) * | 2012-01-13 | 2014-06-11 | 京东方科技集团股份有限公司 | 一种tft阵列基板的制造方法 |
| CN102651343B (zh) * | 2012-03-16 | 2014-12-24 | 京东方科技集团股份有限公司 | 一种阵列基板的制作方法、阵列基板及显示装置 |
| CN102723279A (zh) * | 2012-06-12 | 2012-10-10 | 华南理工大学 | 一种金属氧化物薄膜晶体管的制作方法 |
| CN103199112B (zh) * | 2013-03-20 | 2017-02-15 | 北京京东方光电科技有限公司 | 一种阵列基板及其制备方法和显示面板 |
| CN104253091A (zh) * | 2013-06-25 | 2014-12-31 | 业鑫科技顾问股份有限公司 | 薄膜晶体管基板的制造方法 |
| CN105070723B (zh) * | 2015-07-16 | 2018-12-28 | 深圳市华星光电技术有限公司 | 一种阵列基板的制作方法及阵列基板 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1553269A (zh) * | 2003-12-03 | 2004-12-08 | 吉林北方彩晶数码电子有限公司 | 薄膜晶体管液晶显示器制造方法 |
-
2008
- 2008-12-26 CN CN 200810241197 patent/CN101770121B/zh not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1553269A (zh) * | 2003-12-03 | 2004-12-08 | 吉林北方彩晶数码电子有限公司 | 薄膜晶体管液晶显示器制造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2017016152A1 (zh) * | 2015-07-28 | 2017-02-02 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法、显示装置 |
| US10079250B2 (en) | 2015-07-28 | 2018-09-18 | Boe Technology Group Co., Ltd. | Array substrate, its manufacturing method, and display device |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101770121A (zh) | 2010-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101770121B (zh) | Tft-lcd阵列基板及其制造方法 | |
| CN101770124B (zh) | Tft-lcd阵列基板及其制造方法 | |
| CN102034750B (zh) | 阵列基板及其制造方法 | |
| CN101656232B (zh) | 薄膜晶体管阵列基板制造方法 | |
| CN103700706B (zh) | 薄膜晶体管制备方法和阵列基板制备方法 | |
| US9349760B2 (en) | Method of manufacturing a TFT-LCD array substrate having light blocking layer on the surface treated semiconductor layer | |
| CN102890378B (zh) | 一种阵列基板及其制造方法 | |
| US20140038371A1 (en) | Thin film transistor liquid crystal display array substrate and manufacturing method thereof | |
| CN101520580B (zh) | Tft-lcd阵列基板结构及其制造方法 | |
| US9431544B2 (en) | Polysilicon thin-film transistor array substrate and method for preparing the same, and display device | |
| CN102709234B (zh) | 薄膜晶体管阵列基板及其制造方法和电子器件 | |
| US8223312B2 (en) | Method of manufacturing a display device using a barrier layer to form an ohmic contact layer | |
| US9105730B2 (en) | Thin film transistor and fabrication method thereof | |
| CN103311310A (zh) | 一种薄膜晶体管及其制备方法、阵列基板 | |
| KR20100075026A (ko) | 박막 트랜지스터 기판 및 이의 제조 방법 | |
| CN103500738A (zh) | 含刻蚀阻挡层的半导体器件及其制造方法和应用 | |
| CN109686794A (zh) | 薄膜晶体管及其制造方法、显示装置 | |
| CN110148601A (zh) | 一种阵列基板、其制作方法及显示装置 | |
| CN110676266B (zh) | Tft基板及其制备方法、显示装置 | |
| CN202009000U (zh) | 阵列基板及液晶显示器 | |
| CN102637631A (zh) | 一种薄膜晶体管液晶显示器阵列基板及其制造方法 | |
| CN101540298B (zh) | Tft-lcd阵列基板及其制造方法 | |
| CN102646631B (zh) | Tft阵列基板的制造方法、tft阵列基板和液晶显示器 | |
| KR100303710B1 (ko) | 비정질실리콘박막트랜지스터와액정표시소자구조및제조방법 | |
| KR950003942B1 (ko) | 액정표시장치의 박막트랜지스터의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: BEIJING BOE PHOTOELECTRICITY SCIENCE + TECHNOLOGY Effective date: 20150708 Owner name: JINGDONGFANG SCIENCE AND TECHNOLOGY GROUP CO., LTD Free format text: FORMER OWNER: BEIJING BOE PHOTOELECTRICITY SCIENCE + TECHNOLOGY CO., LTD. Effective date: 20150708 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20150708 Address after: 100015 Jiuxianqiao Road, Beijing, No. 10, No. Patentee after: BOE Technology Group Co., Ltd. Patentee after: Beijing BOE Photoelectricity Science & Technology Co., Ltd. Address before: 100176 Beijing economic and Technological Development Zone, West Central Road, No. 8 Patentee before: Beijing BOE Photoelectricity Science & Technology Co., Ltd. |
|
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20121121 Termination date: 20201226 |