KR20100019019A - 유기전계 발광소자용 기판 및 이의 제조 방법 - Google Patents
유기전계 발광소자용 기판 및 이의 제조 방법 Download PDFInfo
- Publication number
- KR20100019019A KR20100019019A KR1020080077831A KR20080077831A KR20100019019A KR 20100019019 A KR20100019019 A KR 20100019019A KR 1020080077831 A KR1020080077831 A KR 1020080077831A KR 20080077831 A KR20080077831 A KR 20080077831A KR 20100019019 A KR20100019019 A KR 20100019019A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- electrode
- substrate
- gate
- source
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 77
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 239000007769 metal material Substances 0.000 claims abstract description 21
- 239000010410 layer Substances 0.000 claims description 231
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 64
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 35
- 238000000034 method Methods 0.000 claims description 28
- 239000012535 impurity Substances 0.000 claims description 27
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 22
- 229920005591 polysilicon Polymers 0.000 claims description 22
- 229910052782 aluminium Inorganic materials 0.000 claims description 20
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 20
- 229910000838 Al alloy Inorganic materials 0.000 claims description 18
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 claims description 18
- 239000000463 material Substances 0.000 claims description 13
- 239000003990 capacitor Substances 0.000 claims description 11
- 238000003860 storage Methods 0.000 claims description 11
- 238000004140 cleaning Methods 0.000 claims description 10
- 238000002425 crystallisation Methods 0.000 claims description 9
- 230000008025 crystallization Effects 0.000 claims description 9
- 239000011241 protective layer Substances 0.000 claims description 9
- 239000004020 conductor Substances 0.000 claims description 8
- 239000011810 insulating material Substances 0.000 claims description 7
- 238000000059 patterning Methods 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 239000007790 solid phase Substances 0.000 claims description 3
- 239000010409 thin film Substances 0.000 description 51
- 239000004065 semiconductor Substances 0.000 description 26
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 13
- 229910052750 molybdenum Inorganic materials 0.000 description 13
- 239000011733 molybdenum Substances 0.000 description 13
- 238000005520 cutting process Methods 0.000 description 10
- 239000010408 film Substances 0.000 description 9
- 239000011159 matrix material Substances 0.000 description 9
- 229910052751 metal Inorganic materials 0.000 description 9
- 239000002184 metal Substances 0.000 description 9
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 7
- 229910052804 chromium Inorganic materials 0.000 description 7
- 239000011651 chromium Substances 0.000 description 7
- 238000002161 passivation Methods 0.000 description 6
- 239000003513 alkali Substances 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 239000010949 copper Substances 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 229920001621 AMOLED Polymers 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- -1 molybdenum (Mo) Chemical compound 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229910001414 potassium ion Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000011734 sodium Substances 0.000 description 1
- 229910001415 sodium ion Inorganic materials 0.000 description 1
- 238000004148 unit process Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
- H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02587—Structure
- H01L21/0259—Microstructure
- H01L21/02592—Microstructure amorphous
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Ceramic Engineering (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
본 발명은, 기판상의 화소영역에 형성되며 폴리실리콘의 제 1 및 제 2 액티브층과, 상기 제 1 및 제 2 액티브층 상부에 서로 이격하며 형성된 제 1 및 제 2 오믹콘택층과; 상기 기판상에 저저항 금속물질인 알루미늄 또는 알루미늄 합금으로 이루어지며 일방향으로 연장하며 형성된 데이터 배선과 이와 이격하며 나란하게 형성된 전원배선과; 상기 데이터 배선을 이루는 동일한 물질로써 상기 제 1 오믹콘택층 상부로 서로 이격하며 형성된 제 1 소스 및 제 1 드레인 전극과, 상기 제 2 오믹콘택층 상부로 서로 이격하며 형성된 제 2 소스 및 제 2 드레인 전극과; 상기 제 1 소스 및 제 2 드레인 전극과 상기 제 2 소스 및 제 2 드레인 전극과 상기 데이터 배선과 상기 전원배선의 상면 및 측면을 감싸며 형성된 커버층과; 상기 제 2 드레인 전극 상부에 형성된 커버층으로부터 연장 형성되어 상기 화소영역 내에 위치하는 화소전극과; 상기 커버층을 덮으며 화소전극을 노출시키고 동시에 상기 제 1 드레인 전극을 노출시키는 드레인 콘택홀을 가지며 형성된 게이트 절연막과; 상기 게이트 절연막 위로 상기 데이터 배선과 교차하여 상기 화소영역을 정의하는 게이트 배선과, 상기 게이트 배선과 연결되며 상기 제 1 액티브층에 대응하여 형성된 제 1 게이트 전극과, 상기 드레인 콘택홀을 통해 상기 제 1 드레인 전극과 접촉하며 상기 제 2 액티브층에 대응하여 형성된 제 2 게이트 전극을 포함하는 유기전계 발광 소자용 기판 및 그 제조 방법을 제공한다.
유기전계발광소자, 대면적화, 불산세정, 고개구율, 언더컷, 공극, 단선
Description
본 발명은 유기전계 발광소자(Organic Electroluminescent Device)용 기판에 관한 것이며, 특히 마스크 증가없이 저저항 금속물질을 이용한 배선 형성이 가능하며 반도체층 특성 향상을 위한 불산 세정에 의해 전극 또는 배선이 손상되지 않고 개구율을 향상시킬 수 있는 유기전계 발광소자용 기판 및 이의 제조방법에 관한 것이다.
평판 디스플레이(FPD ; Flat Panel Display)중 하나인 유기전계 발광소자는 높은 휘도와 낮은 동작 전압 특성을 갖는다. 또한 스스로 빛을 내는 자체발광형이기 때문에 명암대비(contrast ratio)가 크고, 초박형 디스플레이의 구현이 가능하며, 응답시간이 수 마이크로초(㎲) 정도로 동화상 구현이 쉽고, 시야각의 제한이 없으며 저온에서도 안정적이고, 직류 5 내지 15V의 낮은 전압으로 구동하므로 구동 회로의 제작 및 설계가 용이하다.
이러한 특성을 갖는 유기전계 발광소자는 크게 패시브 매트릭스 타입과 액티브 매트릭스 타입으로 나뉘어지는데, 패시브 매트릭스 방식에서는 주사선(scan line)과 신호선(signal line)이 교차하면서 매트릭스 형태로 소자를 구성하고, 각각의 픽셀을 구동하기 위하여 주사선을 시간에 따라 순차적으로 구동하므로, 요구되는 평균 휘도를 나타내기 위해서는 평균 휘도에 라인수를 곱한 것 만큼의 순간 휘도를 내야만 한다.
그러나, 액티브 매트릭스 방식에서는, 화소영역(pixel)을 온(on)/오프(off)하는 스위칭 소자인 박막트랜지스터(Thin Film Transistor)가 각 화소영역(pixel)별로 위치하고, 이러한 스위칭 박막트랜지스터(STr)의 일전극과 연결되며 구동 박막트랜지스터가 형성되고 있으며, 상기 구동 박막트랜지스터의 일전극과 연결되어 있는 애노드 전극은 각 화소영역 단위로 온(on)/오프(off)되고, 이러한 애노드 전극과 대향하여 캐소드 전극이 기판 전면에 형성되고 있다.
그리고, 상기 액티브 매트릭스 방식에서는 각 화소영역에 인가된 전압이 스토리지 캐패시터(storage capacitor)에 충전되어 있어, 그 다음 프레임(frame) 신호가 인가될 때까지 전원을 인가해 주도록 함으로써, 주사선 수에 관계없이 한 화면을 계속해서 구동한다. 따라서, 낮은 전류를 인가하더라도 동일한 휘도를 나타내므로 저소비전력, 고정세, 대형화가 가능한 장점을 가지므로 최근에는 액티브 매트릭스 방식의 유기전계 발광소자가 주로 이용되고 있다.
이하, 이러한 액티브 매트릭스형 유기전계 발광소자의 기본적인 구조 및 동 작 특성에 대해서 도면을 참조하여 설명한다.
도 1은 일반적인 액티브 매트릭스형 유기전계 발광소자용 기판의 하나의 화소영역에 대한 간략한 평면도이다.
도시한 바와 같이 액티브 매트릭스형 유기전계 발광소자용 기판(1)의 하나의 화소영역(P)은 스위칭(switching) 박막트랜지스터(STr)와 구동(driving) 박막트랜지스터(DTr) 그리고 스토리지 커패시터(StgC)로 이루어지고 있다. 또한 도면에 나타내지 않았지만, 상기 구동 박막트랜지스터(DTr)는 유기전계발광 다이오드(미도시)와 연결되고 있다. 이때 상기 유기전계발광 다이오드(미도시)는 상기 기판(1)에 형성될 수도 있고, 또는 이 기판(1)과 마주하는 대향기판(미도시) 상에 형성될 수도 있으므로 도면에 나타내지 않았다.
한편, 좀 더 자세히 화소영역(P)의 평면구조에 대해 설명하면, 제 1 방향으로 게이트 배선(40)이 형성되어 있고, 제 1 방향과 교차되는 제 2 방향으로 형성되어 화소영역(P)을 정의하며 데이터 배선(11)이 형성되어 있으며, 상기 데이터 배선(11)과 이격하며 전원전압을 인가하기 위한 전원배선(22)이 형성되어 있다. 상기 데이터 배선(11)과 게이트 배선(40)이 교차하는 부분에는 제 1 반도체층(3)과 제 1 소스 및 제 1 드레인 전극(14, 16)과 게이트 절연막(미도시)과 제 1 게이트 전극(43)으로 이루어진 스위칭 박막트랜지스터(STr)가 형성되어 있다. 또한 상기 스위칭 박막트랜지스터(STr)의 제 1 드레인 전극(16)과 연결패턴(70)을 통해 전기적으로 연결된 제 2 게이트 전극(46)을 포함하여 제 2 반도체층(5)과 제 2 소스 및 제 2 드레인 전극(18, 20)과 게이트 절연막(미도시)으로 구성된 구동 박막트랜지스 터(DTr)가 형성되어 있다. 즉, 상기 구동 박막트랜지스터(DTr)의 제 2 게이트 전극(46)의 일끝단의 연장부(47)와 상기 스위칭 박막트랜지스터(STr)의 제 1 드레인 전극(16)은 이들 구성요소를 노출시키는 게이트 콘택홀(60)과 제 1 드레인 콘택홀(56)을 통해 동시에 접촉하는 연결패턴(70)에 의해 전기적으로 연결되고 있다. 또한, 상기 구동 박막트랜지스터(DTr)의 제 2 드레인 전극(20)은 제 2 드레인 콘택홀(58)을 통해 화소전극(65)과 연결되고 있다. 이때, 도면에 나타내지 않았지만, 상기 화소전극(65)은 상기 기판(1)에 유기전계 발광 다이오드(미도시)를 형성하는 경우 그 자체로서 유기전계 발광 다이오드(미도시)의 제 1 전극을 이룰 수도 있으며, 또는 이와 다른 대향 기판(미도시)에 유기전계 발광 다이오드(미도시)를 형성하는 경우 상기 화소전극(65)은 상기 유기전계 발광 다이오드(미도시)의 제 1 전극과 구동 박막트랜지스터(DTr)를 전기적으로 연결시키기 위한 연결전극이 될 수도 있다. 또한, 상기 구동 박막트랜지스터(DTr)의 제 2 게이트 전극(46)은 전원배선(22)과 중첩되도록 연장되며 이들 구성요소 사이에 개재된 게이트 절연막(미도시)과 더불어 스토리지 커패시터(StgC)를 이루고 있다.
도 2는 도 1을 절단선 Ⅱ-Ⅱ를 따라 절단한 부분에 대한 단면도이며, 도 3은 도 1을 절단선 Ⅲ-Ⅲ를 따라 절단한 부분에 대한 단면도이다.
도시한 바와 같이, 기판(1)상에 각각 제 1 및 제 2 액티브층(3a, 5a)과 서로 이격하는 제 1 및 제 2 오믹콘택층(3b, 5b)으로 이루어진 제 1 및 제 2 반도체층(3, 5)이 형성되어 있으며, 상기 제 1 오믹콘택층(3b)과 각각 접촉하며 이격하며 제 1 소스 및 제 1 드레인 전극(14, 16)이, 상기 제 2 오믹콘택층(5b)과 각각 접촉 하며 이격하며 제 2 소스 및 제 2 드레인 전극(18, 20)이 형성되어 있다. 또한, 상기 제 1 소스 및 제 1 드레인 전극(14, 16)과 제 2 소스 및 제 2 드레인 전극(18, 20)을 덮으며 전면에 게이트 절연막(30)이 형성되어 있으며, 상기 게이트 절연막(30) 위로 상기 제 1 및 제 2 반도체층(3, 5)에 각각 대응하여 제 1 및 제 2 게이트 전극(43, 46)이 형성되어 있다. 이때 상기 제 1 소스 및 제 1 드레인 전극(14, 16)과 제 1 반도체층(3)과 게이트 절연막(30)과 제 1 게이트 전극(43)은 스위칭 박막트랜지스터(STr)를, 상기 제 2 소스 및 제 2 드레인 전극(18, 20)과 제 2 반도체층(5)과 게이트 절연막(30)과 제 2 게이트 전극(46)은 구동 박막트랜지스터(DTr)를 이룬다.
또한, 상기 제 1 및 제 2 게이트 전극(43, 46) 위로 보호층(53)이 형성되어 있으며, 이때 상기 보호층(53)과 그 하부의 게이트 절연막(30)은 상기 제 1 드레인 전극(16)을 노출시키는 제 1 드레인 콘택홀(56)과 상기 제 2 게이트 전극의 연장부(47)를 노출시키는 게이트 콘택홀(60)과, 상기 제 2 드레인 전극(20)을 노출시키는 제 2 드레인 콘택홀(58)을 구비하고 있다. 상기 보호층(53) 위로는 상기 제 2 드레인 콘택홀(58)을 통해 상기 제 2 드레인 전극(20)과 접촉하며 화소전극(65)이 형성되어 있으며, 동시에 상기 화소전극(65)을 이루는 동일한 물질로 상기 제 1 드레인 콘택홀(56)과 상기 게이트 콘택홀(60)을 통해 상기 제 1 드레인 전극(16)과 상기 제 2 게이트 전극(46)을 전기적으로 연결시키는 연결패턴(70)이 형성되어 있다. 또한 상기 화소전극(65)과 연결패턴(70) 위로 상기 화소전극(65)을 노출시키는 뱅크(75)가 형성되어 있다. 이때 도면에 나타나지 않았지만, 상기 기판(1) 상에는 일방향으로 연장하는 데이터 배선(미도시)과 이와 이격하며 전원배선(미도시)이 형성되어 있으며, 상기 게이트 절연막(30) 상부에는 상기 데이터 배선(미도시)과 교차하여 화소영역(P)을 정의하는 게이트 배선(40)이 형성되어 있다.
이러한 구성을 갖는 유기전계 발광소자용 기판은 최근 대면적화로 점점 표시영역의 크기가 증가하고 있는 실정이며, 이로인해 게이트 및 데이터 배선의 길이가 상대적으로 길어지고 있다. 따라서, 배선 자체의 내부 저항의 증가로 인해 신호전압을 가장 먼저 받게되는 위치에 위치한 화소영역 대비 가장 먼 쪽에 위치한 화소영역의 전압차이가 발생하고 있으며, 이로 인해 표시품위 저하 등이 발생하고 있다.
따라서, 이러한 문제를 해결하고자 게이트 및 데이터 배선을 저저항 금속물질 예를들면 알루미늄 또는 알루미늄 합금을 이용하고 있다. 하지만 이러한 알루미늄 또는 알루미늄 합금은 고온의 공정 진행을 진행하게 되면 다른 물질층으로 파고드는 등의 스파이킹 현상을 초래하며, 이 경우 상기 데이터 배선과 동일한 층에 동일한 금속물질로 형성되는 소스 및 드레인 전극과 게이트 전극이 접촉하여 쇼트 불량을 야기하고 있다. 따라서 이를 방지하기 위해 도 4(종래의 저저항 금속물질과 몰리브덴의 이중층 구조를 갖는 데이터 배선과 소스 및 드레인 전극을 구비한 유기전계 발광 소자용 기판의 구동 박막트랜지스터를 포함하는 하나의 화소영역에 대한 단면도로서 동일한 구성요소에 대해서는 도 1,2,3에 제시된 도면부호와 동일한 도면부호를 부여하였음)에 도시한 바와 같이, 데이터 배선(미도시)과 제 2 소스 및 제 2 드레인 전극(18, 20)을 알루미늄 또는 알루미늄 합금을 하부층(18a, 20a)으로 그리고 그 상부에 비교적 치밀한 구조를 갖는 몰리브덴(Mo)을 증착하여 상부층(18b, 20b)을 이루도록 하여 이중층 구조로 형성하고 있다. 도면에 나타내지 않았지만 스위칭 박막트랜지스터의 제 1 소스 및 제 1 드레인 전극 역시 상기 제 2 소스 및 제 2 드레인 전극(18, 20)과 동일한 구조를 갖는다.
이 경우, 상기 제 2 반도체층(5)의 상부에 이중층 구조의 제 2 소스 및 제 2 드레인 전극(18, 20)을 형성한 후, 제 2 오믹콘택층(5)을 형성하기 위해 상기 제 2 소스 및 제 2 드레인 전극(18, 20) 사이로 노출된 불순물 비정질 실리콘층(미도시)을 제거하고 나서 게이트 절연막(30)의 증착 전에 상기 제 2 반도체층(5)의 특성 향상을 위해 불산(HF) 세정을 실시하고 있다. 하지만, 알루미늄(Al)이나 알루미늄 합금(AlNd)은 상기 불산(HF)에 반응하며, 상기 하부층(18a, 20a)은 그 측면이 식각됨으로써 몰리브덴(Mo)의 상부층(18b, 20b)을 기준으로 언더컷 형태를 이루게 되어 상기 언더컷 부분에 공극이 발생한다. 이러한 언더컷 구조에 의한 공극 발생으로 인해 그 상부에 형성되는 게이트 절연막(30)의 크렉 또는 끊김이 발생하고 이로 인해 절연 기능이 저하되어 상기 제 2 소스 및 제 2 드레인 전극(18, 20)과 상기 제 2 게이트 전극(46) 간에 쇼트가 발생하고 있다. 이러한 문제는 스위칭 박막트랜지스터(미도시)에도 발생한다.
전술한 현상에 의해 탑 게이트 구조에서 소스 및 드레인 전극을 저저항 금속물질인 알루미늄(Al) 또는 알루미늄 합금(AlNd)으로 형성할 수 없는 실정이다. 몰리브덴(Mo)과 같이 불산(HF)에 내성이 있는 금속을 이용할 경우, 그 자체의 내부 저항이 크므로 이러한 내부 저항에 의한 신호지연을 방지하기 위해서는 선폭을 증 가시켜야 하는데, 이 경우 설계 자유도가 줄어들게 되며 개구율 저하가 발생하며, 그 두께를 증가시킬 경우 테이퍼에 의한 스텝 커버리지 문제가 발생하여 단선 또는 쇼트 불량이 다발하는 문제가 발생한다.
본 발명은 상기 문제점을 해결하기 위하여 안출된 것으로, 본 발명의 목적은 불산(HF) 세정을 실시하여도 저저항 물질로 이루어진 소스 및 드레인 전극과 데이터 배선이 불산(HF)과 접촉하는 것을 방지하여 공극 등을 형성하지 않도록 하는 구조를 제안함으로써 불산 세정에 의한 반도체층의 특성을 향상시키는 동시에 신호지연 등의 문제를 방지하는 것이다.
나아가 저저항 금속물질을 이용하여 배선을 형성함으로써 그 선폭을 증가시키지 않아도 되므로 개구율을 향상시키는 것을 또 다른 목적으로 한다.
상기 목적을 달성하기 위한 본 발명에 따른 유기전계 발광소자용 기판은, 기판상의 화소영역에 형성되며 폴리실리콘의 제 1 및 제 2 액티브층과, 상기 제 1 및 제 2 액티브층 상부에 서로 이격하며 형성된 제 1 및 제 2 오믹콘택층과; 상기 기판상에 저저항 금속물질인 알루미늄 또는 알루미늄 합금으로 이루어지며 일방향으로 연장하며 형성된 데이터 배선과 이와 이격하며 나란하게 형성된 전원배선과; 상 기 데이터 배선을 이루는 동일한 물질로써 상기 제 1 오믹콘택층 상부로 서로 이격하며 형성된 제 1 소스 및 제 1 드레인 전극과, 상기 제 2 오믹콘택층 상부로 서로 이격하며 형성된 제 2 소스 및 제 2 드레인 전극과; 상기 제 1 소스 및 제 2 드레인 전극과 상기 제 2 소스 및 제 2 드레인 전극과 상기 데이터 배선과 상기 전원배선의 상면 및 측면을 감싸며 형성된 커버층과; 상기 제 2 드레인 전극 상부에 형성된 커버층으로부터 연장 형성되어 상기 화소영역 내에 위치하는 화소전극과; 상기 커버층을 덮으며 화소전극을 노출시키고 동시에 상기 제 1 드레인 전극을 노출시키는 드레인 콘택홀을 가지며 형성된 게이트 절연막과; 상기 게이트 절연막 위로 상기 데이터 배선과 교차하여 상기 화소영역을 정의하는 게이트 배선과, 상기 게이트 배선과 연결되며 상기 제 1 액티브층에 대응하여 형성된 제 1 게이트 전극과, 상기 드레인 콘택홀을 통해 상기 제 1 드레인 전극과 접촉하며 상기 제 2 액티브층에 대응하여 형성된 제 2 게이트 전극을 포함한다.
상기 커버층과 상기 화소전극은 불산(HF)에 반응하지 않는 투명 도전성 물질로 이루어지며, 상기 제 1 소스 전극은 상기 데이터 배선에서 분기하여 구성되며, 상기 제 2 소스 전극은 상기 전원배선에서 분기하여 구성된 것이 특징이다.
또한, 상기 제 2 게이트 전극은 그 일끝단이 절곡하여 상기 전원배선과 상기 게이트 절연막을 사이에 두고 중첩하도록 형성됨으로써 이들 중첩하는 부분이 스토리지 커패시터를 이루는 것이 특징이다.
또한, 상기 게이트 배선과 상기 제 1 및 제 2 게이트 전극 위로 상기 화소전극을 노출시키는 보호층이 형성되며, 상기 제 1 및 제 2 액티브층 하부로 상기 기 판 전면에 무기절연물질로써 버퍼층이 형성된 것이 특징이다.
본 발명에 따른 유기전계 발광소자용 기판의 제조 방법은, 기판상의 화소영역에 형성되며 폴리실리콘의 제 1 및 제 2 액티브층과, 상기 제 1 및 제 2 액티브층 상부에 제 1 및 제 2 불순물 비정질 실리콘 패턴을 형성하는 단계와; 상기 기판상에 저저항 금속물질인 알루미늄 또는 알루미늄 합금으로 이루어지며 일방향으로 연장하며 형성된 데이터 배선과 이와 이격하며 나란하게 형성된 전원배선을 형성하고, 동시에 상기 데이터 배선을 이루는 동일한 물질로써 상기 제 1 불순물 비정질 실리콘 패턴 상부에 서로 이격하는 제 1 소스 및 제 1 드레인 전극과, 상기 제 2 불순물 비정질 실리콘 패턴 상부로 서로 이격하는 제 2 소스 및 제 2 드레인 전극을 형성하는 단계와; 투명 도전성 물질로써 상기 제 1 소스 및 제 1 드레인 전극과 제 2 소스 및 제 2 드레인 전극과 상기 데이터 배선과 상기 전원배선의 상면 및 측면을 감싸며 형태로 커버층을 형성하고, 동시에 상기 제 2 드레인 전극 상부의 커버층에서 연장한 형태로 상기 화소영역 내에 화소전극을 형성하는 단계와; 상기 커버층을 식각 마스크로 하여 상기 제 1 불순물 비정질 실리콘 패턴과 제 2 불순물 비정질 실리콘 패턴을 제거함으로써 서로 이격하는 제 1 오믹콘택층과, 제 2 오믹콘택층을 형성하는 단계와; 상기 제 1 및 제 2 오믹콘택층 사이로 노출된 제 1 및 제 2 액티브층에 대해 불산(HF) 세정을 실시하는 단계와; 상기 불산 세정을 마친 상기 기판의 상기 커버층 위로 상기 제 1 드레인 전극을 노출시키는 드레인 콘택홀을 가지며 상기 화소전극을 노출시키는 게이트 절연막을 형성하는 단계와; 상기 게이트 절연막 위로 상기 데이터 배선과 교차하는 게이트 배선과, 상기 게이트 배선 과 연결되며 상기 제 1 액티브층에 대응하여 제 1 게이트 전극과, 상기 드레인 콘택홀을 통해 상기 제 1 드레인 전극과 접촉하며 상기 제 2 액티브층에 대응하여 제 2 게이트 전극을 형성하는 단계를 포함한다.
이때, 상기 폴리실리콘의 제 1 및 제 2 액티브층과, 상기 제 1 및 제 2 액티브층 상부에 제 1 및 제 2 불순물 비정질 실리콘 패턴을 형성하는 단계는, 상기 기판상에 순수 비정질 실리콘층을 형성하는 단계와; 상기 순수 비정질 실리콘층을 폴리실리콘층으로 고상 결정화 공정을 실시하는 단계와; 상기 폴리실리콘층 상부 전면에 불순물 비정질 실리콘층을 형성하는 단계와; 상기 불순물 비정질 실리콘층과 그 하부의 상기 폴리실리콘층을 패터닝하는 단계를 포함한다.
또한, 상기 제 1 소스 전극은 상기 데이터 배선에서 분기하여 구성되며, 상기 제 2 소스 전극은 상기 전원배선에서 분기하여 구성되며, 상기 제 2 게이트 전극은 그 일끝단이 절곡하여 상기 전원배선과 상기 게이트 절연막을 사이에 두고 중첩하도록 형성됨으로써 이들 중첩하는 부분이 스토리지 커패시터를 이루는 것이 특징이다.
또한, 상기 게이트 배선과 상기 제 1 및 제 2 게이트 전극 위로 상기 화소전극을 노출시키는 보호층을 형성하는 단계를 포함한다.
본 발명에 따른 유기전계 발광소자용 기판은, 불산(HF) 세정을 실시하여도 저저항 물질로 이루어진 소스 및 드레인 전극과 데이터 배선이 불산(HF)과의 접촉 을 방지하여 공극 등을 형성하지 않도록 하는 구조가 됨으로써 불산 세정에 의한 반도체층의 특성을 향상시키는 동시에 대면적화에 따른 신호지연 등의 문제를 방지하는 효과가 있다.
나아가 저저항 금속물질을 이용하여 배선을 형성함으로써 그 선폭을 증가시키지 않아도 되며, 추가적인 마스크 공정없이 드레인 전극과 화소전극이 직접 접촉을 하기 때문에 화소영역 내의 콘택홀 수가 감소하므로 개구율을 향상시키는 효과가 있다.
이하, 본 발명에 따른 바람직한 실시예를 도면을 참조하여 상세히 설명한다.
도 5는 본 발명에 따른 유기전계 발광소자용 기판의 하나의 화소영역에 대한 간략한 평면도이다.
도시한 바와 같이, 유기전계 발광소자용 기판(101)의 하나의 화소영역(P)은 스위칭(switching) 박막트랜지스터(STr)와 구동(driving) 박막트랜지스터(DTr) 그리고 스토리지 커패시터(StgC)로 이루어지고 있다. 이때, 상기 구동 박막트랜지스터(DTr)는 유기전계발광 다이오드(미도시)와 연결되고 있다. 상기 유기전계발광 다이오드(미도시)는 상기 기판(101)에 형성될 수도 있고, 또는 이 기판(101)과 마주하는 대향기판(미도시) 상에 형성될 수도 있으므로 도면에 나타내지 않았다.
좀 더 자세히 본 발명에 따른 유기전계 발광소자용 기판(101)의 하나의 화소영역(P)의 평면구조에 대해 설명하면, 제 1 방향으로 게이트 배선(140)이 형성되어 있고, 제 1 방향과 교차되는 제 2 방향으로 형성되어 화소영역(P)을 정의하며 데이터 배선(111)이 형성되어 있으며, 상기 데이터 배선(111)과 이격하며 전원전압을 인가하기 위한 전원배선(122)이 형성되어 있다. 상기 데이터 배선(111)과 게이트 배선(140)이 교차하는 부분에는 폴리실리콘의 제 1 액티브층(미도시)과 서로 이격하는 제 1 오믹콘택층(미도시)으로 구성된 제 1 반도체층(103)과, 제 1 소스 및 제 1 드레인 전극(114, 116)과, 게이트 절연막(미도시)과 제 1 게이트 전극(143)으로 이루어진 스위칭 박막트랜지스터(STr)가 형성되어 있다. 또한, 상기 스위칭 박막트랜지스터(STr)의 제 1 드레인 전극(116)과 전기적으로 연결되며 구동 박막트랜지스터(DTr)가 형성되어 있다. 또한, 상기 구동 박막트랜지스터(DTr)는 폴리실리콘의 제 2 액티브층(미도시)과 서로 이격하는 제 2 오믹콘택층(미도시)으로 구성된 제 2 반도체층(105)과, 제 2 소스 및 제 2 드레인 전극(118, 120)과 게이트 절연막(미도시)과, 제 2 게이트 전극(146)으로 구성된다.
이때, 상기 구동 박막트랜지스터(DTr)의 제 2 게이트 전극(146)의 일 끝단으로 연장된 제 1 연장부(147) 상기 스위칭 박막트랜지스터(STr)의 제 1 드레인 전극(114)을 노출시키는 드레인 콘택홀(131)을 통해 상기 스위칭 박막트랜지스터(STr)의 제 1 드레인 전극(116)과 연결되고 있으며, 상기 구동 박막트랜지스터(DTr)의 제 2 소스 전극(118)은 상기 전원배선(122)과 연결되고 있으며, 상기 구동 박막트랜지스터(DTr)의 제 2 드레인 전극(120)은 화소전극(123)과 연결되고 있다. 이때 도면에 나타내지 않았지만, 상기 화소전극(123)은 상기 기판(101)에 유기발광 다이오드(미도시)를 형성하는 경우 그 자체로서 전계발광 다이오드(미도시)의 제 1 전극을 이룰 수도 있으며, 또는 이와 다른 대향기판(미도시)에 유기전계 발광 다이오드(미도시)를 형성하는 경우 상기 화소전극(123)은 상기 유기전계발광 다이오드(미도시)의 제 1 전극(미도시)과 구동 박막트랜지스터(DTr)를 전기적으로 연결시키기 위한 연결전극이 될 수도 있다. 또한, 상기 구동 박막트랜지스터(DTr)의 제 2 게이트 전극(146)의 타끝단으로 연장된 제 2 연장부(148)는 절곡되어 상기 전원배선(122)과 중첩하도록 형성됨으로써 상기 전원배선(122)과 이들 구성요소 사이에 개재된 게이트 절연막(미도시)과 더불어 스토리지 커패시터(StgC)를 이루고 있다.
이때 본 발명에 따른 유기전계 발광소자용 기판(101)의 하나의 화소영역(P)의 평면구조에 있어서 종래와 차별점이 있는 부분은 스위칭 박막트랜지스터(STr)와 구동 박막트랜지스터(DTr)와의 연결부에 있다. 종래의 경우 스위칭 박막트랜지스터의 제 1 드레인 전극과 구동 박막트랜지스터의 제 2 게이트 전극은 제 1 드레인 콘택홀과 게이트 콘택홀 2개의 콘택홀을 통해 연결됨으로써 화소영역(P) 내에 상기 2개의 콘택홀 형성을 위한 오차 등을 감안한 면적을 필요로 하는 바 개구율이 저감이 발생하고 있다. 하지만, 본 발명의 경우 한 개의 콘택홀만을 필요로 하는 바 개구율을 저감시킬 수 있다. 이렇게 1개의 콘택홀만으로 스위칭 박막트랜지스터(STr)의 제 1 드레인 전극(116)과 구동 박막트랜지스터(DTr)의 제 2 게이트 전극(146)을 하나의 콘택홀(131)을 통해 연결할 수 있는 구성이 가능한 것은 단면 구조를 통해 상세히 설명한다.
도 6은 도 5를 절단선 Ⅵ-Ⅵ를 따라 절단한 부분에 대한 단면도이며, 도 7은 도 5를 절단선 Ⅶ-Ⅶ를 따라 절단한 부분에 대한 단면도이다. 이때 설명의 편의를 위해 스위칭 박막트랜지스터(STr)를 이루는 구성요소에 대해서는 '제 1', 구동 박막트랜지스터(DTr)를 이루는 구성요소에 대해서는 '제 2'라는 명칭을 부여하였다. 또한 스위칭 박막트랜지스터(STr)가 형성되는 영역을 스위칭 영역(STrA), 구동 박막트랜지스터(DTr)가 형성되는 영역을 구동영역(DTrA)이라 정의한다.
도시한 바와 같이, 기판(101)상에 고상 결정화된 폴리실리콘의 제 1 및 제 2 액티브층(103a, 105a)과 서로 이격하는 제 1 및 제 2 오믹콘택층(103b, 105b)으로 이루어진 제 1 및 제 2 반도체층(103, 105)이 형성되어 있다. 이때 상기 제 1 및 제 2 반도체층(103, 105) 하부로 상기 기판(101) 전면에 무기절연물질로써 버퍼층(미도시)이 더욱 형성될 수도 있다. 이는 상기 폴리실리콘의 제 1 및 제 2 액티브층(103a, 105a) 형성을 위한 비정질 실리콘의 결정화 공정 시 기판(101)으로부터 용출될 수 있는 알카리 이온의 차단을 위해서이다.
또한, 상기 제 1 및 제 2 오믹콘택층(103b, 105b)과 각각 접촉하며 이격하며 저저항 금속물질 예를들면 알루미늄(Al) 또는 알루미늄 합금(AlNd)으로 제 1 소스 및 제 1 드레인 전극(114, 116)과 제 2 소스 및 제 2 드레인 전극(118, 120)이 형성되어 있다. 이때 상기 제 1 소스 전극(114)과 연결되며 일방향으로 연장하는 데이터 배선(미도시)과, 상기 데이터 배선(미도시)과 이격하여 이와 나란하게 전원배선(122)이 형성되어 있다. 또한, 화소영역(P)에는 상기 기판(101) 상에 상기 제 2 드레인 전극(120)과 직접 접촉하며 불산(HF)에 반응하지 않는 투명 도전성 물질 예를들면 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)로서 화소전극(123)이 형성되어 있다. 또한, 동일한 층에 형성되는 상기 제 1 소스 및 제 1 드레인 전 극(114, 116)과 제 2 소스 및 제 2 드레인 전극(118, 120)과 상기 데이터 배선(미도시) 및 전원배선(미도시)의 상면 및 측면을 모두 덮으며 상기 화소전극(123)을 형성한 동일한 물질로 도전성의 커버층(126)이 형성되어 있다. 이때 상기 커버층(126)은 그 하부에 위치한 저저항 금속물질 예를들면 알루미늄(Al) 또는 알루미늄 합금(AlNd)으로 이루어진 각 구성요소가 타 공정에서 높은 열을 받을 경우 발생하는 스파이크 등의 현상을 방지하는 역할을 하는 것이 특징이다. 또한, 상기 화소전극(123)은 상기 제 2 드레인 전극(120) 상부에 형성된 상기 커버층(126)이 연장 형성된 것이며, 이러한 화소전극(123)은 상기 제 2 드레인 전극(120) 이외에 다른 구성요소의 커버층(126)과는 이격하여 형성됨으로써 전기적으로 단절되고 있다.
다음, 상기 커버층(126)이 형성된 상기 데이터 배선(미도시)과 전원배선(122)과 제 1 소스 및 제 1 드레인 전극(114, 116)과 제 2 소스 및 제 2 드레인 전극(118, 120)) 위로 전면에 상기 화소전극(123)을 노출시키며, 동시에 상기 제 1 드레인 전극(116)에 대응하여 상기 커버층(126)을 노출시키는 드레인 콘택홀(131)을 갖는 게이트 절연막(130)이 형성되어 있다. 또한 상기 게이트 절연막(130) 위로 상기 제 1 및 제 2 반도체층(103, 105)에 각각 대응하여 제 1 및 제 2 게이트 전극(143, 146)이 형성되어 있다. 이때, 상기 제 1 게이트 전극(143)과 연결되며 동시에 상기 데이터 배선(미도시)과 교차하여 상기 화소영역(P)을 정의하며 게이트 배선(140)이 형성되어 있다. 또한, 상기 제 2 게이트 전극(146)의 제 1 연장부(146)가 상기 드레인 콘택홀(131)을 통해 상기 제 1 드레인 전극(116)을 덮고 있는 상기 커버층(126)과 접촉하고 있으며, 상기 제 2 게이트 전극(146)은 절곡하여 제 2 연장부(148)를 구성하며 상기 전원배선(122)과 중첩하도록 형성됨으로써 이들 중첩하는 제 2 연장부(148)와 게이트 절연막(130)과 전원배선(122)은 스토리지 커패시터(StgC)를 이룬다. 또한, 상기 제 1 소스 및 제 1 드레인 전극(114, 116)과 제 1 반도체층(103)과 게이트 절연막(130)과 제 1 게이트 전극(143)은 스위칭 박막트랜지스터(STr)를, 상기 제 2 소스 및 제 2 드레인 전극(118, 120)과 제 2 반도체층(105)과 게이트 절연막(130)과 제 2 게이트 전극(146)은 구동 박막트랜지스터(DTr)를 이룬다.
다음, 상기 게이트 배선(140)과 제 1 및 제 2 게이트 전극(143, 146) 위로 상기 화소전극(123)을 노출시키며 보호층(175)이 형성되어 있다. 이때, 상기 보호층(175)은 상기 기판(101)에 유기전계 발광 다이오드(미도시)가 형성되는 경우, 뱅크의 역할을 하는 것이 특징이다.
전술한 단면 구조를 갖는 본 발명에 따른 유기전계 발광 소자용 기판(101)은 화소전극(123)을 제 1 소스 및 제 1 드레인 전극(114, 116)과 제 2 소스 및 제 2 드레인 전극(118, 120)을 형성 후 상기 제 2 드레인 전극(120) 상에 직접 접촉하며 형성되는 커버층(126)을 연장하여 형성하고, 스위칭 박막트랜지스터(STr)의 제 1 드레인 전극(116)과 상기 구동 박막트랜지스터(DTr)의 제 2 게이트 전극(146)을 단 하나의 콘택홀(131)을 통해 연결시키는 구조가 되므로 개구율을 향상시킨다. 동시에 제 1 소스 및 제 1 드레인 전극(114, 116)과 제 2 소스 및 제 2 드레인 전극(118, 120) 상부로 상기 화소전극(123)을 이루는 동일한 물질로 커버층(126)을 형성함으로써 반도체층 특성 향상을 위해 진행하는 불산(HF) 세정에 의해 저저항 물질로 이루어진 상기 제 1 소스 및 제 1 드레인 전극(114, 116)과 제 2 소스 및 제 2 드레인 전극(118, 120)의 상기 불산(HF)과의 접촉에 의한 식각을 방지하여 게이트 절연막(130)의 단선 불량 초래를 방지하고 나아가 상기 제 1 소스 및 제 1 드레인 전극(114, 116)과 제 2 소스 및 제 2 드레인 전극(118, 120)과 제 1 및 제 2 게이트 전극(143, 146)과의 쇼트 불량을 방지한다.
한편, 도면에는 나타내지 않았지만, 변형예로서 상기 제 1 및 제 2 소스 및 드레인 전극과 데이터 배선과 전원배선은 저저항 금속물질인 알루미늄 또는 알루미늄 합금의 하부층과, 몰리브덴, 크롬 등의 상부층을 갖는 이중층 구조로 이루어질 수도 있다. 이 경우 상기 제 1 및 제 2 소스 및 드레인 전극과 데이터 배선과 전원배선의 하부층과 투명 도전성 물질로 이루어진 커버층 사이에 매우 치밀한 구조를 갖는 금속인 몰리브덴 또는 크롬의 상부층이 더욱 구성되므로 더욱 알루미늄 또는 알루미늄 합금의 게이트 절연층에로의 스파이크 현상에 의한 확산을 더욱 확실히 방지할 수 있는 구조가 된다. 또한 또 다른 변형예로서 제 1 및 제 2 소스 및 드레인 전극과 데이터 배선과 전원배선은 3중층 구조를 갖도록 형성할 수도 있다. 이 경우 제 1 층은 몰리브덴 또는 크롬으로, 제 2 층은 알루미늄 또는 알루미늄 합금으로, 그리고 제 3 층은 몰리브덴 또는 크롬으로 형성하는 것이 특징이다.
이후에는 전술한 구성을 갖는 본 발명에 따른 유기전계 발광 소자용 어레이 기판의 제조 방법에 대해 설명한다.
도 8a 내지 8h는 도 5를 절단선 Ⅵ-Ⅵ를 따라 절단한 부분에 대한 제조 단계별 공정 단면도이며, 도 9a 내지 9h는 도 5를 절단선 Ⅶ-Ⅶ를 따라 절단한 부분에 대한 제조 단계별 공정 단면도이다.
우선, 도 8a 및 도 9a에 도시한 바와 같이, 기판(101) 상에 비정질 실리콘을 증착하여 비정질 실리콘층(102a)을 형성한다. 이때 상기 비정질 실리콘층(102a)을 형성하기 전에 무기절연물질 예를들면 산화실리콘(SiO2) 또는 질화실리콘(SiNx)을 증착하여 버퍼층(미도시)을 형성하고 그 위로 상기 비정질 실리콘층(102a)을 형성할 수도 있다. 이는 추후 공정에서 열처리 공정 등의 진행 시 상기 기판(101)이 특히 유리재질인 경우 그 내부에 존재하는 알칼리 이온, 예를 들면 칼륨 이온(K+), 나트륨 이온(Na+) 등이 발생할 수 있으며, 이러한 알카리 이온은 반도체층의 반도체적 특성을 저하시킬 수 있기 때문이다. 따라서, 이러한 무기절연물질로 이루어진 버퍼층(미도시)을 기판(101) 상에 우선적으로 형성함으로써 이러한 기판(101)으로부터 발생하는 알카리 이온이 상기 비정질 실리콘층(102a)으로 확산되는 것을 방지하기 위함이다. 하지만 이러한 버퍼층(미도시)은 기판(101)의 재질에 따라 생략할 수도 있다.
다음, 도 8b 및 도 9b에 도시한 바와 같이, 상기 비정질 실리콘층(도 8a 및 도 9a의 102a)이 형성된 기판(101)에 대해 고상 결정화 공정 예를들면 600℃ 내지 750℃정도의 분위기에서의 열처리를 통한 결정화, 400℃ 내지 750℃정도의 분위기에서의 교류 자기 결정화(Alternating Magnetic Field Crystallization : AMFC), 300℃ 내지 450℃ 정도의 분위기에서의 금속유도결정화(Metal Induced Crystallization : MIC), 300℃ 내지 450℃ 정도의 분위기에서의 금속유도측면결정 화(Metal Induced Lateral Crystallization : MILC) 중 하나의 결정화 공정을 진행함으로써 상기 비정질 실리콘층(도 8a 및 도 9a의 102a)이 폴리실리콘층(102b)이 되도록 한다.
다음, 도 8c 및 도 9c에 도시한 바와 같이, 상기 폴리실리콘층(도 8b 및 도 9b의 102b) 위로 불순물 비정질 실리콘을 증착하여 불순물 비정질 실리콘층(미도시)을 형성한다. 이후, 상기 불순물 비정질 실리콘층(미도시)이 형성된 기판(101)에 대해 포토레지스트의 도포, 노광, 현상 및 식각 등 일련의 단위공정을 포함하는 마스크 공정을 진행하여 상기 불순물 비정질 실리콘층(미도시)과 그 하부의 폴리실리콘층(도 8b 및 도 9b의 102b)을 패터닝함으로써 각 화소영역(P) 내의 스위칭 영역(STrA)에 대응하여 폴리실리콘의 제 1 액티브층(103a)과 제 1 불순물 비정질 실리콘 패턴(104)을 형성하고, 동시에 구동 영역(DTrA)에 대응하여 폴리실리콘의 제 2 액티브층(105a)과 제 2 불순물 비정질 실리콘 패턴(106)을 형성한다.
다음, 도 8d 및 도 9d에 도시한 바와 같이, 상기 제 1 및 제 2 불순물 비정질 실리콘 패턴(104, 106) 위로 저저항 금속물질 예를들면 알루미늄(Al) 또는 알루미늄 합금(AlNd)을 증착함으로써 제 1 금속층(미도시)을 형성하고 이를 마스크 공정을 진행하여 패터닝함으로써 상기 기판(101)상에 일방향으로 연장하는 데이터 배선(미도시)과 이와 이격하여 전원배선(122)을 형성한다. 동시에 각 화소영역(P) 내의 스위칭 영역(STrA)에 있어서는 상기 제 1 불순물 비정질 패턴(104) 상부에 서로 이격하는 제 1 소스 및 제 1 드레인 전극(114, 116)을 형성하고, 상기 구동 영역(DTrA)에 있어서는 상기 제 2 불순물 비정질 실리콘 패턴(106) 상부에서 서로 이 격하는 제 2 소스 및 제 2 드레인 전극(118, 120)을 형성한다. 이때 상기 제 1 소스 전극(114)은 상기 데이터 배선(미도시)에서 분기하여 연결되도록 하고, 상기 제 2 소스 전극(118)은 상기 전원배선(122)에서 분기하여 연결되도록 형성한다.
한편, 변형예의 경우 단일층 구조의 상기 제 1 금속층을 이중층(알루미늄(또는 알루미늄 합금)/몰리브덴(또는 크롬)) 또는 삼중층(몰리브덴(또는 크롬)/알루미늄(또는 알루미늄 합금)/몰리브덴(또는 크롬)) 구조를 갖도록 형성하고 이를 패터닝함으로써 이중층 또는 삼중층 구조의 제 1 소스 및 제 1 드레인 전극과 제 2 소스 및 제 2 드레인 전극과 전원배선과 데이터 배선을 형성할 수 있다.
다음, 도 8e 및 도 9e에 도시한 바와 같이, 상기 제 1 소스 및 제 1 드레인 전극(114, 116)과 제 2 소스 및 제 2 드레인 전극(118, 120) 위로 기판(101) 전면에 투명 도전성 물질 예를들면 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)를 증착하여 투명 도전성 물질층(미도시)을 형성하고, 이를 마스크 공정을 진행하여 패터닝함으로써 상기 데이트 배선(미도시), 전원배선(122), 제 1 소스 및 제 1 드레인 전극(114, 116)과 제 2 소스 및 제 2 드레인 전극(118, 120) 상부 및 측면에 대해 커버층(126)을 형성하고, 상기 제 2 드레인 전극(120) 상부에 형성된 커버층(126)에서 화소영역(P)까지 연장하는 화소전극(123)을 형성한다.
이후, 상기 제 1 소스 및 제 1 드레인 전극(114, 116)과 제 2 소스 및 제 2 드레인 전극(118, 120)과 그 상부의 커버층(126)을 식각 마스크로 하여 이들 외부로 노출된 상기 제 1 및 제 2 불순물 비정질 실리콘 패턴(도 8d 및 도 9d의 104, 106)을 식각하여 제거함으로 상기 폴리실리콘의 제 1 액티브층(103a)을 노출시키며 서로 이격하는 제 1 오믹콘택층(103b)과, 상기 폴리실리콘의 제 2 액티브층(105a)을 노출시키며 서로 이격하는 제 2 오믹콘택층(105b)을 형성한다. 이때 상기 폴리실리콘의 제 1 액티브층(103a)과 상기 제 1 오믹콘택층(103b)은 제 1 반도체층(103)을, 상기 폴리실리콘의 제 2 액티브층(105a)과 제 2 오믹콘택층(105b)은 제 2 반도체층(105)을 이룬다.
이때 상기 제 1 소스 및 제 1 드레인 전극(114, 116)과 제 2 소스 및 제 2 드레인 전극(118, 120)을 살펴보면, 그 상부 및 측면은 커버층(126)으로 감싸진 형태가 되며 그 하부에는 각가 제 1 및 제 2 오믹콘택층(103b, 105b)이 위치한 상태가 됨을 알 수 있다.
다음, 상기 제 1 및 제 2 오믹콘택층(103b, 105b)이 형성된 기판(101)을 불산(HF)에 노출시킴으로써 상기 제 1 및 제 2 오믹콘택층(103b, 105b) 외부로 노출된 제 1 및 제 2 액티브층(103a, 105a) 표면을 깨끗이 세정한다. 이때 상기 불산(HF)에 반응하는 저저항 금속물질로 이루어진 상기 제 1 소스 및 제 1 드레인 전극(114, 116)과 제 2 소스 및 제 2 소스 드레인 전극(118, 120)과, 데이터 배선(미도시)과, 전원배선(122)은 그 상부 및 측면이 모두 상기 불산(HF)에 영향이 없는 투명 도전성 물질로 이루어진 커버층(126)으로 덮혀 있는 바, 상기 불산(HF)에 의해 측면 식각등이 발생하지 않게 되는 것이 특징이다. 따라서 상기 커버층(126) 하부로 상기 알루미늄(Al) 또는 알루미늄 합금(AlNd)으로 이루어진 배선 또는 전극이 언더컷 형태를 가짐으로써 공극을 이루는 부분이 발생하지 않게 된다.
다음, 도 8f 및 도 9f에 도시한 바와 같이, 상기 불산(HF) 세정을 마친 기 판(101)에 있어 상기 커버층(126)과 화소전극(123) 위로 무기절연물질 예를들면 산화실리콘(SiO2) 또는 질화실리콘(SiNx)을 전면에 증착하여 게이트 절연막(130)을 형성하고, 이를 마스크 공정을 진행하여 패터닝함으로써 각 화소영역(P)에 있어 상기 각 화소전극(123)을 노출시키도록 하며, 동시에 스위칭 영역(STrA)의 상기 제 1 드레인 전극(116)을 노출시키는 제 1 드레인 콘택홀(131)을 형성한다.
다음, 도 8g 및 도 9g에 도시한 바와 같이, 상기 제 1 드레인 콘택홀(131)을 갖는 게이트 절연막(130) 위로 제 2 금속물질 예를들면 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 몰리브덴(Mo) 중 하나의 금속물질을 증착하여 제 2 금속층(미도시)을 형성한다. 이후, 이를 마스크 공정을 진행하여 패터닝함으로써 상기 데이터 배선(미도시)과 교차하여 화소영역(P)을 정의하는 게이트 배선(140)을 형성하고, 동시에 각 화소영역(P) 내의 스위칭 영역(STrA)에 있어서는 상기 제 1 액티브층(103a)에 대응하여 제 1 게이트 전극(143)을, 상기 구동 영역(DTrA)에 있어서는 상기 제 2 액티브층(105a)에 대응하여 제 2 게이트 전극(146)을 형성한다. 이때 상기 제 1 게이트 전극(143)은 상기 게이트 배선(140)에서 분기한 형태 또는 상기 게이트 배선(140) 자체로 그 일부가 된다. 또한 상기 제 2 게이트 전극(146)은 그 일끝이 상기 제 1 드레인 전극(116)을 노출시키며 형성된 제 1 드레인 콘택홀(131)을 통해 상기 제 1 드레인 전극(116)과 접촉하도록 상기 스위칭 영역(STrA)까지 연장 형성되어 제 1 게이트 전극 연장부(147)를 이루며, 그 타끝단의 제 2 연장부(148)는 절곡되어 상기 전원배선(122)과 중첩하도록 연장 형성함으로써 스토리지 커패시 터(StgC)의 일전극을 이루도록 하는 것이 특징이다. 이때, 상기 스위칭 영역(STrA)에 순차 적층된 상기 제 1 소스 및 제 1 드레인 전극(114, 116)과 제 1 반도체층(103)과 게이트 절연막(130)과 제 1 게이트 전극(143)은 스위칭 박막트랜지스터(STr)를 이루며, 상기 구동 영역(DTrA)에 상기 제 2 소스 및 제 2 드레인 전극(118, 120)과 제 2 반도체층(105)과 게이트 절연막(130)과 제 2 게이트 전극(146)은 구동 박막트랜지스터(DTr)를 이룬다.
다음, 도 8h 및 도 9h에 도시한 바와 같이, 상기 제 1 및 제 2 게이트 전극(143, 146)과 게이트 배선(140) 위로 전면에 유기절연물질 예를들면 벤조사이클로부텐 또는 포토아크릴을 도포하고 이를 마스크 공정을 통해 패터닝함으로써 상기 화소전극(123)을 노출시키며 상기 제 1 및 제 2 게이트 전극(143, 146)과 게이트 배선(140)을 덮는 보호층(175)을 형성한다. 이때 상기 보호층(175)은 상기 제 1 및 제 2 게이트 전극(143, 146)과 게이트 배선(140)을 덮도록 형성됨으로써 이들 구성요소의 노출에 의한 산화 등을 방지하는 보호층 자체로서의 역할을 하는 동시에, 상기 기판(101)에 유기전계 발광 다이오드(미도시)를 함께 구성하는 경우, 각 화소영역(P)별로 유기 발광층 형성을 위한 뱅크의 역할을 하게 된다.
도면에 나타나지 않았지만, 상기 기판(101)상에 유기전계 발광 다이오드(미도시)를 구현하는 경우, 상기 보호층(175)을 뱅크로 이용하여 상기 각 화소영역(P)의 화소전극(123) 위로 유기 발광층(미도시)을 형성하고, 상기 유기 발광층(미도시) 위로 전면에 금속층(미도시)을 형성함으로써 완성할 수 있다. 이때 각 화소영역(P)별로 형성된 상기 화소전극(123)은 애노드 전극을 이루게 되며, 상기 유기 발 광층(미도시) 위로 전면에 형성된 금속층(미도시)은 캐소드 전극을 이루게 되며, 상기 애노드 전극과 유기 발광층과 캐소드 전극은 유기전계 발광 다이오드(미도시)를 이룬다.
도 1은 일반적인 액티브 매트릭스형 유기전계 발광소자용 기판의 하나의 화소영역에 대한 간략한 평면도.
도 2는 도 1을 절단선 Ⅱ-Ⅱ를 따라 절단한 부분에 대한 단면도.
도 3은 도 1을 절단선 Ⅲ-Ⅲ를 따라 절단한 부분에 대한 단면도.
도 4는 종래의 저저항 금속물질과 몰리브덴의 이중층 구조를 갖는 데이터 배선과 소스 및 드레인 전극을 구비한 유기전계 발광 소자용 기판의 구동 박막트랜지스터를 포함하는 하나의 화소영역에 대한 단면도.
도 5는 본 발명에 따른 유기전계 발광소자용 기판의 하나의 화소영역에 대한 간략한 평면도.
도 6은 도 5를 절단선 Ⅵ-Ⅵ를 따라 절단한 부분에 대한 단면도.
도 7은 도 5를 절단선 Ⅶ-Ⅶ를 따라 절단한 부분에 대한 단면도.
도 8a 내지 8h는 도 5를 절단선 Ⅵ-Ⅵ를 따라 절단한 부분에 대한 제조 단계별 공정 단면도.
도 9a 내지 9h는 도 5를 절단선 Ⅶ-Ⅶ를 따라 절단한 부분에 대한 제조 단계별 공정 단면도.
<도면의 주요부분에 대한 부호의 설명〉
101 : 기판 103 : 제 1 반도체층
103a : 제 1 액티브층 103b : 제 1 오믹콘택층
105a : 제 2 액티브층 114 : 제 1 소스 전극
116 : 제 1 드레인 전극 126 : 커버층
130 : 게이트 절연막 131 : 드레인 콘택홀
143 : 제 1 게이트 전극 146 : 제 2 게이트 전극
147 : 제 2 게이트 전극 연장부 175 : 보호층
P : 화소영역 STr : 스위칭 박막트랜지스터
STrA : 스위칭 영역 DTrA : 구동 영역
Claims (10)
- 기판상의 화소영역에 형성되며 폴리실리콘의 제 1 및 제 2 액티브층과, 상기 제 1 및 제 2 액티브층 상부에 서로 이격하며 형성된 제 1 및 제 2 오믹콘택층과;상기 기판상에 저저항 금속물질인 알루미늄 또는 알루미늄 합금으로 이루어지며 일방향으로 연장하며 형성된 데이터 배선과 이와 이격하며 나란하게 형성된 전원배선과;상기 데이터 배선을 이루는 동일한 물질로써 상기 제 1 오믹콘택층 상부로 서로 이격하며 형성된 제 1 소스 및 제 1 드레인 전극과, 상기 제 2 오믹콘택층 상부로 서로 이격하며 형성된 제 2 소스 및 제 2 드레인 전극과;상기 제 1 소스 및 제 2 드레인 전극과 상기 제 2 소스 및 제 2 드레인 전극과 상기 데이터 배선과 상기 전원배선의 상면 및 측면을 감싸며 형성된 커버층과;상기 제 2 드레인 전극 상부에 형성된 커버층으로부터 연장 형성되어 상기 화소영역 내에 위치하는 화소전극과;상기 커버층을 덮으며 화소전극을 노출시키고 동시에 상기 제 1 드레인 전극을 노출시키는 드레인 콘택홀을 가지며 형성된 게이트 절연막과;상기 게이트 절연막 위로 상기 데이터 배선과 교차하여 상기 화소영역을 정의하는 게이트 배선과, 상기 게이트 배선과 연결되며 상기 제 1 액티브층에 대응하여 형성된 제 1 게이트 전극과, 상기 드레인 콘택홀을 통해 상기 제 1 드레인 전극과 접촉하며 상기 제 2 액티브층에 대응하여 형성된 제 2 게이트 전극을 포함하는 유기전계 발광 소자용 기판.
- 제 1 항에 있어서,상기 커버층과 상기 화소전극은 불산(HF)에 반응하지 않는 투명 도전성 물질로 이루어진 것이 특징인 유기전계 발광 소자용 기판.
- 제 1 항에 있어서,상기 제 1 소스 전극은 상기 데이터 배선에서 분기하여 구성되며, 상기 제 2 소스 전극은 상기 전원배선에서 분기하여 구성된 것이 특징인 유기전계 발광 소자용 기판.
- 제 1 항에 있어서,상기 제 2 게이트 전극은 그 일끝단이 절곡하여 상기 전원배선과 상기 게이트 절연막을 사이에 두고 중첩하도록 형성됨으로써 이들 중첩하는 부분이 스토리지 커패시터를 이루는 것이 특징인 유기전계 발광 소자용 기판.
- 제 1 항에 있어서,상기 게이트 배선과 상기 제 1 및 제 2 게이트 전극 위로 상기 화소전극을 노출시키는 보호층이 형성된 유기전계 발광 소자용 기판.
- 제 1 항에 있어서,상기 제 1 및 제 2 액티브층 하부로 상기 기판 전면에 무기절연물질로써 버퍼층이 형성된 것이 특징인 유기전계 발광 소자용 기판.
- 기판상의 화소영역에 형성되며 폴리실리콘의 제 1 및 제 2 액티브층과, 상기 제 1 및 제 2 액티브층 상부에 제 1 및 제 2 불순물 비정질 실리콘 패턴을 형성하는 단계와;상기 기판상에 저저항 금속물질인 알루미늄 또는 알루미늄 합금으로 이루어지며 일방향으로 연장하며 형성된 데이터 배선과 이와 이격하며 나란하게 형성된 전원배선을 형성하고, 동시에 상기 데이터 배선을 이루는 동일한 물질로써 상기 제 1 불순물 비정질 실리콘 패턴 상부에 서로 이격하는 제 1 소스 및 제 1 드레인 전극과, 상기 제 2 불순물 비정질 실리콘 패턴 상부로 서로 이격하는 제 2 소스 및 제 2 드레인 전극을 형성하는 단계와;투명 도전성 물질로써 상기 제 1 소스 및 제 1 드레인 전극과 제 2 소스 및 제 2 드레인 전극과 상기 데이터 배선과 상기 전원배선의 상면 및 측면을 감싸며 형태로 커버층을 형성하고, 동시에 상기 제 2 드레인 전극 상부의 커버층에서 연장한 형태로 상기 화소영역 내에 화소전극을 형성하는 단계와;상기 커버층을 식각 마스크로 하여 상기 제 1 불순물 비정질 실리콘 패턴과 제 2 불순물 비정질 실리콘 패턴을 제거함으로써 서로 이격하는 제 1 오믹콘택층과, 제 2 오믹콘택층을 형성하는 단계와;상기 제 1 및 제 2 오믹콘택층 사이로 노출된 제 1 및 제 2 액티브층에 대해 불산(HF) 세정을 실시하는 단계와;상기 불산 세정을 마친 상기 기판의 상기 커버층 위로 상기 제 1 드레인 전극을 노출시키는 드레인 콘택홀을 가지며 상기 화소전극을 노출시키는 게이트 절연막을 형성하는 단계와;상기 게이트 절연막 위로 상기 데이터 배선과 교차하는 게이트 배선과, 상기 게이트 배선과 연결되며 상기 제 1 액티브층에 대응하여 제 1 게이트 전극과, 상기 드레인 콘택홀을 통해 상기 제 1 드레인 전극과 접촉하며 상기 제 2 액티브층에 대응하여 제 2 게이트 전극을 형성하는 단계를 포함하는 유기전계 발광 소자용 기판의 제조 방법.
- 제 7 항에 있어서,상기 폴리실리콘의 제 1 및 제 2 액티브층과, 상기 제 1 및 제 2 액티브층 상부에 제 1 및 제 2 불순물 비정질 실리콘 패턴을 형성하는 단계는,상기 기판상에 순수 비정질 실리콘층을 형성하는 단계와;상기 순수 비정질 실리콘층을 폴리실리콘층으로 고상 결정화 공정을 실시하는 단계와;상기 폴리실리콘층 상부 전면에 불순물 비정질 실리콘층을 형성하는 단계와;상기 불순물 비정질 실리콘층과 그 하부의 상기 폴리실리콘층을 패터닝하는 단계를 포함하는 유기전계 발광 소자용 기판의 제조 방법.
- 제 7 항에 있어서,상기 제 1 소스 전극은 상기 데이터 배선에서 분기하여 구성되며, 상기 제 2 소스 전극은 상기 전원배선에서 분기하여 구성되며, 상기 제 2 게이트 전극은 그 일끝단이 절곡하여 상기 전원배선과 상기 게이트 절연막을 사이에 두고 중첩하도록 형성됨으로써 이들 중첩하는 부분이 스토리지 커패시터를 이루는 것이 특징인 유기전계 발광 소자용 기판의 제조 방법.
- 제 7 항에 있어서,상기 게이트 배선과 상기 제 1 및 제 2 게이트 전극 위로 상기 화소전극을 노출시키는 보호층을 형성하는 단계를 포함하는 유기전계 발광 소자용 기판의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080077831A KR20100019019A (ko) | 2008-08-08 | 2008-08-08 | 유기전계 발광소자용 기판 및 이의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080077831A KR20100019019A (ko) | 2008-08-08 | 2008-08-08 | 유기전계 발광소자용 기판 및 이의 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20100019019A true KR20100019019A (ko) | 2010-02-18 |
Family
ID=42089548
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020080077831A KR20100019019A (ko) | 2008-08-08 | 2008-08-08 | 유기전계 발광소자용 기판 및 이의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20100019019A (ko) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20110113041A (ko) * | 2010-04-08 | 2011-10-14 | 엘지디스플레이 주식회사 | 어레이 기판 및 이의 제조 방법 |
| US8513671B2 (en) | 2010-05-26 | 2013-08-20 | Samsung Display Co., Ltd. | Display device and method of manufacturing the same |
| KR20140086637A (ko) * | 2012-12-28 | 2014-07-08 | 엘지디스플레이 주식회사 | 유기전계 발광소자 및 그 제조방법 |
| CN105140234A (zh) * | 2015-07-28 | 2015-12-09 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法、显示装置 |
-
2008
- 2008-08-08 KR KR1020080077831A patent/KR20100019019A/ko not_active Application Discontinuation
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20110113041A (ko) * | 2010-04-08 | 2011-10-14 | 엘지디스플레이 주식회사 | 어레이 기판 및 이의 제조 방법 |
| US8513671B2 (en) | 2010-05-26 | 2013-08-20 | Samsung Display Co., Ltd. | Display device and method of manufacturing the same |
| TWI549281B (zh) * | 2010-05-26 | 2016-09-11 | 三星顯示器有限公司 | 顯示器及其製造方法 |
| KR20140086637A (ko) * | 2012-12-28 | 2014-07-08 | 엘지디스플레이 주식회사 | 유기전계 발광소자 및 그 제조방법 |
| CN105140234A (zh) * | 2015-07-28 | 2015-12-09 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法、显示装置 |
| CN105140234B (zh) * | 2015-07-28 | 2018-03-27 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法、显示装置 |
| US10079250B2 (en) | 2015-07-28 | 2018-09-18 | Boe Technology Group Co., Ltd. | Array substrate, its manufacturing method, and display device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9312277B2 (en) | Array substrate for display device and method of fabricating the same | |
| KR101019048B1 (ko) | 어레이 기판 및 이의 제조방법 | |
| KR101272892B1 (ko) | 어레이 기판 | |
| KR101790176B1 (ko) | 어레이 기판의 제조방법 | |
| US7989850B2 (en) | Array substrate and method of fabricating the same | |
| KR101434452B1 (ko) | 표시장치용 어레이 기판 및 그의 제조방법 | |
| KR20160062646A (ko) | 유기 발광 표시 장치 및 그 제조 방법 | |
| US8222638B2 (en) | Array substrate for organic electroluminescent device | |
| JP2004006343A (ja) | 有機電界発光素子とその製造方法 | |
| US11215891B2 (en) | Active matrix substrate and manufacturing method thereof | |
| CN111384113A (zh) | 有机发光显示设备 | |
| US10020324B2 (en) | Display device | |
| KR20120070870A (ko) | 유기전계 발광소자용 기판 및 그 제조 방법 | |
| KR20100019019A (ko) | 유기전계 발광소자용 기판 및 이의 제조 방법 | |
| KR101978789B1 (ko) | 표시장치용 어레이 기판 및 그의 제조 방법 | |
| KR101030968B1 (ko) | 어레이 기판 및 이의 제조방법 | |
| KR100461634B1 (ko) | 유기전계 발광소자와 그 제조방법 | |
| KR101475313B1 (ko) | 어레이 기판의 제조방법 | |
| KR20130010774A (ko) | 박막트랜지스터 어레이 기판의 제조 방법 | |
| JP2000029071A (ja) | 表示装置用アレイ基板、及びその製造方法 | |
| KR101484965B1 (ko) | 어레이 기판의 제조방법 | |
| KR100915351B1 (ko) | 박막 트랜지스터 표시판 | |
| KR20080004799A (ko) | 폴리실리콘 박막트랜지스터의 금속 배선 구조 및 그 제조방법. | |
| KR100742373B1 (ko) | 평판 표시 장치 및 그의 제조 방법 | |
| KR101588447B1 (ko) | 어레이 기판 및 이의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |