TWI549281B - 顯示器及其製造方法 - Google Patents

顯示器及其製造方法 Download PDF

Info

Publication number
TWI549281B
TWI549281B TW100115422A TW100115422A TWI549281B TW I549281 B TWI549281 B TW I549281B TW 100115422 A TW100115422 A TW 100115422A TW 100115422 A TW100115422 A TW 100115422A TW I549281 B TWI549281 B TW I549281B
Authority
TW
Taiwan
Prior art keywords
layer
region
forming
gate
source
Prior art date
Application number
TW100115422A
Other languages
English (en)
Other versions
TW201214695A (en
Inventor
申旼澈
曺圭湜
李源規
梁泰勳
秋秉權
李侖揆
朴容煥
文相皓
崔寶京
Original Assignee
三星顯示器有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三星顯示器有限公司 filed Critical 三星顯示器有限公司
Publication of TW201214695A publication Critical patent/TW201214695A/zh
Application granted granted Critical
Publication of TWI549281B publication Critical patent/TWI549281B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

顯示器及其製造方法
在此描述之技術方面一般係指一種顯示器及其製造方式。更具體的說，在此描述之技術方面一般係指一具有低電阻線的顯示器。
一般而言，有機發光二極體(Organic Light Emitting Diode，OLED)顯示器為顯示器中的一種，該顯示器為經由電刺激螢光有機化合物發光，以自體發光的顯示器。該有機發光二極體顯示器由於驅動像素以矩陣形式放置的方法不同，可分為被動矩陣式與主動矩陣式。與被動矩陣式有機發光二極體(Passive Matrix Organic Light Emitting Diode，PMOLED)元素相比，主動矩陣式有機發光二極體(Active Matrix Organic Light Emitting Diode，AMOLED)元素，具有較低的能量消耗，且具有較高解析度，因而適合用在大面積的顯示上。
更進一步的說，有機發光二極體顯示器由於光發射的方法不同，可分為底部發射式與頂部發射式。底部發射式的發射方法為通過薄膜電晶體顯示面板，由發射層發光至外部，而頂部發射式的發射方法為通過共同電極，由發射層發光至外部。由於孔徑比不受數據線及薄膜電晶體所影響，頂部發射式是較有優勢的。
隨著電視螢幕尺寸的增加，主動矩陣式有機發光二極體元素中所使用之薄膜電晶體的線，必須為低電阻線。然而，因為晶體化之熱處理步驟、或在現存低溫多晶矽(Low-Temperature Poly-Si，LTPS)的活化步驟、或熱晶體化步驟，皆會導致線的電阻增加，因此很難體現低電阻線。為了避免這類問題而進一步使用遮罩時，會有步驟成本增加的問題。
上述背景章節揭露之資訊，僅用於增加對於所述技術背景之了解，然而其所包含之資訊可能不為在本國熟悉先前技術之人士所知曉。
描述的技術方面係為了提供一顯示器及一顯示器製造方法，並能在不增加處理成本下，實現一低電阻線的優點。
一示範實施例提供一顯示器包含：一包含一第一區域、一第二區域、以及一第三區域之基板；形成於該基板之該第一區域與該第二區域之上之半導體層，並包含於各區域之一通道區域與該複數個源/汲極區域內；形成於該半導體層上之閘隔離層，並形成於相對應之該通道區域之區域上；形成於各該閘隔離層上之閘電極；個別與該半導體層上之該複數個源/汲極區域直接接觸之複數個源/汲極電極；形成於與該複數個源/汲極電極相同之層上之一像素電極，並形成於該第三區域上；形成於該基板之整個表面上，並包含該複數個源/汲極電極與該像素電極之一層間絕緣層；以及形成於該層間絕緣層之上之一閘線，並經由該層間絕緣層之通路接觸孔與該第一區域之該閘電極電性連接。
該複數個源/汲極電極以一透明導電層及一金屬層之堆疊結構形成。
該像素電極係由一透明導電層形成。
該閘電極係由一摻雜非晶矽層或一摻雜多晶矽層形成。
該顯示器更包含一第一連接線，該第一連接線係形成於該層間絕緣層上，並經由該層間絕緣層之通路接觸孔與該第一區域之該閘電極電性連接。
該顯示器更包含與該複數個源/汲極電極形成於同一層之一數據線及一電源供應線。
該顯示器更包含一電性連接至該第一區域之汲極電極之一第二連接線、一電性連接至該第二區域之閘極電極之一第三連接線、及一電性連接至該第二區域之汲極電極之一第四連接線，其中各該連接線形成於該層間絕緣層上。
另一實施例提供了製造一顯示器之方法，該方法包含：提供包含一第一區域、一第二區域、及一第三區域之一基板；形成一半導體層，該半導體層包含一通道區域與複數個源/汲極區域於該基板上之各該第一區域與該第二區域；形成閘隔離層於該半導體層及相對應之各該通道區域之區域上；形成一閘電極於各該閘隔離層上；形成複數個源/汲極電極，並個別與該半導體層上之該複數個源/汲極區域直接接觸；形成一像素電極於與該複數個源/汲極電極相同之層及該第三區域上；形成一層間絕緣層於該基板之整個表面上，並包含該複數個源/汲極電極與該像素電極；以及形成一閘線於該層間絕 緣層之上，並經由該層間絕緣層之通路接觸孔，電性連接該第一區域之該閘電極。
該複數個源/汲極電極之形成係為個別與該半導體層上之該複數個源/汲極區域直接接觸，而一像素電極係形成於與該複數個源/汲極電極相同之層上，並形成於該第三區域上，且更包含形成一透明導電層與一金屬層於包含該閘電極之基板的整個表面上；以及成形圖樣於該透明導電層與該金屬層，該成形係使用一光蝕刻程序。
該光蝕刻程序係使用一半色調遮罩。該半色調遮罩包含一光屏蔽區、一半穿透區、及一傳輸區。其中該光屏蔽區對應於該複數個源/汲極電極區域，而該半穿透區對應於該像素電極區域。
該複數個源/汲極電極以一透明導電層及一金屬層之堆疊結構形成，而該像素電極以一透明導電層形成。
該閘電極係由一摻雜非晶矽層或一摻雜多晶矽層形成。
依照本發明實施例方式之一顯示器，當實現一低電阻線而減低遮罩程序的數量時，可減少程序的成本。
本發明額外的方面及/或優點將被列於如下說明的一部份，且另一部份很明顯的在敘述中，或能由本發明的實踐而習知。
100‧‧‧基板
110、210、310‧‧‧震動吸收層
121、122‧‧‧半導體層
121’‧‧‧第一多晶矽圖樣
121a、121c、122a、122c‧‧‧源/汲極區域
121b、122b‧‧‧通道區域
122’‧‧‧第二多晶矽圖樣
123‧‧‧第三多晶矽圖樣
123’‧‧‧第三多晶矽圖樣
123a、223a、323a‧‧‧電容下方電極
123b、323b‧‧‧參雜多晶矽層圖樣
131、231、331‧‧‧第一閘隔離層
132、232、332‧‧‧第二閘隔離層
133、233‧‧‧介電層
141、241‧‧‧第一閘電極
142、242‧‧‧第二閘電極
143、243、343‧‧‧電容上方電極
150‧‧‧透明導電層
151a、151b、151c、152a、152b、153‧‧‧透明導電層圖樣
154‧‧‧線
160‧‧‧金屬層
161、161a、161b、161c、162、162a、162b、162c、163、163a、163b‧‧‧金屬層圖樣
161c’‧‧‧數據線
162c’‧‧‧電源供應線
170‧‧‧層間絕緣層
170a、170b、170c、170d、170e、170f、170g、170h‧‧‧接觸孔洞
171a、171b、172a、172b‧‧‧源/汲極電極
180a‧‧‧閘線
180b‧‧‧輔助電源供應線
181‧‧‧第一連接線
182‧‧‧第二連接線
183‧‧‧第三連接線
184‧‧‧第四連接線
185‧‧‧第五連接線
186‧‧‧第六連接線
190‧‧‧像素定義層
190a‧‧‧開孔
191‧‧‧有機薄膜層
192‧‧‧反向電極
200、300‧‧‧透明隔離基板
221、222、321、322‧‧‧半導體層
221a、221c、222a、222c、321a、321c、322a、322c‧‧‧源/汲極區域
221b、222b、321b、322b‧‧‧通道區域
250‧‧‧隔離薄膜
251、380‧‧‧雙層
320‧‧‧多晶矽層
330‧‧‧閘隔離層材料層
333‧‧‧絕緣層
340‧‧‧閘電極材料層
341、342‧‧‧閘電極
350‧‧‧虛擬閘材料層
351、352、353‧‧‧虛擬閘圖樣
360‧‧‧鋁層
370‧‧‧隔離層
A‧‧‧第一區域
B‧‧‧第二區域
C‧‧‧第三區域
D‧‧‧第四區域
藉由詳細說明示範之實施例，以及參考以下所附之圖例，上述本發明之其他特徵及優點將更明確。
第1到6圖係為依照本發明示範實施例中，顯示器製造方法之示意圖； 第7A到7C圖表示了依照另一示範實施例中，顯示器製造方法之截面圖；以及第8A到8F圖表示了依照另一示範實施例中，顯示器製造方法之截面圖。
以下係提供本發明實施例範例之詳細參考，範例以所附圖示敘述，其中參考數字標示整個規格之元素。以下敘述之實施例係經由圖式以解釋本發明。此外，在此描述之一層被稱為”形成於”或”放置於”一第二層上時，可被理解的是，第一層可以是直接形成於或放置於該第二層上，或具有一中間層介於該第一層與該第二層中。更進一步的說，由於其中使用，該詞”形成於”及相似詞可與”擺放於”或”放置於”作為同義的使用，且並不表示侷限於任何特定的製造程序。
此外，在示範實施例中，參考數字指定了具有相同配置的構成元素。否則，與示範實施例不同之配置將被特別描述。因此，圖示及描述皆為敘述性質，而不為限制性。
此外，在圖示中，為使說明易於理解，每個元件的尺寸及厚度為隨意表示，然而本發明的方面不限於此。在圖示中，層、薄膜、面板及區域的厚度等被放大以使圖示清晰。在圖示中，某些層及區域的厚度被放大以使理解及易於說明。
此外，在整個說明書中，除非明確說明與此相反，該詞”包含”及類似”包含”之詞性變化，將被理解為列入聲明的元素，而不為排除任何其他元素之意。此外，在整個說明書中，一有關目標部份上部的聲明，代表 一目標部份之上部或下部，且不表示該目標部份係永遠以根據地心方向朝上部擺放。
第1圖至第6圖係為依照本示範實施例中，描述製造一顯示器之方法示意圖。在這些圖中，第1A、2A、3A、4A、5A及6A圖為顯示器之上視平面圖，而第1B、2B、2C、3B、4B、5B、6B及6C個別為相對應於第1A、2A、3A、4A、5A及6A圖中，沿著A-B線之截面圖。
首先，請參閱第1A與1B圖，一第一區域A、一第二區域B、一第三區域C、及一第四區域D定義於一透明隔離基板100上，且該基板100以玻璃、石英、藍寶石等形成。該第一區域A為一轉換電晶體區域，該第二區域B為一薄膜電晶體區域，該第三區域C為一電容區域，而該第四區域D為一光發射區。為使說明易於理解，該基板被分為數個區域，然而，在圖示中分隔的數個區域並不具有特殊意義。
接著，在該透明隔離基板100之整個表面，形成了具有預定厚度的一震動吸收層110，該震動吸收層110由電漿輔助化學氣相沉積法(Plasma-Enhanced Chemical Vapor Deposition)製造之氧化矽(SiOx)形成。在此情況下，當執行一非晶矽層的晶體化程序時，該非晶矽層係為形成於後續程序，該震動吸收層110避免雜質擴散到該透明隔離基板100裡。
接著，一具有預定厚度之非晶矽層(未顯示)沉積於該震動吸收層110之上，且該非晶矽層之晶體化係使用一準分子雷射回火法(Excimer Laser Annealing，ELA)、一順序橫向固化法(Sequential Lateral Solidification，SLS)、一金屬誘導結晶法(metal induced crystallization(MIC)、一金屬誘導橫向結晶法(Metal Induced Lateral Crystallization， MILC)、或一超晶矽法(Super Grain Silicon，SGS)，而形成一多晶矽層(即為一未顯示之半導體層)。
接著，一具有預定厚度之閘隔離層材料層(未顯示)形成於整個表面上，該表面包含該多晶矽層，該閘隔離層材料以氧化矽(SiOx)、矽氮化物、或堆疊的結構形成。
接著一閘電極材料層(未顯示)形成於該閘隔離層材料層之上(未顯示)。在此情況下，該閘電極層以一非晶矽層或多晶矽層形成。當形成該非晶矽層時，該閘電極材料層可借參雜程序之執行，以直接沉積參雜非晶矽層的方式形成，然而如下所述，參雜可由射出雜質至源/汲極區域之參雜程序執行，因此未參雜之非晶矽可被使用於形成該閘電極材料層。
接著，該多晶矽層(未顯示)、該閘隔離層材料層(未顯示)、及該閘電極材料層(未顯示)以光蝕刻程序形成圖樣於上。藉由形成圖樣，一第一多晶矽圖樣121’、一第一閘隔離層131、及一第一閘電極141形成於該第一區域A上，一第二多晶矽圖樣122’、一第二閘隔離層132、及一第二閘電極142形成於該第二區域B上，而一第三多晶矽圖樣123、一電容下方電極123a、一介電層133、及一電容上方電極143形成於該第三區域C上。
在此情況下，該光蝕刻程序的執行可使用一半色調遮罩(或狹縫遮罩)，且例如，一半色調遮罩被分為一光屏蔽區、一半穿透區、及一傳輸區。
該光屏蔽區為不能傳遞光的區域，並相對應於該第一閘電極141區、該第二閘電極142區、及該電容上方電極143區。該半穿透區為傳送一預定部分光的區域，並相對應於該第一多晶矽圖樣121’區、該第二多晶矽圖樣 122’區、及該電容下方電極123a區。該傳輸區為傳輸所有光的區域，並相對應於所有該閘電極材料層與該閘隔離層材料層，且包含該多晶矽層之區域皆被移除。一使用半色調遮罩(或狹縫遮罩)之光蝕刻程序可被熟悉此技藝的人士了解，在此省略詳細的描述。
如上所述，依照本示範實施例之該第一與第二多晶矽圖樣121’與122’以及該閘電極141與142層係為使用一第一遮罩形成。參考數字123b’表示一第三多晶矽層圖樣，且從該電容下方電極123a延伸以連接至一像素電極，將在之後敘述。
接著，請參閱第2B與第2C圖，一n-型或p-型雜質被參雜於基板的整個表面上，該表面包含該閘電極141與142、該電容上方電極143、源/汲極區域121a、121c、122a與122c、以及通道區域121b與122b，且定義於該第一區域A與該第二區域B上，進而形成半導體層(多晶矽層)121與122。較適合的方式是使用磷(Phosphorus，P)為該n-型雜質，及使用硼(Boron，B)為該p-型雜質。
在此情況下，在該通道區域121b與122b，離子被該第一閘電極141與該第二閘電極142攔截，而不能射出至該通道區域121b與122b，因而該通道區域121b與122b相對應於一非參雜區域，且該第一閘電極141與該第二閘電極142以一非晶矽層形成，而該非晶矽層係以一多晶矽層或由雜質參雜程序參雜之一非晶矽層形成。一熱處理程序可執行以活化該參雜的雜質。
請續參閱第2B與第2C圖，一透明導電層150形成於基板的整個表面上，該表面包含該閘電極141與142以及該電容上方電極143，且一金屬層160形成於該透明導電層150上。
該透明導電層150係由一包含銦錫氧化物(Indium Tin Oxide，ITO)、銦鋅氧化物(Indium Zinc Oxide，IZO)、錫氧化物(Tin Oxide，TO)和氧化鋅(Zinc Oxide，ZnO)之群組中，選擇其中之任一材料製造而成。而該金屬層160係由一包含鉬(Mo)、鎢(W)、鉬化鎢(MoW)、釹化鋁(AlNd)、鈦(Ti)、銅(Cu)、銅合金、鋁(Al)、鋁合金、銀(Ag)和銀合金之群組中，選擇其中任一材料製造而成之一單層，或是由一包含一雙層結構及低電阻材料鉬、銅、鋁、銀之多層結構的群組中挑選，形成一堆疊結構，以降低線的電阻值。參考數字123b表示一參雜多晶矽層圖樣，且從該電容下方電極123a延伸以連接至一像素電極，該電極描述如後。此外，該透明導電層150及該金屬層160經由一第二遮罩蝕刻，因此形成該第一區域A、第二區域B、第三區域C及第四區域D的該金屬層圖樣161、162與163。
接著，請參閱第3A與3B圖，該透明導電層150與該金屬層160由光蝕刻程序成形圖樣。如下標示數字所述，由於圖樣成形，源/汲極電極171a與171b係各別電性連接至該源/汲極區域121a與121c，並形成於該第一區域A上，而源/汲極電極172a與172b係個別電性連接至該源/汲極區域122a與122c，且形成於該第二區域B上。
在此情況下，該第一區域A與該第二區域B之源極電極171a與172a，係以透明導電層圖樣151a與152a以及金屬層圖樣161a與162a的堆疊結構形成。而該第一區域A與該第二區域B之汲極電極171b與172b，也係以透明導電層圖樣151b與152b以及金屬層圖樣161b與162b的堆疊結構形成。
此外，當形成該源/汲極電極171a、171b、172a及172b時，同時形成了一數據線161c’與一電源供應線162c’(如第5A與6A圖)，而在此情 況下，該數據線161c’係由一透明導電層圖樣151c與一金屬層圖樣161c的堆疊結構形成，而該電源供應線162c’也係由一透明導電層圖樣(未顯示)與一金屬層圖樣162c的堆疊結構形成。
此外，當形成該源/汲極電極171a、171b、172a及172b時，一像素電極同時形成於該第四區域D，也就是說，在該第四區域D中，該金屬層被移除了，而只形成一透明導電層圖樣153，於是該透明導電層圖樣153執行了一像素電極的功能。
參考數字154代表從該像素電極153延伸，以連接至該電容下方電極123a的線，而參考數字163a代表一金屬層圖樣，該金屬層圖樣連接該像素電極153至該第二區域B之汲極電極172b 122c。然而，該金屬層圖樣163a可被移除，而該像素電極153可與該第二區域B之該汲極電極172b直接連接。在此情況下，該光蝕刻程序可由使用一半色調遮罩(或狹縫遮罩)執行，且舉例來說，半色調遮罩可被分為一光屏蔽區、一半穿透區、及一傳輸區。
該光屏蔽區為不能傳遞光的區域，並相對應於該第一區域與該第二區域之源/汲極電極171a、171b、172a及172b、一數據線161c’、及一電源供應線162c’(如第5A與6A圖)，與一金屬層圖樣區163a。該半穿透區為傳送一預定部分光的區域，並相對應於一像素電極153。該傳輸區為傳輸所有光的區域，並相對應於該透明導電150與該金屬層160皆被移除之區域。使用半色調遮罩(或狹縫遮罩)之光蝕刻程序可被熟悉此技藝的人士了解，在此省略詳細的描述。如上所述，本示範實施例之源/汲極電極171a、171b、172a及172b、一數據線161c’、一電源供應線162c’(如第5A與6A圖)、與一像素電極可使用一第二遮罩形成。
接著，請參閱第4A與第4B圖，具有預定厚度的一層間絕緣層170(如第4B圖)形成於一基板的整個表面上，該基板並包含該源/汲極電極171a、171b、172a及172b、該數據線161c’、該電源供應線162c’(如第5A與6A圖)、與該像素電極153。此後，由光蝕刻程序蝕刻之層間絕緣層170，可形成複數個接觸孔洞170a、170b、170c、170d、170e、170f、170g與170h。在此情況下，該複數個接觸孔洞使用一第三遮罩蝕刻而成。
接著，請參閱第5A與第5B圖，一金屬層(未顯示)形成於該基板的整個表面上，該基板並包含該複數個通路接觸孔170a、170b、170c、170d、170e、170f、170g與170h，此後，該金屬層形成為一單層，並係由一包含鉬(Mo)、鎢(W)、鉬化鎢(MoW)、釹化鋁(AlNd)、鈦(Ti)、銅(Cu)、銅合金、鋁(Al)、鋁合金、銀(Ag)和銀合金之群組中，任意選擇之一材料製造而成，或是由一包含一雙層結構及低電阻材料鉬、銅、鋁、銀之多層結構的群組中挑選，形成一堆疊結構，以降低線的電阻值。
經由該第一區域A中的圖樣成形，形成了電性連接至該第一閘電極141之一第一連接線181，且形成了電性連接至該汲極電極171b之一第二連接線182。此外，在該第二區域B中，形成了電性連接至該第二閘電極142之一第三連接線183，且形成了電性連接至該汲極電極172b之一第四連接線184。此外，在該第三區域C中，形成了電性連接至該電容上方電極143之一第五連接線185。此外，形成了電性連接至該金屬層圖樣163a之一第六連接線186。
此外，當形成該連接線時，同時形成一閘線180a，且形成一輔助電源供應線180b。在此情況下，該第二連接線182、該第三連接線183、及 該第五連接線185係為互相連接，且該第一區域A之該汲極電極171b、該第二區域B之該第二閘電極142、與該電容上方電極143係為電性連接。
此外，該第四連接線184電性連接至該第六連接線186，且該第二區域之該汲極電極1712b電性連接至該電容下方電極123a。該輔助電源供應線180b以通過一通路接觸孔170h電性連接至該電源供應線162c’，且該輔助電源供應線180b可不必形成。如上所述，使用該第四遮罩之光蝕刻程序成形圖樣於該金屬層160上，可形成一閘線180a與一輔助電源供應線180b，且可形成一連接線(181-186之一)以連接各元素。
接著，參考第6A與第6B圖，預定厚度的一像素定義層190形成於該基板的整個表面上，該基板包含該閘線180a、該輔助電源供應線180b、及該連接線181-186，而暴露於該像素電極153預定部份之一開孔190a，係由該第五遮罩形成，進而定義了一光發射區域。該像素定義層190可由一包含聚亞醯胺(Polymide)、苯環丁烯(Benzocyclobutene)系列樹脂、旋塗式玻璃(Spin-On Glass，SOG)、及丙烯酸(Acrylate)之群組中，其中之一種材料製成。
如上所述，依照本發明，在執行熱處理程序以使非晶矽層結晶，或使參雜的離子活化之後，可形成源/汲極電極171a、171b、172a及172b、該數據線161c’、該電源供應線162c’、該閘線180a、該輔助電源供應線180b、以及電性連接上述之該連接線181-186。
也就是說，傳統上在執行熱處理程序之前，該閘線180a與該連接線181-186已形成，而即使使用一低電阻材料做為層的材料，線的電阻值會由於熱處理程序而增加，因此實現低電阻線是困難的。然而，在本發明的方 法中，由於許多不同材料的薄膜電晶體在熱處理程序之後被形成，低電阻線可被實現。
此外，實現低電阻線時，當形成源/汲極電極171a、171b、172a及172b時，同時形成了該像素電極153。此外，當電性連接該源/汲極電極171a、171b、172a及172b至該源/汲極區域121a、121c、122a與122c時，將排除通道接觸孔洞程序，也就是形成一隔離層於源/汲極區域121a、121c、122a與122c，並在形成通道接觸孔洞170a到179h後電性連接源/汲極電極171a、171b、172a與172b的程序，且該源/汲極電極171a、171b、172a及172b直接電性連接至相對應的源/汲極區域121a、121c、122a與122c。也就是說，在本發明中，一定義光發射區域D的程序，以形成暴露於該像素電極153預定部份之一開孔190a，由僅使用五個遮罩完成。於是，當實現一低電阻線時，降低該遮罩程序的數量可減少該程序的成本。
接著，請參閱第6C圖，一有機薄膜層191形成於包含該開孔190a之該像素定義層190上。該有機薄膜層191由一低分子沉積法或一雷射熱轉移法形成。該有機薄膜層191可由從電子入射層(Electron Injection Layer，EIL)、電子傳輸層(Electron Transport Layer，ETL)、電洞入射層、電洞傳輸層、電洞隔離層及有機發射層中選擇之至少一薄膜形成。
形成該電洞傳輸層的電洞傳輸材料可為N,N’-di(naphthalene-1-yl)-N,N’-diphenyl-benzidine(a-NPB)或N,N’-bis(3-methylphenyl)-N,N’-diphenyl-[1,1’-biphenyl]-4,4’-diamine(TPD)。該電洞傳輸層的薄膜厚度在大約10到50奈米的範圍之間，當該該電洞傳輸層偏離所述之厚度範圍時，將惡化電洞入射層的特性。
在該電洞傳輸層中，除了電洞傳輸材料外，可加上一發射光以使電子-電洞耦合之參雜物。該參雜物可為4-(dicyanomethylene)-2-tert-bytyl-6-(1,1,7,7-tetramethyljulolidyl-9-enyl)-4H-pyran(DCJTB)、香豆素6(coumarin 6),9,10,11,12-四苯稠四苯(rubrene),4-(dicyanomethylene)-2-methyl-6-(4-diemthylaminostyryl)-4H-pyran(DCM)、苝(Perlene)、或喹吖酮(Quinacridone)，而其中的含量可為相對於該電洞傳輸層形成材料之約0.1至5重量百分比(wt%)。當形成一電洞傳輸層時，若加入該參雜物，光發射顏色可依照參雜物的種類與內容調整，且由該電洞傳輸層熱穩定的改善，可改善該元素的壽命。
此外，該電洞傳輸層可使用一星狀氨基化合物形成，且該電洞傳輸層的形成厚度在約30到100奈米的範圍之間。當該電洞傳輸層偏離所述的厚度範圍時，電洞入射層的特性將變差。由於該電洞入射層及陽極電極之電洞傳輸能力的改善，反向電極與一電洞傳輸層之間的接觸電阻減少了，於是可得到元素特性改善的效果。
依照本發明方法之發射層形成材料並不被特別限定，且可包含例如4,4’-bis(carbazol-9-yl)-biphenyl(CBP)之材料。依照本發明方法之發射層形成材料更可包含在一參雜物，該參雜物在電洞傳輸層中，發射光以使電子-電洞耦合，在此情況下，參雜物的種類及內容類似於在電洞傳輸層中的參雜物，所以該發射層的薄膜厚度可在約10到40奈米的範圍之間。
一形成該電子傳輸層之電子傳輸材料更包含一參雜物，該參雜物在該電子傳輸層中使用tris(8-quinolinolato)-aluminum(Alq 3)發射光以使電子-電洞耦合。在此情況下，參雜物的種類及內容類似於在電洞傳輸層中的參 雜物，且該電子傳輸層的薄膜厚度可在約30到100奈米的範圍之間。當該電子傳輸層偏離該厚度範圍時，將惡化效率且提高驅動電壓。
一電洞隔離層(Hole Barrier Layer，HBL)更形成於該發射層與該電子傳輸層之間。在此，該電洞隔離層的執行防止以磷光材料形成之激子移動至電子入射層，或防止電洞移動至電子入射層的功能，且電洞隔離層形成的材料可使用BAlq。
該電子入射層由包含氟化鋰(LiF)的材料形成，且其中的厚度在約0.1至10奈米的範圍之間，當該電子入射層偏離該厚度範圍時將提高驅動電壓。
接著，由一反向電極192形成於包含該有機薄膜層191之該基板的整個表面上，可製造一依照本示範實施例之有機發光二極體顯示器。在此情況下，該反向電極192可由包含鋰(Li)、鈣(Ca)、氟化鋰/鈣(LiF/Ca)、氟化鋰/鋁(LiF/Al)、鋁(Al)、鎂(Mg)及其合金之群組中，挑選一材料製成。
第7A與第7C圖係為表示依照另一示範實施例之顯示器製造方法之截面圖。依照此示範實施例之顯示器製造方法與前述之示範實施例之顯示器製造方法，除了以下所述外皆相同。
首先，請參閱第7A圖，透明隔離基板200的整個表面由例如玻璃、石英、及藍寶石等的材料製成，預定厚度的震動吸收層210以使用電漿輔助化學氣相沉積法之矽氧化物(SiOx)形成。接著，一預定厚度之非晶矽層(未顯示)沉積於該震動吸收層210之上，且該非晶矽層之晶體化係使用一金屬誘導結晶法(Metal Induced Crystallization(MIC)、一金屬誘導橫向結晶法 (Metal Induced Lateral Crystallization，MILC)、或一超晶矽法(Super Grain Silicon，SGS)，也就是說，使用一金屬催化劑之晶體化方法，形成一多晶矽層(未顯示)。
接著，一預定厚度之閘隔離層材料層(未顯示)形成於包含該多晶矽層之整個表面上，該閘隔離層材料以氧化矽(SiOx)、矽氮化物、或堆疊的結構形成。
接著，一閘電極材料層(未顯示)形成於該閘隔離層材料層之上(未顯示)。在此情況下，該閘電極層以非晶矽形成。當形成該非晶矽層時執行之參雜程序，可使該閘電極材料層以直接沉積參雜非晶矽層的方式形成，然而如下所述，參雜可由射出雜質至源/汲極區域之參雜程序執行，因此未參雜之非晶矽可被使用於此程序之階段。
接著，該多晶矽層(未顯示)、該閘隔離層材料層(未顯示)、及該閘電極材料層(未顯示)以光蝕刻程序成形圖樣於上。此與前述之示範實施例相同，在此省略其詳細敘述。
接著，由參雜一n-型或p-型雜質於基板的整個表面上，且該基板包含該閘電極，並定義了該電容上方電極，源/汲極區域221a、221c、222a與222c、以及通道區域221b與222b，進而形成半導體層221與222。最建議使用磷(Phosphorus，P)為該n-型雜質，及使用硼(Boron，B)為該p-型雜質。
因此，一第一多晶矽圖樣221’、一第一閘隔離層231、及一第一閘電極241形成於該第一區域A上，一第二閘隔離層232及一第二閘電極242形成於該第二區域B上，而一電容下方電極223a、一介電層233、及一電容上方電 極243形成於該第三區域C上。參考數字233b表示一參雜多晶矽層圖樣從該電容下方電極223a延伸，以連接至一像素電極。
接著，請參閱第7B圖，一隔離薄膜250形成於該基板的整個表面上，且該基板包含該閘電極241與242及該電容上方電極243，且一金屬層、一金屬矽化物層、或一雙層251其中形成於該隔離薄膜250上。在此，較佳的是該金屬層、該金屬矽化物層、或該雙層251其中使用一金屬，該金屬包含比晶體化之金屬催化劑、或該金屬之合金、或該金屬之金屬矽化物較小之擴散係數，於該半導體層221與222中。該金屬層之金屬或金屬矽化物、該金屬矽化物層、或該雙層251其中係為一吸除金屬或金屬矽化物。
也就是說，在本示範實施例中，當一多晶矽層結晶使用一金屬誘導結晶法、一金屬誘導橫向結晶法、或一超晶矽法，該超晶矽法係使用晶體化引導金屬，該多晶矽層係用於吸除該半導體層221與222中殘餘的晶體化引導金屬。之後，由執行基板的熱處理程序，一晶體化引導金屬可被吸除，而該吸除程序可被熟悉此技藝的人士了解，在此省略詳細的描述。
在此情況下，該熱處理程序以約30秒到約10小時的時間，而溫度範圍約為450℃到約900℃被執行。當該熱處理溫度小於450℃時，很難完全移除該半導體層221與222中殘餘的該晶體化引導金屬，而當該熱處理溫度大於900℃時，基板可能由於高溫變形。此外，當該熱處理的時間少於30秒時，很難完全移除該半導體層中殘餘的該晶體化引導金屬，當該熱處理時間多於10小時時，基板可能由於熱處理過長的時間而變形，且會出現生產成本高及薄膜電晶體良率低的問題。由於參雜的雜質由熱處理程序活化，為了活化該參雜的雜質而分開的熱處理程序可被省略。
接著，請參閱第7C圖，該吸除隔離層250與該金屬層、該金屬矽化物層、或該雙層251其中被移除，且本示範實施例中，可形成包含閘電極241與242與一電容上方電極243之一基板200。以下之程序與先前之示範實施例之程序(第2A圖之後的程序)相同，在此將省略，且因此可製造依照本示範實施例之顯示器。
第8A至第8F圖係為表示依照另一示範實施例之顯示器製造方法之截面圖。依照此示範實施例之顯示器製造方法與前述之示範實施例之顯示器製造方法，除了以下所述外皆相同。
首先，請參閱第8A圖，透明隔離基板300由例如玻璃、石英、及藍寶石等的材料製成，預定厚度的震動吸收層310以使用電漿輔助化學氣相沉積法之矽氧化物(SiOx)形成於該透明隔離基板300的整個表面上。接著，一預定厚度之非晶矽層(未顯示)沉積於該震動吸收層310之上，且該非晶矽層之晶體化係使用一金屬誘導結晶法(Metal Induced Crystallization(MIC)、一金屬誘導橫向結晶法(Metal Induced Lateral Crystallization，MILC)、或一超晶矽法(Super Grain Silicon，SGS)，也就是說，使用一金屬催化劑之晶體化方法，形成一多晶矽層320。
接著，一預定厚度之閘隔離層材料層330形成該多晶矽層320之整個表面上，該閘隔離層材料330以氧化矽(SiOx)、矽氮化物、或其中堆疊的結構形成。
接著，一閘電極材料層340形成於該閘隔離層材料層之上330。在此情況下，該閘電極材料以非晶矽形成。當形成該非晶矽層時，該閘電極材料層由執行一參雜程序，直接沉積參雜非晶矽層以形成該非晶矽層。
接著，請參閱第8B圖，一虛擬閘材料層350形成於該閘電極材料層330上。
接著，請參閱第8C圖，該多晶矽層320、該閘隔離材料層330、該閘電極材料層340、與該虛擬閘材料層350由一光蝕刻程序成形圖樣。此與先前之示範實施例之程序相同，以下將省略詳細敘述。然而，在本示範實施例中，如上所述，包含一虛擬閘材料層350，於是由成形圖樣，可形成虛擬閘圖樣351、352及353於閘電極341、342及電容上方電極343上。
接著，請參閱第8D圖，一鋁層360形成於包含該虛擬閘圖樣351、352及353之基板的整個表面。如下所述，該鋁層360係為為了形成源/汲極區域(第8E圖中之321a、321c、322a、322c)之層。
接著，請參閱第8E圖，一隔離層370形成於該鋁層360上，且一金屬層、一金屬矽化物層、或一雙層380其中形成於該隔離層370上。當該隔離層370與該金屬層、金屬矽化物層、或雙層380其中以一金屬誘導結晶法(Metal Induced Crystallization(MIC)、一金屬誘導橫向結晶法(Metal Induced Lateral Crystallization，MILC)、或一超晶矽法晶體化時，一多晶矽半導體層使用一晶體化引導金屬，該該隔離層370與該金屬層、金屬矽化物層、或雙層380其中被使用以吸除該半導體層中殘餘的晶體化引導金屬，如同之前的示範實施例，以下將省略詳細敘述。
此後，由執行該透明隔離基板300的熱處理程序，一晶體化引導金屬可被吸除，且該熱處理程序以約30秒到約10小時的時間，而溫度範圍約為450℃到約900℃被執行。在此示範實施例中，鋁或該鋁層360由熱處理擴散到多晶矽層中，因而形成源/汲極區域321a、321c、322a與322c。也就是說， 鋁擴散到一多晶矽層中以形成一鋁-矽固溶液，且該鋁-矽固溶液執行一個接收體的功能，因而依照本示範實施例之源/汲極區域321a、321c、322a與322c，在參雜一P型雜質時具有效用。
也就是說，由該熱處理程序，半導體層321與322由定義個別的源/汲極區域321a、321c、322a與322c及通道區域321b與322b形成，而在此情況下，當鋁擴散時，往該通道區域321b與322b的擴散會被一虛擬閘圖樣中止，於是該通道區域321b與322b係相對於一內在區域。因此，一第一多晶矽圖樣321、一第一閘隔離層331、及一第一閘電極341形成於該第一區域A中，一第二多晶矽圖樣322、一第二閘隔離層332、及一第二閘電極342形成於該第二區域B中，且一電容下方電極323a、一絕緣層333、及一電容上方電極343形成於該第三區域C中。
參考數字323b表示了從該電容下方電極323a延伸的一參雜多晶矽圖樣，並連接至一像素電極(未顯示)。以下之程序與先前之示範實施例之程序(第2A圖之後的程序)相同，在此將省略，且因此可製造依照本示範實施例之顯示器。
雖然本發明之少數實施例被表示及描述於此，以上所述僅為舉例性，而非為限制性者。任何未脫離本發明之精神與範疇，而對其進行之等效修改或變更，均應包含於後附之申請專利範圍中。
141‧‧‧第一閘電極
142‧‧‧第二閘電極
143‧‧‧電容上方電極
153‧‧‧透明導電層圖樣
161a、161b、161c、162a、162b、162c、163a、163b‧‧‧金屬層圖樣
170a、170b、170c、170d、170e、170f、170g、170h‧‧‧接觸孔洞
A‧‧‧第一區域
B‧‧‧第二區域

Claims (23)

  1. 一種顯示器，包含：一基板，該基板包含一第一區域、一第二區域、以及一第三區域；複數個半導體層，係形成於該基板之該第一區域與該第二區域之上，並包含一通道區域與複數個源/汲極區域於各區域內；複數個閘隔離層，係形成於該複數個半導體層上，並形成於相對應之該通道區域之區域上；一閘電極，係形成於各該閘隔離層上；複數個源/汲極電極，係個別與該複數個半導體層上之該複數個源/汲極區域直接接觸；一像素電極，係形成於與該複數個源/汲極電極相同之層上，並形成於該第三區域上；一層間絕緣層，係形成於該基板之整個表面上，並包含該複數個源/汲極電極與該像素電極；以及一閘線，係形成於該層間絕緣層之上，並經由該層間絕緣層之通路接觸孔與該第一區域之該閘電極電性連接。
  2. 如申請專利範圍第1項所述之顯示器，其中該複數個源/汲極電極以一透明導電層及一金屬層之堆疊結構形成。
  3. 如申請專利範圍第2項所述之顯示器，其中：該透明導電層係由一包含銦錫氧化物(Indium Tin Oxide，ITO)、銦鋅氧化物(Indium Zinc Oxide，IZO)、 錫氧化物(Tin Oxide，TO)和氧化鋅(Zinc Oxide，ZnO)之群組中，任意選擇之一材料製造而成；該金屬層係由一包含鉬(Mo)、鎢(W)、鉬化鎢(MoW)、釹化鋁(AlNd)、鈦(Ti)、銅(Cu)、銅合金、鋁(Al)、鋁合金、銀(Ag)和銀合金之群組中，任意選擇之一材料製造而成；以及該金屬層係以鉬、銅、鋁、或銀之一單一層、一雙層構造、或一多層構造所形成。
  4. 如申請專利範圍第1項所述之顯示器，其中該像素電極係由一透明導電層形成。
  5. 如申請專利範圍第4項所述之顯示器，其中該透明導電層係由一包含銦錫氧化物(Indium Tin Oxide，ITO)、銦鋅氧化物(Indium Zinc Oxide，IZO)、錫氧化物(Tin Oxide，TO)和氧化鋅(Zinc Oxide，ZnO)之群組中，任意選擇之一材料製造而成。
  6. 如申請專利範圍第1項所述之顯示器，其中該閘電極係由一摻雜非晶矽層或一摻雜多晶矽層形成。
  7. 如申請專利範圍第1項所述之顯示器，更包含一第一連接線，該第一連接線係形成於該層間絕緣層上，並經由該層間絕緣層之通路接觸孔與該第一區域之該閘電極電性連接。
  8. 如申請專利範圍第1項所述之顯示器，更包含與該複數個源/汲極電極形成於同一層之一數據線及一電源供應線。
  9. 如申請專利範圍第1項所述之顯示器，更包含一電性連接 至該第一區域之該汲極電極之第二連接線、一電性連接至該第二區域之該閘極電極之第三連接線、及一電性連接至該第二區域之該汲極電極之第四連接線，其中各該連接線形成於該層間絕緣層上。
  10. 如申請專利範圍第9項所述之顯示器，其中該第二連接線與該第三連接線係為電性連接。
  11. 如申請專利範圍第9項所述之顯示器，其中該第四連接線與該像素電極係為電性連接。
  12. 一種顯示器製造方法，包含下列步驟：提供包含一第一區域、一第二區域、及一第三區域之一基板；形成一半導體層，該半導體層包含一通道區域與複數個源/汲極區域於該基板上之各該第一區域與該第二區域；形成複數個閘隔離層於該半導體層及相對應之各該通道區域之區域上；形成一閘電極於各該閘隔離層上；形成複數個源/汲極電極，並個別與該半導體層上之該複數個源/汲極區域直接接觸；形成一像素電極於與該複數個源/汲極電極相同之層及該第三區域上；形成一層間絕緣層於該基板之整個表面上，並包含該複數個源/汲極電極與該像素電極；以及 形成一閘線於該層間絕緣層之上，並經由該層間絕緣層之通路接觸孔，電性連接該第一區域之該閘電極。
  13. 如申請專利範圍第12項所述之顯示器製造方法，其中在形成複數個源/汲極電極，並個別與該半導體層上之該複數個源/汲極區域直接接觸以及形成一像素電極於與該複數個源/汲極電極相同之層及該第三區域上的步驟中，且更包含下列步驟：形成一透明導電層與一金屬層於包含該閘電極之基板的整個表面上；以及成形圖樣於該透明導電層與該金屬層，該成形係使用一光蝕刻程序。
  14. 如申請專利範圍第13項所述之顯示器製造方法，其中該光蝕刻程序使用一半色調遮罩。
  15. 如申請專利範圍第14項所述之顯示器製造方法，其中：該半色調遮罩包含一光屏蔽區、一半穿透區、及一傳輸區；該光屏蔽區對應於該複數個源/汲極電極區域；以及該半穿透區對應於該像素電極區域。
  16. 如申請專利範圍第12項所述之顯示器製造方法，其中該複數個源/汲極電極以一透明導電層及一金屬層之堆疊結構形成，而該像素電極以一透明導電層形成。
  17. 如申請專利範圍第12項所述之顯示器製造方法，其中該閘電極係由一摻雜非晶矽層或一摻雜多晶矽層形成。
  18. 如申請專利範圍第12項所述之顯示器製造方法，更包含形成一第一連接線於該層間絕緣層上，並經由該層間絕緣層之通路接觸孔與該第一區域之該閘電極電性連接。
  19. 如申請專利範圍第12項所述之顯示器製造方法，更包含形成一數據線及一電源供應線於與該複數個源/汲極電極同一層之上。
  20. 如申請專利範圍第12項所述之顯示器製造方法，更包含形成一電性連接至該第一區域之該汲極電極之第二連接線、一電性連接至該第二區域之該閘極電極之第三連接線、及一電性連接至該第二區域之該汲極電極之第四連接線，其中各該連接線形成於該層間絕緣層上。
  21. 一種在基板之整個表面上之顯示器製造方法，該基板並包含一透明隔離層與一震動吸收層，包含下列步驟：形成複數個多晶矽層圖樣、至少一閘電極層、一電容較低電極、及一電容較低電極之延伸部分於基板的整個表面，該形成係使用一第一遮罩，從而形成一第一生成物；參雜一N-型或P-型雜質至該第一遮罩程序之該第一生成物；熱處理該第一生成物以晶體化該複數個多晶矽層圖樣，並活化該參雜之雜質；形成一透明導電層於該第一生成物之上；形成一第一金屬層於該透明導電層之上； 從延伸部分形成一像素電極、並使用一第二遮罩以在該第一金屬層上形成至少一源/汲極電極、一數據線，一電源供應線，與一像素電極，並從而形成一第二生成物；形成一層間隔離層於該第二生成物上；形成複數個通路接觸孔於該第二生成物上，該形成係使用一光蝕刻及一第三遮罩，從而形成一第三生成物；形成一第二金屬層於該第三生成物上，並使用一第四遮罩以光蝕刻成形圖樣於該第二金屬層上；成形圖樣以形成複數個連接線、一閘線、及一輔助電源供應線於該第二金屬層上，從而形成一第四生成物；以及於該第四生成物上，形成具有一預先決定開孔之一像素定義層，該成形係使用一第五遮罩。
  22. 如申請專利範圍第21項所述之顯示器製造方法，更包含：以電漿輔助化學氣相沉積法形成該震動吸收層；形成一非晶矽層於該震動吸收層上，並晶體化該非晶矽層，從而形成一多晶矽層；形成一閘隔離層於該多晶矽層之上；由參雜非晶矽層以形成一閘電極材料層於該閘隔離層上，從而形成一附帶生成物；以及成形圖樣於該附帶生成物上，其中： 該參雜可在該非晶矽層成形之前被執行，或可被參雜到位，以及該晶體化使用一晶體化導引金屬及熱處理，接著移除該金屬層而執行。
  23. 如申請專利範圍第21項所述之顯示器製造方法，更包含：形成一閘隔離層材料層於該複數個多晶矽層圖樣之上；使用非晶矽形成一閘電極材料層於該閘隔離層材料層上；形成一虛擬閘材料層於閘隔離層材料層上；使用光蝕刻以成形圖樣於該複數個多晶矽層圖樣、該閘隔離層材料層、該閘電極材料層與該虛擬閘材料層上；形成一鋁層於該圖樣層上；形成一隔離膜於該鋁層上；形成一金屬層於隔離膜上；以及熱處理。
TW100115422A 2010-05-26 2011-05-03 顯示器及其製造方法 TWI549281B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100049334A KR101191646B1 (ko) 2010-05-26 2010-05-26 표시장치 및 그의 제조방법

Publications (2)

Publication Number Publication Date
TW201214695A TW201214695A (en) 2012-04-01
TWI549281B true TWI549281B (zh) 2016-09-11

Family

ID=45021347

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100115422A TWI549281B (zh) 2010-05-26 2011-05-03 顯示器及其製造方法

Country Status (3)

Country Link
US (1) US8513671B2 (zh)
KR (1) KR101191646B1 (zh)
TW (1) TWI549281B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102522410B (zh) * 2011-12-22 2016-03-02 深圳莱宝高科技股份有限公司 一种薄膜晶体管阵列基板及其制作方法
KR102046157B1 (ko) * 2012-12-21 2019-12-03 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
CN104103643B (zh) * 2013-04-08 2017-04-12 群创光电股份有限公司 显示面板以及其包含的薄膜晶体管基板的制备方法
CN106292171A (zh) * 2015-05-29 2017-01-04 鸿富锦精密工业（深圳）有限公司 电连接结构、阵列基板及绝缘覆盖层的制作方法
CN105304653B (zh) * 2015-11-27 2018-07-03 深圳市华星光电技术有限公司 像素结构、阵列基板、液晶显示面板及像素结构制造方法
KR102566630B1 (ko) * 2015-12-30 2023-08-16 엘지디스플레이 주식회사 유기발광표시장치
CN106784241B (zh) * 2016-12-26 2019-04-30 青岛杰生电气有限公司 板上芯片封装方法和板上芯片封装系统
US11462608B2 (en) * 2020-03-25 2022-10-04 Apple Inc. Large panel displays with reduced routing line resistance
CN111951677A (zh) * 2020-07-01 2020-11-17 昆山国显光电有限公司 一种显示面板及其制作方法、显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW525403B (en) * 1999-09-29 2003-03-21 Sanyo Electric Co Electroluminescence display device
CN1215567C (zh) * 2001-04-12 2005-08-17 三星Sdi株式会社 平板显示器及其制造方法
KR20100019019A (ko) * 2008-08-08 2010-02-18 엘지디스플레이 주식회사 유기전계 발광소자용 기판 및 이의 제조 방법
TW201013285A (en) * 2008-07-25 2010-04-01 Sumitomo Chemical Co Active matrix substrate, display panel-display device and manufacturing method of active matrix substrate

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010066393A (ko) 1999-12-31 2001-07-11 박종섭 박막 트랜지스터의 제조방법
JP2001282701A (ja) 2000-03-31 2001-10-12 Aiwa Co Ltd 情報処理装置及び情報処理方法
JP2006313363A (ja) 2006-05-24 2006-11-16 Semiconductor Energy Lab Co Ltd 表示装置
KR101243791B1 (ko) 2006-06-27 2013-03-18 엘지디스플레이 주식회사 액정표시장치 및 이의 제조방법
KR20080010865A (ko) 2006-07-28 2008-01-31 삼성전자주식회사 하이브리드 박막 트랜지스터 및 그 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW525403B (en) * 1999-09-29 2003-03-21 Sanyo Electric Co Electroluminescence display device
CN1215567C (zh) * 2001-04-12 2005-08-17 三星Sdi株式会社 平板显示器及其制造方法
TW201013285A (en) * 2008-07-25 2010-04-01 Sumitomo Chemical Co Active matrix substrate, display panel-display device and manufacturing method of active matrix substrate
KR20100019019A (ko) * 2008-08-08 2010-02-18 엘지디스플레이 주식회사 유기전계 발광소자용 기판 및 이의 제조 방법

Also Published As

Publication number Publication date
KR20110129771A (ko) 2011-12-02
US8513671B2 (en) 2013-08-20
US20110291122A1 (en) 2011-12-01
KR101191646B1 (ko) 2012-10-17
TW201214695A (en) 2012-04-01

Similar Documents

Publication Publication Date Title
TWI549281B (zh) 顯示器及其製造方法
US9570534B2 (en) Organic light emitting diode display
US7701132B2 (en) Organic electroluminescence display device having auxiliary electrode line and method of manufacturing the same
KR101810047B1 (ko) 유기발광표시장치 및 그 제조방법
US8405084B2 (en) Organic light emitting diode display and method for manufacturing the same
KR101961190B1 (ko) 유기전압 발광소자 및 이의 제조방법
US7830476B2 (en) Electroluminescence display device comprising a drain electrode being directly contacted with the upper surface of the first transparent conductive layer and the side surface of the second conductive layer and fabricating methods thereof
TWI580021B (zh) 有機發光二極體顯示器及製造其之方法
US8698251B2 (en) Organic light emitting diode display and method of manufacturing the same
EP2270866B1 (en) Organic light emitting diode display device and method of fabricating the same
KR101084273B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
US20120007083A1 (en) Organic light-emitting display device and manufacturing method of the same
US7994706B2 (en) Organic light emitting diode display device and method of fabricating the same
KR100731753B1 (ko) 양면 발광 유기전계발광표시장치 및 그 제조 방법
US20070075369A1 (en) Thin film transistor and method of fabricating the same
TW588299B (en) Active-matrix organic electroluminescence display device and fabricating method thereof
US20140179044A1 (en) Method of manufacturing organic light emitting diode display
US20110031478A1 (en) Organic light emitting diode display device and method of fabricating the same
KR20110019964A (ko) 패드부, 이를 포함하는 유기전계발광표시장치 및 유기전계발광표시장치의 제조방법
KR100611155B1 (ko) 유기 전계 발광 표시 장치 및 그의 제조 방법
KR100742377B1 (ko) 유기전계발광표시장치 및 그 제조방법
KR20090036743A (ko) 유기전계발광소자 및 그 제조방법
KR20080054927A (ko) 유기 발광 표시 장치의 제조 방법