KR101243791B1 - 액정표시장치 및 이의 제조방법 - Google Patents
액정표시장치 및 이의 제조방법 Download PDFInfo
- Publication number
- KR101243791B1 KR101243791B1 KR1020060057901A KR20060057901A KR101243791B1 KR 101243791 B1 KR101243791 B1 KR 101243791B1 KR 1020060057901 A KR1020060057901 A KR 1020060057901A KR 20060057901 A KR20060057901 A KR 20060057901A KR 101243791 B1 KR101243791 B1 KR 101243791B1
- Authority
- KR
- South Korea
- Prior art keywords
- line
- electrode
- gate
- semiconductor layer
- drain electrode
- Prior art date
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 39
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 238000000034 method Methods 0.000 title claims description 33
- 239000004065 semiconductor Substances 0.000 claims abstract description 56
- 239000000758 substrate Substances 0.000 claims abstract description 51
- 239000002070 nanowire Substances 0.000 claims abstract description 20
- 239000002071 nanotube Substances 0.000 claims abstract 3
- 229910052751 metal Inorganic materials 0.000 claims description 15
- 239000002184 metal Substances 0.000 claims description 15
- 229920000642 polymer Polymers 0.000 claims description 9
- 239000000463 material Substances 0.000 claims description 7
- 239000002086 nanomaterial Substances 0.000 claims description 4
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 claims 1
- 239000010410 layer Substances 0.000 description 72
- 239000010408 film Substances 0.000 description 29
- 239000010409 thin film Substances 0.000 description 19
- 239000011521 glass Substances 0.000 description 12
- 229910021417 amorphous silicon Inorganic materials 0.000 description 11
- 238000005530 etching Methods 0.000 description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- 229920005591 polysilicon Polymers 0.000 description 7
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 5
- 239000011651 chromium Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 239000002041 carbon nanotube Substances 0.000 description 3
- 229910021393 carbon nanotube Inorganic materials 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 229910021419 crystalline silicon Inorganic materials 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 239000011701 zinc Substances 0.000 description 3
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000002425 crystallisation Methods 0.000 description 2
- 230000008025 crystallization Effects 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 239000002105 nanoparticle Substances 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 229910018125 Al-Si Inorganic materials 0.000 description 1
- 229910018520 Al—Si Inorganic materials 0.000 description 1
- 229910018594 Si-Cu Inorganic materials 0.000 description 1
- 229910008332 Si-Ti Inorganic materials 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- 229910008465 Si—Cu Inorganic materials 0.000 description 1
- 229910006749 Si—Ti Inorganic materials 0.000 description 1
- 229910000831 Steel Inorganic materials 0.000 description 1
- 238000002679 ablation Methods 0.000 description 1
- -1 acryl Chemical group 0.000 description 1
- 238000007743 anodising Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 125000004432 carbon atom Chemical group C* 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229920001002 functional polymer Polymers 0.000 description 1
- NJWNEWQMQCGRDO-UHFFFAOYSA-N indium zinc Chemical compound [Zn].[In] NJWNEWQMQCGRDO-UHFFFAOYSA-N 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229920005672 polyolefin resin Polymers 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000010959 steel Substances 0.000 description 1
- 238000003756 stirring Methods 0.000 description 1
- 238000001931 thermography Methods 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
- H01L2221/1068—Formation and after-treatment of conductors
- H01L2221/1094—Conducting structures comprising nanotubes or nanowires
Landscapes
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
본 발명은 액정표시장치 및 이의 제조방법에 관한 것으로, 본 발명의 액정표시장치는 기판; 상기 기판 상에 일정한 간격을 갖고 일방향으로 형성되는 게이트 라인 및 상기 게이트 라인에서 돌출 형성되는 게이트 전극; 상기 게이트 라인과 수직한 방향으로 상기 게이트 라인과 오버랩되지 않고 형성되는 리던던시 라인; 상기 게이트 라인을 포함한 상기 기판 전면에 형성되는 게이트 절연막; 상기 게이트 전극 상부의 상기 게이트 절연막 상에 나노와이어, 나노케이블 및 나노튜브 중 선택된 나노 물질로 이루어진 반도체층; 상기 반도체층 상에 상기 반도체층의 양 측면을 노출시키도록 상기 반도체층의 중앙에 대응되도록 형성된 고정판;상기 리던던시 라인과 전기적으로 연결되면서 상기 게이트 라인과 수직한 방향으로 형성되어 화소영역을 정의하는 데이터 라인; 상기 데이터 라인에서 돌출 형성된 소스 전극 및 상기 소스 전극과 일정 간격 이격 형성된 드레인 전극; 및 상기 드레인 전극에 연결되고 상기 화소 영역에 형성되는 화소전극을 포함하며, 상기 소스 전극과 상기 드레인 전극은 각각 노출된 상기 반도체층의 일 측면과 타 측면을 덮고, 동시에 상기 소스 전극과 상기 드레인 전극이 상기 고정판의 양 측면까지 연장 형성된다.
액정표시장치, 나노와이어, 리던던시 라인, 고정판
Description
도 1은 일반적인 액정표시장치를 나타내는 평면도
도 2a 내지 도 2f는 종래의 액정표시장치의 제조방법을 나타낸 공정단면도
도 3은 본 발명의 액정표시장치를 나타내는 평면도
도 4는 도 3의 A-A'선에 따른 본 발명의 액정표시장치를 나타내는 단면도
도 5a 내지 도 5f는 본 발명의 액정표시장치를 제조하는 공정 단면도
<도면의 주요 부분에 대한 명칭>
41, 111 : 기판 42, 112b : 게이트 전극
43, 113 : 게이트 절연막 44a, 114 : 반도체층
115 : 고정판 46, 120a : 소스 전극
47, 121a : 드레인 전극 120b : 데이터 라인
121b : 화소전극 122 : 리던던시 라인
본 발명은 액정표시장치 및 그의 제조방법에 관한 것으로서, 특히 배선의 저 항을 줄이도록 한 액정표시장치 및 이의 제조방법에 관한 것이다.
정보화 사회가 발전함에 따라 표시 장치에 대한 요구도 다양한 형태로 점증하고 있으며, 이에 부응하여 근래에는 LCD(Liquid Crystal Display Device), PDP(Plasma Display Panel), ELD(Electro Luminescent Display), VFD(Vacuum Fluorescent Display) 등 여러 가지 평판 표시 장치가 연구되어 왔고, 일부는 이미 여러 장비에서 표시 장치로 활용되고 있다.
그 중에, 현재 화질이 우수하고 경량, 박형, 저소비 전력의 특징 및 장점으로 인하여 이동형 화상 표시 장치의 용도로 CRT(Cathode Ray Tube)를 대체하면서 LCD가 가장 많이 사용되고 있으며, 노트북 컴퓨터의 모니터와 같은 이동형의 용도 이외에도 방송 신호를 수신하여 디스플레이 하는 텔레비전 및 컴퓨터의 모니터 등으로 다양하게 개발되고 있다.
일반적인 액정 표시 장치는, 화상을 표시하는 액정 패널과 상기 액정 패널에 구동 신호를 인가하기 위한 구동부로 크게 구분될 수 있으며, 상기 액정 패널은 일정 공간을 갖고 합착된 제 1, 제 2 유리 기판과, 상기 제 1, 제 2 유리 기판 사이에 주입된 액정층으로 구성된다.
여기서, 상기 제 1 유리 기판(TFT 어레이 기판)에는 일정 간격을 갖고 일 방향으로 배열되는 복수개의 게이트 라인과, 상기 각 게이트 라인과 수직한 방향으로 일정한 간격으로 배열되는 복수개의 데이터 라인과, 상기 각 게이트 라인과 데이터 라인이 교차되어 정의된 각 화소 영역에 매트릭스 형태로 형성되는 복수개의 화소 전극과 상기 게이트 라인의 신호에 의해 스위칭되어 상기 데이터 라인의 신호를 각 화소 전극에 전달하는 복수개의 박막 트랜지스터가 형성된다.
그리고, 제 2 유리 기판(칼라 필터 어레이 기판)에는, 상기 화소 영역을 제외한 부분의 빛을 차단하기 위한 차광층과, 칼라 색상을 표현하기 위한 R, G, B 칼라 필터층과 화상을 구현하기 위한 공통 전극이 형성된다.
이와 같은 상기 제 1, 제 2 기판은 스페이서(spacer)에 의해 일정 공간을 갖고 액정 주입구를 갖는 씨일(seal)재에 의해 합착되어 상기 두 기판 사이에 액정이 주입된다.
한편, 상기 박막트랜지스터는 활성층으로 반도체막을 이용한다. 상기 반도체막은 비정질 실리콘 또는 결정성 실리콘으로 형성된다. 저온에서 기상 퇴적법으로 비교적 용이하게 제조될 수 있고 따라서 양산에 적합한 비정질 실리콘으로 형성된 반도체막을 가장 널리 사용했다.
그러나 상기 결정성 실리콘으로 형성된 반도체막을 포함하는 박막트랜지스터는 고속 동작을 실현하도록 큰 전류에 대한 충분한 구동능력을 가지며, LCD의 주변 구동 회로가 동일 기판상에서 표시부와 일체로 형성될 수 있게 한다. 이러한 이유들 때문에, 결정성 실리콘을 포함하는 박막트랜지스터가 오늘날 주목을 받고 있다.
도 1은 일반적인 액정표시장치를 나타낸 평면도이다.
도 1에 도시한 바와 같이, 하부 기판(10)상에 화소영역(P)을 정의하기 위하여 일정한 간격을 갖고 일방향으로 복수개의 게이트 라인(11)이 배열되고, 상기 게이트 라인(11)에 수직한 방향으로 일정한 간격을 갖고 복수개의 데이터 라인(12)이 배열된다.
그리고 상기 게이트 라인(11)과 데이터 라인(12)이 교차되어 정의된 각 화소영역(P)에는 매트릭스 형태로 형성되는 화소전극(16)과, 상기 게이트 라인(11)의 신호에 의해 스위칭되어 상기 데이터 라인(12)의 신호를 상기 각 화소전극(16)에 전달하는 복수개의 박막트랜지스터가 형성된다.
여기서, 상기 박막 트랜지스터는 상기 게이트 라인(11)으로부터 돌출되어 형성되는 게이트 전극(13)과, 전면에 형성된 게이트 절연막(도면에는 도시되지 않음)과, 상기 게이트 전극(13) 상측의 게이트 절연막위에 형성되는 반도체층(14)과, 상기 데이터 라인(12)으로부터 돌출되어 형성되는 소오스 전극(15a)과, 상기 소오스 전극(15a)에 일정한 간격을 갖고 형성되는 드레인 전극(15b)을 포함하여 구성되어 있다.
여기서, 상기 드레인 전극(15b)은 상기 콘택홀(17)을 통해 상기 화소전극(16)과 전기적으로 연결되어 있다.
한편, 상기와 같이 구성된 하부 기판(10)은 일정한 공간을 갖고 상부 기판(도시되지 않음)과 합착된다.
여기서, 상기 상부 기판에는 하부 기판(10)에 형성된 화소영역(P)과 각각 대응되는 개구부를 가지며 광 차단 역할을 수행하는 블랙 매트릭스(black matrix)층과, 칼라 색상을 구현하기 위한 적/녹/청(R/G/B) 컬러 필터층 및 상기 화소전극(반사전극)(16)과 함께 액정을 구동시키는 공통전극을 포함하여 구성되어 있다.
이와 같은 하부 기판(10)과 상부 기판은 스페이서(spacer)에 의해 일정 공간을 갖고 액정 주입구를 갖는 실(seal)재에 의해 합착된 두 기판 사이에 액정이 주 입된다.
이하, 첨부된 도면을 참고하여 종래의 액정표시장치의 제조방법을 설명하면 다음과 같다.
도 2a 내지 도 2f는 종래의 액정표시장치의 제조방법을 나타낸 공정단면도이다.
도 2a에 도시한 바와 같이, 투명한 유리 기판(41)상에 Al, Al-Pd, Al-Si, Al-Si-Ti, Al-Si-Cu, Al 합금 등으로 된 금속 중에서 선택하여 스퍼터링법에 의해 200~4000Å의 두께로 금속막을 증착한다.
이어, 상기 금속막을 포토 및 식각 공정을 통해 선택적으로 에칭하여 상기 유리 기판(41)상에 게이트 전극(42)을 형성한다.
여기서, 상기 게이트 전극(42)이 양극산화 가능한 금속일 경우에는 힐락(hillock) 방지를 위해 게이트 전극(42)을 양극 산화할 수 있다.
도 2b에 도시한 바와 같이, 상기 게이트 전극(42)을 포함한 유리 기판(41)의 전면에 실리콘 질화막 또는 실리콘 산화막으로 이루어진 게이트 절연막(43)을 형성한다.
이어, 상기 게이트 절연막(43)상에 비정질 실리콘층(a-Si layer)(44)과 오믹 콘택층(n+)(45)을 차례로 형성한다.
한편, 상기 비정질 실리콘층(44)을 결정화할 수도 있다.
도 2c에 도시한 바와 같이, 포토 및 식각 공정을 통해 상기 오믹 콘택층(45) 및 비정실 실리콘층(44)을 선택적으로 제거하여 액티브층(44a)을 형성한다.
여기서, 상기 액티브층(44a)은 상기 게이트 전극(42)과 대응되면서 상기 게이트 전극(42)을 감싸고 형성되어 있다.
도 2d에 도시한 바와 같이, 상기 유리 기판(41)의 전면에 금속막을 증착하고, 포토 및 식각 공정을 통해 상기 금속막을 선택적으로 제거하여 전기적으로 분리된 소오스 전극(46)과 드레인 전극(47)을 형성한다.
여기서, 상기 소오스 전극(46)과 드레인 전극(47)을 형성하기 위해 상기 금속막을 식각하는 공정은 습식 식각(wet etch) 공정을 사용하고 있다.
또한, 상기 소오스 전극(46) 및 드레인 전극(47)은 알루미늄(Al), 크롬(Cr), 몰리브덴(Mo) 등의 도전성 금속막을 사용한다.
그리고 상기 소오스 전극(46) 및 드레인 전극(47) 사이에 노출된 오믹 콘택층(45)을 건식 식각을 이용하여 선택적으로 제거하여 분리한다.
여기서, 상기 오믹 콘택층(45)을 제거할 때 그 하부의 액티브층(44a)도 소정 두께만큼 제거된다. 즉, 상기 오믹 콘택층(45)을 제거할 때 상기 액티브층(44a)에 데미지(damage)가 가해진다.
도 2e에 도시한 바와 같이, 상기 소오스 전극(46) 및 드레인 전극(47)을 포함한 유리 기판(41)의 전면에 보호막(48)을 형성하고, 상기 드레인 전극(47)의 표면이 소정부분 노출되도록 상기 보호막(48)을 선택적으로 제거하여 콘택홀(49)을 형성한다.
도 2f에 도시한 바와 같이, 상기 콘택홀(49)을 포함한 유리 기판(41)의 전면에 투명한 금속막을 증착한 후, 포토 및 식각 공정을 통해 상기 금속막을 선택적으 로 제거하여 상기 콘택홀을 통해 상기 드레인 전극(47)과 전기적으로 연결되는 화소전극(50)을 형성한다.
또한, 상기 액티브층(44a)으로 결정상을 갖는 폴리 실리콘을 사용하는 경우 폴리 실리콘 박막 트랜지스터를 제조할 수 있다.
그러나 종래 기술에 의한 비정질 실리콘 박막 트랜지스터와 폴리 실리콘 박막 트랜지스터로 이루어진 액정표시장치 및 그 제조방법은 다음과 같은 문제점이 있다.
즉, 상기 비정질 실리콘 박막 트랜지스터의 경우 캐리어 이동도(mobility)가 낮기 때문에 빠른 동작 특성을 요하는 구동 회로의 트랜지스터 소자를 형성하는 용도로는 적합하지 않다.
또한, 상기 폴리 실리콘 박막 트랜지스터의 경우 비정질 실리콘 박막 트랜지스터에 비해 캐리어의 이동도(mobility)가 10배에서 100배정도 더 높아, 기판 위에 구동회로를 만들 수 있으므로, 고해상도 패널의 스위칭소자로 유리하다. 그러나 기판에 폴리 실리콘 박막을 형성하기 위해서는 먼저 비정질 실리콘 박막을 저온 CVD공정을 통해 형성하고, 여기에 레이저 광선을 조사하는 등의 결정화를 위한 부가 공정이 필요하다는 문제가 있다.
본 발명은 상기와 같고 종래의 문제를 해결하기 위한 것으로 반도체층에서 캐리어의 이동도를 높이고, 투명 금속을 배선으로 사용할 때 배선의 저항을 줄이도록 한 액정표시장치 및 그의 제조방법을 제공하는데 그 목적이 있다.
상기와 같은 목적에 따른 본 발명에 의한 액정표시장치는 기판, 상기 기판상에 일정한 간격을 갖고 일방향으로 형성되는 게이트 라인 및 이에 돌출되는 게이트 전극, 상기 게이트 라인과 수직한 방향으로 상기 게이트 라인과 오버랩되지 않고 형성되는 리던던시 라인, 상기 게이트 라인을 포함한 기판의 전면에 형성되는 게이트 절연막, 상기 게이트 전극 상부의 게이트 절연막 상에 형성되며 나노 물질로 이루어진 반도체층, 상기 반도체층의 일측면에 리던던시 라인과 전기적으로 연결되면서 상기 게이트 라인과 수직한 방향으로 형성되어 화소영역을 정의하는 데이터 라인 및 이에 돌출되는 소스전극, 상기 반도체층 타측면에 상기 소스 전극과 일정한 간격을 갖고 형성되는 드레인 전극, 상기 드레인 전극에 연결되고 상기 화소영역에 형성되는 화소전극을 포함하여 구성됨을 특징으로 한다.
또한, 상기와 같은 목적에 따른 본 발명에 의한 액정표시장치의 제조 방법은 기판상에 일정한 간격을 갖고 일방향으로 게이트 라인, 이에 돌출된 게이트 전극 을 형성하는 단계, 상기 게이트 라인과 수직한 방향으로 상기 게이트 라인과 오버랩되지 않도록 리던던시 라인을 형성하는 단계, 상기 게이트 라인을 포함한 기판 전면에 게이트 절연막을 형성하는 단계, 상기 게이트 전극 상부의 게이트 절연막 상에 나노 물질로 이루어진 반도체층를 형성하는 단계, 상기 리던던시 라인의 표면이 소정부분 노출되도록 상기 게이트 절연막을 선택적으로 제거하여 콘택홀을 형성하는 단계 및 상기 반도체층 일측면에 상기 리던던시 라인과 전기적으로 연결되면서 상기 게이트 라인과 수직한 방향으로 화소영역을 정의하는 데이터 라인, 이에 돌출되는 소스 전극, 상기 반도체층 타측면에 상기 소스 전극과 일정한 간격을 갖는 드레인 전극을 형성하는 단계, 상기 화소영역에 드레인 전극과 연결되는 화소전극을 형성하는 단계를 포함하여 이루어짐을 특징으로 한다.
이하, 첨부된 도면을 참고하여 본 발명에 의한 액정표시장치 및 그의 제조방법을 보다 상세히 설명하면 다음과 같다.
도 3, 도 4는 본 발명의 일 실시예로서, 도 3은 본 발명에 의한 액정표시장치를 나타낸 평면도이고, 도 4는 도 3의 A-A'선에 따른 액정표시장치를 나타낸 단면도이다.
본 발명에 의한 액정표시장치는 도 3, 도 4에 도시된 바와 같이, 투명한 재질의 유리 기판(111), 상기 기판(111)상에 일정한 간격을 갖고 일방향으로 형성되는 게이트 라인(112b) 및 이에 돌출되는 게이트 전극(112a), 상기 게이트 라인(112b)과 수직한 방향으로 상기 게이트 라인(112b)과 오버랩되지 않고 형성되는 리던던시 라인(122), 상기 게이트 라인(112b)을 포함한 기판(111)의 전면에 형성되는 게이트 절연막(113), 상기 게이트 전극(112b) 상부의 게이트 절연막(113) 상에 형성되며 나노 물질로 이루어진 반도체층(114), 상기 반도체층(114) 상부의 중앙 부위에 형성된 고정판(115), 상기 반도체층(114)의 일측면에 리던던시 라인(122)과 전기적으로 연결되면서 상기 게이트 라인(112b)과 수직한 방향으로 형성되어 화소영역을 정의하는 데이터 라인(120b) 및 이에 돌출되는 소스전극(120a), 상기 반도체층(114) 타측면에 상기 소스 전극(120a)과 일정한 간격을 갖고 형성되는 드레인 전극(121a), 상기 드레인 전극(121a)에 연결되고 상기 화소영역에 형성되는 화소전 극(121b)을 포함하여 구성되어 있다.
도 5a 내지 도 5f는 본 발명 액정표시장치의 제조방법을 나타낸 공정 단면도이다.
본 발명의 액정표시장치의 제조방법은 먼저, 도 5a와 같이, 투명한 재질의 유리기판(111) 상에 구리(Cu), 알루미늄(Al), 알루미늄 합금(AlNd), 몰리브덴(Mo), 크롬(Cr) 등의 저저항 금속 물질을 적어도 한층 이상으로 증착하고 패터닝하여 일정한 간격을 갖고 일방향으로 게이트 라인(112b), 상기 게이트 라인(112b)에서 분기 되는 게이트 전극(112a) 및 상기 게이트 라인(112b)에 수직한 방향으로 리던던시 라인(122)을 형성한다.
여기서, 상기 리던던시 라인(122)은 상기 게이트 라인(112b)과 오버랩 되지 않도록 형성해야 한다. 또한 상기 게이트 라인(112b)과 수직 교차되는 지점은 오픈되도록 패턴을 형성해야한다.
한편, 본 발명의 실시예에서는 상기 게이트 라인(112b)과 리던던시 라인(122)을 동시에 형성하고 있지만, 이에 한정하지 않고 별도의 포토 및 식각 공정을 통해 형성할 수도 있다.
도 5b와 같이, 상기 게이트 전극(112a), 게이트 라인(112b)과 리던던시 라인(122)을 포함한 기판(111) 전면에 실리콘 질화물(SiNx) 또는 실리콘 산화물(SiOx) 등의 절연물질을 증착하여 게이트 절연막(113)을 형성한다.
도 5c와 같이, 상기 게이트 절연막(113) 상의 게이트 전극(112a) 상부에 외부에서 Zn 금속을 입자화 시키고, 상기 입자화된 Zn 입자를 공기중, 대기압에서 산 화시켜 표면에 형성시킨 원기둥 모양의 ZnO 나노와이어로 이루어진 반도체층(114)을 형성한다.
여기서 상기 반도체층을 형성하기 위한 나노와이어는 기판(111) 상에 다양한 방법으로 형성될 수 있다. 즉, 그 일 예로, 레이저 유도화 열전사법(Laser Induced Thermal Imaging Method, 이하, "LITI 법"이라 함)이 있다.
먼저, 본 발명에 있어, LITI법에 따라 나노입자를 갖는 활성층들을 형성하는 방법은 도너(Donor) 시트를 이용한다. 이 도너 시트는 필름에 상기 나노 와이어를 그 길이방향에 평행하게 배열시켜 전사층을 형성한다. 상기 필름은 기재가 되는 베이스 필름과, 광열전환층(Light to Heat Conversion Layer, LTHC Layer,)을 포함한다. 상기 베이스 필름은 폴리 올레핀계 수지가 사용될 수 있다.
그리고, 상기 광열전환층은 아크릴에 탄소를 교반하여 상기 베이스 필름에 코팅할 수 있는 데, 반드시 이에 한정되는 것은 아니며, 레이저의 빛을 열로 전환시켜 전사층에 열을 가해, 전사층을 전사하거나, 레이저의 ablation 현상을 유발하도록 할 수 있는 것이면 어떠한 것이라도 무방하다.
상기 도너 시트를 상기 기판(111)에 안착시키고, 서로 라미네이팅하여 가접합한다. 그 상태로, 패턴을 형성할 소정 부위에 레이저 빔을 조사하고, 상기 도너 시트와 상기 기판(111)을 분리시키면, 상기 기판(111)상에 나노와이어로 이루어진 반도체층(114)이 형성된다.
도 5d와 같이, 상기 반도체층(114)을 포함한 상기 기판(111) 전면에 감광성 고분자층를 증착한 후 노광(exposure) 및 현상(develope) 공정으로 상기 감광성 고 분자층을 선택적으로 제거하여 상기 반도체층(114)의 중앙 상부에 고정판(115)을 형성한다.
여기서 상기 감광성 고분자란 빛의 작용에 의해 화학적 또는 물리적으로 변화하는 고분자 중에서, 특히 빛에 의하여 다리걸침반응이나 불용화(不溶化)를 일으키는 기능성 고분자를 말하는 것으로 포토아크릴(photoacryl) 등을 사용할 수 있다.
또한 상기 고정판(115) 형성을 위한 포토 공정 단계에서 상기 나노와이어로 이루어진 반도체층(114) 위에 네거티브(negative) 타입의 상기 감광성 고분자층을 형성하는 것은 본 발명의 기술적 사상을 구체적으로 설명하기 위한 일례로서, 본 발명은 상기 실시예에 한정되지 않으며 포지티브(positive) 타입의 감광성 고분자층을 형성하는 것도 가능하다. 다만, 포지티브 타입을 사용하는 경우 광이 노출된 부위가 없어지고, 광이 노출되지 않은 부위가 남겨 지는바 이를 고려하여 마스크의 패턴이 네거티브 타입을 사용하는 경우와 비교하여 반대로 되어야 한다.
도 5e와 같이, 상기 리던던시 라인(122)의 표면이 소정부분 노출되도록 포토 및 식각 공정을 통해 상기 게이트 절연막(113)을 선택적으로 제거하여 콘택홀(130)을 형성한다.
도 5f와 같이, 상기 고정판(115), 반도체층(114), 리던던시 라인(122)을 포함한 게이트 절연막(113) 상의 기판(111) 전면에 투명한 금속인 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide) 등을 증착한다.
이어, 포토 및 식각 공정을 통해 상기 투명한 금속을 선택적으로 패터닝하 여 상기 반도체층(114)의 일측면에 소스 전극(120a) 및 상기 소스 전극(120a)과 일체형이고 상기 리던던시 라인(122)에 연결되면서 상기 게이트 라인(112b)과 수직한 방향으로 화소영역을 정의하는 데이터 라인(120b)을 형성함과 동시에 상기 반도체층(114)의 타측면에 상기 소스 전극(120a)과 일정한 간격을 갖고 드레인 전극(121a) 및 상기 드레인 전극(121a)에 연결되면서 상기 화소영역에 화소전극(121b)을 형성한다.
본 발명의 상기 고정판(115)을 형성하는 단계에서 고정판(115)은 반도체층(114)의 중간 위치에 형성하여 상기 반도체층(114)과 상기 소스/드레인 전극(120a, 121a) 간의 접촉에 있어서 문제가 일어나지 않도록 해야 한다. 상기 고정판(115)이 상기 반도체층(114)의 한쪽 끝으로 치우치는 경우에는 반도체층(114)과 소스 전극(120a) 또는 드레인 전극(121a)과의 접촉이 이루어지지 않는 문제가 발생할 수 있기 때문이다. 따라서 고정판(115)은 반도체층의 중간 위치에 형성함이 바람직하다.
상기 고정판(115)의 길이는 반도체층(114)의 길이보다 짧아야 반도체층(114)과 소스/드레인 전극(120a,121a)과의 접촉에 문제가 발생하지 않는다. 또한 고정판(115)의 길이는 적어도 소스 전극(120a)과 드레인 전극(121a)의 간격보다는 커야 한다. 이는 소스/드레인 전극(120a,121a)을 식각하는 공정에 있어서 에치 스토퍼(etch stopper)의 역할을 하여 반도체층(114)을 보호하기 위함이다.
상기에서는 반도체층(114)으로 사용되는 나노와이어가 ZnO나노와이어를 사용하는 것으로 한정하여 설명하였으나, 이에 한정하지 않고, Si나노와이어, GaN나노 와이어, Ge나노와이어, InP나노와이어에도 적용되는 등 다양한 형태의 변형이 가능하고, 이러한 기술적 사상의 여러 실시 형태는 모두 본 발명의 보호범위에 속함은 당연하다.
또한, 상기에서는 반도체층(114)으로 나노와이어를 사용하는 것으로 한정하여 설명하였으나, 이에 한정하지 않고 나노케이블(nanocable), 탄소나노튜브(carbon nanotube) 등의 나노물질에도 적용되는 등 다양한 형태의 변형이 가능하고, 이러한 기술적 사상의 여러 실시 형태는 모두 본 발명의 보호범위에 속함은 당연하다.
상기 탄소나노튜브는 6각형 고리로 연결된 탄소들이 긴 대롱 모양을 이루는 지름 1나노미터(1나노미터는 10억분의 1m) 크기의 미세한 분자이다. 탄소원자가 3개씩 결합해 벌집 모양의 구조를 갖게 된 탄소평면이 도르르 말려서 튜브모양이 됐다고 해서 붙여진 이름이다. 인장력이 강철보다 1백배 강하고 유연성이 뛰어난 미래형 신소재다. 속이 비어있어 가볍고, 전기도 구리만큼 잘 통하며, 열전도도 다이아몬드만큼이나 좋은 것으로 알려져 있다. 탄소나노튜브는 그 튜브의 지름이 얼마나 되느냐에 따라 도체가 되기도 하고 반도체가 되는 성질이 있음이 밝혀지면서 차세대 반도체 물질로 각광을 받고 있다.
상기 나노케이블은 나노크기의 동축케이블 모양으로 선로의 단면을 보면 동심원 형태로 되어 있다. 상기 발명에 적용할 경우 내부는 반도체로 되어 있어 소스 전극과 드레인 전극을 연결하는 채널(channel)을 형성하고, 외부는 부도체로 되어있어 별도의 절연막(insulator)을 형성할 필요가 없다는 장점을 가지고 있다.
그리고 본 발명은 바텀(bottom) 게이트형의 박막트랜지스터 및 액정표시장치에 한정되는 것이 아니고, 탑(top) 게이트형의 박막트랜지스터 및 액정표시장치에도 적용되며 이는 본 발명의 보호범위에 속함은 당연하다.
한 편, 이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
상기한 바와 같은 본 발명에 의한 액정표시장치 및 이의 제조방법은 다음과 같은 효과가 있다.
첫째, 반도체층으로 나노와이어를 사용함으로써 비정질 실리콘 박막 트랜지스터 및 폴리 실리콘 박막 트랜지스터에 비해 캐리어 이동도(mobility)를 증가시킬 수 있고, 폴리 실리콘 박막 트랜지스터처럼 결정화를 위한 부가 공정을 요하지 않는다.
둘째, 소스/드레인 전극의 재료로 ITO(Indium Tin Oxide)를 사용함으로써 나노와이어로 이루어진 반도체층과 소스/드레인 전극 간에 접촉저항을 줄일 수 있다.
셋째, 소스/드레인 전극 및 화소전극을 동시에 형성함으로써 공정 단순화에 의 의해 비용을 줄일 수 있다.
넷째, 리던던시 라인을 데이터 라인과 콘택시킴으로써 데이타 라인의 비저항을 감소시키고, 데이터 라인이 단선되더라도 리던던시 라인에 의해 신호가 전달되 므로 쇼트불량을 예방하여 소자의 신뢰성을 향상시킬 수 있다.
Claims (16)
- 기판;상기 기판 상에 일정한 간격을 갖고 일방향으로 형성되는 게이트 라인 및 상기 게이트 라인에서 돌출 형성되는 게이트 전극;상기 게이트 라인과 수직한 방향으로 상기 게이트 라인과 오버랩되지 않고 형성되는 리던던시 라인;상기 게이트 라인을 포함한 상기 기판 전면에 형성되는 게이트 절연막;상기 게이트 전극 상부의 상기 게이트 절연막 상에 나노와이어, 나노케이블 및 나노튜브 중 선택된 나노 물질로 이루어진 반도체층;상기 반도체층 상에 상기 반도체층의 양 측면을 노출시키도록 상기 반도체층의 중앙에 대응되도록 형성된 고정판;상기 리던던시 라인과 전기적으로 연결되면서 상기 게이트 라인과 수직한 방향으로 형성되어 화소영역을 정의하는 데이터 라인;상기 데이터 라인에서 돌출 형성된 소스 전극 및 상기 소스 전극과 일정 간격 이격 형성된 드레인 전극; 및상기 드레인 전극에 연결되고 상기 화소 영역에 형성되는 화소전극을 포함하며,상기 소스 전극과 상기 드레인 전극은 각각 노출된 상기 반도체층의 일 측면과 타 측면을 덮고, 동시에 상기 소스 전극과 상기 드레인 전극이 상기 고정판의 양 측면까지 연장 형성되는 것을 특징으로 하는 액정표시장치.
- 제 1 항에 있어서,상기 드레인 전극과 화소전극은 일체형인 것을 특징으로 하는 액정표시장치.
- 제 1 항에 있어서,상기 소스 전극 및 드레인 전극은 투명한 금속으로 형성된 것을 특징으로 하는 액정표시장치.
- 삭제
- 삭제
- 삭제
- 기판 상에 일정한 간격을 갖고 일방향으로 게이트 라인, 이에 돌출된 게이트 전극을 형성하는 단계;상기 게이트 라인과 수직한 방향으로 상기 게이트 라인과 오버랩되지 않도록 리던던시 라인을 형성하는 단계;상기 게이트 라인을 포함한 상기 기판 전면에 게이트 절연막을 형성하는 단계;상기 게이트 전극 상부의 상기 게이트 절연막 상에 나노와이어, 나노케이블 및 나노튜브 중 선택된 나노 물질로 반도체층을 형성하는 단계;상기 반도체층 상에 상기 반도체층의 양 측면을 노출시키도록 상기 반도체층의 중앙에 대응되도록 고정판을 형성하는 단계;상기 리던던시 라인의 표면이 소정부분 노출되도록 상기 게이트 절연막을 선택적으로 제거하여 콘택홀을 형성하는 단계;상기 반도체층 일측면에 상기 콘택홀을 통해 상기 리던던시 라인과 전기적으로 연결되면서 상기 게이트 라인과 수직한 방향으로 화소영역을 정의하는 데이터 라인을 형성하고, 동시에 상기 데이터 라인에서 돌출되는 소스 전극 및 상기 소스 전극과 일정 간격 이격되는 드레인 전극을 형성하는 단계; 및상기 화소 영역에 상기 드레인 전극과 연결되는 화소전극을 형성하는 단계를 포함하며,상기 소스 전극과 상기 드레인 전극은 각각 노출된 상기 반도체층의 일 측면과 타 측면을 덮고, 동시에 상기 소스 전극과 상기 드레인 전극이 상기 고정판의 양 측면까지 연장 형성되는 것을 특징으로 하는 액정표시장치의 제조 방법.
- 제 7 항에 있어서,상기 드레인 전극과 화소전극은 동일 물질로 형성하는 것을 특징으로 하는 액정표시장치의 제조 방법.
- 제 7 항에 있어서,상기 소스 전극과 드레인 전극은 투명한 금속으로 형성하는 것을 특징으로 하는 액정표시장치의 제조 방법.
- 삭제
- 삭제
- 제 7 항에 있어서,상기 고정판은 상기 반도체층을 포함한 기판의 전면에 감광성 고분자층을 형성하는 단계; 및상기 감광성 고분자층을 노광 및 현상하여 패터닝하는 단계로 이루어짐을 특징으로 하는 액정표시장치의 제조방법.
- 제 12 항에 있어서,상기 감광성 고분자층은 포토 아크릴막을 사용하는 것을 특징으로 하는 액정표시장치의 제조방법.
- 제 7 항에 있어서,상기 게이트 라인과 리던던시 라인은 동일 물질로 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.
- 제 7 항에 있어서,상기 게이트 라인과 리던던시 라인은 동시에 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.
- 제 7 항에 있어서,상기 데이터 라인 및 화소전극은 동시에 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060057901A KR101243791B1 (ko) | 2006-06-27 | 2006-06-27 | 액정표시장치 및 이의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060057901A KR101243791B1 (ko) | 2006-06-27 | 2006-06-27 | 액정표시장치 및 이의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20080000251A KR20080000251A (ko) | 2008-01-02 |
| KR101243791B1 true KR101243791B1 (ko) | 2013-03-18 |
Family
ID=39212589
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060057901A KR101243791B1 (ko) | 2006-06-27 | 2006-06-27 | 액정표시장치 및 이의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101243791B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9111789B2 (en) | 2013-06-10 | 2015-08-18 | Samsung Display Co., Ltd. | Thin film transistor array panel |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101191646B1 (ko) | 2010-05-26 | 2012-10-17 | 삼성디스플레이 주식회사 | 표시장치 및 그의 제조방법 |
| KR102050460B1 (ko) * | 2012-11-30 | 2019-11-29 | 엘지디스플레이 주식회사 | 박막 트랜지스터 기판 및 그를 이용한 디스플레이 장치 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010103432A (ko) * | 2000-05-10 | 2001-11-23 | 구본준, 론 위라하디락사 | 액정표시장치용 어레이기판 제조방법 |
| KR20020024465A (ko) * | 2000-09-25 | 2002-03-30 | 구본준, 론 위라하디락사 | 액정표시장치용 패널 및 그의 제조방법 |
| KR20050123404A (ko) * | 2004-06-25 | 2005-12-29 | 삼성에스디아이 주식회사 | 박막 트랜지스터, 및 이를 구비한 평판 표시장치 |
| KR100576719B1 (ko) | 2003-12-24 | 2006-05-03 | 한국전자통신연구원 | 하부 게이트형 유기박막 트랜지스터의 제조방법 |
-
2006
- 2006-06-27 KR KR1020060057901A patent/KR101243791B1/ko active IP Right Grant
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010103432A (ko) * | 2000-05-10 | 2001-11-23 | 구본준, 론 위라하디락사 | 액정표시장치용 어레이기판 제조방법 |
| KR20020024465A (ko) * | 2000-09-25 | 2002-03-30 | 구본준, 론 위라하디락사 | 액정표시장치용 패널 및 그의 제조방법 |
| KR100576719B1 (ko) | 2003-12-24 | 2006-05-03 | 한국전자통신연구원 | 하부 게이트형 유기박막 트랜지스터의 제조방법 |
| KR20050123404A (ko) * | 2004-06-25 | 2005-12-29 | 삼성에스디아이 주식회사 | 박막 트랜지스터, 및 이를 구비한 평판 표시장치 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9111789B2 (en) | 2013-06-10 | 2015-08-18 | Samsung Display Co., Ltd. | Thin film transistor array panel |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20080000251A (ko) | 2008-01-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8148727B2 (en) | Display device having oxide thin film transistor and fabrication method thereof | |
| KR100766318B1 (ko) | 유기 반도체 물질을 이용한 박막트랜지스터와 이를 구비한액정표시장치용 어레이 기판 및 그 제조방법 | |
| KR102008902B1 (ko) | 어레이 기판 및 이의 제조 방법 | |
| KR101747391B1 (ko) | 액정표시장치용 어레이 기판 및 이의 제조 방법 | |
| US8791459B2 (en) | Array substrate, manufacturing method of the same, and fabricating method of display device including the array substrate | |
| KR101345171B1 (ko) | 액정표시장치 및 그 제조방법 | |
| JP2007294851A (ja) | 有機半導体物質を利用した液晶表示装置用アレイ基板及びその製造方法 | |
| JP2007298627A (ja) | 表示装置およびその製造方法 | |
| JP2006295169A (ja) | 薄膜トランジスタ及びその製造方法 | |
| KR20070103810A (ko) | 유기 반도체물질을 이용한 액정표시장치용 어레이 기판 및그 제조 방법 | |
| KR101243791B1 (ko) | 액정표시장치 및 이의 제조방법 | |
| US20090213039A1 (en) | Display device | |
| KR102174962B1 (ko) | 어레이 기판 및 이의 제조 방법 | |
| KR20080111231A (ko) | 유기 박막 트랜지스터 및 그의 제조 방법, 이를 이용한평판 표시 장치 | |
| KR101274684B1 (ko) | 액정표시장치 및 그의 제조방법 | |
| KR20080002575A (ko) | 박막 트랜지스터 및 이의 제조방법, 이를 이용한액정표시장치 및 이의 제조방법 | |
| KR20070119899A (ko) | 박막 트랜지스터 및 이의 제조방법, 이를 이용한액정표시장치 및 이의 제조방법 | |
| JP5124976B2 (ja) | 表示装置およびその製造方法 | |
| US7920246B2 (en) | LCD device including semiconductor of nano material and method for fabricating the same | |
| KR20080000253A (ko) | 박막 트랜지스터 및 이의 제조방법, 이를 이용한액정표시장치 및 이의 제조방법 | |
| KR101287210B1 (ko) | 박막 트랜지스터 및 이의 제조방법, 이를 이용한액정표시장치 및 이의 제조방법 | |
| KR101054345B1 (ko) | 트랜지스터, 이를 포함하는 표시 장치 및 그 제조 방법 | |
| KR101243792B1 (ko) | 박막 트랜지스터 및 이의 제조방법, 이를 이용한액정표시장치 및 이의 제조방법 | |
| KR102190085B1 (ko) | 산화물 반도체 박막 트랜지스터 및 그 제조방법 | |
| KR101035928B1 (ko) | 액정표시장치 및 이의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20160226 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20180213 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20200219 Year of fee payment: 8 |