CN101630098B - Tft-lcd阵列基板及其制造方法 - Google Patents
Tft-lcd阵列基板及其制造方法 Download PDFInfo
- Publication number
- CN101630098B CN101630098B CN200810116878.6A CN200810116878A CN101630098B CN 101630098 B CN101630098 B CN 101630098B CN 200810116878 A CN200810116878 A CN 200810116878A CN 101630098 B CN101630098 B CN 101630098B
- Authority
- CN
- China
- Prior art keywords
- insulation course
- electrode
- tft
- drain electrode
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
Abstract
本发明涉及一种TFT-LCD阵列基板及其制造方法。制造方法包括：在基板上依次沉积半导体层、掺杂半导体层和源漏金属薄膜，通过第一次构图工艺形成包括数据线、源电极、漏电极和TFT沟道区域的图形；依次沉积第一绝缘层和栅金属薄膜，通过第二次构图工艺形成包括栅线和栅电极的图形，同时第一绝缘层在漏电极位置形成有绝缘层过孔；沉积透明导电薄膜，第三次构图工艺形成包括像素电极的图形，像素电极通过所述绝缘层过孔与漏电极连接；形成第二绝缘层。本发明提出的三次掩模工艺减少了掩膜次数，具有工艺过程简单、成本低、良品率高等优点。
Description
技术领域
本发明涉及一种薄膜晶体管液晶显示器及其制造方法，尤其是一种薄膜晶体管液晶显示器阵列基板及其制造方法。
背景技术
薄膜晶体管液晶显示器(Thin Film Transistor Liquid CrystalDisplay，简称TFT-LCD)具有体积小、功耗低、无辐射等特点，在当前的平板显示器市场占据了主导地位。对于TFT-LCD来说，阵列基板以及制造工艺决定了其产品性能、成品率和价格。为了有效地降低TFT-LCD的生产成本、提高成品率，TFT-LCD阵列基板的制造工艺逐步得到简化，从开始的七次掩模(7mask)工艺已经发展到基于狭缝光刻技术的四次掩模(4mask)工艺，目前三次掩模(3Mask)工艺正处在研究阶段。
现有技术提出了一种三次掩模(3Mask)工艺，首先使用第一个普通掩模板通过构图工艺形成栅线和栅电极，然后使用第二个灰色调半透明的掩模板通过构图工艺形成数据线、源电极、漏电极和TFT沟道区域，最后使用第三个普通掩模板通过构图工艺形成像素电极。该方案的特点是第三次构图工艺中直接在光刻胶表面溅射透明导电薄膜，并采用离地剥离(Lift Off)工艺使透明像素电极和漏电极表面直接接触。实际使用表明，这种工艺容易使光刻胶在溅射过程发生变性从而污染像素区域，并最终导致透明导电薄膜溅射失败。对于TFT-LCD阵列基板来说，像素电极的性能非常重要，直接影响液晶的显示效果，从而影响显示质量，因此现有技术的三次掩模方法仍存在一定的工艺缺陷。
发明内容
本发明的目的是提供一种TFT-LCD阵列基板及其制造方法，有效克服现有三次掩模工艺中易污染像素区域等技术缺陷，具有工艺过程简单、成本低、良品率高等优点。
为了实现上述目的，本发明提供了一种TFT-LCD阵列基板，包括栅线、数据线、像素电极和薄膜晶体管，其特征在于，所述薄膜晶体管包括：
半导体层和掺杂半导体层，依次形成在基板上；
源电极和漏电极，形成在所述掺杂半导体层上，源电极和漏电极之间的区域为TFT沟道区域，其中源电极与所述数据线连接；
第一绝缘层，形成在所述源电极和漏电极上，其上形成有使所述像素电极与所述漏电极连接的绝缘层过孔；
栅电极，形成在所述第一绝缘层上，并位于所述TFT沟道区域上方，所述栅电极与所述栅线连接；
栅绝缘层，形成在所述栅电极和栅线上。
进一步地，所述半导体层与基板之间还形成有遮光层。
为了实现上述目的，本发明还提供了一种TFT-LCD阵列基板，包括栅线、数据线、像素电极和薄膜晶体管，所述薄膜晶体管包括：
半导体层和掺杂半导体层，依次形成在基板上；
源电极和漏电极，形成在所述掺杂半导体层上，源电极和漏电极之间的区域为TFT沟道区域，其中源电极与所述数据线连接；
第一绝缘层，形成在所述源电极和漏电极上，其上形成有使所述像素电极与所述漏电极连接的绝缘层过孔；
栅电极，形成在所述第一绝缘层上，并位于所述TFT沟道区域上方，所述栅电极与所述栅线连接，所述栅电极和栅线表面形成有通过氧化工艺形成的绝缘金属氧化膜。
进一步地，所述半导体层与基板之间还形成有遮光层。
为了实现上述目的，本发明进一步提供了一种TFT-LCD阵列基板的制造方法，包括：
步骤1、在基板上依次沉积半导体层、掺杂半导体层和源漏金属薄膜，通过第一次构图工艺形成包括数据线、源电极、漏电极和TFT沟道区域的图形；
步骤2、在完成步骤1的基板上依次沉积第一绝缘层和栅金属薄膜，通过第二次构图工艺形成包括栅线和栅电极的图形，同时第一绝缘层在漏电极位置形成有绝缘层过孔；
步骤3、在完成步骤2的基板上沉积透明导电薄膜，第三次构图工艺形成包括像素电极的图形，像素电极通过所述绝缘层过孔与漏电极连接；
步骤4、在完成步骤3的基板上形成第二绝缘层。
所述步骤2具体包括：
步骤21、在完成步骤1的基板上沉积一层第一绝缘层，然后沉积一层栅金属薄膜；
步骤22、在栅金属薄膜上涂敷一层光刻胶；
步骤23、使用半色调或灰色调掩模板进行曝光和显影处理，形成光刻胶完全保留区域、部分保留区域和完全去除区域；
步骤24、进行第一次刻蚀，完全刻蚀掉绝缘层过孔位置的栅金属薄膜，部分刻蚀掉该位置的第一绝缘层；
步骤25、通过灰化工艺完全去除部分保留区域的光刻胶；
步骤26、进行第二次刻蚀，形成栅线和栅电极图形；
步骤27、进行第三次刻蚀，将绝缘层过孔处的第一绝缘层完全刻蚀掉，暴露出漏电极。
所述步骤4可以具体包括：在形成像素电极图形后，在未进行光刻胶剥离的基板上沉积栅绝缘层，使栅绝缘层完全覆盖整个基板，然后进行光刻胶离地剥离工艺，使附着在光刻胶上的栅绝缘层一同被剥离。
所述步骤4也可以具体包括：形成像素电极图形后，直接进行光刻胶剥离工艺，然后对暴露在外的栅电极和栅线表面进行氧化处理，形成绝缘金属氧化膜。
在上述技术方案基础上，所述步骤1中在基板上沉积半导体层之前，先沉积一层遮光层。
本发明提供了一种TFT-LCD阵列基板及其制造方法，具有工艺过程简单、成本低、良品率高等优点。本发明首先使用半色调或灰色调掩模板通过第一次构图工艺形成数据线、源电极、漏电极和TFT沟道区域图形，然后使用半色调或灰色调掩模板通过第二次构图工艺形成栅线和栅电极图形，最后使用普通掩模板通过第三次构图工艺形成像素电极。本发明第三次构图工艺中采用剥离光刻胶后再制备像素电极，并通过离地剥离工艺制备绝缘层，与采用光刻胶表面溅射方式制备像素电极的现有技术相比，本发明技术方案克服了光刻胶在溅射过程发生变性从而污染像素区域的技术缺陷，而且工艺过程更易实现，有效提高了良品率。本发明提出的三次掩模工艺减少了掩膜次数，大幅度降低了生产制造成本，极大地提高了产品生产能力。
下面通过附图和实施例，对本发明的技术方案做进一步的详细描述。
附图说明
图1为本发明TFT-LCD阵列基板第一实施例的结构示意图；
图2为图1中A-A向剖面图；
图3为本发明TFT-LCD阵列基板第一实施例第一次构图工艺后的平面图；
图4为图3中B-B向剖面图；
图5为本发明TFT-LCD阵列基板第二次构图工艺后的平面图；
图6为本发明TFT-LCD阵列基板第二次构图工艺中光刻胶曝光显影工艺后的示意图；
图7为本发明TFT-LCD阵列基板第二次构图工艺中第一次刻蚀工艺后的示意图；
图8为本发明TFT-LCD阵列基板第二次构图工艺中灰化工艺后的示意图；
图9为本发明TFT-LCD阵列基板第二次构图工艺中第二次刻蚀工艺后的示意图；
图10为本发明TFT-LCD阵列基板第二次构图工艺中第三次刻蚀工艺后的示意图；
图11为本发明TFT-LCD阵列基板第三次构图工艺中形成像素电极图形后的示意图；
图12为本发明TFT-LCD阵列基板第三次构图工艺中形成第二绝缘层后的示意图；
图13为本发明TFT-LCD阵列基板第二实施例的结构示意图；
图14为本发明TFT-LCD阵列基板第二实施例第一次构图工艺后的示意图；
图15为本发明TFT-LCD阵列基板的制造方法第一实施例的流程图；
图16为本发明TFT-LCD阵列基板的制造方法第二次构图工艺的流程图；
图17为本发明TFT-LCD阵列基板的制造方法第二实施例的流程图。
附图标记说明：
1-基板； 2-半导体层；3-掺杂半导体层；
4-源电极； 5-漏电极； 6-第一绝缘层；
7-绝缘层过孔； 8-栅电极； 9-第二绝缘层；
11-数据线； 12-栅线； 13-像素电极；
15-栅金属薄膜；16-光刻胶； 17-遮光层。
具体实施方式
图1为本发明TFT-LCD阵列基板第一实施例的结构示意图，图2为图1中A-A向剖面图。本实施例TFT-LCD阵列基板包括在基板1上形成的数据线11和栅线12，相互绝缘且垂直交叉的数据线11和栅线12限定了数个像素区域，并在交叉处形成薄膜晶体管，像素区域内形成有像素电极13。薄膜晶体管包括形成在基板1上的半导体层2和掺杂半导体层3，形成在掺杂半导体层3上，源电极4和漏电极5之间的区域为TFT沟道区域，形成在源电极4和漏电极5上并覆盖整个基板的第一绝缘层6，第一绝缘层6位于漏电极5位置形成有绝缘层过孔7，形成在第一绝缘层6上并位于TFT沟道区域上的栅电极8，以及形成在栅电极8上的第二绝缘层9，栅线12与栅电极8连接，数据线11与源电极4连接，像素电极13通过绝缘层过孔7与漏电极5连接，如图1、图2所示。实际使用中，第一绝缘层可以为钝化层，第二绝缘层可以为栅绝缘层。
图3～图10为本发明TFT-LCD阵列基板第一实施例制备过程的示意图，下面通过本实施例TFT-LCD阵列基板的制备过程进一步说明本实施例的技术方案，在以下说明中，本发明所称的构图工艺包括光刻胶涂覆、掩模、曝光、刻蚀、剥离等工艺，其中光刻胶以正性光刻胶为例。
图3为本发明TFT-LCD阵列基板第一实施例第一次构图工艺后的平面图，图4为图3中B-B向剖面图。首先采用化学气相沉积或其它成膜方法，在基板1(如玻璃基板或石英基板)上依次沉积半导体层2和掺杂半导体层(欧姆接触层)3，其中半导体层2和掺杂半导体层3组成有源层。然后采用磁控溅射、热蒸发或其它成膜方法，沉积一层源漏金属薄膜，源漏金属薄膜的材料可以使用钼、铝、铝钕合金、钨、铬、铜等金属，或以上金属组成的多层薄膜。其中掺杂半导体层用于提高源漏金属薄膜与半导体层的接触电导，当所选用材料满足二者之间的导电要求时，也可以采用没有掺杂半导体层的结构，即源漏金属薄膜直接沉积在半导体层上。使用半色调或灰色调掩模板通过第一次构图工艺对半导体层、掺杂半导体层和源漏金属薄膜进行构图，在基板上形成数据线11、源电极4、漏电极5和TFT沟道区域图形，其中源电极4和漏电极5之间的掺杂半导体层被完全刻蚀掉，暴露出半导体层，如图3、图4所示。上述采用半色调或灰色调掩模板形成数据线、源电极、漏电极和TFT沟道区域图形的工艺已广泛应用于目前四次掩模工艺中，这里不再赘述。
图5为本发明TFT-LCD阵列基板第二次构图工艺后的平面图，图6为本发明TFT-LCD阵列基板第二次构图工艺中光刻胶曝光显影工艺后的示意图，为图5中C-C向剖面图。在完成上述图形的基板上，首先采用化学气相沉积或其它成膜方法沉积一层第一绝缘层6，然后采用磁控溅射、热蒸发或其它成膜方法，沉积一层栅金属薄膜15，栅金属薄膜的材料可以使用钼、铝、铝钕合金、钨、铬、铜等金属，或以上金属组成的多层薄膜。在栅金属薄膜15上涂敷一层光刻胶16，使用半色调或灰色调掩模板进行曝光，使光刻胶形成完全曝光区域(即光刻胶完全去除区域)、部分曝光区域(即光刻胶部分保留区域)和未曝光区域(即光刻胶完全保留区域)，其中栅线和栅电极位置为未曝光区域，漏电极上方的绝缘层过孔位置为完全曝光区域，其余部分全部是部分曝光区域。显影处理后，完全曝光区域的光刻胶被完全去除，部分曝光区域的光刻胶被部分去除，未曝光区域的光刻胶完全保留，如图6所示。
图7为本发明TFT-LCD阵列基板第二次构图工艺中第一次刻蚀工艺后的示意图，为图5中C-C向剖面图。通过刻蚀工艺对没有光刻胶覆盖的栅金属薄膜15和部分厚度的第一绝缘层6进行刻蚀，在第一绝缘层6上形成绝缘层过孔7图形，绝缘层过孔7图形位于漏电极5上方，且只是刻蚀一定厚度，绝缘层过孔7的底部仍保留一定厚度的第一绝缘层6，如图7所示。实际上，该过程是一种部分刻蚀(half etch)工艺，在实际生产中可以通过增加绝缘层厚度等方法来实现，目前已有较成熟的刻蚀绝缘层的经验及实例。
图8为本发明TFT-LCD阵列基板第二次构图工艺中灰化工艺后的示意图，为图5中C-C向剖面图。通过灰化工艺，部分曝光区域的光刻胶被完全去除，未曝光区域的光刻胶16厚度变薄，但仍覆盖在栅电极区域，如图8所示。
图9为本发明TFT-LCD阵列基板第二次构图工艺中第二次刻蚀工艺后的示意图，为图5中C-C向剖面图。通过刻蚀工艺对暴露出的栅金属薄膜15进行刻蚀，形成栅线12图形和位于TFT沟道区域上的栅电极8图形，之后剥离剩余的光刻胶，如图9所示。
图10为本发明TFT-LCD阵列基板第二次构图工艺中第三次刻蚀工艺后的示意图，为图5中C-C向剖面图。最后进行第一绝缘层6的刻蚀，将绝缘层过孔7处的第一绝缘层6完全刻蚀掉，暴露出漏电极5，如图10所示。
图11为本发明TFT-LCD阵列基板第三次构图工艺中形成像素电极图形后的示意图，为图1中A-A向剖面图。采用磁控溅射、热蒸发或其它成膜方法，在完成上述图形的基板上沉积一层透明导电薄膜，透明导电薄膜的材料可以使用氧化铟锡(ITO)或氧化铟锌(IZO)，或其它高分子透明材料。使用普通掩模板通过构图工艺将像素区域和绝缘层过孔之外区域的透明导电薄膜去除，形成像素电极13图形，像素电极13通过绝缘层过孔7与漏电极5连接，此时像素电极上仍保留有光刻胶16，如图11所示。
图12为本发明TFT-LCD阵列基板第三次构图工艺中形成第二绝缘层后的示意图，为图1中A-A向剖面图。在未进行光刻胶剥离的基板上沉积第二绝缘层9，使第二绝缘层9完全覆盖整个基板，但由于像素电极13上有光刻胶16存在，所以像素电极13上方的第二绝缘层9覆盖在光刻胶16上，如图12所示。最后进行光刻胶离地剥离(Lift Off)工艺，附着在光刻胶上的第二绝缘层9一同被剥离，最终形成本发明TFT-LCD阵列基板，如图1、图2所示。
在本发明上述技术方案中，起绝缘作用的第二绝缘层也可以通过其它方法形成，例如可以是通过氧化工艺形成的绝缘金属氧化膜。具体地，形成像素电极13图形后，直接进行光刻胶剥离工艺，然后对暴露在外的栅电极和栅线表面进行氧化，形成绝缘金属氧化膜，以达到绝缘目的。
在TFT-LCD阵列基板的制备过程中，还可以形成公共电极、存储电容等结构，同时在基板的栅线PAD区域形成栅连接线和在数据线PAD区域形成数据连接线。对于数据线PAD区域，在第一次构图工艺后，该区域沉积有半导体层、掺杂半导体层和源漏金属薄膜，并形成图形；在第二次构图工艺中，该区域沉积有第一绝缘层和栅金属薄膜，通过第一次刻蚀工艺使栅金属薄膜和第一绝缘层形成过孔，但过孔的底部仍保留一定厚度的第一绝缘层，第二次刻蚀工艺将栅金属薄膜完全刻蚀掉，第三次刻蚀工艺将过孔处的第一绝缘层完全刻蚀掉，暴露出源漏金属薄膜；在第三次构图工艺中，该区域首先沉积透明导电薄膜，在保留的光刻胶上沉积第二绝缘层，最后通过光刻胶离地剥离工艺去除该区域的光刻胶和第二绝缘层，形成数据连接线图形。对于栅线PAD区域，在第一次构图工艺后，该区域沉积有半导体层、掺杂半导体层和源漏金属薄膜，并完全去除；在第二次构图工艺中，该区域沉积有第一绝缘层和栅金属薄膜，通过第二次刻蚀工艺将栅金属薄膜完全刻蚀掉，保留第一绝缘层；在第三次构图工艺中，该区域首先沉积透明导电薄膜，在保留的光刻胶上沉积第二绝缘层，最后通过光刻胶离地剥离工艺去除该区域的光刻胶和第二绝缘层，形成栅连接线图形。
图13为本发明TFT-LCD阵列基板第二实施例的结构示意图，为图1中A-A向剖面图。本实施例的基本结构与前述第一实施例基本相同，所不同的是，薄膜晶体管还包括形成在基板1上的遮光层17，遮光层17形成在基板1与半导体层2之间，用于遮光照射TFT沟道区域的光，提高薄膜晶体管的工作可靠性。
图14为本发明TFT-LCD阵列基板第二实施例第一次构图工艺后的示意图，为图3中B-B向剖面图。本实施例TFT-LCD阵列基板的制备过程与前述第一实施例的制备过程基本相同，不同之处在于，本实施例首先采用化学气相沉积或其它成膜方法，在基板1(如玻璃基板或石英基板)上依次沉积遮光层17、半导体层2和掺杂半导体层(欧姆接触层)3，然后采用磁控溅射、热蒸发或其它成膜方法，沉积一层源漏金属薄膜。使用半色调或灰色调掩模板通过第一次构图工艺对遮光层、半导体层、掺杂半导体层和源漏金属薄膜进行构图，在基板上形成数据线11、源电极4、漏电极5和TFT沟道区域图形，其中源电极4和漏电极5之间的掺杂半导体层被完全刻蚀掉，暴露出半导体层，且数据线、源电极、漏电极和TFT沟道区域图形下均设置有遮光层。后续第二次构图工艺和第三次构图工艺均与前述第一实施例的制备过程基本相同，同样本实施例起绝缘作用的第二绝缘层也可以是通过氧化工艺形成的绝缘金属氧化膜，不再赘述。
图15为本发明TFT-LCD阵列基板的制造方法第一实施例的流程图，具体包括：
步骤1、在基板上依次沉积半导体层、掺杂半导体层和源漏金属薄膜，通过第一次构图工艺形成包括数据线、源电极、漏电极和TFT沟道区域的图形；
步骤2、在完成步骤1的基板上依次沉积第一绝缘层和栅金属薄膜，通过第二次构图工艺形成包括栅线和栅电极的图形，同时第一绝缘层在漏电极位置形成有绝缘层过孔；
步骤3、在完成步骤2的基板上沉积透明导电薄膜，第三次构图工艺形成包括像素电极的图形，像素电极通过所述绝缘层过孔与漏电极连接；
步骤4、在完成步骤3的基板上形成第二绝缘层。
首先采用化学气相沉积或其它成膜方法，在基板(如玻璃基板或石英基板)上依次沉积半导体层和掺杂半导体层(欧姆接触层)，其中半导体层和掺杂半导体层组成有源层；然后采用磁控溅射、热蒸发或其它成膜方法，沉积一层源漏金属薄膜，源漏金属薄膜的材料可以使用钼、铝、铝钕合金、钨、铬、铜等金属，或以上金属组成的多层薄膜。使用半色调或灰色调掩模板通过第一次构图工艺对半导体层、掺杂半导体层和源漏金属薄膜进行构图，在基板上形成数据线、源电极、漏电极和TFT沟道区域图形，其中源电极和漏电极之间的掺杂半导体层被完全刻蚀掉，暴露出半导体层。其中掺杂半导体层用于提高源漏金属薄膜与半导体层的接触电导，当所选用材料满足二者之间的导电要求时，也可以采用没有掺杂半导体层的结构，即源漏金属薄膜直接沉积在半导体层上。
图16为本发明TFT-LCD阵列基板的制造方法第二次构图工艺的流程图，具体包括：
步骤21、在完成步骤1的基板上沉积一层第一绝缘层，然后沉积一层栅金属薄膜；
步骤22、在栅金属薄膜上涂敷一层光刻胶；
步骤23、使用半色调或灰色调掩模板进行曝光和显影处理，形成光刻胶完全保留区域、部分保留区域和完全去除区域；
步骤24、进行第一次刻蚀，完全刻蚀掉绝缘层过孔位置的栅金属薄膜，部分刻蚀掉该位置的第一绝缘层；
步骤25、通过灰化工艺完全去除部分保留区域的光刻胶；
步骤26、进行第二次刻蚀，形成栅线和栅电极图形；
步骤27、进行第三次刻蚀，将绝缘层过孔处的第一绝缘层完全刻蚀掉，暴露出漏电极。
首先采用化学气相沉积或其它成膜方法沉积一层第一绝缘层，然后采用磁控溅射、热蒸发或其它成膜方法，沉积一层栅金属薄膜，栅金属薄膜的材料可以使用钼、铝、铝钕合金、钨、铬、铜等金属，或以上金属组成的多层薄膜。在栅金属薄膜上涂敷一层光刻胶，使用半色调或灰色调掩模板进行曝光，使光刻胶形成完全曝光区域(即光刻胶完全去除区域)、部分曝光区域(即光刻胶部分保留区域)和未曝光区域(即光刻胶完全保留区域)，其中栅线和栅电极位置为未曝光区域，漏电极上方的绝缘层过孔位置为完全曝光区域，其余部分全部是部分曝光区域。显影处理后，完全曝光区域的光刻胶被完全去除，部分曝光区域的光刻胶被部分去除，未曝光区域的光刻胶完全保留。通过第一次刻蚀工艺对没有光刻胶覆盖的栅金属薄膜和部分厚度的第一绝缘层进行刻蚀，在第一绝缘层上形成绝缘层过孔图形，绝缘层过孔图形位于漏电极上方，且只是刻蚀一定厚度，绝缘层过孔的底部仍保留一定厚度的第一绝缘层。通过灰化工艺，部分曝光区域的光刻胶被完全去除，未曝光区域的光刻胶厚度变薄，但仍覆盖在栅电极区域。通过第二次刻蚀工艺对暴露出的栅金属薄膜进行刻蚀，剥离剩余的光刻胶后形成栅线图形和位于TFT沟道区域上的栅电极图形。最后通过第三次刻蚀工艺对第一绝缘层进行刻蚀，将绝缘层过孔处的第一绝缘层完全刻蚀掉，暴露出漏电极。
之后采用磁控溅射、热蒸发或其它成膜方法，在完成上述图形的基板上沉积一层透明导电薄膜，透明导电薄膜的材料可以使用氧化铟锡(ITO)或氧化铟锌(IZO)，或其它高分子透明材料。使用普通掩模板通过构图工艺将像素区域和绝缘层过孔之外区域的透明导电薄膜去除，形成像素电极图形，像素电极通过绝缘层过孔与漏电极连接。
图15所示技术方案中，步骤4中形成第二绝缘层可以是通过沉积方法形成栅绝缘层，也可以是通过氧化工艺形成绝缘金属氧化膜。采用沉积方法的过程具体包括：在形成像素电极图形后，在未进行光刻胶剥离的基板上沉积栅绝缘层，使栅绝缘层完全覆盖整个基板，由于像素电极上有光刻胶存在，所以像素电极上方的栅绝缘层覆盖在光刻胶上。然后进行光刻胶离地剥离工艺，使附着在光刻胶上的栅绝缘层一同被剥离。采用氧化工艺的过程具体包括：形成像素电极图形后，直接进行光刻胶剥离工艺，然后对暴露在外的栅电极表面进行氧化，形成绝缘金属氧化膜，以达到绝缘目的。
图17为本发明TFT-LCD阵列基板的制造方法第二实施例的流程图，具体包括：
步骤1′、在基板上依次沉积遮光层、半导体层、掺杂半导体层和源漏金属薄膜，通过第一次构图工艺形成包括数据线、源电极、漏电极和TFT沟道区域的图形；
步骤2′、在完成步骤1′的基板上依次沉积第一绝缘层和栅金属薄膜，通过第二次构图工艺形成包括栅线和栅电极的图形，同时第一绝缘层在漏电极位置形成有绝缘层过孔；
步骤3′、在完成步骤2′的基板上沉积透明导电薄膜，第三次构图工艺形成包括像素电极的图形，像素电极通过所述绝缘层过孔与漏电极连接；
步骤4′、在完成步骤3′的基板上形成第二绝缘层。
本实施例的基本流程与前述第一实施例基本相同，所不同的是，步骤1′包括了形成遮光层的步骤，使遮光层形成在基板与半导体层之间，用于遮光照射TFT沟道区域的光，提高薄膜晶体管的工作可靠性。步骤2′～步骤4′与前述第一实施例中步骤2～步骤4相同，不再赘述。
本发明提供了一种TFT-LCD阵列基板的制造方法，首先使用半色调或灰色调掩模板通过第一次构图工艺形成数据线、源电极、漏电极和TFT沟道区域图形，然后使用半色调或灰色调掩模板通过第二次构图工艺形成栅线和栅电极图形，最后使用普通掩模板通过第三次构图工艺形成像素电极。本发明第三次构图工艺中采用剥离光刻胶后再制备像素电极，并通过离地剥离工艺制备绝缘层，与采用光刻胶表面溅射方式制备像素电极的现有技术相比，本发明技术方案克服了光刻胶在溅射过程发生变性从而污染像素区域的技术缺陷，而且工艺过程更易实现，有效提高了良品率。本发明提出的三次掩模工艺减少了掩膜次数，大幅度降低了生产制造成本，极大地提高了产品生产能力。
最后应说明的是：以上实施例仅用以说明本发明的技术方案而非限制，尽管参照较佳实施例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的精神和范围。
Claims (9)
1.一种薄膜晶体管液晶显示器阵列基板，包括栅线、数据线、像素电极和薄膜晶体管，其特征在于，所述薄膜晶体管包括：
半导体层和掺杂半导体层，依次形成在基板上；
源电极和漏电极，形成在所述掺杂半导体层上，源电极和漏电极之间的区域为TFT沟道区域，其中源电极与所述数据线连接；
第一绝缘层，形成在所述源电极和漏电极上，其上形成有使所述像素电极与所述漏电极连接的绝缘层过孔；
栅电极，形成在所述第一绝缘层上，并位于所述TFT沟道区域上方，所述栅电极与所述栅线连接；
栅绝缘层，形成在所述栅电极和栅线上。
2.根据权利要求1所述的薄膜晶体管液晶显示器阵列基板，其特征在于，所述半导体层与基板之间还形成有遮光层。
3.一种薄膜晶体管液晶显示器阵列基板，包括栅线、数据线、像素电极和薄膜晶体管，其特征在于，所述薄膜晶体管包括：
半导体层和掺杂半导体层，依次形成在基板上；
源电极和漏电极，形成在所述掺杂半导体层上，源电极和漏电极之间的区域为TFT沟道区域，其中源电极与所述数据线连接；
第一绝缘层，形成在所述源电极和漏电极上，其上形成有使所述像素电极与所述漏电极连接的绝缘层过孔；
栅电极，形成在所述第一绝缘层上，并位于所述TFT沟道区域上方，所述栅电极与所述栅线连接，所述栅电极和栅线表面形成有通过氧化工艺形成的绝缘金属氧化膜。
4.根据权利要求3所述的薄膜晶体管液晶显示器阵列基板，其特征在于，所述半导体层与基板之间还形成有遮光层。
5.一种薄膜晶体管液晶显示器阵列基板的制造方法，其特征在于，包括：
步骤1、在基板上依次沉积半导体层、掺杂半导体层和源漏金属薄膜，通过第一次构图工艺形成包括数据线、源电极、漏电极和TFT沟道区域的图形；
步骤2、在完成步骤1的基板上依次沉积第一绝缘层和栅金属薄膜，通过第二次构图工艺形成包括栅线和栅电极的图形，同时第一绝缘层在漏电极位置形成有绝缘层过孔；
步骤3、在完成步骤2的基板上沉积透明导电薄膜，第三次构图工艺形成包括像素电极的图形，像素电极通过所述绝缘层过孔与漏电极连接；
步骤4、在完成步骤3的基板上形成第二绝缘层。
6.根据权利要求5所述的薄膜晶体管液晶显示器阵列基板的制造方法，其特征在于，所述步骤2具体包括：
步骤21、在完成步骤1的基板上沉积一层第一绝缘层，然后沉积一层栅金属薄膜；
步骤22、在栅金属薄膜上涂敷一层光刻胶；
步骤23、使用半色调或灰色调掩模板进行曝光和显影处理，形成光刻胶完全保留区域、部分保留区域和完全去除区域；
步骤24、进行第一次刻蚀，完全刻蚀掉绝缘层过孔位置的栅金属薄膜，部分刻蚀掉该位置的第一绝缘层；
步骤25、通过灰化工艺完全去除部分保留区域的光刻胶；
步骤26、进行第二次刻蚀，形成栅线和栅电极图形；
步骤27、进行第三次刻蚀，将绝缘层过孔处的第一绝缘层完全刻蚀掉，暴露出漏电极。
7.根据权利要求5所述的薄膜晶体管液晶显示器阵列基板的制造方法，其特征在于，所述步骤4具体包括：在形成像素电极图形后，在未进行光刻胶剥离的基板上沉积栅绝缘层，使栅绝缘层完全覆盖整个基板，然后进行光刻胶离地剥离工艺，使附着在光刻胶上的栅绝缘层一同被剥离。
8.根据权利要求5所述的薄膜晶体管液晶显示器阵列基板的制造方法，其特征在于，所述步骤4具体包括：形成像素电极图形后，直接进行光刻胶剥离工艺，然后对暴露在外的栅电极和栅线表面进行氧化处理，形成绝缘金属氧化膜。
9.根据权利要求5～8中任一权利要求所述的薄膜晶体管液晶显示器阵列基板的制造方法，其特征在于，所述步骤1中在基板上沉积半导体层之前，先沉积一层遮光层。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200810116878.6A CN101630098B (zh) | 2008-07-18 | 2008-07-18 | Tft-lcd阵列基板及其制造方法 |
| US12/504,829 US20100012946A1 (en) | 2008-07-18 | 2009-07-17 | Tft-lcd array substrate and manufacturing method thereof |
| US13/338,608 US8431452B2 (en) | 2008-07-18 | 2011-12-28 | TFT-LCD array substrate and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200810116878.6A CN101630098B (zh) | 2008-07-18 | 2008-07-18 | Tft-lcd阵列基板及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101630098A CN101630098A (zh) | 2010-01-20 |
| CN101630098B true CN101630098B (zh) | 2010-12-08 |
Family
ID=41529506
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200810116878.6A Active CN101630098B (zh) | 2008-07-18 | 2008-07-18 | Tft-lcd阵列基板及其制造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US20100012946A1 (zh) |
| CN (1) | CN101630098B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2017016152A1 (zh) * | 2015-07-28 | 2017-02-02 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法、显示装置 |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102148196B (zh) | 2010-04-26 | 2013-07-10 | 北京京东方光电科技有限公司 | Tft-lcd阵列基板及其制造方法 |
| CN102244034B (zh) * | 2010-05-14 | 2014-02-19 | 北京京东方光电科技有限公司 | 阵列基板及其制造方法 |
| WO2012014786A1 (en) * | 2010-07-30 | 2012-02-02 | Semiconductor Energy Laboratory Co., Ltd. | Semicondcutor device and manufacturing method thereof |
| US8704230B2 (en) | 2010-08-26 | 2014-04-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| CN102456620B (zh) | 2010-10-22 | 2015-04-15 | 北京京东方光电科技有限公司 | 阵列基板及其制造方法 |
| CN102709284A (zh) * | 2011-05-27 | 2012-10-03 | 京东方科技集团股份有限公司 | 低温多晶硅薄膜晶体管阵列基板及其制作方法 |
| CN102629575B (zh) * | 2011-08-23 | 2014-09-24 | 京东方科技集团股份有限公司 | 一种阵列基板及其制造方法 |
| CN102637636A (zh) | 2011-08-24 | 2012-08-15 | 京东方科技集团股份有限公司 | 有机薄膜晶体管阵列基板及其制作方法和显示装置 |
| CN102683338B (zh) * | 2011-09-13 | 2016-08-24 | 京东方科技集团股份有限公司 | 一种低温多晶硅tft阵列基板及其制造方法 |
| CN102651341B (zh) * | 2012-01-13 | 2014-06-11 | 京东方科技集团股份有限公司 | 一种tft阵列基板的制造方法 |
| CN103149760B (zh) * | 2013-02-19 | 2015-03-11 | 合肥京东方光电科技有限公司 | 薄膜晶体管阵列基板、制造方法及显示装置 |
| CN103489828B (zh) * | 2013-09-30 | 2015-07-01 | 深圳市华星光电技术有限公司 | 薄膜晶体管阵列基板的制造方法 |
| CN103985671B (zh) * | 2014-04-30 | 2016-06-15 | 京东方科技集团股份有限公司 | 阵列基板制备方法和阵列基板、显示装置 |
| CN104465396B (zh) * | 2014-11-26 | 2017-05-31 | 合肥鑫晟光电科技有限公司 | 液晶显示面板的薄膜晶体管的制备方法和液晶显示面板 |
| CN105529301B (zh) * | 2016-01-04 | 2019-07-05 | 京东方科技集团股份有限公司 | 阵列基板的制造方法、阵列基板和显示装置 |
| CN106057736B (zh) * | 2016-08-02 | 2022-12-27 | 信利半导体有限公司 | 一种tft基板的制备方法及tft基板 |
| CN108711548B (zh) * | 2018-05-21 | 2020-04-10 | 深圳市华星光电技术有限公司 | 金属氧化物薄膜晶体管及其制作方法、显示器 |
| CN109585304B (zh) * | 2018-11-23 | 2023-04-28 | 合肥鑫晟光电科技有限公司 | 显示面板、阵列基板、薄膜晶体管及其制造方法 |
| CN109509707B (zh) * | 2018-12-11 | 2023-04-28 | 合肥鑫晟光电科技有限公司 | 显示面板、阵列基板、薄膜晶体管及其制造方法 |
| CN115224072A (zh) * | 2021-04-15 | 2022-10-21 | 京东方科技集团股份有限公司 | 显示面板及其显示装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1338658A (zh) * | 2000-08-10 | 2002-03-06 | 索尼株式会社 | 薄膜半导体器件与液晶显示单元及其制作方法 |
| CN1451996A (zh) * | 2002-04-17 | 2003-10-29 | Lg.飞利浦Lcd有限公司 | 薄膜晶体管阵列基板及其制造方法和掩模 |
| CN1975544A (zh) * | 2006-12-06 | 2007-06-06 | 友达光电股份有限公司 | 液晶显示装置基板的制造方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0421823A (ja) * | 1990-05-16 | 1992-01-24 | Hosiden Corp | 液晶表示素子の点欠陥の黒欠陥化法及び液晶表示素子 |
| JPH06268218A (ja) | 1993-03-15 | 1994-09-22 | Hitachi Ltd | 薄膜トランジスタの製造法 |
| KR100204071B1 (ko) * | 1995-08-29 | 1999-06-15 | 구자홍 | 박막트랜지스터-액정표시장치 및 제조방법 |
| KR100269521B1 (ko) * | 1997-11-01 | 2000-10-16 | 구본준 | 박막트랜지스터 및 그의 제조방법 |
| EP1020839A3 (en) * | 1999-01-08 | 2002-11-27 | Sel Semiconductor Energy Laboratory Co., Ltd. | Semiconductor display device and driving circuit therefor |
| KR100532080B1 (ko) * | 2001-05-07 | 2005-11-30 | 엘지.필립스 엘시디 주식회사 | 비정질 인듐 틴 옥사이드 식각용액 및 이를 이용한 액정표시소자의 제조방법 |
| CN100462825C (zh) | 2005-12-23 | 2009-02-18 | 北京京东方光电科技有限公司 | 一种薄膜晶体管液晶显示器的阵列基板结构及其制造方法 |
| KR100810505B1 (ko) * | 2006-11-08 | 2008-03-07 | 삼성전자주식회사 | 디스플레이장치 및 그 구동방법 |
-
2008
- 2008-07-18 CN CN200810116878.6A patent/CN101630098B/zh active Active
-
2009
- 2009-07-17 US US12/504,829 patent/US20100012946A1/en not_active Abandoned
-
2011
- 2011-12-28 US US13/338,608 patent/US8431452B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1338658A (zh) * | 2000-08-10 | 2002-03-06 | 索尼株式会社 | 薄膜半导体器件与液晶显示单元及其制作方法 |
| CN1451996A (zh) * | 2002-04-17 | 2003-10-29 | Lg.飞利浦Lcd有限公司 | 薄膜晶体管阵列基板及其制造方法和掩模 |
| CN1975544A (zh) * | 2006-12-06 | 2007-06-06 | 友达光电股份有限公司 | 液晶显示装置基板的制造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2017016152A1 (zh) * | 2015-07-28 | 2017-02-02 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法、显示装置 |
| US10079250B2 (en) | 2015-07-28 | 2018-09-18 | Boe Technology Group Co., Ltd. | Array substrate, its manufacturing method, and display device |
Also Published As
| Publication number | Publication date |
|---|---|
| US8431452B2 (en) | 2013-04-30 |
| US20100012946A1 (en) | 2010-01-21 |
| US20120094409A1 (en) | 2012-04-19 |
| CN101630098A (zh) | 2010-01-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101630098B (zh) | Tft-lcd阵列基板及其制造方法 | |
| CN102236179B (zh) | Tft-lcd阵列基板及其制造方法 | |
| CN101957529B (zh) | Ffs型tft-lcd阵列基板及其制造方法 | |
| CN101630640B (zh) | 光刻胶毛刺边缘形成方法和tft-lcd阵列基板制造方法 | |
| JP5564464B2 (ja) | Ｔｆｔ−ｌｃｄアレー基板及びその製造方法 | |
| CN101614917B (zh) | Tft-lcd阵列基板及其制造方法 | |
| CN101656232B (zh) | 薄膜晶体管阵列基板制造方法 | |
| CN101752319B (zh) | 薄膜晶体管液晶显示器阵列基板的制造方法 | |
| CN102890378B (zh) | 一种阵列基板及其制造方法 | |
| CN104576542B (zh) | 阵列基板及其制作方法、显示装置 | |
| US9349760B2 (en) | Method of manufacturing a TFT-LCD array substrate having light blocking layer on the surface treated semiconductor layer | |
| CN102023432B (zh) | Ffs型tft-lcd阵列基板及其制造方法 | |
| JP2015521383A (ja) | 薄膜トランジスタアレイ基板及びその製造方法、表示パネル、表示装置 | |
| CN103489918A (zh) | 一种薄膜晶体管和阵列基板及其制造方法 | |
| CN106783737A (zh) | 阵列基板及其制造方法、显示面板、显示装置 | |
| CN107799466B (zh) | Tft基板及其制作方法 | |
| CN107369715A (zh) | 一种薄膜晶体管的制造方法 | |
| CN104022078A (zh) | 一种阵列基板的制备方法 | |
| CN103762199A (zh) | 一种液晶显示器的阵列基板的制造方法 | |
| CN106847830A (zh) | 阵列基板及其制作方法、显示面板 | |
| CN101963726B (zh) | Ffs型tft-lcd阵列基板及其制造方法 | |
| EP2819155B1 (en) | Thin film transistor array substrate and producing method thereof | |
| CN101840117B (zh) | Tft-lcd阵列基板及其制造方法 | |
| CN102655117B (zh) | 阵列基板及制造方法、显示装置 | |
| CN103715200A (zh) | 阵列基板及其制备方法、显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: BEIJING BOE PHOTOELECTRICITY SCIENCE + TECHNOLOGY Effective date: 20141210 Owner name: JINGDONGFANG SCIENCE AND TECHNOLOGY GROUP CO., LTD Free format text: FORMER OWNER: BEIJING BOE PHOTOELECTRICITY SCIENCE + TECHNOLOGY CO., LTD. Effective date: 20141210 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: 100176 DAXING, BEIJING TO: 100015 CHAOYANG, BEIJING |
|
| TR01 | Transfer of patent right |
Effective date of registration: 20141210 Address after: 100015 Jiuxianqiao Road, Beijing, No. 10, No. Patentee after: BOE Technology Group Co., Ltd. Patentee after: Beijing BOE Photoelectricity Science & Technology Co., Ltd. Address before: 100176 Beijing economic and Technological Development Zone, West Central Road, No. 8 Patentee before: Beijing BOE Photoelectricity Science & Technology Co., Ltd. |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20201126 Address after: 215200 No. 1700, Wujiang economic and Technological Development Zone, Suzhou, Jiangsu, Zhongshan North Road Patentee after: Gaochuang (Suzhou) Electronics Co.,Ltd. Patentee after: BOE TECHNOLOGY GROUP Co.,Ltd. Address before: 100015 Jiuxianqiao Road, Beijing, No. 10, No. Patentee before: BOE TECHNOLOGY GROUP Co.,Ltd. Patentee before: BEIJING BOE OPTOELECTRONICS TECHNOLOGY Co.,Ltd. |