CN102244034B - 阵列基板及其制造方法 - Google Patents

Abstract

本发明公开了一种阵列基板及其制造方法，其中阵列基板包括：衬底基板以及形成在衬底基板上的数据线、第一电极、第二电极、沟道、掺杂半导体层、半导体层、栅绝缘层、像素电极、数据线接口、栅电极和栅线；数据线与第一电极连接，沟道位于第一电极和第二电极之间，掺杂半导体层形成在第一电极、第二电极和数据线的上方；半导体层形成在掺杂半导体层的上方，栅绝缘层形成在半导体层的上方，像素电极与第二电极连接，数据线接口穿透栅绝缘层、半导体层及掺杂半导体层与数据线连接；栅电极形成在栅绝缘层的上方，且位于沟道的上方，栅电极与栅线连接。本发明简化了工艺步骤，缩短了生产周期，提高了生产效率和良品率，降低了生产成本。

Description

阵列基板及其制造方法

技术领域

本发明涉及液晶显示技术，尤其涉及一种阵列基板及其制造方法。

背景技术

制造薄膜晶体管液晶显示器(Thin Film Transistor Liquid Crystal Display，简称：TFT-LCD)阵列基板是通过一组构图工艺形成结构图形来完成，一次构图工艺形成一层结构图形，构图工艺的次数可以衡量制造TFT-LCD阵列基板的繁简程度，减少构图工艺的次数就意味着降低制造成本。

现有技术提供了一种制造FFT-LCD阵列基板的五次构图工艺，具体包括：栅线和栅电极构图工艺、有源层构图工艺、源漏电极构图工艺、过孔构图工艺以及像素电极构图工艺，其中每一次构图工艺中又分别包括薄膜沉积、掩膜曝光和刻蚀等工艺。

现有技术还提供了一种制造TFT-LCD阵列基板的四次构图工艺，该工艺在上述五次构图工艺的基础上，利用半色调或灰色调掩模板技术，将有源层构图工艺与源漏电极构图工艺合并成一个构图工艺，也即通过一次构图工艺完成有源层、数据线、源电极、漏电极和薄膜晶体管(Thin Film Transistor，简称：TFT)沟道区域图形的制作。该四次构图工艺具体包括：通过采用普通掩模板的第一次构图工艺形成栅线和栅电极图形；通过采用半色调或灰色调掩模板的第二次构图工艺形成数据线、有源层、源电极、漏电极和TFT沟道区域图形；通过采用普通掩模板的第三次构图工艺形成钝化层过孔和引线区图形；通过采用普通掩模板的第四次构图工艺形成像素电极图形，其中像素电极通过钝化层过孔与漏电极连接。

由于每次构图工艺均需要把掩模板的图形转移到薄膜图形上，而每一层薄膜图形都需要精确地罩在另一层薄膜图形上，因此现有技术提供的五次构图工艺和四次构图工艺存在工艺复杂、生产周期长和使用掩模板数量多等缺点，同时较长的生产周期增加了不良发生率，造成良品率降低、成本增加。

发明内容

本发明提供一种阵列基板及其制造方法，用于简化工艺步骤，缩短生产周期，提高生产效率。

本发明提供一种阵列基板的制造方法，包括：

在衬底基板上沉积源漏金属薄膜和掺杂半导体薄膜，通过第一次构图工艺形成包括数据线、第一电极、第二电极、沟道和掺杂半导体层的第一图形，其中所述数据线与所述第一电极连接，所述沟道位于所述第一电极和第二电极之间，所述掺杂半导体层形成在所述第一电极、所述第二电极和所述数据线的上方；

在形成所述第一图形的衬底基板上沉积半导体薄膜和栅绝缘层薄膜，通过第二次构图工艺后沉积透明导电薄膜，采用剥离技术形成包括半导体层、栅绝缘层、像素电极和数据线接口的第二图形，其中所述像素电极与所述第二电极连接，所述数据线接口与所述数据线连接；

在形成所述第一图形和所述第二图形的衬底基板上沉积栅金属薄膜，采用单色调掩膜板，通过第三次构图工艺形成包括栅电极和栅线的第三图形，所述栅电极与所述栅线连接，所述栅电极位于所述沟道的上方。

本发明提供一种阵列基板，包括：衬底基板以及形成在所述衬底基板上的数据线、第一电极、第二电极、沟道、掺杂半导体层、半导体层、栅绝缘层、像素电极、数据线接口、栅电极和栅线；

其中，所述数据线与所述第一电极连接，所述沟道位于所述第一电极和第二电极之间，所述掺杂半导体层形成在所述第一电极、所述第二电极和所述数据线的上方；

所述半导体层形成在所述掺杂半导体层的上方，所述栅绝缘层形成在所述半导体层的上方，所述像素电极与所述第二电极连接，所述数据线接口穿透所述栅绝缘层、半导体层及掺杂半导体层与所述数据线连接；

所述栅电极形成在所述栅绝缘层的上方，且位于所述沟道的上方，所述栅电极与所述栅线连接。

本发明通过三次构图工艺完成了阵列基板的制备过程，与现有的四次和五次构图工艺相比，简化了工艺步骤，缩短了生产周期，提高了生产效率和良品率，降低了生产成本。

附图说明

图1本发明实施例一提供的阵列基板的制造方法的流程图；

图2本发明实施例二提供的阵列基板的制造方法的流程图；

图3为本发明实施例二步骤201形成第一图形的局部结构示意图；

图4a为本发明实施例二步骤202中沉积半导体薄膜和栅绝缘层薄膜的局部结构示意图；

图4b为本发明实施例二步骤202中对光刻胶进行曝光和显影后的局部结构示意图；

图4c为本发明实施例二步骤202中形成半导体层和栅绝缘层的局部结构示意图；

图4d为本发明实施例二步骤202中灰化工艺后的局部结构示意图；

图4e为本发明实施例二步骤203中沉积透明导电薄膜的局部结构示意图；

图4f为本发明实施例二步骤203中形成像素电极和数据线接口的局部结构示意图；

图5为本发明实施例二步骤204中形成栅电极和栅线的局部结构示意图；

图6本发明实施例三提供的阵列基板的制造方法的流程图；

图7a为本发明实施例三步骤302中对光刻胶进行曝光和显影后的局部结构示意图；

图7b为本发明实施例三步骤302中形成半导体层和栅绝缘层的局部结构示意图；

图7c为本发明实施例三步骤303中沉积透明导电薄膜的局部结构示意图；

图7d为本发明实施例三步骤303中形成像素电极和数据线接口的局部结构示意图；

图8为本发明实施例三步骤304中形成栅电极和栅线的局部结构示意图；

图9为本发明实施例四提供的阵列基板的制造方法的流程图；

图10a为本发明实施例四步骤401中沉积遮光层薄膜、源漏金属薄膜和掺杂半导体薄膜的局部结构示意图；

图10b为本发明实施例四步骤401中对光刻胶进行曝光和显影的局部结构示意图；

图10c为本发明实施例四步骤401中形成遮光层的局部结构示意图；

图10d为本发明实施例四步骤401中灰化工艺后的局部结构示意图；

图10e为本发明实施例四步骤401中形成沟道的局部结构示意图；

图10f为本发明实施例四步骤401中形成数据线、源电极、漏电极和掺杂半导体层的局部结构示意图；

图11为本发明实施例五提供的阵列基板的制造方法的流程图；

图12为本发明实施例六提供的阵列基板的局部结构示意图；

图13为本发明实施例七提供的阵列基板的局部结构示意图；

图14为本发明实施例八提供的阵列基板的局部结构示意图；

图15为本发明实施例九提供的阵列基板的局部结构示意图。

具体实施方式

下面通过附图和实施例，对本发明的技术方案做进一步的详细描述。

图1本发明实施例一提供的阵列基板的制造方法的流程图。如图1所示，本实施例包括如下步骤：

步骤101、在衬底基板上沉积源漏金属薄膜和掺杂半导体薄膜，通过第一次构图工艺形成包括数据线、第一电极、第二电极、沟道和掺杂半导体层的第一图形，其中数据线与第一电极连接，沟道位于第一电极和第二电极之间，掺杂半导体层形成在第一电极、第二电极和数据线的上方；

步骤102、在形成第一图形的衬底基板上沉积半导体薄膜和栅绝缘层薄膜，通过第二次构图工艺后沉积透明导电薄膜，采用剥离技术形成包括半导体层、栅绝缘层、像素电极和数据线接口的第二图形，其中像素电极与第二电极连接，数据线接口与数据线连接；

步骤103、在形成第一图形和第二图形的衬底基板上沉积栅金属薄膜，采用单色调掩膜板，通过第三次构图工艺形成包括栅电极和栅线的第三图形，栅电极与栅线连接，栅电极位于沟道的上方。

本实施例通过三次构图工艺完成了阵列基板的制备过程，与现有的四次和五次构图工艺相比，简化了工艺步骤，缩短了生产周期，提高了生产效率和良品率，降低了生产成本。

在以下各个实施例中，第一电极具体为源电极，第二电极具体为漏电极。当然也可以是第一电极为漏电极，第二电极为源电极，本发明对此不做限制。

图2本发明实施例二提供的阵列基板的制造方法的流程图。如图2所示，本实施例包括如下步骤：

步骤201、在衬底基板上沉积源漏金属薄膜和掺杂半导体薄膜，通过第一次构图工艺形成包括数据线、源电极、漏电极、沟道和掺杂半导体层的第一图形，其中数据线与源电极连接，沟道位于源电极和漏电极之间，掺杂半导体层形成在源电极、漏电极和数据线的上方；

步骤202、在完成步骤201的衬底基板上沉积半导体薄膜和栅绝缘层薄膜，采用双色调掩膜板，通过第二次构图工艺形成半导体层、栅绝缘层、过孔和数据线接口区域，该数据线接口区域暴露出部分数据线；

步骤203、在完成步骤202的衬底基板上沉积透明导电薄膜，采用剥离技术形成像素电极，以及在数据线接口区域形成数据线接口，像素电极通过过孔与漏电极连接；

步骤204、在完成步骤203的衬底基板上沉积栅金属薄膜，采用单色调掩膜板，通过第三次构图工艺形成包括栅电极和栅线的第三图形，栅电极与栅线连接，栅电极位于沟道的上方。

本实施例中，双色调掩模板可以为半色调掩模板，也可以为灰色调掩模板。以下实施例皆同，不再赘述。

图3为本发明实施例二步骤201形成第一图形的局部结构示意图。进一步的，在上述步骤201中，首先在衬底基板10上沉积源漏金属薄膜和掺杂半导体薄膜，其中源漏金属薄膜的材料可以为钼、铝、铝镍合金、钼钨合金、铬、或铜等金属，也可以为上述几种材料的组合，掺杂半导体薄膜的材料通常为n-非晶硅；然后在其上涂覆一层光刻胶，采用单色调掩膜板对光刻胶进行曝光和显影，形成第三光刻胶完全保留区域和第三光刻胶完全去除区域，其中第三光刻胶完全保留区域对应于图3中源电极11、漏电极12、数据线13和位于其上的掺杂半导体层14的图形所在区域，第三光刻胶完全去除区域对应于上述图形以外区域；刻蚀第三光刻胶完全去除区域的源漏金属薄膜和掺杂半导体薄膜，在源电极11和漏电极12之间形成沟道15，在第三光刻胶完全保留区域形成数据线13、源电极11、漏电极12和掺杂半导体层14。

图4a为本发明实施例二步骤202中沉积半导体薄膜和栅绝缘层薄膜的局部结构示意图，图4b为本发明实施例二步骤202中对光刻胶进行曝光和显影后的局部结构示意图，图4c为本发明实施例二步骤202中形成半导体层和栅绝缘层的局部结构示意图，图4d为本发明实施例二步骤202中灰化工艺后的局部结构示意图。进一步的，在上述步骤202中，首先在完成步骤201的衬底基板上沉积半导体薄膜16和栅绝缘层薄膜17，见图4a，其中半导体薄膜的材料通常为非晶硅，栅绝缘层薄膜的材料可以为硅的氧化物；然后在其上涂覆一层光刻胶18，采用双色调掩膜板对光刻胶18进行曝光和显影，形成第一光刻胶完全保留区域19、第一光刻胶部分保留区域20和第一光刻胶完全去除区域21，见图4b，其中第一光刻胶完全保留区域19和第一光刻胶部分保留区域20对应于半导体层24和栅绝缘层25的图形所在区域，第一光刻胶完全去除区域21对应于过孔22所在区域和数据线接口区域23；刻蚀第一光刻胶完全去除区域21的半导体薄膜16和栅绝缘层薄膜17，形成过孔22和数据线接口区域23，在第一光刻胶完全保留区域19和第一光刻胶部分保留区域20形成了半导体层24，并且在第一光刻胶完全保留区域19和第一光刻胶部分保留区域20形成了栅绝缘层25，见图4c；通过灰化工艺，去除第一光刻胶部分保留区域20的光刻胶，见图4d。

图4e为本发明实施例二步骤203中沉积透明导电薄膜的局部结构示意图，图4f为本发明实施例二步骤203中形成像素电极和数据线接口的局部结构示意图。进一步的，在上述步骤203中，首先在完成步骤202的衬底基板上沉积透明导电薄膜26，见图4e；然后采用离地剥离技术剥离第一光刻胶完全保留区域19的光刻胶，形成像素电极27和数据线接口28，见图4f。

图5为本发明实施例二步骤204中形成栅电极和栅线的局部结构示意图。进一步的，在上述步骤204中，首先在完成步骤203的衬底基板上沉积栅金属薄膜，栅金属薄膜的材料可以为钼、铝、铝镍合金、钼钨合金、铬、或铜等金属，也可以为上述几种材料的组合；然后在其上涂覆一层光刻胶，采用单色调掩膜板对光刻胶进行曝光和显影，形成光刻胶完全保留区域和光刻胶完全去除区域，其中光刻胶完全保留区域对应于图5中栅电极29和栅线(未示出)的图形所在区域，光刻胶完全去除区域对应于上述图形以外区域；刻蚀光刻胶完全去除区域的栅金属薄膜，从而在光刻胶完全保留区域形成栅电极29和栅线。

本实施例通过三次构图工艺完成了阵列基板的制备过程，与现有的四次和五次构图工艺相比，简化了工艺步骤，缩短了生产周期，提供了生产效率和良品率，降低了生产成本。

图6本发明实施例三提供的阵列基板的制造方法的流程图。如图6所示，本实施例包括如下步骤：

步骤301、在衬底基板上沉积源漏金属薄膜和掺杂半导体薄膜，通过第一次构图工艺形成包括数据线、源电极、漏电极、沟道和掺杂半导体层的第一图形，其中数据线与源电极连接，沟道位于源电极和漏电极之间，掺杂半导体层形成在源电极、漏电极和数据线的上方；

步骤302、在完成步骤301的衬底基板上沉积半导体薄膜和栅绝缘层薄膜，采用单色调掩膜板，通过第二次构图工艺形成半导体层、栅绝缘层、数据线接口区域和用于形成像素电极的第一区域，该第一区域暴露出衬底基板和部分漏电极，数据线接口区域暴露出部分数据线；

步骤303、在完成步骤302的衬底基板上沉积透明导电薄膜，采用剥离技术在第一区域形成像素电极，以及在数据线接口区域形成数据线接口；

步骤304、在完成步骤303的衬底基板上沉积栅金属薄膜，采用单色调掩膜板，通过第三次构图工艺形成包括栅电极和栅线的第三图形，栅电极与栅线连接，栅电极位于沟道的上方。

进一步的，上述步骤301形成第一图形的过程可以与实施例二相同，形成第一图形的示意图也可以参见图3，在此不再赘述。

图7a为本发明实施例三步骤302中对光刻胶进行曝光和显影后的局部结构示意图，图7b为本发明实施例三步骤302中形成半导体层和栅绝缘层的局部结构示意图。进一步的，在上述步骤302中，首先在完成步骤301的衬底基板上沉积半导体薄膜16和栅绝缘层薄膜17，其中半导体薄膜的材料通常为非晶硅，栅绝缘层薄膜的材料可以为硅的氧化物；然后在其上涂覆一层光刻胶，采用单色调掩膜板对光刻胶进行曝光和显影，形成第二光刻胶完全保留区域30和第二光刻胶完全去除区域31，见图7a，其中第二光刻胶完全保留区域30对应于半导体层和栅绝缘层的图形所在区域，第二光刻胶完全去除区域31对应于第一区域和数据线接口区域；刻蚀第二光刻胶完全去除区域31的半导体薄膜和栅绝缘层薄膜，形成第一区域32和数据线接口区域33，在第二光刻胶完全保留区域形成半导体层34和栅绝缘层35，见图7b。

图7c为本发明实施例三步骤303中沉积透明导电薄膜的局部结构示意图，图7d为本发明实施例三步骤303中形成像素电极和数据线接口的局部结构示意图。进一步的，在上述步骤303中，首先在完成步骤302的衬底基板上沉积透明导电薄膜36，见图7c；然后采用离地剥离技术剥离第二光刻胶保留区域的光刻胶，形成像素电极37和数据线接口38，见图7d。

图8为本发明实施例三步骤304中形成栅电极和栅线的局部结构示意图。进一步的，在上述步骤304中，首先在完成步骤303的衬底基板上沉积栅金属薄膜，栅金属薄膜的材料可以为钼、铝、铝镍合金、钼钨合金、铬、或铜等金属，也可以为上述几种材料的组合；然后在其上涂覆一层光刻胶，采用单色调掩膜板对光刻胶进行曝光和显影，形成光刻胶完全保留区域和光刻胶完全去除区域，其中光刻胶完全保留区域对应于图8中栅电极39和栅线(未示出)的图形所在区域，光刻胶完全去除区域对应于上述图形以外区域；刻蚀光刻胶完全去除区域的栅金属薄膜，从而在光刻胶完全保留区域形成栅电极39和栅线。

本实施例通过三次构图工艺完成了阵列基板的制备过程，与现有的四次和五次构图工艺相比，简化了工艺步骤，缩短了生产周期，提供了生产效率和良品率，降低了生产成本；本实施例中，三次构图工艺均使用单色调掩膜板，减少了光刻胶灰化工艺，也避免了出现对应工艺造成的产品缺陷；本实施例的像素电极搭在部分漏电极之上形成电连接，与通过过孔连接相比，避免了断线等缺陷的可能性，提高了产品良率。

图9为本发明实施例四提供的阵列基板的制造方法的流程图。如图9所示，本实施例包括如下步骤：

步骤401、在衬底基板上沉积遮光层薄膜、源漏金属薄膜和掺杂半导体薄膜，采用双色调掩膜板，通过第一次构图工艺形成包括遮光层、数据线、源电极、漏电极、沟道和掺杂半导体层的第一图形，其中数据线与源电极连接，沟道位于源电极和漏电极之间，在沟道下方形成遮光层，用于防止漏电流的产生，进一步的，遮光层可以形成在数据线和源电极、漏电极的下方，数据线的宽度一般小于遮光层的宽度，用于防止产生拍打漏光的现象，掺杂半导体层形成在源电极、漏电极和数据线的上方；

步骤402、在完成步骤401的衬底基板上沉积半导体薄膜和栅绝缘层薄膜，采用双色调掩膜板，通过第二次构图工艺形成半导体层、栅绝缘层、过孔和数据线接口区域，该数据线接口区域暴露出部分数据线；

步骤403、在完成步骤402的衬底基板上沉积透明导电薄膜，采用剥离技术形成像素电极，以及在数据线接口区域形成数据线接口，像素电极通过过孔与漏电极连接；

步骤404、在完成步骤403的衬底基板上沉积栅金属薄膜，采用单色调掩膜板，通过第三次构图工艺形成包括栅电极和栅线的第三图形，栅电极与栅线连接，栅电极位于沟道的上方。

图10a为本发明实施例四步骤401中沉积遮光层薄膜、源漏金属薄膜和掺杂半导体薄膜的局部结构示意图，图10b为本发明实施例四步骤401中对光刻胶进行曝光和显影的局部结构示意图，图10c为本发明实施例四步骤401中形成遮光层的局部结构示意图，图10d为本发明实施例四步骤401中灰化工艺后的局部结构示意图，图10e为本发明实施例四步骤401中形成沟道的局部结构示意图，图10f为本发明实施例四步骤401中形成数据线、源电极、漏电极和掺杂半导体层的局部结构示意图。进一步的，在上述步骤401中，首先在衬底基板10上沉积遮光层薄膜40、源漏金属薄膜41和掺杂半导体薄膜42，见图10a，其中遮光层薄膜的材料为绝缘材料，源漏金属薄膜的材料可以为钼、铝、铝镍合金、钼钨合金、铬、或铜等金属，也可以为上述几种材料的组合，掺杂半导体薄膜的材料通常为n+非晶硅；然后在其上涂覆一层光刻胶，采用双色调掩膜板对光刻胶进行曝光和显影，形成第四光刻胶完全保留区域43、第四光刻胶部分保留区域44和第四光刻胶完全去除区域45，见图10b，其中第四光刻胶完全保留区域43对应于形成数据线、源电极、漏电极和掺杂半导体层的图形，第四光刻胶部分保留区域44对应于形成沟道的区域，第四光刻胶完全去除区域45对应于上述区域以外的区域；刻蚀第四光刻胶完全去除区域45的遮光层薄膜40、源漏金属薄膜41和掺杂半导体薄膜42，形成遮光层46，见图10c；通过灰化工艺，去除第四光刻胶部分保留区域44的光刻胶，见图10d；刻蚀第四光刻胶部分保留区域44的源漏金属薄膜41和掺杂半导体薄膜42，形成沟道15，见图10e，剥离剩余光刻胶，在第四光刻胶完全保留区域形成数据线13、源电极11、漏电极12和掺杂半导体层14，见图10f。

上述步骤402的实现过程可以参见实施例二的步骤202，与步骤202不同的是步骤402是在完成步骤401的衬底基板上执行相应操作，也即步骤402操作对应的衬底基板上包括遮光层。

上述步骤403的实现过程可以参见实施例二的步骤203，与步骤203不同的是步骤403是在完成步骤402的衬底基板上执行相应操作，也即步骤403操作对应的衬底基板上包括遮光层。

上述步骤404的实现过程可以参见实施例二的步骤204，与步骤204不同的是步骤404是在完成步骤403的衬底基板上执行相应操作，也即步骤404操作对应的衬底基板上包括遮光层。

本实施例通过三次构图工艺完成了阵列基板的制备过程，与现有的四次和五次构图工艺相比，简化了工艺步骤，缩短了生产周期，提供了生产效率和良品率，降低了生产成本；本实施例在源漏电极和数据线下方形成有遮光层，避免了漏电流的产生，提高了TFT的电特性。

图11为本发明实施例五提供的阵列基板的制造方法的流程图。如图11所示，本实施例包括如下步骤：

步骤501、在衬底基板上沉积遮光层薄膜、源漏金属薄膜和掺杂半导体薄膜，采用双色调掩膜板，通过第一次构图工艺形成包括遮光层、数据线、源电极、漏电极、沟道和掺杂半导体层的第一图形，其中数据线与源电极连接，沟道位于源电极和漏电极之间，在沟道下方形成遮光层，用于防止漏电流的产生，进一步的，遮光层可以形成在数据线和源电极、漏电极的下方，数据线的宽度一般小于遮光层的宽度，用于防止产生拍打漏光的现象，掺杂半导体层形成在源电极、漏电极和数据线的上方；

步骤502、在完成步骤501的衬底基板上沉积半导体薄膜和栅绝缘层薄膜，采用单色调掩膜板，通过第二次构图工艺形成半导体层、栅绝缘层、数据线接口区域和用于形成像素电极的第一区域，该第一区域暴露出衬底基板和部分漏电极，数据线接口区域暴露出部分数据线；

步骤503、在完成步骤502的衬底基板上沉积透明导电薄膜，沉积透明导电薄膜，采用剥离技术在第一区域形成像素电极，以及在数据线接口区域形成数据线接口；

步骤504、在完成步骤503的衬底基板上沉积栅金属薄膜，采用单色调掩膜板，通过第三次构图工艺形成包括栅电极和栅线的第三图形，栅电极与栅线连接，栅电极位于沟道的上方。

上述步骤501的实现过程可以参见实施例四的步骤401以及对应的图10a-10f。

上述步骤502的实现过程可以参见实施例三的步骤302，与步骤302不同的是步骤502是在完成步骤501的衬底基板上执行相应操作，也即步骤502操作对应的衬底基板上包括遮光层。

上述步骤503的实现过程可以参见实施例二的步骤303，与步骤303不同的是步骤503是在完成步骤502的衬底基板上执行相应操作，也即步骤503操作对应的衬底基板上包括遮光层。

上述步骤504的实现过程可以参见实施例二的步骤304，与步骤304不同的是步骤504是在完成步骤503的衬底基板上执行相应操作，也即步骤504操作对应的衬底基板上包括遮光层。

本实施例通过三次构图工艺完成了阵列基板的制备过程，与现有的四次和五次构图工艺相比，简化了工艺步骤，缩短了生产周期，提供了生产效率和良品率，降低了生产成本；本实施例中，后两次构图工艺均使用单色调掩膜板，减少了光刻胶灰化工艺，也避免了出现对应工艺造成的产品缺陷；本实施例的像素电极搭在部分漏电极之上形成电连接，与通过过孔连接相比，避免了断线等缺陷的可能性，提高了产品良率；本实施例在源漏电极和数据线下方形成有遮光层，避免了漏电流的产生，提高了TFT的电特性。

图12为本发明实施例六提供的阵列基板的局部结构示意图。如图12所示，本实施例包括衬底基板10以及形成在该衬底基板10上的数据线13、源电极11、漏电极12、沟道15、掺杂半导体层14、半导体层24、栅绝缘层25、像素电极27、数据线接口28、栅电极29和栅线(图中未示出)。

其中，数据线13与源电极11连接(图中未示出该连接关系)，沟道15位于源电极11和漏电极12之间，掺杂半导体层14形成在源电极11、漏电极12和数据线13的上方。

半导体层24形成在掺杂半导体层14的上方，栅绝缘层25形成在半导体层24的上方，像素电极27与漏电极12连接，数据线接口28穿透栅绝缘层25、半导体层24及掺杂半导体层14与数据线13连接。

栅电极29形成在栅绝缘层25的上方，且位于沟道15的上方，栅电极29与栅线连接。

进一步的，见图12，像素电极27形成在栅绝缘层25的上方，像素电极27通过过孔22与漏电极12连接，过孔22是经过对漏电极12之上的栅绝缘层25、半导体层24及掺杂半导体层14进行刻蚀而得到的。

本实施例提供的阵列基板可以采用实施例二提供的方法制造而成，也即制造该阵列基板需要三次构图工艺，与现有的四次和五次构图工艺相比，简化了工艺步骤，缩短了生产周期，提供了生产效率和良品率，降低了生产成本。

图13为本发明实施例七提供的阵列基板的局部结构示意图。如图13所示，本实施例包括衬底基板10以及形成在该衬底基板10上的数据线13、源电极11、漏电极12、沟道15、掺杂半导体层14、半导体层34、栅绝缘层35、像素电极37、数据线接口38、栅电极39和栅线(图中未示出)。

其中，数据线13与源电极11连接(图中未示出该连接关系)，沟道15位于源电极11和漏电极12之间，掺杂半导体层14形成在源电极11、漏电极12和数据线13的上方。

半导体层34形成在掺杂半导体层14的上方，栅绝缘层35形成在半导体层34的上方，像素电极37与漏电极12连接，数据线接口38穿透栅绝缘层35、半导体层34及掺杂半导体层14与数据线13连接。

栅电极39形成在栅绝缘层35的上方，且位于沟道15的上方，栅电极39与栅线连接。

进一步的，见图13，像素电极37的一部分区域与衬底基板10接触，像素电极37的另一部分区域与漏电极12接触。也即，像素电极37搭在部分漏电极12之上形成电连接。

本实施例提供的阵列基板可以采用实施例三提供的方法制造而成，也即制造该阵列基板需要三次构图工艺，与现有的四次和五次构图工艺相比，简化了工艺步骤，缩短了生产周期，提供了生产效率和良品率，降低了生产成本；本实施例的像素电极搭在部分漏电极之上形成电连接，与通过过孔连接相比，避免了断线等缺陷的可能性，提高了产品良率。

图14为本发明实施例八提供的阵列基板的局部结构示意图。如图14所示，本实施例在图12所示的实施例的基础上，进一步的，在衬底基板10与源电极11、沟道15、漏电极12和数据线13之间形成有遮光层46，其他结构与实施例六相同。

本实施例提供的阵列基板可以采用实施例四提供的方法制造而成，也即制造该阵列基板需要三次构图工艺，与现有的四次和五次构图工艺相比，简化了工艺步骤，缩短了生产周期，提供了生产效率和良品率，降低了生产成本；本实施例在源漏电极和数据线下方形成有遮光层，避免了漏电流的产生，提高了TFT的电特性。

图15为本发明实施例九提供的阵列基板的局部结构示意图。如图15所示，本实施例在图13所示的实施例的基础上，进一步的，在衬底基板10与源电极11、沟道15、漏电极12和数据线13之间形成有遮光层46，其他结构与实施例七相同。

本实施例提供的阵列基板可以采用实施例五提供的方法制造而成，也即制造该阵列基板需要三次构图工艺，与现有的四次和五次构图工艺相比，简化了工艺步骤，缩短了生产周期，提供了生产效率和良品率，降低了生产成本；本实施例的像素电极搭在部分漏电极之上形成电连接，与通过过孔连接相比，避免了断线等缺陷的可能性，提高了产品良率；本实施例在源漏电极和数据线下方形成有遮光层，避免了漏电流的产生，提高了TFT的电特性。

最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (12)

1.一种阵列基板的制造方法，其特征在于，包括：

在衬底基板上沉积源漏金属薄膜和掺杂半导体薄膜，通过第一次构图工艺形成包括数据线、第一电极、第二电极、沟道和掺杂半导体层的第一图形，其中所述数据线与所述第一电极连接，所述沟道位于所述第一电极和第二电极之间，所述掺杂半导体层形成在所述第一电极、所述第二电极和所述数据线的上方，所述第一电极为源电极，所述第二电极为漏电极；

在形成所述第一图形的衬底基板上沉积半导体薄膜和栅绝缘层薄膜，通过第二次构图工艺后沉积透明导电薄膜，采用剥离技术形成包括半导体层、栅绝缘层、像素电极和数据线接口的第二图形，其中所述像素电极与所述第二电极连接，所述数据线接口与所述数据线连接；

在形成所述第一图形和所述第二图形的衬底基板上沉积栅金属薄膜，采用单色调掩膜板，通过第三次构图工艺形成包括栅电极和栅线的第三图形，所述栅电极与所述栅线连接，所述栅电极位于所述沟道的上方。

2.根据权利要求1所述的阵列基板的制造方法，其特征在于，所述在形成所述第一图形的衬底基板上沉积半导体薄膜和栅绝缘层薄膜，通过第二次构图工艺后沉积透明导电薄膜，采用剥离技术形成包括半导体层、栅绝缘层、像素电极和数据线接口的第二图形包括：

在形成所述第一图形的衬底基板上沉积半导体薄膜和栅绝缘层薄膜，采用双色调掩膜板，通过第二次构图工艺形成所述半导体层、所述栅绝缘层、过孔和数据线接口区域，所述数据线接口区域暴露出部分数据线；

沉积透明导电薄膜，采用剥离技术形成所述像素电极，以及在所述数据线接口区域形成所述数据线接口，所述像素电极通过所述过孔与所述第二电极连接。

3.根据权利要求2所述的阵列基板的制造方法，其特征在于，所述采用双色调掩膜板，通过第二次构图工艺形成所述半导体层、所述栅绝缘层、过孔和数据线接口区域包括：

涂覆光刻胶，采用双色调掩膜板对光刻胶进行曝光和显影，形成第一光刻胶完全保留区域、第一光刻胶部分保留区域和第一光刻胶完全去除区域；

刻蚀所述第一光刻胶完全去除区域的半导体薄膜和栅绝缘层薄膜，形成所述过孔和所述数据线接口区域，在所述第一光刻胶完全保留区域和第一光刻胶部分保留区域形成所述半导体层和所述栅绝缘层；

通过灰化工艺，去除所述第一光刻胶部分保留区域的光刻胶；

所述沉积透明导电薄膜，采用剥离技术形成所述像素电极，以及在所述数据线接口区域形成所述数据线接口包括：沉积透明导电薄膜，采用离地剥离技术剥离所述第一光刻胶完全保留区域的光刻胶，形成所述像素电极和所述数据线接口。

4.根据权利要求1所述的阵列基板的制造方法，其特征在于，所述在形成所述第一图形的衬底基板上沉积半导体薄膜和栅绝缘层薄膜，通过第二次构图工艺后沉积透明导电薄膜，采用剥离技术形成包括半导体层、栅绝缘层、像素电极和数据线接口的第二图形包括：

在形成所述第一图形的衬底基板上沉积半导体薄膜和栅绝缘层薄膜，采用单色调掩膜板，通过第二次构图工艺形成所述半导体层、所述栅绝缘层、数据线接口区域和用于形成所述像素电极的第一区域，所述第一区域暴露出衬底基板和部分第二电极，所述数据线接口区域暴露出部分数据线；

沉积透明导电薄膜，采用剥离技术在所述第一区域形成所述像素电极，以及在所述数据线接口区域形成所述数据线接口。

5.根据权利要求4所述的阵列基板的制造方法，其特征在于，所述采用单色调掩膜板，通过第二次构图工艺形成所述半导体层、所述栅绝缘层、数据线接口区域和用于形成所述像素电极的第一区域包括：

涂覆光刻胶，采用单色调掩膜板对光刻胶进行曝光和显影，形成第二光刻胶完全保留区域和第二光刻胶完全去除区域；

刻蚀所述第二光刻胶完全去除区域的半导体薄膜和栅绝缘层薄膜，形成所述第一区域和所述数据线接口区域，在所述第二光刻胶完全保留区域形成所述半导体层和所述栅绝缘层；

所述沉积透明导电薄膜，采用剥离技术在所述第一区域形成所述像素电极，以及在所述数据线接口区域形成所述数据线接口包括：沉积透明导电薄膜，采用离地剥离技术剥离所述第二光刻胶完全保留区域的光刻胶，形成所述像素电极和所述数据线接口。

6.根据权利要求1所述的阵列基板的制造方法，其特征在于，所述通过第一次构图工艺形成包括数据线、第一电极、第二电极、沟道和掺杂半导体层的第一图形包括：

涂覆光刻胶，采用单色调掩膜板对光刻胶进行曝光和显影，形成第三光刻胶完全保留区域和第三光刻胶完全去除区域；

刻蚀所述第三光刻胶完全去除区域的源漏金属薄膜和掺杂半导体薄膜，形成沟道，在所述第三光刻胶完全保留区域形成所述数据线、第一电极、第二电极和掺杂半导体层。

7.根据权利要求1至5任一所述的阵列基板的制造方法，其特征在于，所述在衬底基板上沉积源漏金属薄膜和掺杂半导体薄膜，通过第一次构图工艺形成包括数据线、第一电极、第二电极、沟道和掺杂半导体层的第一图形包括：

在衬底基板上沉积遮光层薄膜、源漏金属薄膜和掺杂半导体薄膜；

采用双色调掩膜板，通过第一次构图工艺形成包括遮光层、数据线、第一电极、第二电极、沟道和掺杂半导体层的第一图形。

8.根据权利要求7所述的阵列基板的制造方法，其特征在于，所述采用双色调掩膜板，通过第一次构图工艺形成包括遮光层、数据线、第一电极、第二电极、沟道和掺杂半导体层的第一图形包括：

涂覆光刻胶，采用双色调掩膜板对光刻胶进行曝光和显影，形成第四光刻胶完全保留区域、第四光刻胶部分保留区域和第四光刻胶完全去除区域；

刻蚀所述第四光刻胶完全去除区域的遮光层薄膜、源漏金属薄膜和掺杂半导体薄膜，形成遮光层；

通过灰化工艺，去除所述第四光刻胶部分保留区域的光刻胶；

刻蚀所述第四光刻胶部分保留区域的源漏金属薄膜和掺杂半导体薄膜，形成沟道，在所述第四光刻胶完全保留区域形成所述数据线、第一电极、第二电极和掺杂半导体层。

9.一种阵列基板，其特征在于，包括：衬底基板以及形成在所述衬底基板上的数据线、第一电极、第二电极、沟道、掺杂半导体层、半导体层、栅绝缘层、像素电极、数据线接口、栅电极和栅线；

其中，所述数据线与所述第一电极连接，所述沟道位于所述第一电极和第二电极之间，所述掺杂半导体层形成在所述第一电极、所述第二电极和所述数据线的上方，所述第一电极为源电极，所述第二电极为漏电极；

所述半导体层形成在所述掺杂半导体层的上方，所述栅绝缘层形成在所述半导体层的上方，所述像素电极与所述第二电极连接，所述数据线接口穿透所述栅绝缘层、半导体层及掺杂半导体层与所述数据线连接；

所述栅电极形成在所述栅绝缘层的上方，且位于所述沟道的上方，所述栅电极与所述栅线连接。

10.根据权利要求9所述的阵列基板，其特征在于，所述像素电极形成在所述栅绝缘层的上方，所述像素电极通过过孔与所述第二电极连接，所述过孔是经过对所述第二电极之上的所述栅绝缘层、半导体层及掺杂半导体层进行刻蚀而得到的。

11.根据权利要求9所述的阵列基板，其特征在于，所述像素电极的一部分区域与所述衬底基板接触，所述像素电极的另一部分区域与所述第二电极接触。

12.根据权利要求9或10或11所述的阵列基板，其特征在于，在所述衬底基板与所述第一电极、沟道、第二电极和数据线之间形成有遮光层。

Images