CN102456620B - 阵列基板及其制造方法 - Google Patents

阵列基板及其制造方法 Download PDF

Info

Publication number
CN102456620B
CN102456620B CN201010523192.6A CN201010523192A CN102456620B CN 102456620 B CN102456620 B CN 102456620B CN 201010523192 A CN201010523192 A CN 201010523192A CN 102456620 B CN102456620 B CN 102456620B
Authority
CN
China
Prior art keywords
thickness
array base
base palte
photoresist
manufacture method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201010523192.6A
Other languages
English (en)
Other versions
CN102456620A (zh
Inventor
秦纬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing BOE Optoelectronics Technology Co Ltd
Original Assignee
Beijing BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing BOE Optoelectronics Technology Co Ltd filed Critical Beijing BOE Optoelectronics Technology Co Ltd
Priority to CN201010523192.6A priority Critical patent/CN102456620B/zh
Priority to US13/278,391 priority patent/US8537327B2/en
Publication of CN102456620A publication Critical patent/CN102456620A/zh
Application granted granted Critical
Publication of CN102456620B publication Critical patent/CN102456620B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process

Abstract

本发明公开了一种阵列基板及其制造方法。本发明在阵列基板的制造过程中，只采用了三次掩模工艺，第一次是在形成栅线、栅电极和栅线引线的工艺过程中，第二次是在形成TFT沟道的工艺过程中，第三次是在形成像素电极的工艺工程中。本发明通过三次掩模，四次刻蚀可以完成阵列基板的制备，简化了阵列基板的制备流程，降低了阵列基板的制造成本。

Description

阵列基板及其制造方法
技术领域
本发明涉及液晶显示技术，尤其涉及一种阵列基板及其制造方法。
背景技术
液晶显示器是目前常用的平板显示器，其中薄膜晶体管液晶显示器(ThinFilm Transistor Liquid Crystal Display，简称TFT-LCD)是液晶显示器中的主流产品。
现有液晶显示器的液晶面板包括阵列基板和彩膜基板。阵列基板的典型结构是包括衬底基板；衬底基板上形成有横纵交叉的数据线和栅线；数据线和栅线围设形成矩阵形式排列的像素单元；每个像素单元包括TFT开关和像素电极；TFT开关包括栅电极、源电极、漏电极和有源层；栅电极连接栅线，源电极连接数据线，漏电极连接像素电极，有源层形成在源电极和漏电极与栅电极之间。衬底基板上一般还形成有公共电极线，用于向公共电极输入公共电压。
阵列基板上的导电图案普遍采用五次或四次掩模(MASK)工艺进行制造。但五次或四次掩模工艺存在制备流程多、成本高等缺陷。因此，简化制备工艺是液晶显示器制造技术中的研究方向之一。
发明内容
本发明提供一种阵列基板及其制造方法，以实现降低工艺流程复杂度。
本发明提供一种阵列基板的制造方法，包括：
在衬底基板上形成栅金属薄膜，在所述栅金属薄膜上涂覆光刻胶，并采用双色调掩膜板对光刻胶进行曝光显影，形成包括第一厚度区域、第二厚度区域和完全去除区域的光刻胶图案，所述第一厚度区域的光刻胶图案至少位于栅线区域上方，所述第二厚度区域的光刻胶图案位于栅线引线连接区域上方，且第一厚度小于第二厚度；
进行刻蚀，刻蚀掉完全去除区域对应的栅金属薄膜，形成包括栅线、栅电极和栅线引线的图案，并按照所述第一厚度区域光刻胶的第一厚度灰化去除光刻胶；
在形成上述图案的衬底基板上连续沉积栅绝缘层薄膜、有源层薄膜和源漏金属薄膜，在所述源漏金属薄膜上涂覆光刻胶，并采用双色调掩膜板对光刻胶进行曝光显影，形成包括第三厚度区域、第四厚度区域和完全去除区域的光刻胶图案，所述第三厚度区域的光刻胶图案至少位于源漏电极区域和数据线引线连接区域上方，所述第四厚度区域的光刻胶图案位于沟道区域上方，且第四厚度小于第三厚度；
进行刻蚀，刻蚀掉完全去除区域对应的半导体层薄膜、掺杂半导体层薄膜和源漏金属薄膜，并按照所述第四厚度区域光刻胶的第四厚度灰化去除光刻胶；进行刻蚀，刻蚀掉沟道区域的源漏金属薄膜和部分有源层薄膜，形成TFT沟道；并将剩余的光刻胶图案以及栅线引线连接区域上方的栅金属薄膜和光刻胶剥离；
在形成上述图案的衬底基板上通过光刻工艺形成像素电极。
本发明提供一种阵列基板，所述阵列基板上形成有导电图案和像素电极，所述导电图案至少包括栅线、数据线、有源层、源电极和漏电极，所述像素电极和所述漏电极直接连接。
本发明阵列基板及其制造过程中，只采用了三次掩模工艺，第一次是在形成栅线、栅电极和栅线引线的工艺过程中，第二次是在形成TFT沟道的工艺过程中，第三次是在像素电极的工艺工程中。本发明通过三次掩模，四次刻蚀可以完成阵列基板的制备，简化了阵列基板的制备流程，降低了阵列基板的制造成本，且制造的阵列基板中，像素电极和漏电极之间能够可靠导通。
附图说明
图1为本发明阵列基板的制造方法实施例一的流程图；
图2为本发明实施例一提供的阵列基板的制造方法中阵列基板在第一次光刻工艺后一条栅线的结构示意图；
图3为本发明实施例一提供的阵列基板的制造方法中在形成栅金属薄膜后沿图2中A-A向的剖面结构示意图；
图4为本发明实施例一提供的阵列基板的制造方法中在形成栅金属薄膜后沿图2中B-B向的剖面结构示意图；
图5为本发明实施例一提供的阵列基板的制造方法中对涂覆在栅金属薄膜上的光刻胶进行曝光显影后沿图2中A-A向的剖面结构示意图；
图6为本发明实施例一提供的阵列基板的制造方法中对涂覆在栅金属薄膜上的光刻胶进行曝光显影后沿图2中B-B向的剖面结构示意图；
图7为本发明实施例一提供的阵列基板的制造方法中对图5所示的图案进行刻蚀后的剖面结构示意图；
图8为本发明实施例一提供的阵列基板的制造方法中对图6所示的图案进行刻蚀后的剖面结构示意图；
图9为本发明实施例一提供的阵列基板的制造方法中对图7所示的图案进行光刻胶灰化后的剖面结构示意图；
图10为本发明实施例一提供的阵列基板的制造方法中对图8所示的图案进行光刻胶灰化后的剖面结构示意图；
图11为本发明实施例一提供的阵列基板的制造方法中阵列基板在第二次光刻工艺后一个像素区域的结构示意图；
图12为本发明实施例一提供的阵列基板的制造方法中在形成栅绝缘层薄膜、有源层薄膜和源漏金属薄膜后沿图11中C-C向的剖面结构示意图；
图13为本发明实施例一提供的阵列基板的制造方法中在形成栅绝缘层薄膜、有源层薄膜和源漏金属薄膜后沿图11中D-D向的剖面结构示意图；
图14为本发明实施例一提供的阵列基板的制造方法中在形成栅绝缘层薄膜、有源层薄膜和源漏金属薄膜后沿图11中E-E向的剖面结构示意图；
图15为本发明实施例一提供的阵列基板的制造方法中在源漏金属薄膜上形成光刻胶图案后沿图11中C-C向的剖面结构示意图；
图16为本发明实施例一提供的阵列基板的制造方法中在源漏金属薄膜上形成光刻胶图案后沿图11中D-D向的剖面结构示意图；
图17为本发明实施例一提供的阵列基板的制造方法中在源漏金属薄膜上形成光刻胶图案后沿图11中E-E向的剖面结构示意图；
图18为本发明实施例一提供的阵列基板的制造方法中进行刻蚀后沿图11中C-C向的剖面结构示意图；
图19为本发明实施例一提供的阵列基板的制造方法中进行刻蚀后沿图11中D-D向的剖面结构示意图；
图20为本发明实施例一提供的阵列基板的制造方法中进行刻蚀后沿图11中E-E向的剖面结构示意图；
图21为本发明实施例一提供的阵列基板的制造方法中对图18所示的图案进行光刻胶灰化后的剖面结构示意图；
图22为本发明实施例一提供的阵列基板的制造方法中对图19所示的图案进行光刻胶灰化后的剖面结构示意图；
图23为本发明实施例一提供的阵列基板的制造方法中对图20所示的图案进行光刻胶灰化后的剖面结构示意图；
图24为本发明实施例一提供的阵列基板的制造方法中进行刻蚀后沿图11中C-C向的剖面结构示意图；
图25为本发明实施例一提供的阵列基板的制造方法中进行刻蚀后沿图11中D-D向的剖面结构示意图；
图26为本发明实施例一提供的阵列基板的制造方法中进行刻蚀后沿图11中E-E向的剖面结构示意图；
图27为本发明实施例一提供的阵列基板的制造方法中对图24所示的图案进行光刻胶剥离后的剖面结构示意图；
图28为本发明实施例一提供的阵列基板的制造方法中对图25所示的图案进行光刻胶剥离后的剖面结构示意图；
图29为本发明实施例一提供的阵列基板的制造方法中对图26所示的图案进行光刻胶剥离后的剖面结构示意图；
图30为本发明阵列基板的制造方法实施例二的流程图；
图31为本发明实施例二提供的阵列基板的制造方法中阵列基板在第三次光刻工艺后一个像素区域的结构示意图；
图32为本发明实施例二提供的阵列基板的制造方法中在沉积透明电极层后沿图31中C-C向的剖面结构示意图；
图33为本发明实施例二提供的阵列基板的制造方法中在沉积透明电极层后沿图31中D-D向的剖面结构示意图；
图34为本发明实施例二提供的阵列基板的制造方法中在沉积透明电极层后沿图31中E-E向的剖面结构示意图；
图35为本发明实施例二提供的阵列基板的制造方法中在透明电极层上形成光刻胶图案后沿图31中C-C向的剖面结构示意图；
图36为本发明实施例二提供的阵列基板的制造方法中在透明电极层上形成光刻胶图案后沿图31中D-D向的剖面结构示意图；
图37为本发明实施例二提供的阵列基板的制造方法中在透明电极层上形成光刻胶图案后沿图31中E-E向的剖面结构示意图；
图38为本发明实施例二提供的阵列基板的制造方法中进行刻蚀后沿图31中C-C向的剖面结构示意图；
图39为本发明实施例二提供的阵列基板的制造方法中进行刻蚀后沿图31中D-D向的剖面结构示意图；
图40为本发明实施例二提供的阵列基板的制造方法中进行刻蚀后沿图31中E-E向的剖面结构示意图；
图41为本发明实施例二提供的阵列基板的制造方法中在沉积保护层薄膜后沿图31中C-C向的剖面结构示意图；
图42为本发明实施例二提供的阵列基板的制造方法中在沉积保护层薄膜后沿图31中D-D向的剖面结构示意图；
图43为本发明实施例二提供的阵列基板的制造方法中在沉积保护层薄膜后沿图31中E-E向的剖面结构示意图；
图44为本发明实施例二提供的阵列基板的制造方法中在剥离光刻胶后沿图31中E-E向的剖面结构示意图；
图45为本发明实施例二提供的阵列基板的制造方法中在剥离光刻胶后沿图31中E-E向的剖面结构示意图；
图46为本发明实施例二提供的阵列基板的制造方法中在剥离光刻胶后沿图31中E-E向的剖面结构示意图。
附图标记：
1-衬底基板；            11-栅线引线连接区域； 12-栅线区域；
13-光刻胶图案；         14-光刻胶图案；       15-光刻胶图案；
16-光刻胶图案；         17-栅线引线；         18-数据线引线；
19-数据线引线连接区域； 20-光刻胶图案；       21-栅电极；
22-栅金属薄膜；         23-栅绝缘层薄膜；     24-半导体层薄膜；
25-掺杂半导体层薄膜；   26-源漏金属薄膜；     27-TFT沟道；
28-像素电极区域；    29-透明电极层；    30-保护层薄膜。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
实施例一
图1为本发明阵列基板的制造方法实施例一的流程图，如图1所示，该阵列基板的制造方法可以包括：
步骤101、在衬底基板上形成栅金属薄膜，在所述栅金属薄膜上涂覆光刻胶，并采用双色调掩膜板对光刻胶进行曝光显影，形成包括第一厚度区域、第二厚度区域和完全去除区域的光刻胶图案。
其中，第一厚度区域位于栅线区域上方，第二厚度区域位于栅线引线连接区域上方，且第一厚度小于第二厚度。
图2为本发明实施例一提供的阵列基板的制造方法中阵列基板在第一次光刻工艺后一条栅线的结构示意图，图3为本发明实施例一提供的阵列基板的制造方法中在形成栅金属薄膜后沿图2中A-A向的剖面结构示意图，图4为本发明实施例一提供的阵列基板的制造方法中在形成栅金属薄膜后沿图2中B-B向的剖面结构示意图，图5为本发明实施例一提供的阵列基板的制造方法中对涂覆在栅金属薄膜上的光刻胶进行曝光显影后沿图2中A-A向的剖面结构示意图，图6为本发明实施例一提供的阵列基板的制造方法中对涂覆在栅金属薄膜上的光刻胶进行曝光显影后沿图2中B-B向的剖面结构示意图，如图2～6所示，本实施例可以采用溅射或者热蒸发的方法在衬底基板1上沉积厚度为500～4000的栅金属薄膜22。栅金属薄膜22的材料可以选用Cr、W、Ti、Ta、Mo、Al、Cu等金属、合金或者由多层金属组成的栅金属层。
在栅金属薄膜22上涂覆光刻胶，采用双色调掩模版，例如灰色调掩模板进行曝光显影，形成包括第一厚度区域G1、第二厚度区域G2和完全去除区域G3的光刻胶图案。其中，第一厚度区域G1的光刻胶图案13位于栅线区域12上方，第二厚度区域G2的光刻胶图案14位于栅线引线连接区域11上方，且第一厚度h1小于第二厚度h2。在本实施例中，第一厚度区域G1的光刻胶图案13的第一厚度h1约为0.5～2微米，第二厚度区域G2的光刻胶图案14的第二厚度h2约为1～4微米。
步骤102、进行刻蚀，刻蚀掉完全去除区域对应的栅金属薄膜，形成包括栅线、栅电极和栅线引线的图案，并按照所述第一厚度区域光刻胶的第一厚度灰化去除光刻胶。
图7为本发明实施例一提供的阵列基板的制造方法中对图5所示的图案进行刻蚀后的剖面结构示意图，图8为本发明实施例一提供的阵列基板的制造方法中对图6所示的图案进行刻蚀后的剖面结构示意图，图9为本发明实施例一提供的阵列基板的制造方法中对图7所示的图案进行光刻胶灰化后的剖面结构示意图，图10为本发明实施例一提供的阵列基板的制造方法中对图8所示的图案进行光刻胶灰化后的剖面结构示意图，如图7～10所示，刻蚀可以采用湿法刻蚀法刻蚀光刻胶完全去除区域G3对应的栅金属薄膜22，从而在栅线区域形成图7所示的栅电极21，在栅线引线区域形成图8所示的栅线引线17的图案。在完成刻蚀后，可以采用灰化工艺，通过在含氧气氛下进行光刻胶的减薄，具体地，可以采用第一厚度区域G1的光刻胶的第一厚度h1将第一厚度区域G1的光刻胶图案13完全灰化掉，保留第二厚度区域G2的光刻胶图案14的部分，保留的光刻胶图案14的厚度为h2-h1，在本实施例中，保留的光刻胶图案14的厚度约为0.5～2微米。
至此，本实施例即完成了第一次光刻工艺，在本次光刻工艺完成后，保留的光刻胶图案14不需要被剥离。
步骤103、在形成上述图案的衬底基板上连续沉积栅绝缘层薄膜、有源层薄膜和源漏金属薄膜，在所述源漏金属薄膜上涂覆光刻胶，并采用双色调掩膜板对光刻胶进行曝光显影，形成包括第三厚度区域、第四厚度区域和完全去除区域的光刻胶图案。
所述第三厚度区域的光刻胶图案位于源漏电极区域和数据线引线连接区域上方，所述第四厚度区域的光刻胶图案位于沟道区域上方，且第四厚度小于第三厚度。
图11为本发明实施例一提供的阵列基板的制造方法中阵列基板在第二次光刻工艺后一个像素区域的结构示意图，图12为本发明实施例一提供的阵列基板的制造方法中在形成栅绝缘层薄膜、有源层薄膜、和源漏金属薄膜后沿图11中C-C向的剖面结构示意图，图13为本发明实施例一提供的阵列基板的制造方法中在形成栅绝缘层薄膜、有源层薄膜和源漏金属薄膜后沿图11中D-D向的剖面结构示意图，图14为本发明实施例一提供的阵列基板的制造方法中在形成栅绝缘层薄膜、有源层薄膜和源漏金属薄膜后沿图11中E-E向的剖面结构示意图，如图11～14所示，采用化学气相沉积方法，在衬底基板1上依次沉积厚度为1000～6000的栅绝缘层薄膜23、厚度为1000～6000的半导体层薄膜24、厚度为200～1000的掺杂半导体层薄膜25，本实施例中该半导体层薄膜24和掺杂半导体层薄膜25即组成有源层薄膜。然后采用磁控溅射或热蒸发方法，沉积厚度为1000～7000的源漏金属薄膜26。
图15为本发明实施例一提供的阵列基板的制造方法中在源漏金属薄膜上形成光刻胶图案后沿图11中C-C向的剖面结构示意图；图16为本发明实施例一提供的阵列基板的制造方法中在源漏金属薄膜上形成光刻胶图案后沿图11中D-D向的剖面结构示意图；图17为本发明实施例一提供的阵列基板的制造方法中在源漏金属薄膜上形成光刻胶图案后沿图11中E-E向的剖面结构示意图，如图15～17所示，在源漏金属薄膜26上涂覆光刻胶，采用双色调掩模版，例如灰色调掩模板进行曝光显影，形成包括第三厚度区域G4、第四厚度区域G5和完全去除区域G3的光刻胶图案。其中，第三厚度区域G4的光刻胶图案15位于源漏电极区域和数据线引线18连接区域上方，第四厚度区域G5的光刻胶图案16位于沟道区域24上方，且第四厚度h4小于第三厚度h3。在本实施例中，第三厚度区域G4的光刻胶图案15的第三厚度h3约为1～2微米，第四厚度区域G5的光刻胶图案16的第四厚度h4约为0.5～2微米。在栅线引线17上方没有光刻胶。
步骤104、进行刻蚀，刻蚀掉完全去除区域对应的半导体层薄膜、掺杂半导体层薄膜和源漏金属薄膜，并按照所述第四厚度区域光刻胶的第四厚度灰化去除光刻胶；进行刻蚀，刻蚀掉沟道区域的源漏金属薄膜、掺杂半导体层薄膜和部分半导体层薄膜，形成TFT沟道；并将剩余的光刻胶图案以及栅线引线连接区域上方的栅金属薄膜和光刻胶剥离。
图18为本发明实施例一提供的阵列基板的制造方法中进行刻蚀后沿图11中C-C向的剖面结构示意图；图19为本发明实施例一提供的阵列基板的制造方法中进行刻蚀后沿图11中D-D向的剖面结构示意图；图20为本发明实施例一提供的阵列基板的制造方法中进行刻蚀后沿图11中E-E向的剖面结构示意图，如图18～20所示，刻蚀可以先采用湿法刻蚀，然后采用干法刻蚀，在离子轰击与化学反应的作用下去除完全去除区域G3对应的半导体层薄膜24、掺杂半导体层薄膜25和源漏金属薄膜26。然后，按照第四厚度区域G5的光刻胶的第四厚度h4灰化去除光刻胶。
图21为本发明实施例一提供的阵列基板的制造方法中对图18所示的图案进行光刻胶灰化后的剖面结构示意图；图22为本发明实施例一提供的阵列基板的制造方法中对图19所示的图案进行光刻胶灰化后的剖面结构示意图；图23为本发明实施例一提供的阵列基板的制造方法中对图20所示的图案进行光刻胶灰化后的剖面结构示意图，如图21～23所示，通过在含氧气氛下进行光刻胶的减薄，将第四厚度的光刻胶完全灰化掉，保留第三厚度的光刻胶为0.2～1微米。
图24为本发明实施例一提供的阵列基板的制造方法中进行刻蚀后沿图11中C-C向的剖面结构示意图；图25为本发明实施例一提供的阵列基板的制造方法中进行刻蚀后沿图11中D-D向的剖面结构示意图；图26为本发明实施例一提供的阵列基板的制造方法中进行刻蚀后沿图11中E-E向的剖面结构示意图，如图24～26所示，刻蚀可以采用干法刻蚀，刻蚀掉沟道区域的源漏金属薄膜26、掺杂半导体层薄膜25和部分半导体层薄膜24，从而形成TFT沟道27。
图27为本发明实施例一提供的阵列基板的制造方法中对图24所示的图案进行光刻胶剥离后的剖面结构示意图；图28为本发明实施例一提供的阵列基板的制造方法中对图25所示的图案进行光刻胶剥离后的剖面结构示意图；图29为本发明实施例一提供的阵列基板的制造方法中对图26所示的图案进行光刻胶剥离后的剖面结构示意图，如图27～29所示，通过剥离工艺，去除掉光刻胶，使得栅线引线17上方的栅绝缘层薄膜23也一起剥离掉。
至此，本实施例即完成了第二次光刻工艺，形成了TFT沟道。
步骤105、在形成上述图案的衬底基板上通过光刻工艺形成像素电极和保护层。
本步骤可以采用现有技术的方案实现，例如在完成上述图案的衬底基板上，采用等离子体增强化学气相沉积(Plasma Enhanced Chemical VaporDeposition；简称：PECVD)方法沉积一层钝化层。钝化层可以采用氧化物、氮化物或氧氮化合物。采用普通掩模板对钝化层进行构图，形成钝化层过孔，钝化层过孔位于漏电极的上方。采用磁控溅射或热蒸发的方法，沉积透明导电薄膜，透明导电薄膜可以采用氧化铟锡(ITO)、氧化铟锌(IZO)或氧化铝锌等材料，也可以采用其它金属及金属氧化物。采用普通掩模板通过构图工艺形成包括像素电极的图形。像素电极形成在像素区域内，通过钝化层过孔与漏电极连接。
至此，本实施例即完成了第三次光刻工艺，形成了阵列基板。
本实施例在阵列基板的制造过程中，只采用了三次掩模工艺，第一次是在形成栅线、栅电极和栅线引线的工艺过程中，第二次是在形成TFT沟道的工艺过程中，第三次是在形成像素电极的工艺工程中。本实施例通过三次掩模，四次刻蚀可以完成阵列基板的制备，简化了阵列基板的制备流程，降低了阵列基板的制造成本。
图30为本发明阵列基板的制造方法实施例二的流程图，如图30所示，本实施例中，阵列基板的制造方法可以包括：
步骤201、在衬底基板上形成栅金属薄膜，在所述栅金属薄膜上涂覆光刻胶，并采用双色调掩膜板对光刻胶进行曝光显影，形成包括第一厚度区域、第二厚度区域和完全去除区域的光刻胶图案。
所述第一厚度区域的光刻胶图案位于栅线区域上方，所述第二厚度区域的光刻胶图案位于栅线引线连接区域上方，且第一厚度小于第二厚度。
步骤202、进行刻蚀，刻蚀掉完全去除区域对应的栅金属薄膜，形成包括栅线、栅电极和栅线引线的图案，并按照所述第一厚度区域光刻胶的第一厚度灰化去除光刻胶。
步骤203、在形成上述图案的衬底基板上连续沉积栅绝缘层薄膜、半导体层薄膜、掺杂半导体层薄膜和源漏金属薄膜，在所述源漏金属薄膜上涂覆光刻胶，并采用双色调掩膜板对光刻胶进行曝光显影，形成包括第三厚度区域、第四厚度区域和完全去除区域的光刻胶图案。
所述第三厚度区域的光刻胶图案位于源漏电极区域和数据线引线连接区域上方，所述第四厚度区域的光刻胶图案位于沟道区域上方，且第四厚度小于第三厚度。
步骤204、进行刻蚀，刻蚀掉完全去除区域对应的半导体层薄膜、掺杂半导体层薄膜和源漏金属薄膜，并按照所述第四厚度区域光刻胶的第四厚度灰化去除光刻胶；进行刻蚀，刻蚀掉沟道区域的源漏金属薄膜、掺杂半导体层薄膜和部分半导体层薄膜，形成TFT沟道；并将剩余的光刻胶图案以及栅线引线连接区域上方的栅金属薄膜和光刻胶剥离。
上述步骤201～204的实现方法与上述图1所示实施例一的实现方法类似，其在衬底基板上对应形成的结构亦与图3～29所示的结构类似，此处不再赘述。本实施例是对上述图1所示实施例一中步骤105的具体实现方式进行详细说明，也即对第三次光刻工艺进行详细说明。
步骤205、在形成上述图案的衬底基板上沉积透明电极层，在所述透明电极层上涂覆光刻胶，采用单色调掩膜板对光刻胶进行曝光显影，形成位于像素电极区域上方、栅线引线连接区域上方以及数据线引线连接区域上方的光刻胶图案。
图31为本发明实施例二提供的阵列基板的制造方法中阵列基板在第三次光刻工艺后一个像素区域的结构示意图，图32为本发明实施例二提供的阵列基板的制造方法中在沉积透明电极层后沿图31中C-C向的剖面结构示意图，图33为本发明实施例二提供的阵列基板的制造方法中在沉积透明电极层后沿图31中D-D向的剖面结构示意图，图34为本发明实施例二提供的阵列基板的制造方法中在沉积透明电极层后沿图31中E-E向的剖面结构示意图，如图31～34所示，可以采用磁控溅射或热蒸发的方法，沉积透明电极层29，透明电极层29可以采用氧化铟锡(ITO)、氧化铟锌(IZO)或氧化铝锌等材料，也可以采用其它金属及金属氧化物。
图35为本发明实施例二提供的阵列基板的制造方法中在透明电极层上形成光刻胶图案后沿图31中C-C向的剖面结构示意图，图36为本发明实施例二提供的阵列基板的制造方法中在透明电极层上形成光刻胶图案后沿图31中D-D向的剖面结构示意图，图37为本发明实施例二提供的阵列基板的制造方法中在透明电极层上形成光刻胶图案后沿图31中E-E向的剖面结构示意图，如图35～37所示，可以在透明电极层29上涂覆光刻胶，然后采用单色调掩膜板对光刻胶进行曝光显影，形成位于像素电极区域28上方、栅线引线连接区域11上方以及数据线引线连接区域19上方的光刻胶图案20。
步骤206、进行刻蚀，形成像素电极的图案。
图38为本发明实施例二提供的阵列基板的制造方法中进行刻蚀后沿图31中C-C向的剖面结构示意图，图39为本发明实施例二提供的阵列基板的制造方法中进行刻蚀后沿图31中D-D向的剖面结构示意图，图40为本发明实施例二提供的阵列基板的制造方法中进行刻蚀后沿图31中E-E向的剖面结构示意图，如图38～40所示，在进行刻蚀后，将没有光刻胶图案20保护的位置处的透明电极层29刻蚀掉，从而暴露出TFT沟道27。
步骤207、在形成上述图案的衬底基板上形成保护层薄膜，将光刻胶剥离。
图41为本发明实施例二提供的阵列基板的制造方法中在沉积保护层薄膜后沿图31中C-C向的剖面结构示意图，图42为本发明实施例二提供的阵列基板的制造方法中在沉积保护层薄膜后沿图31中D-D向的剖面结构示意图，图43为本发明实施例二提供的阵列基板的制造方法中在沉积保护层薄膜后沿图31中E-E向的剖面结构示意图，如图41～43所示，可以利用化学汽相沉积法在阵列基板上淀积1000到6000的保护层薄膜30，保护层薄膜30覆盖在TFT沟道27、像素电极区域28、栅线引线连接区域11、数据线引线连接区域19上。
图44为本发明实施例二提供的阵列基板的制造方法中在剥离光刻胶后沿图31中C-C向的剖面结构示意图，图45为本发明实施例二提供的阵列基板的制造方法中在剥离光刻胶后沿图31中D-D向的剖面结构示意图，图46为本发明实施例二提供的阵列基板的制造方法中在剥离光刻胶后沿图31中E-E向的剖面结构示意图，如图44～46所示，通过剥离工艺，去除掉像素电极区域28、栅线引线连接区域11上方以及数据线引线连接区域19上方的光刻胶，从而使得像素电极区域28上方、栅线引线连接区域11上方以及数据线引线连接区域19上方的保护层薄膜30也一起被剥离掉。
至此，本实施例即完成了第三次光刻工艺，形成了阵列基板。需要说明的是，本实施例将实施例一中沉积保护层薄膜和透明电极层的顺序颠倒，通过先沉积透明电极层，再沉积保护层薄膜可以省去形成钝化层过孔的步骤。
本实施例在阵列基板的制造过程中，只采用了三次掩模工艺，第一次是在形成栅线、栅电极和栅线引线的工艺过程中，第二次是在形成TFT沟道的工艺过程中，第三次是在像素电极的工艺工程中。本实施例通过三次掩模，四次刻蚀可以完成阵列基板的制备，简化了阵列基板的制备流程，降低了阵列基板的制造成本。
本发明还提供一种阵列基板的实施例，该阵列基板上形成有导电图案和像素电极，所述导电图案至少包括栅线、数据线、有源层、源电极和漏电极，所述像素电极和所述漏电极直接连接。
具体来说，本实施例的阵列基板，其像素区域的结构可以采用图44所示的结构，其制造方法可以采用上述方法实施例所示的方法，其实现原理类似，此处不再赘述。本实施例的阵列基板，其像素电极与漏电极不需要通过过孔连接，而是直接连接，因此，相对于过孔连接方式来说，采用本实施例的结构，其像素电极和漏电极能够可靠导通，提高了阵列基板的质量。
本领域普通技术人员可以理解：实现上述方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成，前述的程序可以存储于一计算机可读取存储介质中，该程序在执行时，执行包括上述方法实施例的步骤；而前述的存储介质包括：ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质。
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (7)

1.一种阵列基板的制造方法，其特征在于，包括：
在衬底基板上形成栅金属薄膜，在所述栅金属薄膜上涂覆光刻胶，并采用双色调掩膜板对光刻胶进行曝光显影，形成包括第一厚度区域、第二厚度区域和完全去除区域的光刻胶图案，所述第一厚度区域的光刻胶图案至少位于栅线区域上方，所述第二厚度区域的光刻胶图案位于栅线引线连接区域上方，且第一厚度小于第二厚度；
进行刻蚀，刻蚀掉完全去除区域对应的栅金属薄膜，形成包括栅线、栅电极和栅线引线的图案，并按照所述第一厚度区域光刻胶的第一厚度灰化去除光刻胶；
在形成上述图案的衬底基板上连续沉积栅绝缘层薄膜、有源层薄膜和源漏金属薄膜，在所述源漏金属薄膜上涂覆光刻胶，并采用双色调掩膜板对光刻胶进行曝光显影，形成包括第三厚度区域、第四厚度区域和完全去除区域的光刻胶图案，所述第三厚度区域的光刻胶图案至少位于源漏电极区域和数据线引线连接区域上方，所述第四厚度区域的光刻胶图案位于沟道区域上方，且第四厚度小于第三厚度；
进行刻蚀，刻蚀掉完全去除区域对应的半导体层薄膜、掺杂半导体层薄膜和源漏金属薄膜，并按照所述第四厚度区域光刻胶的第四厚度灰化去除光刻胶；进行刻蚀，刻蚀掉沟道区域的源漏金属薄膜和部分有源层薄膜，形成TFT沟道；并将剩余的光刻胶图案以及栅线引线连接区域上方的栅金属薄膜和光刻胶剥离；
在形成上述图案的衬底基板上通过光刻工艺形成像素电极。
2.根据权利要求1所述的阵列基板的制造方法，其特征在于，所述在形成上述图案的衬底基板上通过光刻工艺形成像素电极，包括：
在形成上述图案的衬底基板上沉积透明电极层，在所述透明电极层上涂覆光刻胶，采用单色调掩膜板对光刻胶进行曝光显影，至少形成位于像素电极区域上方、栅线引线连接区域上方以及数据线引线连接区域上方的光刻胶图案；
进行刻蚀，形成像素电极的图案；
在形成像素电极之后，还包括：
在形成上述图案的衬底基板上形成保护层薄膜，并将光刻胶剥离。
3.根据权利要求1或2所述的阵列基板的制造方法，其特征在于，所述在衬底基板上形成栅金属薄膜，包括：
采用溅射或热蒸发的方法在所述衬底基板上沉积厚度为的栅金属薄膜。
4.根据权利要求1或2所述的阵列基板的制造方法，其特征在于，所述在形成上述图案的衬底基板上连续沉积栅绝缘层薄膜、有源层薄膜和源漏金属薄膜，包括：
采用化学气相沉积方法，在所述衬底基板上依次沉积厚度为 的栅绝缘层薄膜、厚度为的半导体层薄膜、厚度为的掺杂半导体层薄膜，然后采用磁控溅射或热蒸发方法，沉积厚度为的源漏金属薄膜。
5.根据权利要求1或2所述的阵列基板的制造方法，其特征在于，所述第一厚度为0.5～2微米，所述第二厚度为1～4微米，所述第三厚度为1～2微米，所述第四厚度为0.5～2微米。
6.根据权利要求2所述的阵列基板的制造方法，其特征在于，形成在位于像素电极区域上方、栅线引线连接区域上方以及数据线引线连接区域上方的光刻胶图案的厚度为1～2微米。
7.根据权利要求2所述的阵列基板的制造方法，其特征在于，所述在形成上述图案的衬底基板上形成保护层薄膜，包括：
采用化学气相沉积方法，在所述衬底基板上沉积厚度为的保护层薄膜。
CN201010523192.6A 2010-10-22 2010-10-22 阵列基板及其制造方法 Expired - Fee Related CN102456620B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201010523192.6A CN102456620B (zh) 2010-10-22 2010-10-22 阵列基板及其制造方法
US13/278,391 US8537327B2 (en) 2010-10-22 2011-10-21 Array substrate and manufacturing method thereof, liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201010523192.6A CN102456620B (zh) 2010-10-22 2010-10-22 阵列基板及其制造方法

Publications (2)

Publication Number Publication Date
CN102456620A CN102456620A (zh) 2012-05-16
CN102456620B true CN102456620B (zh) 2015-04-15

Family

ID=45972753

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010523192.6A Expired - Fee Related CN102456620B (zh) 2010-10-22 2010-10-22 阵列基板及其制造方法

Country Status (2)

Country Link
US (1) US8537327B2 (zh)
CN (1) CN102456620B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102768990B (zh) * 2012-07-27 2014-06-25 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN103227148B (zh) * 2013-04-02 2015-12-23 京东方科技集团股份有限公司 一种阵列基板制备方法及阵列基板和显示装置
CN103236419B (zh) * 2013-04-26 2014-12-17 京东方科技集团股份有限公司 阵列基板的制备方法、阵列基板以及显示装置
CN103365015B (zh) * 2013-07-11 2016-01-06 北京京东方光电科技有限公司 一种阵列基板及液晶显示器
CN103985671B (zh) * 2014-04-30 2016-06-15 京东方科技集团股份有限公司 阵列基板制备方法和阵列基板、显示装置
CN106684037B (zh) * 2017-03-22 2019-09-24 深圳市华星光电半导体显示技术有限公司 优化4m制程的tft阵列制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101105615A (zh) * 2006-06-29 2008-01-16 Lg.菲利浦Lcd株式会社 液晶显示器件及其制造方法
CN101299122A (zh) * 2007-04-30 2008-11-05 Lg.菲利浦Lcd株式会社 液晶显示面板及其制造方法
CN101630098A (zh) * 2008-07-18 2010-01-20 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI260774B (en) * 2005-07-19 2006-08-21 Quanta Display Inc Method for manufacturing liquid crystal display substrates
US8227278B2 (en) * 2008-09-05 2012-07-24 Semiconductor Energy Laboratory Co., Ltd. Methods for manufacturing thin film transistor and display device
CN101677058B (zh) * 2008-09-19 2012-02-29 北京京东方光电科技有限公司 薄膜构造体的制造方法
CN101685229B (zh) * 2008-09-25 2012-02-29 北京京东方光电科技有限公司 液晶显示器阵列基板的制造方法
CN101718950B (zh) * 2008-10-09 2011-12-28 北京京东方光电科技有限公司 薄膜构图方法及制造液晶显示装置的方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101105615A (zh) * 2006-06-29 2008-01-16 Lg.菲利浦Lcd株式会社 液晶显示器件及其制造方法
CN101299122A (zh) * 2007-04-30 2008-11-05 Lg.菲利浦Lcd株式会社 液晶显示面板及其制造方法
CN101630098A (zh) * 2008-07-18 2010-01-20 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法

Also Published As

Publication number Publication date
US20120099058A1 (en) 2012-04-26
US8537327B2 (en) 2013-09-17
CN102456620A (zh) 2012-05-16

Similar Documents

Publication Publication Date Title
CN100466182C (zh) 金属导线、电极及薄膜晶体管阵列基板的制造方法
US7635616B2 (en) TFT LCD array substrate and manufacturing method thereof
US7952099B2 (en) Thin film transistor liquid crystal display array substrate
CN102148196B (zh) Tft-lcd阵列基板及其制造方法
CN102468306B (zh) 阵列基板、液晶显示器及阵列基板的制造方法
CN101957529B (zh) Ffs型tft-lcd阵列基板及其制造方法
CN102446925B (zh) 阵列基板、液晶显示器及阵列基板的制造方法
CN102856389B (zh) 薄膜晶体管及其制造方法
CN110867458B (zh) 金属氧化物半导体薄膜晶体管阵列基板及制作方法
CN103489877B (zh) 阵列基板及其制造方法和显示装置
CN102456620B (zh) 阵列基板及其制造方法
US20080096332A1 (en) Method of manufacturing a thin-film transistor substrate
CN102487042B (zh) 阵列基板及其制造方法和检测方法、液晶面板
US20130140574A1 (en) Thin film transistor array substrate and method for manufacturing the same and electronic device
EP2709159B1 (en) Fabricating method of thin film transistor, fabricating method of array substrate and display device
CN104779302A (zh) 薄膜晶体管及其制作方法、阵列基板、显示装置
CN103227148B (zh) 一种阵列基板制备方法及阵列基板和显示装置
CN102637648B (zh) 薄膜晶体管液晶显示器、阵列基板及其制造方法
CN102468243B (zh) Tft阵列基板、制造方法及液晶显示装置
CN110148601A (zh) 一种阵列基板、其制作方法及显示装置
CN107204377B (zh) 一种薄膜晶体管的制备方法、阵列基板和液晶显示面板
CN102655117B (zh) 阵列基板及制造方法、显示装置
CN202009000U (zh) 阵列基板及液晶显示器
CN109599363B (zh) 一种阵列基板及其制造方法
CN103700670A (zh) 阵列基板及其制作方法、显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150415

Termination date: 20201022

CF01 Termination of patent right due to non-payment of annual fee