CN107204377B - 一种薄膜晶体管的制备方法、阵列基板和液晶显示面板 - Google Patents

一种薄膜晶体管的制备方法、阵列基板和液晶显示面板 Download PDF

Info

Publication number
CN107204377B
CN107204377B CN201710428424.1A CN201710428424A CN107204377B CN 107204377 B CN107204377 B CN 107204377B CN 201710428424 A CN201710428424 A CN 201710428424A CN 107204377 B CN107204377 B CN 107204377B
Authority
CN
China
Prior art keywords
oxide semiconductor
metal
layer
semiconductor layer
metal oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710428424.1A
Other languages
English (en)
Other versions
CN107204377A (zh
Inventor
姜春生
武岳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN201710428424.1A priority Critical patent/CN107204377B/zh
Priority to PCT/CN2017/093846 priority patent/WO2018223500A1/zh
Priority to US15/739,706 priority patent/US20180358468A1/en
Publication of CN107204377A publication Critical patent/CN107204377A/zh
Application granted granted Critical
Publication of CN107204377B publication Critical patent/CN107204377B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136277—Active matrix addressed cells formed on a semiconductor substrate, e.g. of silicon
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种薄膜晶体管的制备方法、阵列基板和液晶显示面板。该薄膜晶体管的制备方法包括在一基板上形成金属氧化物半导体层，在该金属氧化物半导体层的沟道区上形成栅极绝缘层，并在所述栅极绝缘层上形成栅极；通过金属刻蚀溶液对金属氧化物半导体层的源区和漏区进行刻蚀，以使所述源区和漏区处的金属氧化物半导体层转变为导体；再对对清除掉金属刻蚀溶液。本发明利用金属刻蚀溶液将金属氧化物半导体上中的一种金属元素刻蚀掉，保留其他的金属元素，使得金属氧化物半导体形成金属氧化物导体，能够提高转换后金属氧化物导体的稳定性，提高薄膜晶体管性能。

Description

一种薄膜晶体管的制备方法、阵列基板和液晶显示面板
技术领域
本发明涉及半导体显示技术领域，具体而言涉及一种薄膜晶体管的制备方法、阵列基板和液晶显示面板。
背景技术
在高分辨高框架的现实装置中，每一个子像素的薄膜晶体管需要有足够快的速度去转换子像素，因此需要低寄生电容及高迁移率的薄膜晶体管。氧化物半导体薄膜晶体管由于其较高的迁移率而引起了广泛重视。但到目前为止，氧化物半导体薄膜晶体管主要采用了常规的属于底栅的ESL和BCE结构。然而，由于上述常规结构的薄膜晶体管具有相对较大的寄生电容及不易小尺寸化的缺点，越来越不能适用于大尺寸以及高分辨的显示器中。因此，顶栅型薄膜晶体管在大尺寸及高分辨的显示装置中的应用显得尤为重要。
顶栅薄膜晶体管的结构如图1所示。在玻璃基板11表面设置有阻挡层12，在阻挡层12表面设置有氧化物半导体层13，在氧化物半导体层13上方设置有栅极绝缘层14及栅极15，在阻挡层12、氧化物半导体层13及栅极15表面覆盖有层间介质16，源漏极17,18设置在所述栅极15两侧并与氧化物半导体层13电连接。顶栅型薄膜晶体管的制程中，为了减小源漏极17,18(Source/Drain)与氧化物半导体层13的沟道区(channel)的接触阻抗，源漏极17,18与栅极15之间的氧化物半导体层13需要进行导体化处理，即使源漏极17,18与栅极15之间的氧化物半导体层13形成导体。
在导体化的技术中，一般运用H2，NH3，CF4，SF6，He，Ar，N2等气体对氧化物半导体层的表面进行处理。然而采用第三方气体进行处理往往会引入杂质气体，比如H，F等离子，这些离子在后续的制程会扩散至氧化物半导体层，影响薄膜晶体管的特性；另一方面，若采用惰性气体，又往往达不到预想的导体化效果，源漏极(Source/Drain)与氧化物半导体层的沟道区(channel)的接触阻抗仍然较高，会导致薄膜晶体管开态电流较低等问题。
发明内容
有鉴于此，本发明提供一种薄膜晶体管的制备方法、阵列基板和液晶显示面板，该制备方法提高转换后金属氧化物导体的稳定性。
为解决上述技术问题，本发明提出的一个技术方案是：提供一种薄膜晶体管的制备方法，该制备方法包括：
在一基板上形成金属氧化物半导体层，所述金属氧化物半导体层包括源区、漏区和沟道区；
在所述金属氧化物半导体层的沟道区上形成栅极绝缘层，并在所述栅极绝缘层上形成栅极；
通过金属刻蚀溶液对所述金属氧化物半导体层的源区和漏区进行刻蚀，以使所述源区和漏区处的金属氧化物半导体层转变为导体；
对所述金属刻蚀溶液进行清除，并继续在所述基板上依次沉积层间绝缘层、源极、漏极、钝化层和像素电极。
其中，所述金属刻蚀溶液的PH值范围为[3.8,4.5]。
其中，所述金属氧化物半导体层为铟镓锌氧化物IGZO半导体层，所述金属刻蚀溶液为铜刻蚀溶液；
所述通过金属刻蚀溶液对所述金属氧化物半导体层的源区和漏区进行刻蚀，包括：
通过所述铜刻蚀溶液对所述IGZO半导体层的源区和漏区的镓元素进行刻蚀，保留铟元素和锌元素。
其中，所述对所述金属刻蚀溶液进行清除，包括：
对所述基板、金属氧化物半导体层、栅极绝缘层和栅极进行酸洗，以清除所述金属刻蚀溶液。
其中，在所述在一基板上形成金属氧化物半导体层之前，包括：
在一基板上形成屏蔽金属；
所述在一基板上形成金属氧化物半导体层，包括：
在所述屏蔽金属和所述基板未形成所述屏蔽金属的区域上沉积阻挡绝缘层；
在所述阻挡绝缘层上形成金属氧化物半导体层。
其中，所述在所述基板上依次沉积层间绝缘层、源极、漏极、钝化层和像素电极，包括：
在所述导体化的金属氧化物半导体层、栅极和阻挡绝缘层上沉积层间绝缘层；
利用第一道光罩对所述层间绝缘层进行图案化处理，以形成第一接触孔图案，所述第一接触孔图案对应于所述金属氧化物半导体层的漏区和源区；
在所述层间绝缘层上沉积第一导电层，并利用第二道光罩对所述第一导电层进行图案化处理，以形成漏极和源极，所述漏极和源极分别对应于所述金属氧化物半导体层的漏区和源区；
在所述层间绝缘层和第一导电层上沉积钝化层，利用第三道光罩对所述钝化层进行图案化处理，以形成第二接触孔图案，所述第二接触孔图案对应于所述漏极；
在所述钝化层上沉积第二导电层，利用第四道光罩对所述第二导电层进行图案化处理以形成所述像素电极。
本发明另一实施例提供一种阵列基板，该阵列基板包括基板，以及若干个设置在所述基板上的薄膜晶体管；
其中，所述薄膜晶体管包括：
设置在所述基板上的阻挡绝缘层；
设置在所述阻挡绝缘层上的金属氧化物半导体层，所述金属氧化物半导体层包括源区、漏区和沟道区；
设置在所述金属氧化物半导体层的沟道区上的栅极绝缘层和栅极；
设置在所述金属氧化物半导体层、栅极绝缘层和栅极上的层间绝缘层、源极、漏极、钝化层和像素电极；所述源极与所述金属氧化物半导体层的源区连接，所述漏极与所述金属氧化物半导体层的漏区接触，所述像素电极与所述漏极接触；
其中，所述金属氧化物半导体层的源区和漏区是经过金属刻蚀溶液刻蚀的。
其中，所述基板与所述阻挡绝缘层之间还设置有屏蔽金属。
本发明另一实施例提供一种阵列基板，该阵列基板包括板，以及若干个设置于所述基板上的薄膜晶体管；其中，所述薄膜晶体管是有上述薄膜晶体管的制备方法中任一项方法制作形成的。
本发明另一实施例提供一种液晶显示面板，包括阵列基板、彩膜基板以及夹置在所述阵列基板和彩膜基板之间的液晶，其中，所述阵列基板为上述两个实施例中的两种阵列基板中的任一种。
有益效果：区别于现有技术，本发明实施例的薄膜晶体管的制备方法利用金属刻蚀溶液对金属氧化物半导体进行处理，将金属氧化物半导体中容易被金属刻蚀溶液刻蚀掉的金属元素清除，保留其他金属元素，即能够将金属氧化物半导体转变为导体，且由于清除掉的是金属元素，使得金属氧化物半导体两侧的氧化硅中的氧元素不会扩展仅转变的导体中，进而提升了转换后金属氧化物导体的稳定性，提高薄膜晶体管性能。
附图说明
图1是现有技术中薄膜晶体管的结构示意图；
图2是本发明阵列基板的制备方法一实施例的流程示意图；
图3是图2中步骤S101一实施方式的流程示意图；
图4a-图4b是图1中步骤S101至步骤S103各步骤中薄膜晶体管的截面示意图；
图5是图2中步骤S104一实施方式的流程示意图；
图6a-图6d是图5中各个步骤中薄膜晶体管的截面示意图；
图7是图2中步骤S101另一实施方式的流程示意图；
图8是根据图7所示的流程制备得到的薄膜晶体管的截面示意图；
图9是本发明阵列基板一实施例的结构示意图。
具体实施例
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，说明书及说明书附图中，相同结构采用相同标号，显然，所描述的实施例仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
参阅图2，图2是本发明阵列基板的制备方法一实施例的流程示意图。如图2所示，本实施例的制备方法包括如下步骤：
S101、在一基板20上形成金属氧化物半导体层22。
具体的，基板20可以是PEN(Polyethylene naphthalene，聚萘二甲酸乙二醇酯)、PET(Polyethylene terephthalate，聚对苯二甲酸乙二醇酯)或PI(Polyimide，聚酰亚胺)或玻璃制成的。
通过溅镀、化学气相沉积等方式在基板20上形成金属氧化物半导体层22，在对该金属氧化物半导体进行图案化处理，形成图案化的金属氧化物半导体层22。其中，将金属氧化物半导体层22划分为源区221、漏区222和沟道区223，源区221和漏区222分别位于沟道区223的两侧。
进一步，如图3所示，该步骤具体可包括：
S1011、在一基板20上形成阻挡绝缘层21。
在基板20上先通过化学气相沉积等方式沉积一阻挡绝缘层21，以使金属氧化物半导体层22与基板20之间相互隔离，避免基板20对金属氧化物半导体的性能造成影响。
S1012、在阻挡绝缘层21上形成金属氧化物半导体层22。
通过溅镀、化学气相沉积等方式在阻挡绝缘层21上沉积金属氧化物半导体层22，并采用一道光罩对该金属氧化物半导体层22进行图案化处理，形成图案化的金属氧化物半导体层22，其中，金属氧化物半导体层22可以是铟镓锌氧化物IGZO半导体层，也可以是其他金属氧化物半导体材料层，值得注意的是，金属氧化物半导体层22的半导体材料需要满足低载流子浓度和高迁移率。本实施例中，将金属氧化物半导体层22划分为源区221、漏区222和沟道区223，源区221和漏区222分别位于沟道区223的两侧，请参阅图4a。
本实施例中，对金属氧化物半导体层22进行图案化处理可以采用显影、湿刻、干刻等方式，本实施例不做具体限制。
S102、在金属氧化物半导体层22的沟道区223上形成栅极绝缘层23，并在栅极绝缘层23上形成栅极24。
通过化学气相沉积等方式在基板20上沉积栅极绝缘层23，栅极绝缘层23在金属氧化物半导体层22上以及未设有金属氧化物半导体的基板20上。进一步通过溅镀等方式在栅极绝缘层23上形成一栅极金属层，该栅极金属层的材料包括但不限于金、银、铜或铁等材料。
通过一道光罩对栅极绝缘层23和栅极金属层进行图案化处理，使图案化的栅极绝缘层23和栅极金属层位于金属氧化物半导体的沟道区223上，请参阅图4b，即在栅极绝缘层23上形成了栅极24。
在其他实施例中，可以先对栅极绝缘层23图案化处理，使图案化的栅极绝缘层23位于金属氧化物半导体层22的沟道区223上，再在基板20上沉积栅极金属层，对栅极金属层进行刻蚀，保留覆盖在栅极绝缘层23上的栅极金属层，以形成栅极24。
S103、通过金属刻蚀溶液对金属氧化物半导体层22的源区221和漏区222进行刻蚀。
利用金属刻蚀溶液对步骤S102制备得到的阵列基板的半成品进行处理，其中，金属刻蚀溶液是能够对金属氧化物半导体层22中部分金属元素进行刻蚀，对另一部分金属元素不会刻蚀的酸溶液。金属刻蚀溶液接触金属氧化物半导体层22暴露出的漏区222和源区221的部分，对金属氧化物半导体层22的漏区222和源区221处的能被金属刻蚀溶液清除的金属元素进行清除，保留不能被金属刻蚀溶液清除的其他金属元素，进而使得漏区222和源区221的金属氧化物半导体层22转变为导体，此时从薄膜晶体管的结构与图4b相同，区别在于金属氧化物半导体层22的漏区222和源区221处为金属氧化物导体。
金属刻蚀溶液的PH值根据实际需求进行调整，本实施例中，对金属刻蚀溶液滴定氨水，将金属刻蚀溶液的PH值调整在3.8至4.5之间。
本实施例中，金属刻蚀溶液的选择可以根据金属氧化物半导体的性质进行选择，本实施例中，金属氧化物半导体为IGZO半导体层，则对应的金属刻蚀溶液可以为铜刻蚀溶液；当利用铜刻蚀溶液处理阵列基板20时，IGZO半导体层的源区和漏区处的镓元素被铜刻蚀溶液清除，保留铟元素和锌元素，进而使得IGZO半导体的源区和漏区2处转变为铟元素和锌元素的氧化物导体。
S104、对金属刻蚀溶液进行清除，并继续在基板20上依次沉积层间绝缘层25、源极261、漏极262、钝化层27和像素电极28。
对经过金属刻蚀溶液处理后的阵列基板进行处理，将阵列基板20上的金属刻蚀溶液清除，再在阵列基板上依次沉积层间绝缘层25、源极261、漏极262、钝化层27和像素电极28，以形成完整的薄膜晶体管。
进一步参阅图5，该步骤可具体包括：
S1041、对金属刻蚀溶液进行清除。
对经过金属刻蚀溶液处理后的阵列基板进行酸洗，进而清除金属刻蚀溶液。为了避免阵列基板上有金属刻蚀溶液残留，在对阵列基板进行酸洗时，可以持续一段时间，即持续对阵列基板进行酸洗，直至将金属刻蚀溶液完全清除。本实施例中，对金属刻蚀溶液的清除持续时间可以为10秒至20秒；此外，本实施例对金属刻蚀溶液进行酸洗采用的材料不做具体限定。
S1042、在导体化的金属氧化物半导体层22、栅极24和阻挡绝缘层21上沉积层间绝缘层25。
利用化学气相沉积等方式在基板20上沉积层间绝缘层25，层间绝缘层25覆盖在栅极24、被金属刻蚀溶液处理过的金属氧化物半导体层22以及未设置金属氧化物半导体层22的阻挡绝缘层21上。可选的，层间绝缘层25远离基板20的上表面可选为一平整面。
S1043、利用第一道光罩对层间绝缘层25进行图案化处理，以形成第一接触孔图案。
利用一道光罩对层间绝缘层25图案化处理，即在层间绝缘层25上设置用于第一接触孔，第一接触孔用于使后续步骤中制备得到的源极261和漏极262能够与经过金属刻蚀溶液处理过的金属氧化物半导体接触，因此第一接触孔的位置对应与金属氧化物半导体层22的漏区222和源区221的位置，第一接触孔将金属氧化物半导体层22的漏区222和源区221部分暴露，请参阅图6a。
本实施例中，对层间绝缘层25进行图案化处理可以采用显影、湿刻、干刻等方式，本实施例不做具体限制。
S1044、在层间绝缘层25上沉积第一导电层，并利用第二道光罩对第一导电层进行图案化处理，以形成漏极262和源极261。
通过溅镀等方式在基板20上形成第一导电层，并利用一道光罩对第一导电层进行图案化处理，以使第一导电层形成漏极262和源极261，第一导电层的材料包含但不限于金、银、铜或铁等材料。其中，漏极262对应于金属氧化物半导体层22的漏区222，通过步骤S1043中形成的第一接触孔与漏区222处的部分金属氧化物半导体层接触，源极261对应于金属氧化物半导体层22的源区221，通过步骤S1043中形成的第一接触孔与源区221处的部分金属氧化物半导体层接触，请参阅图6b。
本实施例中，对第一导电层进行图案化处理可以采用显影、湿刻、干刻等方式，本实施例不做具体限制。
S1045、在层间绝缘层25和第一导电层上沉积钝化层27，利用第三道光罩对钝化层27进行图案化处理，以形成第二接触孔图案，第二接触孔图案对应于漏极262。
通过化学气相沉积等方式在基板20上沉积钝化层27，此时钝化层27覆盖在暴露出的层间绝缘层25上，以及步骤S1044中形成的漏极262和源极261上。进一步，通过一道光罩对钝化层27进行图案化处理，以在钝化层27上形成第二接触孔，第二接触孔用于使后续步骤中制备的像素电极28与漏极262连接，因此第二接触孔的位置对应与步骤S1044中形成的漏极262的位置，得到的薄膜晶体管200的结构请参阅图6c。
本实施例中，对钝化层27进行图案化处理可以采用显影、湿刻、干刻等方式，本实施例不做具体限制。
S1046、在钝化层27上沉积第二导电层，利用第四道光罩对第二导电层进行图案化处理以形成像素电极28。
通过溅镀或化学气相沉积等方式，在钝化层27上沉积第二导电层，并利用一道光罩对该第二导电层进行图案化处理，保留第二导电层中与像素单元对应的部分，以形成像素电极28。第二导电层通过步骤S1045中制备的第二接触孔与漏极262连接，请参阅图6d。本实施例中，第二导电层为ITO导电层，对应的像素电极28即为ITO像素电极28。
本实施例中，对第二导电层进行图案化处理可以采用显影、湿刻、干刻等方式，本实施例不做具体限制。
本实施例中，利用金属刻蚀溶液对金属氧化物半导体进行处理，将金属氧化物半导体中容易被金属刻蚀溶液刻蚀掉的金属元素清除，保留其他金属元素，即能够将金属氧化物半导体转变为导体，且由于清除掉的是金属元素，使得金属氧化物半导体两侧的氧化硅中的氧元素不会扩展仅转变的导体中，进而提升了转换后金属氧化物导体的稳定性，提高薄膜晶体管性能。
进一步的，如图7所示，在步骤S101的步骤S1011之前还可以包括如下步骤：
S1013、在基板20上形成屏蔽金属29。
在基板20上先通过溅射等方式层级一金属层，再对该金属层进行图案化处理，形成屏蔽金属29。再执行步骤S1011、步骤S1012以及后续的步骤S102、步骤S103和步骤S104，此时的薄膜晶体管300的结构如图8所示。
进一步的，本发明还公开一阵列基板实施例，本实施例的阵列基板包括基板以及若干个设置在基板上的薄膜晶体管。
本实施例的阵列基板上的薄膜晶体管包括设置在基板上的阻挡绝缘层；设置在阻挡绝缘层上的金属氧化物半导体层，金属氧化物半导体层包括源区、漏区和沟道区；设置在金属氧化物半导体层的沟道区上的栅极绝缘层和栅极；设置在金属氧化物半导体层、栅极绝缘层和栅极上的层间绝缘层、源极、漏极、钝化层和像素电极；源极与金属氧化物半导体层的源区连接，漏极与金属氧化物半导体层的漏区接触，像素电极与漏极接触。其中，金属氧化物半导体层的源区和漏区是经过金属刻蚀溶液刻蚀的。
此外，本实施例的阵列基板上的薄膜晶体管也可以是由图2至图7所示的薄膜晶体管的制备方法实施例制备得到的，具体的薄膜晶体管的结构如图6d或图8所示，具体请参考上述方法实施例中的记载，此处不再赘述。
进一步，本发明还提供一液晶显示面板实施例，如图9所示，该液晶显示面板400包括阵列基板41、彩膜基板42以及设置在阵列基板41和彩膜基板42之间的液晶层43，本实施例中的阵列基板41上设置有若干个薄膜晶体管，该薄膜晶体管是由图3至图7所示的制备方法实施例制备得到的，具体的薄膜晶体管的结构如图6d或图8所示，具体请参考上述方法实施例中的记载，此处不再赘述。
以上仅为本发明的实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围。

Claims (6)

1.一种薄膜晶体管的制备方法，其特征在于，包括：
在一基板上形成屏蔽金属；
在所述屏蔽金属和所述基板未形成屏蔽金属的区域上沉积阻挡绝缘层；
在所述阻挡绝缘层上形成金属氧化物半导体层，所述金属氧化物半导体层包括源区、漏区和沟道区；
在所述金属氧化物半导体层的沟道区上形成栅极绝缘层，并在所述栅极绝缘层上形成栅极；
通过金属刻蚀溶液对所述金属氧化物半导体层的源区和漏区进行刻蚀，以使所述源区和漏区处的金属氧化物半导体层转变为导体，其中所述金属氧化物半导体层为铟镓锌氧化物IGZO半导体层，所述金属刻蚀溶液为铜刻蚀溶液，以使得所述铜刻蚀溶液对所述IGZO半导体层的源区和漏区的镓元素进行刻蚀，保留铟元素和锌元素；
对所述金属刻蚀溶液进行清除，并继续在所述金属氧化物半导体层、栅极和阻挡绝缘层上依次沉积层间绝缘层、源极、漏极、钝化层和像素电极。
2.根据权利要求1所述的制备方法，其特征在于，所述金属刻蚀溶液的PH值范围为[3.8,4.5]。
3.根据权利要求1所述的制备方法，其特征在于，对所述金属刻蚀溶液进行清除，包括：
对所述基板、金属氧化物半导体层、栅极绝缘层和栅极进行酸洗，以清除所述金属刻蚀溶液。
4.根据权利要求1所述的制备方法，其特征在于，在所述导体化的金属氧化物半导体层、栅极和阻挡绝缘层上依次沉积层间绝缘层、源极、漏极、钝化层和像素电极，包括：
在所述导体化的金属氧化物半导体层、栅极和阻挡绝缘层上沉积层间绝缘层；
利用第一道光罩对所述层间绝缘层进行图案化处理，以形成第一接触孔图案，所述第一接触孔图案对应于所述金属氧化物半导体层的漏区和源区；
在所述层间绝缘层上沉积第一导电层，并利用第二道光罩对所述第一导电层进行图案化处理，以形成漏极和源极，所述漏极和源极分别对应于所述金属氧化物半导体层的漏区和源区；
在所述层间绝缘层和第一导电层上沉积钝化层，利用第三道光罩对所述钝化层进行图案化处理，以形成第二接触孔图案，所述第二接触孔图案对应于所述漏极；
在所述钝化层上沉积第二导电层，利用第四道光罩对所述第二导电层进行图案化处理以形成所述像素电极。
5.一种阵列基板，其特征在于，包括基板，以及若干个设置在所述基板上的薄膜晶体管；其中，所述薄膜晶体管包括：
设置在所述基板上的屏蔽金属；
设置在所述屏蔽金属上的阻挡绝缘层；
设置在所述阻挡绝缘层上的金属氧化物半导体层，所述金属氧化物半导体层包括源区、漏区和沟道区；
设置在所述金属氧化物半导体层的沟道区上的栅极绝缘层和栅极；设置在所述金属氧化物半导体层、栅极和阻挡绝缘层上的层间绝缘层、源极、漏极、钝化层和像素电极；
所述源极与所述金属氧化物半导体层的源区连接，所述漏极与所述金属氧化物半导体层的漏区接触，所述像素电极与所述漏极接触；
其中，所述金属氧化物半导体层的源区和漏区是经过金属刻蚀溶液刻蚀的，所述金属氧化物半导体层为铟镓锌氧化物IGZO半导体层，所述金属刻蚀溶液为铜刻蚀溶液，以使得所述铜刻蚀溶液对所述铟镓锌氧化物IGZO半导体层的源区和漏区的镓元素进行刻蚀，保留铟元素和锌元素。
6.一种液晶显示面板，包括阵列基板、彩膜基板以及夹置在所述阵列基板和彩膜基板之间的液晶，其中，所述阵列基板为权利要求5所述的阵列基板。
CN201710428424.1A 2017-06-08 2017-06-08 一种薄膜晶体管的制备方法、阵列基板和液晶显示面板 Active CN107204377B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201710428424.1A CN107204377B (zh) 2017-06-08 2017-06-08 一种薄膜晶体管的制备方法、阵列基板和液晶显示面板
PCT/CN2017/093846 WO2018223500A1 (zh) 2017-06-08 2017-07-21 一种薄膜晶体管的制备方法、阵列基板和液晶显示面板
US15/739,706 US20180358468A1 (en) 2017-06-08 2017-07-21 Fabrication method of thin film transistor, array substrate, and liquid crystal display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710428424.1A CN107204377B (zh) 2017-06-08 2017-06-08 一种薄膜晶体管的制备方法、阵列基板和液晶显示面板

Publications (2)

Publication Number Publication Date
CN107204377A CN107204377A (zh) 2017-09-26
CN107204377B true CN107204377B (zh) 2019-11-26

Family

ID=59907288

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710428424.1A Active CN107204377B (zh) 2017-06-08 2017-06-08 一种薄膜晶体管的制备方法、阵列基板和液晶显示面板

Country Status (2)

Country Link
CN (1) CN107204377B (zh)
WO (1) WO2018223500A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108198819B (zh) * 2017-12-21 2020-06-30 深圳市华星光电技术有限公司 一种阵列基板及其制备方法
CN109037075B (zh) * 2018-08-09 2023-01-13 京东方科技集团股份有限公司 一种薄膜晶体管的制作方法、晶体管和显示基板
CN110190132A (zh) * 2019-05-17 2019-08-30 深圳市华星光电半导体显示技术有限公司 薄膜晶体管器件及其制备方法
CN110137086B (zh) 2019-05-22 2020-08-04 深圳市华星光电技术有限公司 Tft基板的制作方法及tft基板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104716193A (zh) * 2013-12-11 2015-06-17 昆山工研院新型平板显示技术中心有限公司 一种薄膜晶体管及其制备方法和应用
CN106024608A (zh) * 2016-05-26 2016-10-12 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、衬底基板及显示装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104716193A (zh) * 2013-12-11 2015-06-17 昆山工研院新型平板显示技术中心有限公司 一种薄膜晶体管及其制备方法和应用
CN106024608A (zh) * 2016-05-26 2016-10-12 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、衬底基板及显示装置

Also Published As

Publication number Publication date
CN107204377A (zh) 2017-09-26
WO2018223500A1 (zh) 2018-12-13

Similar Documents

Publication Publication Date Title
US9236405B2 (en) Array substrate, manufacturing method and the display device thereof
CN107204377B (zh) 一种薄膜晶体管的制备方法、阵列基板和液晶显示面板
CN101957529B (zh) Ffs型tft-lcd阵列基板及其制造方法
US8912538B2 (en) Thin film transistor array substrate and method for manufacturing the same
US9070605B2 (en) Display apparatus and method of manufacturing the display apparatus
CN102629579B (zh) 一种柔性tft阵列基板及其制造方法和显示装置
CN105529301B (zh) 阵列基板的制造方法、阵列基板和显示装置
US9812472B2 (en) Preparation method of oxide thin-film transistor
CN110867458B (zh) 金属氧化物半导体薄膜晶体管阵列基板及制作方法
CN104253159A (zh) 薄膜晶体管及制备方法、阵列基板及制备方法和显示装置
TW201231696A (en) Method of making oxide thin film transistor array, and device incorporating the same
US10050151B2 (en) Dual-gate TFT array substrate and manufacturing method thereof, and display device
CN106128963A (zh) 薄膜晶体管及制备方法、阵列基板及制备方法、显示面板
US9461075B2 (en) Array substrate and manufacturing method thereof, and display device
CN103474471A (zh) 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置
CN102270604A (zh) 阵列基板的结构及其制造方法
CN106935658A (zh) 一种薄膜晶体管及其制备方法、阵列基板
CN104779302A (zh) 薄膜晶体管及其制作方法、阵列基板、显示装置
CN106783737A (zh) 阵列基板及其制造方法、显示面板、显示装置
CN105226015A (zh) 一种tft阵列基板及其制作方法
CN104766803A (zh) Tft的制作方法及tft、阵列基板、显示装置
CN102629592A (zh) 阵列基板及其制作方法、显示装置
CN110233156A (zh) 薄膜晶体管基板的制作方法及薄膜晶体管基板
CN108873526A (zh) 阵列基板及其制造方法、显示装置
CN102456620B (zh) 阵列基板及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20171113

Address after: 518000 No. 9-2 Ming Avenue, Gongming street, Guangming District, Guangdong, Shenzhen

Applicant after: Shenzhen Huaxing photoelectric semiconductor display technology Co., Ltd.

Address before: 518006 9-2, Guangming Road, Guangming New District, Guangdong, Shenzhen

Applicant before: Shenzhen Huaxing Optoelectronic Technology Co., Ltd.

GR01 Patent grant
GR01 Patent grant