CN207009438U - 一种阵列基板及显示面板 - Google Patents

Abstract

本实用新型实施例提供一种阵列基板及显示面板，涉及显示技术领域，通过在阵列基板上采用两种类型的TFT，可使显示装置具有良好的显示性能。该阵列基板包括衬底、设置于所述衬底上每个子像素中的双栅型氧化物TFT和显示用电极；所述双栅型氧化物TFT的漏极与所述显示用电极电连接；还包括设置于所述衬底上的多晶硅TFT。

Description

一种阵列基板及显示面板

技术领域

本实用新型涉及显示技术领域，尤其涉及一种阵列基板及显示面板。

背景技术

目前，薄膜晶体管(Thin Film Transistor，简称TFT)作为显示装置的核心，其主要包括如下几类：非晶硅薄膜晶体管、多晶硅薄膜晶体管以及氧化物薄膜晶体管。

其中，非晶硅TFT中采用非晶硅材料作为有源层，其载流子迁移率仅为0.5cm²/V·s～1.0cm²/V·s，其无法满足大尺寸、高分辨率的显示装置。

氧化物TFT中采用氧化物半导体材料作为有源层，其相对非晶硅材料，具有较高的载流子迁移率，但存在阈值电压稳定性的问题，在实际应用中，经常会发生特性漂移。

多晶硅TFT中采用多晶硅材料作为有源层，其载流子迁移率可达到100cm²/V·s以上，但多晶硅材料受限于非晶硅激光晶化过程中的晶粒开裂，会有很大的漏电流，因此，当将其作为电流驱动的TFT时，会存在由于漏电流大，而很难获得很好的暗态显示。

实用新型内容

本实用新型的实施例提供一种阵列基板及显示面板，通过在阵列基板上采用两种类型的TFT，可使显示装置具有良好的显示性能。

为达到上述目的，本实用新型的实施例采用如下技术方案：

第一方面，提供一种阵列基板，包括衬底、设置于所述衬底上每个子像素中的双栅型氧化物TFT和显示用电极；所述双栅型氧化物TFT的漏极与所述显示用电极电连接；还包括设置于所述衬底上的多晶硅TFT。

优选的，所述多晶硅TFT包括依次设置于所述衬底上的多晶硅有源层、栅绝缘层、栅极、层间绝缘层、源极和漏极；所述多晶硅TFT的源极和所述漏极通过设置于所述栅绝缘层和所述层间绝缘层的第一过孔，与所述多晶硅有源层接触；所述双栅型氧化物TFT的底栅极与所述多晶硅TFT的栅极同步形成。

进一步优选的，所述层间绝缘层包括第一子层间绝缘层和第二子层间绝缘层，所述第二子层间绝缘层设置于所述第一子层间绝缘层远离所述衬底的一侧；所述第一子层间绝缘层和所述第二子层间绝缘层还覆盖所述底栅极；所述双栅型氧化物TFT的氧化物半导体有源层设置于所述第一子层间绝缘层和所述第二子层间绝缘层之间。

进一步优选的，所述双栅型氧化物TFT的顶栅极、源极和漏极设置于所述氧化物半导体有源层远离所述衬底的一侧；所述双栅型氧化物TFT的源极和漏极通过设置于所述第二子层间绝缘层上的第二过孔，与所述氧化物半导体有源层接触；所述多晶硅TFT的源极和漏极以及所述双栅型氧化物TFT的顶栅极、源极和漏极同步形成。

优选的，所述阵列基板还包括覆盖所述衬底的缓冲层；所述双栅型氧化物TFT和所述多晶硅TFT均设置于所述缓冲层远离所述衬底的一侧。

基于上述，可选的，所述衬底包括显示区域和周边区域；所述多晶硅TFT设置于所述周边区域；所述双栅型氧化物TFT的底栅极和顶栅极与栅线电连接，所述双栅型氧化物TFT的源极与数据线电连接；所述显示用电极为像素电极。

可选的，所述衬底包括显示区域，所述多晶硅TFT和所述双栅型氧化物TFT设置于所述显示区域的每个子像素中；所述显示用电极为阳极。

进一步优选的，所述多晶硅TFT的栅极与栅线电连接，所述多晶硅TFT的源极与数据线电连接，所述多晶硅TFT的漏极与所述双栅型氧化物TFT的底栅极和顶栅极电连接。

在所述多晶硅TFT和所述双栅型氧化物TFT设置于所述显示区域的每个子像素中的情况下，优选的，所述阵列基板还包括设置于所述底栅极与所述衬底之间的多晶硅图案层；所述多晶硅图案层在所述衬底上的正投影与所述底栅极在所述衬底上的正投影具有重叠区域；其中，所述多晶硅图案层与所述多晶硅有源层同步形成。

第二方面，提供一种显示面板，包括第一方面所述的阵列基板。

本实用新型实施例提供一种阵列基板及显示面板，由于双栅型氧化物TFT起开关作用时，具有较快的切换速度，起驱动作用时，具有高开态电流、低漏电流以及稳定的阈值电压，因此，通过将双栅型氧化物TFT设置在每个子像素中并使其漏极与显示用电极电连接，不管双栅型氧化物TFT起开关作用还是驱动作用，均具有良好的性能。在此基础上，通过在阵列基板上还设置多晶硅TFT，不管是该多晶硅TFT设置于子像素中并起开关作用，还是设置于周边区域，都可规避其漏电流大而影响暗态显示的问题，而且还可获得快的切换速度或高的驱动电流。

附图说明

为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1a为本实用新型实施例提供的一种多晶硅TFT的结构示意图；

图1b为本实用新型实施例提供的一种双栅型氧化物TFT的结构示意图；

图2为本实用新型实施例提供的一种阵列基板上设置多晶硅TFT和双栅型氧化物TFT的结构示意图一；

图3为本实用新型实施例提供的一种阵列基板上设置多晶硅TFT和双栅型氧化物TFT的结构示意图二；

图4为本实用新型实施例提供的一种阵列基板中位于子像素中的双栅型氧化物TFT与栅线、数据线和像素电极的连接关系示意图；

图5为本实用新型实施例提供的一种阵列基板中位于子像素中的双栅型氧化物TFT和多晶硅TFT与栅线、数据线和OLED的连接关系示意图；

图6为本实用新型实施例提供的一种阵列基板上设置多晶硅TFT和双栅型氧化物TFT的结构示意图三；

图7为本实用新型实施例提供的一种阵列基板上设置多晶硅TFT和双栅型氧化物TFT的结构示意图四；

图8为在图5的基础上增加存储电容的示意图；

图9为本实用新型实施例提供的一种阵列基板上设置多晶硅TFT和双栅型氧化物TFT的结构示意图五；

图10为本实用新型实施例提供的一种制备阵列基板的流程示意图。

附图标记：

1-多晶硅TFT；2-双栅型氧化物TFT；3-显示区域；4-周边区域；10-衬底；11-多晶硅有源层；12-栅绝缘层；13-多晶硅TFT的栅极；14-层间绝缘层；141-第一子层间绝缘层；142-第二子层间绝缘层；15-多晶硅TFT的源极；16-多晶硅TFT的漏极；21-双栅型氧化物TFT的底栅极；22-氧化物半导体有源层；23-双栅型氧化物TFT的顶栅极；24-双栅型氧化物TFT的源极；25-双栅型氧化物TFT的漏极；26-多晶硅图案层；30-缓冲层；31-遮光层；41-栅线；42-数据线；51-像素电极；C-存储电容；Vdd-高电压端；Vss-低电压端。

具体实施方式

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

本实用新型实施例提供一种阵列基板，包括衬底、设置于衬底上每个子像素中的双栅型氧化物TFT和显示用电极；双栅型氧化物TFT的漏极与显示用电极电连接；在此基础上，所述阵列基板还包括设置于衬底上的多晶硅TFT。

由于单栅极型氧化物TFT，阈值电压稳定性不好的一个原因为：与氧化物半导体有源层接触的绝缘层存在缺陷，而绝缘层和氧化物半导体有源层的界面是载流子流动的通道，因而绝缘层界面的缺陷影响阈值电压的波动。本实用新型采用双栅型氧化物TFT，可通过顶栅极，将载流子流动的通道调整到氧化物半导体有源层，因而可避免由于绝缘层界面的缺陷影响阈值电压，从而使得阈值电压的稳定性较好。

其中，显示用电极可依据阵列基板的类型而定，即，当该阵列基板为用于液晶显示装置的阵列基板时，显示用电极为像素电极；当该阵列基板为用于有机电致发光二极管(Organic Light Emitting Diode，OLED)显示装置的阵列基板时，显示用电极为OLED的阳极。

此外，根据阵列基板的类型的不同，多晶硅TFT的设置位置也不同。当该阵列基板为用于液晶显示装置的阵列基板时，由于每个子像素中仅需设置双栅型氧化物TFT起开关作用即可，因此，多晶硅TFT可设置于衬底的周边区域。此处需要说明的是，本领域技术人员应该知道，当周边区域设置TFT时，这些TFT构成驱动电路。基于此，当多晶硅TFT设置于衬底的周边区域时，并不限于驱动电路中的所有TFT都为多晶硅TFT，可根据多晶硅TFT的优点，即切换速度快以及高驱动电流，将驱动电路中的部分或全部TFT设置为多晶硅TFT。其中，当驱动电路中的部分TFT设置为多晶硅TFT时，其余部分的TFT的类型并不限定，例如可以是双栅型氧化物TFT等。

当该阵列基板为用于OLED显示装置的阵列基板时，由于每个子像素中除与显示用电极连接且起驱动作用的双栅型氧化物TFT外，还包括至少一个起开关作用的TFT，基于此，可将每个子像素中部分或全部起开关作用的TFT设置为多晶硅TFT。其中，当将每个子像素中部分起开关作用的TFT设置为多晶硅TFT，其余部分的TFT的类型并不限定，例如可以是双栅型氧化物TFT等。

当然，当该阵列基板为用于OLED显示装置的阵列基板，且在该阵列基板的周边区域设置由TFT构成的驱动电路时，可将多晶硅TFT设置于衬底的周边区域，具体可根据多晶硅TFT的优点，即切换速度快以及高驱动电流，将驱动电路中的部分或全部TFT设置为多晶硅TFT。在此情况下，对于每个子像素中除与显示用电极连接且起驱动作用的双栅型氧化物TFT外，其他起开关作用的TFT，可设置为多晶硅TFT，也可设置为双栅型氧化物TFT。

需要说明的是，第一，所有子像素位于衬底的显示区域，周边区域位于显示区域的外围。

第二，本领域技术人员应该明白，对于同一类型的TFT，通过控制其沟道的宽长比，来使其具有开关特性或驱动特性。

第三，本领域技术人员应该知道，对于任意类型的TFT，除栅极外，其余两个电极中一个为源极，一个为漏极。本实用新型实施例将与显示用电极连接的一极称为漏极。

第四，双栅型氧化物TFT包括两个栅极，一个为底栅极，另一为顶栅极，本实用新型实施例将靠近衬底设置的一个栅极称为底栅极；相对底栅极，将远离衬底设置的另一个栅极称为顶栅极。

其中，顶栅极和底栅极可以电连接，也可以不电连接。

本实用新型实施例提供一种阵列基板，由于双栅型氧化物TFT起开关作用时，具有较快的切换速度，起驱动作用时，具有高开态电流、低漏电流以及稳定的阈值电压，因此，通过将双栅型氧化物TFT设置在每个子像素中并使其漏极与显示用电极电连接，不管双栅型氧化物TFT起开关作用还是驱动作用，均具有良好的性能。在此基础上，通过在阵列基板上还设置多晶硅TFT，不管是该多晶硅TFT设置于子像素中并起开关作用，还是设置于周边区域，都可规避其漏电流大而影响暗态显示的问题，而且还可获得快的切换速度或高的驱动电流。

优选的，如图1a所示，多晶硅TFT1包括依次设置于衬底10上的多晶硅有源层11、栅绝缘层12、栅极13、层间绝缘层14、源极15和漏极16；多晶硅TFT的源极15和漏极16通过设置于栅绝缘层12和层间绝缘层14的第一过孔，与多晶硅有源层11接触。在此基础上，双栅型氧化物TFT的底栅极与多晶硅TFT的栅极13同步形成。

即，通过同一次构图工艺形成双栅型氧化物TFT的底栅极与多晶硅TFT的栅极13。这样，可减少构图工艺次数。

进一步优选的，如图1a和图1b所示，层间绝缘层14包括第一子层间绝缘层141和第二子层间绝缘层142，第二子层间绝缘层142设置于第一子层间绝缘层141远离衬底10的一侧；第一子层间绝缘层141和第二子层间绝缘层142还覆盖双栅型氧化物TFT的底栅极21。在此基础上，双栅型氧化物TFT的氧化物半导体有源层22设置于第一子层间绝缘层141和第二子层间绝缘层142之间。

其中，在双栅型氧化物TFT区域，第一子层间绝缘层141设置于底栅极21和氧化物半导体有源层22之间，相当于双栅型氧化物TFT中的栅绝缘层；第二层间绝缘层142设置于氧化物半导体有源层22远离衬底10的一侧，相当于双栅型氧化物TFT中的刻蚀阻挡层。

需要说明的是，不管是第一子层间绝缘层141，还是第二子层间绝缘层142，或是栅绝缘层12，其实质都是绝缘层，都是平铺于衬底10上形成，仅在需要时，在相应层上形成相应图案例如过孔即可。

一方面，在双栅型氧化物TFT区域，相对使第一子层间绝缘层141和第二子层间绝缘层142均设置在底栅极21和氧化物半导体有源层22之间，导致底栅极21和氧化物半导体有源层22之间的距离太大，使双栅型氧化物TFT的驱动能力下降，本实用新型实施例由于仅是第一子层间绝缘层141设置于底栅极21和氧化物半导体有源层22之间，因而可避免出现由于底栅极21和氧化物半导体有源层22之间的距离太大而导致双栅型氧化物TFT的驱动能力下降的问题。另一方面，在双栅型氧化物TFT区域，由于第二层间绝缘层142相当于刻蚀阻挡层，因此，可避免在后续工艺中刻蚀形成位于氧化物半导体有源层22上方的金属电极时，对氧化物半导体有源层22造成的影响，可进一步保证阈值电压的稳定。再一方面，在双栅型氧化物TFT区域，由于第一子层间绝缘层141相当于双栅型氧化物TFT中的栅绝缘层，第二层间绝缘层142相当于双栅型氧化物TFT中的刻蚀阻挡层，可简化工艺，降低成本。

进一步优选的，如图1b所示，双栅型氧化物TFT的顶栅极23、源极24和漏极25设置于氧化物半导体有源层22远离衬底10的一侧；双栅型氧化物TFT的源极24和漏极25通过设置于第二子层间绝缘层142上的第二过孔，与氧化物半导体有源层22接触。在此基础上，如图2所示，多晶硅TFT的源极15和漏极16以及双栅型氧化物TFT的顶栅极23、源极24和漏极25同步形成。

如图2所示，依次设置于衬底10上的底栅极21、第一子层间绝缘层141、氧化物半导体有源层22、第二层间绝缘层142、顶栅极23、源极24和漏极25构成双栅型氧化物TFT2。

其中，双栅型氧化物TFT的底栅极21与多晶硅TFT的栅极13通过同一次构图工艺形成。双栅型氧化物TFT的顶栅极23、源极24和漏极25与多晶硅TFT的源极15和漏极16通过一次构图工艺形成。这样，在基于制备多晶硅TFT1的构图工艺次数基础上，仅需增加制备形成氧化物半导体有源层22的一次构图工艺，即可在衬底10上形成多晶硅TFT1和双栅型氧化物TFT2。

优选的，如图3所示，阵列基板还包括覆盖衬底10的缓冲层30；双栅型氧化物TFT2和多晶硅TFT1均设置于缓冲层30远离衬底10的一侧。

本实用新型实施例中，通过设置缓冲层30，可阻挡衬底10中所含的杂质扩散进入多晶硅有源层11中，对多晶硅TFT1的性能造成影响。

基于上述，可选的，如图4所示，衬底10包括显示区域3和周边区域4；多晶硅TFT1(图4中未标识出)设置于周边区域4；双栅型氧化物TFT2设置于显示区域3的每个子像素中。基于此，双栅型氧化物TFT的底栅极21和顶栅极23与栅线41电连接，双栅型氧化物TFT的源极24与数据线42电连接，双栅型氧化物TFT的漏极与像素电极51(即，显示用电极为像素电极)电连接。

在此情况下，阵列基板为液晶显示装置用阵列基板。

具体的，双栅型氧化物TFT2设置于每个子像素中，起开关作用。当栅线41输入扫描信号时，双栅型氧化物TFT2开启，数据线42上的数据信号写入到像素电极51。当阵列基板应用于显示面板时，像素电极51与设置于阵列基板或对盒基板上的公共电极之间形成电压，驱动液晶发生偏转，从而使显示面板进行显示。

多晶硅TFT1设置于周边区域4的驱动电路中，起开关或驱动作用。

需要说明的是，双栅型氧化物TFT的底栅极21和顶栅极23与栅线41电连接，例如可以是：

双栅型氧化物TFT的底栅极21和顶栅极23与一根栅线41电连接。在此情况下，优选栅线41与底栅极21通过同一次构图工艺形成。

或者可以是，双栅型氧化物TFT的底栅极21和顶栅极23分别与一根栅线41电连接，栅线41之间绝缘。在此情况下，优选栅线41都与底栅极21通过同一次构图工艺形成，底栅极21与一根栅线41电连接，顶栅极23通过过孔与另一根栅线41电连接。其中，本领域技术人员应该知道，对于与双栅型氧化物TFT的底栅极21和顶栅极23分别连接的栅线41，需保证扫描信号同时输入，但是输入该两根栅线41上的扫描信号可不同。

当然，也可以是，双栅型氧化物TFT的底栅极21和顶栅极23分别与一根栅线41电连接，且该两根栅线41电连接。

可选的，衬底10包括显示区域3，多晶硅TFT1和双栅型氧化物TFT2设置于显示区域3的每个子像素中；显示用电极为OLED的阳极。

在此情况下，阵列基板为OLED显示装置用阵列基板。OLED包括阳极、阴极以及设置于二者之间的有机材料功能层。

需要说明的是，本领域技术人员应该知道，对于OLED显示装置用阵列基板，每个子像素中的TFT至少为两个。基于此，当每个子像素中的TFT为两个以上时，每个子像素中除与阳极电连接且起驱动作用的双栅型氧化物TFT2外，对于其他起开关作用的TFT，可综合考虑多晶硅TFT1和双栅型氧化物TFT2的性能，来选择将某些TFT设置为多晶硅TFT1，将另外一些TFT设置为双栅型氧化物TFT2，或将全部TFT设置为多晶硅TFT1。

进一步的，考虑到双栅型氧化物TFT2起驱动作用时，具有稳定的阈值电压以及低漏电流，因此，仅需在每个子像素中设置两个TFT，一个为起驱动作用的双栅型氧化物TFT2，另一个为起开关作用的多晶硅TFT1，便可很好的驱动OLED。

基于此，如图5和图6所示，多晶硅TFT的栅极13与栅线41电连接，多晶硅TFT的源极15与数据线42电连接，多晶硅TFT的漏极16与双栅型氧化物TFT的底栅极21和顶栅极23电连接(图6中未示意出底栅极21和顶栅极23的电连接)。

具体的，多晶硅TFT1设置于每个子像素中，起开关作用。双栅型氧化物TFT2设置于每个子像素中，起驱动作用。双栅型氧化物TFT的源极24与高电压端Vdd电连接，OLED的阴极与低电压端Vss电连接。当栅线41输入扫描信号时，多晶硅TFT1开启，数据线42上的数据信号一方面控制双栅型氧化物TFT2开启，使高电压端Vdd的电压输入到双栅型氧化物TFT2，另一方面，在数据线42上数据信号的控制下，双栅型氧化物TFT2输出电流信号，并在底电压端Vss输入电压的控制下，驱动OLED发光。

需要说明的是，栅线41可与多晶硅TFT的栅极13通过同一次构图工艺形成。数据线42可与多晶硅TFT的源极15和漏极16通过同一次构图工艺形成。

当多晶硅TFT1和双栅型氧化物TFT2设置于每个子像素中时，进一步的，如图7所示，阵列基板还包括设置于双栅型氧化物TFT的底栅极21与衬底10之间的多晶硅图案层26；多晶硅图案层26在衬底10上的正投影与双栅型氧化物TFT的底栅极21在衬底10上的正投影具有重叠区域；其中，多晶硅图案层26与多晶硅有源层11同步形成。

即，多晶硅图案层26与多晶硅有源层11构成如图8中的存储电容C。

本实用新型实施例中，通过同一次构图工艺形成多晶硅图案层26与多晶硅有源层11，不会导致构图工艺次数的增加。

当多晶硅TFT1和双栅型氧化物TFT2设置于每个子像素中时，进一步的，如图9所示，阵列基板还包括设置于对应每个多晶硅TFT1的区域，且设置于多晶硅有源层11靠近衬底10一侧的遮光层31；遮光层31在衬底10上的正投影覆盖多晶硅有源层11在衬底10上的正投影。

这样，可避免光射到多晶硅有源层11，而影响多晶硅TFT1的性能。

本实用新型实施例还提供一种显示面板，包括上述的阵列基板。

具体的，当该阵列基板为液晶显示装置用阵列基板时，该显示面板还包括对盒基板。对盒基板上可设置彩色滤光层、黑矩阵、公共电极等。当然，彩色滤光层、黑矩阵、公共电极等也可设置在阵列基板上。

当该阵列基板为OLED显示装置用阵列基板时，该显示面板还包括设置于OLED上方的封装基板。

本实用新型实施例提供的显示面板，具有与上述阵列基板相同的技术效果，在此不再赘述。

本实用新型实施例还提供一种阵列基板的制备方法，包括：在衬底10上形成位于每个子像素中的双栅型氧化物TFT2和显示用电极；双栅型氧化物TFT的漏极25与显示用电极电连接。在此基础上，所述方法还包括在衬底10上形成多晶硅TFT1。

其中，根据阵列基板的类型的不同，多晶硅TFT1的形成位置也不同。当该阵列基板为用于液晶显示装置的阵列基板时，由于每个子像素中仅需形成双栅型氧化物TFT2起开关作用即可，因此，多晶硅TFT1可形成于衬底10的周边区域4。此处需要说明的是，本领域技术人员应该知道，当周边区域4存在TFT时，这些TFT构成驱动电路。基于此，当多晶硅TFT形成于衬底10的周边区域4时，并不限于驱动电路中的所有TFT都为多晶硅TFT1，可根据多晶硅TFT1的优点，使驱动电路中的部分或全部TFT形成为多晶硅TFT1。其中，当驱动电路中的部分TFT为多晶硅TFT1时，其余部分的TFT的类型并不限定，例如可以是双栅型氧化物TFT2等。

当该阵列基板为用于OLED显示装置的阵列基板时，由于每个子像素中除与显示用电极连接且起驱动作用的双栅型氧化物TFT2外，还包括至少一个起开关作用的TFT，基于此，可使每个子像素中部分或全部起开关作用的TFT形成为多晶硅TFT1。其中，当使每个子像素中部分起开关作用的TFT形成为多晶硅TFT1，其余部分的TFT的类型并不限定，例如可以是双栅型氧化物TFT2等。

当然，当该阵列基板为用于OLED显示装置的阵列基板，且在该阵列基板的周边区域4存在由TFT构成的驱动电路时，可使多晶硅TFT1形成于衬底10的周边区域4，具体可根据多晶硅TFT1的优点，使驱动电路中的部分或全部TFT形成为多晶硅TFT1。在此情况下，对于每个子像素中除与显示用电极连接且起驱动作用的双栅型氧化物TFT2外，其他起开关作用的TFT，可为多晶硅TFT1，也可为双栅型氧化物TFT2。

本实用新型实施例提供一种阵列基板的制备方法，由于双栅型氧化物TFT起开关作用时，具有较快的切换速度，起驱动作用时，具有高开态电流、低漏电流以及稳定的阈值电压，因此，通过将双栅型氧化物TFT形成在每个子像素中并使其漏极与显示用电极电连接，不管双栅型氧化物TFT起开关作用还是驱动作用，均具有良好的性能。在此基础上，通过在阵列基板上还形成多晶硅TFT，不管是该多晶硅TFT设置于子像素中并起开关作用，还是形成于周边区域4，都可规避其漏电流大而影响暗态显示的问题，而且还可获得快的切换速度或高的驱动电流。

优选的，形成多晶硅TFT1和双栅型氧化物TFT2，如图10所示，包括如下步骤：

S10、参考图2所示，在衬底10上通过一次构图工艺形成多晶硅有源层11，并在多晶硅有源层11上形成栅绝缘层12，栅绝缘层12平铺于衬底10上。

其中，形成多晶硅有源层11例如为：采用等离子增强化学气相沉积法(PlasmaEnhanced Chemical Vapor Deposition，简称PECVD)在衬底10上沉积一层非晶硅薄膜，采用高温烤箱对非晶硅层进行脱氢工艺处理，以防止在晶化过程中出现氢爆现象以及降低晶化后薄膜内部的缺陷态密度作用。脱氢工艺完成后，进行低温多晶硅(LowTemperaturePoly-Silicon，LTPS)工艺过程，采用激光退火工艺(ELA)、金属诱导结晶工艺(MIC)、固相结晶工艺(SPC)等结晶化手段对非晶硅薄膜进行结晶化处理，形成多晶硅薄膜。之后，对多晶硅薄膜进行构图工艺，形成多晶硅有源层11。

在此基础上，可根据对多晶硅TFT1性能的需求，对多晶硅有源层11进行掺杂，以调节多晶硅TFT1的阈值电压。

S11、参考图2所示，在形成有栅绝缘层12的衬底10上，通过一次构图工艺形成多晶硅TFT的栅极13以及双栅型氧化物TFT的底栅极21，并形成第一子层间绝缘层141，第一子层间绝缘层141平铺于衬底10上。

其中，在形成多晶硅TFT的栅极13后，可以其为阻挡，对多晶硅有源层11再进行掺杂，以提高多晶硅TFT的多晶硅有源层11中除与栅极13对应部分外的导电性，从而降低与源极15和漏极16的接触电阻。

S12、参考图2所示，在形成有第一子层间绝缘层141的衬底10上，通过一次构图工艺形成位于底栅极21上方的氧化物半导体有源层22，并形成第二子层间绝缘层142，第二子层间绝缘层142平铺于衬底10上。

S13、参考图2所示，对第一子层间绝缘层141、第二子层间绝缘142和栅绝缘层12进行一次构图工艺，至少形成露出多晶硅有源层11的第一过孔、以及露出氧化物半导体有源层22的第二过孔。

S14、参考图2所示，在对第一子层间绝缘层141、第二子层间绝缘142和栅绝缘层12进行刻蚀后，通过一次构图工艺形成多晶硅TFT的源极15和漏极16、双栅型氧化物TFT的顶栅极23、源极24和漏极25；其中，多晶硅TFT的源极15和漏极16通过第一过孔分别与多晶硅有源层11接触；双栅型氧化物TFT的源极24和漏极25通过第二过孔分别与氧化物半导体有源层22接触。

由上述过程可知，在基于制备多晶硅TFT1的构图工艺次数基础上，仅需增加制备形成氧化物半导体有源层22的一次构图工艺，即可在衬底10上形成多晶硅TFT1和双栅型氧化物TFT2。因而，虽然在阵列基板上形成了两种类型的TFT，但不会导致工艺的过于复杂。

其中，在双栅型氧化物TFT区域，相对使第一子层间绝缘层141和第二子层间绝缘层142均形成在底栅极21和氧化物半导体有源层22之间，导致底栅极21和氧化物半导体有源层22之间的距离太大，使双栅型氧化物TFT的驱动能力下降，本实用新型实施例由于仅是第一子层间绝缘层141形成于底栅极21和氧化物半导体有源层22之间，因而可避免出现由于底栅极21和氧化物半导体有源层22之间的距离太大而导致双栅型氧化物TFT的驱动能力下降的问题。另一方面，在双栅型氧化物TFT区域，由于第二层间绝缘层142相当于刻蚀阻挡层，因此，可避免在后续工艺中刻蚀形成位于氧化物半导体有源层22上方的金属电极时，对氧化物半导体有源层22造成的影响，可进一步保证阈值电压的稳定。再一方面，在双栅型氧化物TFT区域，由于第一子层间绝缘层141相当于双栅型氧化物TFT中的栅绝缘层，第二层间绝缘层142相当于双栅型氧化物TFT中的刻蚀阻挡层，可简化工艺，降低成本。

进一步可选的，多晶硅TFT1位于衬底10的周边区域4；双栅型氧化物TFT2位于衬底10上显示区域3的子像素中(如图4所示)。

基于此，在形成双栅型氧化物的底栅极21的同时，还形成与底栅极21电连接的栅线41。对第一子层间绝缘层141、第二子层间绝缘142和栅绝缘层12进行一次构图工艺，形成第一过孔和第二过孔的同时，还形成露出栅线41或底栅极21的第三过孔；双栅型氧化物TFT的顶栅极23通过第三过孔与栅线41或底栅极21电连接。在形成双栅型氧化物TFT的源极24和漏极25的同时，还形成与双栅型氧化物TFT的源极24电连接的数据线42。

其中，所述显示用电极为像素电极。

即，双栅型氧化物TFT2设置于每个子像素中，起开关作用。双栅型氧化物TFT的底栅极21和顶栅极23与栅线41电连接，双栅型氧化物TFT的源极24与数据线42电连接，双栅型氧化物TFT的漏极与像素电极51电连接。多晶硅TFT1设置于周边区域4的驱动电路中，起开关或驱动作用。

可选的，参考图5所示，多晶硅TFT1和双栅型氧化物TFT2均位于衬底10上显示区域3的子像素中。

基于此，在形成多晶硅TFT的栅极13的同时，还形成与多晶硅TFT的栅极13电连接的栅线41。在形成多晶硅TFT的源极15和漏极16的同时，还形成与多晶硅TFT的源极15电连接的数据线42。对第一子层间绝缘层141、第二子层间绝缘142和栅绝缘层12进行一次构图工艺，形成第一过孔和第二过孔的同时，还形成露出底栅极21的第四过孔和第五过孔；多晶硅TFT的漏极16通过第四过孔与底栅极21电连接(参考图6所示)，双栅型氧化物TFT的顶栅极23通过第五过孔与底栅极21电连接。

其中，所述显示用电极为阳极。

即，多晶硅TFT1设置于每个子像素中，起开关作用。双栅型氧化物TFT2设置于每个子像素中，起驱动作用。多晶硅TFT的栅极13与栅线41电连接，多晶硅TFT的源极15与数据线42电连接，多晶硅TFT的漏极16与双栅型氧化物TFT的底栅极21和顶栅极23电连接。

当多晶硅TFT1和双栅型氧化物TFT2位于每个子像素中时，进一步的，参考图7所示，在形成多晶硅有源层11的同时，还形成位于双栅型氧化物TFT的底栅极21与衬底10之间的多晶硅图案层26；多晶硅图案层26在衬底10上的正投影与底栅极21在衬底10上的正投影具有重叠区域。

即，多晶硅图案层26与多晶硅有源层11构成如图8中的存储电容C。

本实用新型实施例中，通过同一次构图工艺形成多晶硅图案层26与多晶硅有源层11，不会导致构图工艺次数的增加。

当多晶硅TFT1和双栅型氧化物TFT2位于每个子像素中时，进一步的，如图9所示，阵列基板还包括形成对应每个多晶硅TFT1的区域，且位于多晶硅有源层11靠近衬底10一侧的遮光层31；遮光层31在衬底10上的正投影覆盖多晶硅有源层11在衬底10上的正投影。

这样，可避免光射到多晶硅有源层11，而影响多晶硅TFT1的性能。

基于上述，优选的，如图3、图6、图7以及图9所示，所述方法还包括形成覆盖衬底10的缓冲层30；双栅型氧化物TFT2和多晶硅TFT1均位于缓冲层30远离衬底10的一侧。

本实用新型实施例中，通过形成缓冲层30，可阻挡衬底10中所含的杂质扩散进入多晶硅有源层11中，对多晶硅TFT1的性能造成影响。

以上所述，仅为本实用新型的具体实施方式，但本实用新型的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本实用新型揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本实用新型的保护范围之内。因此，本实用新型的保护范围应以所述权利要求的保护范围为准。

Claims (10)

1.一种阵列基板，其特征在于，包括衬底、设置于所述衬底上每个子像素中的双栅型氧化物TFT和显示用电极；所述双栅型氧化物TFT的漏极与所述显示用电极电连接；

还包括设置于所述衬底上的多晶硅TFT。

2.根据权利要求1所述的阵列基板，其特征在于，所述多晶硅TFT包括依次设置于所述衬底上的多晶硅有源层、栅绝缘层、栅极、层间绝缘层、源极和漏极；所述多晶硅TFT的源极和所述漏极通过设置于所述栅绝缘层和所述层间绝缘层的第一过孔，与所述多晶硅有源层接触；

所述双栅型氧化物TFT的底栅极与所述多晶硅TFT的栅极同步形成。

3.根据权利要求2所述的阵列基板，其特征在于，所述层间绝缘层包括第一子层间绝缘层和第二子层间绝缘层，所述第二子层间绝缘层设置于所述第一子层间绝缘层远离所述衬底的一侧；

所述第一子层间绝缘层和所述第二子层间绝缘层还覆盖所述底栅极；

所述双栅型氧化物TFT的氧化物半导体有源层设置于所述第一子层间绝缘层和所述第二子层间绝缘层之间。

4.根据权利要求3所述的阵列基板，其特征在于，所述双栅型氧化物TFT的顶栅极、源极和漏极设置于所述氧化物半导体有源层远离所述衬底的一侧；所述双栅型氧化物TFT的源极和漏极通过设置于所述第二子层间绝缘层上的第二过孔，与所述氧化物半导体有源层接触；

所述多晶硅TFT的源极和漏极以及所述双栅型氧化物TFT的顶栅极、源极和漏极同步形成。

5.根据权利要求1所述的阵列基板，其特征在于，还包括覆盖所述衬底的缓冲层；

所述双栅型氧化物TFT和所述多晶硅TFT均设置于所述缓冲层远离所述衬底的一侧。

6.根据权利要求1-5任一项所述的阵列基板，其特征在于，所述衬底包括显示区域和周边区域；所述多晶硅TFT设置于所述周边区域；

所述双栅型氧化物TFT的底栅极和顶栅极与栅线电连接，所述双栅型氧化物TFT的源极与数据线电连接；

所述显示用电极为像素电极。

7.根据权利要求1-5任一项所述的阵列基板，其特征在于，所述衬底包括显示区域，所述多晶硅TFT和所述双栅型氧化物TFT设置于所述显示区域的每个子像素中；

所述显示用电极为阳极。

8.根据权利要求7所述的阵列基板，其特征在于，所述多晶硅TFT的栅极与栅线电连接，所述多晶硅TFT的源极与数据线电连接，所述多晶硅TFT的漏极与所述双栅型氧化物TFT的底栅极和顶栅极电连接。

9.根据权利要求7所述的阵列基板，其特征在于，还包括设置于底栅极与所述衬底之间的多晶硅图案层；

所述多晶硅图案层在所述衬底上的正投影与所述底栅极在所述衬底上的正投影具有重叠区域；

其中，所述多晶硅图案层与所述多晶硅TFT的多晶硅有源层同步形成。

10.一种显示面板，包括权利要求1-9任一项所述的阵列基板。