CN107017287A - 薄膜晶体管、显示装置及薄膜晶体管的制造方法 - Google Patents

薄膜晶体管、显示装置及薄膜晶体管的制造方法 Download PDF

Info

Publication number
CN107017287A
CN107017287A CN201610907445.7A CN201610907445A CN107017287A CN 107017287 A CN107017287 A CN 107017287A CN 201610907445 A CN201610907445 A CN 201610907445A CN 107017287 A CN107017287 A CN 107017287A
Authority
CN
China
Prior art keywords
gate insulating
insulating film
film
region
tft
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610907445.7A
Other languages
English (en)
Other versions
CN107017287B (zh
Inventor
田中淳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianma Microelectronics Co Ltd
Original Assignee
NLT Technologeies Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NLT Technologeies Ltd filed Critical NLT Technologeies Ltd
Publication of CN107017287A publication Critical patent/CN107017287A/zh
Application granted granted Critical
Publication of CN107017287B publication Critical patent/CN107017287B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials

Abstract

本发明涉及薄膜晶体管、显示装置及薄膜晶体管的制造方法。本发明提供一种具有低寄生电容和高可靠性的氧化物半导体薄膜晶体管。薄膜晶体管包括：基板；包括沟道区域、源极区域及漏极区域的氧化物半导体层；栅极绝缘膜；以及栅极电极。所述栅极绝缘膜包括一层或两层，栅极绝缘膜的至少一层是位于与所述源极电极及所述漏极电极分离的位置上的图案化栅极绝缘膜。所述图案化栅极绝缘膜的下表面在沟道长度方向上的长度比所述栅极电极的下表面在沟道长度方向上的长度长。所述图案化的栅极绝缘膜的下表面在沟道长度方向上的长度比所述沟道区域在沟道长度方向上的长度长。所述源极区域和所述漏极区域的氢浓度比所述沟道区域的氢浓度高。

Description

薄膜晶体管、显示装置及薄膜晶体管的制造方法
技术领域
本发明涉及薄膜晶体管、显示装置及薄膜晶体管的制造方法。
背景技术
使用以铟-镓-锌氧化物(以下，称作InGaZnO)为代表的氧化物半导体的氧化物半导体薄膜晶体管与硅类半导体薄膜晶体管相比，能够在大面积上实现良好的电气特性。
在以下的说明中，在某些情况下，将薄膜晶体管简称为TFT。
氧化物半导体TFT已开始应用于液晶显示器及有机电致发光(EL)显示器。在以下的说明中，将液晶显示器简称为LCD。另外，将有机EL显示器简称为OLED。
近年来，主要使用底栅型TFT作为氧化物半导体TFT。当以高速驱动大型LCD或OLED时，自对准顶栅型TFT是有利的。在自对准顶栅型TFT中，在栅极电极和源极电极或漏极电极相互重叠的区域、以及栅极电极和源极区域或漏极区域相互重叠的区域中产生较小的寄生电容。
图27是示意性表示日本专利申请特开No.2007-220817公开的自对准顶栅型TFT的剖面图。自对准顶栅型TFT包括基板1、氧化物半导体层2、栅极绝缘膜3、栅极电极4、源极侧接触孔62、漏极侧接触孔63、源极电极72、漏极电极73以及层间绝缘膜5。氧化物半导体层2包括沟道区域21、源极区域22及漏极区域23。
日本专利申请特开No.2007-220817利用氢用作供体并且电阻可变的氧化物半导体的性质。即，将包含少量的氢的氮化硅膜用作栅极绝缘膜3来减小沟道区域21中的氢的量。因此，维持沟道区域21的高电阻。将包含大量的氢的氮化硅膜用作层间绝缘膜5以使大量的氢向源极区域22和漏极区域23扩散。由此，减小源极区域22和漏极区域23的电阻。
日本专利申请特开No.2012-033836公开了栅极电极4具有抑制氢的扩散的功能并且当形成层间绝缘膜5时抑制氢向沟道区域21中扩散的顶栅型TFT。
在日本专利申请特开No.2007-220817和日本专利申请特开No.2012-033836中，栅极电极4和栅极绝缘膜3以相同的图案形成，使用该图案作为掩膜，使氢从层间绝缘膜5扩散，以形成源极区域22及漏极区域23。因此，当形成层间绝缘膜5时，沟道区域21和源极区域22之间的边界或者沟道区域21和漏极区域23之间的边界位于栅极电极4的端部的正下方。
为了减小寄生电容，需要尽可能地抑制氢从源极区域22及漏极区域23向沟道区域21的扩散。
H.Kitakado等的“Channel Shortening Phenomenon Due to Redox Reaction ina Lateral Direction on In-Ga-Zn-O Thin-Film Transistors(在In-Ga-Zn-O薄膜晶体管上由于横向的氧化还原反应引起的沟道缩短现象)”(Proceedings of the eighteenthinternational workshop on Active-Matrix flat panel displays and devices-TFTtechnologies and FPD materials)，2011，第29页公开了计算氢的扩散系数及其活性能量的方法。
基于氢从源极电极72及漏极电极73向作为氧化物半导体的InGaZnO层扩散由此扩展源极区域22及漏极区域23的模型，分别通过式(1)和式(2)计算氢的扩散系数和活性化能量。
[数学式1]
扩散系数D(@350℃)＝1.2×10-12cm-2s-1……(1)
活性化能量Ea＝0.66eV……(2)
如上所述，为了减小寄生电容，优选尽可能使氢沿水平方向扩散。因此，在低温下进行层间绝缘膜5的成膜及其后的退火工序。其结果，难以确保TFT的可靠性。其原因是，通常，在低温下形成并在低温下进行退火的绝缘膜的电特性及膜质由于限制而容易劣化。
当将电特性劣化的绝缘膜用作层间绝缘膜5时，热载流子容易注入栅极电极4的漏极端。另外，绝缘膜的膜质劣化且非致密的绝缘膜容易包含水分。包含水分的绝缘膜容易极化，且抗碱金属污染较弱。因此，TFT特性容易转移，S值容易减小。在此，S值是当漏极电压恒定时使漏极电流变化1位的子阈值区域中的栅极电压值。
当为了提高TFT的可靠性而在高温下进行层间绝缘膜5的成膜及退火时，过量的氢从源极区域22及漏极区域23向沟道区域21沿水平方向扩散。其结果，栅极电极4和源极区域22之间重叠的面积或者栅极电极4和漏极区域23之间重叠的面积增加，由此寄生电容增加。
在严重的状况下，沟道区域21中的氢从栅极电极4及栅极绝缘膜3上的层间绝缘膜5经过栅极电极4及栅极绝缘膜3扩散。由此，沟道区域21中的载流子的数量增加，电阻值下降。其结果，沟道区域21和源极区域22或者沟道区域21和漏极区域23的电阻值之差减小，TFT的性能不充分。
发明内容
根据一个方面，本发明的目的是提供具有低寄生电容和高可靠性的氧化物半导体TFT。
根据本发明的一个方面，一种TFT，包括：绝缘基板；设置在所述基板上并且包括沟道区域、源极区域以及漏极区域的氧化物半导体层，所述源极区域以及漏极区域具有比沟道区域低的电阻；设置在所述氧化物半导体层上的栅极绝缘膜；设置在所述栅极绝缘膜上的栅极电极；设置在所述栅极电极、所述栅极绝缘膜以及所述氧化物半导体层上并且包含氢的层间绝缘膜；经由形成于所述层间绝缘膜中的接触孔电连接到所述源极区域的源极电极；以及经由形成于所述层间绝缘膜中的接触孔电连接到所述漏极区域的漏极电极。所述栅极绝缘膜包括一层或两层，栅极绝缘膜的至少一层是位于与所述源极电极和漏极电极分离的位置上的图案化的栅极绝缘膜。所述图案化的栅极绝缘膜的下表面在沟道长度方向上的长度比所述栅极电极的下表面在沟道长度方向上的长度长。所述图案化的栅极绝缘膜的下表面在沟道长度方向上的长度比所述沟道区域在沟道长度方向上的长度长。所述源极区域和所述漏极区域具有比沟道区域更大的氢浓度。
根据一个方面，能够提供具有低寄生电容和高可靠性的氧化物半导体TFT。
附图说明
图1是表示与退火前的源极区域或漏极区域的边缘的距离x和退火1小时后的沟道区域的氢浓度之间的关系的计算结果的图；
图2是示意性表示根据本发明的实施方式1的顶栅型氧化物半导体TFT的剖面图；
图3是示意性表示根据本发明的实施方式1的顶栅型氧化物半导体TFT的俯视图；
图4是示意性表示根据本发明的实施方式1的顶栅型氧化物半导体TFT的每一制造工序的剖面图；
图5是示意性表示根据本发明的实施方式1的顶栅型氧化物半导体TFT的每一制造工序的剖面图；
图6是示意性表示根据本发明的实施方式1的顶栅型氧化物半导体TFT的每一制造工序的剖面图；
图7是示意性表示根据本发明的实施方式1的顶栅型氧化物半导体TFT的每一制造工序的剖面图；
图8是示意性表示根据本发明的实施方式1的顶栅型氧化物半导体TFT的每一制造工序的剖面图；
图9是示意性表示根据本发明的实施方式1的顶栅型氧化物半导体TFT的每一制造工序的剖面图；
图10是示意性表示根据本发明的实施方式1的顶栅型氧化物半导体TFT的每一制造工序的剖面图；
图11是示意性表示根据本发明的实施方式2的顶栅型氧化物半导体TFT的剖面图；
图12是示意性表示根据本发明的实施方式2的顶栅型氧化物半导体TFT的俯视图；
图13是示意性表示根据本发明的实施方式2的顶栅型氧化物半导体TFT的每一制造工序的剖面图；
图14是示意性表示根据本发明的实施方式2的顶栅型氧化物半导体TFT的每一制造工序的剖面图；
图15是示意性表示根据本发明的实施方式2的顶栅型氧化物半导体TFT的每一制造工序的剖面图；
图16是示意性表示根据本发明的实施方式2的顶栅型氧化物半导体TFT的每一制造工序的剖面图；
图17是示意性表示根据本发明的实施方式2的顶栅型氧化物半导体TFT的每一制造工序的剖面图；
图18是示意性表示根据本发明的实施方式3的顶栅型氧化物半导体TFT的剖面图；
图19是示意性表示根据本发明的实施方式3的顶栅型氧化物半导体TFT的俯视图；
图20是示意性表示根据本发明的实施方式3的顶栅型氧化物半导体TFT的每一制造工序的剖面图；
图21是示意性表示根据本发明的实施方式3的顶栅型氧化物半导体TFT的每一制造工序的剖面图；
图22是示意性表示根据本发明的实施方式3的顶栅型氧化物半导体TFT的每一制造工序的剖面图；
图23是示意性表示根据本发明的实施方式3的顶栅型氧化物半导体TFT的每一制造工序的剖面图；
图24是示意性表示根据本发明的实施方式4的顶栅型氧化物半导体TFT的剖面图；
图25是包括外围电路的用作OLED显示器的显示装置的整体结构的图；
图26是表示像素PXLC的具体的电路结构的例子的图；
图27是示意性表示日本专利申请特开No.2007-220817中公开的自对准顶栅型TFT的剖面图；
图28是示意性表示根据本发明的变型例1的顶栅型氧化物半导体TFT的剖面图；
图29是示意性表示根据本发明的变型例1的顶栅型氧化物半导体TFT的俯视图；
图30是示意性表示根据本发明的变型例1的顶栅型氧化物半导体TFT的每一制造工序的剖面图；
图31是示意性表示根据本发明的变型例1的顶栅型氧化物半导体TFT的每一制造工序的剖面图；
图32是示意性表示根据本发明的变型例1的顶栅型氧化物半导体TFT的每一制造工序的剖面图；
图33是示意性表示根据本发明的变型例2的顶栅型氧化物半导体TFT的剖面图；
图34是示意性表示根据本发明的变型例2的顶栅型氧化物半导体TFT的俯视图；
图35是示意性表示根据本发明的变型例2的顶栅型氧化物半导体TFT的每一制造工序的剖面图；
图36是示意性表示根据本发明的变型例2的顶栅型氧化物半导体TFT的每一制造工序的剖面图；
图37是示意性表示根据本发明的变型例2的顶栅型氧化物半导体TFT的每一制造工序的剖面图；
图38是示意性表示根据本发明的变型例3的顶栅型氧化物半导体TFT的剖面图；以及
图39是示意性表示根据本发明的变型例3的顶栅型氧化物半导体TFT的俯视图。
具体实施方式
[实施方式1]
在说明书和权利要求中，为了说明各元件之间的关系并防止各元件之间的混淆，赋予“第一”、“第二”和“第三”等的顺序编号。因此，顺序编号不限制元件的数量。
首先，对氧化物半导体的特性进行说明。表1表示氧化物半导体的电阻和氢浓度。
[表1]
成膜前的列表示InGaZnO层的电阻值和氢浓度。SiO2的列表示当在InGaZnO层上形成100纳米厚度的氧化硅膜时InGaZnO层的电阻及氢浓度。Al2O3的列表示在InGaZnO层上形成50纳米厚度的氧化铝膜时的InGaZnO层的电阻及氢浓度。SiO2/Al2O3的列表示当在InGaZnO层上形成50纳米厚度的氧化铝膜并在氧化铝膜上形成100纳米厚度的氧化硅膜时InGaZnO层的电阻和氢浓度。
氧化硅膜使用等离子体增强化学气相沉积法形成。在下面的说明中，将等离子体增强化学气相沉积法简称为PECVD。氧化硅膜通过在300℃的腔室内使正硅酸乙酯和氧气放电而形成。在下面的说明中，将正硅酸乙酯简称为TEOS。
氧化铝膜使用原子层沉积法形成。在下面的说明中，将原子层沉积法简称为ALD。氧化铝膜通过向300℃的温度的腔室内交替地供给三甲基铝和臭氧气体而形成。在下面的说明中，将三甲基铝简称为TMA。
氢浓度通过二次离子质谱法来分析。在下面的说明中，将二次离子质谱法简称为SIMS。
如表1所示，当在InGaZnO层上通过PECVD形成氧化硅膜时，InGaZnO层的电阻从4.5×107Ω·cm减小到4.5×10-3Ω·cm，InGaZnO层的氢浓度从2×1020cm-3增加到4×1020cm-3。
当在InGaZnO层上通过ALD形成氧化铝膜时，InGaZnO层的电阻及氢浓度与成膜前大致相同。即使在InGaZnO层上通过ALD形成氧化铝膜并且在氧化铝膜上通过PECVD形成氧化硅膜，InGaZnO层的电阻及氢浓度也大致等于成膜前的电阻和氢浓度。
氧化硅膜的氢浓度是5×1021cm-3。氧化铝膜的氢浓度是2×1021cm-3。由该结果可知如下情况。
当在InGaZnO层上通过PECVD形成100nm的氧化硅膜时，氢扩散并且电阻减小。当在InGaZnO层上通过ALD形成50nm厚的氧化铝膜时，虽然氧化铝膜包含氢，但是抑制氢向InGaZnO的扩散。因此，能够维持InGaZnO层的高电阻状态。即使在氧化铝膜上通过PECVD进一步形成氧化硅膜，能够抑制氢向InGaZnO层的扩散，并且能够维持InGaZnO层的高电阻。
因此，当将通过PECVD形成的氧化硅膜用作层间绝缘膜5时，使氢向源极区域22及漏极区域23扩散并且能够减小InGaZnO层的电阻。当将通过ALD形成的氧化铝膜用作栅极绝缘膜3时，抑制氢向沟道区域21的扩散，并且能够维持InGaZnO层的高电阻。
可认为以上的现象是由形成氧化硅膜和氧化铝膜的材料之间的差异以及成膜方法之间的差异引起的。当使用PECVD时，在成膜室的气相中，氢以各种自由基和离子存在，离子通过等离子的鞘层电场加速并到达InGaZnO层。当使用ALD时，在成膜室的气相中氢以甲烷(CH4)或水(H2O)的形式存在。因此，几乎不存在离子，并且也不产生鞘层电场。因此，离子不到达InGaZnO层。因此，例如，除氧化铝膜以外，当氧化硅膜、氧化铪膜、氧化锆膜、氧化钇膜、氧化镧膜、氧化钽膜通过ALD形成时，可考虑获得与通过ALD形成的氧化铝膜相同的特性。
接下来，对由退火引起的氢沿着水平方向的扩散进行说明。在H.Kitakado等的“Channel Shortening Phenomenon Due to Redox Reaction in a Lateral Directionon In-Ga-Zn-O Thin-Film Transistors(在In-Ga-Zn-O薄膜晶体管上由于横向的氧化还原反应引起的沟道缩短现象)”(Proceedings of the eighteenth internationalworkshop on Active-Matrix flat panel displays and devices-TFT technologiesand FPD materials)，2011，第29页中公开了350℃下的扩散系数和活性化能量。可使用扩散系数和阿伦尼斯方程式如式(3)所示计算温度和扩散系数之间的关系。
[数学式2]
D(T)是温度T下的扩散系数，D0是扩散系数前因子，Ea是活性化能量，k是玻尔兹曼常数。
使用扩散系数和互补误差函数，如式(4)所示，计算距离源极区域22或漏极区域23的边缘的距离x以及退火后的沟道区域21中的氢浓度之间的关系。
[数学式3]
在式(4)中，x是从源极区域22或漏极区域23的边缘到沟道区域21的距离，t是退火开始后经过的时间，C(x，t)是距离x和时间t下的氢浓度。C0是沟道区域21和源极区域22之间的界面或者沟道区域21和漏极区域23之间的界面的氢浓度，erfc是互补误差函数。
图1是表示退火前距离源极区域22的边缘或者距离漏极区域23的边缘的距离x与退火1小时之后的沟道区域21的氢浓度之间的关系的计算结果的图。
图1是表示使用互补误差函数以及基于式(3)在200℃到450℃的温度下计算出的扩散系数计算出的结果的图。在图1中，横轴是退火前源极区域22或漏极区域23的边缘到沟道区域21的距离x。另外，x＝0表示退火前沟道区域21和源极区域22之间的边界或者沟道区域21和漏极区域23之间的边界。x＞0表示沟道区域21。纵轴是退火后的氢浓度。在图1中，圆圈表示在200℃进行退火的情况。三角形表示在300℃进行退火的情况。矩形表示在350℃进行退火的情况。菱形表示在400℃进行退火的情况。星号表示在450℃进行退火的情况。
从表1可知，退火前的沟道区域21的氢浓度为2×1020cm-3，退火前的源极区域22及漏极区域23的氢浓度为4×1020cm-3。另外，沟道区域21和源极区域22之间的边界或者沟道区域21和漏极区域23之间的边界的氢浓度设为上述值之间的中间值3×1020cm-3。假定源极区域22及漏极区域23的氢浓度在退火过程中保持不变。
从图1可知，通过退火，氢扩散，并且能够估计沟道区域21和源极区域22之间的边界或者沟道区域21和漏极区域23之间的边界的移动距离。例如，当退火温度从200℃升高到400℃时，由于氢的扩散，沟道区域21和源极区域22之间的边界或者沟道区域21和漏极区域23之间的边界的位置的移动距离从大约0.05微米变化到大约0.5微米。当形成层间绝缘膜5时，使源极区域22和漏极区域23的边缘与栅极电极4的端部分离移动距离。因此，抑制过量的氢向栅极电极4下方的扩散，并且能够抑制寄生电容的增大。此外，400℃是获得具有良好的电气特性及高密度的层间绝缘膜5的优选的退火温度。
接下来，对根据本发明的实施方式1的顶栅型氧化物半导体TFT进行说明。图2是示意性表示根据本发明的实施方式1的顶栅型氧化物半导体TFT的剖面图。图3是示意性表示根据本发明的实施方式1的顶栅型氧化物半导体TFT的俯视图。在图2和图3中，使用双向箭头表示沟道长度方向。在以下的说明中，与图2中的方向相同的方向是剖面图中的沟道长度方向、以及与图3中的方向相同的方向是俯视图中的沟道长度方向。
在根据实施方式1的顶栅型氧化物半导体TFT中，在玻璃基板等绝缘性基板1上形成由氧化铟、氧化镓、氧化锌、氧化锡或氧化铝等金属氧化物形成的氧化物半导体层2。源极区域22和漏极区域23在它们之间夹着沟道区域21形成于氧化物半导体层2上。由于将在下面说明的层间绝缘膜5的成膜以及由于退火引起的氢的扩散，该源极区域22及漏极区域23具有比沟道区域21高的氢浓度以及比沟道区域21低的电阻。
在氧化物半导体层2上，以岛状形成栅极绝缘膜3，栅极绝缘膜3为诸如氧化硅膜、氧化铝膜、氧化铪膜、氧化锆膜、氧化钇膜、氧化镧膜或氧化钽膜等的单层膜或者是其层叠膜并具有单一形状。栅极绝缘膜3形成为其在沟道长度方向上的长度比将在下面说明的栅极电极4在沟道长度方向上的宽度长，且比沟道区域21在沟道长度方向上的宽度长。换言之，栅极绝缘膜3图案化为一个形状，栅极绝缘膜中的具有最小尺寸的栅极绝缘膜3、即最小栅极绝缘膜设置为其在沟道长度方向上的长度比栅极电极4在沟道长度方向上的宽度长，并且比沟道区域21在沟道长度方向上的宽度长。
在栅极绝缘膜3上形成栅极电极4，栅极电极4是由钼、钽、铌、铬、钨、铝或钛构成的单层膜、其层叠膜、或者由它们的合金构成的金属膜。栅极电极4形成为其宽度比栅极绝缘膜3的宽度窄，其在沟道长度方向上的长度比栅极绝缘膜3的长度短。
在氧化物半导体层2、栅极绝缘膜3、栅极电极4上形成层间绝缘膜5，层间绝缘膜5例如为氧化硅膜、氮化硅膜或氧氮化硅膜等。层间绝缘膜5由于由包含氢的原料构成，因此在层间绝缘膜5中包含氢。当层间绝缘膜5成膜时，使用栅极绝缘膜3作为掩膜使氢扩散。因此，在栅极绝缘膜3被去除的位置上形成源极区域22或漏极区域23。在氢的扩散被抑制的栅极绝缘膜3下在层间绝缘膜的一部分上形成沟道区域21。即，沟道区域21、源极区域22、漏极区域23相对于栅极绝缘膜3以自对准的方式形成。
栅极绝缘膜3形成为其在沟道长度方向上的长度比栅极电极4的长度长。因此，当层间绝缘膜5成膜时，在与栅极电极4分离的位置上形成沟道区域21和源极区域22之间的边界以及沟道区域21和漏极区域23之间的边界。因此，能够将氢的扩散距离确保至栅极电极4之下，并且能够抑制过多量的氢扩散到栅极电极4之下。其结果，减小栅极电极4和源极区域22之间的重叠区域或者栅极电极4和漏极区域23之间的重叠区域，并且能够减小寄生电容。
由于能够确保栅极电极4之下的氢的扩散距离，因此能够进行层间绝缘膜5的高温成膜和高温退火。因此，能够改善层间绝缘膜5的电气特性及膜质，获得可靠性高的TFT。
在层间绝缘膜5中形成到达源极区域22的源极侧接触孔62、以及到达漏极区域23的漏极侧接触孔63。在层间绝缘膜5上以及源极侧接触孔62及漏极侧接触孔63内分别形成源极电极72和漏极电极73，源极电极72和漏极电极73分别是由钼、钽、铌、铬、钨、铝、或钛构成的单层膜、其层叠膜、或者由其合金构成的金属膜。源极电极72和漏极电极73分别电连接到源极区域22及漏极区域23。
在图2及图3所示的TFT中，在层间绝缘膜5成膜时，使用图案化的栅极绝缘膜3(图案化的栅极绝缘膜)作为掩膜使氢扩散，源极区域22及漏极区域23以自对准的方式形成。之后，通过退火，使氢从源极区域22及漏极区域23沿水平方向扩散。因此，从源极区域22侧的栅极绝缘膜3的端部到源极区域22和沟道区域21之间的边界的距离82基本上等于从漏极区域23侧的栅极绝缘膜3的端部到漏极区域23和沟道区域21之间的边界的距离83。术语“基本上等于”表示在大约0.2μm左右的范围。其原因如下。当如图1所示沟道区域21和源极区域22之间的界面或者沟道区域21和漏极区域23之间的界面的氢浓度C0的变动为10％时，氢向沟道区域21的扩散距离的变动为0.2μm。然而，如图1所示，当温度变动为10℃时，扩散距离的变动为0.05μm。
当去除栅极绝缘膜3时，沟道区域21和源极区域22之间的边界以及沟道区域21和漏极区域23之间的边界暴露于干蚀刻或湿蚀刻。由于由退火引起的氢的扩散，沟道区域21和源极区域22之间的边界以及沟道区域21和漏极区域23之间的边界移动到栅极绝缘膜3之下。因此，能够进一步提高热载流子耐性以及TFT的可靠性。
由于由退火引起的氢的扩散，在栅极电极4下形成沟道区域21和源极区域22之间的边界以及沟道区域21和漏极区域23之间的边界。因此，TFT具有单漏极结构，并且能够获得高导通电流。
栅极电极4下氢的扩散距离需要包括栅极电极4与沟道区域21、源极区域22以及漏极区域23之间的位置偏差。其中，沟道区域21、源极区域22、漏极区域23通过层间绝缘膜5的成膜以及之后的退火处理，与栅极绝缘膜3自对准而形成。因此，如图2及图3所示，当栅极电极4也与栅极绝缘膜3自对准而形成时，能够减小栅极电极4与沟道区域21、源极区域22以及漏极区域23之间的位置偏差。其结果，能够均匀地制作栅极电极4与源极区域22以及漏极区域23之间的重叠面积小的TFT。当栅极电极4也与栅极绝缘膜3自对准而形成时，从源极区域22侧的栅极电极4的端部到源极区域22侧的栅极绝缘膜3的端部的距离84基本上等于从漏极区域23侧的栅极电极4的端部到漏极区域23侧的栅极绝缘膜3的端部的距离85。
根据上述的结构，能够获得寄生电容小且可靠性高的顶栅型氧化物半导体TFT。
接下来，对根据本实施方式的TFT的制造方法进行说明。图4至图10是示意性表示根据本发明的实施方式1的顶栅型氧化物半导体TFT的各制造工序的剖面图。
对图4进行说明。具有50nm厚的无定形InGaZnO层在玻璃基板1上形成为氧化物半导体层2。在氧化物半导体层2上，通过光刻工序形成岛状的抗蚀剂图案。沿抗蚀剂图案进行蚀刻。进行抗蚀剂剥离工序从而在氧化物半导体层2上形成岛状图案。
然而，除玻璃基板以外，还可使用塑料基板等绝缘性基板作为基板1。另外，氧化物半导体层2除InGaZnO以外，还可由包括氧化铟、氧化镓、氧化锌、氧化锡、氧化铝等金属氧化物的氧化物半导体构成。可使用无定形氧化物半导体、结晶性氧化物半导体中的任一种。无定形InGaZnO层的膜厚优选在10～200nm的范围。
对图5进行说明。如图5所示，通过ALD，将50nm厚的氧化铝膜形成为栅极绝缘膜3。栅极绝缘膜3除氧化铝膜以外，还可以是氧化硅膜、氧化铪膜、氧化锆膜、氧化钇膜、氧化镧膜、或氧化钽膜等的单层膜、或其层叠膜。当包括大于或等于50nm的厚度的氧化铝膜、氧化铪膜、氧化锆膜、氧化钇膜、氧化镧膜、或氧化钽膜时，能够在层间绝缘膜5成膜时特别抑制氢的扩散。作为栅极绝缘膜3的成膜方法，可选择PECVD、溅射或ALD。在氢向氧化物半导体层2的扩散以及由离子冲击引起的损害的方面，优选使用ALD形成栅极绝缘膜3。
作为栅极电极4，在栅极绝缘膜3上通过溅射形成厚度为100nm的钼膜。作为栅极电极4，除钼膜以外，可使用钽、铌、铬、钨、铝或钛构成的单层膜、其层叠膜、以及其合金构成的金属膜。栅极电极4的膜厚优选在50～500nm的范围。
如图6所示，进行光刻工序以形成岛状的抗蚀剂图案41。沿抗蚀剂图案41进行蚀刻，以形成栅极电极4和栅极绝缘膜3。
如图7所示，进行灰化从而将抗蚀剂图案41的宽度在一侧减小0.5μm，由此形成抗蚀剂图案42。沿抗蚀剂图案42蚀刻栅极电极4。抗蚀剂图案42可通过将抗蚀剂图案41的宽度减小与由下述的层间绝缘膜5的成膜及其后的退火引起的氢的扩散距离相对应的值来形成。
如图8所示，通过抗蚀剂剥离工序去除抗蚀剂图案42。以这种方式，将栅极绝缘膜3形成为具有单一形状的图案化栅极绝缘膜。栅极绝缘膜3在沟道长度方向上的长度比栅极电极4在沟道长度方向上的宽度长。
在图6至图8的工序中，栅极电极4和栅极绝缘膜3通过自对准而形成。因此，通过灰化减小抗蚀剂图案41的宽度以形成抗蚀剂图案42。当采用该工序时，源极区域22侧的栅极电极4的端部到源极区域22侧的栅极绝缘膜3的端部的距离84基本上等于漏极区域23侧的栅极电极4的端部至漏极区域23侧的栅极绝缘膜3的端部的距离85。抗蚀剂图案41和抗蚀剂图案42可通过光刻工序分别形成。
如图9所示，作为层间绝缘膜5，通过PECVD形成具有300nm厚的氧化硅膜。作为层间绝缘膜5，除氧化硅膜以外，还可使用氮化硅膜或氧氮化硅膜等。层间绝缘膜5可使用PECVD或ALD形成。层间绝缘膜5由包含氢的原料构成。因此，层间绝缘膜5包含氢。当层间绝缘膜5成膜时，使氢向氧化物半导体层2的未被栅极绝缘膜3覆盖的部分扩散，以形成源极区域22及漏极区域23。因此，源极区域22及漏极区域23具有比沟道区域21更高的氢浓度。可认为，氢浓度之差如表1所示，为2×1020cm-3。此时，沟道区域21与源极区域22以及沟道区域21与漏极区域23之间的层电阻差异是10位。因此能够充分地获得良好的TFT特性。因此，优选地，源极区域22及漏极区域23的氢浓度等于或大于沟道区域21的氢浓度达到大于或等于2×1020cm-3。
使用与栅极电极4在沟道长度方向的宽度相比沟道长度方向上更长的栅极绝缘膜3作为掩膜，使氢向氧化物半导体层2扩散，因此沟道区域21和源极区域22之间的边界以及沟道区域21和漏极区域23之间的边界形成为与栅极电极4分离。因此，能够确保氢在栅极电极4下的扩散距离。能够在300℃或更高的高温下形成层间绝缘膜5。因此，容易获得电气特性良好且高密度的层间绝缘膜5。
对图10进行说明。经过接触孔光刻工序、接触孔蚀刻工序、抗蚀剂剥离工序来形成源极侧接触孔62及漏极侧接触孔63。作为源极电极72及漏极电极73用的金属膜，形成100nm厚的钼膜和200nm厚的铝膜的层叠膜。进行源极电极72及漏极电极73用的光刻工序、源极电极72及漏极电极73用的蚀刻工序、以及抗蚀剂剥离工序，以形成源极电极72及漏极电极73。作为源极电极72及漏极电极73，除钼膜和铝膜以外，还可使用钽、铌、铬、钨或钛构成的单层膜、它们的层叠膜、或它们的合金构成的金属膜。源极电极72及漏极电极73的膜厚优选在100～500nm的范围。
在400℃进行1小时的退火，从而使氢从源极区域22及漏极区域23沿水平方向扩散。由于氢的扩散，使沟道区域21和源极区域22之间的边界以及沟道区域21和漏极区域23之间的边界移动至栅极绝缘膜3和栅极电极4之下。通过以上的工序，获得图2及图3所示的顶栅型氧化物半导体TFT。为了提高层间绝缘膜5的电气特性和膜质，退火温度优选大于或等于300℃。
在本实施方式中，在形成层间绝缘膜5的工序中，使用比栅极电极4厚的栅极绝缘膜3作为掩膜，使氢向氧化物半导体层2扩散。沟道区域21和源极区域22之间的边界以及沟道区域21和漏极区域23之间的边界形成为与栅极电极4分离。因此，能够确保氢在栅极电极4下的扩散距离，并且能够抑制过多量的氢向栅极电极4下扩散。其结果，能够减小栅极电极4和源极区域22之间重叠的面积或者栅极电极4和漏极区域23之间重叠的面积，并且能够减小寄生电容。
如上所述，图2及图3中所示的TFT的层间绝缘膜5具有良好的电气特性和高密度，因此能够提高TFT的可靠性。
接下来，说明根据本发明的变型例1的顶栅型氧化物半导体TFT。图28及图29分别是示意性表示根据本发明的变型例1的顶栅型氧化物半导体TFT的剖面图和俯视图。除栅极电极及栅极绝缘膜以外，本变型例具有与实施方式1相同的结构。本变型例的作用及效果与实施方式1的作用和效果相同。因此，主要说明栅极电极及栅极绝缘膜的差异，其他的结构不再重复。
如图28所示，在氧化物半导体层2上，以岛状形成栅极绝缘膜3，栅极绝缘膜3为氧化硅膜、氧化铝膜、氧化铪膜、氧化锆膜、氧化钇膜、氧化镧膜或氧化钽膜等的单层膜、或者它们的层叠膜并具有单一形状。另外，栅极绝缘膜3具有正锥剖面。正锥形状是指宽度从与基板1接触的面向上减小的斜坡形状。另外，栅极绝缘膜3形成为与氧化物半导体层2接触的界面在沟道长度方向上的长度87比与下述的栅极电极4接触的界面在沟道长度方向上的长度86长。沟道长度方向上的长度87比沟道区域21在沟道长度方向上的宽度长。
在栅极绝缘膜3上形成栅极电极4，栅极电极4是由钼、钽、铌、铬、钨、铝、或钛构成的单层膜、它们的层叠膜、或者由它们的合金构成的金属膜。栅极电极4具有正锥剖面。栅极电极4形成为其宽度比栅极绝缘膜3的宽度窄。即，栅极电极4在沟道长度方向上的长度比与栅极绝缘膜3接触的界面在沟道长度方向上的长度86短。在本变型例中，栅极绝缘膜3及栅极电极4具有正锥剖面。因此，难以统一确定源极区域侧的栅极电极的端部到源极区域侧的栅极绝缘膜的端部的距离、以及漏极区域侧的栅极电极的端部到漏极区域侧的栅极绝缘膜的端部的距离，因此在图中未示出距离84及距离85。
其他的结构与实施方式1的结构相同，因此，能够获得具有低寄生电容和高可靠性的顶栅型氧化物半导体TFT。
接下来，说明根据本发明的变型例1的TFT的制造方法。图30至图32是示意性表示根据本发明的变型例1的顶栅型氧化物半导体TFT的各制造工序的剖面图。本变型例与实施方式1的不同之处在于，栅极电极及栅极绝缘膜的剖面结构。因此，主要说明栅极电极及栅极绝缘膜的制造工序的差异，其他工序的说明不再重复。
对图30进行说明。对与图5所示的结构相同的结构进行光刻工序，以形成抗蚀剂图案41，在该结构中，在玻璃基板1上形成岛状的氧化物半导体层2并且在氧化物半导体层2上形成栅极绝缘膜3及栅极电极4。抗蚀剂图案41如图30所示，具有正锥剖面。
如图31所示，沿抗蚀剂图案41进行蚀刻，将栅极电极4和栅极绝缘膜3形成为正锥剖面形状。对于这种蚀刻，使抗蚀剂图案41后退的同时进行干蚀刻。
如图32所示，通过抗蚀剂剥离工序去除抗蚀剂图案41。以这种方式，将栅极绝缘膜3形成为单一形状。栅极绝缘膜3具有正锥剖面。栅极绝缘膜3形成为与氧化物半导体层2接触的界面在沟道长度方向上的长度87大于栅极电极4与栅极绝缘膜3接触的界面在沟道长度方向上的长度86。
在形成层间绝缘膜的工序之后，进行与实施方式1相同的工序，由此图28和图29所示的TFT完成。
在本变型例中，在形成层间绝缘膜5的工序中，使用比栅极电极4厚的栅极绝缘膜3作为掩膜，使氢向氧化物半导体层2扩散。因此，与实施方式1同样地，能够在减小寄生电容的同时提高TFT的可靠性。
[实施方式2]
接下来，对根据本发明的实施方式2的顶栅型氧化物半导体TFT进行说明。图11是示意性表示根据本发明的实施方式2的顶栅型氧化物半导体TFT的剖面图。图12是示意性表示根据本发明的实施方式2的顶栅型氧化物半导体TFT的俯视图。本实施方式与实施方式1的不同之处在于，栅极绝缘膜3具有两个不同的形状。因此，主要说明栅极绝缘膜3的差异，其他结构的说明不再重复。
如图11所示，在氧化物半导体层2上形成栅极绝缘膜3，栅极绝缘膜3为氧化硅膜、氧化铝膜、氧化铪膜、氧化锆膜、氧化钇膜、氧化镧膜或氧化钽膜等的单层膜或者其层叠膜并具有两个不同的形状。栅极绝缘膜3的一部分被移除。
位于膜厚方向的下侧并具有第一形状的第一栅极绝缘膜31覆盖整个氧化物半导体层2。位于膜厚方向的上侧并具有第二形状的第二栅极绝缘膜32形成为其在沟道长度方向的长度比栅极电极4在沟道长度方向上的宽度长，并且比沟道区域21在沟道长度方向上的宽度长。换言之，栅极绝缘膜3具有两个形状，具有栅极绝缘膜中的最小尺寸的最小栅极绝缘膜、即第二栅极绝缘膜32设置为其在沟道长度方向的长度比栅极电极4在沟道长度方向上的宽度长并且比沟道区域21在沟道长度方向上的宽度长。换言之，第二栅极绝缘膜32是图案化的栅极绝缘膜。
在层间绝缘膜5成膜时，使用第二栅极绝缘膜32作为掩膜使氢扩散。因此，在第二栅极绝缘膜32被移除的位置上形成源极区域22或漏极区域23。在氢的扩散被抑制的第二栅极绝缘膜32下方的位置形成沟道区域21。即，沟道区域21、源极区域22、漏极区域23相对于第二栅极绝缘膜32以自对准的方式形成。由于第二栅极绝缘膜32形成为在沟道长度方向上比栅极电极4长，因此沟道区域21和源极区域22之间的边界以及沟道区域21和漏极区域23之间的边界形成于在层间绝缘膜5成膜时与栅极电极4分离的位置。因此，能够确保在栅极电极4下方氢的扩散距离，并且能够抑制过量的氢扩散到栅极电极4下方。其结果，能够减小栅极电极4和源极区域22之间的重叠面积或者栅极电极4和漏极区域23之间的重叠面积，并减小寄生电容。
由于能够确保氢在栅极电极4下方的的扩散距离，能够进行层间绝缘膜5的高温成膜和退火。因此，能够提高层间绝缘膜5的电气特性和膜质，并提高TFT的可靠性。
在本实施方式中，当层间绝缘膜5成膜时，使用第二栅极绝缘膜32作为掩膜使氢扩散，源极区域22及漏极区域23以自对准的方式形成。之后，通过退火使氢从源极区域22及漏极区域23沿水平方向扩散。因此，从源极区域22侧的第二栅极绝缘膜32的端部到源极区域22和沟道区域21之间的边界的距离82基本上等于从漏极区域23侧的第二栅极绝缘膜32的端部到漏极区域23和沟道区域21之间的边界的距离83。
另外，通过由退火引起的氢的扩散，在第二栅极绝缘膜32以及栅极电极4下方形成沟道区域21和源极区域22之间的边界以及沟道区域21和漏极区域23之间的边界。因此，TFT具有单一漏极结构，并且能够获得高导通电流。该情况下，如图11及图12所示，当栅极电极4也相对于第二栅极绝缘膜32以自对准的方式形成时，能够减小栅极电极4与沟道区域21、源极区域22以及漏极区域23之间的位置偏差。其结果，能够均匀地制造栅极电极4与源极区域22以及漏极区域23之间的重叠面积小的TFT。如此，当栅极电极4也相对于栅极绝缘膜3以自对准的方式形成时，从源极区域22侧的栅极电极4的端部到源极区域22侧的第二栅极绝缘膜32的端部的距离84基本上等于从漏极区域23侧的栅极电极4的端部到漏极区域23侧的第二栅极绝缘膜32的端部的距离85。
在本实施方式中，由于氧化物半导体层2整体被第一栅极绝缘膜31覆盖，因此第一栅极绝缘膜31和氧化物半导体层2之间的界面不暴露于蚀刻第二栅极绝缘膜32及栅极电极4时的蚀刻剂和抗蚀剂剥离液。因此，能够防止氧化物半导体层2的污染。其结果，能够进一步提高TFT的可靠性，同时维持良好的电气特性。
根据上述的结构，能够获得具有较小的寄生电容和高可靠性的顶栅型氧化物半导体TFT。
对根据本实施方式的TFT的制造方法进行说明。图13至图17是示意性表示根据本发明的实施方式2的顶栅型氧化物半导体TFT的各制造工序的剖面图。本实施方式与实施方式1的不同之处在于，栅极绝缘膜3的平面结构。因此，主要说明栅极绝缘膜3的制造工序的差异，其他工序的说明不再重复。
对图13进行说明。与实施方式1类似，在玻璃基板1上形成氧化物半导体层2的岛状图案。作为第一栅极绝缘膜31，通过PECVD形成100nm厚的氧化硅膜。作为第二栅极绝缘膜32，通过ALD形成50nm厚的氧化铝膜。通过溅射法在第二栅极绝缘膜32上形成100nm厚的钼膜作为栅极电极材料。
作为第一栅极绝缘膜31及第二栅极绝缘膜32，除氧化硅膜或氧化铝膜以外，可使用氧化铪膜、氧化锆膜、氧化钇膜、氧化镧膜、或氧化钽膜等单层膜或它们的层叠膜。第一栅极绝缘膜31不应该在下述的层间绝缘膜5成膜时妨碍氢的扩散。因此，当使用通过PECVD形成的氧化硅膜时，氧化硅膜的厚度优选为小于或等于100nm。优选地，第二栅极绝缘膜32包括等于或大于50nm厚度的氧化铝膜、氧化铪膜、氧化锆膜、氧化钇膜、氧化镧膜、或氧化钽膜。该情况下，能够在下述的层间绝缘膜5成膜时特别抑制氢的扩散。例如，作为这些成膜方法，可使用PECVD、溅射法和ALD。然而，在氢向氧化物半导体层2扩散以及由离子撞击引起的损失的方面，优选使用ALD作为成膜方法。
对图14进行说明。进行光刻工序以形成抗蚀剂图案41。沿抗蚀剂图案41进行蚀刻，以形成栅极电极4和第二栅极绝缘膜32。该情况下，保留第一栅极绝缘膜31不进行蚀刻。
对图15进行说明。进行灰化从而在一侧将抗蚀剂图案41的宽度减小0.5μm，由此形成抗蚀剂图案42。沿抗蚀剂图案42蚀刻栅极电极4。优选地，通过将抗蚀剂图案41的宽度减小与由于下述的层间绝缘膜5的成膜及后面的退火工序引起的氢的扩散距离所对应的值来形成抗蚀剂图案42。
对图16进行说明。通过抗蚀剂剥离工序移除抗蚀剂图案42。以这种方式，形成包括两层的栅极绝缘膜3，所述两层即是与氧化物半导体层2接触的第一栅极绝缘膜31以及与栅极电极4接触的第二栅极绝缘膜32。第二栅极绝缘膜32在沟道长度方向上的长度比栅极电极4在沟道长度方向上的宽度长。
在本实施方式中，整个氧化物半导体层2被第一栅极绝缘膜31覆盖。因此，第一栅极绝缘膜31和氧化物半导体层2之间的界面在第二栅极绝缘膜32及栅极电极4的蚀刻工序以及抗蚀剂剥离工序中未暴露于蚀刻剂和抗蚀剂剥离液，并且能够防止氧化物半导体层2的污染。其结果，能够进一步提高TFT的可靠性，同时维持氧化物半导体层2的良好的电气特性。
在图12至图16所示的工序中，由于栅极电极4和第二栅极绝缘膜32以自对准方式形成，因此通过灰化减小抗蚀剂图案41的宽度以形成抗蚀剂图案42。当采用该工序时，从源极区域22侧的栅极电极4的端部到源极区域22侧的第二栅极绝缘膜32的端部的距离84基本上等于从漏极区域23侧的栅极电极4的端部到漏极区域23侧的第二栅极绝缘膜32的端部的距离85。抗蚀剂图案41和抗蚀剂图案42可分别使用光刻工序来制作。
对图17进行说明。作为层间绝缘膜5，通过PECVD形成300nm厚的氧化硅膜。当层间绝缘膜5成膜时，使氢向氧化物半导体层2的未被第二栅极绝缘膜32覆盖的部分扩散，以形成源极区域22及漏极区域23。因此，源极区域22及漏极区域23的氢浓度比沟道区域21的氢浓度高。氢浓度之差优选大于或等于2×1020cm-3。
用作使氢向氧化物半导体层2扩散时的掩膜的第二栅极绝缘膜32在沟道长度方向上的长度比栅极电极4在沟道长度方向上的宽度长。因此，沟道区域21和源极区域22之间的边界以及沟道区域21和漏极区域23之间的边界形成为与栅极电极4分离。由于能够确保氢在栅极电极4下方的扩散距离，因此可在300℃或更高的高温下形成层间绝缘膜5。因此，容易获得具有良好的电气特性和高密度的层间绝缘膜5。
与实施方式1类似，形成源极侧接触孔62、漏极侧接触孔63、源极电极72以及漏极电极73。最后，在400℃下进行退火1小时。然后，氢从源极区域22及漏极区域23沿水平方向扩散，沟道区域21和源极区域22之间的边界以及沟道区域21和漏极区域23之间的边界移动到第二栅极绝缘膜32和栅极电极4下方。通过上述的工序，图11所示的顶栅型氧化物半导体TFT完成。
在本实施方式中，当层间绝缘膜5成膜时，使用与栅极电极4在沟道长度方向上的宽度相比在沟道长度方向上的长度更长的第二栅极绝缘膜32作为掩膜，使氢向氧化物半导体层2扩散。沟道区域21和源极区域22之间的边界以及沟道区域21和漏极区域23之间的边界形成为与栅极电极4分离。因此，能够确保氢在栅极电极4下方的扩散距离，并且能够抑制过多量的氢向栅极电极4下方扩散。其结果，能够减小栅极电极4和源极区域22之间重叠的面积或者栅极电极4和漏极区域23之间重叠的面积，并减小寄生电容。
如上所述，由于根据本实施方式的层间绝缘膜5具有良好的电气特性和高密度，因此能够提高TFT的可靠性。
[实施方式3]
图18是示意性表示根据本发明的实施方式3的顶栅型氧化物半导体TFT的剖面图。图19是示意性表示根据本发明的实施方式3的顶栅型氧化物半导体TFT的俯视图。本实施方式与实施方式2的不同之处在于，第一栅极绝缘膜31具有与氧化物半导体层2相同的平面形状。因此，主要对栅极绝缘膜3的制造工序的差异进行说明，其他结构的说明不再重复。
如图18所示，在氧化物半导体层2上，形成栅极绝缘膜3，栅极绝缘膜3为氧化硅膜、氧化铝膜、氧化铪膜、氧化锆膜、氧化钇膜、氧化镧膜或氧化钽膜等的单层膜或者其层叠膜并具有两个不同的形状。栅极绝缘膜3的一部分被移除。
位于膜厚方向的下侧并具有第一形状的第一栅极绝缘膜31覆盖整个氧化物半导体层2，但不覆盖氧化物半导体层2的端部。位于膜厚方向的上侧并具有第二形状的第二栅极绝缘膜32形成为其沟道长度方向的长度比栅极电极4在沟道长度方向上的宽度长，并且比沟道区域21在沟道长度方向上的宽度长。换言之，栅极绝缘膜3具有两个形状，具有栅极绝缘膜中的最小尺寸的最小栅极绝缘膜、即第二栅极绝缘膜32设置为其在沟道长度方向的长度比栅极电极4在沟道长度方向上的宽度长并且比沟道区域21在沟道长度方向上的宽度长。换言之，第二栅极绝缘膜32是图案化的栅极绝缘膜。
从源极区域22侧的第二栅极绝缘膜32的端部到源极区域22和沟道区域21之间的边界的距离82基本上等于从漏极区域23侧的第二栅极绝缘膜32的端部到漏极区域23和沟道区域21之间的边界的距离83。
其他的结构与实施方式2相同，并且能够获得具有小寄生电容和高可靠性的顶栅型氧化物半导体TFT。
在本实施方式中，与实施方式2类似，整个氧化物半导体层2被第一栅极绝缘膜31覆盖。因此，第一栅极绝缘膜31和氧化物半导体层2之间的界面在第二栅极绝缘膜32和栅极电极4的蚀刻工序以及抗蚀剂剥离工序中不暴露于蚀刻剂和抗蚀剂剥离液，由此能够防止氧化物半导体层2的污染。
另外，第一栅极绝缘膜31和氧化物半导体层2之间的界面在氧化物半导体层2被蚀刻时不暴露于抗蚀剂和抗蚀剂剥离液。因此，与实施方式2相比，能够进一步防止氧化物半导体层2的污染。因此，能够维持良好的电气特性，并进一步提高TFT的可靠性。
接下来，对根据本实施方式的TFT的制造方法进行说明。图20至图23是示意性表示根据本发明的实施例3的顶栅型氧化物半导体TFT的每一制造工序的剖面图。本实施方式与实施方式2的不同之处在于，第一栅极绝缘膜31的平面结构。因此，主要对第一栅极绝缘膜31的制造工序的差异进行说明，其他工序的说明不再重复。
对图20进行说明。在玻璃基板1上形成氧化物半导体层2。作为第一栅极绝缘膜31，通过PECVD形成100nm厚的氧化硅膜。作为第一栅极绝缘膜31，除氧化硅膜以外，可使用氧化铝膜、氧化铪膜、氧化锆膜、氧化钇膜、氧化镧膜或氧化钽膜等单层膜或它们的层叠膜。第一栅极绝缘膜31不应该在下述的层间绝缘膜5成膜时妨碍氢的扩散。因此，当使用通过PECVD形成的氧化硅膜时，氧化硅膜的厚度优选为小于或等于100nm。
对图21进行说明。进行光刻工序以形成抗蚀剂图案24。沿着抗蚀剂图案24进行蚀刻，以形成第一栅极绝缘膜31和氧化物半导体层2。如此，由于在氧化物半导体层2上形成第一栅极绝缘膜31并进行蚀刻，因此第一栅极绝缘膜31和氧化物半导体层2之间的界面在氧化物半导体层2被蚀刻时不暴露于抗蚀剂和抗蚀剂剥离液。因此，与实施方式2相比，能够进一步防止氧化物半导体层2的污染。
对图22进行说明。通过抗蚀剂剥离工序移除抗蚀剂图案24。作为第二栅极绝缘膜32，通过ALD形成50nm厚的氧化铝膜。通过溅射法在第二栅极绝缘膜32上形成100nm厚的钼膜作为栅极电极材料。作为第二栅极绝缘膜32，除氧化铝膜以外，可使用氧化硅膜、氧化铪膜、氧化锆膜、氧化钇膜、氧化镧膜或氧化钽膜等单层膜或它们的层叠膜。优选地，第二栅极绝缘膜32包括厚度大于或等于50nm的氧化铝膜、氧化铪膜、氧化锆膜、氧化钇膜、氧化镧膜、或氧化钽膜。该情况下，能够在下述的层间绝缘膜5成膜时特别抑制氢的扩散。例如，作为这些成膜方法，可使用PECVD、溅射法和ALD。然而，在氢向氧化物半导体层2的扩散以及由离子撞击引起的损失的方面，优选使用ALD作为成膜方法。
对图23进行说明。与实施方式2类似地，进行光刻和蚀刻，以形成第二栅极绝缘膜32和栅极电极4。即，形成包括两层的栅极绝缘膜3，所述两层即是与氧化物半导体层2接触的第一栅极绝缘膜31以及与栅极电极4接触的第二栅极绝缘膜32。第二栅极绝缘膜32在沟道长度方向上的长度比栅极电极4在沟道长度方向上的宽度长。
之后，进行与实施方式2相同的工序，由此图18及图19所示的TFT完成。源极区域22及漏极区域23的氢浓度比沟道区域21的氢浓度高。与实施方式2类似，氢浓度之差优选大于或等于2×1020cm-3。
在本实施方式中，第一栅极绝缘膜31覆盖氧化物半导体层2的整个表面。因此，第一栅极绝缘膜31和氧化物半导体层2之间的界面与实施方式2类似，在第二栅极绝缘膜32及栅极电极4的蚀刻工序和抗蚀剂剥离工序中不暴露于蚀刻剂和抗蚀剂剥离液。因此，能够防止氧化物半导体层2的污染。
除此以外，第一栅极绝缘膜31和氧化物半导体层2之间的界面不暴露于氧化物半导体层2被蚀刻时的蚀刻剂和抗蚀剂剥离液。因此，与实施方式2相比，能够进一步防止氧化物半导体层2的污染。因此，能够维持良好的电气特性，并进一步提高TFT的可靠性。
接下来，对根据本发明的变型例2的顶栅型氧化物半导体TFT进行说明。图33和图34分别是示意性表示根据本发明的变型例2的顶栅型氧化物半导体TFT的剖面图和俯视图。除栅极电极及栅极绝缘膜以外，该变型例具有与实施方式2相同的结构。该变型例的作用及效果与实施方式2相同。因此，主要对栅极电极及栅极绝缘膜的差异进行说明，对其他结构的说明不再重复。
如图33所示，在氧化物半导体层2上形成栅极绝缘膜3，栅极绝缘膜3为氧化硅膜、氧化铝膜、氧化铪膜、氧化锆膜、氧化钇膜、氧化镧膜或氧化钽膜等的单层膜或者其层叠膜并具有两个形状。栅极绝缘膜3的一部分被移除。
位于膜厚方向的下侧并具有第一形状的第一栅极绝缘膜31覆盖整个氧化物半导体层2。位于膜厚方向的上侧并具有第二形状的第二栅极绝缘膜32形成为正锥剖面。换言之，第二栅极绝缘膜32形成为与第一栅极绝缘膜31接触的界面在沟道长度方向上的长度89大于栅极电极4与第二栅极绝缘膜32接触的界面在沟道长度方向上的长度88。另外，在沟道长度方向上的长度89比沟道区域21在沟道长度方向上的宽度长。
在第二栅极绝缘膜32上形成栅极电极4，栅极电极4是由钼、钽、铌、铬、钨、铝或钛构成的单层膜、其层叠膜、或者由它们的合金构成的金属膜。栅极电极4具有正锥形状的剖面。栅极电极4形成为其宽度比第二栅极绝缘膜32的宽度窄。即，栅极电极4在沟道长度方向上的长度比与第二栅极绝缘膜32接触的界面在沟道长度方向上的长度88短。在本变型例中，第二栅极绝缘膜32具有正锥形状的剖面，并且难以统一确定从源极区域侧的栅极电极的端部到源极区域侧的第二栅极绝缘膜的端部的距离、以及从漏极区域侧的栅极电极的端部到漏极区域侧的第二栅极绝缘膜的端部的距离，因此在图中未示出距离84及85。
接下来，说明根据本发明的变型例2的TFT的制造方法。图35至图37是示意性表示根据本发明的变型例2的顶栅型氧化物半导体TFT的各制造工序的剖面图。本变型例与实施方式2的不同之处在于，栅极电极及栅极绝缘膜的剖面结构。因此，主要说明栅极电极及栅极绝缘膜的制造工序的差异，其他工序的说明不再重复。
对图35进行说明。在与图13所示的结构相同的结构上进行光刻工序，以形成抗蚀剂图案41，在该结构中，在玻璃基板1上形成岛状的氧化物半导体层2并且在氧化物半导体层2上形成栅极绝缘膜3及栅极电极4。抗蚀剂图案41如图35所示，具有正锥形状的剖面。
如图36所示，沿抗蚀剂图案41进行蚀刻，将栅极电极4和第二栅极绝缘膜32形成为正锥形状的剖面。对于这种蚀刻，使抗蚀剂图案41后退的同时进行干蚀刻。
如图37所示，通过抗蚀剂剥离工序去除抗蚀剂图案41。以这种方式，在将栅极绝缘膜3形成为包括两层，即，与氧化物半导体层2接触的第一栅极绝缘膜31以及与栅极电极4接触的第二栅极绝缘膜32时，第二栅极绝缘膜3形成为正锥形状的剖面。第二栅极绝缘膜32形成为与第一栅极绝缘膜31接触的界面在沟道长度方向上的长度89大于栅极电极4与第二栅极绝缘膜32接触的界面在沟道长度方向上的长度88。
在形成层间绝缘膜的工序之后，进行与实施方式1相同的工序，由此图33和图34所示的TFT完成。
在本变型例中，在形成层间绝缘膜5的工序中，使用比栅极电极4厚的第二栅极绝缘膜32作为掩膜，使氢向氧化物半导体层2扩散。因此，与实施方式2同样地，能够减小寄生电容的同时提高TFT的可靠性。
其他的结构与实施方式2的结构相同。因此，能够获得寄生电容小并且可靠性高的顶栅型氧化物半导体TFT。
如图38及图39所示，可将根据变型例2的栅极电极和第二栅极绝缘膜与实施方式3结合，获得变型例3。变型例3的作用及效果与实施方式3的作用及效果相同。
[实施方式4]
图24是示意性表示根据本发明的实施方式4的顶栅型氧化物半导体TFT的剖面图。本实施方式与实施方式1的不同之处在于，沟道区域21和源极区域22之间的边界以及沟道区域21和漏极区域23之间的边界不设置在栅极电极4下方，而在栅极电极4的外部。
在根据本实施方式的结构中，栅极绝缘膜3形成为栅极绝缘膜3在沟道长度方向上的长度比栅极电极4在沟道长度方向上的宽度与层间绝缘膜5成膜后的退火引起的氢的扩散距离之和长。例如，在图1所示的情况下，在400℃退火1小时引起的氢的扩散距离为0.5μm。因此，将栅极绝缘膜3在一侧形成为比栅极电极4厚0.5μm或者更厚来实现。
由于根据本实施方式的TFT是偏置型TFT，因此能够提高源极电极72和漏极电极73之间的击穿电压。因此，可将TFT应用于特别重视击穿电压的结构。
当层间绝缘膜5成膜时，使用沟道长度方向上的长度比栅极电极4在沟道长度方向上的宽度更长的栅极绝缘膜3作为掩膜，使氢向氧化物半导体层2扩散。因此，沟道区域21和源极区域22之间的边界以及沟道区域21和漏极区域23之间的边界形成在与栅极电极4分离的位置上。因此，能够确保氢的扩散距离。能够在300℃或更高的高温下形成层间绝缘膜5。因此，能够获得具有良好的电气特性和高密度的层间绝缘膜5。因此，能够提高TFT的可靠性。
在本实施方式中，与实施方式1类似，对具有单一形状的栅极绝缘膜3的结构的例子进行说明。根据本实施方式的结构也可以应用在如实施方式2及实施方式3使用具有两个不同的形状的栅极绝缘膜3的情况。即，根据本实施方式的结构可应用于如下的栅极绝缘膜3，该栅极绝缘膜3在与基板的表面正交的方向上的俯视图中图案化为一个或多个形状并且具有最小尺寸的最小栅极绝缘膜设置为在沟道长度方向上的长度比栅极电极4在沟道长度方向上的宽度长。根据本实施方式的栅极绝缘膜3是图案化栅极绝缘膜。
在实施方式1至4中，对从与基板1的表面正交的方向观察的情况下氧化物半导体层2具有简单的矩形形状的例子进行说明。然而，氧化物半导体层2可具有环状和U形状等的除了简单的矩形以外的形状。该情况下，本发明的技术领域中包括其剖面结构包括实施方式1至4所述的剖面结构的TFT。
[实施方式5]
本实施方式涉及使用了实施方式1至4中说明的TFT的显示装置。图25是表示包括周边电路的用作OLED显示器的显示装置的整体结构的图。参照图25，说明根据本实施方式的显示装置的整体结构的示例和像素电路110(参照图26)的结构的示例。在绝缘基板1上形成显示区域100，分别包括有机EL元件114(参照图26)的多个像素PXLC以矩形形状配置于显示区域100。在显示区域100的周边上设置用作信号线驱动电路的水平选择器(HSEL)101、用作扫描线驱动电路的写入扫描器(WSCN)102、以及用作电源线驱动电路的数字扫描器(DSCN)103。HSEL是水平选择器的简称，表示水平选择器。WSCN是写入扫描器的简称，表示写入扫描器。DSCN是数字扫描器的简称，表示数字扫描器。
在显示区域100中，在列方向上配置有n个信号线DTL1至DTLn(n是大于或等于2的整数)。在下面的说明中，当不需要指定信号线的编号时，将信号线称作信号线DTL。另外，在行方向上配置m个扫描线WSL1到WSLm(m是大于或等于2的整数)以及m个电源线DSL1至DSLm。在下面的说明中，当不需要指定扫描线和电源线的编号时，将扫描线和电源线分别称作扫描线WSL和电源线DSL。在各信号线DTL和各扫描线WSL之间的交点上设有像素PXLC。像素PXLC对应于R、G和B中的任一者。水平选择器101连接到各信号线DTL。水平选择器101向各信号线DTL供给视频信号。各扫描线WSL连接到写入扫描器102。写入扫描器102向各扫描线WSL供给作为扫描信号的选择脉冲。各电源线DSL连接到数字扫描器103，数字扫描器103向各电源线DSL供给作为电源信号的控制脉冲。
图26是表示像素PXLC的具体的电路结构的例子的图。各像素PXLC具有包括有机EL元件114的像素电路110。像素电路110是包括采样晶体管111、驱动晶体管112、电容元件113以及有机EL元件114的有源驱动电路。作为采样晶体管111和/或驱动晶体管112，使用实施方式1至4中的任一实施方式中所述的TFT。
采样晶体管111的栅极连接到相对应的扫描线WSL。采样晶体管111的源极和漏极中的一者连接到相对应的信号线DTL，另一者连接到驱动晶体管112的栅极。驱动晶体管112的漏极连接到相对应的电源线DSL。驱动晶体管112的源极连接到有机EL元件114的阳极。有机EL元件114的阴极连接到接地配线115。接地配线115对所有的像素PXLC共用。电容元件113配置于驱动晶体管112的源极和栅极之间。
采样晶体管111根据作为从扫描线WSL供给的扫描信号的选择脉冲而导通，对从信号线DTL供给的视频信号的电位进行采样，并将电位储存在电容元件113中。驱动晶体管112从设定于预定的第一电位(未图示)的电源线DSL被供给电流，并根据储存在电容元件113中的信号电位，向有机EL元件114供给驱动电流。有机EL元件114响应于从驱动晶体管112供给的驱动电流，以与视频信号的电位相对应的亮度发光。
在这种电路结构中，根据作为从扫描线WSL供给的扫描信号的选择脉冲，使采样晶体管111导通，采样晶体管111采样从信号线DTL供给的视频信号的电位，并将电位储存于电容元件113。从设定为第一电位的电源线DSL向驱动晶体管112供给电流，并根据储存于电容元件113中的信号电位，向有机EL元件114供给驱动电流。有机EL元件114发出红色、绿色或蓝色的光。有机EL元件114响应于所供给的驱动电流，以与视频信号的电位相对应的亮度发光。以这种方式，显示装置显示基于视频信号的视频。
另外，各实施方式中所述的技术特征(结构要求)可相互结合，并且可通过将它们结合形成新的技术特征。
此外，如本文和所附权利要求中使用的，单数形式“一”、“该”包括复数指代，除非文中明确表明并非如此。
此外，所披露的实施方式是示例性的，而绝不是限制性的。本发明的范围由所附权利要求限定，而不由其之前的说明书限定，落在权利要求书的边界和界限或者这些边界和界限的等效物内的所有的变更旨在被权利要求涵盖。

Claims (22)

1.一种薄膜晶体管，所述薄膜晶体管包括：
绝缘基板；
氧化物半导体层，所述氧化物半导体层设置在所述绝缘基板上并且包括沟道区域、源极区域以及漏极区域，所述源极区域以及所述漏极区域具有比所述沟道区域低的电阻；
栅极绝缘膜，所述栅极绝缘膜设置在所述氧化物半导体层上；
栅极电极，所述栅极电极设置在所述栅极绝缘膜上；
层间绝缘膜，所述层间绝缘膜设置在所述栅极电极、所述栅极绝缘膜以及所述氧化物半导体层上并且包含氢；
源极电极，所述源极电极经由形成于所述层间绝缘膜中的接触孔电连接到所述源极区域；以及
漏极电极，所述漏极电极经由形成于所述层间绝缘膜中的接触孔电连接到所述漏极区域，
其中，
所述栅极绝缘膜包括一层或两层，
所述栅极绝缘膜的至少一层是位于与所述源极电极和所述漏极电极分离的位置上的图案化的栅极绝缘膜，
所述图案化的栅极绝缘膜的下表面在沟道长度方向上的长度比所述栅极电极的下表面在所述沟道长度方向上的长度长，
所述图案化的栅极绝缘膜的下表面在所述沟道长度方向上的长度比所述沟道区域在所述沟道长度方向上的长度长，和
所述源极区域和所述漏极区域具有比所述沟道区域更大的氢浓度。
2.根据权利要求1所述的薄膜晶体管，其中，
在所述氧化物半导体层中，从所述图案化的栅极绝缘膜的源极区域侧的端部到所述源极区域与所述沟道区域之间的边界的距离等于从所述图案化的栅极绝缘膜的漏极区域侧的端部到所述漏极区域和所述沟道区域之间的边界的距离。
3.根据权利要求1所述的薄膜晶体管，其中，
所述栅极绝缘膜具有正锥剖面，并且在与所述氧化物半导体层接触的界面上的所述栅极绝缘膜在所述沟道长度方向上的长度大于在与所述栅极绝缘膜接触的界面上的所述栅极电极在所述沟道长度方向上的长度。
4.根据权利要求2所述的薄膜晶体管，其中，
所述沟道区域和所述源极区域之间的边界以及所述沟道区域和所述漏极区域之间的边界位于所述栅极电极下方。
5.根据权利要求2至4中任一项所述的薄膜晶体管，其中，
所述栅极绝缘膜的任一层至少部分地包括氧化铝膜、氧化铪膜、氧化锆膜、氧化钇膜、氧化镧膜和氧化钽膜中的至少一者。
6.根据权利要求2至5中任一项所述的薄膜晶体管，其中，
所述栅极绝缘膜或所述图案化的栅极绝缘膜具有大于或等于50nm的厚度。
7.根据权利要求2至6中任一项所述的薄膜晶体管，其中，
所述栅极绝缘膜是氧化硅膜。
8.根据权利要求2至7中任一项所述的薄膜晶体管，其中，
所述沟道区域的氢浓度与所述源极区域或所述漏极区域的氢浓度之差大于或等于2×1020cm-3。
9.根据权利要求2至8中任一项所述的薄膜晶体管，其中，
从所述栅极电极的源极区域侧的端部到所述栅极绝缘膜中的具有最小尺寸的最小栅极绝缘膜的所述源极区域侧的端部的距离等于所述栅极电极的漏极区域侧的端部到所述最小栅极绝缘膜的所述漏极区域侧的端部的距离。
10.一种显示装置，所述显示装置包括：
多个像素，所述多个像素中的每个像素分别包括薄膜晶体管，
其中，所述薄膜晶体管是根据权利要求1至9中任一项所述的薄膜晶体管。
11.根据权利要求10所述的显示装置，其中，
所述显示装置是OLED显示器。
12.一种薄膜晶体管的制造方法，包括：
在绝缘基板上形成具有岛状图案的氧化物半导体层的步骤；
在所述绝缘基板及所述氧化物半导体层上形成栅极绝缘膜的步骤；
在所述栅极绝缘膜上形成栅极电极的步骤；
在包含氢的气氛中在所述栅极电极上形成层间绝缘膜的步骤；
在所述层间绝缘膜中形成接触孔的步骤；
在所述层间绝缘膜上经由所述接触孔形成源极电极及漏极电极的步骤；以及
在形成所述层间绝缘膜之后进行退火的步骤，
其中，
在形成所述栅极绝缘膜的步骤中，将所述栅极绝缘膜形成为在与所述绝缘基板的表面正交的方向上俯视时的一个或多个形状，
所述栅极绝缘膜中的具有最小尺寸的最小栅极绝缘膜在沟道长度方向上的长度比所述栅极电极在所述沟道长度方向上的宽度长，
在形成所述层间绝缘膜的步骤中，使氢向所述氧化物半导体层的未被所述最小栅极绝缘膜覆盖的部分扩散，以形成源极区域及漏极区域，以及抑制所述氢向所述氧化物半导体层的被所述最小栅极绝缘膜覆盖的部分扩散，以形成沟道区域，
在进行所述退火的步骤中，使氢从所述源极区域及所述漏极区域沿水平方向扩散，以使所述沟道区域和所述源极区域之间的边界以及所述沟道区域和所述漏极区域之间的边界移动到位于所述最小栅极绝缘膜下方。
13.根据权利要求12所述的薄膜晶体管的制造方法，其中，
在形成所述栅极绝缘膜的步骤中，将所述栅极绝缘膜形成为单一形状，
在形成所述层间绝缘膜的步骤中，使所述氢向所述氧化物半导体层的未被所述栅极绝缘膜覆盖的部分扩散以形成所述源极区域及所述漏极区域，以及抑制所述氢向所述氧化物半导体层的被所述栅极绝缘膜覆盖的部分扩散以形成所述沟道区域，在进行所述退火的步骤中，使氢从所述源极区域及所述漏极区域沿所述水平方向扩散，从而使所述沟道区域和所述源极区域之间的边界及所述沟道区域和所述漏极区域之间的边界移动到位于所述栅极绝缘膜下方。
14.根据权利要求13所述的薄膜晶体管的制造方法，其中，
在将所述栅极绝缘膜形成为单一形状的步骤中，将所述栅极绝缘膜形成为具有正锥剖面，并且在与所述氧化物半导体层接触的界面上的所述栅极绝缘膜在所述沟道长度方向上的长度大于在与所述栅极绝缘膜接触的界面上的所述栅极电极在所述沟道长度方向上的长度。
15.根据权利要求12所述的薄膜晶体管的制造方法，其中，
将所述栅极绝缘膜形成为包括与所述氧化物半导体层接触的第一栅极绝缘膜以及与所述栅极电极接触的第二栅极绝缘膜这两层，
在形成所述第二栅极绝缘膜的步骤中，所述第二栅极绝缘膜在所述沟道长度方向上的长度比所述栅极电极在所述沟道长度方向上的宽度长，
在形成所述层间绝缘膜的步骤中，使所述氢向所述氧化物半导体层的未被所述第二栅极绝缘膜覆盖的部分扩散，以形成所述源极区域及所述漏极区域，以及抑制所述氢向所述氧化物半导体层的被所述第二栅极绝缘膜覆盖的部分扩散，以形成所述沟道区域，
在进行所述退火的步骤中，使氢从所述源极区域及所述漏极区域沿所述水平方向扩散，从而使所述沟道区域和所述源极区域之间的边界以及所述沟道区域和所述漏极区域之间的边界移动到位于所述第二栅极绝缘膜下方。
16.根据权利要求12所述的薄膜晶体管的制造方法，其中，
将所述栅极绝缘膜形成为包括与所述氧化物半导体层接触的第一栅极绝缘膜以及与所述栅极电极接触的第二栅极绝缘膜这两层，
所述第一栅极绝缘膜形成为具有与所述氧化物半导体层相同形状的岛状图案，
在形成所述第二栅极绝缘膜的步骤中，使所述第二栅极绝缘膜在所述沟道长度方向上的长度比所述栅极电极在所述沟道长度方向上的宽度长，
在形成所述层间绝缘膜的步骤中，使所述氢向所述氧化物半导体层的未被所述第二栅极绝缘膜覆盖的部分扩散以形成所述源极区域及所述漏极区域，以及抑制所述氢向所述氧化物半导体层的被所述第二栅极绝缘膜覆盖的部分扩散以形成所述沟道区域，和
在进行所述退火的步骤中，使氢从所述源极区域及所述漏极区域沿所述水平方向扩散，从而使所述沟道区域和所述源极区域之间的边界以及所述沟道区域和所述漏极区域之间的边界移动到位于所述第二栅极绝缘膜下方。
17.根据权利要求15或16所述的薄膜晶体管的制造方法，其中，
在形成所述第二栅极绝缘膜的步骤中，将所述第二栅极绝缘膜形成为具有正锥剖面，并且使在与所述第一栅极绝缘膜接触的界面上的所述第二栅极绝缘膜在所述沟道长度方向上的长度比在与所述第二栅极绝缘膜接触的界面上的所述栅极电极在所述沟道长度方向上的长度长。
18.根据权利要求12至17中任一项所述的薄膜晶体管的制造方法，其中，在形成所述层间绝缘膜之后进行所述退火的步骤中，使氢从所述源极区域及所述漏极区域沿所述水平方向扩散，以使所述沟道区域和所述源极区域之间的边界以及所述沟道区域和所述漏极区域之间的边界移动到位于所述栅极电极下。
19.根据权利要求12至17中任一项所述的薄膜晶体管的制造方法，其中，
在形成所述层间绝缘膜之后进行所述退火的步骤中，使氢从所述源极区域及所述漏极区域沿所述水平方向扩散，以使所述沟道区域和所述源极区域之间的边界以及所述沟道区域和所述漏极区域之间的边界留在所述栅极电极的外部。
20.根据权利要求13至17中任一项所述的薄膜晶体管的制造方法，其中，
所述栅极绝缘膜的至少一部分通过原子层沉积法形成。
21.根据权利要求12至17中任一项所述的薄膜晶体管的制造方法，其中，
在形成所述栅极电极的步骤中，使形成所述栅极绝缘膜的至少一部分图案的图案后退的同时进行蚀刻。
22.根据权利要求12至21中任一项所述的薄膜晶体管的制造方法，其中，
在进行所述退火的步骤中，在300℃至400℃的温度下进行所述退火。
CN201610907445.7A 2015-10-27 2016-10-18 薄膜晶体管、显示装置及薄膜晶体管的制造方法 Active CN107017287B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2015-211152 2015-10-27
JP2015211152 2015-10-27
JP2016138874A JP6821982B2 (ja) 2015-10-27 2016-07-13 薄膜トランジスタ、表示装置及び薄膜トランジスタの製造方法
JP2016-138874 2016-07-13

Publications (2)

Publication Number Publication Date
CN107017287A true CN107017287A (zh) 2017-08-04
CN107017287B CN107017287B (zh) 2022-05-06

Family

ID=58712047

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610907445.7A Active CN107017287B (zh) 2015-10-27 2016-10-18 薄膜晶体管、显示装置及薄膜晶体管的制造方法

Country Status (2)

Country Link
JP (1) JP6821982B2 (zh)
CN (1) CN107017287B (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107819021A (zh) * 2017-11-06 2018-03-20 武汉华星光电半导体显示技术有限公司 一种柔性oled显示面板的制备方法及柔性oled显示面板
CN107895726A (zh) * 2017-11-30 2018-04-10 武汉天马微电子有限公司 一种阵列基板及其制作方法和显示装置
US10490756B2 (en) 2017-11-06 2019-11-26 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Method for fabricating flexible OLED panel and flexible OLED panel
CN111512356A (zh) * 2018-01-11 2020-08-07 株式会社日本显示器 显示装置
CN112186004A (zh) * 2019-07-04 2021-01-05 乐金显示有限公司 显示设备
CN112714960A (zh) * 2018-09-18 2021-04-27 夏普株式会社 显示装置
CN113140637A (zh) * 2020-01-20 2021-07-20 京东方科技集团股份有限公司 显示装置、阵列基板、薄膜晶体管及其制造方法
CN113314615A (zh) * 2021-06-04 2021-08-27 华南理工大学 一种薄膜晶体管以及制备方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102510397B1 (ko) 2017-09-01 2023-03-16 삼성디스플레이 주식회사 박막 트랜지스터 및 이를 포함하는 디스플레이 장치
JP2019145562A (ja) 2018-02-16 2019-08-29 株式会社Ｊｏｌｅｄ 薄膜トランジスタおよび表示装置
US11087961B2 (en) * 2018-03-02 2021-08-10 Lam Research Corporation Quartz component with protective coating
JP2019186301A (ja) 2018-04-04 2019-10-24 株式会社ジャパンディスプレイ 表示装置及びその製造方法
US20210257427A1 (en) * 2018-08-24 2021-08-19 Sharp Kabushiki Kaisha Method for manufacturing display device, and display device
KR20210152101A (ko) 2020-06-05 2021-12-15 삼성디스플레이 주식회사 표시 장치
CN116544245B (zh) * 2023-06-29 2023-09-22 绵阳惠科光电科技有限公司 阵列基板及其制备方法、显示面板

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201005950A (en) * 2008-05-07 2010-02-01 Canon Kk Thin film transistor and method of manufacturing the same
JP2013219336A (ja) * 2012-03-14 2013-10-24 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US8624240B2 (en) * 2010-08-03 2014-01-07 Canon Kabushiki Kaisha Top gate thin film transistor and display apparatus including the same
US20140353660A1 (en) * 2013-05-28 2014-12-04 Lg Display Co., Ltd. Flat panel display device with oxide thin film transistor and method of fabricating the same
US9059267B1 (en) * 2013-07-25 2015-06-16 International Business Machines Corporation III-V device with overlapped extension regions using replacement gate
JP2015144250A (ja) * 2013-12-27 2015-08-06 株式会社半導体エネルギー研究所 半導体装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5015470B2 (ja) * 2006-02-15 2012-08-29 財団法人高知県産業振興センター 薄膜トランジスタ及びその製法
JP2016027597A (ja) * 2013-12-06 2016-02-18 株式会社半導体エネルギー研究所 半導体装置
US9929279B2 (en) * 2014-02-05 2018-03-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201005950A (en) * 2008-05-07 2010-02-01 Canon Kk Thin film transistor and method of manufacturing the same
US8624240B2 (en) * 2010-08-03 2014-01-07 Canon Kabushiki Kaisha Top gate thin film transistor and display apparatus including the same
JP2013219336A (ja) * 2012-03-14 2013-10-24 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US20140353660A1 (en) * 2013-05-28 2014-12-04 Lg Display Co., Ltd. Flat panel display device with oxide thin film transistor and method of fabricating the same
US9059267B1 (en) * 2013-07-25 2015-06-16 International Business Machines Corporation III-V device with overlapped extension regions using replacement gate
JP2015144250A (ja) * 2013-12-27 2015-08-06 株式会社半導体エネルギー研究所 半導体装置

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107819021A (zh) * 2017-11-06 2018-03-20 武汉华星光电半导体显示技术有限公司 一种柔性oled显示面板的制备方法及柔性oled显示面板
WO2019085096A1 (zh) * 2017-11-06 2019-05-09 武汉华星光电半导体显示技术有限公司 一种柔性oled显示面板的制备方法及柔性oled显示面板
US10490756B2 (en) 2017-11-06 2019-11-26 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Method for fabricating flexible OLED panel and flexible OLED panel
CN107895726A (zh) * 2017-11-30 2018-04-10 武汉天马微电子有限公司 一种阵列基板及其制作方法和显示装置
CN111512356A (zh) * 2018-01-11 2020-08-07 株式会社日本显示器 显示装置
CN111512356B (zh) * 2018-01-11 2022-04-08 株式会社日本显示器 显示装置
CN112714960A (zh) * 2018-09-18 2021-04-27 夏普株式会社 显示装置
CN112186004A (zh) * 2019-07-04 2021-01-05 乐金显示有限公司 显示设备
CN113140637A (zh) * 2020-01-20 2021-07-20 京东方科技集团股份有限公司 显示装置、阵列基板、薄膜晶体管及其制造方法
CN113314615A (zh) * 2021-06-04 2021-08-27 华南理工大学 一种薄膜晶体管以及制备方法

Also Published As

Publication number Publication date
JP2017085079A (ja) 2017-05-18
JP6821982B2 (ja) 2021-01-27
CN107017287B (zh) 2022-05-06

Similar Documents

Publication Publication Date Title
CN107017287A (zh) 薄膜晶体管、显示装置及薄膜晶体管的制造方法
CN107507841B (zh) 阵列基板及其制作方法、显示装置
CN104508808B (zh) 半导体装置及其制造方法
CN103456793B (zh) 薄膜晶体管、薄膜晶体管阵列面板及其制造方法
TWI455320B (zh) 薄膜電晶體及其製造方法，及顯示裝置
US8686426B2 (en) Thin film transistor having plural semiconductive oxides, thin film transistor array panel and display device including the same, and manufacturing method of thin film transistor
CN102208452B (zh) 薄膜晶体管及其制造方法、以及显示装置
CN101794821B (zh) 薄膜晶体管和显示装置
CN103081079B (zh) 半导体装置及其制造方法
US20160204126A1 (en) Thin-film transistor substrate and method for fabricating the same
CN103745955B (zh) 显示装置、阵列基板及其制造方法
CN104205341B (zh) 半导体器件及其制造方法
TW201413975A (zh) 薄膜電晶體陣列基板及其製造方法
CN106847834A (zh) 一种阵列基板及其制备方法、显示面板
CN107492555A (zh) 晶体管阵列面板
US10276722B2 (en) Thin film transistor
CN107204373A (zh) 薄膜晶体管及包括薄膜晶体管的显示装置
CN106935655A (zh) 薄膜晶体管、包括该薄膜晶体管的显示器及其制造方法
CN102024842A (zh) 显示器及其制造方法
CN107112364A (zh) 半导体装置、其制造方法、及具备半导体装置的显示装置
CN107851669A (zh) 半导体装置及其制造方法
CN103745954B (zh) 显示装置、阵列基板及其制造方法
CN109037150A (zh) 金属氧化物半导体薄膜晶体管阵列基板及其制作方法
CN109686794A (zh) 薄膜晶体管及其制造方法、显示装置
JP2015149467A (ja) 薄膜トランジスタ基板の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: Kanagawa Prefecture, Japan

Applicant after: Tianma Japan, Ltd.

Address before: Kanagawa Prefecture, Japan

Applicant before: NLT TECHNOLOGIES, Ltd.

TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20191125

Address after: 1918 Tianma Building, Liuxian Avenue, Beizhan community, Minzhi street, Longhua District, Shenzhen City, Guangdong Province

Applicant after: Tianma Micro-Electronics Co.,Ltd.

Address before: Kanagawa Prefecture, Japan

Applicant before: Tianma Japan, Ltd.

GR01 Patent grant
GR01 Patent grant