CN103081079B - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN103081079B
CN103081079B CN201180041864.2A CN201180041864A CN103081079B CN 103081079 B CN103081079 B CN 103081079B CN 201180041864 A CN201180041864 A CN 201180041864A CN 103081079 B CN103081079 B CN 103081079B
Authority
CN
China
Prior art keywords
film
oxide semiconductor
dielectric film
electrode
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201180041864.2A
Other languages
English (en)
Other versions
CN103081079A (zh
Inventor
西村淳
中田幸伸
原义仁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN103081079A publication Critical patent/CN103081079A/zh
Application granted granted Critical
Publication of CN103081079B publication Critical patent/CN103081079B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/42—Materials having a particular dielectric constant

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

半导体装置（1000）包括：具有栅极配线（3a）、源极和漏极配线（13as、13ad）以及岛状的氧化物半导体层（7）的薄膜晶体管（103）；和具有由与栅极配线（3a）相同的导电膜形成的第一电极（3b）、由与源极配线（13as）相同的导电膜形成的第二电极（13b）以及位于第一和第二电极之间的介电体层的电容元件（105），栅极绝缘层（5）具有包含与氧化物半导体层（7）接触并且包含氧化物的第一绝缘膜（5A）、和配置于第一绝缘膜的栅极电极一侧并且具有比第一绝缘膜高的介电常数的第二绝缘膜（5B）的叠层结构，介电体层包含第二绝缘膜（5B）而不包含第一绝缘膜（5A）。由此，能够在不使CS电容等电容元件的电容值降低的情况下抑制氧化物半导体层的氧缺损所致的劣化。

Description

半导体装置及其制造方法
技术领域
本发明涉及具备薄膜晶体管的半导体装置及其制造方法。
背景技术
在用于液晶显示装置等的有源矩阵基板中，按每个像素具备薄膜晶体管（Thin Film Transistor；下记为“TFT”）等的开关元件。作为这种开关元件，历来广泛使用有以非晶硅膜为活性层的TFT（下记为“非晶硅TFT”）和以多晶硅膜为活性层的TFT（下记为“多晶硅TFT”）。
近年来，作为TFT的活性层的材料，提案有使用氧化物半导体来代替非晶硅或多晶硅（专利文献1和2、非专利文献1～3等）。这样的TFT称作“氧化物半导体TFT”。氧化物半导体具有比非晶硅更高的迁移率。因此，氧化物半导体TFT与非晶硅TFT相比能够更高速地工作。另外，氧化物半导体膜由于通过比多晶硅膜更简便的工艺而形成，因此能够适用于需要大面积的装置。
现有技术文献
专利文献
专利文献1：日本特开2010－62549号公报
专利文献2：日本特开2003－86808号公报
非专利文献
非专利文献1：SID DIGEST2010P1132－1135
非专利文献2：SID DIGEST2010P1298－1300
非专利文献3：SID DIGEST2010P1037－1040
发明内容
发明需要解决的问题
通过本发明人的研究发现，当制造具有与以往的硅TFT同样的结构的氧化物半导体TFT时，存在如下问题。
在硅TFT中，通常作为栅极绝缘膜使用介电常数高的氮化硅（SiNx）膜。SiNx膜由等离子体化学气相沉积（PECVD）法形成。
在氧化物半导体TFT中，与硅TFT同样地，当利用PECVD法在氧化物半导体层上形成包括SiNx膜的栅极绝缘膜时（底栅结构），由于氧化物半导体层暴露在氢等离子体中，因此容易发生氧化物半导体的还原反应。其结果，在氧化物半导体层，因氧缺损而产生载流电子，有可能导致氧化物半导体层的电阻降低。
另外，SiNx膜由于其成膜工艺而容易含有氢。因此，不仅在氧化物半导体TFT具有底栅结构的情况下，而且在具有顶栅结构的情况下，当以与SiNx膜接触的方式配置有氧化物半导体层时，有可能导致在氧化物半导体层发生氧缺损所致的劣化（低电阻化）。
为了避免上述问题，可以考虑作为栅极绝缘膜使用氧化硅（SiO2）膜。SiO2膜例如利用CVD法形成，形成时氧化物半导体层不会暴露在氢等离子体中。另外，在SiO2膜中，不像SiNx膜含有很多的氢，因此不产生如上所述的问题。此外，也能够利用SiO2膜所含的氧来恢复一部分氧化物半导体层的氧缺损。但是，SiO2膜的介电常数ε（约4）低于SiNx膜的介电常数（约7～8），因此，在使用SiO2膜的情况下，为了确保栅极电容（＝εS／d），需要使栅极绝缘膜的厚度d小于现有的厚度，或者使元件尺寸（栅极电极面积）S增大。当减小栅极绝缘膜的厚度d时，构成引起隧道电流所致的栅极泄漏电流增加或绝缘破坏的主要原因。另外，即使栅极绝缘膜的厚度的偏差（膜厚的差）与以往同程度，由于其影响相对地变大，因此在基板内确保元件性能的均匀性也变难。另一方面，当增大栅极电极面积S时，有可能引起元件的集成度的降低或液晶显示装置的开口率的降低。
对此，在专利文献1和2中，作为栅极绝缘膜，使用包括SiO2膜和SiN膜的叠层膜。由此，能够防止氧化物半导体层与SiNx膜接触，因此能够抑制氧化物半导体层的劣化。另外，与仅将SiO2膜当作栅极绝缘膜使用的情况相比，更能够抑制栅极电容的降低。
但是，在形成例如液晶显示装置的有源矩阵基板的情况下，如果将上述叠层膜当作栅极绝缘膜使用，则产生如下问题。
一般来说，在液晶显示装置的有源矩阵基板中，按每个像素，与液晶电容并列地设置有辅助电容（CS电容）。作为CS电容的介电体层，通常使用由与栅极绝缘膜相同的膜形成的绝缘层。这是为了不增大制造工序数就能够在同一基板上形成TFT和CS电容。在这样的有源矩阵基板中，当使用如专利文献1、2所公开的两层结构的栅极绝缘膜时，CS电容的介电体层也成为同样的两层结构，有可能无法确保充分的电容值。
本发明是为了解决上述问题而开发的，其主要目的在于，在具备氧化物半导体薄膜晶体管的半导体装置中，在不使CS电容等电容元件的电容值降低的情况下，抑制氧化物半导体层的氧缺损所致的劣化。
用于解决问题的技术方案
本发明的半导体装置包括基板和设置于上述基板上的薄膜晶体管和电容元件，上述薄膜晶体管包括：岛状的氧化物半导体层，其具有沟道区域和分别位于上述沟道区域的两侧的第一接触区域和第二接触区域；以与上述氧化物半导体层的至少沟道区域重叠的方式配置的栅极配线；形成在上述栅极配线与上述氧化物半导体层之间的栅极绝缘层；与上述第一接触区域电连接的源极配线；和与上述第二接触区域电连接的漏极配线，上述电容元件包括：由与上述栅极配线相同的导电膜形成的第一电极；由与上述源极配线相同的导电膜形成的第二电极；和位于上述第一电极和第二电极之间的介电体层，上述栅极绝缘层具有包含第一绝缘膜和第二绝缘膜的叠层结构，上述第一绝缘膜与上述氧化物半导体层接触并包含氧化物，上述第二绝缘膜配置于上述第一绝缘膜的上述栅极电极一侧，具有比上述第一绝缘膜高的介电常数，上述介电体层包含上述第二绝缘膜，并且不包含上述第一绝缘膜。
在一种优选的实施方式中，上述第一绝缘膜位于上述氧化物半导体层的下方，从上述基板的上方观察，具有与上述氧化物半导体层大致相同的岛状的图案。
在一种优选的实施方式中，上述栅极配线配置于上述氧化物半导体层的上述基板一侧，上述半导体装置还包括覆盖上述氧化物半导体层的至少上述沟道区域的蚀刻阻止层。
在一种优选的额实施方式中，在上述蚀刻阻止层和上述第一绝缘膜形成有到达上述第二绝缘膜的开口部，上述第二电极在上述开口部内与上述第二绝缘膜接触。
在一种优选的额实施方式中，上述半导体装置还包括：设置于上述薄膜晶体管和上述电容元件之上的第一层间绝缘层；和设置于上述第一层间绝缘层上的第二层间绝缘层，上述第一层间绝缘层具有包含下层膜和上层膜的叠层结构，上述下层膜包含氧化物，上述上层膜配置于上述下层膜之上。
上述半导体装置还可以包括设置于上述第二层间绝缘层上的导电层，上述导电层与上述电容元件的上述第一电极或上述第二电极电连接。
在一种优选的实施方式中，上述第二绝缘膜的厚度大于上述第一绝缘膜的厚度的1倍并且为5倍以下。
上述第一绝缘膜可以是氧化硅膜，上述第二绝缘膜可以是氮化硅膜。
本发明的半导体装置的制造方法是上述半导体装置的制造方法，其包括：工序（A），在基板上形成栅极配线和电容元件的第一电极；工序（B），在形成有上述栅极配线和上述第一电极的基板之上依次堆积第二绝缘膜、第一绝缘膜和氧化物半导体膜；工序（C），对上述氧化物半导体膜进行图案形成，得到岛状的氧化物半导体层；工序（D），去除上述第一绝缘膜中的位于上述第一电极上的部分，使上述第二绝缘膜的表面露出；和工序（E），在上述氧化物半导体层上和上述第二绝缘膜的露出的表面上形成金属膜，并对其进行图案形成，得到源极配线和漏极配线以及电容元件的第二电极。
在一种优选的实施方式中，在上述工序（D）中，将上述氧化物半导体层作为掩模，对上述第一绝缘膜进行蚀刻。
在一种优选的实施方式中，上述半导体装置的制造方法还包括：在上述工序（C）之后，在上述氧化物半导体层和上述第一绝缘膜上形成蚀刻阻止层的工序（F1）；和进行上述蚀刻阻止层的图案形成的工序（F2），上述工序（D）与上述工序（F2）同时进行，在上述工序（D）和（F2）中，去除位于上述蚀刻阻止层中的成为上述氧化物半导体层的第一接触区域和第二接触区域的区域上的部分，并且去除上述蚀刻阻止层和上述第一绝缘膜中的位于上述第一电极之上的部分，使上述第二绝缘膜露出。
上述第一绝缘膜可以是硅氧化膜，上述第二绝缘膜可以是氮化硅膜。
发明效果
根据本发明，在具备氧化物半导体TFT的半导体装置中，能够抑制电容元件的电容值的降低，并且抑制由于在氧化物半导体层中产生氧缺损而导致的氧化物半导体层的劣化（低电阻化）。
另外，能够不使制造工序变复杂地制造上述半导体装置。
附图说明
图1是本发明的第一实施方式的半导体装置1000的平面图。
图2（a）是半导体装置1000的氧化物半导体TFT103和CS电容105的截面图，表示沿图1中的I－I’线的截面，（b）是源极－栅极连接部107的截面图，表示沿图1中的II－II’线的截面。
图3（a）～（c）是分别用于说明第一实施方式的半导体装置的制造方法的一个实例的工序截面图。
图4（a）～（c）是分别用于说明第一实施方式的半导体装置的制造方法的一个实例的工序截面图。
图5是用于说明第一实施方式的半导体装置的制造方法的一个实例的工序截面图。
图6（a）是本发明的第二实施方式的半导体装置2000中的氧化物半导体TFT203和CS电容205的截面图，（b）是源极－漏极连接部207的截面图。
图7（a）～（c）是分别用于说明第二实施方式的半导体装置的制造方法的一个实例的工序截面图。
图8（a）～（c）是分别用于说明第二实施方式的半导体装置的制造方法的一个实例的工序截面图。
图9是用于说明第二实施方式的半导体装置的制造方法的一个实例的工序截面图。
图10（a）是本发明的第三实施方式的半导体装置3000中的氧化物半导体TFT303和CS电容305的截面图，（b）是源极－漏极连接部307的截面图。
图11（a）～（c）是分别用于说明第三实施方式的半导体装置的制造方法的一个实例的工序截面图。
图12（a）和（b）是分别用于说明第三实施方式的半导体装置的制造方法的一个实例的工序截面图。
图13是表示氧化物半导体TFT的其他实例的截面图。
图14是表示氧化物半导体TFT的其他实例的截面图。
图15是表示氧化物半导体TFT的其他实例的截面图。
图16是表示本发明的包括具有顶栅结构的氧化物半导体TFT的半导体装置的一个实例的截面图。
图17（a）和（b）是分别表示本发明的半导体装置的其他实例的截面图。
具体实施方式
（第一实施方式）
下面，参照附图说明本发明的半导体装置的第一实施方式。本实施方式的半导体装置包括：具有包括氧化物半导体的活性层的薄膜晶体管（氧化物半导体TFT）；和形成在与氧化物半导体TFT相同基板上的电容元件（此处为CS电容）。另外，本实施方式的半导体装置至少具备氧化物半导体TFT和电容元件各一个即可，被广泛地包含于有源矩阵基板、各种显示装置、电子仪器等。
此处，以作为开关元件包括氧化物半导体TFT的TFT基板为例进行说明。本实施方式的TFT基板能够应用于液晶显示装置。
图1是本实施方式的半导体装置1000的平面图。
本实施方式的半导体装置（TFT基板）1000具有包括多个像素部101的显示区域100和形成在显示区域以外的区域的端子配置区域200。
在各像素部101设置有：沿像素的列方向延伸的源极配线13as；沿像素的行方向延伸的栅极配线3a和CS电容配线3b；氧化物半导体TFT103；和CS电容105。栅极配线3a和CS电容配线3b由相同的导电膜形成。氧化物半导体TFT103配置于源极配线13as与栅极配线3a交叉的点的附近。另外，CS电容105形成在CS电容配线3b上。
在端子配置区域200设置有用于将栅极配线3a或源极配线13as与外部配线连接的多个端子部201。源极配线13as延伸至显示区域100的端部（称为“源极连接配线13c”），在源极－栅极连接部107与由与栅极配线3a相同的膜形成的配线（称为“栅极连接配线”）3c电连接。在本实施方式中，源极连接配线13c与栅极连接配线3c经由由与像素电极19相同的膜形成的导电层19c连接。栅极连接配线3c进一步延伸至端子配置区域200，在端子部（源极端子）201与外部配线连接。另一方面，虽无图示，但栅极配线3a延伸至端子配置区域200，在端子部（栅极端子）与外部配线连接。
氧化物半导体TFT103的氧化物半导体层7分别与源极配线13as和漏极配线13ad连接。另外，漏极配线13ad延伸设置至CS电容配线3b上，作为CS电容105的上部电极13b发挥作用。上部电极13b在CS电容105上与像素电极19连接。
接着，说明氧化物半导体TFT103、CS电容105和源极－栅极连接部107的截面结构。
图2（a）是半导体装置1000的氧化物半导体TFT103和CS电容105的截面图，表示沿图1中的I－I’线的截面。图2（b）是源极－栅极连接部107的截面图，表示沿图1中的II－II’线的截面。CS电容105和源极－栅极连接部107全都形成在相同的基板1之上。
如图2（a）所示，氧化物半导体TFT103包括：设置于基板1之上的栅极配线3a；覆盖栅极配线3a的栅极绝缘层5；和形成在栅极绝缘层5上的岛状的氧化物半导体层7。氧化物半导体层7例如为In－Ga－Zn－O类半导体（IGZO）层。栅极绝缘层5具有包含与氧化物半导体层7接触的氧化硅膜（SiO2膜）5A和配置于SiO2膜5A的栅极配线3a一侧的氮化硅膜（SiNx膜）5B的叠层结构。在本实施方式中，SiO2膜5A与氧化物半导体层7同时进行蚀刻而形成，具有与氧化物半导体层7大致相同的图案。
氧化物半导体层7的上表面与源极配线13as和漏极配线13ad电连接。在本说明书中，氧化物半导体层7中的与源极配线13as接触的区域7s称为“第一接触区域”，与漏极配线13ad接触的区域7d称为“第二接触区域”。另外，氧化物半导体层7中的与栅极配线3a重叠且位于第一接触区域7s与第二接触区域7d之间的区域7c称为“沟道区域”。
氧化物半导体TFT103被形成在源极配线13as和漏极配线13ad之上的层间绝缘层20所覆盖。层间绝缘层20的结构和材料不受特别限制。本实施方式中的层间绝缘层20包含第一层间绝缘层（钝化膜）20A和形成在第一层间绝缘层20A之上的第二层间绝缘层20B。第一层间绝缘层20A具有例如包括SiO2膜的下层膜20A（1）和包括SiNx膜的上层膜20A（2）的叠层结构。另外，第一层间绝缘层20A例如也可以为单层的SiNx膜或SiO2膜。第二层间绝缘层20B例如可以为树脂层。第二层间绝缘层20B的上表面优选为大致平坦。
CS电容105包括：设置于基板1之上的CS电容配线3b；配置为隔着SiNx膜5B与CS电容配线3b重叠的上部电极13b；和位于这些电极3b、13b之间的介电体层。介电体层包含栅极绝缘层5中的SiNx膜5B构成，不包含SiO2膜5A。CS电容配线3b由与栅极配线3a相同的导电膜形成，上部电极13b由与源极及漏极配线13as、13ad相同的导电膜形成。此处，漏极配线13ad延伸设置至CS电容配线3b上，作为上部电极13b发挥作用。上部电极13b的上表面在形成于层间绝缘层20的连接孔25内与像素电极19接触。
另外，如图2（b）所示，在源极－栅极连接部107，栅极连接配线3c与隔着SiNx膜5B配置在栅极连接配线3c之上的源极连接配线13c，通过由与像素电极19相同的导电膜形成的导电层19c电连接。具体而言，在设置于栅极绝缘层5的SiNx膜5B和层间绝缘层20的接触孔26内，栅极连接配线3c与导电层19c接触。另外，源极连接配线13c在形成于层间绝缘层20的接触孔27内与导电层19c接触。在本实施方式中，接触孔26和27通过蚀刻同时形成，并且接触孔彼此相连而形成一个开口部。另外，这些接触孔26、27也可以形成单独的开口部，但是，如图所示，如果连接接触孔26、27而形成一个开口部，就能够减少源极－栅极连接部107的面积，因此优选。
根据本实施方式的半导体装置1000，能够得到以下优点。
在本实施方式中，使用具有包括SiO2膜5A和介电常数比SiO2膜5A高的SiNx膜5B的叠层结构的栅极绝缘层5。在构成栅极绝缘层5的绝缘膜中，只有SiO2膜5A与氧化物半导体层7接触，而SiNx膜5B则不与氧化物半导体层7接触。从而，能够防止在SiNx膜5B形成时对氧化物半导体层7造成损伤。另外，能够抑制由于SiNx膜5B与氧化物半导体层7接触而在氧化物半导体层7中产生氧缺损。另外，能够在不对氧化物半导体层7造成损伤的情况下形成SiO2膜5A，并且，利用SiO2膜5A所含的氧，能够使氧化物半导体层7的氧缺损恢复，因此，能够更有效地减少氧缺损。
另外，本实施方式中的栅极绝缘层5包含介电常数比SiO2膜5A高的SiNx膜5B。因此，作为栅极绝缘层5整体能够具有充分的介电常数，并且能够确保充分的栅极电容。从而，不需要出于确保栅极电容的目的而使栅极绝缘层5变薄，或增大元件尺寸，并能够抑制栅极泄漏电流的增加、绝缘破坏、集成度的下降等。
进一步，在现有的半导体装置中，通常将栅极绝缘层作为CS电容的介电体层使用，但是，在本实施方式中，仅将栅极绝缘层5中的介电常数高的SiNx膜5B作为CS电容105的介电体层使用。因此，与将栅极绝缘层5整体作为介电体层使用的情况相比，能够使介电体层变薄与SiO2膜5A的厚度相当的程度，因此，能够使CS电容的电容值增加。
另外，在本说明书中，也将栅极绝缘层5中的与氧化物半导体层7接触的层（在本实施方式中为SiO2膜5A）称为“第一绝缘膜”。第一绝缘膜优选为SiO2膜，但是，即使是其他的氧化物膜（例如Al2O3、HfO2、ZrO2、La2O3、CeO2），也能够得到同样的效果。另外，也将栅极绝缘层5中的位于第一绝缘膜的栅极一侧的位置的层（在本实施方式中为SiNx膜5B）称为“第二绝缘膜”。第二绝缘膜优选为具有比第一绝缘膜高的介电常数的绝缘膜，除SiNx膜之外，即使是HfSiOx、HfAlOx，也能够得到与上述同样的效果。
这样，根据本实施方式，在氧化物半导体TFT103中，能够抑制作为栅极绝缘层5整体的介电常数的降低，并且抑制在氧化物半导体层7中发生氧缺损，并且在CS电容105确保充分的电容值。
另外，由于与SiNx膜相比SiO2膜的蚀刻速率低，因此，当形成仅由SiO2膜形成的栅极绝缘层时，存在生产效率大幅降低的问题。对此，根据本实施方式，在栅极绝缘层5中，仅在位于氧化物半导体层7一侧的层上使用SiO2膜，因此，能够将SiO2膜的蚀刻速率所致的生产效率的降低抑制在最小限度。
SiO2膜5A优选为比SiNx膜5B薄，由此能够抑制氧化物半导体层7的劣化，并且更加可靠地确保充分的栅极电容。另外，能够更加有效抑制生产效率的降低。
SiO2膜5A的厚度例如优选为10nm以上，进一步优选为20nm以上，例如为50nm。由此，能够有效抑制由于SiNx膜5B的形成工序中的氢等离子体或形成后的SiNx膜5B所含的氢而使氧化物半导体层7被还原。另一方面，如果SiO2膜5A过厚，则栅极绝缘层5的栅极电容降低，有可能无法形成沟道层。另外，有可能由于SiO2膜5A的蚀刻速率低而使生产效率大幅降低。因此，SiO2膜5A的厚度优选为400nm以下。
为了更可靠地防止绝缘破坏，SiNx膜5B的厚度例如优选为100nm以上，例如为325nm。另外，为了抑制栅极绝缘层5的电容的降低，优选为1000nm以下。
SiNx膜5B的厚度优选为比SiO2膜5A的厚度大，并且为SiO2膜5A的厚度的5倍以下。例如SiNx膜5B的厚度与SiO2膜5A的厚度之比为2:1。由此，能够确保栅极电容，并且抑制氧缺损所致的氧化物半导体层7的劣化。从而，能够进一步提高栅极绝缘层5的可靠性。
本实施方式中的第一层间绝缘层20A包括作为与氧化物半导体层7的上表面接触的下层膜20A（1）的SiO2膜和作为上层膜20A（2）的SiNx膜。由此，氧化物半导体层7的上表面不与SiNx膜接触，因此，能够抑制由于SiNx膜而在氧化物半导体层7中产生氧缺损。另外，与作为层间绝缘层20使用单层的SiO2膜的情况相比，能够将由于SiO2膜的蚀刻速率低而导致的生产效率的降低抑制在最小限度。
层间绝缘层20的结构并不限于上述结构。但是，为了更有效地抑制氧化物半导体层7的劣化，至少层间绝缘层20中的位于氧化物半导体层7一侧的部分（图示的例中为与氧化物半导体层7接触的部分）优选为SiO2膜。在层间绝缘层20中，由于使用SiO2膜而引起的介电常数的降低不构成问题，因此第一层间绝缘层20A也可以是单层的SiO2膜。
在本实施方式的半导体装置1000中，作为CS电容105的替代，例如可以设置像素电极的电容耦合用的电容等的其他的电容元件。在该情况下，电容元件包括：由与栅极配线3a相同的导电膜形成的电极；由与源极配线13as相同的导电膜形成的电极；和设置于这些电极之间的介电体层。介电体层不包含栅极绝缘层5中的第一绝缘膜（此处为SiO2膜5A），而由第二绝缘膜（此处为SiNx膜5B）构成即可。由此，能够利用与氧化物半导体层TFT103共同的工艺，形成具有充分的电容值的电容元件。
另外，本实施方式的半导体装置1000至少在同一基板上设置氧化物半导体TFT103和如CS电容105之类的电容元件即可。本实施方式中的源极－栅极连接部107的结构并不限于上述的结构。另外，本实施方式也可以不设置源极－栅极连接部107。
接着说明本实施方式的半导体装置1000的制造方法的一个实例。
图3（a）～（c）、图4（a）～（c）和图5分别为用于说明在基板1上形成氧化物半导体TFT103、CS电容105和源极－栅极连接部107的方法的工序截面图。
首先，如图3（a）所示，在玻璃基板等的基板1中，在要形成氧化物半导体TFT的区域（以下称为“TFT形成区域”）51、要形成CS电容的区域（以下称为“CS电容形成区域”）52和要形成源极－栅极连接部的区域（以下称为“连接部形成区域”）53，分别形成栅极配线3a、CS电容配线3b和栅极连接配线3c。
栅极配线3a、CS电容配线3b和栅极连接配线3c能够在通过溅射法等在基板1上形成导电膜之后，通过光刻法对导电膜进行图案形成而形成。作为导电膜例如能够使用Ti/Al/TiN膜（厚度：例如为100nm以上500nm以下）。
接着，如图3（b）所示，以覆盖栅极配线3a、CS电容配线3b和栅极连接配线3c的方式形成SiNx膜5B作为第一绝缘膜。接着，在TFT形成区域51中，在SiNx膜5B上，作为第二绝缘膜形成SiO2膜5A之后，在SiO2膜5A上形成岛状的氧化物半导体层7。
SiNx膜5B例如利用等离子体CVD形成。SiNx膜5B的厚度例如为325nm。SiO2膜5A例如利用CVD法形成，其厚度例如为50nm。
氧化物半导体层7能够以如下的方式形成。首先，使用溅射法，在SiO2膜5A之上形成例如厚度为10nm以上300nm以下的In－Ga－Zn－O类半导体（IGZO）膜。此后，通过光刻法形成覆盖IGZO膜的规定区域的抗蚀剂掩模（无图示）。接着，通过湿蚀刻去除IGZO膜中的未被抗蚀剂掩模覆盖的部分。之后，剥离抗蚀剂掩模。这样，得到岛状的氧化物半导体层7。
另外，代替IGZO膜，能够使用其他的氧化物半导体膜形成氧化物半导体层7。例如也可以使用Zn－O类半导体（ZnO）膜、In－Zn－O类半导体（IZO）膜、Zn－Ti－O类半导体（ZTO）膜、Cd－Ge－O类半导体膜、Cd－Pb－O类半导体膜等。作为氧化物半导体膜，优选使用非晶氧化物半导体膜。这是因为其能够以低温制造，并且能够实现高的迁移率。
接着，如图3（c）所示，将氧化物半导体层7作为掩模，通过湿蚀刻进行SiO2膜5A的图案形成。
接着，如图4（a）所示，在TFT形成区域51形成源极和漏极配线13as、13ad，在CS电容形成区域52形成上部电极13b，在连接部形成区域53形成源极连接配线13c。源极和漏极配线13as、13ad配置为与氧化物半导体层7的上表面接触。另外，上部电极13b配置为隔着SiNx膜5B与CS电容配线3b重叠。源极连接配线13c配置为隔着SiNx膜5B与栅极连接配线3c部分重叠。
源极和漏极配线13as、13ad、上部电极13b以及源极连接配线13c，例如能够通过溅射法使金属膜堆积并通过对该金属膜进行图案形成而形成。金属膜的图案形成例如可以通过公知的光刻法进行。具体而言，在金属膜上形成抗蚀剂掩模，并以此对金属膜进行蚀刻（此处为干蚀刻）。如图所示，在金属膜的蚀刻期间，存在氧化物半导体层7的局部也被蚀刻的情况。之后，剥离抗蚀剂掩模。
接着，如图4（b）所示，在源极和漏极配线13as、13ad、上部电极13b以及源极连接配线13c之上设置层间绝缘层20。此处，作为第一层间绝缘层20A，利用CVD法形成SiO2膜（厚度：例如为200nm）。接着，在第一层间绝缘层20A之上，例如利用正感光性树脂膜形成第二层间绝缘层20B（厚度：例如为3μm）。
另外，虽然没有图示，但是，也可以例如通过使SiO2膜（厚度：例如为50nm）和SiNx膜（厚度：例如为150nm）依次堆积来形成具有叠层结构的第一层间绝缘层20A（图2）。
之后，进行第二层间绝缘层20B的图案形成。具体而言，隔着光掩模对第二层间绝缘层20B照射光，从而在第二层间绝缘层20B中的被曝光的部分，此处为在位于上部电极13b上和栅极连接配线3c上的部分形成开口。接着，使用进行过图案形成的第二层间绝缘层20B作为掩模，进行第一层间绝缘层20A和SiNx膜5B的蚀刻。这样，如图4（c）所示，在CS电容形成区域52中，在层间绝缘层20，形成到达上部电极13b的上表面的接触孔25。在连接部形成区域53，第一层间绝缘层20A、和SiNx膜5B中的未被源极连接配线13c覆盖的部分被蚀刻。因为源极连接配线13c构成掩模，所以SiNx膜5B中的位于源极连接配线13c之下的部分不被蚀刻。这样，在一次蚀刻工序中，形成使源极连接配线13c露出的接触孔27和使栅极连接配线3c露出的接触孔26。
接着，如图5所示，形成像素电极19和导电层19c。此处，在层间绝缘层20之上和接触孔25、26、27内，例如利用溅射法使导电膜堆积。作为导电膜，例如也可以使用ITO（铟锡氧化物）膜（厚度：50～200nm）等的透明导电膜。接着，利用光刻法对导电膜进行图案形成，得到像素电极19和导电膜19c。
像素电极19配置为与漏极配线13ad电连接，并且在接触孔25内与上部电极13b接触。导电层19c配置为在接触孔26内与栅极连接配线3c接触，并且在接触孔27内与源极连接配线13c接触。
这样在TFT形成区域51形成氧化物半导体TFT103，在CS电容形成区域52形成CS电容105，在连接部形成区域53形成源极－栅极连接部107。
（第二实施方式）
下面，说明本发明的半导体装置的第二实施方式。本实施方式在氧化物半导体层7上具有用于保护沟道区域的蚀刻阻止层9。
图6（a）是本实施方式的半导体装置2000中的氧化物半导体TFT203和CS电容205的截面图。图6（b）是源极－栅极连接部207的截面图。简单起见，对与图1和图2相同的构成部件标注相同的参照符号，省略说明。其中，半导体装置2000的平面图与图1所示的平面图一样，因此进行省略。
在本实施方式中的氧化物半导体TFT203中，如图6（a）所示，以与氧化物半导体层7的上表面中的构成沟道区域7c的部分接触的方式形成有蚀刻阻止层9。源极和漏极配线13as、13ad分别在形成于蚀刻阻止层9的开口部内与氧化物半导体层7的第一、第二接触区域7s、7d接触。
另外，蚀刻阻止层9形成为与氧化物半导体层7的上表面中的至少沟道区域7c接触即可。但是，为了更加有效抑制氧化物半导体层7的氧缺损所致的劣化，如图所示，优选氧化物半导体层7的上表面（第一、第二接触区域7s、7d以外）和侧面整体被蚀刻阻止层9覆盖。
CS电容205与图2（a）所示的CS电容105同样，具有CS电容配线3b和隔着SiNx膜配置于CS电容配线3b上的上部电极13b。但是，在本实施方式中，上部电极13b在形成于SiO2膜5A和蚀刻阻止层9的开口部内与SiNx膜5B接触。
如图6（b）所示，在源极－栅极连接部207，栅极连接配线3c与源极连接配线13c经由导电层19c被电连接。具体而言，源极连接配线13c设置在形成于SiO2膜5A和蚀刻阻止层9的接触孔37内，并在形成于层间绝缘层20的接触孔37内与导电层19c接触。另外，栅极连接配线3c在形成于SiNx膜5B、SiO2膜5A、蚀刻阻止层9和层间绝缘层20的接触孔36内与导电层19c接触。
虽然在图6（a）和（b）中未图示，但是，如在前面参照图2所说明的，第一层间绝缘层20A也可以具有以SiO2膜为下层膜、以SiNx膜为上层膜的叠层结构。或者，也可以是单层的SiO2膜或SiNx膜。如图6所示的实例，在构成为第一层间绝缘层20A与氧化物半导体层7不直接接触的情况下，第一层间绝缘层20A也可以不包含SiO2膜等的氧化物膜。
根据本实施方式，与上述的实施方式同样，在氧化物半导体TFT203中，将栅极绝缘层5设为SiO2膜5A和SiNx膜5B的两层结构，并且使氧化物半导体层7与SiNx膜5B不接触，因此能够确保栅极绝缘层5整体的厚度和介电常数，并且抑制氧化物半导体层7的劣化。另一方面，在CS电容205，仅将栅极绝缘层5中的SiNx膜5B作为介电体层来利用，因此能够确保充分的电容值。
另外，将氧化物半导体层7的至少沟道区域7c利用蚀刻阻止层进行保护，因此，尤其是在源极和漏极配线的蚀刻工序中，能够抑制对氧化物半导体层7的工艺损伤。从而，能够更加有效地抑制氧化物半导体层7的劣化（低电阻化）。
蚀刻阻止层9为绝缘层即可，但是，优选为利用SiO2膜等的氧化物膜。若使用氧化物膜，则在氧化物半导体层7产生氧缺损的情况下，能够通过氧化物膜所含的氧使氧缺损恢复，因此能够更加有效地减少氧化物半导体层7的氧缺损。
另外，如后所述，当对蚀刻阻止层9进行蚀刻时，能够同时进行SiO2膜5A的蚀刻。从而，能够在不增加制造工序中使用的掩模个数的情况下，将氧化物半导体TFT203的栅极绝缘层设为两层结构，并且将CS电容205的介电体层设为单层结构。
接着说明本实施方式的半导体装置2000的制造方法的一个实例。
首先，图7（a）～（c）、图8（a）～（c）以及图9分别为用于说明在基板1上形成氧化物半导体TFT203、CS电容205和源极－栅极连接部207的方法的工序截面图。简单起见，与图3～图5相同的结构部件标注相同的参照符号，并省略说明
首先，如图7（a）所示，在玻璃基板等的基板1中，在TFT形成区域51、CS电容形成区域52和连接部形成区域53，分别形成栅极配线3a、CS电容配线3b和栅极连接配线3c。栅极配线3a、CS电容配线3b和栅极连接配线3c的形成方法也可以与参照图3（a）进行说明的上述方法相同。
接着，如图7（b）所示，以覆盖栅极配线3a、CS电容配线3b和栅极连接配线3c的方式依次形成SiNx膜5B和SiO2膜5A。接着，在TFT形成区域51，在SiO2膜5A上形成岛状的氧化物半导体层7。SiNx膜5B、SiO2膜5A和氧化物半导体层7的形成方法也可以与参照图3（b）说明的上述方法相同。
接着，如图7（c）所示，在氧化物半导体层7和SiO2膜5A上使蚀刻阻止层9堆积。之后，进行蚀刻阻止层9和SiO2膜5A的图案形成。由此，在TFT形成区域51，在蚀刻阻止层9形成使氧化物半导体层7中的构成接触区域的区域（与源极配线或漏极配线连接的区域）露出的接触孔41、42。另外，在CS电容和连接部形成区域52、53，在蚀刻阻止层9和SiO2膜5A形成使SiNx膜5B露出的开口部44、45。蚀刻阻止层9和SiO2膜5A同时被蚀刻，因此从基板1的上方观察，开口部44、45中的蚀刻阻止层9与SiO2膜5A的端面大致一致。作为蚀刻阻止层9，此处使用SiO2膜（厚度：100nm）。
这样，当利用蚀刻阻止层9的图案形成工序进行SiO2膜5A的图案形成时，在不增加制造工序数（掩模个数）的情况下，能够蚀刻SiO2膜5A中的位于CS电容形成区域52的部分，因此优先。
接着，在蚀刻阻止层9上的接触孔41、42内以及开口部44、45内，例如通过溅射法使金属膜（例如Al/Ti膜）堆积。之后，通过对金属膜进行图案形成，如图8（a）所示，在TFT形成区域51形成源极和漏极配线13as、13ad，在CS电容形成区域52形成上部电极13b，在连接部形成区域53形成源极连接配线13c。金属膜的图案形成例如通过干蚀刻进行。
源极和漏极配线13as、13ad分别配置为在接触孔41、42内与氧化物半导体层7的上表面接触。另外，上部电极13b配置为在开口部44内隔着SiNx膜5B与CS电容配线3b重叠。源极连接配线13c配置为在开口部45内隔着SiNx膜5B与栅极连接配线3c部分重叠。
接着，如图8（b）所示，在源极和漏极配线13as、13ad、上部电极13b和源极连接配线13c之上设置层间绝缘层20。此处，作为层间绝缘层20，以与上述的实施方式同样的方法依次形成第一层间绝缘层20A（例如SiO2膜）和第二层间绝缘层20B（例如正感光性树脂膜）。
之后，隔着光掩模对第二层间绝缘层20B照射光。从而，在第二层间绝缘层20B中的被曝光的部分此处为在位于上部电极13b上和栅极连接配线3c上的部分形成开口。接着，使用进行过图案形成的第二层间绝缘层20B作为掩模，进行第一层间绝缘层20A和SiNx膜5B的蚀刻。这样，如图8（c）所示，在CS电容形成区域52，第一层间绝缘层20A被蚀刻而形成使上部电极13b露出的接触孔35。在连接部形成区域53，第一层间绝缘层20A、和SiNx膜5B中的被源极连接配线13c覆盖的部分被蚀刻。由于源极连接配线13c构成掩模，因此SiNx膜5B中的位于源极连接配线13c之下的部分不被蚀刻。这样，在一次蚀刻工序中，形成使源极连接配线13c露出的接触孔37和使栅极连接配线3c露出的接触孔36。
接着，如图9所示，形成像素电极19和导电层19c。此处，在层间绝缘层20之上和接触孔35、36、37内，例如利用溅射法使导电膜堆积，并对其进行图案形成。作为导电膜，例如能够使用ITO膜（厚度：50～200nm）。在本实施方式中，像素电极19也与漏极配线13ad电连接，并且在接触孔35内与上部电极13b接触。导电层19c在接触孔36内与栅极连接配线3c接触，并且在接触孔37内与源极连接配线13c接触。
这样在TFT形成区域51形成氧化物半导体TFT203，在CS电容形成区域52形成CS电容205，在连接部形成区域53形成源极－栅极连接部207。
根据上述方法，在蚀刻阻止层9的图案形成工序中，同时进行SiO2膜5A的图案形成，去除SiO2膜5A的规定区域。从而，不仅在不增加制造工序数的情况下，形成包括SiO2膜5A和SiNx膜5B的栅极绝缘层5，而且能够仅将栅极绝缘层5中的SiNx膜5B作为CS电容20的介电体层来利用。
另外，在本实施方式中，也与参照图3～图5进行说明的上述方法同样，可以在氧化物半导体层7的图案形成工序中同时进行SiO2膜5A的图案形成。其他的过程也与上述方法同样。此时，如图17（a）和（b）所示，能够得到具有蚀刻阻止层9并且仅在氧化物半导体层7的下方配置有SiO2膜5A的半导体装置。
（第三实施方式）
下面，说明本发明的半导体装置的第三实施方式。本实施方式中，在源极－栅极连接部，栅极连接配线3c与源极连接配线13c直接接触这一点上，与参照图1和图2进行说明的上述的半导体装置1000不同。
图10（a）是本实施方式的半导体装置3000中的氧化物半导体TFT303和CS电容305的截面图。图10（b）是源极－栅极连接部307的截面图。简单起见，对与图1和图2同样的构成部件标注相同的参照符号，省略说明。
本实施方式中的氧化物半导体TFT303和CS电容305具有与图1和图2所示的半导体装置1000的氧化物半导体TFT103和CS电容105同样的结构。
另一方面，如图10（b）所示，源极－栅极连接部307的栅极连接配线3c与源极连接配线13c在形成于SiNx膜5B的接触孔61内连接。源极连接配线13c的上表面被层间绝缘层30覆盖。
在本实施方式中，也与上述的实施方式同样，在氧化物半导体TFT303，能够确保栅极绝缘层5的电容，并且抑制氧化物半导体层7的劣化，在CS电容305，作为介电体层仅使用SiNx膜5B，因此能够确保充分的电容值。另外，在源极－栅极连接部307，由于使源极连接配线13c与栅极连接配线3c直接接触，因此与经由透明导电膜连接的情况相比，更能够减少接触电阻。
接着说明本实施方式的半导体装置3000的制造方法的一个实例。
首先，图11（a）～（c）、图12（a）、（b）分别为用于说明在基板1上形成氧化物半导体TFT303、CS电容305和源极－栅极连接部307的方法的工序截面图。简单起见，与图3～图5同样的结构部件标注相同的参照符号，并省略说明
首先，如图11（a）所示，在玻璃基板等的基板1中，在TFT形成区域51、CS电容形成区域52和连接部形成区域53，分别形成栅极配线3a、CS电容配线3b和栅极连接配线3c。接着，以覆盖栅极配线3a、CS电容配线3b和栅极连接配线3c的方式，依次形成SiNx膜5B和SiO2膜5A。接着，在SiO2膜5A上形成氧化物半导体膜，并通过蚀刻得到岛状的氧化物半导体层7。当进行氧化物半导体膜的蚀刻时，SiO2膜5A也同时进行蚀刻。这些配线、绝缘膜和氧化物半导体层的形成方法与参照图3（a）～（c）进行说明的上述方法同样。
接着，如图11（b）所示，在连接部形成区域53，在SiNx膜5B形成使栅极连接配线3c露出的接触孔61。接触孔61能够利用公知的光刻法形成。
之后，在氧化物半导体层7和SiNx膜5B上和接触孔61内例如通过溅射法使金属膜堆积。之后，通过对金属膜进行图案形成，如图11（c）所示，在TFT形成区域51形成源极和漏极配线13as、13ad，在CS电容形成区域52形成上部电极13b，在连接部形成区域53形成源极连接配线13c。源极连接配线13c在接触孔61内与栅极连接配线3c接触。
接着，如图12（a）所示，在源极和漏极配线13as、13ad、上部电极13b和源极连接配线13c之上设置层间绝缘层20。此处，作为层间绝缘层20，以与上述的实施方式同样的方法依次形成第一层间绝缘层20A（例如SiO2膜）和第二层间绝缘层20B（例如正感光性树脂膜）。另外，作为第一层间绝缘层20A，也可以形成以SiO2膜为下层膜、以SiNx膜为上层膜的叠层膜（参照图2）。
之后，如图12（b）所示，在层间绝缘层20形成接触孔65，在层间绝缘层20之上和接触孔65内设置像素电极19。
具体而言，对作为感光性树脂膜的第二层间绝缘层20B进行图案形成，并将其作为掩模，进行第一层间绝缘层20A和SiNx膜5B的蚀刻。由此，在CS电容形成区域52，第一层间绝缘层20A被蚀刻而形成使上部电极13b露出的接触孔65。接着，在层间绝缘层20上和接触孔65内，例如通过溅射法使导电膜堆积，并通过对其进行图案形成，得到像素电极19。本实施方式中，像素电极19与漏极配线13ad电连接，并且在接触孔65内与上部电极13b接触。
这样在TFT形成区域51形成氧化物半导体TFT303，在CS电容形成区域52形成CS电容305，在连接部形成区域53形成源极－栅极连接部307。
另外，在本实施方式中，虽然没有形成蚀刻阻止层，但是，如在前面参照图6所说明的，也可以在氧化物半导体层7上设置蚀刻阻止层9。在该情况下，在参照图7～图9进行说明的上述方法中，在进行蚀刻阻止层9和SiO2膜5A的图案形成（图7（c））之后，在连接部形成区域53中，如果在SiNx膜5B形成使栅极连接配线3c露出的接触孔61，则在之后的工序中，能够以与栅极连接配线3c直接接触的方式形成源极连接配线13c。
本实施方式的半导体装置3000，也可以在基板1上设置连接源极配线13as与外部配线的源极接线端部和连接栅极配线3a与外部配线的栅极接线端部。
表1表示在第一至第三实施方式中说明的制造方法的流程。表1中，为了明确光刻工序的次数，标注有光刻工序编号。例如，在实施方式1的方法中，进行5次光刻工序（使用5个光掩模）和6次蚀刻。因此，与以往的例如5个掩模的工艺相比，能够在不增加掩模个数（光刻工序数）的情况下抑制氧化物半导体层的劣化，并且确保CS电容的电容值。
[表1]
本发明能够应用于具备氧化物半导体TFT和CS电容的各种半导体装置。氧化物半导体TFT的结构并不限于上述的第一至第三实施方式中说明的结构。
图13～图15表示氧化物半导体TFT的其他的实例的截面图。
图13所示的氧化物半导体TFT403中，氧化物半导体层7形成在源极－漏极配线13as、13ad之上。
另外，如图14所示的氧化物半导体TFT503，作为蚀刻阻止层能够使用Ti膜。在氧化物半导体TFT503，在用Ti膜71覆盖氧化物半导体层7之后，在Ti膜71上形成源极－漏极配线13as、13ad。接着，仅使Ti膜71中的位于沟道区域上的部分氧化作为绝缘体（TiOx）72，使源极与漏极分离。
另外，如图15所示的氧化物半导体TFT603，也可以将蚀刻阻止层9仅配置于氧化物半导体层7的包括沟道区域的区域上。
图13～图15所示的所有实例中，与上述的实施方式同样，栅极绝缘层5具有SiNx膜5B和形成在其上的SiO2膜5A，其中只有SiO2膜5A与氧化物半导体层7接触。另外，虽然没有图示，但是与上述的实施方式同样，层间绝缘层20也可以包括包含氧化硅膜的第一层间绝缘层和形成在其上的第二层间绝缘层。在第一层间绝缘层20A与氧化物半导体层7接触的情况下，优选至少与氧化物半导体层7接触的部分包括氧化硅膜。由此，能够抑制在氧化物半导体层7产生氧缺损所致的劣化。
图14和图15所示的例子中，当对氧化物半导体层7进行蚀刻时，SiO2膜5A也被蚀刻，从基板1的上方观察，氧化物半导体层7和SiO2膜5A具有大致相同的图案，但是，本实施方式的结构并不限于此例。SiO2膜5A的蚀刻在堆积构成源极－漏极配线和CS电容的上部电极的金属膜之前进行即可，也可以不在进行氧化物半导体层7的蚀刻时进行。在该情况下，从基板1的上方观察到的氧化物半导体层7与SiO2膜5A的图案相互不同。
虽然没有图示，但是，在与氧化物半导体TFT403、503、603相同的基板上形成有CS电容和源极－栅极连接部。在CS电容中，仅将栅极绝缘层5中的SiNx膜5B作为介电体层来利用。CS电容和源极－栅极连接部的结构也可以与参照图2进行说明的上述的结构同样。
本发明中的氧化物半导体TFT也可以具有顶栅结构。
图16是包括具有顶栅结构的氧化物半导体TFT的半导体装置4000的截面图。简单起见，对与图1～图15同样的结构部件标注相同的参照符号，并省略说明。
半导体装置4000具有氧化物半导体TFT703和CS电容705。
氧化物半导体TFT703包括：形成在基板1上的源极和漏极配线13as、13ad；配置为与这些配线13as、13ad接触的氧化物半导体层7；栅极配线3a；形成在栅极配线3a与氧化物半导体层7之间的栅极绝缘层5；和覆盖栅极配线3a的层间绝缘层20。栅极绝缘层5具有包括与氧化物半导体层7接触的SiO2膜5A和形成在SiO2膜5A上的SiNx膜5B的叠层结构（两层结构）。在该例中，SiO2膜5A与氧化物半导体层7同时进行图案形成。层间绝缘层20不与氧化物半导体层7接触，因此不必包含SiO2膜。例如，也可以具有包括SiNx膜的第一层间绝缘膜和形成在其上的包括树脂膜的第二层间绝缘层。
CS电容705包括：由与源极－漏极配线13as、13ad相同的膜形成的CS电容配线13b’；由与栅极配线3a相同的膜形成的上部电极3b’；和位于它们之间的介电体层。与上述实施方式同样地，仅栅极绝缘层5中的SiNx膜5B构成介电体层。
这样，在具有顶栅结构的氧化物半导体TFT703中，形成具有叠层结构的栅极绝缘层5，在栅极绝缘层5的最靠近氧化物半导体层7一侧（最下层）配置有SiO2膜5A，并且在SiO2膜5A上形成SiNx膜等的高介电常数的膜。另外，作为CS电容705的介电体层，利用位于栅极绝缘层5的上层的SiNx膜。由此，与上述的实施方式同样，能够充分确保栅极绝缘层5的电容和CS电容的电容值，并抑制氧化物半导体层7的劣化。
产业上的可利用性
本发明能够广泛应用于有源矩阵基板等的电路基板、液晶显示装置、有机电致发光（EL）显示装置和无机电致发光显示装置等的显示装置、图像传感装置等的摄像装置、图像输入装置和指纹读取装置等的电子装置等的具备薄膜晶体管的装置。尤其能够应用于大型的液晶显示装置等。
附图标记说明
1 基板
3a 栅极配线
3b CS电容配线
3c 栅极连接配线
5 栅极绝缘层
5A SiO2膜（第一绝缘膜）
5B SiNx膜（第二绝缘膜）
7 氧化物半导体层（活性层）
7s 第一接触区域
7d 第二接触区域
7c 沟道区域
9 蚀刻阻止层
13as 源极配线
13ad 漏极配线
13b 上部电极
13c 源极连接配线
19 像素电极
19c 导电层
20 层间绝缘层
20A 第一层间绝缘层（钝化膜）
20A（1） SiO2膜（下层膜）
20A（2） SiNx膜（上层膜）
20B 第二层间绝缘层
103、203、303、403、503、603、703 氧化物半导体TFT
105、205、305、705 CS电容（电容元件）
107、207、307 源极－栅极连接部
1000、2000、3000、4000 半导体装置

Claims (11)

1.一种半导体装置，其特征在于：
所述半导体装置包括：基板；和设置在所述基板上的薄膜晶体管和电容元件，
所述薄膜晶体管包括：
岛状的氧化物半导体层，其具有沟道区域和分别位于所述沟道区域的两侧的第一接触区域和第二接触区域；
在所述氧化物半导体层的所述基板一侧，以与所述氧化物半导体层的至少沟道区域重叠的方式配置的栅极配线；
形成在所述栅极配线与所述氧化物半导体层之间的栅极绝缘层；
与所述第一接触区域电连接的源极配线；
与所述第二接触区域电连接的漏极配线；和
覆盖所述氧化物半导体层的至少所述沟道区域的蚀刻阻止层，
所述电容元件包括：
由与所述栅极配线相同的导电膜形成的第一电极；
由与所述源极配线相同的导电膜形成的第二电极；和
位于所述第一电极和第二电极之间的介电体层，
所述栅极绝缘层具有包含第一绝缘膜和第二绝缘膜的叠层结构，所述第一绝缘膜与所述氧化物半导体层接触并包含氧化物，所述第二绝缘膜配置于比所述第一绝缘膜更靠所述栅极配线一侧的位置，具有比所述第一绝缘膜高的介电常数，
所述介电体层包含所述第二绝缘膜，并且不包含所述第一绝缘膜，
在形成有所述电容元件的区域，在所述蚀刻阻止层和所述第一绝缘膜形成有到达所述第二绝缘膜的开口部，所述第二电极与所述开口部的侧面接触并且在所述开口部内与所述第二绝缘膜接触。
2.如权利要求1所述的半导体装置，其特征在于：
从所述基板的上方观察时，所述开口部中的所述蚀刻阻止层和所述第一绝缘膜的端面大致一致。
3.如权利要求1或2所述的半导体装置，其特征在于，还包括：
设置于所述薄膜晶体管和所述电容元件之上的第一层间绝缘层；和
设置于所述第一层间绝缘层上的第二层间绝缘层，
所述第一层间绝缘层具有包含下层膜和上层膜的叠层结构，所述下层膜包含氧化物，所述上层膜配置于所述下层膜之上。
4.如权利要求3所述的半导体装置，其特征在于：
还包括设置于所述第二层间绝缘层上的导电层，所述导电层与所述电容元件的所述第一电极或所述第二电极电连接。
5.如权利要求1或2所述的半导体装置，其特征在于：
所述第二绝缘膜的厚度大于所述第一绝缘膜的厚度的1倍并且为所述第一绝缘膜的厚度的5倍以下。
6.如权利要求1或2所述的半导体装置，其特征在于：
所述第一绝缘膜为氧化硅膜，所述第二绝缘膜为氮化硅膜。
7.如权利要求1或2所述的半导体装置，其特征在于：
所述氧化物半导体层是In—Ga—Zn—O类半导体层。
8.一种半导体装置的制造方法，其特征在于：
其是权利要求1至7中任一项所述的半导体装置的制造方法，
所述半导体装置的制造方法包括：
工序(A)，在基板上形成栅极配线和电容元件的第一电极；
工序(B)，在形成有所述栅极配线和所述第一电极的基板之上依次堆积第二绝缘膜、第一绝缘膜和氧化物半导体膜；
工序(C)，对所述氧化物半导体膜进行图案形成，得到岛状的氧化物半导体层；
工序(F)，在所述氧化物半导体层和所述第一绝缘膜上形成蚀刻阻止层；
工序(D)，去除所述第一绝缘膜和所述蚀刻阻止层中的位于所述第一电极上的部分，使所述第二绝缘膜的表面露出；和
工序(E)，在所述氧化物半导体层上和所述第二绝缘膜的露出的表面上形成金属膜，并对其进行图案形成，得到源极配线和漏极配线以及电容元件的第二电极。
9.如权利要求8所述的半导体装置的制造方法，其特征在于：
所述工序(D)是同时进行所述第一绝缘膜的图案形成和所述蚀刻阻止层的图案形成的工序，
在所述工序(D)中，去除所述蚀刻阻止层中的位于成为所述氧化物半导体层的第一接触区域和第二接触区域的区域上的部分，并且去除所述蚀刻阻止层和所述第一绝缘膜中的位于所述第一电极之上的部分，使所述第二绝缘膜露出。
10.如权利要求8或9所述的半导体装置的制造方法，其特征在于：
所述第一绝缘膜为氧化硅膜，所述第二绝缘膜为氮化硅膜。
11.如权利要求8或9所述的半导体装置的制造方法，其特征在于：
所述氧化物半导体膜是In—Ga—Zn—O类半导体膜。
CN201180041864.2A 2010-08-30 2011-08-26 半导体装置及其制造方法 Active CN103081079B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010-192500 2010-08-30
JP2010192500 2010-08-30
PCT/JP2011/069266 WO2012029644A1 (ja) 2010-08-30 2011-08-26 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
CN103081079A CN103081079A (zh) 2013-05-01
CN103081079B true CN103081079B (zh) 2014-08-13

Family

ID=45772734

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180041864.2A Active CN103081079B (zh) 2010-08-30 2011-08-26 半导体装置及其制造方法

Country Status (5)

Country Link
US (1) US8633481B2 (zh)
JP (1) JP5253674B2 (zh)
KR (1) KR101346874B1 (zh)
CN (1) CN103081079B (zh)
WO (1) WO2012029644A1 (zh)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101924231B1 (ko) * 2010-10-29 2018-11-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 기억 장치
KR102551443B1 (ko) * 2012-05-10 2023-07-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP2014032983A (ja) * 2012-08-01 2014-02-20 Sony Corp 半導体装置、表示装置および電子機器
JP6127425B2 (ja) * 2012-09-26 2017-05-17 凸版印刷株式会社 積層構造体、薄膜トランジスタアレイおよびそれらの製造方法
CN102891106A (zh) * 2012-10-19 2013-01-23 深圳市华星光电技术有限公司 薄膜晶体管阵列制作方法
US9231002B2 (en) * 2013-05-03 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
CN103296034A (zh) * 2013-05-28 2013-09-11 京东方科技集团股份有限公司 一种阵列基板、制备方法以及显示装置
CN103928470B (zh) 2013-06-24 2017-06-13 上海天马微电子有限公司 一种氧化物半导体tft阵列基板及其制造方法
US9818763B2 (en) * 2013-07-12 2017-11-14 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing display device
KR102281300B1 (ko) 2013-09-11 2021-07-26 삼성디스플레이 주식회사 박막 트랜지스터, 박막 트랜지스터의 제조 방법 및 박막 트랜지스터를 포함하는 표시장치
KR102126535B1 (ko) * 2013-11-01 2020-06-24 엘지디스플레이 주식회사 유기전계발광표시장치
US9768315B2 (en) * 2014-04-18 2017-09-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device having the same
US9935139B2 (en) 2014-08-22 2018-04-03 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensor and method for forming the same
WO2016084688A1 (ja) * 2014-11-28 2016-06-02 シャープ株式会社 半導体装置およびその製造方法
CN104752441B (zh) * 2015-03-20 2018-03-16 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示面板和显示装置
KR20180107167A (ko) * 2016-07-25 2018-10-01 선전 로욜 테크놀로지스 컴퍼니 리미티드 어레이 기판의 제조 방법
WO2018074361A1 (ja) * 2016-10-19 2018-04-26 シャープ株式会社 Ｔｆｔ基板
KR20180071538A (ko) 2016-12-20 2018-06-28 엘지디스플레이 주식회사 표시 장치용 기판과 그를 포함하는 표시 장치
KR20180076661A (ko) * 2016-12-28 2018-07-06 엘지디스플레이 주식회사 표시 장치용 기판과 그를 포함하는 표시 장치
JP7109932B2 (ja) 2018-02-07 2022-08-01 株式会社ジャパンディスプレイ 表示装置
JP7063019B2 (ja) * 2018-03-09 2022-05-09 Tdk株式会社 薄膜コンデンサの製造方法及び薄膜コンデンサ
JP7284613B2 (ja) * 2019-03-29 2023-05-31 シャープ株式会社 アクティブマトリクス基板およびその製造方法
US11215891B2 (en) * 2019-05-24 2022-01-04 Sharp Kabushiki Kaisha Active matrix substrate and manufacturing method thereof
US11476282B2 (en) * 2019-08-09 2022-10-18 Sharp Kabushiki Kaisha Active matrix substrate and method for manufacturing same
CN111223910A (zh) * 2020-03-18 2020-06-02 武汉华星光电半导体显示技术有限公司 显示基板
JP2021192406A (ja) * 2020-06-05 2021-12-16 シャープ株式会社 アクティブマトリクス基板およびその製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1955803A (zh) * 2005-10-27 2007-05-02 株式会社日立显示器 液晶显示装置
JP2010152298A (ja) * 2008-11-21 2010-07-08 Toppan Printing Co Ltd 薄膜トランジスタ及びその製造方法並びに画像表示装置
CN101794823A (zh) * 2009-02-04 2010-08-04 索尼公司 薄膜晶体管和显示装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5148248A (en) * 1987-10-06 1992-09-15 General Electric Company Dual dielectric field effect transistors for protected gate structures for improved yield and performance in thin film transistor matrix addressed liquid crystal displays
JP3263250B2 (ja) 1994-08-24 2002-03-04 株式会社東芝 液晶表示装置
US6821827B2 (en) * 1999-12-28 2004-11-23 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US6825543B2 (en) * 2000-12-28 2004-11-30 Canon Kabushiki Kaisha Semiconductor device, method for manufacturing the same, and liquid jet apparatus
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
AU2003236143A1 (en) * 2002-05-22 2003-12-02 Masashi Kawasaki Semiconductor device and display comprising same
JP4499481B2 (ja) * 2004-06-03 2010-07-07 富士通株式会社 液晶表示装置及びその製造方法
WO2007043493A1 (en) * 2005-10-14 2007-04-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8629490B2 (en) * 2006-03-31 2014-01-14 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile semiconductor storage device with floating gate electrode and control gate electrode
KR101206033B1 (ko) * 2006-04-18 2012-11-28 삼성전자주식회사 ＺｎＯ 반도체 박막의 제조방법 및 이를 이용한박막트랜지스터 및 그 제조방법
JP4215068B2 (ja) 2006-04-26 2009-01-28 エプソンイメージングデバイス株式会社 電気光学装置および電子機器
KR101410926B1 (ko) * 2007-02-16 2014-06-24 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
JP4488039B2 (ja) * 2007-07-25 2010-06-23 ソニー株式会社 薄膜半導体装置の製造方法
TWI642113B (zh) 2008-08-08 2018-11-21 半導體能源研究所股份有限公司 半導體裝置的製造方法
KR101499239B1 (ko) * 2008-08-26 2015-03-06 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
WO2011043300A1 (ja) * 2009-10-09 2011-04-14 シャープ株式会社 半導体装置およびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1955803A (zh) * 2005-10-27 2007-05-02 株式会社日立显示器 液晶显示装置
JP2010152298A (ja) * 2008-11-21 2010-07-08 Toppan Printing Co Ltd 薄膜トランジスタ及びその製造方法並びに画像表示装置
CN101794823A (zh) * 2009-02-04 2010-08-04 索尼公司 薄膜晶体管和显示装置

Also Published As

Publication number Publication date
JPWO2012029644A1 (ja) 2013-10-28
WO2012029644A1 (ja) 2012-03-08
US20130153904A1 (en) 2013-06-20
KR20130063015A (ko) 2013-06-13
JP5253674B2 (ja) 2013-07-31
US8633481B2 (en) 2014-01-21
KR101346874B1 (ko) 2014-01-02
CN103081079A (zh) 2013-05-01

Similar Documents

Publication Publication Date Title
CN103081079B (zh) 半导体装置及其制造方法
US20240030226A1 (en) Display device
US9570621B2 (en) Display substrate, method of manufacturing the same
CN103403873B (zh) 偏移电极tft结构
US8624238B2 (en) Thin-film transistor substrate and method of fabricating the same
US10340392B2 (en) Semiconductor device including mark portion and production method for same
CN101794819A (zh) 薄膜晶体管、其制备方法和包括它的平板显示装置
TW201630192A (zh) 半導體裝置及其製造方法
US10388676B2 (en) Active matrix substrate and method for producing same, and in-cell touch panel-type display device
JP2019129281A (ja) 表示装置及びその製造方法
JP7007080B2 (ja) Ｔｆｔ回路基板
CN103915508A (zh) 一种底栅结构的氧化物薄膜晶体管及其制作方法
CN107851668B (zh) 半导体装置及其制造方法
US10651209B2 (en) Semiconductor device and method for manufacturing same
US20140027760A1 (en) Semiconductor device and manufacturing method thereof
US20140183541A1 (en) Thin film transistor, manufacturing method thereof, array substrate and display device
CN104040724A (zh) 半导体装置、显示装置和半导体装置的制造方法
JP2012109512A (ja) 半導体装置
US20210294138A1 (en) Active matrix substrate and method for manufacturing same
US10700210B2 (en) Semiconductor device, and manufacturing method for same
JP5964967B2 (ja) 半導体装置およびその製造方法
US10553614B2 (en) Thin-film transistor array substrate and manufacturing method for the same
US9209313B2 (en) Thin film transistor array panel having double-layered oxide semiconductor structure and method for manufacturing the same
US20200403102A1 (en) Electrode structure and manufacturing method thereof, thin film transistor, and array substrate
CN115360141A (zh) 金属氧化物薄膜晶体管阵列基板及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant