JP2010152298A - 薄膜トランジスタ及びその製造方法並びに画像表示装置 - Google Patents

薄膜トランジスタ及びその製造方法並びに画像表示装置 Download PDF

Info

Publication number
JP2010152298A
JP2010152298A JP2009089758A JP2009089758A JP2010152298A JP 2010152298 A JP2010152298 A JP 2010152298A JP 2009089758 A JP2009089758 A JP 2009089758A JP 2009089758 A JP2009089758 A JP 2009089758A JP 2010152298 A JP2010152298 A JP 2010152298A
Authority
JP
Japan
Prior art keywords
electrode
substantially transparent
thin film
film transistor
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009089758A
Other languages
English (en)
Other versions
JP5509659B2 (ja
Inventor
Chihiro Miyazaki
ちひろ 宮▲崎▼
Manabu Ito
学 伊藤
Mamoru Ishizaki
守 石▲崎▼
Noriaki Ikeda
典昭 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Printing Co Ltd filed Critical Toppan Printing Co Ltd
Priority to JP2009089758A priority Critical patent/JP5509659B2/ja
Publication of JP2010152298A publication Critical patent/JP2010152298A/ja
Application granted granted Critical
Publication of JP5509659B2 publication Critical patent/JP5509659B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Abstract

【課題】カラーフィルタを薄膜トランジスタの基板側ではなく上層、もしくは薄膜トランジスタ内部にカラーフィルタを形成する薄膜トランジスタ及びその製造方法並びに画像表示装置を提供する。
【解決方法】実質的に透明な基板と、基板上に形成された実質的に透明なゲート電極と、ゲート電極の同一層に隔離して形成された実質的に透明なキャパシタ電極と、ゲート電極及びキャパシタ電極を覆うように形成された実質的に透明なゲート絶縁膜と、ゲート絶縁膜上に形成された実質的に透明な半導体層と、半導体層に跨って形成された実質的に透明なソース電極及び実質的に透明なドレイン電極と、ソース電極またはドレイン電極上に貫通孔を設けて形成された実質的に透明な層間絶縁層と、ソース電極またはドレイン電極のいずれかにより延在された電極領域に電気的に接続され、導電性着色材料により形成された画素電極と、を備えることを特徴とする薄膜トランジスタ。
【選択図】図1

Description

本発明は、薄膜トランジスタ及びその製造方法並びに画像表示装置に関し、特に、各種画像表示装置の駆動素子等に用いることができる薄膜トランジスタ及びその製造方法並びに画像表示装置に関する。
一般に電子デバイスの駆動用トランジスタとして、アモルファスシリコンや多結晶シリコン等を用いた薄膜トランジスタが用いられてきた。しかしながら、アモルファスシリコンや多結晶シリコンは不透明であり、また可視光領域において光感度を持つため、遮光膜が必要となる。そのため薄膜トランジスタを形成した基板が画像表示装置の観察者側からみて画像表示装置の表示要素の表側に存在する場合には、画像表示装置の視認性に影響を与えるため、薄膜トランジスタをディスプレイ表示要素の裏側に設置させてきた。
反射型液晶表示装置や電気泳動表示装置等の反射型の画像表示装置のカラー化においては、一般的にはカラーフィルタが用いられるが、上記の理由により、画像表示装置の構造はカラーフィルタと薄膜トランジスタを形成した基板との間に液晶封入層や電気泳動粒子層が形成される構造となる。しかしながら、この位置にカラーフィルタ及び薄膜トランジスタが形成されると、例えば液晶の場合は、液晶を封入した後、薄膜トランジスタを形成した基板とカラーフィルタとを位置合わせする必要があり、高い精度を得るためには困難が伴い、コスト上昇や歩留まり低下の原因となっている。
そこで、カラーフィルタを形成した基板上に透明な薄膜トランジスタを形成することで、カラーフィルタと薄膜トランジスタとの位置合わせを容易にする試みがなされている。この場合、薄膜トランジスタが透明であるため、画像表示装置の観察者側からみて画像表示装置の表示要素の表側に薄膜トランジスタを設置することができ、作製した画像表示装置は透明な薄膜トランジスタを通して視認する構造となる。
しかし、このようにカラーフィルタを形成した基板上の薄膜トランジスタは、カラーフィルタの表面凹凸性のため、カラーフィルタを形成していない基板上の薄膜トランジスタと比較して、薄膜トランジスタがカラーフィルタを形成した基板から剥離しやすい、または断線が生じやすいという問題があった。
応用物理、第77巻、第7号、P809−P812(2008)
本発明は、カラーフィルタを薄膜トランジスタの基板側ではなく上層、もしくは薄膜トランジスタ内部に形成する薄膜トランジスタ及びその製造方法並びに画像表示装置を提供することである。
本発明の請求項1に係る発明は、実質的に透明な基板と、基板上に形成された実質的に透明なゲート電極と、ゲート電極の同一層に隔離して形成された実質的に透明なキャパシタ電極と、ゲート電極及びキャパシタ電極を覆うように形成された実質的に透明なゲート絶縁膜と、ゲート絶縁膜上に形成された実質的に透明な半導体層と、半導体層に跨って形成された実質的に透明なソース電極及び実質的に透明なドレイン電極と、ソース電極またはドレイン電極上に貫通孔を設けて形成された実質的に透明な層間絶縁層と、ソース電極またはドレイン電極のいずれかにより延在された電極領域に電気的に接続され、導電性着色材料により形成された画素電極と、を備えることを特徴とする薄膜トランジスタとしたものである。
本発明の請求項2に係る発明は、実質的に透明な基板と、基板上に形成されたゲート電極と、ゲート電極の同一層に隔離して形成されたキャパシタ電極と、ゲート電極及びキャパシタ電極を覆うように形成された実質的に透明なゲート絶縁膜と、ゲート絶縁膜上に形成された実質的に透明な半導体層と、半導体層に跨って形成されたソース電極及びドレイン電極と、ソース電極またはドレイン電極上に貫通孔を設けて形成された実質的に透明な層間絶縁層と、ソース電極またはドレイン電極のいずれかにより延在された電極領域に電気的に接続された画素電極と、を備え、ゲート電極、キャパシタ電極、ソース電極、ドレイン電極のいずれか一つの電極が導電性着色材料により形成され、導電性着色材料で形成されている電極以外の電極は全て実質的に透明な材料により形成されていることを特徴とする薄膜トランジスタとしたものである。
本発明の請求項3に係る発明は、実質的に透明な基板と、基板上に形成された実質的に透明なゲート電極と、ゲート電極の同一層に隔離して形成された実質的に透明なキャパシタ電極と、ゲート電極及びキャパシタ電極を覆うように形成された実質的に透明なゲート絶縁膜と、ゲート絶縁膜上に形成された実質的に透明な半導体層と、半導体層に跨って形成された実質的に透明なソース電極及び実質的に透明なドレイン電極と、ソース電極またはドレイン電極上に貫通孔を設けて形成された実質的に透明な層間絶縁層と、ソース電極またはドレイン電極のいずれかにより延在された電極領域に電気的に接続された実質的に透明な画素電極と、画素電極の上部または下部が導電性着色材料により形成された第1の導電性着色層と、を備えることを特徴とする薄膜トランジスタとしたものである。
本発明の請求項4に係る発明は、実質的に透明な基板と、基板上に形成されたゲート電極と、ゲート電極の同一層に隔離して形成されたキャパシタ電極と、ゲート電極及びキャパシタ電極を覆うように形成された実質的に透明なゲート絶縁膜と、ゲート絶縁膜上に形成された実質的に透明な半導体層と、半導体層に跨って形成されたソース電極及びドレイン電極と、ソース電極またはドレイン電極上に貫通孔を設けて形成された実質的に透明な層間絶縁層と、ソース電極またはドレイン電極のいずれかにより延在された電極領域に電気的に接続された画素電極と、を備え、ゲート電極、キャパシタ電極、ソース電極、ドレイン電極のいずれか一つの電極の上部または下部が導電性着色材料により形成され、導電性着色材料で形成されている電極以外の電極は全て実質的に透明な材料により形成されていることを特徴とする薄膜トランジスタとしたものである。
本発明の請求項5に係る発明は、半導体層が金属酸化物を主成分とする材料からなることを特徴とする請求項1乃至請求項4のいずれかに記載の薄膜トランジスタとしたものである。
本発明の請求項6に係る発明は、半導体層が有機物を主成分とする材料からなることを特徴とする請求項1乃至請求項4のいずれかに記載の薄膜トランジスタとしたものである。
本発明の請求項7に係る発明は、半導体層上を覆うように実質的に透明な材料で形成された保護膜を備えることを特徴とする請求項1乃至請求項6のいずれかに記載の薄膜トランジスタとしたものである。
本発明の請求項8に係る発明は、実質的に透明な基板を準備し、基板上に実質的に透明なゲート電極を形成し、ゲート電極の同一層に隔離して実質的に透明なキャパシタ電極を形成し、ゲート電極及びキャパシタ電極を覆うように実質的に透明なゲート絶縁膜を形成し、ゲート絶縁膜上に実質的に透明な半導体層を形成し、半導体層に跨って、実質的に透明なソース電極及び実質的に透明なドレイン電極を形成し、ソース電極またはドレイン電極上に実質的に透明な層間絶縁層を貫通孔を設けて形成し、ソース電極またはドレイン電極のいずれかにより延在された電極領域に電気的に接続された画素電極を導電性着色材料により形成することを特徴とする薄膜トランジスタの製造方法としたものである。
本発明の請求項9に係る発明は、実質的に透明な基板を準備し、基板上にゲート電極を形成し、ゲート電極の同一層に隔離してキャパシタ電極を形成し、ゲート電極及びキャパシタ電極を覆うように実質的に透明なゲート絶縁膜を形成し、ゲート絶縁膜上に実質的に透明な半導体層を形成し、半導体層に跨って形成されたソース電極及びドレイン電極を形成し、ソース電極またはドレイン電極上に実質的に透明な層間絶縁層を貫通孔を設けて形成し、ソース電極またはドレイン電極のいずれかにより延在された電極領域に電気的に接続された画素電極を形成し、ゲート電極、キャパシタ電極、ソース電極、ドレイン電極のいずれか一つの電極を導電性着色材料により形成して、導電性着色材料で形成する電極以外の電極は全て実質的に透明な材料により形成することを特徴とする薄膜トランジスタの製造方法としたものである。
本発明の請求項10に係る発明は、実質的に透明な基板を準備し、基板上に実質的に透明なゲート電極を形成し、ゲート電極の同一層に隔離して実質的に透明なキャパシタ電極を形成し、ゲート電極及びキャパシタ電極を覆うように実質的に透明なゲート絶縁膜を形成し、ゲート絶縁膜上に実質的に透明な半導体層を形成し、半導体層に跨って、実質的に透明なソース電極及び実質的に透明なドレイン電極を形成し、ソース電極またはドレイン電極上に実質的に透明な層間絶縁層を貫通孔を設けて形成し、ソース電極またはドレイン電極のいずれかにより延在された電極領域に電気的に接続された画素電極を形成し、画素電極の上部または下部が導電性着色材料により形成することを特徴とする薄膜トランジスタの製造方法としたものである。
本発明の請求項11に係る発明は、実質的に透明な基板を準備し、基板上にゲート電極を形成し、ゲート電極の同一層に隔離してキャパシタ電極を形成し、ゲート電極及びキャパシタ電極を覆うように実質的に透明なゲート絶縁膜を形成し、ゲート絶縁膜上に実質的に透明な半導体層を形成し、半導体層に跨って形成されたソース電極及びドレイン電極を形成し、ソース電極またはドレイン電極上に実質的に透明な層間絶縁層を貫通孔を設けて形成し、ソース電極またはドレイン電極のいずれかにより延在された電極領域に電気的に接続された画素電極を形成し、ゲート電極、キャパシタ電極、ソース電極、ドレイン電極のいずれか一つの電極の上部または下部を導電性着色材料により形成して、導電性着色材料で形成する電極以外の電極は全て実質的に透明な材料により形成することを特徴とする薄膜トランジスタの製造方法としたものである。
本発明の請求項12に係る発明は、半導体層が金属酸化物を主成分とする材料からなることを特徴とする請求項8乃至請求項11のいずれかに記載の薄膜トランジスタの製造方法としたものである。
本発明の請求項13に係る発明は、半導体層が有機物を主成分とする材料からなることを特徴とする請求項8乃至請求項11のいずれかに記載の薄膜トランジスタの製造方法としたものである。
本発明の請求項14に係る発明は、半導体層上を覆うように実質的に透明な材料で形成された保護膜を備えることを特徴とする請求項8乃至請求項13のいずれかに記載の薄膜トランジスタの製造方法としたものである。
本発明の請求項15に係る発明は、請求項1乃至請求項7のいずれか1項に記載の薄膜トランジスタアレイを備えたことを特徴とする画像表示装置としたものである。
本発明の請求項16に係る発明は、画像表示装置が電子ペーパ、液晶ディスプレイまたは有機エレクトロルミネッセンスのいずれかであることを特徴とする請求項15に記載の画像表示装置としたものである。
本発明によれば、カラーフィルタを薄膜トランジスタの基板側ではなく、薄膜トランジスタの画素電極上、もしくは薄膜トランジスタ内部に形成する薄膜トランジスタ及びその製造方法並びに画像表示装置を提供することができる。
本発明の実施の形態に係る薄膜トランジスタを示す概略断面図である。 本発明の実施の形態に係る薄膜トランジスタを示す概略断面図である。 本発明の実施の形態に係る薄膜トランジスタを示す概略断面図である。 本発明の実施の形態に係る薄膜トランジスタを示す概略断面図である。 本発明の実施の形態に係る薄膜トランジスタの半導体層上に保護膜を設けた場合を示す概略断面図である。 実施例1に係る薄膜トランジスタを用いた画像表示装置の一画素を示す概略断面図である。 実施例1に係る導電性着色材料の構成を示す図である。 実施例1に係るスパッタリング法を用いて形成した各層の成膜条件を示す図である。 実施例2に係る薄膜トランジスタを用いた画像表示装置の一画素を示す概略断面図である。 実施例2に係る導電性着色材料の構成を示す図である。 実施例2に係るスパッタリング法を用いて形成した各層の成膜条件を示す図である。 実施例3に係る薄膜トランジスタを用いた画像表示装置の一画素を示す概略断面図である。 実施例3に係る導電性着色材料の構成を示す図である。 実施例3に係るスパッタリング法を用いて形成した各層の成膜条件を示す図である。
以下、本発明の実施の形態を、図面を参照しつつ、説明する。実施の形態において、同一構成要素には同一符号を付け、実施の形態の間において重複する説明は省略する。
図1は、本発明の実施の形態に係る薄膜トランジスタの構造を示す概略断面図である。図1に示すように、本発明の実施の形態に係る薄膜トランジスタは、実質的に透明な基板11、実質的に透明なゲート電極12、実質的に透明なキャパシタ電極13、実質的に透明なゲート絶縁層14、実質的に透明なソース電極16、実質的に透明なドレイン電極17、実質的に透明な半導体層15及び層間絶縁層18を備えている。さらに、ドレイン電極17と電気的に接続されたカラー表示のためのカラーフィルタとして導電性着色材料により形成された画素電極23を備えている。
ここで、実質的に透明とは、可視光である波長領域400nm〜700nmの範囲内で透過率が70%以上であることをいう。
本発明の実施の形態に係る薄膜トランジスタの画素電極23が、カラーフィルタの役割を兼ねることにより、薄膜トランジスタの基板側ではなく薄膜トランジスタの上部にカラーフィルタを形成することができる。また、薄膜トランジスタを配列させた基板を用いて、反射型表示装置を駆動させる場合、薄膜トランジスタを作製する際に、画素電極23を形成する位置合わせが薄膜トランジスタとカラーフィルタとの位置合わせに該当するため、従来反射型画像表示装置で必要となる薄膜トランジスタとカラーフィルタとの位置合わせという工程を省くことができる。
本発明の実施の形態に係る薄膜トランジスタの構造は、ボトムゲート・ボトムコンタク型であるがこれに限定されるものではなく、例えば、ボトムゲート・トップコンタク型、トップゲート・ボトムコンタク型及びトップゲート・トップコンタク型などの構造であってもよい。
図2は、本発明の実施の形態に係る薄膜トランジスタを示す概略断面図である。図2に示すように、本発明の実施の形態に係る薄膜トランジスタは、実質的に透明な基板11、実質的に透明なゲート電極12、導電性着色材料により形成されたキャパシタ電極21、実質的に透明なゲート絶縁層14、実質的に透明なソース電極16、実質的に透明なドレイン電極17、実質的に透明な半導体層15及び実質的に透明な層間絶縁層18を備えている。なお、導電性着色材料により形成されたキャパシタ電極21は、カラー表示のためのカラーフィルタとして機能を有している。
本発明の実施の形態に係る薄膜トランジスタのゲート電極12、キャパシタ電極21、ソース電極16、ドレイン電極17の内のいずれか一つの電極がカラーフィルタの役割を兼ねることにより、薄膜トランジスタの基板側ではなく薄膜トランジスタの上部または内部にカラーフィルタを形成することができる。薄膜トランジスタを配列させた基板を用いて、反射型画像表示装置を駆動させる場合、薄膜トランジスタを作製する際に、ゲート電極12、ソース電極16、ドレイン電極17の内のいずれか一つかそれ以上を作製する位置合わせが薄膜トランジスタとカラーフィルタとの位置合わせに該当するため、従来反射型画像表示装置で必要となる薄膜トランジスタとカラーフィルタとの位置合わせという工程を省くことができる。
図3は、本発明の実施の形態に係る薄膜トランジスタを示す概略断面図である。図3に示すように、本発明の実施の形態に係る薄膜トランジスタは、実質的に透明な基板11、実質的に透明なゲート電極12、実質的に透明なキャパシタ電極13、実質的に透明なゲート絶縁層14、実質的に透明なソース電極16、実質的に透明なドレイン電極17、実質的に透明な半導体層15及び実質的に透明な層間絶縁層18を備えている。さらに、実質的に透明なドレイン電極17に電気的に接続された実質的に透明な画素電極8を備え、画素電極8の上部に第1の導電性着色層24を備えている。なお、画素電極8の上部に第1の導電性着色層24を形成することにより、薄膜トランジスタの基板側でなく薄膜トランジスタの上部にカラーフィルタを形成することができ、薄膜トランジスタとカラーフィルタとの位置合わせという工程を省くことができる。
図4は、本発明の実施の形態に係る薄膜トランジスタを示す概略断面図である。図4に示すように、本発明の実施の形態に係る薄膜トランジスタは、実質的に透明な基板11、実質的に透明なゲート電極12、実質的に透明なキャパシタ電極13、実質的に透明なゲート絶縁層14、実質的に透明なソース電極16、実質的に透明なドレイン電極17及び実質的に透明な半導体層15を備えている。さらに、実質的に透明なキャパシタ電極13の上部にカラー表示のためのカラーフィルタとして第2の導電性着色層22が形成されている。なお、キャパシタ電極13の上部に第2の導電性着色層22を形成することにより、薄膜トランジスタの基板側ではなく薄膜トランジスタの上部にカラーフィルタを形成することができ、薄膜トランジスタとカラーフィルタとの位置合わせという工程を省くことができる。
次に、本発明の実施の形態に係る薄膜トランジスタを構成する材料について説明する。本発明の実施の形態に係る薄膜トランジスタの基板11の材料は、実質的に透明でなければならない。具体的にはポリメチルメタクリレート、ポリアクリレート、ポリカーボネート、ポリスチレン、ポリエチレンサルファイド、ポリエーテルスルホン、ポリオレフィン、ポリエチレンテレフタレート、ポリエチレンナフタレート、シクロオレフィンポリマー、ポリエーテルサルフェン、トリアセチルセルロース、ポリビニルフルオライドフィルム、エチレン-テトラフルオロエチレン共重合樹脂、耐候性ポリエチレンテレフタレート、耐候性ポリプロピレン、ガラス繊維強化アクリル樹脂フィルム、ガラス繊維強化ポリカーボネート、透明性ポリイミド、フッ素系樹脂、環状ポリオレフィン系樹脂、ガラス、石英等を使用することができる。これらは単独の基板11として使用してもよいが、二種以上を積層した複合基板11として使用することもできる。
基板11が有機物フィルムである場合は、素子(薄膜トランジスタ)の耐久性を上げるために透明なガスバリア層(図示せず)を形成することが好ましい。ガスバリア層としてはAl、SiO、SiN、SiON、SiC、ダイヤモンドライクカーボン(DLC)などを用いることができるがこれらに限定されるものではない。またこれのガスバリア層は二層以上積層して使用することもできる。またガスバリア層は有機物フィルム基板の片面だけに付与してもよいし、両面に付与しても構わない。ガスバリア層は真空蒸着法、イオンプレーティング法、スパッタリング法、レーザアブレーション法、プラズマCVD(Chemical Vapor Deposition)法、ホットワイヤCVD法、ゾルゲル法などを用いて形成されるが、これらに限定されるものではない。
本発明の実施の形態に係る薄膜トランジスタの実質的に透明な材料で構成されたゲート電極12、キャパシタ電極13、ソース電極16、ドレイン電極17、画素電極8には、酸化インジウム(In)、酸化スズ(SnO)、酸化亜鉛(ZnO)、酸化カドミウム(CdO)、酸化インジウムカドミウム(CdIn)、酸化カドミウムスズ(CdSnO)、酸化亜鉛スズ(ZnSnO)、酸化インジウム亜鉛(In−Zn−O)等の酸化物材料が好適に用いられる。またこの酸化物材料に不純物をドープすることも導電率を上げるために好ましい。例えば、酸化インジウムにスズ(Sn)やモリブデン(Mo)、チタン(Ti)をドープしたもの、酸化スズにアンチモン(Sb)やフッ素(F)をドープしたもの、酸化亜鉛にインジウム、アルミニウム、ガリウム(Ga)をドープしたものなどである。この中では特に酸化インジウムにスズ(Sn)をドープした酸化インジウムスズ(通称「ITO」)が高い透明性と低い抵抗率のために特に好適に用いられる。また上記導電性酸化物材料とAu、Ag、Cu、Cr、Al、Mg、Liなどの金属を複数積層したものも使用できる。この場合、金属材料の酸化や経時劣化を防ぐために導電性酸化物薄膜/金属薄膜/導電性酸化物薄膜の順に積層した3層構造が特に好適に用いられる。また金属薄膜層での光反射や光吸収が画像表示装置の視認性を妨げないために金属薄膜層はできる限り薄くすることが好ましい。具体的には1nm以上20nm以下であることが望ましい。またPEDOT(ポリエチレンジオキシチオフェン)等の有機導電性材料も好適に用いることができる。ゲート電極12、キャパシタ電極13、ソース電極16、ドレイン電極17、画素電極8は全て同じ材料であっても構わないし、また全て違う材料であっても構わない。しかし、工程数を減らすためにソース電極16とドレイン電極17は同一の材料であることがより望ましい。
実質的に透明な材料で構成されたゲート電極12、キャパシタ電極13、ソース電極16、ドレイン電極17、画素電極8は、真空蒸着法、イオンプレーティング法、スパッタリング法、レーザアブレーション法、プラズマCVD法、光CVD法、ホットワイヤCVD法またはスクリーン印刷法、凸版印刷法、インクジェット法等を用いて形成することができるが、これらに限定されるものではない。
本発明の実施の形態に係る薄膜トランジスタのゲート絶縁層14に用いる材料は、酸化シリコン、窒化シリコン、シリコンオキシナイトライド(SiNxOy)、酸化アルミニウム、酸化タンタル、酸化イットリウム、酸化ハフニウム、ハフニウムアルミネート、酸化ジルコニア、酸化チタン等の無機材料、または、PMMA(ポリメチルメタクリレート)等のポリアクリレート、PVA(ポリビニルアルコール)、PS(ポリスチレン)、透明性ポリイミド、ポリエステル、エポキシ、ポリビニルフェノール、ポリビニルアルコール等が挙げられるがこれらに限定されるものではない。ゲートリーク電流を抑えるためには、絶縁材料の抵抗率は1011Ωcm以上、望ましくは1014Ωcm以上であることが好ましい。
ゲート絶縁層14は、真空蒸着法、イオンプレーティング法、スパッタリング法、レーザアブレーション法、プラズマCVD(Chemical Vapor Deposition)法、光CVD法、ホットワイヤCVD法、スピンコート法、ディップコート法、スクリーン印刷法などの方法を用いて形成することができる。ゲート絶縁層3の厚さは50nm〜2μmであることが望ましい。ゲート絶縁層14は単層として用いてもわないし、複数の層を積層したものを用いても構わない。また膜の成長方向に向けて組成を傾斜したものもまた好適に用いられる。
本発明の実施の形態に係る薄膜トランジスタの実質的に透明な半導体層15としては酸化物半導体材料、もしくは有機物半導体材料が好適に使用できる。本発明の実施の形態に係る半導体層15で用いられる実質的に透明な酸化物半導体材料は亜鉛、インジウム、スズ、タングステン、マグネシウム、ガリウムのうち一種類以上の元素を含む酸化物である、酸化亜鉛、酸化インジウム、酸化インジウム亜鉛、酸化スズ、酸化タングステン(WO)、酸化亜鉛ガリウムインジウム(In−Ga−Zn−O)等の材料が挙げられるがこれらに限定されるものではない。これらの材料は実質的に透明であり、バンドギャップが2.8eV以上、好ましくはバンドギャップが3.2eV以上であることが望ましい。これらの材料の構造は単結晶、多結晶、微結晶、結晶/アモルファスの混晶、ナノ結晶散在アモルファス、アモルファスのいずれであってもかまわない。半導体層15の膜厚は少なくとも20nm以上が望ましい。
酸化物からなる半導体層15は、スパッタリング法、パルスレーザ堆積法、真空蒸着法、CVD法、MBE(Molecular Beam Epitaxy)法、ゾルゲル法などの方法を用いて形成されるが、好ましくはスパッタリング法、パルスレーザ堆積法、真空蒸着法、CVD法である。スパッタリング法ではRFマグネトロンスパッタリング法、DCスパッタリング法、真空蒸着法では加熱蒸着法、電子ビーム蒸着法、イオンプレーティング法、CVD法ではホットワイヤCVD法、プラズマCVD法などが挙げられるがこれらに限定されるものではない。半導体層15に金属酸化物半導体層を使用することで透明でかつ優れた特性を持つ薄膜トランジスタを形成することができる。
本発明の実施の形態に係る実質的に透明な有機物半導体材料としては、ペンタセンやテトラセンなどのアセン類、ナフタレンテトラカルボン酸二無水物(NTCDA)やナフタレンテトラカルボン酸ジイミド(NTCDI)、あるいはポリチオフェンやポリアニリン、ポリ−p−フェニレンビニレン、ポリアセチレン、ポリジアセチレン、ポリチエニレンビニレンといった共役高分子を挙げることができるが、これらに限定されるものではない。これらの材料は実質的に透明であり、バンドギャップが2.8eV以上、好ましくはバンドギャップが3.2eV以上であることが望ましい。
上述した有機半導体材料は、スクリーン印刷法、反転印刷法、インクジェット法、スピンコート法、ディプコート法、真空蒸着法等で形成されるが、これらに限定されるものではない。半導体層15に有機物を主成分とする材料を用いることで透明でかつ優れた特性を持つ薄膜トランジスタを形成することができる。
本発明の実施の形態に係る導電性着色材料により形成された画素電極23、導電性着色材料により形成されたキャパシタ電極21、第1の導電性着色層24及び第2の導電性着色層22は、レジストに顔料及び導電性物質を分散することで形成される感光性の導電性着色材料を用いて形成してもよいし、導電性物質を分散させた染色媒体を露光、パターニングした後に、所定の染色液で染色することで形成してもよいが、特にこれらに限定されるものではない。
本発明の実施の形態に係る導電性着色材料により形成された電極は、カラーフィルタ層としての機能を有することから、別途カラーフィルタを形成する必要がなくなり、画像表示装置の製造工程を簡略化することができる。なお、導電性着色材料の色としては、一般的なカラーフィルタの配色、例えばR(赤)、G(緑)、B(青)などを採用することができる。この各色の導電性着色材料により形成された電極を有する薄膜トランジスタをそれぞれ配列することによって、カラーフィルタ機能を備えた薄膜トランジスタアレイが実現される。
またさらに透明あるいは光の分散性の少ない材料で形成された電極、つまりカラーフィルタの配色におけるW(白)を有する薄膜トランジスタを加えた薄膜トランジスタアレイとすることで、光の利用効率が高い画像表示装置を製造することができる。W(白)は前述の導電性着色材料において色素の添加や染色をしないで形成するか、あるいは他の実質上透明な電極と同様の材料及び製造方法で形成してもよい。
上述した導電性着色材料の着色層中に含ませる導電性物質は透明性を有し、かつ微粒子状であることが望ましい。これは導電性物質を含ませることに起因する着色材料の透過率の低下を最小限に抑えるためである。導電性材料としては、酸化インジウムスズ(通称ITO)、酸化スズ(SnO)、酸化アンチモン(Sb)、酸化インジウム(In)等の金属酸化物の微粒子を挙げることができる。
着色材料(顔料)をレジスト組成物に混合して感光性材料とする場合は、例えば赤色系顔料としてはペリレン系、アントラキノン系、ジアントラキノン系、アゾ系、ジアゾ系、キナクリドン系、アントラセン系等の顔料が挙げられる。また緑色系顔料としてはハロゲン化フタロシアニン系等の顔料が挙げられる。また青色系顔料としては、金属フタロシアニン系、インダンスロン系、インドフェノール系等の顔料が挙げられる。また、紫色系、黄色系、シアニン系及びマゼンタ系の顔料等を併用することもできる。
レジスト組成物はモノマー、光開始剤、増感剤、有機溶剤から構成されるが、主成分となるモノマーとしては、アクリル樹脂、ポリイミド樹脂、ポリビニルアルコール等を挙げることができる。
レジスト組成物中の光開始剤としては、特に制限はなく、例えば、ベンゾフェノン、N、N’−テトラエチル−4、4’−ジアミノベンゾフェノン、4−メトキシ−4’−ジメチルアミノベンゾフェノン、ベンジル、2、2’−ジエトキシアセトフェノン、ベンゾイン、ベンゾインメチルエーテル、ベンゾインブチルエーテル、ベンジルジメチルケタール、α−ヒドロキシイソブチルフェノン、チオキサントン、2−クロロチオキサントン、1−ヒドロキシシクロヘキシルフェニルケトン、2−メチル−1−[4−(メチルチオ)フェニル]−2−モノホリノ−1−プロパノン、t−ブチルアントラキノン、1−クロロアントラキノン、2−エチルアントラキノン、1、4−ナフトキノン、9、10−フェナントラキノン、1、2−ベンゾアントラキノン、1、4−ジメチルアントラキノン、2−フェニルアントラキノン、2−(o−クロロフェニル)−4、5−ジフェニルイミダゾール二量体等が挙げられる。これらの光開始剤は単独で又は2種類以上を組み合わせて使用される。
レジスト組成物中の増感剤としては、具体的には2−[2’−ヒドロキシ−5’−アクリロイルオキシエチルフェニル]ベンゾトリアゾール、2−[2’−ヒドロキシ−5’−メタクリロイルオキシエチルフェニル]ベンゾトリアゾール、2−[2’−ヒドロキシ−5’−メタクリロイルオキシプロピルフェニル]ベンゾトリアゾール、2−[2’−ヒドロキシ−5’−メタクリロイルオキシヘキシルフェニル]ベンゾトリアゾール、2−[2’−ヒドロキシ−3’−t−ブチル−5’−メタクリロイルオキシエチルフェニル]ベンゾトリアゾール、2−[2’−ヒドロキシ−5’−t−ブチル−3’−メタクリロイルオキシエチルフェニル]ベンゾトリアゾール、2−[2’−ヒドロキシ−5’−メタクリロイルオキシエチルフェニル]−5−クロロベンゾトリアゾール、2−[2’−ヒドロキシ−5’−メタクリロイルオキシエチルフェニル]−5−メトキシベンゾトリアゾール、2−ヒドロキシ−4−メタクリロイルオキシベンゾフェノン、2−ヒドロキシ−4−アクリロイルオキシベンゾフェノン、2−ヒドロキシ−4−(2−メタクリロイルオキシ)エトキシベンゾフェノン、2−ヒドロキシ−4−(2−メチル−2−メタクリロイルオキシ)エトキシベンゾフェノン、2、2’−ジヒドロキシ−4−(2−メタクリロイルオキシ)エトキシ−4’−メトキシベンゾフェノン、4’−t−ブチル−2−ヒドロキシ−4−(2−メタクリロイルオキシ)エトキシベンゾフェノン等がある。これらの成分は単独で用いても、2種類以上を併用しても良い。
レジスト組成物中の有機溶剤としては、特に制限はないが、例えば、ケトン化合物、アルキレングリコールエーテル化合物、アルコール化合物、芳香族化合物等が挙げられる。具体的には、ケトン化合物として、アセトン、メチルエチルケトン、シクロヘキサノン等があり、アルキレングリコールエーテル化合物としては、メチルセロソルブ、エチルセロソルブ、ブチルセロソルブ、メチルセロソルブアセテート、エチルセロソルブアセテート、ブチルセロソルブアセテート、エチレングリコールモノプロピルエーテル、エチレングリコールモノヘキシルエーテル、エチレングリコールジメチルエーテル、ジエチレングリコールジメチルエーテル、ジエチレングリコールモノエチルエーテル、ジエチレングリコールジエチルエーテル、プロピレングリコールモノメチルエーテル、プロピレングリコールモノエチルエーテル、プロピレングリコールモノプロピルエーテル、プロピレングリコールモノブチルエーテル、プロピレングリコールモノメチルエーテルアセテート、ジエチレングリコールメチルエーテルアセテート、ジエチレングリコールエチルエーテルアセテート、ジエチレングリコールプロピルエーテルアセテート、ジエチレングリコールイソプロピルエーテルアセテート、ジエチレングリコールブチルエーテルアセテート、、トリエチレングリコールメチルエーテルアセテート、トリエチレングリコールエチルエーテルアセテート、トリエチレングリコールプロピルエーテルアセテート、トリエチレングリコールイソプロピルエーテルアセテート、トリエチレングリコールブチルエーテルアセテート等があり、アルコール化合物として、メチルアルコール、エチルアルコール、イソプロピルアルコール、n−ブチルアルコール、3−メチル−3−メトキシブタノール等があり、芳香族化合物として、ベンゼン、トルエン、キシレン、N−メチル−2−ピロリドン、N−ヒドロキシメチル−2−ピロリドン等があり、その他として、3−メチル−3−メトキシブチルアセテート、酢酸エチル、ジオキサン、テトラヒドロフラン等の有機溶剤が挙げられる。これらは単独で又は2種類以上を組み合わせて用いることができる。
導電性物質を分散させたゼラチン等の染色媒体を所定の染色液で染色することで、導電性着色材料を形成する場合は、染色媒体(被染色体)としては、ゼラチン以外に、カゼイン、フィッシュグリュー、ポリビニルアルコール、ポリビニルピロリドン、ポリビニルアルコール、ポリイミド、ポリアミド、ポリ尿素、ポリウレタン、ポリケイヒ酸、アクリル樹脂及びそれらの誘導体等を使用できる。
また染色液としては酸性染料、反応性染料等を用いることができ、例えば赤色の染色液としてはカヤノールミーリングレッドRS(日本化薬製)と酢酸と水、緑色の染色液としてはブリリアントインドブルー(ヘキスト製)とスミノールイエローMR(住友化学製)と酢酸と水、青色の染料液としてはカヤノールサヤニン6B(日本化薬製)と酢酸と水等を用いることができる。但し染料液はこれらに限られるものではない。
画像表示装置のカラー表示を良好に行うためには、前述の導電性着色材料を用いて形成されたカラーフィルタは、画像表示装置の一画素の面積の60%以上を占めることが好ましい。
また、図1に示すように、開口率を高くするために薄膜トランジスタ上に層間絶縁層18を設けて、さらに層間絶縁層18上にドレイン電極17と接続されている画素電極8を設ける場合、層間絶縁層8の材料としては例えば、酸化シリコン、窒化シリコン、シリコンオキシナイトライド(SiNxOy)、酸化アルミニウム、酸化タンタル、酸化イットリウム、酸化ハフニウム、ハフニウムアルミネート、酸化ジルコニア、酸化チタン等の無機材料、または、PMMA(ポリメチルメタクリレート)等のポリアクリレート、PVA(ポリビニルアルコール)、PS(ポリスチレン)、透明性ポリイミド、ポリエステル、エポキシ、ポリビニルフェノール、ポリビニルアルコール等が挙げられる。ただし、絶縁性で実質的に透明であれば特にこれらに限定されるものではない。層間絶縁層18はゲート絶縁層14と同じ材料であっても構わないし、異なる材料であっても構わない。また層間絶縁層18は単層として用いても構わないし、複数の層を積層したものを用いても構わない。
図5は、本発明の実施の形態に係る薄膜トランジスタの構造を示す概略断面図である。図5に示すように、本発明の実施の形態に係る薄膜トランジスタの構造は、ボトムゲート・ボトムコンタクト型であり、ボトムゲート・ボトムコンタクト型の場合は半導体層15の上を覆うような実質的に透明な材料で形成された保護膜20を設けることが好ましい。保護膜20を用いることで、半導体層15が湿度などで経時変化を受けたり、層間絶縁層(図示せず)から影響を受けたりすることを防ぐことができる。実質的に透明な保護膜20の材料としては、酸化シリコン、窒化シリコン、シリコンオキシナイトライド(SiNxOy)、酸化アルミニウム、酸化タンタル、酸化イットリウム、酸化ハフニウム、ハフニウムアルミネート、酸化ジルコニア、酸化チタン等の無機材料、または、PMMA(ポリメチルメタクリレート)等のポリアクリレート、PVA(ポリビニルアルコール)、PS(ポリスチレン)、透明性ポリイミド、ポリエステル、エポキシ、ポリビニルフェノール、ポリビニルアルコール、フッ素系樹脂等が挙げられるがこれらに限定されるものではない。保護膜20は単層としても構わないし、複数の層を積層しても構わない。
本発明の実施の形態に係る薄膜トランジスタアレイと画像表示媒体からなる画像表示装置は、液晶ディスプレイ、有機ELディスプレイ、電気泳動方式ディスプレイ(電子ペーパディスプレイ)等が挙げられるが、これらに限定されるものではない。本発明による薄膜トランジスタアレイを用いることで、従来必要である薄膜トランジスタを形成した基板とカラーフィルタを形成した基板との位置合わせの工程が不要な画像表示装置を形成できる。
以下、本発明を実施例1〜3を用いて説明する。
図6は、実施例1に係る薄膜トランジスタを用いた画像表示装置の一画素を示す概略断面図である。以下、図6を参照して説明する。
まず、実質的に透明な基板11には、コーニング社製の無アルカリガラス1737(厚さ0.7mm)を用いた。次に、基板11上に、ITOをDCマグネトロンスパッタリング法で膜厚50nmに形成し、形成したITOを所望の形状にパターニングし、ゲート電極12及びキャパシタ電極13とした。
次に、ゲート電極12及びキャパシタ電極13を覆うように窒化シリコン(Si)のターゲットを用いてRFスパッタリング法でSiONを膜厚350nmに形成し、ゲート絶縁層14とした。
次に、ゲート絶縁層14上に半導体層15として、InGaZnOのターゲットを用いて、アモルファスIn−Ga−Zn−OをRFスパッタリング法で膜厚15nmに形成し、所望の形状にパターニングし半導体層15を形成した。
次に、半導体層15上に、レジストを塗布し、乾燥、現像を行った後、ITO膜をDCマグネトロンスパッタリング法で膜厚50nmに形成し、リフトオフを行い半導体層15を跨いでソース電極16及びドレイン電極17とした。
次に、半導体層15、ソース電極16及びドレイン電極17上にエポキシ系樹脂を厚さ3μmとしてスピンコート法で塗布し、フォトリソグラフィ法でドレイン電極17上に貫通孔を開け、層間絶縁層18とした。
次に、層間絶縁層18上にカラーフィルタとしての機能を有する感光性の導電性着色材料により形成された画素電極23として、R(赤)、G(緑)、B(青)を所定の厚さでスピンコート法を用いて塗布し、フォトリソグラフィ法でパターニングを行い、200℃で1時間、大気中で焼成し、画素電極23とした。
感光性の導電性着色材料は、R、G、Bにそれぞれ対応する着色材料を二種類の顔料とアクリルワニスを用いて調整し、導電性物質をレジスト組成物に加えることで作製した。用いた材料を図7に示す。
ここで、図8は、スパッタリング法を用いて形成した各膜の作製条件を示す図である。各膜の成膜は全て室温で行った。なお、作製した薄膜トランジスタは、画素数160×120の薄膜トランジスタが配列したアレイである。また、薄膜トランジスタのチャネル長は20μm、チャネル幅は5μmである。
図6に示すように、作製した薄膜トランジスタアレイ上に第1の配向膜31を塗布して形成した。一方、画像表示用基板33にはコーニング社製無アルカリガラス1737(厚さ0.7mm)を用いて、画像表示用基板33上に共通電極34となるITOを膜厚70nmに成膜し、共通電極34上に第2の配向膜32を塗布して形成して、薄膜トランジスタを形成した基板に対向する基板を形成した。次に、形成した対向する基板をスペーサを介して薄膜トランジスタアレイの基板の対極に配置し、そのスペーサ間に液晶35を封入した。
最後に、薄膜トランジスタアレイのカラーフィルタ層が形成されていない面(薄膜トランジスタの基板11の面)に位相差板37と偏光板38とを配置して実施例1に係る画像表示装置を作製し駆動を行った結果、良好なカラー表示を行うことができた。
図9は、実施例2に係る薄膜トランジスタを用いた画像表示装置の一画素を示す概略断面図である。以下、図9を参照して説明する。
まず、実質的に透明な基板11には、コーニング社製無アルカリガラス1737(厚さ0.7mm)を用いた。次に、基板11上に、ITOをDCマグネトロンスパッタリング法で膜厚50nmに形成し、形成したITOを所望の形状にパターニングし、ゲート電極12及びキャパシタ電極13とした。
次に、第1のキャパシタ電極13上に、カラーフィルタとしての機能を有する導電性着色材料によりR(赤)、G(緑)、B(青)、W(白)を所定の厚さでスピンコート法を用いて塗布し、フォトリソグラフィ法でパターニングを行い、200℃で1時間、大気中で焼成して、導電性着色材料により形成されたキャパシタ電極21とした。
感光性の導電性着色材料は、R、Gに対応する材料についてはそれぞれ対応する着色材料を二種類の顔料とアクリルワニスを用いて調整し、調整した着色材料と導電性物質をレジスト組成物に加えることで作製した。Bに対応する材料については一種類の顔料を導電性物質とレジスト組成物に加えることで作製した。またWはレジスト組成物と導電性物質を混合することによって作製した。用いた材料を図10に示す。
次に、ゲート電極12、導電性着色材料により形成されたキャパシタ電極21及びキャパシタ電極13を覆うように、窒化シリコン(Si)のターゲットを用いてRFスパッタリング法を用いてSiONを膜厚350nmに形成し、ゲート絶縁膜14とした。
次に、ゲート絶縁膜14上に半導体層15として、InGaZnOのターゲットを用いて、アモルファスIn−Ga−Zn−OをRFスパッタリング法で膜厚15nmに形成し、所望の形状にパターニングし半導体層15とした。
次に、半導体層15上に、レジストを塗布し、乾燥、現像を行った後、ITO膜をDCマグネトロンスパッタ法で膜厚50nmに形成し、リフトオフを行い半導体層15を跨いでソース電極16及びドレイン電極17とした。
次に、半導体層15、ソース電極16及びドレイン電極17上にエポキシ系樹脂を厚さ3μmとしてスピンコート法を用いて塗布し、フォトリソグラフィ法でドレイン電極17上に貫通孔を開け、層間絶縁層18とした。
次に、層間絶縁層18上にITO膜をDCマグネトロンスパッタリング法で膜厚50nmに形成し、フォトリソグラフィ法でパターニングを行い、画素電極8とした。
ここで、図11は、スパッタリング法を用いて形成した各層の作製条件を示す図である。各膜の成膜は全て室温で行った。なお、作製した薄膜トランジスタは画素数160×120の薄膜トランジスタが配列したアレイである。また、薄膜トランジスタのチャネル長は20μm、チャネル幅は5μmである。
図9に示すように、画像表示用基板33にはコーニング社製無アルカリガラス1737(厚さ0.7mm)を用いて、画像表示用基板33上に共通電極34となるITOを膜厚70nmに成膜し、薄膜トランジスタを形成した基板に対向する基板を作製した。次に、作製した薄膜トランジスタアレイを形成した基板と共通電極34を形成した基板との間に電気泳動媒体36を挟んで駆動したところ、良好なカラー表示を行うことができた。
図12は、実施例3に係る薄膜トランジスタを用いた画像表示装置の一画素を示す概略断面図である。以下、図12を参照して説明する。
まず、実質的に透明な基板11には、コーニング社製の無アルカリガラス1737(厚さ0.7mm)を用いた。次に、基板11上に、ITOをDCマグネトロンスパッタリング法で膜厚50nmに形成し、形成したITOを所望の形状にパターニングし、ゲート電極12及びキャパシタ電極13とした。
次に、ゲート電極12及びキャパシタ電極13の全面を覆うように窒化シリコン(Si3N4)のターゲットを用いてRFスパッタリング法でSiONを膜厚350nmに形成し、ゲート絶縁層14とした。
次に、ゲート絶縁層14上に半導体層15として、InGaZnOのターゲットを用いて、アモルファスIn−Ga−Zn−OをRFスパッタリング法で膜厚15nmに形成し、所望の形状にパターニングし半導体層15を形成した。
次に、半導体層15上に、レジストを塗布し、乾燥、現像を行った後、ITO膜をDCマグネトロンスパッタリング法で膜厚50nmに形成し、リフトオフを行い半導体層15を跨いでソース電極16及びドレイン電極17とした。
次に、半導体層15、ソース電極16及びドレイン電極17上にエポキシ系樹脂を厚さ3μmとしてスピンコート法で塗布し、フォトリソグラフィ法でドレイン電極17上に貫通孔を開け、層間絶縁層18とした。
次に、層間絶縁層18上に、ITOをDCマグネトロンスパッタリング法で膜厚50nmとして形成し、所望の形状にパターニングし画素電極19を得た。
次に、画素電極19上に、カラーフィルタとしての機能を有する感光性の導電性着色材料によりR(赤)、G(緑)、B(青)を所定の厚さでスピンコート法を用いて塗布し、フォトリソグラフィ法でパターニングを行い、200℃で1時間、大気中で焼成し、導電性着色材料により形成された画素電極23とした。
感光性の導電性着色材料は、R、G、Bにそれぞれ対応する着色材料を二種類の顔料とアクリルワニスを用いて調整し、導電性物質をレジスト組成物に加えることで作製した。用いた材料を図13に示す。
ここで、図14は、スパッタリング法を用いて形成した各膜の作製条件を示す図である。各膜の成膜は全て室温で行った。なお、作製した薄膜トランジスタは、画素数160×120の薄膜トランジスタが配列したアレイである。また、薄膜トランジスタのチャネル長は20μm、チャネル幅は5μmである。
図12に示すように、作製した薄膜トランジスタアレイ上に第1の配向膜31を塗布して形成した。一方、画像表示用基板33にはコーニング社製無アルカリガラス1737(厚さ0.7mm)を用いて、画像表示用基板33上に共通電極34となるITOを膜厚70nmに成膜し、共通電極34上に第2の配向膜32を塗布して形成して、薄膜トランジスタを形成した基板に対向する基板を形成した。次に、形成した対向する基板をスペーサを介して薄膜トランジスタアレイの基板の対極に配置し、そのスペーサ間に液晶35を封入した。
最後に、薄膜トランジスタアレイのカラーフィルタ層が形成されていない面(薄膜トランジスタの基板11の面)に位相差板37と偏光板38とを配置して実施例3に係る画像表示装置を作製し駆動を行った結果、良好なカラー表示を行うことができた。
本発明の薄膜トランジスタを用いた画像表示装置は、薄膜トランジスタの基板側ではなく上層にカラーフィルタを形成すること、もしくは薄膜トランジスタ内部にカラーフィルタを形成することで、薄膜トランジスタを形成した基板と薄膜トランジスタに対向する基板との密着性のよい、カラーフィルタ一体型薄膜トランジスタを形成することができ、液晶ディスプレイ等の従来の反射型画像表示装置では必須であった薄膜トランジスタとカラーフィルタとの位置合わせ工程が不要な画像表示装置を形成することができる。
本発明は、薄膜トランジスタを用いた画像表示装置に好適に用いることができる。
11…基板、12…ゲート電極、13…キャパシタ電極、14…ゲート絶縁層、15 半導体層、16…ソース電極、17…ドレイン電極、18…層間絶縁層、19…画素電極、20…保護膜、21…導電性着色材料により形成されたキャパシタ電極、22…第2の導電性着色層、23…導電性着色材料により形成された画素電極、24…第1の導電性着色層、31…第1の配向膜、32…第2の配向膜、33…画像表示用基板、34…共通電極、35…液晶、36…電気泳動媒体、37…位相差板、38…偏光板

Claims (16)

  1. 実質的に透明な基板と、
    前記基板上に形成された実質的に透明なゲート電極と、
    前記ゲート電極の同一層に隔離して形成された実質的に透明なキャパシタ電極と、
    前記ゲート電極及び前記キャパシタ電極を覆うように形成された実質的に透明なゲート絶縁膜と、
    前記ゲート絶縁膜上に形成された実質的に透明な半導体層と、
    前記半導体層に跨って形成された実質的に透明なソース電極及び実質的に透明なドレイン電極と、
    前記ソース電極または前記ドレイン電極上に貫通孔を設けて形成された実質的に透明な層間絶縁層と、
    前記ソース電極または前記ドレイン電極のいずれかにより延在された電極領域に電気的に接続され、導電性着色材料により形成された画素電極と、
    を備えることを特徴とする薄膜トランジスタ。
  2. 実質的に透明な基板と、
    前記基板上に形成されたゲート電極と、
    前記ゲート電極の同一層に隔離して形成されたキャパシタ電極と、
    前記ゲート電極及び前記キャパシタ電極を覆うように形成された実質的に透明なゲート絶縁膜と、
    前記ゲート絶縁膜上に形成された実質的に透明な半導体層と、
    前記半導体層に跨って形成されたソース電極及びドレイン電極と、
    前記ソース電極または前記ドレイン電極上に貫通孔を設けて形成された実質的に透明な層間絶縁層と、
    前記ソース電極または前記ドレイン電極のいずれかにより延在された電極領域に電気的に接続された画素電極と、を備え、
    前記ゲート電極、前記キャパシタ電極、前記ソース電極、前記ドレイン電極のいずれか一つの電極が導電性着色材料により形成され、前記導電性着色材料で形成されている電極以外の電極は全て実質的に透明な材料により形成されていることを特徴とする薄膜トランジスタ。
  3. 実質的に透明な基板と、
    前記基板上に形成された実質的に透明なゲート電極と、
    前記ゲート電極の同一層に隔離して形成された実質的に透明なキャパシタ電極と、
    前記ゲート電極及び前記キャパシタ電極を覆うように形成された実質的に透明なゲート絶縁膜と、
    前記ゲート絶縁膜上に形成された実質的に透明な半導体層と、
    前記半導体層に跨って形成された実質的に透明なソース電極及び実質的に透明なドレイン電極と、
    前記ソース電極または前記ドレイン電極上に貫通孔を設けて形成された実質的に透明な層間絶縁層と、
    前記ソース電極または前記ドレイン電極のいずれかにより延在された電極領域に電気的に接続された実質的に透明な画素電極と、
    前記画素電極の上部または下部が導電性着色材料により形成された第1の導電性着色層と、を備えることを特徴とする薄膜トランジスタ。
  4. 実質的に透明な基板と、
    前記基板上に形成されたゲート電極と、
    前記ゲート電極の同一層に隔離して形成されたキャパシタ電極と、
    前記ゲート電極及び前記キャパシタ電極を覆うように形成された実質的に透明なゲート絶縁膜と、
    前記ゲート絶縁膜上に形成された実質的に透明な半導体層と、
    前記半導体層に跨って形成されたソース電極及びドレイン電極と、
    前記ソース電極または前記ドレイン電極上に貫通孔を設けて形成された実質的に透明な層間絶縁層と、
    前記ソース電極または前記ドレイン電極のいずれかにより延在された電極領域に電気的に接続された画素電極と、を備え、
    前記ゲート電極、前記キャパシタ電極、前記ソース電極、前記ドレイン電極のいずれか一つの電極の上部または下部が導電性着色材料により形成され、前記導電性着色材料で形成されている電極以外の電極は全て実質的に透明な材料により形成されていることを特徴とする薄膜トランジタ。
  5. 前記半導体層が金属酸化物を主成分とする材料からなることを特徴とする請求項1乃至請求項4のいずれかに記載の薄膜トランジスタ。
  6. 前記半導体層が有機物を主成分とする材料からなることを特徴とする請求項1乃至請求項4のいずれかに記載の薄膜トランジスタ。
  7. 前記半導体層上を覆うように実質的に透明な材料で形成された保護膜を備えることを特徴とする請求項1乃至請求項6のいずれかに記載の薄膜トランジスタ。
  8. 実質的に透明な基板を準備し、
    前記基板上に実質的に透明なゲート電極を形成し、
    前記ゲート電極の同一層に隔離して実質的に透明なキャパシタ電極を形成し、
    前記ゲート電極及び前記キャパシタ電極を覆うように実質的に透明なゲート絶縁膜を形成し、
    前記ゲート絶縁膜上に実質的に透明な半導体層を形成し、
    前記半導体層に跨って、実質的に透明なソース電極及び実質的に透明なドレイン電極を形成し、
    前記ソース電極または前記ドレイン電極上に実質的に透明な層間絶縁層を貫通孔を設けて形成し、
    前記ソース電極または前記ドレイン電極のいずれかにより延在された電極領域に電気的に接続された画素電極を導電性着色材料により形成することを特徴とする薄膜トランジスタの製造方法。
  9. 実質的に透明な基板を準備し、
    前記基板上にゲート電極を形成し、
    前記ゲート電極の同一層に隔離してキャパシタ電極を形成し、
    前記ゲート電極及び前記キャパシタ電極を覆うように実質的に透明なゲート絶縁膜を形成し、
    前記ゲート絶縁膜上に実質的に透明な半導体層を形成し、
    前記半導体層に跨って形成されたソース電極及びドレイン電極を形成し、
    前記ソース電極または前記ドレイン電極上に実質的に透明な層間絶縁層を貫通孔を設けて形成し、
    前記ソース電極または前記ドレイン電極のいずれかにより延在された電極領域に電気的に接続された画素電極を形成し、
    前記ゲート電極、前記キャパシタ電極、前記ソース電極、前記ドレイン電極のいずれか一つの電極を導電性着色材料により形成して、前記導電性着色材料で形成する電極以外の電極は全て実質的に透明な材料により形成することを特徴とする薄膜トランジスタの製造方法。
  10. 実質的に透明な基板を準備し、
    前記基板上に実質的に透明なゲート電極を形成し、
    前記ゲート電極の同一層に隔離して実質的に透明なキャパシタ電極を形成し、
    前記ゲート電極及び前記キャパシタ電極を覆うように実質的に透明なゲート絶縁膜を形成し、
    前記ゲート絶縁膜上に実質的に透明な半導体層を形成し、
    前記半導体層に跨って、実質的に透明なソース電極及び実質的に透明なドレイン電極を形成し、
    前記ソース電極または前記ドレイン電極上に実質的に透明な層間絶縁層を貫通孔を設けて形成し、
    前記ソース電極または前記ドレイン電極のいずれかにより延在され、電極領域に電気的に接続された画素電極を形成し、
    前記画素電極の上部または下部が導電性着色材料により形成することを特徴とする薄膜トランジスタの製造方法。
  11. 実質的に透明な基板を準備し、
    前記基板上にゲート電極を形成し、
    前記ゲート電極の同一層に隔離してキャパシタ電極を形成し、
    前記ゲート電極及び前記キャパシタ電極を覆うように実質的に透明なゲート絶縁膜を形成し、
    前記ゲート絶縁膜上に実質的に透明な半導体層を形成し、
    前記半導体層に跨って形成されたソース電極及びドレイン電極を形成し、
    前記ソース電極または前記ドレイン電極上に実質的に透明な層間絶縁層を貫通孔を設けて形成し、
    前記ソース電極または前記ドレイン電極のいずれかにより延在された電極領域に電気的に接続された画素電極を形成し、
    前記ゲート電極、前記キャパシタ電極、前記ソース電極、前記ドレイン電極のいずれか一つの電極の上部または下部を導電性着色材料により形成して、前記導電性着色材料で形成する電極以外の電極は全て実質的に透明な材料により形成することを特徴とする薄膜トランジスタの製造方法。
  12. 前記半導体層が金属酸化物を主成分とする材料からなることを特徴とする請求項8乃至請求項11のいずれかに記載の薄膜トランジスタの製造方法。
  13. 前記半導体層が有機物を主成分とする材料からなることを特徴とする請求項8乃至請求項11のいずれかに記載の薄膜トランジスタの製造方法。
  14. 前記半導体層上を覆うように実質的に透明な材料で形成された保護膜を備えることを特徴とする請求項8乃至請求項13のいずれかに記載の薄膜トランジスタの製造方法。
  15. 請求項1乃至請求項7のいずれか1項に記載の薄膜トランジスタアレイを備えたことを特徴とする画像表示装置。
  16. 前記画像表示装置が電子ペーパ、液晶ディスプレイまたは有機エレクトロルミネッセンスのいずれかであることを特徴とする請求項15に記載の画像表示装置。
JP2009089758A 2008-11-21 2009-04-02 薄膜トランジスタ及びその製造方法並びに画像表示装置 Active JP5509659B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009089758A JP5509659B2 (ja) 2008-11-21 2009-04-02 薄膜トランジスタ及びその製造方法並びに画像表示装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008297420 2008-11-21
JP2008297420 2008-11-21
JP2009089758A JP5509659B2 (ja) 2008-11-21 2009-04-02 薄膜トランジスタ及びその製造方法並びに画像表示装置

Publications (2)

Publication Number Publication Date
JP2010152298A true JP2010152298A (ja) 2010-07-08
JP5509659B2 JP5509659B2 (ja) 2014-06-04

Family

ID=42571418

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009089758A Active JP5509659B2 (ja) 2008-11-21 2009-04-02 薄膜トランジスタ及びその製造方法並びに画像表示装置

Country Status (1)

Country Link
JP (1) JP5509659B2 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012029644A1 (ja) * 2010-08-30 2012-03-08 シャープ株式会社 半導体装置およびその製造方法
JP2012203148A (ja) * 2011-03-24 2012-10-22 Toppan Printing Co Ltd 薄膜トランジスタおよび反射型カラー表示装置
JP2013003480A (ja) * 2011-06-21 2013-01-07 Sony Corp 表示装置および電子機器
WO2013046606A1 (ja) * 2011-09-27 2013-04-04 凸版印刷株式会社 薄膜トランジスタ、および画像表示装置
KR20130049337A (ko) * 2011-11-04 2013-05-14 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
JP2013214732A (ja) * 2012-03-08 2013-10-17 Semiconductor Energy Lab Co Ltd 半導体装置
JP5666616B2 (ja) * 2010-10-25 2015-02-12 株式会社日立製作所 酸化物半導体装置の製造方法
KR101862390B1 (ko) * 2010-12-28 2018-05-30 엘지디스플레이 주식회사 에프에프에스 방식 액정표시장치 및 그 제조방법
WO2020039864A1 (ja) * 2018-08-24 2020-02-27 富士フイルム株式会社 有機薄膜トランジスタ、および、有機薄膜トランジスタの製造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113299747A (zh) * 2021-05-21 2021-08-24 合肥京东方卓印科技有限公司 显示面板及其制作方法和显示装置

Citations (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06130220A (ja) * 1992-10-22 1994-05-13 Seiko Epson Corp 液晶パネル用カラーフィルタの製造方法
JPH0876106A (ja) * 1994-09-07 1996-03-22 Canon Inc カラー液晶表示装置
JPH08122522A (ja) * 1994-10-27 1996-05-17 Seiko Epson Corp カラーフィルタ、ブラックマトリックス、表示装置、アクティブマトリックス型液晶表示装置、及びその製造方法
JPH08179305A (ja) * 1994-12-21 1996-07-12 Toshiba Corp 液晶表示素子
JPH0943638A (ja) * 1995-08-01 1997-02-14 Casio Comput Co Ltd 液晶表示素子
JPH09127548A (ja) * 1995-10-30 1997-05-16 Sharp Corp 液晶表示装置
JPH10301129A (ja) * 1997-02-25 1998-11-13 Nec Corp 液晶表示装置およびその製造方法
JPH1164885A (ja) * 1997-08-21 1999-03-05 Sharp Corp アクティブマトリクス基板
JPH11142882A (ja) * 1997-11-07 1999-05-28 Matsushita Electric Ind Co Ltd カラー液晶パネルおよびその製造方法
JP2000098367A (ja) * 1998-09-24 2000-04-07 Advanced Display Inc 液晶表示装置およびその製造方法
JP2001194659A (ja) * 1999-03-26 2001-07-19 Fuji Xerox Co Ltd 薄膜トランジスタ一体型カラーフィルターの製造方法
JP2001255521A (ja) * 2000-03-10 2001-09-21 Fuji Xerox Co Ltd カラーフィルタ一体型tft基板の製造方法
JP2002214425A (ja) * 2000-10-17 2002-07-31 Seiko Epson Corp アクティブマトリクス基板及び液晶表示装置の製造方法
JP2003233087A (ja) * 2002-12-05 2003-08-22 Sharp Corp アクティブマトリクス基板の製造方法
JP2003318131A (ja) * 2002-04-22 2003-11-07 Seiko Epson Corp デバイスの製造方法、デバイス及び電子機器
JP2004177429A (ja) * 2002-11-22 2004-06-24 Sharp Corp 液晶用マトリクス基板の製造方法および液晶用マトリクス基板
JP2004334226A (ja) * 2004-05-31 2004-11-25 Seiko Epson Corp 液晶表示装置の製造方法
JP2006126855A (ja) * 2005-11-15 2006-05-18 Semiconductor Energy Lab Co Ltd 表示装置
JP2007072293A (ja) * 2005-09-08 2007-03-22 Brother Ind Ltd 表示媒体
JP2007298627A (ja) * 2006-04-28 2007-11-15 Toppan Printing Co Ltd 表示装置およびその製造方法
JP2008233484A (ja) * 2007-03-20 2008-10-02 Toppan Printing Co Ltd 反射型表示装置

Patent Citations (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06130220A (ja) * 1992-10-22 1994-05-13 Seiko Epson Corp 液晶パネル用カラーフィルタの製造方法
JPH0876106A (ja) * 1994-09-07 1996-03-22 Canon Inc カラー液晶表示装置
JPH08122522A (ja) * 1994-10-27 1996-05-17 Seiko Epson Corp カラーフィルタ、ブラックマトリックス、表示装置、アクティブマトリックス型液晶表示装置、及びその製造方法
JPH08179305A (ja) * 1994-12-21 1996-07-12 Toshiba Corp 液晶表示素子
JPH0943638A (ja) * 1995-08-01 1997-02-14 Casio Comput Co Ltd 液晶表示素子
JPH09127548A (ja) * 1995-10-30 1997-05-16 Sharp Corp 液晶表示装置
JPH10301129A (ja) * 1997-02-25 1998-11-13 Nec Corp 液晶表示装置およびその製造方法
JPH1164885A (ja) * 1997-08-21 1999-03-05 Sharp Corp アクティブマトリクス基板
JPH11142882A (ja) * 1997-11-07 1999-05-28 Matsushita Electric Ind Co Ltd カラー液晶パネルおよびその製造方法
JP2000098367A (ja) * 1998-09-24 2000-04-07 Advanced Display Inc 液晶表示装置およびその製造方法
JP2001194659A (ja) * 1999-03-26 2001-07-19 Fuji Xerox Co Ltd 薄膜トランジスタ一体型カラーフィルターの製造方法
JP2001255521A (ja) * 2000-03-10 2001-09-21 Fuji Xerox Co Ltd カラーフィルタ一体型tft基板の製造方法
JP2002214425A (ja) * 2000-10-17 2002-07-31 Seiko Epson Corp アクティブマトリクス基板及び液晶表示装置の製造方法
JP2003318131A (ja) * 2002-04-22 2003-11-07 Seiko Epson Corp デバイスの製造方法、デバイス及び電子機器
JP2004177429A (ja) * 2002-11-22 2004-06-24 Sharp Corp 液晶用マトリクス基板の製造方法および液晶用マトリクス基板
JP2003233087A (ja) * 2002-12-05 2003-08-22 Sharp Corp アクティブマトリクス基板の製造方法
JP2004334226A (ja) * 2004-05-31 2004-11-25 Seiko Epson Corp 液晶表示装置の製造方法
JP2007072293A (ja) * 2005-09-08 2007-03-22 Brother Ind Ltd 表示媒体
JP2006126855A (ja) * 2005-11-15 2006-05-18 Semiconductor Energy Lab Co Ltd 表示装置
JP2007298627A (ja) * 2006-04-28 2007-11-15 Toppan Printing Co Ltd 表示装置およびその製造方法
JP2008233484A (ja) * 2007-03-20 2008-10-02 Toppan Printing Co Ltd 反射型表示装置

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103081079B (zh) * 2010-08-30 2014-08-13 夏普株式会社 半导体装置及其制造方法
CN103081079A (zh) * 2010-08-30 2013-05-01 夏普株式会社 半导体装置及其制造方法
WO2012029644A1 (ja) * 2010-08-30 2012-03-08 シャープ株式会社 半導体装置およびその製造方法
US8633481B2 (en) 2010-08-30 2014-01-21 Sharp Kabushiki Kaisha Semiconductor device and process for production thereof
JP5666616B2 (ja) * 2010-10-25 2015-02-12 株式会社日立製作所 酸化物半導体装置の製造方法
KR101862390B1 (ko) * 2010-12-28 2018-05-30 엘지디스플레이 주식회사 에프에프에스 방식 액정표시장치 및 그 제조방법
JP2012203148A (ja) * 2011-03-24 2012-10-22 Toppan Printing Co Ltd 薄膜トランジスタおよび反射型カラー表示装置
JP2013003480A (ja) * 2011-06-21 2013-01-07 Sony Corp 表示装置および電子機器
US9589997B2 (en) 2011-09-27 2017-03-07 Toppan Printing Co., Ltd. Thin film transistor and image displaying apparatus
JPWO2013046606A1 (ja) * 2011-09-27 2015-03-26 凸版印刷株式会社 薄膜トランジスタ、および画像表示装置
WO2013046606A1 (ja) * 2011-09-27 2013-04-04 凸版印刷株式会社 薄膜トランジスタ、および画像表示装置
KR20130049337A (ko) * 2011-11-04 2013-05-14 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
KR101950822B1 (ko) * 2011-11-04 2019-04-26 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
JP2013214732A (ja) * 2012-03-08 2013-10-17 Semiconductor Energy Lab Co Ltd 半導体装置
US11765917B2 (en) 2018-08-24 2023-09-19 Fujifilm Corporation Organic thin film transistor and method of manufacturing organic thin film transistor
WO2020039864A1 (ja) * 2018-08-24 2020-02-27 富士フイルム株式会社 有機薄膜トランジスタ、および、有機薄膜トランジスタの製造方法
JPWO2020039864A1 (ja) * 2018-08-24 2021-08-10 富士フイルム株式会社 有機薄膜トランジスタ、および、有機薄膜トランジスタの製造方法
JP7158485B2 (ja) 2018-08-24 2022-10-21 富士フイルム株式会社 有機薄膜トランジスタ、および、有機薄膜トランジスタの製造方法

Also Published As

Publication number Publication date
JP5509659B2 (ja) 2014-06-04

Similar Documents

Publication Publication Date Title
JP5509659B2 (ja) 薄膜トランジスタ及びその製造方法並びに画像表示装置
US7286281B2 (en) Electrophoretic display and method of manufacturing thereof
JP5312728B2 (ja) 表示装置およびその製造方法
JP5261979B2 (ja) 画像表示装置
JP5250944B2 (ja) 構造体、透過型液晶表示装置、半導体回路の製造方法および透過型液晶表示装置の製造方法
US8487308B2 (en) Thin film transistor and image display unit
JP5298407B2 (ja) 反射型表示装置および反射型表示装置の製造方法
JP5835221B2 (ja) 薄膜トランジスタ及びその製造方法、並びに画像表示装置
JP2008076823A (ja) 表示装置
JP5278637B2 (ja) 構造体、透過型液晶表示装置、半導体回路の製造方法および透過型液晶表示装置の製造方法
US20120050840A1 (en) Electrophoretic Display Device and Method of Fabrication Thereof
US20140085705A1 (en) Color electronic paper display and method of fabricating the same
JP2012203148A (ja) 薄膜トランジスタおよび反射型カラー表示装置
JP5109424B2 (ja) 反射型表示装置
JP5124976B2 (ja) 表示装置およびその製造方法
US20090180044A1 (en) Thin film transistor substrate, liquid crystal display having the same, and method of manufacturing the same
JP6064353B2 (ja) 薄膜トランジスタの製造方法
JP5169896B2 (ja) 薄膜トランジスタ及び画像表示装置
JP5853390B2 (ja) 薄膜トランジスタ及びその製造方法並びに画像表示装置
JP2007298602A (ja) 構造体、透過型液晶表示装置、半導体回路の製造方法および透過型液晶表示装置の製造方法
JP5533314B2 (ja) 反射型カラー画像表示装置の製造方法
JP5609052B2 (ja) 画像表示装置及びその製造方法並びにアクティブマトリクス基板
KR20120033791A (ko) 전기영동 표시소자 제조방법
KR20080006315A (ko) 전기 영동 장치 및 그의 제조 방법
KR20120042179A (ko) 실런트, 이를 이용한 전기영동 표시소자 및 그 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120316

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131210

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140121

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140225

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140310

R150 Certificate of patent or registration of utility model

Ref document number: 5509659

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250