JP5312728B2 - 表示装置およびその製造方法 - Google Patents

表示装置およびその製造方法 Download PDF

Info

Publication number
JP5312728B2
JP5312728B2 JP2006125195A JP2006125195A JP5312728B2 JP 5312728 B2 JP5312728 B2 JP 5312728B2 JP 2006125195 A JP2006125195 A JP 2006125195A JP 2006125195 A JP2006125195 A JP 2006125195A JP 5312728 B2 JP5312728 B2 JP 5312728B2
Authority
JP
Japan
Prior art keywords
base material
color filter
semiconductor circuit
display device
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006125195A
Other languages
English (en)
Other versions
JP2007298627A (ja
Inventor
学 伊藤
徳政 関根
守 石▲崎▼
修 喜納
亮平 松原
真人 今
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Inc filed Critical Toppan Inc
Priority to JP2006125195A priority Critical patent/JP5312728B2/ja
Publication of JP2007298627A publication Critical patent/JP2007298627A/ja
Application granted granted Critical
Publication of JP5312728B2 publication Critical patent/JP5312728B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)
  • Electrochromic Elements, Electrophoresis, Or Variable Reflection Or Absorption Elements (AREA)

Description

本発明は、反射型表示装置の構造およびその製造方法に関するものである。
一般に電子デバイスの駆動用トランジスタとして、アモルファスシリコンや多結晶シリコン等を用いた薄膜トランジスタが用いられてきた。
しかしながら、アモルファスシリコンや多結晶シリコンは不透明であり、また可視光領域において光感度を持つため、遮光膜が必要となる。
そのため薄膜トランジスタやその配線等の半導体回路(以下、半導体回路とよぶ)は視認性の問題となるためディスプレイ観察側から見るとディスプレイ表示要素の裏側に設置されてきた。(特許文献1参照)
反射型液晶表示装置や電気泳動表示装置等の反射型の表示装置のカラー化においては一般的にはカラーフィルターが用いられるが、上記の理由により、カラーフィルターと半導体回路の間に液晶封入層や電気泳動粒子層が形成される。
特開2006−13433号公報
しかしながら、この位置にカラーフィルターおよび半導体回路基板が形成されると、例えば液晶の場合は、液晶を封入した後、半導体回路とカラーフィルターを位置合わせする必要があり、高い精度を得るためには困難が伴い、コスト上昇や歩留まり低下の原因となっている。
本発明の課題は、半導体回路とカラーフィルターの位置合わせが容易な表示装置を提供することにある。
請求項1の発明は、カラーフィルター層を形成した第一の基材と、反射型ディスプレイ表示要素の間に、ソース、ドレイン、ゲートの各電極と半導体活性層とゲート絶縁膜を実質的に透明な材料により所望の構造に配置した薄膜トランジスタ、透明な導電性材料からなる画素電極、および、該トランジスタと電気的接点を有する実質的に透明な導電性材料によって構成した配線からなる半導体回路を形成した第二の基材を配置した表示装置であり、
前記半導体活性層が金属酸化物を主成分とする材料もしくは有機物を主成分とする材料からなり、
前記カラーフィルター層を形成した前記第一の基材と前記半導体回路を形成した前記第二の基材とを位置合わせし、前記第一の基材と前記第二の基材とを重ね合わせて接合することを特徴とする表示装置である。
半導体回路に透明な材料を用いることで、該半導体回路を設けた第二の基材をカラーフィルター層を形成した第一の基材と反射型ディスプレイ表示要素の間に配置できるようになり、カラーフィルターと半導体回路の位置合わせが容易となる。
金属酸化物半導体を使用することで透明でかつ優れた特性を持つ薄膜トランジスタを実現できる。
有機物を主成分とする材料を用いることで透明でかつ優れた特性を持つ薄膜トランジスタを実現できる。
請求項2の発明は、第一の基材上にカラーフィルター層を形成するカラーフィルター層形成工程と、
第二の基材上に半導体回路を形成する半導体回路形成工程と、
前記第一の基材上の前記カラーフィルター層上に、前記半導体回路が形成された前記第二の基材を積層する第二の基材積層工程と、
前記半導体回路上に、反射型ディスプレイ表示要素を積層する工程を有する請求項1に記載の表示装置の製造方法であって、
前記半導体回路が、ソース、ドレイン、ゲートの各電極と半導体活性層とゲート絶縁膜を実質的に透明な材料により所望の構造に配置した薄膜トランジスタ、透明な導電性材料からなる画素電極、および、該トランジスタと電気的接点を有する実質的に透明な導電性材料によって構成した配線を有し、
前記半導体活性層が金属酸化物を主成分とする材料もしくは有機物を主成分とする材料からなり、
前記第二の基材積層工程が、前記カラーフィルター層と前記半導体回路を位置合わせすることを特徴とする表示装置の製造方法である。
このような製造方法をとることで、カラーフィルターと薄膜トランジスタの位置合わせが容易になり、製造コストを下げることができる。
実質的に透明な薄膜トランジスタおよび該薄膜トランジスタと電気的接点を有する実質的に透明な導電性材料によって構成した配線からなる半導体回路を透明基材に形成し、反射型ディスプレイ表示要素とカラーフィルターを形成した基材の間に配置することで、カラーフィルターと半導体回路の位置合わせが容易で製造コストの安い反射型表示装置を実現できる。
本発明の実施形態を図示して説明するが、本発明はこれらに限定されるものではない。
図1に本発明の一実施形態を示す。
この図は本発明の反射型表示装置のほぼ1画素分の部分断面図である。
カラーフィルターを形成する第一の基材5および実質的に透明な半導体回路を形成する第二の基材3は双方ともに実質的に透明でなければならない。
ここで透明とは可視光である波長領域400nm〜700nmの範囲内で透過率が70%以上であることである。
また、半導体回路が形成される第二の基材3は絶縁性の基材でなければならない。
ここで、第一の基材と第二の基材は同じ材料であっても構わないし、異なる材料であっても構わない。
具体的にはポリメチルメタクリレート、ポリアクリレート、ポリカーボネート、ポリスチレン、ポリエチレンサルファイド、ポリエーテルスルホン、ポリオレフィン、ポリエチレンテレフタレート、ポリエチレンナフタレート、シクロオレフィンポリマー、ポリエーテルサルフェン、トリアセチルセルロース、ポリビニルフルオライドフィルム、エチレン−テトラフルオロエチレン共重合樹脂、耐候性ポリエチレンテレフタレート、耐候性ポリプロピレン、ガラス繊維強化アクリル樹脂フィルム、ガラス繊維強化ポリカーボネート、透明性ポリイミド、フッ素系樹脂、環状ポリオレフィン系樹脂、ガラス、石英等を使用することができる。
これらは単独の基材として使用してもよいが、二種以上を積層した複合基材を使用することもできる。また基材が有機物フィルムである場合は、素子の耐久性を上げるために透明なガスバリア層を形成することも好ましい。
ガスバリア層としてはAl2O3、SiO2、SiN、SiON、SiC、ダイヤモンドライクカーボン(DLC)などが上げられるがこれらに限定されるものではない。
またこれらのガスバリア層は二層以上積層して使用することもできる。
またガスバリア層は有機物フィルム基板の片面だけに付与してもよいし、両面に付与しても構わない。
ガスバリア層は蒸着法、イオンプレーティング法、スパッタ法、レーザーアブレーション法、プラズマCVD(Chemical Vapor Deposition)法、ホットワイヤーCVD法、ゾルゲル法などで形成されるが、これらに限定されるものではない。
本発明のゲート電極、ソース電極、ドレイン電極、補助コンデンサー電極、画素電極、走査線電極、信号線電極には、酸化インジウム(In2O3)、酸化スズ(SnO2)、酸化亜鉛(ZnO)、酸化カドミウム(CdO)、酸化インジウムカドミウム(CdIn2O4)、酸化カドミウムスズ(Cd2SnO4)、酸化亜鉛スズ(Zn2SnO4)、酸化インジウム亜鉛(In−Zn−O)等の酸化物材料が好適に用いられる。
またこの酸化物材料に不純物をドープすることも導電率を上げるために好ましい。
例えば、酸化インジウムにスズ(Sn)やモリブデン(Mo)、チタン(Ti)をドープしたもの、酸化スズにアンチモン(Sb)やフッ素(F)をドープしたもの、酸化亜鉛にインジウム、アルミニウム、ガリウム(Ga)をドープしたものなどである。
この中では特に酸化インジウムにスズ(Sn)をドープした酸化インジウムスズ(通称ITO)が高い透明性と低い抵抗率のために特に好適に用いられる。
また、上記導電性酸化物材料とAu、Ag、Cu、Cr、Al、Mg、Liなどの金属を複数積層したものも使用できる。
この場合、金属材料の酸化や経時劣化を防ぐために導電性酸化物薄膜/金属薄膜/導電性酸化物薄膜の順に積層した3層構造が特に好適に用いられる。
また、金属薄膜層での光反射や光吸収が表示装置の視認性を妨げないために金属薄膜層はできる限り薄くすることが好ましい。
具体的には1nm以上20nm以下であることが望ましい。
また、PEDOT(ポリエチレンジオキシチオフェン)等の有機導電性材料も好適に用いることができる。
ゲート電極、ソース電極、ドレイン電極、補助コンデンサー電極、画素電極、走査線電極、信号線電極は全て同じ材料であっても構わないし、また全て違う材料であっても構わない。しかし、工程数を減らすためにゲート電極と補助コンデンサー電極、ソース電極とドレイン電極は同一の材料であることがより望ましい。
これらの透明電極は、真空蒸着法、イオンプレーティング法、スパッタ法、レーザーアブレーション法、プラズマCVD法、光CVD法、ホットワイヤーCVD法またはスクリーン印刷、凸版印刷、インクジェット法等で形成することができるが、これらに限定されるものではない。
本発明の表示装置に用いる実質的に透明な半導体活性層としては酸化物半導体材料、もしくは有機物半導体材料が好適に使用できる。
酸化物半導体材料は亜鉛、インジウム、スズ、タングステン、マグネシウム、ガリウムのうち一種類以上の元素を含む酸化物である、酸化亜鉛、酸化インジウム、酸化インジウム亜鉛、酸化スズ、酸化タングステン(WO)、酸化亜鉛ガリウムインジウム(In−Ga−Zn−O)等公知の材料が挙げられるがこれらに限定されるものではない。
これらの材料は透明であり、バンドギャップが2.8eV以上、好ましくはバンドギャップが3.2eV以上であることが望ましい。
これらの材料の構造は単結晶、多結晶、微結晶、結晶/アモルファスの混晶、ナノ結晶散在アモルファス、アモルファスのいずれであってもかまわない。
半導体層の膜厚は少なくとも20nm以上が望ましい。
酸化物半導体層はスパッタ法、パルスレーザー堆積法、真空蒸着法、CVD法、MBE(Molecular Beam Epitaxy)法、ゾルゲル法などの方法を用いて形成されるが、好ましくはスパッタ法、パルスレーザー堆積法、真空蒸着法、CVD法である。
スパッタ法ではRFマグネトロンスパッタ法、DCスパッタ法、真空蒸着では加熱蒸着、電子ビーム蒸着、イオンプレーティング法、CVD法ではホットワイヤーCVD法、プラズマCVD法などが挙げられるがこれらに限定されるものではない。
有機物半導体材料としては、ペンタセンやテトラセンなどのアセン類、ナフタレンテトラカルボン酸二無水物(NTCDA)やナフタレンテトラカルボン酸ジイミド(NTCDI)、あるいはポリチオフェンやポリアニリン、ポリ−p−フェニレンビニレン、ポリアセチレン、ポリジアセチレン、ポリチエニレンビニレンといった共役高分子を挙げることができるが、これらに限定されるものではない。
これらの材料は実質的に透明であり、バンドギャップが2.8eV以上、好ましくはバンドギャップが3.2eV以上であることが望ましい。
これらの有機半導体材料は、スクリーン印刷、反転印刷、インクジェット法、スピンコート、ディプコート、蒸着法等で形成されるが、これらに限定されるものではない。
本発明で用いられる薄膜トランジスタのゲート絶縁膜8に用いる材料は、酸化シリコン、窒化シリコン、シリコンオキシナイトライド(SiNxOy)、酸化アルミニウム、酸化タンタル、酸化イットリウム、酸化ハフニウム、ハフニウムアルミネート、酸化ジルコニア、酸化チタン等の無機材料、または、PMMA(ポリメチルメタクリレート)等のポリアクリレート、PVA(ポリビニルアルコール)、PS(ポリスチレン)、透明性ポリイミド、ポリエステル、エポキシ、ポリビニルフェノール、ポリビニルアルコール等が挙げられるがこれらに限定されるものではない。
ゲートリーク電流を抑えるためには、絶縁材料の抵抗率は1011Ωcm以上、望ましくは1014Ωcm以上であることが好ましい。
絶縁層は真空蒸着法、イオンプレーティング法、スパッタ法、レーザーアブレーション法、プラズマCVD(Chemical Vapor Deposition)法、光CVD法、ホットワイヤーCVD法、スピンコート、ディップコート、スクリーン印刷などの方法を用いて形成される。
絶縁層の厚さは50nm〜2nmであることが望ましい。
これらのゲート絶縁膜は単層として用いても構わないし、複数の層を積層したものを用いても構わないし、また膜の成長方向に向けて組成を傾斜したものもまた好適に用いられる。
本発明で用いられる薄膜トランジスタの構成は特に限定されない。
ボトムコンタクト型、トップコンタクト型のどちらであっても構わない。
ただし有機半導体を用いる場合は、ゲート電極、ゲート絶縁膜、ソース電極およびドレイン電極、有機半導体の順に素子を作成するボトムコンタクト型が望ましい。
なぜなら、有機半導体を形成してから次工程のプラズマプロセスなどに有機半導体を曝すと半導体層がダメージを受けるからである。
また、本発明で用いられる薄膜トランジスタ上に層間絶縁膜12を設けさらにその上にドレイン電極と電気的に接続されている画素電極13を設けることで、開口率を高くすることは好適に行われる。
層間絶縁膜12としては絶縁性で実質的に透明であれば特に限定されない。
例えば、酸化シリコン、窒化シリコン、シリコンオキシナイトライド(SiNxOy)、酸化アルミニウム、酸化タンタル、酸化イットリウム、酸化ハフニウム、ハフニウムアルミネート、酸化ジルコニア、酸化チタン等の無機材料、または、PMMA(ポリメチルメタクリレート)等のポリアクリレート、PVA(ポリビニルアルコール)、PS(ポリスチレン)、透明性ポリイミド、ポリエステル、エポキシ、ポリビニルフェノール、ポリビニルアルコール等が挙げられるがこれらに限定されるものではない。
層間絶縁膜はゲート絶縁膜と同じ材料であっても構わないし、異なる材料であっても構わない。
これらの層間絶縁膜は単層として用いても構わないし、複数の層を積層したものを用いても構わない。
またボトムゲート構造の素子の場合は半導体活性層の上を覆うような保護膜を設けることも好ましい。
保護膜を用いることで、半導体活性層が湿度などで経時変化を受けたり、層間絶縁膜から影響を受けたりすることを防ぐことができる。
保護膜として酸化シリコン、窒化シリコン、シリコンオキシナイトライド(SiNxOy)、酸化アルミニウム、酸化タンタル、酸化イットリウム、酸化ハフニウム、ハフニウムアルミネート、酸化ジルコニア、酸化チタン等の無機材料、または、PMMA(ポリメチルメタクリレート)等のポリアクリレート、PVA(ポリビニルアルコール)、PS(ポリスチレン)、透明性ポリイミド、ポリエステル、エポキシ、ポリビニルフェノール、ポリビニルアルコール、フッ素系樹脂等が挙げられるがこれらに限定されるものではない。
これらの保護膜は単層として用いても構わないし、複数の層を積層したものを用いても構わない。
本発明の画素電極は薄膜トランジスタのドレイン電極と電気的に接続していなければならい。
具体的には、層間絶縁膜をスクリーン印刷などの方法でパターン印刷してドレイン電極の部分に層間絶縁膜を設けない方法などや、層間絶縁膜を全面に塗布し、そのあとレーザービーム等相関絶縁膜に穴を空ける方法などが挙げられる。
本発明で用いられるカラーフィルター4は赤色フィルター(R)、緑色フィルター(G)、青色カラーフィルター(B)の3種類、もしくは赤色フィルター(R)、緑色フィルター(G)、青色カラーフィルター(B)、白色カラーフィルター(W)から形成されていることが好ましいがこれらに限定されるものではない。
前記カラーフィルター着色層はその各色フィルター(R、G、BまたはR、G、B、W)をそれぞれ所定幅の線条(ストライプ)マトリクス状、または所定サイズの矩形マトリクス状等、適宜パターン状にパターニングされている。また着色パターン形成後に、着色パターンを保護し、カラーフィルター層の凸凹を小さくするために、カラーフィルター層上に透明なオーバーコートが好適に設けられる。
本発明の反射型ディスプレイ表示要素としては、液晶を封入した反射型液晶表示装置、分散媒溶液と電荷を帯びた電気泳動粒子とを充填した電気泳動表示装置、分散媒溶液に分散された電荷を帯びた表面領域を有する回転粒子を充填した回転粒子表示装置、気体中に固体状物質が分散質として安定に浮遊するエアロゾル状態で高流動性を示す粉流体を封入した粉流体を移動させる電子粉流体方式表示装置等が挙げられるがこれらに限定されるものではない。
また、本発明の反射型ディスプレイ表示要素は視認する側からみて薄膜トランジスタの裏に設けられているため、本発明の反射型ディスプレイ表示要素に付与される共通電極は透明導電膜であっても構わないし、また不透明な電極であっても構わない。
具体的には酸化インジウム(In2O3)、酸化スズ(SnO2)、酸化亜鉛(ZnO)、酸化カドミウム(CdO)、酸化インジウムカドミウム(CdIn2O4)、酸化カドミウムスズ(Cd2SnO4)、酸化亜鉛スズ(Zn2SnO4)等の酸化物材料やAu、Ag、Cu、Cr、Al、Mg、Li、Ni、NiCrなどの金属などがあげられるが、価格が安く導電性の高いAlが特に好適に用いられる。
また、これらを複数組み合わせたものも好適に用いられる。
また、同様の理由から反射型ディスプレイ表示要素を構成する基材は透明であっても透明でなくても構わない。
また、可撓性基材であっても可撓性基材でなくても構わない。
具体的にはポリメチルメタクリレート、ポリアクリレート、ポリカーボネート、ポリスチレン、ポリエチレンサルファイド、ポリエーテルスルホン、ポリオレフィン、ポリエチレンテレフタレート、ポリエチレンナフタレート、シクロオレフィンポリマー、ポリエーテルサルフェン、トリアセチルセルロース、ポリビニルフルオライドフィルム、エチレン−テトラフルオロエチレン共重合樹脂、耐候性ポリエチレンテレフタレート、耐候性ポリプロピレン、ガラス繊維強化アクリル樹脂フィルム、ガラス繊維強化ポリカーボネート、ポリイミド、フッ素系樹脂、環状ポリオレフィン系樹脂、ガラス、石英YSZ(イットリア安定化ジルコニア単結晶)、紙等を使用することができる。
これらは単独の基材として使用してもよいが、二種以上を積層した複合基材を使用することもできる。
また、反射型ディスプレイ表示要素の基材に導電性の材料を用いて共通電極として代用することも可能である。
具体的には薄SUS板、アルミフォイル、薄銅板などがあげられる。
このように反射型ディスプレイ表示要素の基材として導電性材料を用いる場合は基材のディスプレイを設けない側に絶縁層もしくは絶縁材料を付与することが望ましい。
本発明の実施例を、図面を用いて説明する。
図1および図2に本実施例の断面図を示す。
図1は本実施例の反射型表示装置のほぼ1画素分の部分断面図、図2は本実施例の反射型表示装置の概略断面図である。
第一の基材5としてコーニング社製無アルカリガラス1737(厚さ0.5mm)を用いその上にR(赤)、G(緑)、B(青)のカラーフィルター層4を形成した。
続いて、第二の基材3として同様にコーニング社製無アルカリガラス1737(厚さ0.5mm)の上にITO薄膜をDCマグネトロンスパッタ法で50nm形成した。
その後、該ITO薄膜を所望の形状にパターニングし、ゲート電極6および補助コンデンサー電極7とした。
さらにその上に窒化シリコン(Si3N4)のターゲットを用いてRFスパッタ法でSiON薄膜を150nm形成し、ゲート絶縁膜8とした。さらにその上に半導体活性層11として、InGaZnO4ターゲットを用いアモルファスIn−Ga−Zn−O薄膜をRFスパッタ法で40nm形成し、所望の形状にパターニングした。
その上に、レジストを塗布し、乾燥、現像を行った後、ITO膜をDCマグネトロンスパッタ法で50nm形成し、リフトオフを行いソース電極9およびドレイン電極10とした。
さらに、印刷法を用いてアクリル系樹脂をパターン印刷し、層間絶縁膜12を形成した。
最後に、ITO膜をマグネトロンスパッタ法で50nm成膜しパターニングを行い、画素電極13とした。
各膜の作成条件を表1に示す。
こうして作成された透明な半導体回路とカラーフィルターを位置合わせを行いながら、図2のように配置した。
さらに、該薄膜トランジスタの画素電極の上に配向膜22を塗布した。
共通電極としてITO薄膜を70nm成膜したコーニング社製無アルカリガラス1737(厚さ0.5mm)上に配向膜24を塗布して半導体回路を形成した基材を、スペーサーを介して配置し、その後そのスペーサー間に液晶を封入した。
最後に、カラーフィルターの前面に位相差版20と偏光板21を配置して実施例1の表示装置を作製した。
図1および図3に本実施例の断面図を示す。
図1は本実施例の反射型表示装置のほぼ1画素分の部分断面図、図3は本実施例の反射型表示装置の概略断面図である。
第一の基材5としてコーニング社製無アルカリガラス1737(厚さ0.5mm)を用いその上にR(赤)、G(緑)、B(青)のカラーフィルター層4を形成した。
続いて、第二の基材3として同様にPENフィルム(帝人社製Q65、厚さ100μm)の上にITO薄膜をDCマグネトロンスパッタ法で50nm形成した。
その後、ITOを所望の形状にパターニングし、ゲート電極6および補助コンデンサー電極7とした。
さらにその上に窒化シリコン(Si3N4)のターゲットを用いてRFスパッタ法でSiON薄膜を150nm形成し、ゲート絶縁膜8とした。その上に半導体活性層11としてInGaZnO4ターゲットを用いアモルファスIn−Ga−Zn−O薄膜をRFスパッタ法で40nm形成し、パターニングを行った。その上に、レジストを塗布し、乾燥、現像を行った後、ITO膜をDCマグネトロンスパッタ法で50nm形成し、リフトオフを行いソース電極9およびドレイン電極10とした。
さらに、印刷法を用いてエポキシ系樹脂をパターン印刷し、層間絶縁膜12を形成した。
最後に、DCマグネトロンITOを100nm成膜しパターニングを行い、画素電極13とした各膜の作成条件を表2に示す。
こうして作成された実質的に透明な半導体回路とカラーフィルターを、位置合わせを行いながら、図3のように配置した。
さらに、該薄膜トランジスタの画素電極の上に配向膜22を塗布した。
導電性基材27としてアルミフォイル(厚さ25μm)を用い、アルミフォイル上に配向膜24を塗布して半導体回路を形成した基材を、スペーサーを介して配置し、その後そのスペーサー間に液晶を封入した。
最後に、カラーフィルターの前面に位相差版20と偏光板21を配置して実施例2の表示装置を作製した。
図4および図5に本実施例の断面図を示す。
図4は本実施例の反射型表示装置のほぼ1画素分の部分断面図、図5は本実施例の反射型表示装置の概略断面図である。
第一の基材5としてコーニング社製無アルカリガラス1737(厚さ0.5mm)を用いその上にR(赤)、G(緑)、B(青)、W(白)のカラーフィルター層4を形成した。
続いて、第二の基材3として同様にPENフィルム(帝人社製Q65厚さ100μm)の上にITO薄膜をDCマグネトロンスパッタ法で50nm形成した。
その後、ITOを所望の形状にパターニングし、ゲート電極6および補助コンデンサー電極7とした。
さらにその上に窒化シリコン(Si3N4)のターゲットを用いてRFスパッタ法でSiON薄膜を150nm形成し、ゲート絶縁膜8とした。
その上に、ITO膜をDCマグネトロンスパッタ法で50nm形成し、パターニングを行いソース電極9およびドレイン電極10とした。
その後、ペンタセンを厚さ50nm蒸着法にて形成し半導体活性層11とした。
さらに、印刷法を用いてエポキシ系樹脂をパターン印刷し、層間絶縁膜12を形成した。
最後に、ITOをDCマグネトロンスパッタ法で100nm成膜しパターニングを行い、画素電極13とした。
各膜の作成条件を表3に示す。
こうして作成された実質的に透明な半導体回路とカラーフィルターを、位置合わせを行いながら、図5のように配置した。
次に、PENフィルム(帝人社製Q65厚さ100μm)の上に蒸着法でAl電極37を50nm、引き続き蒸着法でY2O3からなる絶縁膜2(36)を150nm形成し、その上にリブ33を配置し、薄膜トランジスタ2と同じ大きさで仕切られたスペースを作製した。
そのスペース内へ負に摩擦帯電した白色着色粒子34および正に摩擦帯電した黒色着色粒子35を入れて、上記の半導体回路と位置合わせをして貼り合わせて、実施例3の表示装置を作製した。
実施例1、実施例2、実施例3で示したように、透明な半導体回路を透明基材に形成し、反射型ディスプレイ表示要素とカラーフィルターを形成した基材の間に配置することで、カラーフィルターと半導体回路の位置合わせが容易で製造コストの安い反射型表示装置を実現できる。
上記は一例であり、当業者であれば上記説明に基づいて種々の改良や変更が可能であることは明らかであろう。
本発明の表示装置のほぼ1画素分の部分断面図である。 本発明の実施例による反射型表示装置の概略断面図である。 本発明の実施例による反射型表示装置の概略断面図である。 本発明の実施例による反射型表示装置のほぼ1画素分の部分断面図である。 本発明の実施例による反射型表示装置の概略断面図である。
符号の説明
1. 反射型ディスプレイ表示要素
2. 実質的に透明な半導体回路
3. 第二の基材
4. カラーフィルター
5. 第一の基材
6. ゲート電極
7. 補助コンデンサー電極
8. ゲート絶縁膜
9. ソース電極
10. ドレイン電極
11. 半導体活性層
12. 層間絶縁膜
13. 画素電極
20. 位相差板
21. 偏光膜
22. 配向膜1
23. 液晶
24. 配向膜2
25. 共通電極
26. 反射型ディスプレイ表示要素用基材
27. 導電性基材
31. 絶縁層1
32. 空気層
33. リブ
34. 白色着色粒子
35. 黒色着色粒子
36. 絶縁層2
37. 電極
38. 反射型ディスプレイ表示要素用基材2

Claims (2)

  1. カラーフィルター層を形成した第一の基材と、反射型ディスプレイ表示要素の間に、ソース、ドレイン、ゲートの各電極と半導体活性層とゲート絶縁膜を実質的に透明な材料により所望の構造に配置した薄膜トランジスタ、透明な導電性材料からなる画素電極、および、該トランジスタと電気的接点を有する実質的に透明な導電性材料によって構成した配線からなる半導体回路を形成した第二の基材を配置した表示装置であり、
    前記半導体活性層が金属酸化物を主成分とする材料もしくは有機物を主成分とする材料からなり、
    前記カラーフィルター層を形成した前記第一の基材と前記半導体回路を形成した前記第二の基材とを位置合わせし、前記第一の基材と前記第二の基材とを重ね合わせて接合することを特徴とする表示装置。
  2. 第一の基材上にカラーフィルター層を形成するカラーフィルター層形成工程と、
    第二の基材上に半導体回路を形成する半導体回路形成工程と、
    前記第一の基材上の前記カラーフィルター層上に、前記半導体回路が形成された前記第二の基材を積層する第二の基材積層工程と、
    前記半導体回路上に、反射型ディスプレイ表示要素を積層する工程を有する請求項1に記載の表示装置の製造方法であって、
    前記半導体回路が、ソース、ドレイン、ゲートの各電極と半導体活性層とゲート絶縁膜を実質的に透明な材料により所望の構造に配置した薄膜トランジスタ、透明な導電性材料からなる画素電極、および、該トランジスタと電気的接点を有する実質的に透明な導電性材料によって構成した配線を有し、
    前記半導体活性層が金属酸化物を主成分とする材料もしくは有機物を主成分とする材料からなり、
    前記第二の基材積層工程が、前記カラーフィルター層と前記半導体回路を位置合わせすることを特徴とする表示装置の製造方法。
JP2006125195A 2006-04-28 2006-04-28 表示装置およびその製造方法 Expired - Fee Related JP5312728B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006125195A JP5312728B2 (ja) 2006-04-28 2006-04-28 表示装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006125195A JP5312728B2 (ja) 2006-04-28 2006-04-28 表示装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2007298627A JP2007298627A (ja) 2007-11-15
JP5312728B2 true JP5312728B2 (ja) 2013-10-09

Family

ID=38768185

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006125195A Expired - Fee Related JP5312728B2 (ja) 2006-04-28 2006-04-28 表示装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP5312728B2 (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5292805B2 (ja) * 2007-12-26 2013-09-18 凸版印刷株式会社 薄膜トランジスタアレイ及びその製造方法
US9041202B2 (en) * 2008-05-16 2015-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
JP5358324B2 (ja) * 2008-07-10 2013-12-04 株式会社半導体エネルギー研究所 電子ペーパー
TWI626744B (zh) * 2008-07-31 2018-06-11 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
US8945981B2 (en) * 2008-07-31 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI500160B (zh) 2008-08-08 2015-09-11 Semiconductor Energy Lab 半導體裝置及其製造方法
JP5525778B2 (ja) * 2008-08-08 2014-06-18 株式会社半導体エネルギー研究所 半導体装置
TWI424506B (zh) 2008-08-08 2014-01-21 Semiconductor Energy Lab 半導體裝置的製造方法
KR101545460B1 (ko) * 2008-09-12 2015-08-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 생산 방법
KR101490148B1 (ko) * 2008-09-19 2015-02-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
CN101740631B (zh) * 2008-11-07 2014-07-16 株式会社半导体能源研究所 半导体装置及该半导体装置的制造方法
JP5509659B2 (ja) * 2008-11-21 2014-06-04 凸版印刷株式会社 薄膜トランジスタ及びその製造方法並びに画像表示装置
US20100224880A1 (en) * 2009-03-05 2010-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20220100086A (ko) 2009-07-10 2022-07-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
JP5642447B2 (ja) * 2009-08-07 2014-12-17 株式会社半導体エネルギー研究所 半導体装置
WO2011048923A1 (en) * 2009-10-21 2011-04-28 Semiconductor Energy Laboratory Co., Ltd. E-book reader
JP2011176153A (ja) * 2010-02-25 2011-09-08 Dainippon Printing Co Ltd 薄膜トランジスタ基板
KR101872188B1 (ko) * 2010-05-21 2018-06-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 표시 장치
JP6244812B2 (ja) * 2013-10-22 2017-12-13 凸版印刷株式会社 薄膜トランジスタおよびその製造方法ならびに画像表示装置
CN114822290B (zh) * 2022-04-19 2023-08-22 广州华星光电半导体显示技术有限公司 发光模组及显示装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63110507A (ja) * 1986-10-27 1988-05-16 日本板硝子株式会社 透明導電体
JPH0527114A (ja) * 1991-07-25 1993-02-05 Sharp Corp 有機カラーフイルタアレイの製造方法ならびに投影形カラー液晶表示装置
JPH0611703A (ja) * 1993-04-12 1994-01-21 Seiko Epson Corp 液晶表示装置
JP2839829B2 (ja) * 1993-10-18 1998-12-16 株式会社東芝 透明導電膜、その形成方法および透明導電膜の加工方法
JPH0933912A (ja) * 1995-07-25 1997-02-07 Toshiba Corp カラーフィルターの製造方法および液晶表示素子の製造方法
JPH09197391A (ja) * 1996-01-11 1997-07-31 Sharp Corp カラー液晶表示装置
JPH1020119A (ja) * 1996-06-28 1998-01-23 Dainippon Printing Co Ltd ホログラムカラーフィルタ及び液晶表示装置
JPH10133192A (ja) * 1996-10-30 1998-05-22 Sony Corp 表示装置
JP2000241809A (ja) * 1999-02-24 2000-09-08 Toppan Printing Co Ltd 反射型液晶表示装置
JP3293589B2 (ja) * 1999-04-13 2002-06-17 松下電器産業株式会社 液晶表示装置
JP3507731B2 (ja) * 1999-07-23 2004-03-15 Nec液晶テクノロジー株式会社 液晶表示パネル
JP2003298062A (ja) * 2002-03-29 2003-10-17 Sharp Corp 薄膜トランジスタ及びその製造方法
JP2004014982A (ja) * 2002-06-11 2004-01-15 Konica Minolta Holdings Inc 半導体回路および画像表示装置
JP4244680B2 (ja) * 2003-03-31 2009-03-25 日立化成工業株式会社 感光性アルカリ可溶型組成物
JP4939742B2 (ja) * 2003-10-28 2012-05-30 株式会社半導体エネルギー研究所 光学フィルムの作製方法
JP4689249B2 (ja) * 2003-11-28 2011-05-25 株式会社半導体エネルギー研究所 表示装置の作製方法
JP4626150B2 (ja) * 2004-01-21 2011-02-02 セイコーエプソン株式会社 カラーフィルタ基板とその製造方法、液晶装置、及び投射型表示装置

Also Published As

Publication number Publication date
JP2007298627A (ja) 2007-11-15

Similar Documents

Publication Publication Date Title
JP5312728B2 (ja) 表示装置およびその製造方法
JP5298407B2 (ja) 反射型表示装置および反射型表示装置の製造方法
JP5261979B2 (ja) 画像表示装置
JP5250944B2 (ja) 構造体、透過型液晶表示装置、半導体回路の製造方法および透過型液晶表示装置の製造方法
KR101891841B1 (ko) 박막 트랜지스터 및 그의 제조 방법, 박막 트랜지스터를 구비하는 화상 표시 장치
JP5540517B2 (ja) 画像表示装置
US8487308B2 (en) Thin film transistor and image display unit
JP4935963B2 (ja) アクティブマトリクス基板及びその製造方法並びに画像表示装置
WO2016202060A1 (zh) 阵列基板及其制造方法、显示装置
JP5278637B2 (ja) 構造体、透過型液晶表示装置、半導体回路の製造方法および透過型液晶表示装置の製造方法
TWI519879B (zh) 顯示面板及包含該顯示面板的顯示裝置
JP2008076823A (ja) 表示装置
KR20120022253A (ko) 전기영동 표시소자 및 그 제조방법
US20090213039A1 (en) Display device
KR101713461B1 (ko) 산화물 반도체 소자, 산화물 반도체 소자의 제조 방법, 표시 장치 및 이미지 센서
JP5124976B2 (ja) 表示装置およびその製造方法
JP2007298602A (ja) 構造体、透過型液晶表示装置、半導体回路の製造方法および透過型液晶表示装置の製造方法
JP5109424B2 (ja) 反射型表示装置
JP5169896B2 (ja) 薄膜トランジスタ及び画像表示装置
WO2020066288A1 (ja) 薄膜トランジスタ及び表示装置
JP2014154701A (ja) 薄膜トランジスタ及び画像表示装置
JP2014154702A (ja) 薄膜トランジスタ及び画像表示装置
JP2013201201A (ja) 薄膜トランジスタアレイ、薄膜トランジスタアレイ製造方法、画像表示装置
JP6123413B2 (ja) 薄膜トランジスタアレイおよび画像表示装置
JP5533314B2 (ja) 反射型カラー画像表示装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090323

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110817

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110823

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111024

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120120

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120529

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120828

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20120904

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20121005

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130417

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130703

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5312728

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees