KR101891841B1 - 박막 트랜지스터 및 그의 제조 방법, 박막 트랜지스터를 구비하는 화상 표시 장치 - Google Patents

박막 트랜지스터 및 그의 제조 방법, 박막 트랜지스터를 구비하는 화상 표시 장치 Download PDF

Info

Publication number
KR101891841B1
KR101891841B1 KR1020137010750A KR20137010750A KR101891841B1 KR 101891841 B1 KR101891841 B1 KR 101891841B1 KR 1020137010750 A KR1020137010750 A KR 1020137010750A KR 20137010750 A KR20137010750 A KR 20137010750A KR 101891841 B1 KR101891841 B1 KR 101891841B1
Authority
KR
South Korea
Prior art keywords
layer
thin film
film transistor
insulating
gate insulating
Prior art date
Application number
KR1020137010750A
Other languages
English (en)
Other versions
KR20130092591A (ko
Inventor
치히로 이마무라
유카리 미야리
히로아키 고야마
Original Assignee
도판 인사츠 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도판 인사츠 가부시키가이샤 filed Critical 도판 인사츠 가부시키가이샤
Publication of KR20130092591A publication Critical patent/KR20130092591A/ko
Application granted granted Critical
Publication of KR101891841B1 publication Critical patent/KR101891841B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/165—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on translational movement of particles in a fluid under the influence of an applied field
    • G02F1/166—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on translational movement of particles in a fluid under the influence of an applied field characterised by the electro-optical or magneto-optical effect
    • G02F1/167—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on translational movement of particles in a fluid under the influence of an applied field characterised by the electro-optical or magneto-optical effect by electrophoresis
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Molecular Biology (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Element Separation (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

박막 트랜지스터는, 절연 기판 상에, 적어도, 게이트 전극, 게이트 절연층, 소스 전극, 드레인 전극, 동일한 금속 산화물으로 구성된 반도체 영역과 절연 영역을 포함하는 금속 산화물층, 및 절연성 보호층을 포함한다. 반도체 영역은, 소스 전극과 드레인 전극 사이의 영역을 포함하고, 이들 전극의 각각의 일부 상에 중첩된다. 반도체 영역은, 적어도 게이트 절연층과 절연성 보호층 중 적어도 하나에 접하도록 게이트 절연층과 절연성 보호층 사이에 형성된다. 반도체 영역의 도전율은 절연 영역의 도전율보다 높다.

Description

박막 트랜지스터 및 그의 제조 방법, 박막 트랜지스터를 구비하는 화상 표시 장치{THIN FILM TRANSISTOR, METHOD FOR MANUFACTURING SAME, AND IMAGE DISPLAY DEVICE PROVIDED WITH THIN FILM TRANSISTOR}
본 발명은 박막 트랜지스터 및 그의 제조 방법, 박막 트랜지스터를 구비하는 화상 표시 장치에 관한 것이다.
현재, 일반적인 평면 박형 화상 표시 장치(Flat Panel Display; FPD)로서는, 채널층에 비정질 실리콘이나 다결정 실리콘을 이용한 박막 트랜지스터에 의해 구동하는 액티브 매트릭스 타입의 것이 주류로 되어있다.
그러나, 고품질의 비정질 실리콘이나 다결정 실리콘의 제조는, 300℃ 전후의 성막 온도를 필요로 하기 때문에, 플렉시블한 디바이스를 실현하기 위해서는, 기재로서, 내열성이 우수한 폴리이미드와 같은, 매우 비싸고 또한 흡수율이 높은 필름, 즉, 취급이 어려운 필름을 사용해야만 하였다.
또한, 최근에는, 유기 반도체 재료를 이용한 박막 트랜지스터가 열심히 연구되고 있다.
이러한 유기 반도체 재료는, 진공 공정을 이용하지 않고, 인쇄 공정으로 제조하는 것이 가능하기 때문에, 대폭 비용을 낮출 수 있는 가능성이 있고, 또한 가요성의 플라스틱 기재 상에 설치되는 등의 이점을 갖는다.
그러나, 유기 반도체 재료의 이동도는 매우 낮고, 또한 경시 열화에도 약하다는 난점이 있어 아직 광범한 실용에 이르고 있지 않다는 상황이 있다.
이상과 같은 상황에 대하여 저온 형성이 가능한 금속 산화물 반도체 재료가 최근 매우 주목을 받고 있다.
저온 형성이 가능한 금속 산화물 반도체 재료로는, 예를 들면, 비특허문헌 1에 기재되어 있는 바와 같이, 비정질 InGaZnO계 재료를 채널층으로서 이용하여, PET(폴리에틸렌테레프탈레이트) 기판 상에 형성한 박막 트랜지스터가 이동도 10 cm2/Vs 전후의 우수한 특성을 갖는 것이 보고되어 있다.
실온 제작으로 이러한 높은 이동도를 실현할 수 있음을 실증함으로써, PET 등의 염가의 범용 플라스틱 기재 상에 트랜지스터를 형성하는 것이 가능해져, 경량이고 깨지기 어려운 플렉시블 디스플레이의 광범위한 보급에 대한 기대가 크게 높아져 왔다.
K.Nomura, et al 「Nature」, 432, 488, (2004)
비특허문헌 1에 기재되어 있는 바와 같이, 금속 산화물 반도체를 채널층으로서 이용하는 경우, 일반적으로 습식 에칭법이 이용된다.
그러나, 습식 에칭법은 미세 가공 정밀도의 저하나, 건조 공정이 가해지는 것에 의한 작업 처리량의 저하 등이 걱정된다는 문제가 있다.
본 발명에서는, 상기한 과제를 해결하기 위해서 금속 산화물 반도체를 이용한 바텀 게이트형의 박막 트랜지스터에 있어서, 반도체층의 패터닝 공정을 생략함으로써 고품질 또한 저비용으로 제조가 가능한 박막 트랜지스터 및 그의 제조 방법과, 박막 트랜지스터를 구비하는 화상 표시 장치를 제공하는 것을 목적으로 한다.
본 발명 중, 제1항에 기재된 발명은, 절연 기판 상에, 적어도 게이트 전극과, 게이트 절연층과, 소스 전극 및 드레인 전극과, 동일 금속 산화물을 포함하는 반도체 영역과 절연 영역을 갖는 금속 산화물층과, 절연성 보호층을 구비한 박막 트랜지스터로서, 상기 반도체 영역은 상기 소스 전극과 드레인 전극 사이의 영역을 포함하고, 또한 상기 소스 전극 및 드레인 전극의 일부와 중첩되어 있고, 상기 반도체 영역은 적어도 상기 게이트 절연층 또는 상기 절연성 보호층 중 어느 하나와 접하도록 상기 게이트 절연층 및 상기 절연성 보호층 사이에 형성되고, 상기 게이트 절연층 또는 상기 절연성 보호층의 상기 반도체 영역과 접하는 부분의 수소 원자의 농도는 1×1020/cm3 이상 5×1022/cm3 이하이고, 상기 게이트 절연층 또는 상기 절연성 보호층의 상기 반도체 영역과 접하지 않은 부분의 수소 원자의 농도는 1×1020/cm3 미만인 것을 특징으로 하는 박막 트랜지스터이다.
다음으로, 본 발명 중, 제2항에 기재된 발명은, 제1항에 기재된 박막 트랜지스터로서, 상기 게이트 전극은 상기 절연 기판 상에 설치되고, 상기 게이트 절연층은 상기 게이트 전극 및 상기 절연 기판 상에 설치되고, 상기 금속 산화물층은 상기 게이트 절연층 상에 설치되고, 상기 소스 전극 및 드레인 전극은 상기 반도체 영역과 접속하도록 상기 금속 산화물층 상에 설치되고, 상기 절연성 보호층은 상기 소스 전극, 드레인 전극 및 금속 산화물층 상에 설치되고, 상기 게이트 절연층은, 상기 금속 산화물층의 반도체 영역에 접하는 제1 게이트 절연층과, 상기 금속 산화물층의 절연 영역에 접하는 제2 게이트 절연층을 포함하고, 상기 제1 게이트 절연층 중의 수소 원자의 농도는 1×1020/cm3 이상 5×1022/cm3 이하이고, 상기 제2 게이트 절연층 중의 수소 원자의 농도는 1×1020/cm3 미만인 것을 특징으로 하는 박막 트랜지스터이다.
다음으로, 본 발명 중, 제3항에 기재된 발명은, 상기 제1 게이트 절연층은 질화실리콘을 포함하는 것을 특징으로 하는 제2항에 기재된 박막 트랜지스터이다.
다음으로, 본 발명 중, 제4항에 기재된 발명은, 상기 제2 게이트 절연층은 적어도 산화실리콘, 질화실리콘, 실리콘옥시니트라이드, 산화알루미늄 중 어느 하나의 화합물을 포함하는 것을 특징으로 하는 제2항에 기재된 박막 트랜지스터이다.
다음으로, 본 발명 중, 제5항에 기재된 발명은, 제1항에 기재된 박막 트랜지스터로서, 상기 게이트 전극은 상기 절연 기판 상에 설치되고, 상기 게이트 절연층은 상기 게이트 전극 및 상기 절연 기판 상에 설치되고, 상기 소스 전극 및 드레인 전극은 상기 게이트 절연층 상에 설치되고, 상기 금속 산화물은 상기 게이트 절연층, 상기 소스 전극 및 드레인 전극 상에 설치되고, 상기 절연성 보호층은 상기 소스 전극, 드레인 전극 및 금속 산화물층 상에 설치되고, 상기 절연성 보호층은 상기 금속 산화물층의 반도체 영역에 접하는 제1 절연성 보호층과, 상기 금속 산화물층의 절연 영역에 접하는 제2 절연성 보호층을 포함하고, 상기 제1 절연성 보호층 중의 수소 원자의 농도는 1×1020/cm3 이상 5×1022/cm3 이하이고, 상기 제2 절연성 보호층 중의 수소 원자의 농도는 1×1020/cm3 미만인 것을 특징으로 하는 박막 트랜지스터이다.
다음으로, 본 발명 중, 제6항에 기재된 발명은, 상기 제1 절연성 보호층은 질화실리콘을 포함하는 것을 특징으로 하는 제5항에 기재된 박막 트랜지스터이다.
다음으로, 본 발명 중, 제7항에 기재된 발명은, 상기 제2 절연성 보호층은 적어도 산화실리콘, 질화실리콘, 실리콘옥시니트라이드, 산화알루미늄 중 어느 하나의 화합물을 포함하는 것을 특징으로 하는 제5항에 기재된 박막 트랜지스터이다.
다음으로, 본 발명 중, 제8항에 기재된 발명은, 상기 반도체 영역의 도전율은 10-7 S/cm 이상 10-3 S/cm 이하의 범위 내이고, 상기 절연 영역의 도전율은 10-7 S/cm 미만인 것을 특징으로 하는 제1항 내지 제7항 중 어느 한 항에 기재된 박막 트랜지스터이다.
다음으로, 본 발명 중, 제9항에 기재된 발명은, 상기 금속 산화물 재료는 인듐, 아연, 갈륨 중 어느 하나를 포함하는 것을 특징으로 하는 제1항 내지 제7항 중 어느 한 항에 기재된 박막 트랜지스터이다.
다음으로, 본 발명 중, 제10항에 기재된 발명은, 상기 절연 기판은 수지 기판인 것을 특징으로 하는 제1항 내지 제7항 중 어느 한 항에 기재된 박막 트랜지스터이다.
다음으로, 본 발명 중, 제11항에 기재된 발명은, 제1항 내지 제7항 중 어느 한 항에 기재된 박막 트랜지스터를 구비하는 박막 트랜지스터 어레이와, 화상 표시 매체를 구비하는 것을 특징으로 하는 화상 표시 장치이다.
다음으로, 본 발명 중, 제12항에 기재된 발명은, 상기 화상 표시 매체는 전기 영동 방식의 표시 매체인 것을 특징으로 하는 제11항에 기재된 화상 표시 장치이다.
다음으로, 본 발명 중, 제13항에 기재된 발명은, 절연 기판 상에, 적어도 게이트 전극과, 게이트 절연층과, 소스 전극 및 드레인 전극과, 동일 금속 산화물을 포함하는 반도체 영역과 절연 영역을 갖는 금속 산화물층과, 절연성 보호층을 구비한 박막 트랜지스터의 제조 방법으로서, 상기 금속 산화물층의 반도체 영역 및 상기 절연 영역을, 동일한 금속 산화물 재료를 이용하여 동시에 형성하고, 상기 반도체 영역을 적어도 상기 게이트 절연층 또는 상기 절연성 보호층 중 어느 하나와 접하도록 상기 게이트 절연층 및 상기 절연성 보호층 사이에 형성하고, 상기 게이트 절연층 또는 상기 절연성 보호층 중, 상기 반도체 영역과 접하는 부분을 CVD법을 이용하여 형성하는 것을 특징으로 하는 박막 트랜지스터의 제조 방법이다.
다음으로, 본 발명 중, 제14항에 기재된 발명은, 제13항에 기재된 박막 트랜지스터의 제조 방법으로서, 상기 게이트 전극을 상기 절연 기판 상에 형성하는 공정과, 상기 게이트 절연층을 상기 게이트 전극 및 상기 절연 기판 상에 형성하는 공정과, 상기 금속 산화물층을 상기 게이트 절연층 상에 형성하는 공정과, 상기 소스 전극 및 드레인 전극을 상기 반도체 영역과 접속하도록 상기 금속 산화물층 상에 형성하는 공정과, 상기 절연성 보호층을 상기 소스 전극, 드레인 전극 및 금속 산화물층 상에 형성하는 공정을 이 순서로 행하고, 상기 게이트 절연층을 형성하는 공정은, 상기 금속 산화물층의 반도체 영역에 접하는 제1 게이트 절연층을, CVD법을 이용하여 상기 절연 기판 및 게이트 전극 상에 형성하는 공정과, 상기 금속 산화물층의 절연 영역에 접하는 제2 게이트 절연층을, CVD법을 이용하여 상기 절연 기판 및 게이트 전극 상에 형성하는 공정을 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조 방법이다.
다음으로, 본 발명 중, 제15항에 기재된 발명은, 제13항에 기재된 박막 트랜지스터의 제조 방법으로서, 상기 게이트 전극을 상기 절연 기판 상에 형성하는 공정과, 상기 게이트 절연층을 상기 게이트 전극 및 상기 절연 기판 상에 형성하는 공정과, 상기 소스 전극 및 드레인 전극을 상기 게이트 절연층 상에 형성하는 공정과, 상기 금속 산화물층을 상기 게이트 절연층, 상기 소스 전극 및 드레인 전극 상에 형성하는 공정과, 상기 절연성 보호층을 상기 소스 전극, 드레인 전극 및 금속 산화물층 상에 형성하는 공정을 이 순서로 행하고, 상기 절연성 보호층을 형성하는 공정은, 상기 금속 산화물층의 반도체 영역에 접하는 제1 절연성 보호층을 CVD법을 이용하여 상기 반도체 영역 상에 형성하는 공정과, 상기 금속 산화물층의 절연 영역에 접하는 제2 절연성 보호층을 CVD법을 이용하여 상기 절연 영역에 형성하는 공정을 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조 방법이다.
본 발명의 제1항에 기재된 발명에 따르면, 금속 산화물 반도체를 이용한 바텀 게이트형의 박막 트랜지스터에 있어서, 금속 산화물층의 패터닝 공정, 특히, 습식 에칭 공정을 생략하는 것이 가능해지기 때문에, 박막 트랜지스터 제조 공정을 간략화하는 것이 가능해진다.
이에 따라, 고품질 또한 저비용으로 제조가 가능한 박막 트랜지스터 및 그의 제조 방법과, 박막 트랜지스터를 구비하는 화상 표시 장치를 제공하는 것이 가능해진다.
또한, 본 발명의 제2항에 기재된 발명에 따르면, 제1 게이트 절연층 상에 형성된 금속 산화물층인 반도체 영역의 도전율을 제2 게이트 절연층 상에 형성된 금속 산화물층인 절연 영역의 도전율보다도 높게 하는 것이 가능해진다.
여기서, 본 발명은 금속 산화물층의 도전율이 막 중의 조성을 바꿈으로써 용이하게 제어 가능한 것을 이용한 것이다. 그리고, 금속 산화물층의 바탕층이 되는 게이트 절연층이 수소를 포함하는 경우에는, 금속 산화물층에 게이트 절연층으로부터 수소가 확산하여, 도너로서 기능하기 때문에, 도전율이 증가한다.
따라서, 제1 게이트 절연층과 제2 게이트 절연층의 수소 농도를 바꿈으로써, 게이트 절연층 상에, 박막 트랜지스터를 구성하는 금속 산화물층을 성막했을 때에, 수소 농도가 높은 게이트 절연층 상에 설치된, 고도전율로 반도체 특성을 나타내는 반도체 영역과, 수소 농도가 낮은 게이트 절연층 상에 설치된 저도전율로 절연 특성을 나타내는 절연 영역을 동시에 형성하는 것이 가능해져, 반도체층의 패터닝 공정을 생략하는 것이 가능해진다.
또한, 본 발명의 제5항에 기재된 발명에 따르면, 제1 절연성 보호층 하에 형성된 금속 산화물층의 도전율을 제2 절연성 보호층 하에 형성된 금속 산화물층의 도전율보다도 높게 할 수 있다.
여기서, 본 발명은 금속 산화물의 막 중의 조성을 바꿈으로써, 금속 산화물의 도전율을 용이하게 제어 가능한 것을 이용한 것이다. 이것은 금속 산화물층에 접하는 절연성 보호층이 수소 원자를 포함하는 경우, 수소 원자가 절연성 보호층으로부터 금속 산화물층으로 확산하여, 수소 원자가 마치 도너와 같이 기능하여 금속 산화물의 도전율을 상승시키기 때문이다.
따라서, 금속 산화물층에 접하는 제1 절연성 보호층의 수소 원자 농도와 제2 절연성 보호층의 수소 원자 농도를 바꿈으로써, 절연성 보호층 하에 성막된 일층의 금속 산화물층에 도전율 특성이 상이한 영역을 형성하는 것이 가능해진다. 즉, 금속 산화물층은 일층임에도 불구하고, 수소 원자 농도가 높은 제1 절연성 보호층 하에는 반도체 영역이 형성되고, 수소 원자 농도가 낮은 제2 절연성 보호층 하에는 절연체 영역이 형성된다.
또한, 본 발명의 제8항에 기재된 발명에 따르면, 반도체 영역의 도전율이 10-7 S/cm 이상 10-3 S/cm 이하이고, 절연 영역의 도전율이 10-7 S/cm 미만 이하가 되도록 게이트 절연층 및 금속 산화물층(반도체 영역, 절연 영역)을 성막함으로써, 높은 신뢰성을 갖는 박막 트랜지스터를 얻는 것이 가능해진다.
또한, 본 발명의 제9항에 기재된 발명에 따르면, 금속 산화물 재료가, 인듐, 아연, 갈륨 중 어느 하나를 포함함으로써, 우수한 트랜지스터 특성을 갖는 박막 트랜지스터를 얻는 것이 가능해진다.
또한, 본 발명의 제10항에 기재된 발명에 따르면, 절연 기판을 수지 기판으로 함으로써, 경량이고 플렉시블한 박막 트랜지스터를 얻는 것이 가능해진다.
또한, 본 발명의 제3항에 기재된 발명에 따르면, 제1 게이트 절연층을, CVD법으로 형성한 질화실리콘을 이용하여 형성함으로써, 제1 게이트 절연층 중의 수소 원자의 농도를, 1×1020/cm3 이상 5×1022/cm3 이하의 범위 내로 하는 것이 용이해짐과 함께, 게이트 절연층에 충분한 내전압을 갖게 하는 것이 가능해진다.
또한, 본 발명의 제13항에 기재된 발명에 따르면, CVD법을 이용하여, 150℃ 정도의 저온에서 형성된 질화실리콘층은, 원료 유래, 특히, 원료로서 일반적으로 이용되는 NH3 유래의 수소를 많이 포함하기 때문에, 이 층과 접하는 금속 산화물층(반도체 영역)에 수소가 확산하기 쉬워져서, 반도체 영역의 도전율을 용이하게 증가시키는 것이 가능해진다.
또한, 본 발명의 제14항에 기재된 발명에 따르면, 제2 게이트 절연층을, CVD법으로 형성한 산화실리콘을 이용하여 형성함으로써, 금속 산화물층(절연 영역) 중의 수소 원자의 농도를, 1020/cm3 이하로 용이하게 제어하는 것이 가능해지고, 또한 게이트 절연층으로서 충분한 내전압을 갖게 하는 것이 가능해진다.
또한, 본 발명의 제15항에 기재된 발명에 따르면, 제2 절연성 보호층을 CVD법으로 형성한 산화실리콘을 이용하여 형성함으로써, 금속 산화물층(절연 영역) 중의 수소 원자의 농도를, 1020/cm3 이하로 용이하게 제어하는 것이 가능해지고, 또한 게이트 절연층으로서 충분한 내전압을 갖게 하는 것이 가능해진다.
도 1은 본 발명의 제1 실시 형태에서의, 박막 트랜지스터의 개략 구성을 도시하는 단면도이다.
도 2는 본 발명의 제1 실시 형태에서의, 실시예 1, 2 및 비교예 2에 있어서의 박막 트랜지스터의 개략 구성을 도시하는 단면도이다.
도 3은 본 발명의 제1 실시 형태에서의, 실시예 3에 있어서의 박막 트랜지스터 어레이 기판의 개략 구성을 도시하는 단면도이다.
도 4는 본 발명의 제1 실시 형태에서의, 실시예 3에 있어서의 화상 표시 장치의 개략 구성을 도시하는 단면도이다.
도 5는 본 발명의 제1 실시 형태에서의, 비교예 1, 3에 있어서의 박막 트랜지스터의 개략 구성을 도시하는 단면도이다.
도 6은 본 발명의 제2 실시 형태를 나타내는 박막 트랜지스터의 구조를 도시하는 개략단면도이다.
도 7은 본 발명의 제2 실시 형태에서의, 실시예 4, 6, 7 및 비교예 2에 관한 박막 트랜지스터의 구조를 도시하는 개략단면도이다.
도 8은 본 발명의 제2 실시 형태에서의, 실시예 4, 6, 7 및 비교예 2에 관한 박막 트랜지스터를 이용한 화상 표시 장치의 일 화소를 도시하는 개략단면도이다.
도 9는 본 발명의 제2 실시 형태에서의, 실시예 5 및 비교예 5에 관한 박막 트랜지스터의 구조를 도시하는 개략단면도이다.
도 10은 본 발명의 제2 실시 형태에서의, 실시예 5 및 비교예 5에 관한 박막 트랜지스터를 이용한 화상 표시 장치의 일 화소를 도시하는 개략단면도이다.
본 발명의 박막 트랜지스터는, 절연 기판 상에 적어도, 게이트 전극과, 게이트 절연층과, 소스 전극 및 드레인 전극과, 동일 금속 산화물을 포함하는 반도체 영역과 절연 영역을 갖는 금속 산화물층과, 절연성 보호층을 구비하고 있고, 반도체 영역은 소스 전극과 드레인 전극 사이의 영역을 포함하고, 또한 상기 소스 전극 및 드레인 전극의 일부와 중첩되도록 형성되어 있다.
그리고, 반도체 영역은 적어도 게이트 절연층 또는 절연성 보호층 중 어느 하나와 접하도록 게이트 절연층 및 절연성 보호층 사이에 형성되어 있다.
그리고, 게이트 절연층 또는 절연성 보호층의 반도체 영역과 접하는 부분의 수소 원자의 농도를 1×1020/cm3 이상 5×1022/cm3 이하로 하고, 게이트 절연층 또는 절연성 보호층의 반도체 영역과 접하지 않은 부분의 수소 원자의 농도는 1×1020/cm3 미만으로 함으로써, 후술하는 바와 같이, 게이트 절연층 또는 절연성 보호층의 수소 원자 농도가 높은 곳과 접하는 금속 산화물층은 반도체 영역이 되고, 게이트 절연층 또는 절연성 보호층의 수소 원자 농도가 낮은 곳과 접하는 금속 산화물층은 절연 영역이 되기 때문에, 금속 산화물층을 패턴 형성하지 않고 반도체 영역과 절연 영역을 구별하여 만들 수 있다.
다음으로, 본 발명의 구체적인 구성예로서, 제1 실시 형태와 제2 실시 형태를 설명한다.
<제1 실시 형태>
이하, 본 발명의 제1 실시 형태(이하, 「제1 실시 형태」라고 기재함)에 대해서, 도면을 참조하면서, 제1 실시 형태에 따른 박막 트랜지스터의 구성과, 박막 트랜지스터를 구비하는 화상 표시 장치의 구성과, 박막 트랜지스터의 제조 방법에 대해서 설명한다.
(구성)
우선, 도 1을 이용하여, 제1 실시 형태의 박막 트랜지스터 (1)의 구성을 설명한다.
도 1은, 제1 실시 형태에서의 박막 트랜지스터 (1)의 개략 구성을 도시하는 단면도이다.
도 1 중에 도시된 바와 같이, 박막 트랜지스터 (1)은 절연 기판 (2)와, 게이트 전극 (4)와, 게이트 절연층 (6)과, 반도체 영역 (8)과, 절연 영역 (10)과, 소스 전극 (12)와, 드레인 전극 (14)를 구비하고 있다.
즉, 제1 실시 형태의 박막 트랜지스터 (1)은 바텀 게이트-톱 콘택트형의 박막 트랜지스터 (1)이다.
(절연 기판 (2)의 상세한 구성)
이하, 도 1을 참조하여, 절연 기판 (2)의 상세한 구성에 대해서 설명한다.
절연 기판 (2)의 재료로서는, 예를 들면, 유리나 플라스틱 기판을 이용하는 것이 가능하다.
제1 실시 형태에서는, 절연 기판 (2)의 재료로서 플라스틱 기판을 이용하여, 절연 기판 (2)를 수지 기판으로 한다.
여기서, 플라스틱 기판으로서는, 예를 들면, 폴리메틸메타크릴레이트, 폴리아크릴레이트, 폴리카보네이트, 폴리스티렌, 폴리에틸렌술피드, 폴리에테르술폰(PES), 폴리올레핀, 폴리에틸렌테레프탈레이트, 폴리에틸렌나프탈레이트(PEN), 시클로올레핀 중합체, 폴리에테르살펜, 트리아세틸셀룰로오스, 폴리비닐플루오라이드 필름, 에틸렌-테트라플루오로에틸렌 공중합 수지, 내후성 폴리에틸렌테레프탈레이트, 내후성 폴리프로필렌, 유리 섬유 강화 아크릴 수지 필름, 유리 섬유 강화 폴리카보네이트, 투명성 폴리이미드, 불소계 수지, 환상 폴리올레핀계 수지 등을 이용하는 것이 가능하다.
이들 기판은, 단독으로 이용하는 것도 가능하지만, 2종 이상을 적층한 복합 기판을 이용하는 것도 가능하다. 또한, 유리나 플라스틱 기판 상에, 수지층, 예를 들면, 컬러 필터가 형성된 기판을 적층하는 것도 가능하다.
(게이트 전극 (4)의 상세한 구성)
이하, 도 1을 참조하여, 게이트 전극 (4)의 상세한 구성에 대해서 설명한다.
게이트 전극 (4)는 절연 기판 (2) 상의 일부를 덮도록 형성되어 있다.
게이트 전극 (4)의 재료로서는, 예를 들면, 산화인듐(In2O3), 산화주석(SnO2), 산화아연(ZnO), 산화카드뮴(CdO), 산화인듐카드뮴(CdIn2O4), 산화카드뮴주석(Cd2SnO4), 산화아연주석(Zn2SnO4), 산화인듐아연(In-Zn-O) 등의 산화물 재료를 이용하는 것이 바람직하다.
또한, 게이트 전극 (4)의 재료로서는, 예를 들면, 상기한 산화물 재료에 불순물을 도핑한 재료를 이용하는 것도, 도전율을 높이기 위해서 바람직하다. 이 경우, 예를 들면, 산화인듐에 주석이나 몰리브덴, 티탄을 도핑한 것, 산화주석에 안티몬이나 불소를 도핑한 것, 산화아연에 인듐, 알루미늄, 갈륨을 도핑한 것 등을 이용하는 것이 가능하다. 이 중에서는, 특히, 산화인듐에 주석을 도핑한 산화인듐주석(통칭 ITO)이 낮은 저항률 때문에, 특히 바람직하다.
또한, 게이트 전극 (4)의 재료로서는, 예를 들면, Au, Ag, Cu, Cr, Al, Mg, Li 등의 저저항 금속 재료를 이용하는 것도 바람직하다.
또한, 게이트 전극 (4)의 재료로서는, 예를 들면, 도전성 산화물 재료와 저저항 금속 재료를 복수 적층한 것을 이용하는 것도 가능하다. 이 경우, 금속 재료의 산화나 경시 열화를 막기 위해서, 도전성 산화물 박막, 금속 박막, 도전성 산화물 박막의 순서로 적층한 3층 구조가 특히 바람직하다.
또한, 게이트 전극 (4)의 재료로서는, 예를 들면, PEDOT(폴리에틸렌디옥시티오펜) 등의 유기 도전성 재료를 이용하는 것도 바람직하다.
(게이트 절연층 (6)의 상세한 구성)
이하, 도 1을 참조하여, 게이트 절연층 (6)의 상세한 구성에 대해서 설명한다.
게이트 절연층 (6)은 절연 기판 (2) 및 게이트 전극 (4) 상에 형성되어, 게이트 전극 (4)를 덮도록 설치되어 있고, 제1 게이트 절연층 (6a)와, 제2 게이트 절연층 (6b)를 갖고 있다.
또한, 게이트 절연층 (6)의 두께(막 두께)는 예를 들면, 50 nm 이상 2 ㎛ 이하의 범위 내로 하는 것이 바람직하다.
제1 게이트 절연층 (6a)는 절연 기판 (2) 및 게이트 전극 (4) 상에서, 게이트 전극 (4)의 일부를 덮도록 형성되어 있고, 반도체 영역 (8)에 접하는 위치에 형성되어 있다.
제1 게이트 절연층 (6a)의 재료로서는, 예를 들면, CVD법에 의해 형성된 질화실리콘을 이용한다. 이 경우, CVD법에 의해 형성된 질화실리콘의 출발 원료로서는, SiH4/NH3 등을 들 수 있다. 또한, 제1 게이트 절연층 (6a)의 재료는 CVD법에 의해 형성된 질화실리콘에 한정하는 것은 아니다.
제1 게이트 절연층 (6a) 중의 수소 원자의 농도는 1×1020/cm3 이상 5×1022/cm3 이하의 범위 내이다.
제1 게이트 절연층 (6a) 중의 수소 원자의 농도를, 1×1020/cm3 이상 5×1022/cm3 이하의 범위 내로 하는 이유는, 제1 게이트 절연층 (6a) 상에 형성된 반도체 영역 (8)의 도전율을 높게 하는 것이 가능해지기 때문이다.
이것은, 수소를 많이 포함하는 게이트 절연층 (6)은 그 위에 형성된 금속 산화물층인 반도체 영역 (8)에 게이트 절연층 (6)으로부터 수소가 확산하기 쉬워지기 때문에, 확산한 수소가 금속 산화물 중에서 p형 도펀트로서 기능하여, 금속 산화물층인 반도체 영역 (8)의 도전율이 증가하기 때문이다.
따라서, 제1 게이트 절연층 (6a) 중의 수소 원자의 농도는 1×1020/cm3 미만이면, 금속 산화물 중에 확산하는 수소의 양이 적기 때문에, 금속 산화물의 도전성이 증가하지 않아, 제1 게이트 절연층 (6a) 상에 형성된 반도체 영역 (8)을 반도체층으로 할 수 없게 된다.
또한, 제1 실시 형태에서는, 후술하는 바와 같이, 제1 게이트 절연층 (6a)를 CVD법을 이용하여 형성한 재료에 의해 형성한다. 이 때문에, 제1 게이트 절연층 (6a) 중의 수소 원자는, 원료 가스로서 일반적으로 이용되는 NH3 가스에서 유래하는 것이 된다.
이 때문에, 제1 게이트 절연층 (6a) 중의 수소 원자의 농도가 5×1022/cm3보다 커지도록 형성하면, 원료 가스 농도에 있어서의 NH3 가스 농도가 너무 높기 때문에, SiN막을 형성할 수 없어, 게이트 절연층 (6)을 CVD법에 의해 성막할 수 없게 된다.
또한, 제1 게이트 절연층 (6a)의 저항율은, 1011 Ω·cm 이상이 바람직하고, 보다 적합하게는, 1012 Ω·cm 이상이다. 이것은, 제1 게이트 절연층 (6a)의 저항율이 1011 Ω·cm보다 작으면, 게이트 절연층 (6) 전체로서 충분한 절연성을 발휘할 수 없어, 게이트 누설 전류가 증대하기 때문에, 양호한 소자 특성을 얻을 수 없기 때문이다.
제2 게이트 절연층 (6b)는 절연 기판 (2) 및 게이트 전극 (4) 상에서, 절연 기판 (2)와, 게이트 전극 (4)의, 제1 게이트 절연층 (6a)가 덮고 있지 않은 부분을 덮도록 형성되어 있고, 절연 영역 (10)에 접하는 위치에 형성되어 있다.
제2 게이트 절연층 (6b)의 재료로서는, 예를 들면, 산화실리콘, 질화실리콘, 실리콘옥시니트라이드, 산화알루미늄을 이용하는 것이 특히 바람직하다.
여기서, 제1 실시 형태에서는, 제2 게이트 절연층 (6b)의 재료로서, CVD법으로 형성한 산화실리콘을 이용한다.
또한, 제1 실시 형태에서는, 제2 게이트 절연층 (6b)를 산화실리콘, 질화실리콘, 실리콘옥시니트라이드, 산화알루미늄 중 어느 하나의 화합물을 포함한 층으로서 형성한다.
또한, 제2 게이트 절연층 (6b)의 재료로서는, 예를 들면, 산화탄탈, 산화이트륨, 산화하프늄, 하프늄알루미네이트, 산화지르코니아, 산화티탄 등도 이용하는 것도 가능하고, 이들 재료를 이용함으로써, 게이트 누설 전류를 억제하기 위해서 충분한 절연성을 얻을 수 있다.
또한, 제2 게이트 절연층 (6b)의 재료는 상기한 재료에 한정하는 것은 아니다.
제2 게이트 절연층 (6b) 중의 수소 원자의 농도는 1×1020/cm3 미만이다.
제2 게이트 절연층 (6b) 중의 수소 원자의 농도를, 1×1020/cm3 미만으로 하는 이유는, 제2 게이트 절연층 (6b) 상에 형성된 금속 산화물층인 절연 영역 (10)의 도전율을 제1 게이트 절연층 (6a) 상에 형성된 금속 산화물층인 반도체 영역 (8)의 도전율보다도 낮게 하는 것이 가능해지고, 이에 따라, 인접하는 TFT의 금속 산화물을 포함하는 반도체층들을 제2 게이트 절연층 (6b)에 의해 절연하는 것이 가능해지기 때문이다.
이 때문에, 제2 게이트 절연층 (6b) 중의 수소 원자의 농도가 1020/cm3 이상이면, 제2 게이트 절연층 (6b) 상의 금속 산화물인 절연 영역 (10)에, 제2 게이트 절연층 (6b) 중의 수소 원자가 확산하여, 제2 게이트 절연층 (6b) 상의 금속 산화물인 절연 영역 (10)의 도전성이 증가하여, 절연층으로서의 기능이 손상되게 된다.
또한, 제2 게이트 절연층 (6b)의 저항율은, 제1 게이트 절연층 (6a)와 마찬가지로, 1011 Ω·cm 이상이 바람직하고, 보다 적합하게는, 1012 Ω·cm 이상이다. 이것은, 제2 게이트 절연층 (6b)의 저항율이 1011 Ω·cm보다 작으면, 게이트 절연층 (6) 전체로서 충분한 절연성을 발휘할 수 없어, 게이트 누설 전류가 증대하기 때문에, 양호한 소자 특성을 얻을 수 없기 때문이다.
(반도체 영역 (8)의 상세한 구성)
이하, 도 1을 참조하여, 반도체 영역 (8)의 상세한 구성에 대해서 설명한다.
반도체 영역 (8)은 채널을 포함하고 있고, 게이트 절연층 (6) 중, 제1 게이트 절연층 (6a)에 접하는 부분에 형성되어 있다.
또한, 반도체 영역 (8)은 절연 영역 (10)과 함께, 상기한 금속 산화물층 (16)을 형성하고 있다. 구체적으로는, 반도체 영역 (8)과 절연 영역 (10)은 동시에 성막된 하나의 층인 금속 산화물층 (16)의 막 중에 존재하고 있다.
반도체 영역 (8)의 재료로서는, 예를 들면, 아연, 인듐, 주석, 텅스텐, 마그네슘, 갈륨 중 1 종류 이상의 원소를 포함하는 산화물을 이용하는 것이 가능하다.
여기서, 제1 실시 형태에서는, 반도체 영역 (8)의 재료로서, 인듐, 아연, 갈륨 중, 어느 하나를 포함하는 재료를 이용한다.
또한, 반도체 영역 (8)의 재료로서는, 예를 들면, 산화아연, 산화인듐, 산화인듐아연, 산화주석, 산화텅스텐, 산화아연갈륨인듐(In-Ga-Zn-O) 등 공지된 재료를 이용하는 것이 가능하다.
또한, 반도체 영역 (8)의 재료는 상술한 재료에 한정하는 것은 아니다.
반도체 영역 (8)의 두께(막 두께)는 적어도 10 nm 이상으로 하는 것이 바람직하다. 이것은, 반도체 영역 (8)의 막 두께가 10 nm 미만이면, 섬 형상 성장에 의해, 반도체 영역 (8) 중에 반도체가 형성되어 있지 않은 부분이 생긴다는 문제가 발생할 수 있기 때문이다.
(절연 영역 (10)의 상세한 구성)
이하, 도 1을 참조하여, 절연 영역 (10)의 상세한 구성에 대해서 설명한다.
절연 영역 (10)은 게이트 절연층 (6) 중, 제2 게이트 절연층 (6b)에 접하는 부분에 형성되어 있다.
절연 영역 (10)의 재료로서는, 상술한 반도체 영역 (8)과 동일하게, 예를 들면, 아연, 인듐, 주석, 텅스텐, 마그네슘, 갈륨 중 1 종류 이상의 원소를 포함하는 산화물을 이용하는 것이 가능하다.
여기서, 제1 실시 형태에서는, 절연 영역 (10)의 재료로서, 인듐, 아연, 갈륨 중, 어느 하나를 포함하는 재료를 이용한다.
또한, 절연 영역 (10)의 재료로서는, 상술한 반도체 영역 (8)과 같이 예를 들면, 산화아연, 산화인듐, 산화인듐아연, 산화주석, 산화텅스텐, 산화아연갈륨인듐(In-Ga-Zn-O) 등 공지된 재료를 이용하는 것이 가능하다.
또한, 절연 영역 (10)의 재료는 상술한 재료에 한정하는 것은 아니다.
절연 영역 (10)의 두께(막 두께)는 상술한 반도체 영역 (8)과 동일하게, 적어도, 10 nm 이상으로 하는 것이 바람직하다. 이것은, 절연 영역 (10)의 막 두께가 10 nm 미만이면, 상술한 반도체 영역 (8)과 같이 섬 형상 성장에 의해, 절연 영역 (10) 중에 반도체가 형성되어 있지 않은 부분이 생긴다는 문제가 발생할 수 있기 때문이다. 또한, 절연 영역 (10)의 도전율은 10-9 S/cm 미만인 것이 바람직하다. 그 이유는, 절연 영역 (10)의 도전율이 10-9 S/cm 이상이면, 절연 영역 (10)으로서의 기능이 발휘되지 않아, 반도체 영역 (8)로부터 누설 전류가 흐를 우려가 있기 때문이다.
(소스 전극 (12)의 상세한 구성)
이하, 도 1을 참조하여, 소스 전극 (12)의 상세한 구성에 대해서 설명한다.
소스 전극 (12)는 금속 산화물층 (16) 상의 일부를 덮도록 형성되어 있다.
소스 전극 (12)의 재료로서는, 상술한 게이트 전극 (4)와 동일하게, 예를 들면, 산화인듐(In2O3), 산화주석(SnO2), 산화아연(ZnO), 산화카드뮴(CdO), 산화인듐카드뮴(CdIn2O4), 산화카드뮴주석(Cd2SnO4), 산화아연주석(Zn2SnO4), 산화인듐아연(In-Zn-O) 등의 산화물 재료를 이용하는 것이 바람직하다.
또한, 소스 전극 (12)의 재료로서는, 상술한 게이트 전극 (4)와 동일하게, 예를 들면, 상기한 산화물 재료에 불순물을 도핑한 재료를 이용하는 것도, 도전율을 높이기 위해서 바람직하다. 이 경우, 예를 들면, 산화인듐에 주석이나 몰리브덴, 티탄을 도핑한 것, 산화주석에 안티몬이나 불소를 도핑한 것, 산화아연에 인듐, 알루미늄, 갈륨을 도핑한 것 등을 이용하는 것이 가능하다. 이 중에서는, 특히, 산화인듐에 주석을 도핑한 산화인듐주석(통칭 ITO)이 낮은 저항률 때문에 특히 바람직하다.
또한, 소스 전극 (12)의 재료로서는, 상술한 게이트 전극 (4)와 동일하게, 예를 들면, Au, Ag, Cu, Cr, Al, Mg, Li 등의 저저항 금속 재료를 이용하는 것도 바람직하다.
또한, 소스 전극 (12)의 재료로서는, 상술한 게이트 전극 (4)와 동일하게, 예를 들면, 도전성 산화물 재료와 저저항 금속 재료를 복수 적층한 것을 이용하는 것도 가능하다. 이 경우, 금속 재료의 산화나 경시 열화를 막기 위해서, 도전성 산화물 박막, 금속 박막, 도전성 산화물 박막의 순서로 적층한 3층 구조가 특히 바람직하다.
또한, 소스 전극 (12)의 재료로서는, 상술한 게이트 전극 (4)와 동일하게, 예를 들면, PEDOT(폴리에틸렌디옥시티오펜) 등의 유기 도전성 재료를 이용하는 것도 바람직하다.
(드레인 전극 (14)의 상세한 구성)
이하, 도 1을 참조하여, 드레인 전극 (14)의 상세한 구성에 대해서 설명한다.
드레인 전극 (14)는 금속 산화물층 (16) 상에서, 소스 전극 (12)가 덮고 있지 않은 부분의 적어도 일부를 덮도록 형성되어 있다.
드레인 전극 (14)의 재료로서는, 상술한 게이트 전극 (4)와 동일하게, 예를 들면, 산화인듐(In2O3), 산화주석(SnO2), 산화아연(ZnO), 산화카드뮴(CdO), 산화인듐카드뮴(CdIn2O4), 산화카드뮴주석(Cd2SnO4), 산화아연주석(Zn2SnO4), 산화인듐아연(In-Zn-O) 등의 산화물 재료를 이용하는 것이 바람직하다.
또한, 드레인 전극 (14)의 재료로서는, 상술한 게이트 전극 (4)와 동일하게, 예를 들면, 상기한 산화물 재료에 불순물을 도핑한 재료를 이용하는 것도, 도전율을 높이기 위해서 바람직하다. 이 경우, 예를 들면, 산화인듐에 주석이나 몰리브덴, 티탄을 도핑한 것, 산화주석에 안티몬이나 불소를 도핑한 것, 산화아연에 인듐, 알루미늄, 갈륨을 도핑한 것 등을 이용하는 것이 가능하다. 이 중에서는, 특히, 산화인듐에 주석을 도핑한 산화인듐주석(ITO)이 낮은 저항률 때문에 특히 바람직하다.
또한, 드레인 전극 (14)의 재료로서는, 상술한 게이트 전극 (4)와 동일하게, 예를 들면, Au, Ag, Cu, Cr, Al, Mg, Li 등의 저저항 금속 재료를 이용하는 것도 바람직하다.
또한, 드레인 전극 (14)의 재료로서는, 상술한 게이트 전극 (4)와 동일하게, 예를 들면, 도전성 산화물 재료와 저저항 금속 재료를 복수 적층한 것을 이용하는 것도 가능하다. 이 경우, 금속 재료의 산화나 경시 열화를 막기 위해서, 도전성 산화물 박막, 금속 박막, 도전성 산화물 박막의 순서로 적층한 3층 구조가 특히 바람직하다.
또한, 드레인 전극 (14)의 재료로서는, 상술한 게이트 전극 (4)와 동일하게, 예를 들면, PEDOT(폴리에틸렌디옥시티오펜) 등의 유기 도전성 재료를 이용하는 것도 바람직하다.
또한, 게이트 전극 (4)의 재료와, 소스 전극 (12)의 재료와, 드레인 전극 (14)의 재료는, 전부 동일 재료를 이용할 수도 있고, 또한 전부 다른 재료를 이용할 수도 있다. 그러나, 박막 트랜지스터 (1)의 제조에 있어서, 그의 제조 공정수를 저감하기 위해서는, 소스 전극 (12)의 재료와 드레인 전극 (14)의 재료는 동일한 재료인 것이 보다 바람직하다.
(화상 표시 장치)
다음으로, 도 1을 참조하여, 상술한 박막 트랜지스터 (1)을 구비하는 화상 표시 장치의 구성에 대해서 설명한다.
화상 표시 장치(도시하지 않음)는 예를 들면, 컬러 디스플레이이고, 박막 트랜지스터 (1)을 구비하는 박막 트랜지스터 어레이(도시하지 않음)와, 화상 표시 매체(도시하지 않음)를 구비하고 있다.
또한, 화상 표시 장치에 구비된 화상 표시 매체는 전기 영동 방식의 표시 매체이다.
또한, 화상 표시 장치에 구비된 박막 트랜지스터 (1)로서는, 후술하는 박막 트랜지스터 (1)의 제조 방법에 의해 제조한 것을 이용할 수도 있다.
(박막 트랜지스터 (1)의 제조 방법)
이하, 도 1을 참조하여, 박막 트랜지스터 (1)의 제조 방법을 설명한다.
박막 트랜지스터 (1)을 제조하는 때에는, 우선, 절연 기판 (2) 상에 게이트 전극 (4)를 형성하는 게이트 전극 형성 공정을 행한다. 즉, 박막 트랜지스터 (1)의 제조 방법에는 게이트 전극 형성 공정을 포함한다.
게이트 전극 형성 공정에서, 게이트 전극 (4)를 형성하는 방법으로서는, 예를 들면, 진공 증착법, 이온 플레이팅법, 스퍼터링법, 레이저 어블레이션법, 플라즈마 CVD(Chemical Vapor Deposition), 광 CVD, 핫와이어 CVD법 등을 이용하는 것이 가능하다.
또한, 게이트 전극 (4)를 형성하는 방법으로서는, 예를 들면, 상술한 도전성 재료를, 잉크상이나, 페이스트상으로 한 것을, 스크린 인쇄, 철판 인쇄, 요판 인쇄, 반전 오프셋 인쇄, 잉크젯트법 등으로 도포하고, 소성하여 형성하는 방법을 이용하는 것이 가능하다.
또한, 게이트 전극 (4)를 형성하는 방법은 상술한 방법에 한정하는 것은 아니다.
그리고, 절연 기판 (2) 상에 게이트 전극 (4)를 형성한 후, 절연 기판 (2) 및 게이트 전극 (4) 상에 게이트 절연층 (6)을 형성하는 게이트 절연층 형성 공정을 행한다. 즉, 박막 트랜지스터 (1)의 제조 방법은 게이트 절연층 형성 공정을 포함한다.
게이트 절연층 형성 공정에서, 제1 게이트 절연층 (6a)를 형성하는 방법으로서는 CVD법을 이용한다.
또한, 게이트 절연층 형성 공정에서, 제2 게이트 절연층 (6b)를 형성하는 방법으로서는, 예를 들면, 스퍼터링법, 플라즈마 CVD법, 또는 원자층 퇴적법을 이용하는 것이 바람직하는데, 진공 증착법, 이온 플레이팅법, 레이저 어블레이션법 등의 방법을 이용할 수도 있다.
또한, 제2 게이트 절연층 (6b)를 형성하는 때에는, 막의 성장 방향으로 향하여 조성의 구배를 실행할 수도 있다.
게이트 절연층 형성 공정에 의해, 절연 기판 (2) 및 게이트 전극 (4) 상에 게이트 절연층 (6)을 형성한 후, 게이트 절연층 (6) 상에 금속 산화물층 (16)을 형성하는 금속 산화물층 형성 공정을 행한다. 즉, 박막 트랜지스터 (1)의 제조 방법은 금속 산화물층 형성 공정을 포함한다.
금속 산화물층 형성 공정에서는, 반도체 영역 (8)을 형성하는 반도체 영역 형성 공정과, 절연 영역 (10)을 형성하는 절연 영역 형성 공정을 포함한다.
여기서, 제1 실시 형태의 금속 산화물층 형성 공정에서는, 반도체 영역 형성 공정과 절연 영역 형성 공정을 동시에 행한다. 즉, 제1 실시 형태의 박막 트랜지스터 (1)의 제조 방법에서는, 반도체 영역 (8)과 절연 영역 (10)을 동시에 성막한다.
금속 산화물층 형성 공정에서, 반도체 영역 (8)과 절연 영역 (10)을 형성하는 방법으로서는, 예를 들면, 스퍼터링법, 펄스 레이저 퇴적법, 진공 증착법, CVD법, 졸겔법 등의 방법을 이용한다.
금속 산화물층 형성 공정에서, 반도체 영역 (8)과 절연 영역 (10)을 형성하는 방법으로서, 보다 적합하게는, 스퍼터링법, 펄스 레이저 퇴적법, 진공 증착법, CVD법을 이용한다.
이 경우, 스퍼터링법으로서는, RF 마그네트론 스퍼터링법, DC 스퍼터링법, 이온빔 스퍼터링법을 이용한다. 또한, 진공 증착법으로서는, 가열 증착, 전자빔 증착, 이온 플레이팅법을 이용한다. 또한, CVD법으로서는, 핫와이어 CVD법, 플라즈마 CVD법 등을 이용한다.
또한, 반도체 영역 (8) 및 절연 영역 (10)을 형성하는 방법은 상술한 방법에 한정하는 것은 아니다.
또한, 금속 산화물층 형성 공정에서, 반도체 영역 (8)을 형성하는 때에는, 반도체 영역 (8)의 도전율이 10-7 S/cm 이상 10-3 S/cm 이하의 범위 내가 되도록 성막한다.
이 때, 특히 패터닝 등은 하지 않고서, 반도체 영역 (8)을 게이트 절연층 (6) 상에 균일하게 성막하는 것만으로, 제1 게이트 절연층 (6a)으로부터의 수소 원자의 확산에 의해, 제1 게이트 절연층 (6a) 상에 위치하는 반도체 영역 (8)이 반도체층이 된다.
한편, 금속 산화물층 형성 공정에서, 절연 영역 (10)을 형성하는 때에는, 절연 영역 (10)의 도전율이 10-7 S/cm 미만이 되도록 성막한다.
이 때, 제2 게이트 절연층 (6b) 상에 위치하는 절연 영역 (10)은 도전율이 10-7 S/cm 미만의 절연층으로 남아있기 때문에, 특히 반도체층의 패터닝 공정을 설치하는 일 없이, 인접하는 TFT의 반도체층들을 절연하는 것이 가능해져, 반도체층의 패터닝 공정을 생략하는 것이 가능해진다.
또한, 상술한 바와 같이, 반도체 영역 (8)의 도전율을 10-7 S/cm 이상 10-3 S/cm 이하의 범위 내로 하고, 절연 영역 (10)의 도전율을 10-7 S/cm 미만으로 하도록 게이트 절연층 (6) 및 금속 산화물층 (16)을 성막함으로써 높은 신뢰성을 갖는 박막 트랜지스터 (1)을 얻는 것이 가능해지고, 또한 반도체층의 패터닝 공정이 필요없기 때문에, 생산성이 우수한 박막 트랜지스터 (1)의 제조 방법을 얻는 것이 가능해진다.
금속 산화물층 형성 공정에 의해, 게이트 절연층 (6) 상에 금속 산화물층 (16)을 형성한 후, 금속 산화물층 (16) 상에, 소스 전극 (12)와 드레인 전극 (14)를 형성하는 소스 전극 형성 공정 및 드레인 전극 형성 공정을 행한다. 즉, 박막 트랜지스터 (1)의 제조 방법은 소스 전극 형성 공정 및 드레인 전극 형성 공정을 포함한다.
소스 전극 형성 공정 및 드레인 전극 형성 공정에서, 소스 전극 (12)와 드레인 전극 (14)를 형성하는 방법으로서는, 상술한 게이트 전극 형성 공정에서 게이트 전극 (4)를 형성하는 방법과 동일하게, 예를 들면, 진공 증착법, 이온 플레이팅법, 스퍼터링법, 레이저 어블레이션법, 플라즈마 CVD, 광 CVD, 핫와이어 CVD법 등을 이용하는 것이 가능하다.
또한, 소스 전극 (12)와 드레인 전극 (14)를 형성하는 방법으로서는, 예를 들면, 상술한 도전성 재료를, 잉크상이나, 페이스트상으로 한 것을, 스크린 인쇄, 철판 인쇄, 요판 인쇄, 반전 오프셋 인쇄, 잉크젯트법 등으로 도포하고, 소성하여 형성하는 방법을 이용하는 것이 가능하다.
또한, 소스 전극 (12)와 드레인 전극 (14)를 형성하는 방법은 상술한 방법에 한정하는 것은 아니다.
소스 전극 (12)와 드레인 전극 (14)가 형성되면, 박막 트랜지스터 (1)의 제조를 종료한다.
금속 산화물의 반도체 영역 상에는 필요에 따라서 절연성의 밀봉층을 형성하는 것이 바람직하다. 밀봉층을 구성하는 무기 재료로서는, 산화실리콘, 질화실리콘, 실리콘옥시니트라이드, 산화알루미늄이 특히 바람직하다. 또한 산화탄탈, 산화이트륨, 산화하프늄, 하프늄알루미네이트, 산화지르코니아, 산화티탄 등도 들 수 있어, 이들 재료를 이용함으로써 밀봉층으로서 충분한 기능을 발휘할 수 있다. 이들 무기 재료는 스퍼터링법, 플라즈마 CVD법 또는 원자 퇴적법에 의해 형성할 수 있다. 그러나, 진공 증착법, 이온 플레이팅법, 레이저 어블레이션법 등의 방법을 이용하더라도 상관없다.
또한, 밀봉층을 구성하는 유기 재료로서는, 불소 수지나, 불소를 측쇄에 갖는 실리콘 수지 등의, 고분자 수지의 수소를 불소로 대체한 불소화 수지를 이용할 수도 있다. 구체적으로는, 불소화에폭시, 불소화아크릴, 불소화폴리이미드, 폴리불화비닐리덴, 불소화올레핀·프로필렌 공중합체, 불소화올레핀·비닐에테르 공중합체, 불소화올레핀·비닐에스테르 공중합체, 불소화에테르환화 중합체 등을 사용할 수 있다. 또한, 불소화 수지에는, 일부의 수소를 불소로 대체한 부분 불소화 수지와, 모든 수소를 불소로 대체한 전체 불소화 수지가 있는데, 전체 불소화 수지쪽이 보다 바람직하다. 통상의 비불소화 수지(에폭시나 아크릴 등)와 달리, 불소화 수지는 안정성이 우수한 물질로서, 반도체층에 영향을 미치지 않는다. 무기 절연막의 경우, 패터닝에는 리프트오프법이 바람직하다.
불소화 수지의 경우, 패터닝은 인쇄(스크린 인쇄, 플렉소 인쇄, 반전 인쇄, 잉크젯 인쇄 등)으로 행할 수 있지만, 스핀 코팅이나 다이 코팅에 의해서 전체면에 형성 후, 컨택트부만을 핀셋 등으로 박리할 수도 있다.
(상기 박막 트랜지스터 (1)을 이용한 화상 표시 장치)
제1 실시 형태의 화상 표시 장치는, 도 3이나 도 4에 일례를 도시한 바와 같이, 상기 구성의 박막 트랜지스터 상에, 적어도 층간 절연층 (22), 화소 전극 (24), 전기 영동체 (32), 및 대향 전극 (30)이 배치되어 구성되어 있다.
층간 절연층 (22)는 진공 증착법, 이온 플레이팅법, 스퍼터링법, 레이저 어블레이션법, 플라즈마 CVD, 광 CVD, 핫와이어 CVD법 등의 드라이 제막이나, 스핀 코팅법, 침지 코팅법, 스크린 인쇄법 등의 웨트 성막법을 재료에 따라서 적절하게 사용하여 형성된다. 층간 절연층 (22)는 드레인 전극 (14) 상에 개구부를 갖고 있고, 이 개구부를 통해 드레인 전극 (14)와 화소 전극 (24)를 접속시킬 수 있다. 개구부는 층간 절연층 (180)의 형성과 동시 또는 형성 후에 포토리소그래피법이나 에칭 등의 공지된 방법을 이용하여 설치할 수 있다.
그 층간 절연층 (22) 상에 도전성 재료를 성막하고, 소정의 화소 형상으로 패터닝하여 화소 전극 (24)를 형성한다. 드레인 전극 (14)가 노출되도록 개구부가 형성되어 있는 상기 층간 절연층 (22) 상에 화소 전극 (24)를 형성함으로써 드레인 전극 (14)와 화소 전극 (24)의 도통을 취할 수 있다.
또한, 상기 화소 전극 (24) 상에, 전기 영동체 (32)를 개재하여 대향 전극 (30)을 설치한다. 전기 영동체 (32)는 전기 영동 방식을 이용한 화상 표시 매체이다.
각 전극 및 절연성 보호층의 패터닝 방법으로서는, 공지 일반의 방법을 사용할 수 있다. 예를 들면, 포토리소그래피법을 이용하여 패턴 형성 부분을 레지스트 등에 의해 보호하고, 에칭에 의해서 불필요 부분을 제거하여 행할 수 있지만, 이 방법에 한정되지 않다.
(제1 실시 형태의 효과)
이하, 제1 실시 형태의 효과를 열거한다.
제1 실시 형태의 박막 트랜지스터 (1) 및 박막 트랜지스터 (1)의 제조 방법이면, 금속 산화물층 (16)의 패터닝 공정, 특히, 습식 에칭 공정을 생략하는 것이 가능해지기 때문에, 박막 트랜지스터 (1)의 제조 공정을 간략화하는 것이 가능해진다.
이에 따라, 고품질 또한 저비용으로 제조가 가능한 박막 트랜지스터 (1) 및 그의 제조 방법과, 박막 트랜지스터 (1)을 구비하는 화상 표시 장치를 제공하는 것이 가능해진다.
<제2 실시 형태>
다음으로, 본 발명의 제2 실시 형태(이하, 「제2 실시 형태」라고 기재함)에 대해서, 도면을 참조하면서, 제2 실시 형태에 따른 박막 트랜지스터의 구성과, 박막 트랜지스터를 구비하는 화상 표시 장치의 구성과, 박막 트랜지스터의 제조 방법을 설명한다.
(구성)
도 6에 본 발명의 실시 형태를 설명하는 박막 트랜지스터의 일례를 도시한다.
제2 실시 형태의 박막 트랜지스터는, 도 6에 도시한 바와 같이, 절연 기판 (100) 상에 게이트 전극 (110), 게이트 절연층 (120), 소스 전극 (130), 드레인 전극 (140), 금속 산화물층 (150), 절연성 보호층 (160)을 순서로 적층하여 형성된 바텀 게이트 바텀 컨택트형의 박막 트랜지스터이다. 그리고, 상기 절연성 보호층 (160)은 제1 절연성 보호층 (160a)와 제2 절연성 보호층 (160b)를 포함하고, 상기 금속 산화물층 (150)은 제1 절연성 보호층 (160a) 하에 형성되는 반도체 영역 (150a)와 제2 절연성 보호층 (160b) 하에 형성되는 절연체 영역 (150b)를 포함한다. 채널을 포함하는 반도체 영역 (150a)에 접하는 제1 절연성 보호층 (160a)는 CVD법에 의해 형성된 질화실리콘으로 구성된다.
제2 실시 형태의 절연 기판으로서, 유리나 플라스틱 기판을 사용할 수 있다. 플라스틱 기판의 구체예로서, 폴리메틸렌메타크릴레이트, 폴리아크릴레이트, 폴리카보네이트, 폴리스티렌, 폴리에틸렌술피드, 폴리에테르술폰, 폴리올레핀, 폴리에틸렌테레프탈레이트, 폴리에틸렌나프탈레이트, 시클로올레핀 중합체, 폴리에테르설폰, 트리아세틸셀룰로오스, 폴리비닐플루오라이드 필름, 에틸렌-테트라플루오로에틸렌, 공중합 수지, 내후성 폴리에틸렌테레프탈레이트, 내후성 폴리프로필렌, 유리 섬유 강화 아크릴 수지 필름, 유리 섬유 강화 폴리카보네이트, 투명성 폴리이미드, 불소계 수지, 환상 폴리올레핀 수지 등을 예시할 수 있다. 단, 본 발명은 이들 재료에 한정되는 것은 아니다. 이들은 단독으로나, 2종 이상이 적층된 복합 기판으로서도 사용할 수 있다. 또한 유리나 플라스틱 기판 상에 컬러 필터와 같은 수지층을 갖는 기판도 사용할 수 있다.
제2 실시 형태의 게이트 전극 (110), 소스 전극 (130), 드레인 전극 (140)에는, 산화인듐(In2O3), 산화주석(SnO2), 산화아연(ZnO), 산화카드뮴(CdO), 산화인듐카드뮴(CdIn2O4), 산화카드뮴주석(Cd2SnO4), 산화아연주석(Zn2SnO4), 산화인듐아연(In-Zn-O) 등의 산화물 재료가 바람직하게 이용된다. 또한 이 산화물 재료에 불순물을 도핑한 것도 바람직하다. 일례로서 산화인듐에 몰리브덴이나 티탄을 도핑한 것, 산화주석에 안티몬이나 불소를 도핑한 것, 산화아연에 인듐, 알루미늄, 갈륨을 도핑한 것 등을 들 수 있다. 그 중에서도 산화인듐에 주석을 도핑한 산화인듐주석(통칭 ITO)이 특히 낮은 저항률을 나타내기 때문에, 가장 적합한 전극 재료라고 할 수 있다.
또한 Au, Ag, Cu, Cr, Al, Mg, Li 등의 저저항 금속 재료도 즐겨 이용된다.
또한 PEDOT(폴리에틸렌디옥시티오펜) 등의 유기 도전성 재료도 바람직하고, 단체의 경우도 도전성 산화물 재료와의 복수 적층의 경우도 즐겨 이용된다. 게이트 전극 (110), 소스 전극 (130) 및 드레인 전극 (140)은 전부 동일 재료로 형성하거나, 상이한 재료로 형성하더라도 문제없다. 그러나, 공정을 저감하는 관점에서는, 소스 전극 (130)과 드레인 전극 (140)에 동일한 재료를 사용하는 것이 바람직하다.
이들 전극 (110), (130), (140)은, 진공 증착법, 이온 플레이팅법, 스퍼터링법, 레이저 어블레이션법, 플라즈마 CVD법, 광 CVD법, 핫와이어 CVD법 등에 의해 형성하면 좋다. 또한 상술한 도전성 재료를 잉크상, 페이스트상으로 한 것을 스크린 인쇄, 철판 인쇄, 요판 인쇄, 반전 오프셋 인쇄, 잉크젯트법 등에 의해 도포하고, 소성하는 것으로도 각 전극의 형성은 가능하다. 다만, 전극 (110), (130), (140)의 형성 방법은 이것에 한정되는 것은 아니다.
제2 실시 형태의 게이트 절연층 (120)을 형성하는 절연막에는, 산화실리콘, 질화실리콘, 산화질화실리콘, 산화알루미늄, 산화탄탈, 산화이트륨, 산화하프늄, 하프늄알루미네이트, 산화지르코니아, 산화티탄 등의 무기 재료, 또는 PMMA(폴리메틸메타크릴레이트) 등의 폴리아크릴레이트, PVA(폴리비닐알코올), PVP(폴리비닐페놀) 등을 들 수 있지만, 본 발명은 이것에 한정되는 것은 아니다. 또한 게이트 누설 전류를 억제하기 위해서, 절연 재료의 바람직한 저항율은, 1011 Ωcm 이상, 보다 바람직하게는 1012 Ωcm 이상이다.
제2 실시 형태의 금속 산화물층 (150)을 형성하는 반도체 영역 (150a)와 절연체 영역 (150b)는, 동시에 성막된 일층의 막 중에 존재한다. 금속 산화물층 (150)의 구성 성분의 일례로서, 아연, 인듐, 주석, 텅스텐, 마그네슘, 갈륨 등 중 1 종류 이상의 원소를 포함하는 산화물인 것을 들 수 있다. 이것에는 산화아연, 산화인듐, 산화인듐아연, 산화주석, 산화텅스텐, 산화아연갈륨인듐(In-Ga-Zn-O) 등 공지된 재료를 들 수 있다. 다만, 본 발명은 이것에 한정되는 것은 아니다. 금속 산화물층은 막 두께 10 nm 이상을 갖는 것이 바람직하다. 막 두께가 10 nm 미만인 경우에는, 막 전체에 균일한 반도체층을 형성하는 것이 어렵기 때문이다.
상기 금속 산화물층 (150)은 스퍼터링법, 펄스 레이저 퇴적법, 진공 증착법, CVD법, 졸겔법 등의 방법을 이용하여 형성 가능하다. 상기 금속 산화물층 (150)의 형성 방법으로서는, 스퍼터링법, 펄스 레이저 퇴적법, 진공 증착법, CVD법이 바람직하다. 또한, 스퍼터링법으로서는 RF 마그네트론 스퍼터링법, DC 스퍼터링법, 이온빔 스퍼터링법, 진공 증착에서는 가열 증착, 전자빔 증착, 이온 플레이팅법, CVD법으로서는 핫와이어 CVD법, 플라즈마 CVD법이 바람직하다. 다만, 본 발명은 이것에 한정되는 것은 아니다.
제2 실시 형태의 절연성 보호층 (160)은 제1 절연성 보호층 (160a)와 제2 절연성 보호층 (160b)로 구성된다. 절연성 보호층 (160)의 막 두께는 30 nm 이상 500 nm 이하인 것이 바람직하다. 막 두께가 30 nm 미만인 경우에는 충분한 내전압성이 얻어지지 않고, 막 두께가 500 nm를 넘는 경우에는 생산성이 저하되기 때문이다.
제2 실시 형태에서의 제1 절연성 보호층 (160a)의 수소 원자 농도는 1×1020/cm3 이상 5×1022/cm3 이하이고, 제2 절연성 보호층 (160b)의 수소 원자 농도는 1×1020/cm3 미만이다.
제1 절연성 보호층 (160a)의 수소 원자 농도를 1×1020/cm3 이상 5×1022/cm3 이하로 한다.
이것은, 수소를 많이 포함하는 절연성 보호층은 그 위에 형성된 금속 산화물층인 반도체 영역에, 절연성 보호층으로부터 수소가 확산하기 쉬워지기 때문에, 확산한 수소가 금속 산화물 중에서 p형 도펀트로서 기능하여, 금속 산화물층인 반도체 영역의 도전율이 증가하기 때문이다.
따라서, 제1 절연성 보호층 (160a) 중의 수소 원자의 농도가 1×1020/cm3 미만이면, 금속 산화물 중에 확산하는 수소의 양이 적기 때문에, 금속 산화물의 도전성이 증가하지 않아, 제1 절연성 보호층 (160a) 상에 형성된 반도체 영역을 반도체층으로 할 수 없게 된다.
또한, 제2 실시 형태에서는, 후술하는 바와 같이, 제1 절연성 보호층 (160a)를 CVD법을 이용하여 형성한 재료에 의해 형성한다. 이 때문에, 제1 절연성 보호층 (160a) 중의 수소 원자는, 원료 가스로서 일반적으로 이용되는 NH3 가스에서 유래하는 것이 된다.
이 때문에, 제1 절연성 보호층 (160a) 중의 수소 원자의 농도가 5×1022/cm3보다 커지도록 형성되면, 원료 가스 농도에 있어서의 NH3 가스 농도가 너무 높기 때문에, SiN막을 형성할 수 없어, 절연성 보호층을 CVD법에 의해 성막할 수 없게 된다.
다음으로, 상기 금속 산화물 (150)을 포함하는 절연체 영역 (150b)에 접하는 제2 절연성 보호층 (160b)의 수소 원자 농도를 1×1020/cm3 미만으로 함으로써 제1 절연성 보호층 (160a) 하에 형성된 금속 산화물층의 도전율을 제2 절연성 보호층 (160b) 하에 형성된 금속 산화물층의 도전율보다도 높게 할 수 있다. 이에 따라, 인접하는 TFT의 금속 산화물을 포함하는 반도체층들을 제2 절연성 보호층 (160b)에 의해 절연하는 것이 가능해진다.
이 때문에, 제2 절연성 보호층 (160b) 중의 수소 원자의 농도가 1020/cm3 이상이면, 제2 절연성 보호층 (160b) 아래의 금속 산화물인 절연 영역 (150b)에, 제2 절연성 보호층 (160b) 중의 수소 원자가 확산하여, 제2 절연성 보호층 (160b) 아래의 금속 산화물인 절연 영역 (150b)의 도전율이 증가하여, 절연층으로서의 기능이 손상되게 된다.
제1 절연성 보호막 (160a)로서, CVD법에 의해 형성된 질화실리콘 등을 들 수 있지만, 이것에 한정되는 것은 아니다. CVD법에 의해 형성된 질화실리콘의 출발 원료로서는 SiH4/NH3 등을 들 수 있다.
제2 절연성 보호층 (160b)를 구성하는 재료로서는, 산화실리콘, 질화실리콘, 실리콘옥시니트라이드, 산화알루미늄이 특히 바람직하다. 또한 산화탄탈, 산화이트륨, 산화하프늄, 하프늄알루미네이트, 산화지르코니아, 산화티탄 등도 들 수 있어, 이들 재료를 이용함으로써 보호층으로서 충분한 기능을 발휘할 수 있다.
제2 절연성 보호층 (160b)는 스퍼터링법, 플라즈마 CVD법 또는 원자 퇴적법으로 형성되는 것이 바람직하다. 그러나, 진공 증착법, 이온 플레이팅법, 레이저 어블레이션법 등의 방법을 이용하더라도 상관없다.
(상기 박막 트랜지스터를 이용한 화상 표시 장치)
제2 실시 형태의 화상 표시 장치는, 도 8이나 도 10에 일례를 도시한 바와 같이, 상기 구성의 박막 트랜지스터 상에, 적어도 층간 절연층 (180), 화소 전극 (190), 전기 영동체 (220), 및 대향 전극 (210)이 배치되어 구성되어 있다.
층간 절연층 (180)은 진공 증착법, 이온 플레이팅법, 스퍼터링법, 레이저 어블레이션법, 플라즈마 CVD, 광 CVD, 핫와이어 CVD법 등의 드라이 제막이나, 스핀 코팅법, 침지 코팅법, 스크린 인쇄법 등의 웨트 성막법을 재료에 따라서 적절하게 사용하여 형성된다. 층간 절연층 (180)은 드레인 전극 (140) 상에 개구부를 갖고 있고, 이 개구부를 통해, 드레인 전극 (140)과 화소 전극 (190)을 접속시킬 수 있다. 개구부는 층간 절연층 (180)의 형성과 동시 또는 형성 후에 포토리소그래피법이나 에칭 등의 공지된 방법을 이용하여 설치할 수 있다.
그 층간 절연층 (180) 상에 도전성 재료를 성막하고, 소정의 화소 형상으로 패터닝하여 화소 전극 (190)을 형성한다. 드레인 전극 (140)이 노출되도록 개구부가 형성되어 있는 상기 층간 절연층 (180) 상에 화소 전극 (190)을 형성함으로써 드레인 전극 (140)과 화소 전극 (190)의 도통을 취할 수 있다.
또한, 상기 화소 전극 (190) 상에, 전기 영동체 (220)을 개재하여 대향 전극 (210)을 설치한다. 전기 영동체 (220)은 전기 영동 방식을 이용한 화상 표시 매체이다.
각 전극 및 절연성 보호층의 패터닝 방법으로서는, 공지 일반의 방법을 사용할 수 있다. 예를 들면, 포토리소그래피법을 이용하여 패턴 형성 부분을 레지스트 등에 의해 보호하고, 에칭에 의해서 불필요 부분을 제거하여 행할 수 있지만, 이 방법에 한정되지 않다.
(제2 실시 형태의 효과)
이하, 제2 실시 형태의 효과를 열거한다.
제2 실시 형태의 박막 트랜지스터 및 박막 트랜지스터의 제조 방법이면, 금속 산화물층 (150)의 패터닝 공정, 특히, 습식 에칭 공정을 생략하는 것이 가능해지기 때문에, 박막 트랜지스터의 제조 공정을 간략화하는 것이 가능해진다.
이에 따라, 고품질 또한 저비용으로 제조가 가능한 박막 트랜지스터 및 그의 제조 방법과, 박막 트랜지스터를 구비하는 화상 표시 장치를 제공하는 것이 가능해진다.
<변형예>
이하, 제1 실시 형태 및 제2 실시 형태의 변형예를 열거한다.
(1) 제1, 제2 실시 형태의 박막 트랜지스터에서는, 반도체 영역의 도전율을 10-7 S/cm 이상 10-3 S/cm 이하의 범위 내로 하고, 절연 영역의 도전율을 10-7 S/cm 미만으로 했지만, 반도체 영역 및 절연 영역의 도전율은 상기한 값에 한정하는 것은 아니다.
(2) 제1, 제2 실시 형태의 박막 트랜지스터에서는, 금속 산화물 재료를, 인듐, 아연, 갈륨 중 어느 하나를 포함하는 것으로 했지만, 금속 산화물 재료의 구성은 이것에 한정하는 것은 아니다.
(3) 제1, 제2 실시 형태의 박막 트랜지스터에서는, 절연 기판을 수지 기판으로 했지만, 절연 기판의 구성은 이것에 한정하는 것은 아니다.
(4) 제1 실시 형태의 박막 트랜지스터의 제조 방법에서는, 제2 게이트 절연층 (6b)를 CVD법으로 형성한 산화실리콘을 이용하여 형성했지만, 이것에 한정하는 것은 아니고, 제2 게이트 절연층 (6b)를 CVD법으로 형성한 산화실리콘 이외의 것을 이용하여 형성할 수도 있다. 또한, 제1 실시 형태의 박막 트랜지스터 (1)의 제조 방법에서는, 제2 게이트 절연층 (6b)를 산화실리콘, 질화실리콘, 실리콘옥시니트라이드, 산화알루미늄 중 어느 하나의 화합물을 포함한 층으로 했지만, 이것에 한정하는 것은 아니고, 제2 게이트 절연층 (6b)를 상술한 화합물을 포함하지 않는 층으로 할 수도 있다.
(5) 제2 실시 형태의 박막 트랜지스터의 제조 방법에서는, 제2 절연성 보호층을 CVD법으로 형성한 산화실리콘을 이용하여 형성했지만, 이것에 한정하는 것은 아니고, 제2 절연성 보호층을 CVD법으로 형성한 산화실리콘 이외의 것을 이용하여 형성할 수도 있다. 또한, 제2 실시 형태의 박막 트랜지스터의 제조 방법에서는, 제2 절연성 보호층을 산화실리콘, 질화실리콘, 실리콘옥시니트라이드, 산화알루미늄 중 어느 하나의 화합물을 포함한 층으로 했지만, 이것에 한정하는 것은 아니고, 제2 절연성 보호층을 상술한 화합물을 포함하지 않는 층으로 할 수도 있다.
(6) 제1 실시 형태의 박막 트랜지스터에서는 바텀 게이트·톱 콘택트형인 경우, 제2 실시 형태의 박막 트랜지스터에서는 바텀 게이트·바텀 컨택트형인 경우를 설명했지만, 이것에 한정하는 것은 아니고, 게이트 절연층 또는 절연성 보호층에 의해 금속 산화물층이 반도체 영역과 절연체 영역을 가질 수 있으면 되고, 절연 기판, 소스·드레인 전극, 금속 산화물층, 게이트 절연층, 게이트 전극의 순서로 적층한 톱 게이트·바텀 컨택트형일 수도 있고, 절연 기판, 절연성 보호층, 금속 산화물층, 소스·드레인 전극, 게이트 절연층, 게이트 전극의 순서로 적층한 톱 게이트·톱 콘택트형으로 할 수도 있다.
(7) 제1, 제2 실시 형태의 박막 트랜지스터를 구비하는 화상 표시 장치에서는, 화상 표시 매체를 전기 영동 방식의 표시 매체로 했지만, 이것에 한정하는 것은 아니고, 화상 표시 매체를 전기 영동 방식 이외의 표시 매체로 할 수도 있다.
[실시예]
이하, 본 발명에 따른 실시 형태에 대해서, 실시예와 비교예를 이용하여 설명한다.
(제1 실시 형태의 실시예)
이하, 도 1을 참조하면서, 도 2부터 도 5를 이용하여, 3 종류의 제1 실시 형태의 박막 트랜지스터 (1)과, 3 종류의 비교예의 박막 트랜지스터 (1)을 제조하고, 양자에 관한 물성의 평가를 행한 결과에 대해서 설명한다.
(실시예 1)
실시예 1의 박막 트랜지스터 (1)로서는, 도 2 중에 도시하는 박막 트랜지스터 (1)(박막 트랜지스터 소자)을 제조하였다. 또한, 도 2는 실시예에서의 박막 트랜지스터 (1)의 개략 구성을 도시하는 단면도이다.
실시예 1의 박막 트랜지스터 (1)을 제조하는 때에는, 절연 기판 (2)로서 PEN 기재(두께 125 ㎛) 상에, DC 마그네트론 스퍼터 장치를 이용하여, Mo를 80 nm의 막 두께로 실온에서 성막하였다.
다음으로, 포토리소그래피법을 이용하여 레지스트 패턴을 형성한 후에, 드라이 에칭, 박리를 행하여 게이트 전극 (4)와 캐패시터 전극 (18)을 형성하였다.
여기서, Mo 성막 시의 투입 전력은 100 W로 하고, 가스 유량은 Ar=50 SCCM으로 하고, 성막 압력은 1.0 Pa로 하였다.
다음으로, 플라즈마 CVD 장치를 이용하여, SiNx를 500 nm의 막 두께로 성막하고, 포토리소그래피법을 이용하여 레지스트 패턴을 형성한 후에, 드라이 에칭, 박리를 행하여 제1 게이트 절연층 (6a)를 형성하였다.
여기서, 원료 가스로서, SiH4=10 SCCM, NH3=5 SCCM을 흘리고, 투입 전력을 200 W로 하고, 성막 압력을 3 Pa로 하여, 기판 온도 150℃에서 성막하였다.
다음으로, 플라즈마 CVD 장치를 이용하여, SiOx를 500 nm의 막 두께로 성막하고, 포토리소그래피법을 이용하여 레지스트 패턴을 형성한 후에, 드라이 에칭, 박리를 행하여 제2 게이트 절연층 (6b)를 형성하였다.
여기서, 원료 가스로서, SiH4=10 SCCM, N2O=10 SCCM을 흘리고, 투입 전력을 300 W로 하고, 성막 압력을 1 Pa로 하여, 기판 온도를 150℃에서 성막하였다.
다음으로, 스퍼터링법을 이용하여, InGaZnO를 포함하는 금속 산화물층 (16)을 40 nm의 막 두께로 실온에서 성막하였다.
여기서, 성막 시의 투입 전력은 100 W이고, 가스 유량은 Ar=100 SCCM이고, O2=2 SCCM, 성막 압력은 1.0 Pa로 하였다.
마지막으로, DC 마그네트론 스퍼터 장치를 이용하여, Mo를 80 nm의 막 두께로 실온에서 성막하고, 포토리소그래피법을 이용하여 레지스트 패턴을 형성한 후에, 드라이 에칭, 박리를 행하여, 소스 전극 (12)와 드레인 전극 (14)를 형성하여, 실시예 1의 박막 트랜지스터 (1)을 얻었다.
여기서, 소스 전극 (12)와 드레인 전극 (14) 사이의 길이는 20 ㎛이고, 소스 전극 (12)와 드레인 전극 (14) 사이의 폭은 5 ㎛이다.
상기한 바와 같이 제조한 실시예 1의 박막 트랜지스터 (1)에 대하여 SIMS(이차 이온 질량 분석 장치)를 이용하여 측정한, 제1 게이트 절연층 (6a) 중의 수소 원자의 농도는 5.2×1021/cm3이고, 제2 게이트 절연층 (6b) 중의 수소 원자의 농도는 9.0×1019/cm3였다.
또한, 반도체 파라미터 애널라이저를 이용하여 측정한, 박막 트랜지스터 (1)의 금속 산화물층 (16)의 반도체 영역 (8)의 도전율은 1.7×10-4 S/cm이고, 절연 영역 (10)의 도전율은 9.0×10-10 S/cm였다.
또한, 박막 트랜지스터 (1)의 이동도는 11 cm2/Vs이고, 소스 전극 (12)와 드레인 전극 (14) 사이에 10 V의 전압이 인가되었을 때의 ON/OFF비는 5 자릿수이고, 문턱전압이하 스윙치(s치)는 1.1 V/10년이었다.
이상의 측정 결과로부터, 실시예 1의 박막 트랜지스터 (1)은 양호한 트랜지스터 특성을 나타내는 것이 확인되었다.
다음으로, 상기와 동일한 방법을 이용하여, 소스 전극 (12)와 드레인 전극 (14)까지 형성한 박막 트랜지스터 (1)에 대하여 도 3에 도시한 바와 같이, 소스 전극 (12) 및 드레인 전극 (14) 상에 SiOx를 포함하는 밀봉층 (20)과, 중합체를 포함하는 층간 절연층 (22)와, ITO를 포함하는 화소 전극 (24)를 형성하여 박막 트랜지스터 어레이 기판 (26)(박막 트랜지스터 어레이)을 얻었다. 또한, 도 3은 실시예에서의 박막 트랜지스터 어레이 기판 (26)의 개략 구성을 도시하는 단면도이다.
이 박막 트랜지스터 어레이 기판 (26)은 일 화소의 크기가 125 ㎛×125 ㎛이고, 이 화소가 480×640개 있는 것이다.
다음으로, 도 4 중에 도시한 바와 같은 화상 표시 장치 (28)을 박막 트랜지스터 어레이 기판 (26)과, 대향 전극 (30) 사이에 전기 영동 매체 (32)를 사이에 끼워 제작하고, 구동을 행한 바, 양호한 표시가 가능한 것이 확인되었다. 또한, 도 4는 실시예에서의 화상 표시 장치 (28)의 개략 구성을 도시하는 단면도이다.
(실시예 2)
실시예 2의 박막 트랜지스터 (1)로서는, 제2 게이트 절연층 (6b)로서, 스퍼터 장치를 이용하여 SiNx를 형성한 것 이외에는, 실시예 1과 동일하게, 도 2 중에 도시하는 구성의 박막 트랜지스터 (1)을 제조하였다.
여기서, SiNx의 성막 시에 있어서의 투입 전력은 500 W로 하고, 가스 유량은 Ar=50 SCCM으로 하고, 성막 압력은 1.0 Pa로 하였다.
상기한 바와 같이 제조한 실시예 2의 박막 트랜지스터 (1)에 대하여 SIMS(이차 이온 질량 분석 장치)를 이용하여 측정한, 제1 게이트 절연층 (6a) 중의 수소 원자의 농도는 5.1×1021/cm3이고, 제2 게이트 절연층 (6b) 중의 수소 원자의 농도는 8.1×1019/cm3였다.
또한, 반도체 파라미터 애널라이저를 이용하여 측정한, 박막 트랜지스터 (1)의 금속 산화물층 (16)의 반도체 영역 (8)의 도전율은 1.1×10-4 S/cm이고, 절연 영역 (10)의 도전율은 5.5×10-10 S/cm였다.
또한, 박막 트랜지스터 (1)의 이동도는 9 cm2/Vs이고, 소스 전극 (12)와 드레인 전극 (14) 사이에 10 V의 전압이 인가되었을 때의 ON/OFF비는 6 자릿수이고, 문턱전압이하 스윙치(s치)는 0.9 V/10년이었다.
이상의 측정 결과로부터, 실시예 2의 박막 트랜지스터 (1)은 양호한 트랜지스터 특성을 나타내는 것이 확인되었다.
다음으로, 상기와 동일한 방법을 이용하여, 소스 전극 (12)와 드레인 전극 (14)까지 형성한 박막 트랜지스터 (1)에 대하여 도 3 중에 도시한 바와 같이, 소스 전극 (12) 및 드레인 전극 (14) 상에, SiOx를 포함하는 밀봉층 (20)과, 중합체를 포함하는 층간 절연층 (22)와, ITO를 포함하는 화소 전극 (24)를 형성하여 박막 트랜지스터 어레이 기판 (26)을 얻었다.
이 박막 트랜지스터 어레이 기판 (26)은 일 화소의 크기가 125 ㎛×125 ㎛이고, 이 화소가 480×640개 있는 것이다.
다음으로, 도 4 중에 도시한 바와 같은 화상 표시 장치 (28)을 박막 트랜지스터 어레이 기판 (26)과, 대향 전극 (30) 사이에 전기 영동 매체 (32)를 사이에 끼워 제작하고, 구동을 행한 바, 양호한 표시가 가능한 것이 확인되었다.
(실시예 3)
실시예 3의 박막 트랜지스터 (1)로서는, 제2 게이트 절연층 (6b)로서, 원자층 퇴적 장치를 이용하여 Al2O3을 형성한 것 이외에는, 실시예 1과 동일하게, 도 2 중에 도시하는 구성의 박막 트랜지스터 (1)을 제조하였다.
여기서, Al2O3은 기판 온도를 150℃로 하고, 트리메틸알루미늄과 H2O를 원료로 하여 성막하였다.
상기한 바와 같이 제조한 실시예 3의 박막 트랜지스터 (1)에 대하여 SIMS(이차 이온 질량 분석 장치)를 이용하여 측정한, 제1 게이트 절연층 (6a) 중의 수소 원자의 농도는 5.0×1021/cm3이고, 제2 게이트 절연층 (6b) 중의 수소 원자의 농도는 4.0×1019/cm3였다.
또한, 반도체 파라미터 애널라이저를 이용하여 측정한, 박막 트랜지스터 (1)의 금속 산화물층 (16)의 반도체 영역 (8)의 도전율은 1.2×10-4 S/cm이고, 절연 영역 (10)의 도전율은 3.1×10-10 S/cm였다.
또한, 박막 트랜지스터 (1)의 이동도는 10 cm2/Vs이고, 소스 전극 (12)와 드레인 전극 (14) 사이에 10 V의 전압이 인가되었을 때의 ON/OFF비는 6 자릿수이고, 문턱전압이하 스윙치(s치)는 0.9 V/10년이었다.
이상의 측정 결과로부터, 실시예 3의 박막 트랜지스터 (1)은 양호한 트랜지스터 특성을 나타내는 것이 확인되었다.
다음으로, 상기와 동일한 방법을 이용하여, 소스 전극 (12)와 드레인 전극 (14)까지 형성한 박막 트랜지스터 (1)에 대하여 도 3 중에 도시한 바와 같이, 소스 전극 (12) 및 드레인 전극 (14) 상에, SiOx를 포함하는 밀봉층 (20)과, 중합체를 포함하는 층간 절연층 (22)와, ITO를 포함하는 화소 전극 (24)를 형성하여 박막 트랜지스터 어레이 기판 (26)을 얻었다.
이 박막 트랜지스터 어레이 기판 (26)은 일 화소의 크기가 125 ㎛×125 ㎛이고, 이 화소가 480×640개 있는 것이다.
다음으로, 도 4 중에 도시한 바와 같은 화상 표시 장치 (28)을 박막 트랜지스터 어레이 기판 (26)과, 대향 전극 (30) 사이에 전기 영동 매체 (32)를 사이에 끼워 제작하고, 구동을 행한 바, 양호한 표시가 가능한 것이 확인되었다.
(비교예 1)
비교예 1의 박막 트랜지스터 (1)로서는, 게이트 절연층 (6)을 상기한 제2 게이트 절연층 (6b)와 동일한 조건으로 형성하고, 금속 산화물층 (16)을 상기한 반도체 영역 (8)과 동일한 조건으로 형성한 것 이외에는, 실시예 1과 동일한 방법을 이용하여 도 5 중에 도시하는 구성의 박막 트랜지스터 (1)을 제조하였다. 또한, 도 5는 실시예에서의 박막 트랜지스터 (1)의 개략 구성을 도시하는 단면도이다.
상기한 바와 같이 제조한 비교예 1의 박막 트랜지스터 (1)에 대하여 SIMS(이차 이온 질량 분석 장치)를 이용하여 측정한, 게이트 절연층 (6) 중의 수소 원자의 농도는 9.2×1019/cm3였다.
또한, 반도체 파라미터 애널라이저를 이용하여 측정한, 박막 트랜지스터 (1)의 금속 산화물층 (16)의 도전율은 9.1×10-10 S/cm였다.
또한, 박막 트랜지스터 (1)의 트랜지스터 특성을 측정한 결과, 온 상태에서의 전류치가 작았다.
이상의 측정 결과로부터, 비교예 1의 박막 트랜지스터 (1)은 양호한 트랜지스터 특성을 얻을 수 없는 것이 확인되었다.
(비교예 2)
비교예 2의 박막 트랜지스터 (1)로서는, 제1 게이트 절연층 (6a)의 성막 시의 기판 가열 온도를 80℃로 한 이외에는, 실시예 1과 동일하게, 도 2 중에 도시하는 구성의 박막 트랜지스터 (1)을 제조하였다.
상기한 바와 같이 제조한 비교예 2의 박막 트랜지스터 (1)에 대하여 SIMS(이차 이온 질량 분석 장치)를 이용하여 측정한, 제1 게이트 절연층 (6a) 중의 수소 원자의 농도는 6.0×1022/cm3이고, 제2 게이트 절연층 (6b) 중의 수소 원자의 농도는 9.0×1019/cm3였다.
또한, 반도체 파라미터 애널라이저를 이용하여 측정한, 박막 트랜지스터 (1)의 금속 산화물층 (16)의 반도체 영역 (8)의 도전율은 5.3×10-2 S/cm이고, 절연 영역 (10)의 도전율은 8.9×10-10 S/cm였다.
또한, 박막 트랜지스터 (1)의 트랜지스터 특성을 측정한 결과, 온 상태에서의 전류치가 작았다.
이상의 측정 결과로부터, 비교예 2의 박막 트랜지스터 (1)은 양호한 트랜지스터 특성을 얻을 수 없는 것이 확인되었다.
(비교예 3)
비교예 3의 박막 트랜지스터 (1)로서는, 게이트 절연층 (6)을 상기한 제1 게이트 절연층 (6a)와 동일한 조건으로 형성하고, 금속 산화물층 (16)을 상기한 반도체 영역 (8)과 동일한 조건으로 형성한 것 이외에는, 실시예 1과 동일한 방법을 이용하여, 도 5 중에 도시하는 구성의 박막 트랜지스터 (1)을 제조하였다.
상기한 바와 같이 제조한 비교예 3의 박막 트랜지스터 (1)에 대하여 SIMS(이차 이온 질량 분석 장치)를 이용하여 측정한, 게이트 절연층 (6) 중의 수소 원자의 농도는 5.1×1021/cm3였다.
또한, 반도체 파라미터 애널라이저를 이용하여 측정한, 박막 트랜지스터 (1)의 금속 산화물층 (16)의 도전율은 1.9×10-4 S/cm였다.
또한, 박막 트랜지스터 (1)의 이동도는 10 cm2/Vs이고, 소스 전극 (12)와 드레인 전극 (14) 사이에 10 V의 전압이 인가되었을 때의 ON/OFF비는 5 자릿수이고, 문턱전압이하 스윙치(s치)는 1.2 V/10년이었다.
이상의 측정 결과로부터, 비교예 3의 박막 트랜지스터 (1)은 양호한 트랜지스터 특성을 나타내는 것이 확인되었다.
다음으로, 상기와 동일한 방법을 이용하여, 소스 전극 (12)와 드레인 전극 (14)까지 형성한 박막 트랜지스터 (1)에 대하여 도 3 중에 도시한 바와 같이, 소스 전극 (12) 및 드레인 전극 (14) 상에, SiOx를 포함하는 밀봉층 (20)과, 중합체를 포함하는 층간 절연층 (22)와, ITO를 포함하는 화소 전극 (24)를 형성하여 박막 트랜지스터 어레이 기판 (26)을 얻었다.
이 박막 트랜지스터 어레이 기판 (26)은 일 화소의 크기가 125 ㎛×125 ㎛이고, 이 화소가 480×640개 있는 것이다.
다음으로, 도 4 중에 도시한 바와 같은 화상 표시 장치 (28)을 박막 트랜지스터 어레이 기판 (26)과, 대향 전극 (30) 사이에 전기 영동 매체 (32)를 사이에 끼워 제작하고, 구동을 행한 바, 인접하는 화소 사이에서 전기적 상호 작용이 생겨, 양호한 구동을 할 수 없는 것이 확인되었다.
(제2 실시 형태의 실시예)
다음으로, 도 6을 참조하면서, 도 7부터 도 10을 이용하여, 4 종류의 제2 실시 형태의 박막 트랜지스터 (1)과, 2 종류의 비교예의 박막 트랜지스터 (1)을 제조하여, 양자에 관한 물성의 평가를 행한 결과에 대해서 설명한다.
(실시예 4)
실시예 4에서는, 도 7에 도시한 바와 같은 박막 트랜지스터 소자, 및 도 8에 도시한 바와 같은 화상 표시 장치를 제작하였다.
실시예 4의 박막 트랜지스터 소자의 제작은 다음과 같다.
세정한 PEN 기재(두께 125 ㎛)를 절연 기판 (100)으로 하였다. 절연 기판 (100) 상에 DC 마그네트론 스퍼터 장치를 이용하여 Mo를 100 nm 성막 후, 포토리소그래피법에 의해 게이트 전극 (110), 캐패시터 전극 (170)을 형성하였다. Mo 성막 시의 투입 전력은 100 W, Ar 가스 유량 50 SCCM, 성막 압력 1.0 Pa로 하였다. 포토리소그래피 공정으로서는, Mo막에 감광성 포토레지스트를 도포 후, 포토마스크를 통해 노광을 행하고, 현상액에 의해 레지스트 패턴을 형성하고, 에칭에 의해 게이트 패턴을 형성 후, 레지스트 박리를 행하였다. 다음으로 플라즈마 CVD 장치를 이용하여 SiOx를 500 nm 성막하여 게이트 절연막 (120)으로 하였다. SiOx 성막 시의 투입 전력은 300 W, SiH4 가스 유량 10 SCCM, N2O 가스 유량 10 SCCM, 성막 압력 1.0 Pa, 기판 온도 150℃로 하였다. 다음으로 DC 마그네트론 스퍼터 장치를 이용하여 Mo를 100 nm 성막 후, 포토리소그래피법을 이용하여 소스 전극 (130), 드레인 전극 (140)을 형성하였다. Mo 성막 조건, 포토리소그래피 공정은 게이트 전극 (110)의 형성과 같다. 소스/드레인 전극 사이의 길이는 20 ㎛, 소스/드레인 사이의 전극의 폭은 5 ㎛로 하였다. 다음으로 스퍼터링법에 의해 InGaZnO를 포함하는 금속 산화물층 (150)을 40 nm 실온 성막하였다. 투입 전력은 100 W, Ar 가스 유량 100 SCCM, O2 가스 유량 2 SCCM, 성막 압력 1.0 Pa로 하였다. 다음으로 플라즈마 CVD 장치를 이용하여 SiOx를 80 nm 성막하였다. SiOx 성막 시의 투입 전력은 300 W, SiH4 가스 유량 10 SCCM, N2O 가스 유량 10 SCCM, 성막 압력 1.0 Pa, 기판 온도 150℃로 하였다. 성막 후, 포토리소그래피법을 이용하여 레지스트 패턴을 형성하고, 드라이 에칭, 박리에 의해서 절연성 보호층 (160b)를 형성하였다. 마지막으로 플라즈마 CVD 장치를 이용하여 SiNx를 80 nm 성막하여 절연성 보호층 (160a)를 형성하여, 도 7에 도시한 바와 같은 박막 트랜지스터 소자를 얻었다. SiNx 성막 시의 투입 전력 200 W, SiH4 가스 유량 10 SCCM, NH3 가스 유량 5 SCCM, 성막 압력 3.0 Pa, 기판 온도 150℃로 하였다.
그리고, 상기한 바와 같이 제작한 실시예 4의 박막 트랜지스터 소자의 절연성 보호층 (160a), (160b)의 수소 원자 농도를 SIMS(이차 이온 질량 분석 장치)를 이용하여 측정하였다.
그 결과, 절연성 보호층 (160a)의 수소 원자 농도는 4.8×1021/cm3, 절연성 보호층 (160b)의 수소 원자 농도는 8.2×1019/cm3였다. 또한 금속 산화물층의 반도체 영역 (150a) 및 절연체 영역 (150b)의 도전율을 반도체 파라미터 애널라이저를 이용하여 측정하였다. 그 결과, 반도체 영역 (150a)의 도전율은 2.0×10-4 S/cm이고, 절연체 영역 (150b)의 도전율은 9.0×10-10 S/cm였다. 또한, 제작한 박막 트랜지스터 소자의 이동도는 9 cm2/Vs, 소스-드레인 전극 사이에 10 V의 전압이 인가되었을 때의 ON/OFF비는 5 자릿수, 문턱전압이하 스윙치(S치)는 1.2 V/10년으로서, 양호한 트랜지스터 특성을 나타내었다.
또한 실시예 4의 화상 표시 장치의 제작은 다음과 같다.
상기한 바와 같은 실시예 4의 박막 트랜지스터 소자와 동일한 방법으로 절연성 보호층까지 형성하고, 그 위에 중합체를 포함하는 층간 절연층 (180)을 형성 후, 드라이 에칭에 의해서 비어를 형성하여, ITO를 포함하는 화소 전극 (190)을 형성하였다. 화소 전극 (190)까지 제작한 박막 트랜지스터(크기: 125 ㎛×125 ㎛)가 480개×640개 배열된 것을 박막 트랜지스터 어레이 기판으로 하여, 대향 전극 (210)과의 사이에 전기 영동체 (22)를 개삽하여, 도 8에 도시한 바와 같은, 실시예 4의 화상 표시 장치로 하였다.
이 실시예 4의 화상 표시 장치의 구동을 행한 바, 양호하게 표시되는 것이 확인되었다.
(실시예 5)
실시예 5의 박막 트랜지스터 소자에서는, 실시예 4의 박막 트랜지스터 소자와 동일한 절차로 소스 전극 (130), 드레인 전극 (140)까지 형성하고, 그 후, 스퍼터링법에 의해 InGaZnO를 포함하는 금속 산화물층 (150)을 40 nm 실온 성막하였다. 투입 전력은 100 W, Ar 가스 유량 100 SCCM, O2 가스 유량 3 SCCM, 성막 압력 1.0 Pa로 하였다. 다음으로 리프트오프법을 이용하여 절연성 보호층 (160a)를 형성하였다. 금속 산화물층 (150) 상에 레지스트 패턴 형성 후, 플라즈마 CVD 장치를 이용하여 SiNx를 80 nm 성막하였다. SiNx 성막 시의 투입 전력은 300 W, SiH4 가스 유량 10 SCCM, N2O 가스 유량 10 SCCM, 성막 압력 1.0 Pa, 기판 온도 150℃로 하였다. 성막 후, 레지스트를 박리하여 절연성 보호층 (160a)를 형성하였다. 마지막으로 플라즈마 CVD 장치를 이용하여 SiO2를 80 nm 성막하여 절연성 보호층 (160b)를 형성하였다. 이상에 의해, 도 9에 도시한 바와 같은 박막 트랜지스터 소자를 제작하였다. 또한, SiNx 성막 시의 투입 전력 200 W, SiH4 가스 유량 10 SCCM, NH3 가스 유량 5 SCCM, 성막 압력 3.0 Pa, 기판 온도 150℃로 하였다.
제작한 실시예 5의 박막 트랜지스터 소자의 절연성 보호층 (160a), (160b)의 수소 원자 농도를 SIMS(이차 이온 질량 분석 장치)를 이용하여 측정하였다. 그 결과, 절연성 보호층 (160a)의 수소 원자 농도는 4.7×1021/cm3, 절연성 보호층 (160b)의 수소 원자 농도는 8.0×1019/cm3였다. 또한 금속 산화물층의 반도체 영역 (150a) 및 절연체 영역 (150b)의 도전율을 반도체 파라미터 애널라이저를 이용하여 측정하였다. 그 결과, 반도체 영역 (150a)의 도전율은 2.4×10-4 S/cm이고, 절연체 영역 (150b)의 도전율은 5.0×10-10 S/cm였다. 또한, 실시예 5의 박막 트랜지스터 소자의 이동도는 9 cm2/Vs, 소스-드레인 전극 사이에 10 V의 전압이 인가되었을 때의 ON/OFF비는 5 자릿수, 문턱전압이하 스윙치(S치)는 0.9 V/10년으로서, 양호한 트랜지스터 특성을 나타내었다.
또한 실시예 5의 화상 표시 장치의 제작은 다음과 같다. 즉, 상기 박막 트랜지스터 소자와 동일한 방법으로 절연성 보호층까지 형성하고, 그 위에 중합체를 포함하는 층간 절연층 (180)을 형성하고, 드라이 에칭에 의해서 비어를 형성 후, ITO를 포함하는 화소 전극 (190)을 형성하였다. 화소 전극 (190)까지 제작한 박막 트랜지스터(크기: 125 ㎛×125 ㎛)가 480개×640개 배열된 것을 박막 트랜지스터 어레이 기판으로 하여, 대향 전극 (210)과의 사이에 전기 영동체 (220)을 끼웠다. 이것에 의해서, 도 10에 도시한 바와 같은 화상 표시 장치 (200)을 제작하였다. 그리고, 그 제작한 실시예 5의 화상 표시 장치의 구동을 행한 바, 양호하게 표시되는 것이 확인되었다.
(실시예 6)
실시예 6에서는, 제2 절연성 보호층 (160b)가 스퍼터링법에 의해 성막된 SiO2막 80 nm인 것을 제외하고, 실시예 4와 동일한 절차로 제작하여, 도 7과 동일 구조를 갖는 박막 트랜지스터 소자를 얻었다. 또한, SiO2 성막 시에는 투입 전력 500 W, Ar 가스 유량 50 SCCM, 성막 압력 1.0 Pa로 하였다.
이 실시예 6의 박막 트랜지스터 소자의 절연성 보호층 (160a), (160b)의 수소 원자 농도를 SIMS(이차 이온 질량 분석 장치)를 이용하여 측정하였다. 그 결과, 절연성 보호층 (160a)의 수소 원자 농도는 4.2×1021/cm3, 절연성 보호층 (160b)의 수소 원자 농도는 7.9×1019/cm3였다. 또한 금속 산화물층의 반도체 영역 (150a) 및 절연체 영역 (150b)의 도전율을 반도체 파라미터 애널라이저를 이용하여 측정한 결과, 반도체 영역 (150a)의 도전율은 1.9×10-4 S/cm이고, 절연체 영역 (150b)의 도전율은 6.0×10-10 S/cm였다. 박막 트랜지스터 소자의 이동도는 8 cm2/Vs, 소스-드레인 전극 사이에 10 V의 전압이 인가되었을 때의 ON/OFF비는 5 자릿수, 문턱전압이하 스윙치(S치)는 1.3 V/10년으로서, 양호한 트랜지스터 특성을 나타내었다.
또한 실시예 6의 화상 표시 장치의 제작은 다음과 같다. 즉, 실시예 6의 박막 트랜지스터 소자와 동일한 방법으로 절연성 보호층까지 형성하고, 그 위에 중합체를 포함하는 층간 절연층 (180)을 형성하고, 드라이 에칭에 의해서 비어를 형성 후, ITO를 포함하는 화소 전극 (190)을 형성하였다. 화소 전극 (190)까지 제작한 박막 트랜지스터(크기: 125 ㎛×125 ㎛)를 480개×640개 배열된 박막 트랜지스터 어레이 기판으로 하여, 대향 전극 (210)과의 사이에 전기 영동체 (220)을 개삽하였다. 이와 같이 하여 실시예 6의 화상 표시 장치를 제작하였다.
제작한 실시예 6의 화상 표시 장치의 구조는 도 8에 도시하는 것과 동일하다. 이 실시예 6의 화상 표시 장치의 구동을 행한 바, 양호하게 표시되는 것이 확인되었다.
(실시예 7)
박막 트랜지스터 소자에 있어서 제2 절연성 보호층 (160b)가 스퍼터 장치에 의한 원자 퇴적법을 이용하여 성막된 Al2O3 80 nm인 것을 제외하고, 도 7과 동일 구조를 갖고 실시예 4와 동일한 절차로 제작한 실시예 7의 박막 트랜지스터 소자를 얻었다. 또한, Al2O3은 트리메틸알루미늄과 H2O를 원료로 하여, 기판 온도 150℃에서 성막하였다.
그 실시예 7의 박막 트랜지스터 소자의 절연성 보호층 (160a), (160b)의 수소 원자 농도를 SIMS(이차 이온 질량 분석 장치)를 이용하여 측정하였다. 그 결과, 절연성 보호층 (160a)의 수소 원자 농도는 2.1×1021/cm3, 절연성 보호층 (160b)의 수소 원자 농도는 9.1×1019/cm3였다. 또한 금속 산화물층의 반도체 영역 (150a) 및 절연체 영역 (150b)의 도전율을 반도체 파라미터 애널라이저를 이용하여 측정하였다. 그 결과, 반도체 영역 (150a)의 도전율은 1.7×10-4 S/cm이고, 절연체 영역 (150b)의 도전율은 4.0×10-10 S/cm였다. 박막 트랜지스터 소자의 이동도는 7 cm2/Vs, 소스-드레인 전극 사이에 10 V의 전압이 인가되었을 때의 ON/OFF비는 5 자릿수, 문턱전압이하 스윙치(S치)는 1.5 V/10년으로서, 양호한 트랜지스터 특성을 나타내었다.
또한 실시예 7의 화상 표시 장치의 제작은 다음과 같다. 즉, 실시예 7의 박막 트랜지스터 소자와 동일한 방법으로 절연성 보호층까지 형성하고, 그 위에 중합체를 포함하는 층간 절연층 (180)을 형성하고, 드라이 에칭에 의해서 비어를 형성 후, ITO를 포함하는 화소 전극 (190)을 형성하였다. 화소 전극 (190)까지 제작한 박막 트랜지스터(크기: 125 ㎛×125 ㎛)가 480개×640개 배열된 것을 박막 트랜지스터 어레이로 하여, 대향 전극 (210)과의 사이에 전기 영동체 (220)을 끼웠다. 이와 같이 하여 실시예 7의 화상 표시 장치를 제작하였다.
이 실시예 7의 화상 표시 장치는, 도 8에 도시하는 것과 동일 구조를 갖는다. 그 실시예 7의 화상 표시 장치의 구동을 행한 바, 양호하게 표시되는 것이 확인되었다.
(비교예 4)
도 7에 도시하는 박막 트랜지스터 소자 구조를 갖고, 제2 절연성 보호층 (160b)를 제1 절연성 보호층 (160a)와 동일 조건으로 형성한(즉, 절연성 보호층 (160)을 제1 절연성 보호층 (160a)와 동일 조건으로 성막함) 것 이외에는, 실시예 4와 동일한 절차로 박막 트랜지스터 소자를 제작하고, 비교예 4로 하였다.
비교예 4의 박막 트랜지스터 소자의 절연성 보호층 (160a), (160b)의 수소 원자 농도를 SIMS(이차 이온 질량 분석 장치)에 의해 측정하였다. 그 결과, 절연성 보호층 (160a)의 수소 원자 농도는 3.6×1021/cm3, 절연성 보호층 (160b)의 수소 원자 농도는 3.8×1021/cm3였다. 또한 금속 산화물층의 반도체 영역 (150a) 및 절연체 영역 (150b)의 도전율을 반도체 파라미터 애널라이저를 이용하여 측정하였다. 그 결과, 반도체 영역 (150a)의 도전율은 1.9×10-4 S/cm이고, 절연체 영역 (150b)의 도전율은 2.0×10-4 S/cm였다. 이 비교예 4의 박막 트랜지스터 소자의 트랜지스터 특성을 측정한 결과, 오프 상태에서의 전류치가 커서, 트랜지스터 특성은 얻어지지 않았다.
(비교예 5)
도 9에 도시하는 박막 트랜지스터 소자 구조를 갖고, 제1 절연성 보호층 (160a)를 제2 절연성 보호층 (160b)와 동일 조건으로 형성한(즉, 절연성 보호층 (160)을 제2 절연성 보호층 (160b)와 동일 조건으로 성막함) 것 이외에는 실시예 5와 동일한 절차로 박막 트랜지스터 소자를 제작하여 비교예 5를 얻었다.
비교예 5의 박막 트랜지스터 소자의 절연성 보호층 (160a), (160b)의 수소 원자 농도를 SIMS(이차 이온 질량 분석 장치)에 의해 측정하였다. 그 결과, 절연성 보호층 (160a)의 수소 원자 농도는 7.0×1019/cm3, 절연성 보호층 (160b)의 수소 원자 농도는 6.9×1019/cm3였다. 또한 금속 산화물층의 반도체 영역 (150a) 및 절연체 영역 (150b)의 도전율을 반도체 파라미터 애널라이저에 의해 측정하였다. 그 결과, 반도체 영역 (150a)의 도전율은 8.0×10-10 S/cm이고, 절연체 영역 (150b)의 도전율은 6.8×10-10 S/cm였다. 이 비교예 5의 박막 트랜지스터 소자의 트랜지스터 특성을 측정한 결과, 온 상태에서의 전류치가 작아, 트랜지스터 특성은 얻어지지 않았다.
본 발명의 박막 트랜지스터는, 전자 페이퍼, LCD, 유기 EL 디스플레이 등의 스위칭 소자로서 이용할 수 있다. 또한, 특히 전체 공정 중의 온도를 150℃ 이하로 할 수 있어, 반도체층의 패터닝을 생략할 수 있는 점에서, 플렉시블 기재를 기판으로 하는 디바이스를 고작업 처리량, 저비용 또한 고품질로 제작하는 것이 가능해진다. 구체적으로는, 플렉시블 디스플레이나 IC 카드, IC 태그 등에 널리 응용할 수 있다.
1: 박막 트랜지스터
2: 절연 기판
4: 게이트 전극
6: 게이트 절연층
6a: 제1 게이트 절연층
6b: 제2 게이트 절연층
8: 반도체 영역
10: 절연 영역
12: 소스 전극
14: 드레인 전극
16: 금속 산화물층
18: 캐패시터 전극
20: 밀봉층
22: 층간 절연층
24: 화소 전극
26: 박막 트랜지스터 어레이 기판
28: 화상 표시 장치
30: 대향 전극
32: 전기 영동 매체
100: 절연 기판
110: 게이트 전극
120: 게이트 절연층
130: 소스 전극
140: 드레인 전극
150: 금속 산화물층
150a: 금속 산화물층의 반도체 영역
150b: 금속 산화물층의 절연체 영역
160: 절연성 보호층
160a: 제1 절연성 보호층
160b: 제2 절연성 보호층
170: 캐패시터 전극
180: 층간 절연층
190: 화소 전극
200: 트랜지스터 어레이 기판
210: 대향 전극
220: 전기 영동체

Claims (15)

  1. 절연 기판 상에, 적어도 게이트 전극과, 게이트 절연층과, 소스 전극 및 드레인 전극과, 동일 금속 산화물을 포함하며 동일 평면 상에 위치하는 반도체 영역과 절연 영역을 갖는 금속 산화물층과, 절연성 보호층을 구비한 박막 트랜지스터로서,
    상기 반도체 영역은 상기 소스 전극과 드레인 전극 사이의 영역을 포함하고, 또한 상기 소스 전극 및 드레인 전극의 일부와 중첩되어 있고,
    상기 반도체 영역은 적어도 상기 게이트 절연층 또는 상기 절연성 보호층 중 어느 하나와 접하도록 상기 게이트 절연층과 상기 절연성 보호층 사이에 형성되고,
    상기 절연성 보호층은 상기 소스 전극 및 드레인 전극 상에 형성되며,
    상기 게이트 절연층 또는 상기 절연성 보호층의 상기 반도체 영역과 접하는 부분의 수소 원자의 농도는 1×1020/cm3 이상 5×1022/cm3 이하이고,
    상기 게이트 절연층 또는 상기 절연성 보호층의 상기 반도체 영역과 접하지 않은 부분의 수소 원자의 농도는 1×1020/cm3 미만인 것을 특징으로 하는 박막 트랜지스터.
  2. 제1항에 있어서,
    상기 게이트 전극은 상기 절연 기판 상에 설치되고, 상기 게이트 절연층은 상기 게이트 전극 및 상기 절연 기판 상에 설치되고, 상기 금속 산화물층은 상기 게이트 절연층 상에 설치되고, 상기 소스 전극 및 드레인 전극은 상기 반도체 영역과 접속하도록 상기 금속 산화물층 상에 설치되고, 상기 절연성 보호층은 상기 소스 전극, 드레인 전극 및 금속 산화물층 상에 설치되고,
    상기 게이트 절연층은, 상기 금속 산화물층의 반도체 영역에 접하는 제1 게이트 절연층과, 상기 금속 산화물층의 절연 영역에 접하는 제2 게이트 절연층을 포함하고,
    상기 제1 게이트 절연층 중의 수소 원자의 농도는 1×1020/cm3 이상 5×1022/cm3 이하이고,
    상기 제2 게이트 절연층 중의 수소 원자의 농도는 1×1020/cm3 미만인 것을 특징으로 하는 박막 트랜지스터.
  3. 제2항에 있어서, 상기 제1 게이트 절연층은 질화실리콘을 포함하는 것을 특징으로 하는 박막 트랜지스터.
  4. 제2항에 있어서, 상기 제2 게이트 절연층은 적어도 산화실리콘, 질화실리콘, 실리콘옥시니트라이드, 산화알루미늄 중 어느 하나의 화합물을 포함하는 것을 특징으로 하는 박막 트랜지스터.
  5. 제1항에 있어서,
    상기 게이트 전극은 상기 절연 기판 상에 설치되고, 상기 게이트 절연층은 상기 게이트 전극 및 상기 절연 기판 상에 설치되고, 상기 소스 전극 및 드레인 전극은 상기 게이트 절연층 상에 설치되고, 상기 금속 산화물층은 상기 게이트 절연층, 상기 소스 전극 및 드레인 전극 상에 설치되고, 상기 절연성 보호층은 상기 소스 전극, 드레인 전극 및 금속 산화물층 상에 설치되고,
    상기 절연성 보호층은 상기 금속 산화물층의 반도체 영역에 접하는 제1 절연성 보호층과, 상기 금속 산화물층의 절연 영역에 접하는 제2 절연성 보호층을 포함하고,
    상기 제1 절연성 보호층 중의 수소 원자의 농도는 1×1020/cm3 이상 5×1022/cm3 이하이고,
    상기 제2 절연성 보호층 중의 수소 원자의 농도는 1×1020/cm3 미만인 것을 특징으로 하는 박막 트랜지스터.
  6. 제5항에 있어서, 상기 제1 절연성 보호층은 질화실리콘을 포함하는 것을 특징으로 하는 박막 트랜지스터.
  7. 제5항에 있어서, 상기 제2 절연성 보호층은 적어도 산화실리콘, 질화실리콘, 실리콘옥시니트라이드, 산화알루미늄 중 어느 하나의 화합물을 포함하는 것을 특징으로 하는 박막 트랜지스터.
  8. 절연 기판 상에, 적어도 게이트 전극과, 게이트 절연층과, 소스 전극 및 드레인 전극과, 동일 금속 산화물을 포함하며 동일 평면 상에 위치하는 반도체 영역과 절연 영역을 갖는 금속 산화물층과, 절연성 보호층을 구비한 박막 트랜지스터로서,
    상기 반도체 영역은 상기 소스 전극과 드레인 전극 사이의 영역을 포함하고, 또한 상기 소스 전극 및 드레인 전극의 일부와 중첩되어 있고,
    상기 반도체 영역은 적어도 상기 게이트 절연층 또는 상기 절연성 보호층 중 어느 하나와 접하도록 상기 게이트 절연층과 상기 절연성 보호층 사이에 형성되고,
    상기 절연성 보호층은 상기 소스 전극 및 드레인 전극 아래에 형성되며,
    상기 게이트 절연층 또는 상기 절연성 보호층의 상기 반도체 영역과 접하는 부분의 수소 원자의 농도는 1×1020/cm3 이상 5×1022/cm3 이하이고,
    상기 게이트 절연층 또는 상기 절연성 보호층의 상기 반도체 영역과 접하지 않은 부분의 수소 원자의 농도는 1×1020/cm3 미만인 것을 특징으로 하는 박막 트랜지스터.
  9. 제1항 내지 제8항 중 어느 한 항에 있어서, 상기 반도체 영역의 도전율은 10-7 S/cm 이상 10-3 S/cm 이하의 범위 내이고,
    상기 절연 영역의 도전율은 10-7 S/cm 미만인 것을 특징으로 하는 박막 트랜지스터.
  10. 제1항 내지 제8항 중 어느 한 항에 있어서, 상기 금속 산화물층의 재료는 인듐, 아연, 갈륨 중 어느 하나를 포함하는 것을 특징으로 하는 박막 트랜지스터.
  11. 제1항 내지 제8항 중 어느 한 항에 있어서, 상기 절연 기판은 수지 기판인 것을 특징으로 하는 박막 트랜지스터.
  12. 제1항 내지 제8항 중 어느 한 항에 기재된 박막 트랜지스터를 구비하는 박막 트랜지스터 어레이와, 화상 표시 매체를 구비하는 것을 특징으로 하는 화상 표시 장치.
  13. 제12항에 있어서, 상기 화상 표시 매체는 전기 영동 방식의 표시 매체인 것을 특징으로 하는 화상 표시 장치.
  14. 삭제
  15. 삭제
KR1020137010750A 2010-09-28 2011-09-21 박막 트랜지스터 및 그의 제조 방법, 박막 트랜지스터를 구비하는 화상 표시 장치 KR101891841B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2010217410 2010-09-28
JPJP-P-2010-217410 2010-09-28
JPJP-P-2011-068149 2011-03-25
JP2011068149 2011-03-25
PCT/JP2011/071482 WO2012043338A1 (ja) 2010-09-28 2011-09-21 薄膜トランジスタ及びその製造方法、薄膜トランジスタを備える画像表示装置

Publications (2)

Publication Number Publication Date
KR20130092591A KR20130092591A (ko) 2013-08-20
KR101891841B1 true KR101891841B1 (ko) 2018-08-24

Family

ID=45892796

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020137010750A KR101891841B1 (ko) 2010-09-28 2011-09-21 박막 트랜지스터 및 그의 제조 방법, 박막 트랜지스터를 구비하는 화상 표시 장치

Country Status (6)

Country Link
US (1) US8963147B2 (ko)
JP (1) JPWO2012043338A1 (ko)
KR (1) KR101891841B1 (ko)
CN (1) CN103140920B (ko)
TW (1) TWI542014B (ko)
WO (1) WO2012043338A1 (ko)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI605590B (zh) 2011-09-29 2017-11-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
TWI567985B (zh) * 2011-10-21 2017-01-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
CN107026089B (zh) * 2012-06-29 2021-12-03 株式会社半导体能源研究所 用于制造半导体装置的方法
TWI596778B (zh) 2012-06-29 2017-08-21 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
KR20140026257A (ko) * 2012-08-23 2014-03-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
JP6070073B2 (ja) * 2012-10-31 2017-02-01 凸版印刷株式会社 薄膜トランジスタアレイ
KR101795194B1 (ko) * 2012-12-28 2017-11-07 가부시키가이샤 고베 세이코쇼 박막 트랜지스터 및 그의 제조 방법
JP6108898B2 (ja) * 2013-03-19 2017-04-05 株式会社東芝 表示装置、薄膜トランジスタ、表示装置の製造方法及び薄膜トランジスタの製造方法
TWI515912B (zh) * 2013-05-08 2016-01-01 友達光電股份有限公司 半導體元件
EP2808916B1 (en) * 2013-05-30 2018-12-12 LG Display Co., Ltd. Method of manufacturing an organic light emitting display device
US20160118244A1 (en) * 2013-06-04 2016-04-28 Joled Inc. Thin film transistor element, production method for same, and display device
JP2015060996A (ja) * 2013-09-19 2015-03-30 株式会社東芝 表示装置及び半導体装置
JP6180908B2 (ja) * 2013-12-06 2017-08-16 富士フイルム株式会社 金属酸化物半導体膜、薄膜トランジスタ、表示装置、イメージセンサ及びｘ線センサ
FR3024589B1 (fr) * 2014-07-29 2017-12-08 Commissariat Energie Atomique Dispositif electronique et son procede de fabrication
CN105849596B (zh) * 2014-09-18 2018-05-04 华为技术有限公司 用于阻断串扰的材料、光组件和所述材料的制作方法
US9985139B2 (en) 2014-11-12 2018-05-29 Qualcomm Incorporated Hydrogenated p-channel metal oxide semiconductor thin film transistors
US9685542B2 (en) 2014-12-30 2017-06-20 Qualcomm Incorporated Atomic layer deposition of P-type oxide semiconductor thin films
US9647135B2 (en) 2015-01-22 2017-05-09 Snaptrack, Inc. Tin based p-type oxide semiconductor and thin film transistor applications
JP6611521B2 (ja) * 2015-08-25 2019-11-27 三菱電機株式会社 薄膜トランジスタ及びアレイ基板
KR102643111B1 (ko) * 2016-07-05 2024-03-04 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판 및 그 제조 방법
JP2018157101A (ja) * 2017-03-17 2018-10-04 東芝メモリ株式会社 トランジスタ、メモリ及びトランジスタの製造方法
KR101973269B1 (ko) * 2017-07-31 2019-04-26 한양대학교 산학협력단 산화물 반도체 박막 트랜지스터 및 이의 제조방법
TWI648844B (zh) 2017-11-06 2019-01-21 Industrial Technology Research Institute 薄膜電晶體及其製造方法
CN108089381A (zh) * 2018-01-02 2018-05-29 京东方科技集团股份有限公司 侧面电极制作方法
AU2021345023B2 (en) 2020-09-15 2023-12-21 E Ink Corporation Four particle electrophoretic medium providing fast, high-contrast optical state switching
US11846863B2 (en) 2020-09-15 2023-12-19 E Ink Corporation Coordinated top electrode—drive electrode voltages for switching optical state of electrophoretic displays using positive and negative voltages of different magnitudes
WO2022060700A1 (en) 2020-09-15 2022-03-24 E Ink Corporation Improved driving voltages for advanced color electrophoretic displays and displays with improved driving voltages
TWI813944B (zh) * 2021-02-08 2023-09-01 友達光電股份有限公司 主動元件基板及主動元件基板的製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008235871A (ja) * 2007-02-20 2008-10-02 Canon Inc 薄膜トランジスタの形成方法及び表示装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3460170B2 (ja) * 1997-02-03 2003-10-27 シャープ株式会社 薄膜トランジスタ及びその製造方法
JP3599972B2 (ja) * 1997-09-30 2004-12-08 三洋電機株式会社 薄膜トランジスタの製造方法
JP5015471B2 (ja) * 2006-02-15 2012-08-29 財団法人高知県産業振興センター 薄膜トランジスタ及びその製法
JP5105842B2 (ja) 2006-12-05 2012-12-26 キヤノン株式会社 酸化物半導体を用いた表示装置及びその製造方法
US8436349B2 (en) 2007-02-20 2013-05-07 Canon Kabushiki Kaisha Thin-film transistor fabrication process and display device
KR100873081B1 (ko) * 2007-05-29 2008-12-09 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP5704790B2 (ja) * 2008-05-07 2015-04-22 キヤノン株式会社 薄膜トランジスタ、および、表示装置
JP5403390B2 (ja) 2008-05-16 2014-01-29 出光興産株式会社 インジウム、ガリウム及び亜鉛を含む酸化物
JP5616012B2 (ja) * 2008-10-24 2014-10-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI556323B (zh) * 2009-03-13 2016-11-01 半導體能源研究所股份有限公司 半導體裝置及該半導體裝置的製造方法
US8685787B2 (en) * 2010-08-25 2014-04-01 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008235871A (ja) * 2007-02-20 2008-10-02 Canon Inc 薄膜トランジスタの形成方法及び表示装置

Also Published As

Publication number Publication date
TW201230342A (en) 2012-07-16
US8963147B2 (en) 2015-02-24
JPWO2012043338A1 (ja) 2014-02-06
WO2012043338A1 (ja) 2012-04-05
TWI542014B (zh) 2016-07-11
US20140217396A1 (en) 2014-08-07
CN103140920A (zh) 2013-06-05
KR20130092591A (ko) 2013-08-20
CN103140920B (zh) 2016-05-04

Similar Documents

Publication Publication Date Title
KR101891841B1 (ko) 박막 트랜지스터 및 그의 제조 방법, 박막 트랜지스터를 구비하는 화상 표시 장치
JP5250944B2 (ja) 構造体、透過型液晶表示装置、半導体回路の製造方法および透過型液晶表示装置の製造方法
US8487308B2 (en) Thin film transistor and image display unit
US20190280018A1 (en) Array substrate, manufacturing method therefor and display device
KR101949538B1 (ko) 박막 트랜지스터 및 그 제조 방법, 및 화상 표시 장치
JP2007298627A (ja) 表示装置およびその製造方法
JP2010087223A (ja) 薄膜トランジスタおよびアクティブマトリクスディスプレイ
JP5655277B2 (ja) 薄膜トランジスタおよびアクティブマトリクスディスプレイ
WO2013170574A1 (zh) 氧化物薄膜晶体管及其制作方法、阵列基板和显示装置
JP2007298601A (ja) 構造体、反射型表示装置、半導体回路の製造方法および反射型表示装置の製造方法
JP5278637B2 (ja) 構造体、透過型液晶表示装置、半導体回路の製造方法および透過型液晶表示装置の製造方法
TWI594432B (zh) 氧化物半導體元件、氧化物半導體元件的製造方法、顯示裝置及影像感測器
JP6260326B2 (ja) 薄膜トランジスタ装置及びその製造方法
US20090213039A1 (en) Display device
KR102039424B1 (ko) 산화물 박막 트랜지스터의 제조방법
JP5617214B2 (ja) 薄膜トランジスタ及びその製造方法並びに画像表示装置
JP5604938B2 (ja) 薄膜トランジスタ及びその製造方法
KR20070071180A (ko) 유기박막트랜지스터 및 그 제조방법
JP5124976B2 (ja) 表示装置およびその製造方法
WO2014049970A1 (ja) 薄膜トランジスタアレイおよび画像表示装置
JP2007298602A (ja) 構造体、透過型液晶表示装置、半導体回路の製造方法および透過型液晶表示装置の製造方法
JP5782695B2 (ja) 薄膜トランジスタ、薄膜トランジスタを備える画像表示装置、薄膜トランジスタの製造方法、画像表示装置の製造方法
JP2012204398A (ja) 薄膜トランジスタとその製造方法、および当該薄膜トランジスタを用いた画像表示装置
JP2013211446A (ja) 薄膜トランジスタアレイおよび画像表示装置
CN112289834A (zh) 显示面板及其制备方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant