TWI542014B - 薄膜電晶體及其製造方法、具備薄膜電晶體之影像顯示裝置 - Google Patents

薄膜電晶體及其製造方法、具備薄膜電晶體之影像顯示裝置 Download PDF

Info

Publication number
TWI542014B
TWI542014B TW100134699A TW100134699A TWI542014B TW I542014 B TWI542014 B TW I542014B TW 100134699 A TW100134699 A TW 100134699A TW 100134699 A TW100134699 A TW 100134699A TW I542014 B TWI542014 B TW I542014B
Authority
TW
Taiwan
Prior art keywords
layer
insulating
thin film
film transistor
metal oxide
Prior art date
Application number
TW100134699A
Other languages
English (en)
Other versions
TW201230342A (en
Inventor
原田由香里
今村千尋
小山浩晃
Original Assignee
凸版印刷股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 凸版印刷股份有限公司 filed Critical 凸版印刷股份有限公司
Publication of TW201230342A publication Critical patent/TW201230342A/zh
Application granted granted Critical
Publication of TWI542014B publication Critical patent/TWI542014B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/165—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on translational movement of particles in a fluid under the influence of an applied field
    • G02F1/166—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on translational movement of particles in a fluid under the influence of an applied field characterised by the electro-optical or magneto-optical effect
    • G02F1/167—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on translational movement of particles in a fluid under the influence of an applied field characterised by the electro-optical or magneto-optical effect by electrophoresis
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Molecular Biology (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Element Separation (AREA)
  • Formation Of Insulating Films (AREA)
  • Liquid Crystal (AREA)

Description

薄膜電晶體及其製造方法、具備薄膜電晶體之影像顯示裝置
本發明係關於薄膜電晶體及其製造方法、具備薄膜電晶體之影像顯示裝置。
目前以一般的平面薄型影像顯示裝置(Flat Panel Display；FPD)而言，藉由在通道層使用非晶矽或多晶矽的薄膜電晶體來進行驅動的主動矩陣類型已成為主流。
但是，在製作高品質的非晶矽或多晶矽時，必須要有300℃前後的成膜溫度，因此為了實現可撓性裝置，以基材而言，不得不使用如耐熱性優異的聚醯亞胺般之極為昂貴且吸水率高的薄膜，亦即不易處理的薄膜。
此外，近年來，盛行研究使用有機半導體材料的薄膜電晶體。
如上所示之有機半導體材料並未使用真空製程，即可以印刷製程作成，因此有大幅降低成本的可能性，此外具有設在可撓性的塑膠基材上等優點。
但是，有機半導體材料的移動度極低，而且亦有不耐經時劣化的缺點，有尚未達到廣泛性實用的狀況。
對於如以上所示之狀況，可低溫形成的金屬氧化物半導體材料在近年來非常受到矚目。
以可低溫形成的金屬氧化物半導體材料而言，例如如非專利文獻1之記載，已報告出使用非晶InGaZnO系材料作為通道層，形成在PET(聚對苯二甲酸乙二酯)基板上的薄膜電晶體具有移動度10cm2/Vs前後之優異特性。
證實可以室溫製作來實現如上所示之高移動度，藉此可在PET等廉價的廣泛應用塑膠基材上形成電晶體，對於輕量且不易破壞的可撓性顯示器的廣泛性普及的期待大幅提高。
[先前技術文獻][非專利文獻]
[非專利文獻1]K.Nomura,et al「Nature」，432，488，(2004)
如非專利文獻1之記載，若使用金屬氧化物半導體作為通道層時，一般使用濕式蝕刻法。
但是，濕式蝕刻法係有擔心微細加工精度降低、或因施行乾燥製程所造成的處理量降低等的問題。
在本發明中，為解決上述課題，目的在提供一種在使用金屬氧化物半導體的底部閘極型的薄膜電晶體中，因省略半導體層的圖案化步驟，可高品質且低成本製造的薄膜電晶體及其製造方法、及具備薄膜電晶體之影像顯示裝置。
本發明之中，請求項1所記載之發明係一種薄膜電晶體，其係在絕緣基板上至少具備有：閘極電極、閘極絕緣層、源極電極及汲極電極、具有包含同一金屬氧化物之半導體區域與絕緣區域的金屬氧化物層、及絕緣性保護層之薄膜電晶體，其特徵為：前述半導體區域係包含前述源極電極與汲極電極之間的區域，而且與前述源極電極及汲極電極的一部分相重疊，前述半導體區域係以至少與前述閘極絕緣層或前述絕緣性保護層的任一者相接的方式形成在前述閘極絕緣層及前述絕緣性保護層之間，與前述閘極絕緣層或前述絕緣性保護層之前述半導體區域相接的部分的氫原子的濃度為1×1020/cm3以上5×1022/cm3以下，與前述閘極絕緣層或前述絕緣性保護層之前述半導體區域未相接的部分的氫原子的濃度為未達1×1020/cm3。
接著，本發明之中，請求項2所記載之發明係如請求項1之薄膜電晶體，其中前述閘極電極係設在前述絕緣基板上，前述閘極絕緣層係設在前述閘極電極及前述絕緣基板上，前述金屬氧化物層係設在前述閘極絕緣層上，前述源極電極及汲極電極係以與前述半導體區域相連接的方式設在前述金屬氧化物層上，前述絕緣性保護層係設在前述源極電極、汲極電極及金屬氧化物層上，前述閘極絕緣層係包括：與前述金屬氧化物層之半導體區域相接的第一閘極絕緣層、及與前述金屬氧化物層之絕緣區域相接的第二閘極絕緣層，前述第一閘極絕緣層中的氫原子的濃度為1×1020/cm3以上5×1022/cm3以下，前述第二閘極絕緣層中的氫原子的濃度為未達1×1020/cm3。
接著，本發明之中，請求項3所記載之發明係如請求項2之薄膜電晶體，其中前述第一閘極絕緣層係包含氮化矽。
接著，本發明之中，請求項4所記載之發明係如請求項2或3之薄膜電晶體，其中前述第二閘極絕緣層係至少含有氧化矽、氮化矽、氮氧化矽、氧化鋁之中任一化合物。
接著，本發明之中，請求項5所記載之發明係如請求項1之薄膜電晶體，其中前述閘極電極係設在前述絕緣基板上，前述閘極絕緣層係設在前述閘極電極及前述絕緣基板上，前述源極電極及汲極電極係設在前述閘極絕緣層上，前述金屬氧化物係設在前述閘極絕緣層、前述源極電極及汲極電極上，前述絕緣性保護層係設在前述源極電極、汲極電極及金屬氧化物層上，前述絕緣性保護層係包括：與前述金屬氧化物層之半導體區域相接的第一絕緣性保護層、及與前述金屬氧化物層之絕緣區域相接的第二絕緣性保護層，前述第一絕緣性保護層中的氫原子的濃度為1×1020/cm3以上5×1022/cm3以下，前述第二絕緣性保護層中的氫原子的濃度為未達1×1020/cm3。
接著，本發明之中，請求項6所記載之發明係如請求項5之薄膜電晶體，其中前述第一絕緣性保護層係包含氮化矽。
接著，本發明之中，請求項7所記載之發明係如請求項5或6之薄膜電晶體，其中前述第二絕緣性保護層係至少含有氧化矽、氮化矽、氮氧化矽、氧化鋁之中任一化合物。
接著，本發明之中，請求項8所記載之發明係如請求項1至7中任一項之薄膜電晶體，其中前述半導體區域的導電率為10-7S/cm以上10-3S/cm以下的範圍內，前述絕緣區域的導電率為未達10-9S/cm。
接著，本發明之中，請求項9所記載之發明係如請求項1至8中任一項之薄膜電晶體，其中前述金屬氧化物材料係含有銦、鋅、鎵之中任一者。
接著，本發明之中，請求項10所記載之發明係如請求項1至9中任一項之薄膜電晶體，其中前述絕緣基板為樹脂基板。
接著，本發明之中，請求項11所記載之發明係一種影像顯示裝置，其特徵為具備有：具備如請求項1至10中任一項之薄膜電晶體的薄膜電晶體陣列、及影像顯示媒體。
接著，本發明之中，請求項12所記載之發明係如請求項12之影像顯示裝置，其中前述影像顯示媒體為電泳方式的顯示媒體。
接著，本發明之中，請求項13所記載之發明係一種薄膜電晶體之製造方法，其係在絕緣基板上至少具備有：閘極電極、閘極絕緣層、源極電極及汲極電極、具有包含同一金屬氧化物之半導體區域與絕緣區域的金屬氧化物層、及絕緣性保護層之薄膜電晶體之製造方法，其特徵為：使用同一金屬氧化物材料同時形成前述金屬氧化物層的半導體區域及前述絕緣區域，將前述半導體區域，以至少與前述閘極絕緣層或前述絕緣性保護層的任一者相接的方式形成在前述閘極絕緣層及前述絕緣性保護層之間，使用CVD法，形成前述閘極絕緣層或前述絕緣性保護層之中與前述半導體區域相接的部分。
接著，本發明之中，請求項14所記載之發明係如請求項13之薄膜電晶體之製造方法，其依序進行：將前述閘極電極形成在前述絕緣基板上的步驟；將前述閘極絕緣層形成在前述閘極電極及前述絕緣基板上的步驟；將前述金屬氧化物層形成在前述閘極絕緣層上的步驟；將前述源極電極及汲極電極以與前述半導體區域相連接的方式形成在前述金屬氧化物層上的步驟；及將前述絕緣性保護層形成在前述源極電極、汲極電極及金屬氧化物層上的步驟。形成前述閘極絕緣層的步驟係包括：將與前述金屬氧化物層之半導體區域相接的第一閘極絕緣層，使用CVD法而形成在前述絕緣基板及閘極電極上的步驟；將與前述金屬氧化物層之絕緣區域相接的第二閘極絕緣層，使用CVD法而形成在前述絕緣基板及閘極電極上的步驟。
接著，本發明之中，請求項15所記載之發明係如請求項13之薄膜電晶體之製造方法，其依序進行：將前述閘極電極形成在前述絕緣基板上的步驟；將前述閘極絕緣層形成在前述閘極電極及前述絕緣基板上的步驟；將前述源極電極及汲極電極形成在前述閘極絕緣層上的步驟；將前述金屬氧化物層形成在前述閘極絕緣層、前述源極電極及汲極電極上的步驟；及將前述絕緣性保護層形成在前述源極電極、汲極電極及金屬氧化物層上的步驟。形成前述絕緣性保護層的步驟係包括：將與前述金屬氧化物層之半導體區域相接的第一絕緣性保護層，使用CVD法而形成在前述半導體區域上的步驟；及將與前述金屬氧化物層之絕緣區域相接的第二絕緣性保護層，使用CVD法而形成在前述絕緣區域的步驟。
藉由本發明之請求項1所記載之發明，在使用金屬氧化物半導體的底部閘極型的薄膜電晶體中，可省略金屬氧化物層的圖案化步驟，尤其可省略濕式蝕刻步驟，因此可簡化薄膜電晶體製造步驟。
藉此，可提供可高品質且低成本製造的薄膜電晶體及其製造方法、及具備薄膜電晶體之影像顯示裝置。
此外，藉由本發明之請求項2所記載之發明，可將形成在第一閘極絕緣層上之屬於金屬氧化物層的半導體區域的導電率，比形成在第二閘極絕緣層上之屬於金屬氧化物層的絕緣區域的導電率為更高。
在此，本發明係利用金屬氧化物層的導電率可藉由改變膜中的組成而輕易控制者。接著，若作為金屬氧化物層之基底層的閘極絕緣層含有氫時，氫由閘極絕緣層擴散至金屬氧化物層，作為施體而發揮作用，因此導電率會增加。
因此，藉由改變第一閘極絕緣層與第二閘極絕緣層的氫濃度，可在閘極絕緣層上，將構成薄膜電晶體的金屬氧化物層進行成膜時同時形成，設在氫濃度高的閘極絕緣層上之以高導電率表示半導體特性的半導體區域、及設在氫濃度低的閘極絕緣層上之以低導電率表示絕緣特性的絕緣區域，可省略半導體層之圖案化製程。
此外，藉由本發明之請求項5所記載之發明，可將形成在第一絕緣性保護層之下的金屬氧化物層的導電率比形成在第二絕緣性保護層之下的金屬氧化物層的導電率為更高。
在此，本發明係利用藉由改變金屬氧化物的膜中的組成，可輕易控制金屬氧化物的導電率者。此係基於若與金屬氧化物層相接之絕緣性保護層含有氫原子時，氫原子由絕緣性保護層擴散至金屬氧化物層，氫原子宛如施體般動作而使金屬氧化物的導電率上升之故。
因此，藉由改變與金屬氧化物層相接的第一絕緣性保護層的氫原子濃度、及第二絕緣性保護層的氫原子濃度，可在成膜於絕緣性保護層下之一層金屬氧化物層形成導電率特性不同的區域。亦即，金屬氧化物層無關於是否為一層，仍在氫原子濃度高的第一絕緣性保護層下形成半導體區域，在氫原子濃度低的第二絕緣性保護層下形成絕緣體區域。
此外，藉由本發明之請求項8所記載之發明，以半導體區域的導電率為10-7S/cm以上10-3S/cm以下，絕緣區域的導電率為未達10-9S/cm以下的方式將閘極絕緣層及金屬氧化物層(半導體區域、絕緣區域)進行成膜，藉此可得具有高可靠性的薄膜電晶體。
此外，藉由本發明之請求項9所記載之發明，金屬氧化物材料含有銦、鋅、鎵之中任一者，藉此可得具有優異電晶體特性的薄膜電晶體。
此外，藉由本發明之請求項10所記載之發明，藉由將絕緣基板形成為樹脂基板，可得輕量且具可撓性的薄膜電晶體。
此外，藉由本發明之請求項5所記載之發明，使用以CVD法所形成的氮化矽來形成第一閘極絕緣層，藉此可輕易將第一閘極絕緣層中的氫原子的濃度形成為1×1020/cm3以上5×1022/cm3以下的範圍內，並且可使閘極絕緣層具有充分的耐電壓。
此外，藉由本發明之請求項13所記載之發明，使用CVD法，以150℃左右的低溫所形成的氮化矽層係由原料而來，尤其含有大量因一般作為原料所被使用的NH3而來的氫，因此氫容易在與該層相接的金屬氧化物層(半導體區域)擴散，可使半導體區域的導電率輕易增加。
此外，藉由本發明之請求項14所記載之發明，使用以CVD法所形成的氧化矽來形成第二閘極絕緣層，藉此可將金屬氧化物層(絕緣區域)中的氫原子的濃度輕易控制在1020/cm3以下，此外，以閘極絕緣層而言，可使其具有充分的耐電壓。
此外，藉由本發明之請求項15所記載之發明，使用以CVD法所形成的氧化矽來形成第二絕緣性保護層，藉此可將金屬氧化物層(絕緣區域)中的氫原子的濃度輕易控制在1020/cm3以下，此外，以閘極絕緣層而言，可使其具有充分的耐電壓。
 [用以實施發明之形態]
本發明之薄膜電晶體係在絕緣基板上至少具備有：閘極電極、閘極絕緣層、源極電極及汲極電極、具有包含同一金屬氧化物之半導體區域與絕緣區域的金屬氧化物層、及絕緣性保護層，半導體區域係包含源極電極與汲極電極之間的區域，而且以與前述源極電極及汲極電極的一部分相重疊的方式形成。
接著，半導體區域係以至少與閘極絕緣層或絕緣性保護層的任一者相接的方式形成在閘極絕緣層及絕緣性保護層之間。
接著，將與閘極絕緣層或絕緣性保護層的半導體區域相接的部分的氫原子的濃度形成為1×1020/cm3以上5×1022/cm3，與閘極絕緣層或絕緣性保護層的半導體區域未相接的部分的氫原子的濃度係形成為未達1×1020/cm3，藉此如後所述，與閘極絕緣層或絕緣性保護層的氫原子濃度較高之處相接的金屬氧化物層成為半導體區域，與閘極絕緣層或絕緣性保護層的氫原子濃度較低之處相接的金屬氧化物層成為絕緣區域，因此無須將金屬氧化物層進行圖案形成，即可區分半導體區域與絕緣區域。
接著，以本發明之具體構成例而言，說明第一實施形態與第二實施形態。
<第一實施形態>
以下針對本發明之第一實施形態(以下記載為「第一實施形態」)，一面參照圖示，一面說明第一實施形態之薄膜電晶體的構成、具備薄膜電晶體之影像顯示裝置的構成、及薄膜電晶體之製造方法。
(構成)
首先，使用第1圖，說明第一實施形態之薄膜電晶體1的構成。
第1圖係顯示第一實施形態中的薄膜電晶體1的概略構成的剖面圖。
如第1圖中所示，薄膜電晶體1係具備有：絕緣基板2、閘極電極4、閘極絕緣層6、半導體區域8、絕緣區域10、源極電極12、及汲極電極14。
亦即，第一實施形態之薄膜電晶體1係底部閘極-頂部接觸型的薄膜電晶體1。
(絕緣基板2的詳細構成)
以下參照第1圖，說明絕緣基板2的詳細構成。
以絕緣基板2的材料而言，例如可使用玻璃或塑膠基板。
在第一實施形態中，使用塑膠基板作為絕緣基板2的材料，將絕緣基板2作為樹脂基板。
在此，以塑膠基板而言，例如可使用：聚甲基丙烯酸甲酯、聚丙烯酸酯、聚碳酸酯、聚苯乙烯、聚環硫乙烷(polyethylene sulfide)、聚醚碸(PES)、聚烯烴、聚對苯二甲酸乙二酯、聚對萘二甲酸乙二酯(PEN)、環烯烴聚合物、聚醚碸、三乙醯纖維素、聚氟乙烯薄膜、乙烯-四氟乙烯共聚樹脂、耐候性聚對苯二甲酸乙二酯、耐候性聚丙烯、玻璃纖維強化丙烯酸樹脂薄膜、玻璃纖維強化聚碳酸酯、透明性聚醯亞胺、氟系樹脂、環狀聚烯烴系樹脂等。
該等基板亦可單獨使用，但是亦可使用將二種以上加以積層的複合基板。此外，在玻璃或塑膠基板上，亦可積層樹脂層，例如形成有彩色濾光片的基板。
(閘極電極4的詳細構成)
以下參照第1圖，說明閘極電極4的詳細構成。
閘極電極4係以覆蓋絕緣基板2上的一部分的方式形成。
以閘極電極4的材料而言，適於使用例如：氧化銦(In2O3)、氧化錫(SnO2)、氧化鋅(ZnO)、氧化鎘(CdO)、氧化銦鎘(CdIn2O4)、氧化鎘錫(Cd2SnO4)、氧化鋅錫(Zn2SnO4)、氧化銦鋅(In-Zn-O)等氧化物材料。
此外，以閘極電極4的材料而言，例如使用在上述氧化物材料中摻雜有雜質的材料亦會提高導電率，故較為適合。此時，可使用例如在氧化銦中摻雜有錫或鉬、鈦者；在氧化錫中摻雜有銻或氟者；在氧化鋅中摻雜有銦、鋁、鎵者等。在該等之中，尤其以在氧化銦中摻雜有錫的氧化銦錫(通稱ITO)為低電阻率，因此尤其適合。
此外，以閘極電極4的材料而言，亦可適於使用例如Au、Ag、Cu、Cr、Al、Mg、Li等低電阻金屬材料。
此外，以閘極電極4的材料而言，亦可使用例如將導電性氧化物材料與低電阻金屬材料積層複數而成者。此時，為了防止金屬材料氧化或經時劣化，以依導電性氧化物薄膜、金屬薄膜、導電性氧化物薄膜的順序積層的三層構造為尤其適合。
此外，以閘極電極4的材料而言，使用例如PEDOT(聚乙烯二氧噻吩)等有機導電性材料亦較為適合。
(閘極絕緣層6的詳細構成)
以下參照第1圖，說明閘極絕緣層6的詳細構成。
閘極絕緣層6係形成在絕緣基板2及閘極電極4上，以覆蓋閘極電極4的方式而設置，具有第一閘極絕緣層6a、及第二閘極絕緣層6b。
此外，閘極絕緣層6的厚度(膜厚)係以形成為例如50nm以上2μm以下的範圍內較為適合。
第一閘極絕緣層6a係在絕緣基板2及閘極電極4上之中以覆蓋閘極電極4的一部分的方式形成，形成在與半導體區域8相接的位置。
以第一閘極絕緣層6a的材料而言，係使用例如藉由CVD法所形成的氮化矽。此時，以藉由CVD法所形成的氮化矽的起始原料而言，係列舉SiH4/NH3等。此外，第一閘極絕緣層6a的材料並非限定於藉由CVD法所形成的氮化矽。
第一閘極絕緣層6a中的氫原子的濃度為1×1020/cm3以上5×1022/cm3以下的範圍內。
將第一閘極絕緣層6a中的氫原子的濃度形成在1×1020/cm3以上5×1022/cm3以下的範圍內的理由在於可提高形成在第一閘極絕緣層6a上的半導體區域8的導電率之故。
此係基於含有大量氫的閘極絕緣層6係在形成於其上之屬於金屬氧化物層的半導體區域8，氫容易由閘極絕緣層6擴散，因此經擴散的氫在金屬氧化物中作為p型摻雜物而發揮作用，屬於金屬氧化物層的半導體區域8的導電率會增加之故。
因此，若第一閘極絕緣層6a中的氫原子的濃度未達1×1020/cm3，擴散在金屬氧化物中的氫的量較少，因此金屬氧化物的導電性未增加，而變得無法將形成於第一閘極絕緣層6a上的半導體區域8形成為半導體層。
此外，在第一實施形態中，如後所述，藉由使用CVD法所形成的材料來形成第一閘極絕緣層6a。因此，第一閘極絕緣層6a中的氫原子係由一般作為原料氣體加以使用的NH3氣體而來者。
因此，若以第一閘極絕緣層6a中的氫原子的濃度大於5×1022/cm3的方式形成時，原料氣體濃度中的NH3氣體濃度會過高，因此無法形成SiN膜，變得無法藉由CVD法來將閘極絕緣層6進行成膜。
此外，第一閘極絕緣層6a的電阻值係以1011Ω．cm以上較為適合，更適合為1012Ω．cm以上。此係基於若第一閘極絕緣層6a的電阻值小於1011Ω．cm時，無法作為閘極絕緣層6全體來發揮充分的絕緣性，由於閘極漏電流增大，因此無法獲得良好的元件特性之故。
第二閘極絕緣層6b係在絕緣基板2及閘極電極4上之中以覆蓋絕緣基板2、及閘極電極4之第一閘極絕緣層6a未覆蓋的部分的方式形成，形成在與絕緣區域10相接的位置。
以第二閘極絕緣層6b的材料而言，以使用例如氧化矽、氮化矽、氮氧化矽、氧化鋁尤其適合。
在此，在第一實施形態中，以第二閘極絕緣層6b的材料而言，使用以CVD法所形成的氧化矽。
此外，在第一實施形態中，係將第二閘極絕緣層6b形成為含有氧化矽、氮化矽、氮氧化矽、氧化鋁之中任一化合物的層。
此外，以第二閘極絕緣層6b的材料而言，亦可使用例如氧化鉭、氧化釔、氧化鉿、鉿鋁化物、氧化鋯、氧化鈦等，藉由使用該等材料，可得到用以抑制閘極漏電流之充分的絕緣性。
此外，第二閘極絕緣層6b的材料並非限定於上述材料。
第二閘極絕緣層6b中的氫原子的濃度係未達1×1020/cm3。
將第二閘極絕緣層6b中的氫原子的濃度形成為未達1×1020/cm3的理由係在於可使形成於第二閘極絕緣層6b上之屬於金屬氧化物層的絕緣區域10的導電率低於形成於第一閘極絕緣層6a上之屬於金屬氧化物層的半導體區域8的導電率，藉此可將包含相鄰接的TFT的金屬氧化物的半導體層彼此藉由第二閘極絕緣層6b進行絕緣之故。
因此，若第二閘極絕緣層6b中的氫原子的濃度為1020/cm3以上時，第二閘極絕緣層6b中的氫原子會擴散在第二閘極絕緣層6b上之屬於金屬氧化物的絕緣區域10，第二閘極絕緣層6b上之屬於金屬氧化物的絕緣區域10的導電性會增加，而有損作為絕緣層的作用。
此外，第二閘極絕緣層6b的電阻值係與第一閘極絕緣層6a同樣地，以1011Ω．cm以上為適合，更為適合為1012Ω．cm以上。此係基於若第二閘極絕緣層6b的電阻值小於1011Ω．cm，以閘極絕緣層6全體而言無法發揮充分的絕緣性，且由於閘極漏電流增大，無法獲得良好的元件特性之故。
(半導體區域8的詳細構成)
以下參照第1圖，說明半導體區域8的詳細構成。
半導體區域8係包含通道，在閘極絕緣層6之中形成在與第一閘極絕緣層6a相接的部分。
此外，半導體區域8係連同絕緣區域10一起形成上述金屬氧化物層16。具體而言，半導體區域8與絕緣區域10係存在於屬於同時成膜的一個層的金屬氧化物層16的膜中。
以半導體區域8的材料而言，係可使用例如含有鋅、銦、錫、鎢、鎂、鎵之中一種以上的元素的氧化物。
在此，在第一實施形態中，以半導體區域8的材料而言，使用含有銦、鋅、鎵之中任一者的材料。
此外，以半導體區域8的材料而言，可使用例如氧化鋅、氧化銦、氧化銦鋅、氧化錫、氧化鎢、氧化鋅鎵銦(In-Ga-Zn-O)等周知材料。
此外，半導體區域8的材料並非限定於上述材料。
半導體區域8的厚度(膜厚)較適合為至少10nm以上。此是基於若半導體區域8的膜厚未達10nm，由於島狀成長，會發生在半導體區域8中產生未形成有半導體的部分的問題之故。
(絕緣區域10的詳細構成)
以下參照第1圖，說明絕緣區域10的詳細構成。
絕緣區域10係在閘極絕緣層6之中形成在與第二閘極絕緣層6b相接的部分。
以絕緣區域10的材料而言，與上述半導體區域8同樣地，可使用例如含有鋅、銦、錫、鎢、鎂、鎵之中一種以上的元素的氧化物。
在此，在第一實施形態中，以絕緣區域10的材料而言，使用含有銦、鋅、鎵之中任一者的材料。
此外，以絕緣區域10的材料而言，與上述半導體區域8同樣地，可使用例如氧化鋅、氧化銦、氧化銦鋅、氧化錫、氧化鎢、氧化鋅鎵銦(In-Ga-Zn-O)等周知材料。
此外，絕緣區域10的材料並非限定於上述材料。
絕緣區域10的厚度(膜厚)係與上述半導體區域8同樣地，以至少形成為10nm以上較為適合。此係基於若絕緣區域10的膜厚未達10nm，與上述半導體區域8同樣地，因島狀成長，會發生在絕緣區域10中產生未形成有半導體的部分的問題。此外，絕緣區域10的導電率係以未達10-9S/cm為宜。其理由在於若絕緣區域10的導電率為10-9S/cm以上，未發揮作為絕緣區域10的功能，而會有漏電流由半導體區域8流通之虞之故。
(源極電極12的詳細構成)
以下參照第1圖，說明源極電極12的詳細構成。
源極電極12係以覆蓋金屬氧化物層16上的一部分的方式形成。
以源極電極12的材料而言，與上述閘極電極4同樣地，適於使用例如氧化銦(In2O3)、氧化錫(SnO2)、氧化鋅(ZnO)、氧化鎘(CdO)、氧化銦鎘(CdIn2O4)、氧化鎘錫(Cd2SnO4)、氧化鋅錫(Zn2SnO4)、氧化銦鋅(In-Zn-O)等氧化物材料。
此外，以源極電極12的材料而言，與上述閘極電極4同樣地，例如使用在上述氧化物材料中摻雜有雜質的材料亦會提高導電率，故較為適合。此時，可使用例如在氧化銦中摻雜有錫或鉬、鈦者；在氧化錫中摻雜有銻或氟者；在氧化鋅中摻雜有銦、鋁、鎵者等。在該等之中，尤其在氧化銦中摻雜有錫的氧化銦錫(通稱ITO)由於低電阻率，故尤其適合。
此外，以源極電極12的材料而言，與上述閘極電極4同樣地，亦適於使用例如Au、Ag、Cu、Cr、Al、Mg、Li等低電阻金屬材料。
此外，以源極電極12的材料而言，與上述閘極電極4同樣地，亦可使用例如將導電性氧化物材料與低電阻金屬材料積層複數而成者。此時，為了防止金屬材料氧化或經時劣化，以依照導電性氧化物薄膜、金屬薄膜、導電性氧化物薄膜的順序所積層的三層構造尤其適合。
此外，以源極電極12的材料而言，與上述閘極電極4同樣地，亦適於使用例如PEDOT(聚乙烯二氧噻吩)等有機導電性材料。
(汲極電極14的詳細構成)
以下參照第1圖，說明汲極電極14的詳細構成。
汲極電極14係在金屬氧化物層16上之中以覆蓋源極電極12所未覆蓋的部分的至少一部分的方式形成。
以汲極電極14的材料而言，與上述閘極電極4同樣地，適於使用例如氧化銦(In2O3)、氧化錫(SnO2)、氧化鋅(ZnO)、氧化鎘(CdO)、氧化銦鎘(CdIn2O4)、氧化鎘錫(Cd2SnO4)、氧化鋅錫(Zn2SnO4)、氧化銦鋅(In-Zn-O)等氧化物材料。
此外，以汲極電極14的材料而言，與上述閘極電極4同樣地，例如使用在上述氧化物材料中摻雜有雜質的材料，亦會提升導電率，故較為適合。此時，可使用例如在氧化銦中摻雜有錫或鉬、鈦者；在氧化錫中摻雜有銻或氟者；在氧化鋅中摻雜有銦、鋁、鎵者等。在該等之中，尤其以在氧化銦中摻雜有錫的氧化銦錫(ITO)為低電阻率，因此尤其適合。
此外，以汲極電極14的材料而言，與上述閘極電極4同樣地，亦適於使用例如Au、Ag、Cu、Cr、Al、Mg、Li等低電阻金屬材料。
此外，以汲極電極14的材料而言，與上述閘極電極4同樣地，亦可使用例如將導電性氧化物材料與低電阻金屬材料積層複數而成者。此時，為了防止金屬材料氧化或經時劣化，以依照導電性氧化物薄膜、金屬薄膜、導電性氧化物薄膜的順序所積層的三層構造尤其適合。
此外，以汲極電極14的材料而言，與上述閘極電極4同樣地，亦適於使用例如PEDOT(聚乙烯二氧噻吩)等有機導電性材料。
此外、閘極電極4的材料，源極電極12的材料、及汲極電極14的材料係可全部使用相同的材料，此外，亦可全部使用不同的材料。但是，在製造薄膜電晶體1時，為了減少其製造步驟數，源極電極12的材料與汲極電極14的材料為相同材料更為適合。
(影像顯示裝置)
接著，參照第1圖，說明具備上述薄膜電晶體1之影像顯示裝置的構成。
影像顯示裝置(未圖示)為例如彩色顯示器，具備有：具備薄膜電晶體1的薄膜電晶體陣列(未圖示)、及影像顯示媒體(未圖示)。
此外，影像顯示裝置所具備的影像顯示媒體為電泳方式的顯示媒體。
此外，以影像顯示裝置所具備的薄膜電晶體1而言，亦可使用藉由後述薄膜電晶體1之製造方法所製造者。
(薄膜電晶體1之製造方法)
以下參照第1圖，說明薄膜電晶體1之製造方法。
在製造薄膜電晶體1時，首先進行在絕緣基板2上形成閘極電極4的閘極電極形成步驟。亦即，在薄膜電晶體1之製造方法包含閘極電極形成步驟。
在閘極電極形成步驟中，以形成閘極電極4的方法而言，可使用例如真空沉積法、離子電鍍法、濺鍍法、雷射剝蝕法、電漿CVD(Chemical Vapor Deposition)、光CVD、熱線CVD法等。
此外，以形成閘極電極4的方法而言，例如可使用將上述導電性材料形成為油墨狀、或膏狀者，以網版印刷、凸版印刷、凹版印刷、反轉平版印刷、噴墨列印法等進行塗布、燒成而形成的方法。
此外，形成閘極電極4的方法並非限定於上述方法。
接著，進行在絕緣基板2上形成閘極電極4之後，在絕緣基板2及閘極電極4上形成閘極絕緣層6的閘極絕緣層形成步驟。亦即，在薄膜電晶體1之製造方法包含閘極絕緣層形成步驟。
在閘極絕緣層形成步驟中，以形成第一閘極絕緣層6a的方法而言，使用CVD法。
此外，在閘極絕緣層形成步驟中，以形成第二閘極絕緣層6b的方法而言，使用例如濺鍍法、電漿CVD法、或原子層堆積法較為適合，但是亦可使用真空沉積法、離子電鍍法、雷射剝蝕法等方法。
此外，在形成第二閘極絕緣層6b時，亦可朝向膜的成長方向而使組成傾斜。
藉由閘極絕緣層形成步驟，進行在絕緣基板2及閘極電極4上形成閘極絕緣層6之後，在閘極絕緣層6上形成金屬氧化物層16的金屬氧化物層形成步驟。亦即，在薄膜電晶體1之製造方法包含金屬氧化物層形成步驟。
在金屬氧化物層形成步驟中係包含：形成半導體區域8的半導體區域形成步驟、及形成絕緣區域10的絕緣區域形成步驟。
在此，在第一實施形態之金屬氧化物層形成步驟中，係同時進行半導體區域形成步驟與絕緣區域形成步驟。亦即，在第一實施形態之薄膜電晶體1之製造方法中，係將半導體區域8與絕緣區域10同時進行成膜。
在金屬氧化物層形成步驟中，以形成半導體區域8與絕緣區域10的方法而言，使用例如濺鍍法、脈衝雷射沉積法、真空沉積法、CVD法、溶膠凝膠法等方法。
在金屬氧化物層形成步驟中，以形成半導體區域8與絕緣區域10的方法而言，更為適合為使用濺鍍法、脈衝雷射沉積法、真空沉積法、CVD法。
此時，以濺鍍法而言，使用RF磁控濺鍍法、DC濺鍍法、離子束濺鍍法。此外，以真空沉積法而言，使用加熱蒸鍍、電子束蒸鍍、離子電鍍法。此外，以CVD法而言，使用熱線CVD法、電漿CVD法等。
此外，形成半導體區域8及絕緣區域10的方法並非限定於上述方法。
此外，在金屬氧化物層形成步驟中，在形成半導體區域8時，以半導體區域8的導電率在10-7S/cm以上10-3S/cm以下的範圍內的方式進行成膜。
此時，尤其未進行圖案化等，而僅將半導體區域8均一地成膜在閘極絕緣層6上，藉由來自第一閘極絕緣層6a的氫原子的擴散，使位於第一閘極絕緣層6a上的半導體區域8成為半導體層。
另一方面，在金屬氧化物層形成步驟中，在形成絕緣區域10時，以絕緣區域10的導電率為未達10-7S/cm的方式進行成膜。
此時，位於第二閘極絕緣層6b上的絕緣區域10係保持導電率為未達10-7S/cm的絕緣層的原狀，因此無須特別設置半導體層的圖案化步驟，即可將相鄰接的TFT的半導體層彼此進行絕緣，而可省略半導體層的圖案化步驟。
此外，如上所述，將半導體區域8的導電率形成為10-7S/cm以上10-3S/cm以下的範圍內，以將絕緣區域10的導電率形成為未達10-9S/cm的方式將閘極絕緣層6及金屬氧化物層16進行成膜，藉此可得具有高可靠性的薄膜電晶體1，此外，由於不需要半導體層的圖案化步驟，因此可得生產性優異的薄膜電晶體1之製造方法。
藉由金屬氧化物層形成步驟，在閘極絕緣層6上形成金屬氧化物層16之後，進行在金屬氧化物層16上形成源極電極12與汲極電極14的源極電極形成步驟及汲極電極形成步驟。亦即，在薄膜電晶體1之製造方法包含源極電極形成步驟及汲極電極形成步驟。
在源極電極形成步驟及汲極電極形成步驟中，以形成源極電極12與汲極電極14的方法而言，與在上述閘極電極形成步驟中形成閘極電極4的方法同樣地，可使用例如真空沉積法、離子電鍍法、濺鍍法、雷射剝蝕法、電漿CVD、光CVD、熱線CVD法等。
此外，以形成源極電極12與汲極電極14的方法而言，例如可使用將上述導電性材料形成為油墨狀或膏狀者，以網版印刷、凸版印刷、凹版印刷、反轉平版印刷(reverse offset printing)、噴墨列印法等進行塗布、燒成而形成的方法。
此外，形成源極電極12與汲極電極14的方法並非限定於上述方法。
若形成源極電極12與汲極電極14，即結束薄膜電晶體1的製造。
在金屬氧化物的半導體區域上，較佳為視需要而形成絕緣性密封層。以構成密封層的無機材料而言，以氧化矽、氮化矽、氮氧化矽、氧化鋁為特佳。此外，亦可列舉氧化鉭、氧化釔、氧化鉿、鉿鋁化物、氧化鋯、氧化鈦等，藉由使用該等材料，可發揮作為密封層的充分功能。該等無機材料係可藉由濺鍍法、電漿CVD法或原子堆積法來形成。但是，亦可使用真空沉積法、離子電鍍法、雷射剝蝕法等方法。
此外，以構成密封層的有機材料而言，亦可使用氟樹脂、或在側鏈具有氟的矽樹脂等將高分子樹脂的氫置換成氟的氟化樹脂。具體而言，可使用氟化環氧、氟化丙烯酸、氟化聚醯亞胺、聚偏二氟乙烯、氟化烯烴-丙烯共聚物、氟化烯烴-乙烯乙醚共聚物、氟化烯烴-乙烯酯共聚物、氟化醚環化聚合物等。此外，在氟化樹脂係有將一部分的氫置換成氟的部分氟化樹脂、及將全部的氫置換成氟的全氟化樹脂，但是以全氟化樹脂較為理想。不同於一般的非氟化樹脂(環氧或丙烯酸等)，氟化樹脂係安定性優異的物質，不會對半導體層造成影響。若為無機絕緣膜，在圖案化時係以剝離技術較為適合。
若為氟化樹脂，圖案化係可利用印刷(網版印刷、快乾印刷(flexographic printing)、反轉印刷、噴墨印刷印刷等)來進行，但是亦可在藉由旋塗或模具塗布而全面形成後，利用鑷子等而僅剝除接觸部。
(使用前述薄膜電晶體1的影像顯示裝置)
第一實施形態之影像顯示裝置係如第3圖或第4圖所示之一例般，在前述構成的薄膜電晶體之上至少配置有層間絕緣層22、像素電極24、電泳體32、及對向電極30而構成。
層間絕緣層22係按照材料，適當使用真空沉積法、離子電鍍法、濺鍍法、雷射剝蝕法、電漿CVD、光CVD、熱線CVD法等乾式製膜、或旋塗法、浸漬塗布法、網版印刷法等濕式成膜法而形成。層間絕緣層22係在汲極電極14上具有開口部，可透過該開口部而使汲極電極14與像素電極24相連接。開口部係可在層間絕緣層180的形成的同時或形成後，使用光微影法或蝕刻等周知方法而設置。
將導電性材料成膜在該層間絕緣層22上，圖案化成預定的像素形狀而形成像素電極24。在以露出汲極電極14的方式形成有開口部的前述層間絕緣層22上形成像素電極24，藉此可取得汲極電極14與像素電極24的導通。
此外，在前述像素電極24上隔著電泳體32設置對向電極30。電泳體32係利用電泳方式的影像顯示媒體。
以各電極及絕緣性保護層的圖案化方法而言，係可使用周知一般方法。例如可使用光微影法，藉由阻劑等保護圖案形成部分，藉由蝕刻去除不要部分來進行，但是並非限定於該方法。
(第一實施形態之效果)
以下列舉第一實施形態之效果。
若為第一實施形態之薄膜電晶體1及薄膜電晶體1之製造方法，可省略金屬氧化物層16的圖案化步驟，尤其是濕式蝕刻步驟，因此可簡化薄膜電晶體1的製造步驟。
藉此，可提供可高品質且低成本製造的薄膜電晶體1及其製造方法、及具備薄膜電晶體1之影像顯示裝置。
<第二實施形態>
接著，一面參照圖示，一面針對本發明之第二實施形態(以下記載為「第二實施形態」)，說明第二實施形態之薄膜電晶體的構成、具備薄膜電晶體之影像顯示裝置的構成、及薄膜電晶體之製造方法。
(構成)
在第6圖中顯示說明本發明之實施形態的薄膜電晶體之一例。
如第6圖所示，第二實施形態之薄膜電晶體係在絕緣基板100上，依序積層閘極電極110、閘極絕緣層120、源極電極130、汲極電極140、金屬氧化物層150、絕緣性保護層160所形成的底部閘極底部接觸型的薄膜電晶體。接著，前述絕緣性保護層160係包含第一絕緣性保護層160a與第二絕緣性保護層160b，前述金屬氧化物層150係包含形成在第一絕緣性保護層160a之下的半導體區域150a、及形成在第二絕緣性保護層160b之下的絕緣體區域150b。與包含通道的半導體區域150a相接的第一絕緣性保護層160a係由藉由CVD法所形成的氮化矽所構成。
以第二實施形態之絕緣基板而言，可使用玻璃或塑膠基板。以塑膠基板的具體例而言，可例示聚甲基丙烯酸甲酯、聚丙烯酸酯、聚碳酸酯、聚苯乙烯、聚環硫乙烷、聚醚碸、聚烯烴、聚對苯二甲酸乙二酯、聚對萘二甲酸乙二酯、環烯烴聚合物、聚醚碸、三乙醯纖維素、聚氟乙烯薄膜、乙烯-四氟乙烯、共聚樹脂、耐候性聚對苯二甲酸乙二酯、耐候性聚丙烯、玻璃纖維強化丙烯酸樹脂薄膜、玻璃纖維強化聚碳酸酯、透明性聚醯亞胺、氟系樹脂、環狀聚烯烴樹脂等。但是，本發明並非限定於該等材料。該等可單獨，亦可作為積層二種以上的複合基板加以使用。此外，在玻璃或塑膠基板上亦可使用具有如彩色濾光片般的樹脂層的基板。
第二實施形態之閘極電極110、源極電極130、汲極電極140係適於使用氧化銦(In2O3)、氧化錫(SnO2)、氧化鋅(ZnO)、氧化鎘(CdO)、氧化銦鎘(CdIn2O4)、氧化鎘錫(Cd2SnO4)、氧化鋅錫(Zn2SnO4)、氧化銦鋅(In-Zn-O)等氧化物材料。此外，在該氧化物材料中摻雜有雜質者亦佳。以一例而言，列舉在氧化銦中摻雜有鉬或鈦者；在氧化錫中摻雜有銻或氟者；在氧化鋅中摻雜有銦、鋁、鎵者等。其中亦由於在氧化銦中摻雜有錫的氧化銦錫(通稱ITO)顯示特別低的電阻率，因此可謂為最為適合的電極材料。
此外，亦較佳使用Au、Ag、Cu、Cr、Al、Mg、Li等低電阻金屬材料。
此外，PEDOT(聚乙烯二氧噻吩)等有機導電性材料亦適合，若為單體，在與導電性氧化物材料的複數積層的情形下亦適於使用。閘極電極110、源極電極130及汲極電極140全部由相同材料形成、或由不同材料形成，均不成問題。但是，由減少步驟的觀點來看，以在源極電極130與汲極電極140使用相同材料為宜。
該等電極110、130、140若藉由真空沉積法、離子電鍍法、濺鍍法、雷射剝蝕法、電漿CVD法、光CVD法、熱線CVD法等來形成即可。此外，將上述導電性材料形成為油墨狀、膏狀者，藉由網版印刷、凸版印刷、凹版印刷、反轉平版印刷、噴墨列印法等進行塗布、燒成，亦可形成各電極。但是，電極110、130、140的形成方法並非限定於該等。
在形成第二實施形態之閘極絕緣層120的絕緣膜，列舉有氧化矽、氮化矽、氧化氮化矽、氧化鋁、氧化鉭、氧化釔、氧化鉿、鉿鋁化物、氧化鋯、氧化鈦等無機材料、或PMMA(聚甲基丙烯酸甲酯)等聚丙烯酸酯、PVA(聚乙烯醇)、PVP(聚乙烯酚)等，但是本發明並非限定於該等。此外，為了抑制閘極漏電流，絕緣材料的較佳電阻率為1011Ωcm以上，更佳為1014Ωcm以上。
形成第二實施形態之金屬氧化物層150的半導體區域150a與絕緣體區域150b係存在於同時成膜的一層膜中。以金屬氧化物層150的構成成分之一例而言，列舉含有鋅、銦、錫、鎢、鎂、鎵等之中一種以上的元素的氧化物。在此列舉氧化鋅、氧化銦、氧化銦鋅、氧化錫、氧化鎢、氧化鋅鎵銦(In-Ga-Zn-O)等周知材料。但是，本發明並非限定於該等。金屬氧化物層係以具有膜厚10nm以上為宜。若膜厚未達10nm，難以在膜全體形成均一的半導體層之故。
前述金屬氧化物層150係可使用濺鍍法、脈衝雷射沉積法、真空沉積法、CVD法、溶膠凝膠法等方法來形成。以前述金屬氧化物層150的形成方法而言，以濺鍍法、脈衝雷射沉積法、真空沉積法、CVD法為宜。此外，在濺鍍法中，係以RF磁控濺鍍法、DC濺鍍法、離子束濺鍍法為宜，在真空蒸鍍中係以加熱蒸鍍、電子束蒸鍍、離子電鍍法為宜，在CVD法中係以熱線CVD法、電漿CVD法為宜。但是，本發明並非限定於該等。
第二實施形態之絕緣性保護層160係由第一絕緣性保護層160a與第二絕緣性保護層160b所構成。絕緣性保護層160的膜厚係以30nm以上500nm以下為宜。若膜厚未達30nm，無法取得充分的耐電壓性，若膜厚超過500nm，則生產性會降低之故。
第二實施形態中的第一絕緣性保護層160a的氫原子濃度為1×1020/cm3以上5×1022/cm3以下，第二絕緣性保護層160b的氫原子濃度為未達1×1020/cm3。
將第一絕緣性保護層160a的氫原子濃度設為1×1020/cm3以上5×1022/cm3以下。
此係基於含有大量氫的絕緣性保護層，在形成在其上之屬於金屬氧化物層的半導體區域，氫容易由絕緣性保護層擴散，因此經擴散的氫在金屬氧化物中作為p型摻雜物而發揮作用，且屬於金屬氧化物層的半導體區域的導電率會增加之故。
因此，第一絕緣性保護層160a中的氫原子的濃度若未達1×1020/cm3，擴散至金屬氧化物中的氫的量較少，因此金屬氧化物的導電性不會增加，而變得無法將形成在第一絕緣性保護層160a上的半導體區域形成為半導體層。
此外，在第二實施形態中，如後所述，藉由使用CVD法所形成的材料來形成第一絕緣性保護層160a。因此，第一絕緣性保護層160a中的氫原子係因一般作為原料氣體加以使用的NH3氣體而來。
因此，若以第一絕緣性保護層160a中的氫原子的濃度大於5×1022/cm3的方式形成時，原料氣體濃度中的NH3氣體濃度會變得過高，因此無法形成SiN膜，而無法藉由CVD法來將絕緣性保護層進行成膜。
接著，藉由將與包含前述金屬氧化物150的絕緣體區域150b相接的第二絕緣性保護層160b的氫原子濃度設為未達1×1020/cm3，可將形成在第一絕緣性保護層160a之下的金屬氧化物層的導電率，比形成在第二絕緣性保護層160b之下的金屬氧化物層的導電率為更高。藉此，可將包含相鄰接的TFT的金屬氧化物的半導體層彼此，藉由第二絕緣性保護層160b來進行絕緣。
因此，若第二絕緣性保護層160b中的氫原子的濃度為1020/cm3以上時，第二絕緣性保護層160b中的氫原子會在第二絕緣性保護層160b上之屬於金屬氧化物的絕緣區域10擴散，第二絕緣性保護層160b上之屬於金屬氧化物的絕緣區域10的導電性會增加，而損及作為絕緣層的作用。
以第一絕緣性保護膜160a而言，列舉藉由CVD法所形成的氮化矽等，但是並非限定於該等。以藉由CVD法所形成的氮化矽的起始原料而言，列舉有SiH4/NH3等。
以構成第二絕緣性保護層160b的材料而言，以氧化矽、氮化矽、氮氧化矽、氧化鋁為特佳。此外，亦可列舉氧化鉭、氧化釔、氧化鉿、鉿鋁化物、氧化鋯、氧化鈦等，藉由使用該等材料，可發揮作為保護層的充分功能。
第二絕緣性保護層160b係以濺鍍法、電漿CVD法或原子堆積法來形成為宜。但是，亦可使用真空沉積法、離子電鍍法、雷射剝蝕法等方法。
(使用前述薄膜電晶體的影像顯示裝置)
第二實施形態之影像顯示裝置係如第8圖或第10圖中之一例所示，在前述構成的薄膜電晶體之上，至少配置有層間絕緣層180、像素電極190、電泳體220、及對向電極210所構成。
層間絕緣層180係按照材料，適當使用真空沉積法、離子電鍍法、濺鍍法、雷射剝蝕法、電漿CVD、光CVD、熱線CVD法等乾式製膜、或旋塗法、浸漬塗布法、網版印刷法等濕式成膜法而形成。層間絕緣層180係在汲極電極140上具有開口部，可透過該開口部，使汲極電極140與像素電極190相連接。開口部係可在層間絕緣層180的形成的同時或形成後，使用光微影法或蝕刻等周知方法而設置。
在該層間絕緣層180上將導電性材料進行成膜，圖案化成預定的像素形狀而形成像素電極190。在以露出汲極電極140的方式形成有開口部的前述層間絕緣層180上形成像素電極190，藉此可取得汲極電極140與像素電極190的導通。
此外，在前述像素電極190上透過電泳體220設置對向電極210。電泳體220係利用電泳方式的影像顯示媒體。
以各電極及絕緣性保護層的圖案化方法而言，係可使用周知一般方法。例如可使用光微影法，藉由阻劑等來保護圖案形成部分，藉由蝕刻去除不要部分來進行，但是並非限定於該方法。
(第二施形態之效果)
以下列舉第二實施形態之效果。
藉由第二實施形態之薄膜電晶體及薄膜電晶體之製造方法，可省略金屬氧化物層150的圖案化步驟，尤其是濕式蝕刻步驟，因此可簡化薄膜電晶體的製造步驟。
藉此，可提供高品質且低成本製造的薄膜電晶體及其製造方法、及具備薄膜電晶體之影像顯示裝置。
<變形例>
以下列舉第一實施形態及第二實施形態之變形例。
(1)在第一、第二實施形態之薄膜電晶體中，係將半導體區域的導電率設為10-7S/cm以上10-3S/cm以下的範圍內，將絕緣區域的導電率設為未達10-9S/cm，但是半導體區域及絕緣區域的導電率並非限定於上述值。
(2)在第一、第二實施形態之薄膜電晶體中，係將金屬氧化物材料設為含有銦、鋅、鎵之中任一者，但是金屬氧化物材料的構成並非限定於此。
(3)在第一、第二實施形態之薄膜電晶體中，係將絕緣基板形成為樹脂基板，但是絕緣基板的構成並非限定於此。
(4)在第一實施形態之薄膜電晶體之製造方法中，係使用以CVD法所形成的氧化矽來形成第二閘極絕緣層6b，但是並非限定於此，亦可使用以CVD法所形成的氧化矽以外來形成第二閘極絕緣層6b。此外，在第一實施形態之薄膜電晶體1之製造方法中，係將第二閘極絕緣層6b形成為含有氧化矽、氮化矽、氮氧化矽、氧化鋁之中任一化合物的層，但是，並非限定於此，亦可將第二閘極絕緣層6b形成為未含有前述化合物的層。
(5)在第二實施形態之薄膜電晶體之製造方法中，係使用以CVD法所形成的氧化矽來形成第二絕緣性保護層，但是並非限定於此，亦可使用以CVD法所形成的氧化矽以外來形成第二絕緣性保護層。此外，在第二實施形態之薄膜電晶體之製造方法中，係將第二絕緣性保護層形成為含有氧化矽、氮化矽、氮氧化矽、氧化鋁之中任一化合物的層，但是並非限定於此，亦可將第二絕緣性保護層形成為未含有前述化合物的層。
(6)在第一實施形態之薄膜電晶體中，係說明為底部閘極-頂部接觸型的情形，在第二實施形態之薄膜電晶體中，係說明為底部閘極-底部接觸型的情形，但是並非限定於此，若為藉由閘極絕緣層或絕緣性保護層而將金屬氧化物層形成為半導體區域與絕緣體區域即可，亦可為依照絕緣基板、源極-汲極電極、金屬氧化物層、閘極絕緣層、閘極電極的順序作積層的頂部閘極-底部接觸型，亦可形成為依照絕緣基板、絕緣性保護層、金屬氧化物層、源極-汲極電極、閘極絕緣層、閘極電極的順序作積層的頂部閘極-頂部接觸型。
(7)在具備有第一、第二實施形態之薄膜電晶體的影像顯示裝置中，係將影像顯示媒體形成為電泳方式的顯示媒體，但是並非限定於此，亦可將影像顯示媒體形成為電泳方式以外的顯示媒體。
[實施例]
以下針對本發明之實施形態，使用實施例與比較例來進行說明。
(第一實施形態之實施例)
以下一面參照第1圖，一面使用第2圖至第5圖，針對製造三種類之第一實施形態之薄膜電晶體1、與三種類之比較例的薄膜電晶體1，對兩者進行物性評估的結果加以說明。
(實施例1)
以實施例1的薄膜電晶體1而言，係製造出第2圖中所示之薄膜電晶體1(薄膜電晶體元件)。此外，第2圖係顯示實施例中的薄膜電晶體1的概略構成的剖面圖。
在製造實施例1的薄膜電晶體1時，以絕緣基板2而言，在PEN基材(厚度125μm)上，使用DC磁控濺鍍裝置，將Mo以80nm的膜厚在室溫下進行成膜。
接著，在使用光微影法來形成光阻圖案之後，進行乾式蝕刻、剝離，而形成閘極電極4與電容電極18。
在此，Mo成膜時的投入電力係設為100W，氣體流量係設為Ar=50SCCM，成膜壓力係設為1.0Pa。
接著，使用電漿CVD裝置，將SiNx以500nm的膜厚進行成膜，在使用光微影法形成光阻圖案之後，進行乾式蝕刻、剝離，而形成第一閘極絕緣層6a。
在此，以原料氣體而言，流通SiH4=10SCCM、NH3=5SCCM，將投入電力設為200W，將成膜壓力設為3Pa，將基板溫度設為150℃來進行成膜。
接著，使用電漿CVD裝置，將SiOx以500nm的膜厚進行成膜，在使用光微影法形成光阻圖案後，進行乾式蝕刻、剝離，而形成第二閘極絕緣層6b。
在此，以原料氣體而言，流通SiH4=10SCCM、N2O=10SCCM，將投入電力設為300W，將成膜壓力設為1Pa，將基板溫度設為150℃來進行成膜。
接著，使用濺鍍法，將包含InGaZnO的金屬氧化物層16以40nm的膜厚在室溫下進行成膜。
在此，成膜時的投入電力為100W，氣體流量為Ar=100SCCM、O2=2SCCM，成膜壓力設為1.0Pa。
最後使用Dc磁控濺鍍裝置，將Mo以80nm的膜厚在室溫下進行成膜，使用光微影法形成光阻圖案後，進行乾式蝕刻、剝離，形成源極電極12與汲極電極14，而得實施例1的薄膜電晶體1。
在此，源極電極12與汲極電極14之間的長度為20μm，源極電極12與汲極電極14之間的寬度為5μm。
對於如上所述所製造的實施例1的薄膜電晶體1，使用SIMS(二次離子質量分析裝置)所測定出的第一閘極絕緣層6a中的氫原子的濃度為5.2×1021/cm3，第二閘極絕緣層6b中的氫原子的濃度為9.0×1019/cm3。
此外，使用半導體參數分析儀所測定出的薄膜電晶體1的金屬氧化物層16的半導體區域8的導電率為1.7×10-4S/cm，絕緣區域10的導電率為9.0×10-10S/cm。
此外，薄膜電晶體1的移動度為11cm2/Vs，在源極電極12與汲極電極14之間施加10V的電壓時的ON/OFF比為5位數，subthreshold swing值(s值)為1.1V/decade。
由以上測定結果，確認出實施例1的薄膜電晶體1顯示良好的電晶體特性。
接著，使用與上述同樣的方法，對於形成至源極電極12與汲極電極14的薄膜電晶體1，如第3圖中所示，在源極電極12及汲極電極14上形成包含SiOx的密封層20、包含聚合物的層間絕緣層22、包含ITO的像素電極24，而得薄膜電晶體陣列基板26(薄膜電晶體陣列)。此外，第3圖係顯示實施例中的薄膜電晶體陣列基板26的概略構成的剖面圖。
該薄膜電晶體陣列基板26係一像素的尺寸為125μm×125μm，該像素有480×640個。
接著，將第4圖中所示之影像顯示裝置28，在薄膜電晶體陣列基板26與對向電極30之間包夾電泳媒體32來進行製作，經進行驅動的結果，確認出可進行良好的顯示。此外，第4圖係顯示實施例中的影像顯示裝置28的概略構成的剖面圖。
(實施例2)
以實施例2的薄膜電晶體1而言，除了使用濺鍍裝置形成SiNx來作為第二閘極絕緣層6b以外，係與實施例1同樣地，製造第2圖中所示構成的薄膜電晶體1。
在此，SiNx成膜時的投入電力設為500W，氣體流量設為Ar=50SCCM，成膜壓力設為1.0Pa。
對於如上所述所製造的實施例2的薄膜電晶體1，使用SIMS(二次離子質量分析裝置)所測定出的第一閘極絕緣層6a中的氫原子的濃度為5.1×1021/cm3，第二閘極絕緣層6b中的氫原子的濃度為8.1×1019/cm3。
此外，使用半導體參數分析儀所測定出的薄膜電晶體1的金屬氧化物層16的半導體區域8的導電率為1.1×10-4S/cm，絕緣區域10的導電率為5.5×10-10S/cm。
此外，在薄膜電晶體1的移動度為9cm2/Vs，源極電極12與汲極電極14之間被施加10V電壓時的ON/OFF比為6位數，subthreshold swing值(s值)為0.9V/decade。
由以上測定結果確認出實施例2的薄膜電晶體1係顯示良好的電晶體特性。
接著，使用與上述同樣的方法，對於形成至源極電極12與汲極電極14的薄膜電晶體1，如第3圖中所示，在源極電極12及汲極電極14上形成包含SiOx的密封層20、包含聚合物的層間絕緣層22、及包含ITO的像素電極24，而得薄膜電晶體陣列基板26。
該薄膜電晶體陣列基板26係一像素的尺寸為125μm×125μm，該像素有480×640個。
接著，將如第4圖中所示之影像顯示裝置28，在薄膜電晶體陣列基板26與對向電極30之間包夾電泳媒體32來進行製作，經進行驅動的結果，確認出可進行良好的顯示。
(實施例3)
以實施例3的薄膜電晶體1而言，除了使用原子層堆積裝置形成Al2O3作為第二閘極絕緣層6b以外，係與實施例1同樣地，製造第2圖中所示構成的薄膜電晶體1。
在此，Al2O3係將基板溫度設為150℃，以三甲基鋁與H2O為原料而進行成膜。
對於如上所述所製造的實施例3的薄膜電晶體1，使用SIMS(二次離子質量分析裝置)所測定出的第一閘極絕緣層6a中的氫原子的濃度為5.0×1021/cm3，第二閘極絕緣層6b中的氫原子的濃度為4.0×1019/cm3。
此外，使用半導體參數分析儀所測定出的薄膜電晶體1的金屬氧化物層16的半導體區域8的導電率為1.2×10-4S/cm，絕緣區域10的導電率為3.1×10-10S/cm。
此外，薄膜電晶體1的移動度為10cm2/Vs，在源極電極12與汲極電極14之間被施加10V的電壓時的ON/OFF比為6位數，subthreshold swing值(s值)為0.9V/decade。
由以上測定結果確認出實施例3的薄膜電晶體1係顯示良好的電晶體特性。
接著，使用與上述同樣的方法，對於形成至源極電極12與汲極電極14的薄膜電晶體1，如第3圖中所示，在源極電極12及汲極電極14上形成包含SiOx的密封層20、包含聚合物的層間絕緣層22、及包含ITO的像素電極24，而得薄膜電晶體陣列基板26。
該薄膜電晶體陣列基板26係一像素的尺寸為125μm×125μm，該像素有480×640個。
接著，將第4圖中所示之影像顯示裝置28，在薄膜電晶體陣列基板26與對向電極30之間包夾電泳媒體32來進行製作，經進行驅動的結果，確認出可進行良好的顯示。
(比較例1)
以比較例1的薄膜電晶體1而言，除了以與上述第二閘極絕緣層6b同樣的條件形成閘極絕緣層6，且以與上述半導體區域8同樣的條件形成金屬氧化物層16以外，係使用與實施例1同樣的方法，製造出第5圖中所示構成的薄膜電晶體1。此外，第5圖係顯示實施例中的薄膜電晶體1的概略構成的剖面圖。
對於如上所述所製造的比較例1的薄膜電晶體1，使用SIMS(二次離子質量分析裝置)所測定出的閘極絕緣層6中的氫原子的濃度為9.2×1019/cm3。
此外，使用半導體參數分析儀所測定出的薄膜電晶體1的金屬氧化物層16的導電率為9.1×10-10S/cm。
此外，經測定薄膜電晶體1的電晶體特性的結果，導通狀態下的電流值較小。
由以上測定結果確認出比較例1的薄膜電晶體1並無法獲得良好的電晶體特性。
(比較例2)
以比較例2的薄膜電晶體1而言，除了將第一閘極絕緣層6a的成膜時的基板加熱溫度設為80℃以外，與實施例1同樣地，製造第2圖中所示構成的薄膜電晶體1。
對於如上所述所製造的比較例2的薄膜電晶體1，使用SIMS(二次離子質量分析裝置)所測定出的第一閘極絕緣層6a中的氫原子的濃度為6.0×1022/cm3，第二閘極絕緣層6b中的氫原子的濃度為9.0×1019/cm3。
此外，使用半導體參數分析儀所測定出的薄膜電晶體1的金屬氧化物層16的半導體區域8的導電率為5.3×10-2S/cm，絕緣區域10的導電率為8.9×10-10S/cm。
此外，經測定薄膜電晶體1的電晶體特性的結果，導通狀態下的電流值較小。
由以上測定結果確認出比較例2的薄膜電晶體1並無法獲得良好的電晶體特性。
(比較例3)
以比較例3的薄膜電晶體1而言，除了以與上述第一閘極絕緣層6a同樣的條件形成閘極絕緣層6，且以與上述半導體區域8同樣的條件形成金屬氧化物層16以外，係使用與實施例1同樣的方法，製造第5圖中所示構成的薄膜電晶體1。
對於如上所述所製造的比較例3的薄膜電晶體1，使用SIMS(二次離子質量分析裝置)所測定出的閘極絕緣層6中的氫原子的濃度為5.1×1021/cm3。
此外，使用半導體參數分析儀所測定出的薄膜電晶體1的金屬氧化物層16的導電率為1.9×10-4S/cm。
此外，薄膜電晶體1的移動度為10cm2/Vs，在源極電極12與汲極電極14之間被施加10V的電壓時的ON/OFF比為5位數，subthreshold swing值(s值)為1.2V/decade。
由以上測定結果確認出比較例3的薄膜電晶體1係顯示良好的電晶體特性。
接著，使用與上述同樣的方法，對於形成至源極電極12與汲極電極14的薄膜電晶體1，如第3圖中所示，在源極電極12及汲極電極14上形成包含SiOx的密封層20、包含聚合物的層間絕緣層22、及包含ITO的像素電極24，而得薄膜電晶體陣列基板26。
該薄膜電晶體陣列基板26係一像素的尺寸為125μm×125μm，該像素有480×640個。
接著，將如第4圖中所示之影像顯示裝置28，在薄膜電晶體陣列基板26與對向電極30之間包夾電泳媒體32來進行製作，經進行驅動的結果，確認出在相鄰像素間發生電氣相互作用，而無法進行良好的驅動。
(第二實施形態之實施例)
接著，一面參照第6圖，一面使用第7圖至第10圖，製造三種類之第二實施形態之薄膜電晶體1、及三種類之比較例的薄膜電晶體1，且針對兩者進行物性評估的結果加以說明。
(實施例4)
在實施例4中，製作出第7圖所示之薄膜電晶體元件、及第8圖所示之影像顯示裝置。
實施例4的薄膜電晶體元件的製作係如下所示。
將經洗淨的PEN基材(厚度125μm)形成為絕緣基板100。在絕緣基板100上，使用DC磁控濺鍍裝置將Mo成膜100nm後，藉由光微影法而形成閘極電極110、電容電極170。Mo成膜時的投入電力為100W，設Ar氣體流量為50SCCM、成膜壓力為1.0Pa。以光微影步驟而言，在對Mo膜塗布感光性光阻劑後，透過光罩進行曝光，藉由顯影液形成光阻圖案，在藉由蝕刻形成閘極圖案後，進行光阻去除。接著使用電漿CVD裝置將SiOx成膜500nm，而形成為閘極絕緣膜120。設SiOx成膜時的投入電力為300W、SiH4氣體流量10SCCM、N2O氣體流量10SCCM、成膜壓力1.0Pa、基板溫度150℃。接著使用DC磁控濺鍍裝置，將Mo成膜100nm後，使用光微影法而形成源極電極130、汲極電極140。Mo成膜條件、光微影步驟係與形成閘極電極110時相等。源極/汲極電極間的長度設為20μm，源極/汲極間的電極寬度設為5μm。接著藉由濺鍍法，將包含InGaZnO的金屬氧化物層150進行室溫成膜40nm。設投入電力為100W，Ar氣體流量100SCCM，O2氣體流量2SCCM、成膜壓力1.0Pa。接著使用電漿CVD裝置將SiOx成膜80nm。設SiOx成膜時的投入電力為300W、SiH4氣體流量10SCCM、N2O氣體流量10SCCM、成膜壓力1.0Pa、基板溫度150℃。成膜後，使用光微影法形成光阻圖案，藉由乾式蝕刻、剝離而形成絕緣性保護層160b。最後使用電漿CVD裝置，將SiNx成膜80nm而形成絕緣性保護層160a，而得如第7圖所示之薄膜電晶體元件。設SiNx成膜時的投入電力200W、SiH4氣體流量10SCCM、NH3氣體流量5SCCM、成膜壓力3.0Pa、基板溫度150℃。
接著，使用SIMS(二次離子質量分析裝置)來測定如前所述所製作的實施例4的薄膜電晶體元件的絕緣性保護層160a、160b的氫原子濃度。
結果，絕緣性保護層160a的氫原子濃度為4.8×1021/cm3，絕緣性保護層160b的氫原子濃度為8.2×1019/cm3。此外，使用半導體參數分析儀來測定金屬氧化物層的半導體區域150a及絕緣體區域150b的導電率。結果，半導體區域150a的導電率為2.0×10-4S/cm，絕緣體區域150b的導電率為9.0×10-10S/cm。此外，所製作的薄膜電晶體元件的移動度為9cm2/Vs、在源極-汲極電極間被施加10V的電壓時的ON/OFF比為5位數，subthreshold swing值(S值)為1.2V/decade，顯示出良好的電晶體特性。
此外，實施例4的影像顯示裝置的製作係如下所示。
以與如前所述之實施例4的薄膜電晶體元件同樣的方法形成至絕緣性保護層，在其上形成包含聚合物的層間絕緣層180後，藉由乾式蝕刻形成通孔，形成包含ITO的像素電極190。將製作至像素電極190的薄膜電晶體(尺寸：125μm×125μm)排列480個×640個者作為薄膜電晶體陣列基板，在與對向電極210之間插入電泳體22，形成為如第8圖所示之實施例4的影像顯示裝置。
進行該實施例4的影像顯示裝置的驅動，結果確認出良好顯示。
(實施例5)
在實施例5的薄膜電晶體元件中，以與實施例4的薄膜電晶體元件同樣的順序，形成至源極電極130、汲極電極140，之後，藉由濺鍍法，將包含InGaZnO的金屬氧化物層150進行室溫成膜40nm。設投入電力為100W，Ar氣體流量100SCCM、O2氣體流量3SCCM、成膜壓力1.0Pa。接著使用剝離技術(lift-off technology)而形成絕緣性保護層160a。在金屬氧化物層150上形成光阻圖案後，使用電漿CVD裝置將SiNx進行成膜80nm。設SiNx成膜時的投入電力為300W、SiH4氣體流量10SCCM、N2O氣體流量10SCCM、成膜壓力1.0Pa、基板溫度150℃。成膜後，將光阻去除而形成絕緣性保護層160a。最後使用電漿CVD裝置，將SiO2成膜80nm而形成絕緣性保護層160b。藉由以上，製作出如第9圖所示之薄膜電晶體元件。此外，設SiNx成膜時的投入電力200W、SiH4氣體流量10SCCM、NH3氣體流量5SCCM、成膜壓力3.0Pa、基板溫度150℃。
使用SIMS(二次離子質量分析裝置)來測定所製作出的實施例5的薄膜電晶體元件的絕緣性保護層160a、160b的氫原子濃度。結果，絕緣性保護層160a的氫原子濃度為4.7×1021/cm3，絕緣性保護層160b的氫原子濃度為8.0×1019/cm3。此外，使用半導體參數分析儀來測定金屬氧化物層的半導體區域150a及絕緣體區域150b的導電率。結果，半導體區域150a的導電率為2.4×10-4S/cm，絕緣體區域150b的導電率為5.0×10-10S/cm。此外，實施例5的薄膜電晶體元件的移動度為9cm2/Vs，在源極-汲極電極間被施加10V的電壓時的ON/OFF比為5位數，subthreshold swing值(S值)為0.9V/decade，顯示出良好的電晶體特性。
此外，實施例5的影像顯示裝置的製作如下所示。亦即，以與前述薄膜電晶體元件同樣的方法形成至絕緣性保護層，在其上形成包含聚合物的層間絕緣層180，藉由乾式蝕刻形成通孔後，形成包含ITO的像素電極190。將製作至像素電極190的薄膜電晶體(尺寸：125μm×125μm)排列480個×640個者作為薄膜電晶體陣列基板，在與對向電極210之間包夾電泳體220。藉此，製作出如第10圖所示之影像顯示裝置200。接著，進行該所製作的實施例5的影像顯示裝置的驅動，結果確認出良好顯示。
(實施例6)
在實施例6中，除了第二絕緣性保護層160b為藉由濺鍍法所成膜的SiO2膜80nm以外，以與實施例4相同的順序製作，而得具有與第7圖為相同構造的薄膜電晶體元件。此外，SiO2成膜時係形成為投入電力500W、Ar氣體流量50SCCM、成膜壓力1.0Pa。
使用SIMS(二次離子質量分析裝置)來測定該實施例6的薄膜電晶體元件的絕緣性保護層160a、160b的氫原子濃度。結果，絕緣性保護層160a的氫原子濃度為4.2×1021/cm3，絕緣性保護層160b的氫原子濃度為7.9×1019/cm3。此外，使用半導體參數分析儀來測定金屬氧化物層的半導體區域150a及絕緣體區域150b的導電率，結果，半導體區域150a的導電率為1.9×10-4S/cm，絕緣體區域150b的導電率為6.0×10-10S/cm。薄膜電晶體元件的移動度為8cm2/Vs，在源極-汲極電極間被施加10V的電壓時的ON/OFF比為5位數，subthreshold swing值(S值)為1.3V/decade，顯示出良好的電晶體特性。
此外，實施例6的影像顯示裝置的製作係如下所示。亦即，以與實施例6的薄膜電晶體元件同樣的方法形成至絕緣性保護層，在其上形成包含聚合物的層間絕緣層180，藉由乾式蝕刻形成通孔後，形成包含ITO的像素電極190。形成為將製作至像素電極190的薄膜電晶體(尺寸：125μm×125μm)排列480個×640個的薄膜電晶體陣列基板，在與對向電極210之間插入有電泳體220。如上所示製作出實施例6的影像顯示裝置。
所製作的實施例6的影像顯示裝置的構造係與第8圖所示者相同。進行該實施例6的影像顯示裝置的驅動，結果確認出良好顯示。
(實施例7)
除了在薄膜電晶體元件中第二絕緣性保護層160b為使用藉由濺鍍裝置所為之原子堆積法所成膜出的Al2O380nm以外，具有與第7圖相同構造，而得到以與實施例4相同的順序所製作出的實施例7的薄膜電晶體元件。此外，Al2O3係以三甲基鋁與H2O為原料，以基板溫度150℃進行成膜。
使用SIMS(二次離子質量分析裝置)來測定該實施例7的薄膜電晶體元件的絕緣性保護層160a、160b的氫原子濃度。結果，絕緣性保護層160a的氫原子濃度為2.1×1021/cm3，絕緣性保護層160b的氫原子濃度為9.1×1019/cm3。此外，使用半導體參數分析儀來測定金屬氧化物層的半導體區域150a及絕緣體區域150b的導電率。結果，半導體區域150a的導電率為1.7×10-4S/cm，絕緣體區域150b的導電率為4.0×10-10S/cm。薄膜電晶體元件的移動度為7cm2/Vs，在源極-汲極電極間被施加10V的電壓時的ON/OFF比為5位數，subthreshold swing值(S值)為1.5V/decade，顯示出良好的電晶體特性。
此外實施例7的影像顯示裝置的製作係如下所示。亦即，以與實施例7的薄膜電晶體元件同樣的方法形成至絕緣性保護層，在其上形成包含聚合物的層間絕緣層180，藉由乾式蝕刻形成通孔後，形成包含ITO的像素電極190。將製作至像素電極190的薄膜電晶體(尺寸：125μm×125μm)排列480個×640個者形成為薄膜電晶體陣列，在與對向電極210之間包夾電泳體220。如上所示製作實施例7的影像顯示裝置。
該實施例7的影像顯示裝置係具有與第8圖所示者之相同的構造。進行該實施例7的影像顯示裝置的驅動的結果，確認出良好顯示。
(比較例4)
除了具有第7圖所示之薄膜電晶體元件構造，且將第二絕緣性保護層160b以與第一絕緣性保護層160a相同的條件形成(亦即將絕緣性保護層160以與第一絕緣性保護層160a為相同的條件進行成膜)以外，係以與實施例4同樣的順序製作薄膜電晶體元件而形成為比較例4。
藉由SIMS(二次離子質量分析裝置)來測定比較例4的薄膜電晶體元件的絕緣性保護層160a、160b的氫原子濃度。結果，絕緣性保護層160a的氫原子濃度為3.6×1021/cm3，絕緣性保護層160b的氫原子濃度為3.8×1021/cm3。此外，使用半導體參數分析儀來測定金屬氧化物層的半導體區域150a及絕緣體區域150b的導電率。結果，半導體區域150a的導電率為1.9×10-4S/cm，絕緣體區域150b的導電率為2.0×10-4S/cm。測定該比較例4的薄膜電晶體元件的電晶體特性的結果，關斷狀態下的電流值大，並無法獲得電晶體特性。
(比較例5)
具有第9圖所示之薄膜電晶體元件構造，除了以與第二絕緣性保護層160b為相同的條件形成第一絕緣性保護層160a(亦即以與第二絕緣性保護層160b為相同的條件將絕緣性保護層160成膜)以外，係以與實施例5同樣的順序製作薄膜電晶體元件，而得比較例5。
藉由SIMS(二次離子質量分析裝置)來測定比較例5的薄膜電晶體元件的絕緣性保護層160a、160b的氫原子濃度。結果，絕緣性保護層160a的氫原子濃度為7.0×1019/cm3，絕緣性保護層160b的氫原子濃度為6.9×1019/cm3。此外，藉由半導體參數分析儀來測定金屬氧化物層的半導體區域150a及絕緣體區域150b的導電率。結果，半導體區域150a的導電率為8.0×10-10S/cm，絕緣體區域150b的導電率為6.8×10-10S/cm。經測定該比較例5的薄膜電晶體元件的電晶體特性的結果，導通狀態下的電流值小，並無法獲得電晶體特性。
[產業上可利用性]
本發明之薄膜電晶體係可作為電子紙、LCD、有機EL顯示器等的切換元件加以利用。此外，尤其可將所有步驟中的溫度設為150℃以下，可省略半導體層的圖案化，因此可以高處理量、低成本且高品質製作以可撓性基材為基板的裝置。具體而言，可廣泛應用在可撓性顯示器或IC卡、IC標籤等。
1．．．薄膜電晶體
2．．．絕緣基板
4．．．閘極電極
6．．．閘極絕緣層
6a．．．第一閘極絕緣層
6b．．．第二閘極絕緣層
8．．．半導體區域
10．．．絕緣區域
12．．．源極電極
14．．．汲極電極
16．．．金屬氧化物層
18．．．電容電極
20．．．密封層
22．．．層間絕緣層
24．．．像素電極
26．．．薄膜電晶體陣列基板
28．．．影像顯示裝置
30．．．對向電極
32．．．電泳媒體
100．．．絕緣基板
110．．．閘極電極
120．．．閘極絕緣層
130．．．源極電極
140．．．汲極電極
150．．．金屬氧化物層
150a．．．金屬氧化物層的半導體區域
150b．．．金屬氧化物層的絕緣體區域
160．．．絕緣性保護層
160a．．．第一絕緣性保護層
160b．．．第二絕緣性保護層
170．．．電容電極
180．．．層間絕緣層
190．．．像素電極
200．．．電晶體陣列基板
210．．．對向電極
220．．．電泳體
第1圖係顯示本發明之第一實施形態中的薄膜電晶體的概略構成的剖面圖。
第2圖係顯示本發明之第一實施形態中的實施例1、2及比較例2中的薄膜電晶體的概略構成的剖面圖。
第3圖係顯示本發明之第一實施形態中的實施例3中的薄膜電晶體陣列基板的概略構成的剖面圖。
第4圖係顯示本發明之第一實施形態中的實施例3中的影像顯示裝置的概略構成的剖面圖。
第5圖係顯示本發明之第一實施形態中的比較例1、3中的薄膜電晶體的概略構成的剖面圖。
第6圖係顯示本發明之第二實施形態之薄膜電晶體的構造的概略剖面圖。
第7圖係顯示本發明之第二實施形態中的實施例4、6、7及比較例1之薄膜電晶體的構造的概略剖面圖。
第8圖係顯示使用本發明之第二實施形態中的實施例4、6、7及比較例1之薄膜電晶體的影像顯示裝置的一像素的概略剖面圖。
第9圖係顯示本發明之第二實施形態中的實施例5及比較例5之薄膜電晶體的構造的概略剖面圖。
第10圖係顯示使用本發明之第二實施形態中的實施例5及比較例5之薄膜電晶體的影像顯示裝置的一像素的概略剖面圖。
1．．．薄膜電晶體
2．．．絕緣基板
4．．．閘極電極
6．．．閘極絕緣層
6a．．．第一閘極絕緣層
6b．．．第二閘極絕緣層
8．．．半導體區域
10．．．絕緣區域
12．．．源極電極
14．．．汲極電極
16．．．金屬氧化物層

Claims (15)

  1. 一種薄膜電晶體，其係在絕緣基板上至少具備有：閘極電極、閘極絕緣層、源極電極及汲極電極、具有包含同一金屬氧化物之半導體區域與絕緣區域的金屬氧化物層、及絕緣性保護層之薄膜電晶體，其特徵為：前述半導體區域係包含前述源極電極與汲極電極之間的區域，而且與前述源極電極及汲極電極的一部分相重疊，前述半導體區域係以至少與前述閘極絕緣層或前述絕緣性保護層的任一者相接的方式形成在前述閘極絕緣層及前述絕緣性保護層之間，與前述閘極絕緣層或前述絕緣性保護層之前述半導體區域相接的部分的氫原子的濃度為1×1020/cm3以上5×1022/cm3以下，與前述閘極絕緣層或前述絕緣性保護層之前述半導體區域未相接的部分的氫原子的濃度為未達1×1020/cm3。
  2. 如申請專利範圍第1項之薄膜電晶體，其中前述閘極電極係設在前述絕緣基板上，前述閘極絕緣層係設在前述閘極電極及前述絕緣基板上，前述金屬氧化物層係設在前述閘極絕緣層上，前述源極電極及汲極電極係以與前述半導體區域相連接的方式設在前述金屬氧化物層上，前述絕緣性保護層係設在前述源極電極、汲極電極及金屬氧化物層上，前述閘極絕緣層係包括：與前述金屬氧化物層之 半導體區域相接的第一閘極絕緣層、及與前述金屬氧化物層之絕緣區域相接的第二閘極絕緣層，前述第一閘極絕緣層中的氫原子的濃度為1×1020/cm3以上5×1022/cm3以下，前述第二閘極絕緣層中的氫原子的濃度為未達1×1020/cm3。
  3. 如申請專利範圍第2項之薄膜電晶體，其中前述第一閘極絕緣層係包含氮化矽。
  4. 如申請專利範圍第2項之薄膜電晶體，其中前述第二閘極絕緣層係至少含有氧化矽、氮化矽、氮氧化矽、氧化鋁之中任一化合物。
  5. 如申請專利範圍第1項之薄膜電晶體，其中前述閘極電極係設在前述絕緣基板上，前述閘極絕緣層係設在前述閘極電極及前述絕緣基板上，前述源極電極及汲極電極係設在前述閘極絕緣層上，前述金屬氧化物係設在前述閘極絕緣層、前述源極電極及汲極電極上，前述絕緣性保護層係設在前述源極電極、汲極電極及金屬氧化物層上，前述絕緣性保護層係包括：與前述金屬氧化物層之半導體區域相接的第一絕緣性保護層、及與前述金屬氧化物層之絕緣區域相接的第二絕緣性保護層，前述第一絕緣性保護層中的氫原子的濃度為1×1020/cm3以上5×1022/cm3以下，前述第二絕緣性保護層中的氫原子的濃度為未達1×1020/cm3。
  6. 如申請專利範圍第5項之薄膜電晶體，其中前述第一絕緣性保護層係包含氮化矽。
  7. 如申請專利範圍第5項之薄膜電晶體，其中前述第二絕緣性保護層係至少含有氧化矽、氮化矽、氮氧化矽、氧化鋁之中任一化合物。
  8. 如申請專利範圍第1至7項中任一項之薄膜電晶體，其中前述半導體區域的導電率為10-7S/cm以上10-3S/cm以下的範圍內，前述絕緣區域的導電率為未達10-9S/cm。
  9. 如申請專利範圍第1至7項中任一項之薄膜電晶體，其中前述金屬氧化物材料係含有銦、鋅、鎵之中任一者。
  10. 如申請專利範圍第1至7項中任一項之薄膜電晶體，其中前述絕緣基板為樹脂基板。
  11. 一種影像顯示裝置，其特徵為具備有：具備如申請專利範圍第1至10項中任一項之薄膜電晶體的薄膜電晶體陣列、及影像顯示媒體。
  12. 如申請專利範圍第11項之影像顯示裝置，其中前述影像顯示媒體為電泳方式的顯示媒體。
  13. 一種薄膜電晶體之製造方法，其係在絕緣基板上至少具備有：閘極電極、閘極絕緣層、源極電極及汲極電極、具有包含同一金屬氧化物之半導體區域與絕緣區域的金屬氧化物層、及絕緣性保護層之薄膜電晶體之製造方法，其特徵為：使用同一金屬氧化物材料同時形成前述金屬氧化 物層的半導體區域及前述絕緣區域，將前述半導體區域，以至少與前述閘極絕緣層或前述絕緣性保護層的任一者相接的方式形成在前述閘極絕緣層及前述絕緣性保護層之間，使用CVD法，形成前述閘極絕緣層或前述絕緣性保護層之中與前述半導體區域相接的部分。
  14. 如申請專利範圍第13項之薄膜電晶體之製造方法，其依序進行：將前述閘極電極形成在前述絕緣基板上的步驟；將前述閘極絕緣層形成在前述閘極電極及前述絕緣基板上的步驟；將前述金屬氧化物層形成在前述閘極絕緣層上的步驟；將前述源極電極及汲極電極以與前述半導體區域相連接的方式形成在前述金屬氧化物層上的步驟；及將前述絕緣性保護層形成在前述源極電極、汲極電極及金屬氧化物層上的步驟，形成前述閘極絕緣層的步驟係包括：將與前述金屬氧化物層之半導體區域相接的第一閘極絕緣層，使用CVD法而形成在前述絕緣基板及閘極電極上的步驟；將與前述金屬氧化物層之絕緣區域相接的第二閘極絕緣層，使用CVD法而形成在前述絕緣基板及閘極電極上的步驟。
  15. 如申請專利範圍第13項之薄膜電晶體之製造方法，其 依序進行：將前述閘極電極形成在前述絕緣基板上的步驟；將前述閘極絕緣層形成在前述閘極電極及前述絕緣基板上的步驟；將前述源極電極及汲極電極形成在前述閘極絕緣層上的步驟；將前述金屬氧化物層形成在前述閘極絕緣層、前述源極電極及汲極電極上的步驟；及將前述絕緣性保護層形成在前述源極電極、汲極電極及金屬氧化物層上的步驟，形成前述絕緣性保護層的步驟係包括：將與前述金屬氧化物層之半導體區域相接的第一絕緣性保護層，使用CVD法而形成在前述半導體區域上的步驟；及將與前述金屬氧化物層之絕緣區域相接的第二絕緣性保護層，使用CVD法而形成在前述絕緣區域的步驟。
TW100134699A 2010-09-28 2011-09-27 薄膜電晶體及其製造方法、具備薄膜電晶體之影像顯示裝置 TWI542014B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010217410 2010-09-28
JP2011068149 2011-03-25

Publications (2)

Publication Number Publication Date
TW201230342A TW201230342A (en) 2012-07-16
TWI542014B true TWI542014B (zh) 2016-07-11

Family

ID=45892796

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100134699A TWI542014B (zh) 2010-09-28 2011-09-27 薄膜電晶體及其製造方法、具備薄膜電晶體之影像顯示裝置

Country Status (6)

Country Link
US (1) US8963147B2 (zh)
JP (1) JPWO2012043338A1 (zh)
KR (1) KR101891841B1 (zh)
CN (1) CN103140920B (zh)
TW (1) TWI542014B (zh)
WO (1) WO2012043338A1 (zh)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8716708B2 (en) 2011-09-29 2014-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI567985B (zh) * 2011-10-21 2017-01-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
KR20150029000A (ko) * 2012-06-29 2015-03-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102099445B1 (ko) * 2012-06-29 2020-04-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR20140026257A (ko) * 2012-08-23 2014-03-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
JP6070073B2 (ja) * 2012-10-31 2017-02-01 凸版印刷株式会社 薄膜トランジスタアレイ
WO2014104296A1 (ja) * 2012-12-28 2014-07-03 株式会社神戸製鋼所 薄膜トランジスタおよびその製造方法
JP6108898B2 (ja) * 2013-03-19 2017-04-05 株式会社東芝 表示装置、薄膜トランジスタ、表示装置の製造方法及び薄膜トランジスタの製造方法
TWI515912B (zh) * 2013-05-08 2016-01-01 友達光電股份有限公司 半導體元件
EP2808916B1 (en) * 2013-05-30 2018-12-12 LG Display Co., Ltd. Method of manufacturing an organic light emitting display device
WO2014196107A1 (ja) * 2013-06-04 2014-12-11 パナソニック株式会社 薄膜トランジスタ素子とその製造方法及び表示装置
JP2015060996A (ja) * 2013-09-19 2015-03-30 株式会社東芝 表示装置及び半導体装置
JP6180908B2 (ja) * 2013-12-06 2017-08-16 富士フイルム株式会社 金属酸化物半導体膜、薄膜トランジスタ、表示装置、イメージセンサ及びｘ線センサ
FR3024589B1 (fr) * 2014-07-29 2017-12-08 Commissariat Energie Atomique Dispositif electronique et son procede de fabrication
EP3196680B1 (en) * 2014-09-18 2019-09-04 Huawei Technologies Co. Ltd. Material and optical assembly for blocking crosstalk and manufacturing method for material
US9985139B2 (en) 2014-11-12 2018-05-29 Qualcomm Incorporated Hydrogenated p-channel metal oxide semiconductor thin film transistors
US9685542B2 (en) 2014-12-30 2017-06-20 Qualcomm Incorporated Atomic layer deposition of P-type oxide semiconductor thin films
US9647135B2 (en) 2015-01-22 2017-05-09 Snaptrack, Inc. Tin based p-type oxide semiconductor and thin film transistor applications
JP6611521B2 (ja) * 2015-08-25 2019-11-27 三菱電機株式会社 薄膜トランジスタ及びアレイ基板
KR102643111B1 (ko) * 2016-07-05 2024-03-04 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판 및 그 제조 방법
JP2018157101A (ja) * 2017-03-17 2018-10-04 東芝メモリ株式会社 トランジスタ、メモリ及びトランジスタの製造方法
KR101973269B1 (ko) * 2017-07-31 2019-04-26 한양대학교 산학협력단 산화물 반도체 박막 트랜지스터 및 이의 제조방법
TWI648844B (zh) 2017-11-06 2019-01-21 Industrial Technology Research Institute 薄膜電晶體及其製造方法
CN108089381A (zh) * 2018-01-02 2018-05-29 京东方科技集团股份有限公司 侧面电极制作方法
CN116157727A (zh) 2020-09-15 2023-05-23 伊英克公司 提供快速、高对比度的光学状态切换的四粒子电泳介质
KR20230051256A (ko) * 2020-09-15 2023-04-17 이 잉크 코포레이션 진보된 컬러 전기영동 디스플레이를 위한 개선된 구동 전압 및 개선된 구동 전압에 의한 디스플레이
US11846863B2 (en) 2020-09-15 2023-12-19 E Ink Corporation Coordinated top electrode—drive electrode voltages for switching optical state of electrophoretic displays using positive and negative voltages of different magnitudes
TWI813944B (zh) * 2021-02-08 2023-09-01 友達光電股份有限公司 主動元件基板及主動元件基板的製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3460170B2 (ja) * 1997-02-03 2003-10-27 シャープ株式会社 薄膜トランジスタ及びその製造方法
JP3599972B2 (ja) * 1997-09-30 2004-12-08 三洋電機株式会社 薄膜トランジスタの製造方法
JP5015471B2 (ja) * 2006-02-15 2012-08-29 財団法人高知県産業振興センター 薄膜トランジスタ及びその製法
JP5105842B2 (ja) 2006-12-05 2012-12-26 キヤノン株式会社 酸化物半導体を用いた表示装置及びその製造方法
US8436349B2 (en) 2007-02-20 2013-05-07 Canon Kabushiki Kaisha Thin-film transistor fabrication process and display device
JP2008235871A (ja) 2007-02-20 2008-10-02 Canon Inc 薄膜トランジスタの形成方法及び表示装置
KR100873081B1 (ko) * 2007-05-29 2008-12-09 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP5704790B2 (ja) 2008-05-07 2015-04-22 キヤノン株式会社 薄膜トランジスタ、および、表示装置
JP5403390B2 (ja) 2008-05-16 2014-01-29 出光興産株式会社 インジウム、ガリウム及び亜鉛を含む酸化物
JP5616012B2 (ja) * 2008-10-24 2014-10-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI485781B (zh) * 2009-03-13 2015-05-21 Semiconductor Energy Lab 半導體裝置及該半導體裝置的製造方法
US8685787B2 (en) * 2010-08-25 2014-04-01 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device

Also Published As

Publication number Publication date
CN103140920B (zh) 2016-05-04
US8963147B2 (en) 2015-02-24
CN103140920A (zh) 2013-06-05
US20140217396A1 (en) 2014-08-07
WO2012043338A1 (ja) 2012-04-05
TW201230342A (en) 2012-07-16
JPWO2012043338A1 (ja) 2014-02-06
KR101891841B1 (ko) 2018-08-24
KR20130092591A (ko) 2013-08-20

Similar Documents

Publication Publication Date Title
TWI542014B (zh) 薄膜電晶體及其製造方法、具備薄膜電晶體之影像顯示裝置
KR101325053B1 (ko) 박막 트랜지스터 기판 및 이의 제조 방법
US8487308B2 (en) Thin film transistor and image display unit
US20080308795A1 (en) Thin film transistor array panel and manufacturing method thereof
US20150295092A1 (en) Semiconductor device
WO2014166176A1 (zh) 薄膜晶体管及其制作方法、阵列基板和显示装置
JP2010041058A (ja) 薄膜トランジスタ基板とその製造方法
US7768008B2 (en) Thin film transistor, method for manufacturing the same and display using the same
JP5655277B2 (ja) 薄膜トランジスタおよびアクティブマトリクスディスプレイ
US20190131322A1 (en) Method for manufacturing thin-film transistor and thin-film transistor
JP6260326B2 (ja) 薄膜トランジスタ装置及びその製造方法
JP5604938B2 (ja) 薄膜トランジスタ及びその製造方法
KR20150081668A (ko) 박막 트랜지스터 및 그 제조 방법
US9035364B2 (en) Active device and fabricating method thereof
JP6209918B2 (ja) 薄膜トランジスタ、及び薄膜トランジスタの製造方法
KR101950834B1 (ko) 산화물 박막 트랜지스터 및 이의 제조 방법
JP2011077258A (ja) 薄膜トランジスタ及びその製造方法並びに画像表示装置
KR20160049172A (ko) 박막트랜지스터 어레이 기판 및 이를 포함하는 표시장치
JP5782695B2 (ja) 薄膜トランジスタ、薄膜トランジスタを備える画像表示装置、薄膜トランジスタの製造方法、画像表示装置の製造方法
JP6264015B2 (ja) 薄膜トランジスタ及び薄膜トランジスタの製造方法
JP6236792B2 (ja) 薄膜トランジスタとその製造方法及び画像表示装置
JPWO2017208923A1 (ja) 有機薄膜トランジスタおよび画像表示装置
JP2012204398A (ja) 薄膜トランジスタとその製造方法、および当該薄膜トランジスタを用いた画像表示装置
JP6286988B2 (ja) 薄膜トランジスタの製造方法
WO2019078267A1 (ja) 有機薄膜トランジスタ、その製造方法、アクティブマトリクスアレイおよび画像表示装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees