JP2011077258A - 薄膜トランジスタ及びその製造方法並びに画像表示装置 - Google Patents

薄膜トランジスタ及びその製造方法並びに画像表示装置 Download PDF

Info

Publication number
JP2011077258A
JP2011077258A JP2009226506A JP2009226506A JP2011077258A JP 2011077258 A JP2011077258 A JP 2011077258A JP 2009226506 A JP2009226506 A JP 2009226506A JP 2009226506 A JP2009226506 A JP 2009226506A JP 2011077258 A JP2011077258 A JP 2011077258A
Authority
JP
Japan
Prior art keywords
protective layer
electrode
thin film
film transistor
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009226506A
Other languages
English (en)
Other versions
JP5617214B2 (ja
Inventor
Chihiro Miyazaki
ちひろ 宮▲崎▼
Manabu Ito
学 伊藤
Noriaki Ikeda
典昭 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Printing Co Ltd filed Critical Toppan Printing Co Ltd
Priority to JP2009226506A priority Critical patent/JP5617214B2/ja
Publication of JP2011077258A publication Critical patent/JP2011077258A/ja
Application granted granted Critical
Publication of JP5617214B2 publication Critical patent/JP5617214B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Liquid Crystal (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)
  • Nonlinear Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)
  • Health & Medical Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Toxicology (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)

Abstract

【課題】製造コストを低減することができ、かつ、歩留まりの高い薄膜トランジスタを提供することにある。
【解決手段】本発明の実施の形態1に係る薄膜トランジスタの製造方法は、絶縁基板10の上に少なくともゲート電極11、ゲート絶縁層12、半導体層13、ソース電極14、ドレイン電極15及び保護層16を具備する薄膜トランジスタの製造方法であって、保護層16が真空紫外光CVD法により形成されるものであり、ゲート絶縁層12の上の全面に保護層16となる膜を成膜する工程と、保護層と16なる膜をパターニングなしにエッチングしソース電極14とドレイン電極15の表面を露出させ保護層16のパターンを形成する工程と、を具備する。
【選択図】図1

Description

本発明は、各種画像表示装置の駆動素子や各種論理回路の論理素子等に用いることができる薄膜トランジスタ及びその製造方法並びに画像表示装置に関するものである。
現在、一般的な平面薄型画像表示装置(Flat Panel Display;FPD)としては、半導体に非晶質シリコンや多結晶シリコンを用いた電界効果型薄膜トランジスタにより駆動するアクティブマトリックスタイプのものが主流となっている。
そして、上述の電界効果型薄膜トランジスタの半導体層を被覆し、外部環境から保護する層(保護層)としては無機絶縁層、例えば、酸化シリコン等が用いられている。
上述の保護層は、一般に微細加工が可能なフォトリソグラフィー法を用いてパターニングされる(非特許文献1)。
一方、フォトリソグラフィー法を用いたパターニング工程は、レジスト形成、プレベーク、フォトマスクを用いた露光、現像、エッチング、レジスト剥離、洗浄、乾燥を含む非常に複雑な工程であり、製造コストの低減と、歩留まりの向上を達成するためにはフォトリソグラフィー法を用いたパターニング工程を一工程でも削減することが求められている。
本発明の目的は、製造コストを低減することができ、かつ、歩留まりの高い薄膜トランジスタを提供することにある。
請求項1の発明に係る薄膜トランジスタの製造方法は、絶縁基板の上に少なくともゲート電極、ゲート絶縁層、半導体層、ソース電極、ドレイン電極及び保護層を具備する薄膜トランジスタの製造方法であって、前記保護層が真空紫外光CVD法により形成されていることを特徴とする。
請求項2の発明に係る薄膜トランジスタの製造方法は、請求項1に記載の薄膜トランジスタの製造方法において、絶縁基板の上に少なくともゲート電極、ゲート絶縁層、半導体層、ソース電極、ドレイン電極及び保護層を有する薄膜トランジスタの製造方法であって、前記ゲート絶縁層の上の全面に前記保護層となる膜を成膜する工程と、前記保護層となる膜をパターニングなしにエッチングし前記ソース電極と前記ドレイン電極の表面を露出させ前記保護層のパターンを形成する工程と、を具備することを特徴とする。
請求項3の発明に係る薄膜トランジスタの製造方法は、請求項1及び2のいずれかに記載の薄膜トランジスタの製造方法において、前記ソース電極と前記ドレイン電極を構成する材料における前記保護層をエッチングする時のエッチャントに対するエッチングレートが、前記保護層となる材料のエッチングレートよりも小さいことを特徴とする。
請求項4の発明に係る薄膜トランジスタの製造方法は、請求項1乃至3のいずれかに記載の薄膜トランジスタの製造方法において、前記ソース電極及び前記ドレイン電極の膜厚が、前記半導体層と前記ゲート電極との膜厚の合計値よりも厚いことを特徴とする。
請求項5の発明に係る薄膜トランジスタの製造方法は、請求項1乃至4のいずれかに記載の薄膜トランジスタの製造方法において、前記保護層が酸化シリコンを含む材料で形成されていることを特徴する。
請求項6の発明に係る薄膜トランジスタの製造方法は、請求項1乃至5のいずれかに記載の薄膜トランジスタの製造方法において、前記保護層を形成後に100℃以上で熱処理を行うことを特徴とする。
請求項7の発明に係る薄膜トランジスタは、絶縁基板の上に少なくともゲート電極、ゲート絶縁層、半導体層、ソース電極、ドレイン電極及び保護層を具備し、前記保護層が真空紫外光CVD法により形成されていることを特徴とする。
請求項8の発明に係る薄膜トランジスタは、請求項7に記載の薄膜トランジスタにおいて、絶縁基板の上に少なくともゲート電極、ゲート絶縁層、半導体層、ソース電極及びドレイン電極を具備し、前記半導体層の前記ソース電極及び前記ドレイン電極が形成されていない領域と少なくとも前記ゲート絶縁膜の上の一部とに保護層が形成されており、前記ゲート絶縁膜の上の前記保護層の膜厚が、前記半導体層の膜厚と前記ゲート電極に対応する前記ゲート絶縁層の上の隆起高さとの合計値よりも大きく、かつ、前記ゲート絶縁膜の上の前記保護層の膜厚が、前記半導体層の膜厚と前記ソース電極及び前記ドレイン電極の膜厚と前記ゲート電極に対応する前記ゲート絶縁層の上の隆起高さとの合計値よりも小さくなり、前記半導体層の上の保護層の膜厚が、前記半導体層の上の前記ソース電極及び前記ドレイン電極の膜厚よりも小さくなるように形成されていることを特徴とする。
請求項9の発明に係る薄膜トランジスタは、請求項8に記載の薄膜トランジスタにおいて、前記ソース電極及び前記ドレイン電極の膜厚が、前記半導体層と前記ゲート電極の膜厚との合計値よりも厚いことを特徴とする。
請求項10の発明に係る薄膜トランジスタは、請求項7乃至9のいずれかに記載の薄膜トランジスタにおいて、前記保護層が酸化シリコンを含む材料で形成されていることを特徴する。
請求項11の発明に係る画像表示装置は、請求項7乃至10のいずれかに記載の薄膜トランジスタのアレイと、前記薄膜トランジスタのアレイのソース電極又はドレイン電極に接続された画素電極と、前記画素電極上に配置された画像表示媒体と、を具備することを特徴とする。
請求項12の発明に係る画像表示装置は、請求項11に記載の画像表示装置において、前記画像表示媒体が電気泳動方式によるものであることを特徴とする。
本発明によれば、保護層のパターンを、フォトリソグラフィー法によるレジストパターニングを行わなくとも、エッチングのみで簡易に形成することができるため、製造コストが低減され、歩留まりの高い薄膜トランジスタを提供することができる。
また、本発明によれば、真空紫外光CVD法を用いて成膜した高い自己平坦化特性(埋め込み特性)を持つ膜を用いることで,製造コストが低減され、歩留まりの高い薄膜トランジスタアレイを提供することができる。真空紫外光CVD法を用いて成膜した膜が高い自己平坦化性を持つのは,真空紫外光CVD法においては気相中で光分解して発生したラジカル等の反応活性種が表面をマイグレーションしフローしながら堆積し薄膜が形成され、基板の材料や表面形状によらず膜が形成されるためである。
また、本発明によれば、絶縁基板上にボトムゲート-トップコンタクト型の薄膜トランジスタを形成し、保護層となる膜を真空紫外光CVD法により埋め込み成膜し、その後エッチングによりソース電極及びドレイン電極を露出させることで、ソース電極及びドレイン電極の非パターン部に保護層のパターンを形成することができる。これに対し、保護層となる膜が埋め込み成膜ではなく、通常の熱CVD法やプラズマCVD法等により形成される場合には、半導体層上とソース−ドレイン電極上に一様の膜厚で膜が成膜されるため、エッチングによりソース電極及びドレイン電極を露出させる時に、半導体層も露出してしまうため、半導体層上に保護層を形成することは不可能となる。
また、本発明において、ソース・ドレイン電極を構成する材料において保護層をエッチング形成する時のエッチャントに対するエッチングレートを、前記保護層となる材料のエッチングレートよりも小さくした場合には、保護層をエッチング形成する時にソース電極及びドレイン電極が消失してしまうことを防ぐことができる。
また、本発明において、上記のパターニング方法を実施するためには、前記ソース電極及びドレイン電極の膜厚を、前記半導体層と前記ゲート電極の膜厚の合計値よりも厚くした場合には、上述のエッチング方法により半導体層を露出させることなくソース電極及びドレイン電極の全面を露出させることができるため、配線や画素電極との接続が容易である。
また、本発明において、保護層を酸化シリコンを含む材料で形成する場合には、優れた絶縁特性を持つ薄膜トランジスタを提供することができる。
また、本発明において、真空紫外光CVD法で形成した酸化シリコン膜が100℃以上で熱処理を行なわれる場合には、より優れた絶縁性を実現することが可能となる。真空紫外光CVD法で酸化シリコンを室温形成する場合、有機シリコン化合物のシロキサン等を材料として形成される。その時材料ガスが完全に分解するのではなく、一部は分解されて生成された反応活性種がマイグレーションし、フローしながら膜を形成するため、材料ガスに含まれるSi−CH等も膜中に多く含まれる。このため、本発明で用いる保護層は膜中に未分解原料を含むから、100℃以上で熱処理を行うことにより、未分解原料量を減らし、より優れた絶縁性を実現することが可能となる。
本発明の実施の形態1に係る薄膜トランジスタを示す模式図である。 本発明の実施例1に係る薄膜トランジスタのアレイを示す模式図である。 図2の薄膜トランジスタのアレイの1画素分の略拡大図である。 本発明の実施例1に係る薄膜トランジスタのアレイを示す模式図である。 本発明の実施例1に係る薄膜トランジスタのアレイを示す模式図である。
以下、本発明の実施の形態について、図面を参照して詳細に説明する。実施の形態及びに実施例おいて、同一の構成要素には同一符号を付け、重複する説明は省略する。
(実施の形態1)
図1は、本発明の実施の形態1に係る薄膜トランジスタを示す模式図である。本発明の実施の形態1に係る薄膜トランジスタは、絶縁基板10の上に、ゲート電極11、ゲート絶縁層12、半導体層13、ソース電極14、ドレイン電極15、保護層16が順次形成されているボトムゲート−トップコンタクト型のものである。
ゲート電極11は、絶縁基板10の上の一部に形成されている。ゲート絶縁層12は、絶縁基板10及びゲート電極11の上に形成されている。保護層16は、ゲート絶縁層12の上の一部に形成されている。半導体層13は、保護層16が形成されていないゲート絶縁層12の上の一部に形成されている。ソース電極14及びドレイン電極15は、ゲート絶縁層12及び半導体層13の上に形成されている。
本発明の実施の形態1に係る薄膜トランジスタは、ゲート絶縁層12の上の全面に保護層16となる膜を成膜する工程と、保護層16となる膜をパターニングなしにエッチングしソース電極14とドレイン電極15の表面を露出させ保護層16のパターンを形成する工程と、を具備している。
絶縁基板10は、例えば、ガラスやプラスチック基板で形成される。このプラスチック基板としては、例えば、ポリメチルメタクリレート、ポリアクリレート、ポリカーボネート、ポリスチレン、ポリエチレンサルファイド、ポリエーテルスルホン(PES)、ポリオレフィン、ポリエチレンテレフタレート、ポリエチレンナフタレート(PEN)、シクロオレフィンポリマー、ポリエーテルサルフェン、トリアセチルセルロース、ポリビニルフルオライドフィルム、エチレン-テトラフルオロエチレン共重合樹脂、耐候性ポリエチレンテレフタレート、耐候性ポリプロピレン、ガラス繊維強化アクリル樹脂フィルム、ガラス繊維強化ポリカーボネート、透明性ポリイミド、フッ素系樹脂又は環状ポリオレフィン系樹脂等が使用される。これらの基板は単独で使用することもでき、二種以上を積層した複合の基板を使用することもできる。また、絶縁基板10は、ガラスやプラスチック基板上に樹脂層、例えば、カラーフィルタが形成された基板を使用することもできる。
ソース電極14とドレイン電極15を構成する材料における保護層16となる膜をエッチングする時のエッチャントに対するエッチングレートは、保護層16となる材料のエッチングレートよりも小さいことが必須である。保護層16となる膜のエッチングにおいて、ソース電極14とドレイン電極15を構成する材料のエッチングレートが大きいと保護層16をエッチングする時にソース電極14及びドレイン電極15が消失してしまう可能性があるが、上記のようなエッチングレートであれば、保護層16をエッチング形成する時にソース電極14及びドレイン電極15が消失してしまうことを防ぐことができる。
ゲート電極11、ソース電極14及びドレイン電極15の材料として、Au、Ag、Cu、Cr、Al、Mg、Liなどの低抵抗金属材料が好適である。また、ゲート電極11、ソース電極14及びドレイン電極15の材料として、酸化インジウム(In)、酸化スズ(SnO)、酸化亜鉛(ZnO)、酸化カドミウム(CdO)、酸化インジウムカドミウム(CdIn)、酸化カドミウムスズ(CdSnO)、酸化亜鉛スズ(ZnSnO)又は酸化インジウム亜鉛(In−Zn−O)等の酸化物材料が好適に用いられる。
また、ゲート電極11、ソース電極14及びドレイン電極15の材料が酸化物材料である場合、この酸化物材料に不純物をドープすることも導電率を上げるために好ましい。不純物としては、例えば、酸化インジウムにスズやモリブデン、チタンをドープしたもの、酸化スズにアンチモンやフッ素をドープしたもの、酸化亜鉛にインジウム、アルミニウム又はガリウムなどである。この中では、特に、酸化インジウムにスズをドープした酸化インジウムスズ(通称ITO)が低い抵抗率のために特に好適に用いられる。また、ゲート電極11、ソース電極14及びドレイン電極15の材料として、導電性酸化物材料と低抵抗金属材料を複数積層したものも使用できる。この場合、金属材料の酸化や経時劣化を防ぐために導電性酸化物薄膜/金属薄膜/導電性酸化物薄膜の順に積層した3層構造が特に好適に用いられる。ゲート電極11、ソース電極14及びドレイン電極15は、全て同じ材料であっても構わないし、また全て違う材料であっても構わない。しかし、工程数を減らすためにソース電極14とドレイン電極15は同一の材料であることがより望ましい。
これらの電極は、真空蒸着法、イオンプレーティング法、スパッタ法、レーザーアブレーション法、プラズマCVD(Chemical Vapor Deposition)法,ホットワイヤーCVD法等で形成される。また、これらの電極は、上述の導電性材料をインキ状、ペースト状にしたものをスクリーン印刷、凸版印刷又はインクジェット法等で塗布し焼成して形成することもできるが、これらに限定されるものではない。
ゲート絶縁層12の材料としては、酸化シリコン、窒化シリコン、シリコンオキシナイトライド、酸化アルミニウム、酸化タンタル、酸化イットリウム、酸化ハフニウム、ハフニウムアルミネート、酸化ジルコニア、酸化チタン等の無機材料、又は、PMMA(ポリメチルメタクリレート)等のポリアクリレート、PVA(ポリビニルアルコール)、PS(ポリスチレン)、透明性ポリイミド、ポリエステル、エポキシ、ポリビニルフェノール又はポリビニルアルコール等が挙げられるがこれらに限定されるものではない。
ゲート絶縁層12の材料としては、ゲートリーク電流を抑えるためには、絶縁材料の抵抗率は1011Ωcm以上、特に1014Ωcm以上であるものが好ましい。ゲート絶縁層12は、真空蒸着法、イオンプレーティング法、スパッタ法、レーザーアブレーション法、プラズマCVD法、光CVD法、ホットワイヤーCVD法、スピンコート、ディップコート又はスクリーン印刷などの方法を用いて形成される。ゲート絶縁層12は、膜の成長方向に向けて組成を傾斜したものもまた好適に用いられる。
半導体層13の材料として、水素化アモルファスシリコン、微結晶シリコン、多結晶シリコン又は単結晶シリコン等のシリコン半導体が挙げられる。また、半導体層13の材料として、非シリコン半導体として亜鉛、インジウム、スズ、タングステン、マグネシウム、ガリウムのうち一種類以上の元素を含む酸化物が挙げられる。この酸化物として、例えば酸化亜鉛、酸化インジウム、酸化インジウム亜鉛、酸化スズ、酸化タングステン、酸化亜鉛ガリウムインジウム(In−Ga−Zn−O)等公知の材料が挙げられるがこれらに限定されるものではない。これらの材料は、CVD法、スパッタ法、パルスレーザー堆積法、真空蒸着法、ゾルゲル法等の方法を用いて形成される。CVD法としてはホットワイヤーCVD法、プラズマCVD法、スパッタ法としてはRFマグネトロンスパッタ法、DCスパッタ法、真空蒸着としては加熱蒸着、電子ビーム蒸着又はイオンプレーティング法、などが挙げられるがこれらに限定されるものではない。
また、半導体層13としては、テトラセン、ペンタセン、オリゴチオフェン誘導体、フタロシアニン類、ベリレン誘導体等の低分子有機半導体や、ポリフルオレン、ポリフェニレンビニレン、ポリトリアリルアミン等の高分子有機半導体も挙げられるがこれらに限定されるものではない。これらの材料はスピンコート、ディップコート、スクリーン印刷、インクジェット法等を用いて形成される。
保護層16は、真空紫外光CVD法により成膜することで、ソース電極14、ドレイン電極15及び半導体層13の形成領域と、ゲート絶縁層12の上に均一で平坦な膜を形成することができる。真空紫外光CVD法を用いて成膜した膜は、基板の表面形状によらず高い自己平坦化特性を持つためである。これは、表面反応によって膜が形成されるのではなく、気相中で光分解して発生したラジカル等の反応活性種が、表面をマイグレーションしフローしながら堆積し、薄膜が形成されるためである。このため、ボトムゲート・トップコンタクト型の薄膜トランジスタにおいて、ソース電極14及びドレイン電極15を形成した後にゲート絶縁層12の上の全面を被覆するように保護層16となる膜を真空紫外光CVD法により成膜し、保護層16となる膜をエッチングする。
このエッチング工程によって、ソース電極14及びドレイン電極15が露出される。しかし、半導体層16を被覆させる必要があるので、所定の膜となった段階でエッチングが停止される。つまり、保護層16は、ゲート絶縁膜12の上の保護層16の膜厚D1が半導体層13の膜厚DSとゲート電極11に対応するゲート絶縁層12の上の隆起高さHGとの合計値よりも大きく、かつ、半導体層13の膜厚とソース電極14及びドレイン電極15の膜厚DSDとゲート電極11に対応するゲート絶縁層12の上の隆起高さHGとの合計値よりも小さくなる。すなわち、DS+HG<D1<DS+DSD+HGの条件が成立するように保護層16は形成される。
また、半導体層13の上の保護層16について見ると、半導体層13の上の保護層16の膜厚D2と半導体層13の膜厚DSとゲート電極11に対応するゲート絶縁層12も上の隆起高さHGとの合計値が、ゲート絶縁膜12の上の保護層16の膜厚と実質的に等しく、かつ、半導体層13の上の保護層16の膜厚が半導体層13の上のソース電極14及びドレイン電極15の膜厚よりも小さくなる(D1=D2+DS+HG、D2<DSD)ように形成される。このようにすることで、ソース電極14とドレイン電極15の表面を露出させることで、フォトリソグラフィー法を用いたレジストパターニングの工程を省き、エッチングのみで保護層16のパターンを形成することができる。
ゲート絶縁膜を真空蒸着法や通常のCVDのような成膜方法で形成する場合、ゲート絶縁層12がゲート電極11の膜厚DGの分だけ隆起するために、半導体層13の上に被覆される保護層16の膜厚が変わってくる。したがって、ゲート電極11に対応するゲート絶縁層12の上の隆起高さHGは、HG=DGの条件を満足するものであり、保護層16の基板上の高さレベルが一定であるとすると、D1とD2の関係はD1=D2+DS+DGとなる。
さらに、ソース電極14及びドレイン電極15の膜厚が、半導体層13の膜厚とゲート電極11に対応するゲート絶縁層12の上の隆起高さとの合計値よりも厚ければ(DSD>DS+HG)、上述のエッチング方法により半導体層13を露出させることなくソース電極14及びドレイン電極15の全面を露出させることができるため、配線や画素電極との接続が容易である。HG=0,すなわち、ゲート絶縁層12を真空紫外光CVD法や各種のウェットコーティング法などの自己平坦化性の高い成膜方法で成膜する場合には、ソース電極14及びドレイン電極15の膜厚が、半導体層13の膜厚よりも厚ければ(DSD>DS)よい。
保護層16は、酸化シリコンを含む材料で形成されている。保護層16を形成する場合には、出発材料として、オクタメチルシクロテトラシロキサン又はテトラエトキシシラン/O等が挙げられる。保護層16の抵抗値は、1011Ω・cm以上が好ましく、より好ましくは1014Ω・cm以上である。
保護層16を成膜後に、100℃以上の熱処理が行われることが好ましい。例えば、真空紫外光CVD法で酸化シリコンを、室温形成する場合に、有機シリコン化合物のシロキサン等を材料として形成される。その時、材料ガスが完全に分解するのではなく、一部は分解されて生成された反応活性種がマイグレーションし、フローしながら膜が形成するため、材料ガスに含まれるSi−CH等も膜中に多く含まれる。このため、保護層16は、膜中に未分解材料を含む。保護層16の膜中の未分解材料により膜の抵抗値が低下する場合があるが、熱処理を行うことにより、膜中に含まれる未分解材料が減少し、上記に示す高い抵抗値を得ることが可能となる。
以下、本発明の実施例1を説明する。実施例1では図2に示すようなボトムゲート−トップコンタクト型の薄膜トランジスタのアレイ基板が作製された。この薄型トランジスタのアレイ基板は、1画素のサイズが125μm×125μmであり、この画素が480×640個あるものである。図3は、1画素分を拡大して示す略拡大図である。絶縁基板10としてPEN基材(帝人デュポン社製Q65 厚さ125μm)上に、DCマグネトロンスパッタ装置を用いて厚さが50nmのITOが成膜され、フォトリソグラフィー法を用いたエッチングによりゲート電極11、ゲート配線21、キャパシタ電極22、キャパシタ配線23が形成された。
ITO成膜時の投入電力は100Wとされ、ガス流量はAr=50SCCM、O=0.1SCCMとされ、成膜圧力は1.0Paとされた。次に、RFマグネトロンスパッタ装置を用いてSiONからなる厚さが300nmのゲート絶縁層12が投入電力は500W、Ar=50SCCM、O=20SCCM、成膜圧力1.0Paの条件で成膜された。また、In―Ga―Zn―O系酸化物からなる厚さが30nmの半導体層13が投入電力100W、Ar=100SCCM、O=2SCCM、成膜圧力1.0Paの条件で連続成膜された。
半導体層13がフォトリソグラフィー法を用いてエッチングにより形成された後、さらにレジストが塗布され、乾燥及び現像を行った後、DCマグネトロンスパッタ装置を用いて厚さが150nmのITOが投入電力100W、Ar=50SCCM、O=0.1SCCM、成膜圧力1.0Paの条件で形成され、リフトオフによりソース電極14、ソース配線24、ドレイン電極15及び画素電極25が形成された。その上に図4に示すように、真空紫外光CVD装置を用いて保護層16となる厚さが300nmのSiO膜(ゲート配線21が形成されている部分のゲート絶縁層の表面を基準面とした膜厚)が成膜された。
このSiO膜は、原料としてオクタメチルシクロテトラシロキサンが5SCCM流され、投入電力が100Wとされ、成膜圧力が10Paとされて成膜された。成膜後、リアクティブイオンエッチング装置を用いてソース電極14、ソース配線24、ドレイン電極15及び画素電極25の表面が露出され、半導体層13上の保護層16の膜厚が50nmになるまでSiOがエッチングされ、保護層16のパターンが形成された(図5)。エッチングガスはCFが用いられ、投入電力は300Wとされ、エッチング圧力は5Paとされた。最後に薄膜トランジスタのアレイ基板に対して150℃で3時間、大気中で熱処理が行なわれ、対向電極との間に電気泳動媒体を挟んで駆動されたところ、良好な表示がなされた。
本発明の実施の形態においては、ボトムゲート−トップコンタクト型の薄膜トランジスタにおいて、保護層16のパターンをフォトリソグラフィー法を使わずに簡易に形成することで、製造コストが低減され、歩留まりの高い薄膜トランジスタ及びこの薄膜トランジスタを具備する画像表示装置を提供することができる。
このような本発明の薄膜トランジスタは、電子ペーパー、LCD又は有機ELディスプレイ等のスイッチング素子として利用できる。また、本発明の薄膜トランジスタは、特に、フレキシブル基材を基板とするフレキシブルディスプレイ、ICカード又はICタグ等にも広く応用することができる。
10 絶縁基板
11 ゲート電極
12 ゲート絶縁層
13 半導体層
14 ソース電極
15 ドレイン電極
16 保護層
21 ゲート配線
22 キャパシタ電極
23 キャパシタ配線
24 ソース配線
25 画素電極

Claims (12)

  1. 絶縁基板の上に少なくともゲート電極、ゲート絶縁層、半導体層、ソース電極、ドレイン電極及び保護層を具備する薄膜トランジスタの製造方法であって、前記保護層が真空紫外光CVD法により形成されていることを特徴とする薄膜トランジスタの製造方法。
  2. 絶縁基板の上に少なくともゲート電極、ゲート絶縁層、半導体層、ソース電極、ドレイン電極及び保護層を有する薄膜トランジスタの製造方法であって、前記ゲート絶縁層の上の全面に前記保護層となる膜を成膜する工程と、前記保護層となる膜をパターニングなしにエッチングし前記ソース電極と前記ドレイン電極の表面を露出させ前記保護層のパターンを形成する工程と、を具備することを特徴とする請求項1に記載の薄膜トランジスタの製造方法。
  3. 前記ソース電極と前記ドレイン電極を構成する材料における前記保護層をエッチングする時のエッチャントに対するエッチングレートは、前記保護層となる材料のエッチングレートよりも小さいことを特徴とする請求項1及び2のいずれかに記載の薄膜トランジスタの製造方法。
  4. 前記ソース電極及び前記ドレイン電極の膜厚は、前記半導体層と前記ゲート電極との膜厚の合計値よりも厚いことを特徴とする請求項1乃至3のいずれかに記載の薄膜トランジスタの製造方法。
  5. 前記保護層は酸化シリコンを含む材料で形成されていることを特徴とする請求項1乃至4のいずれかに記載の薄膜トランジスタの製造方法。
  6. 前記保護層を形成後に100℃以上で熱処理を行うことを特徴とする請求項1乃至5のいずれかに記載の薄膜トランジスタの製造方法。
  7. 絶縁基板の上に少なくともゲート電極、ゲート絶縁層、半導体層、ソース電極、ドレイン電極及び保護層を具備し、
    前記保護層が真空紫外光CVD法により形成されていることを特徴とする薄膜トランジスタ。
  8. 絶縁基板の上に少なくともゲート電極、ゲート絶縁層、半導体層、ソース電極及びドレイン電極を具備し、
    前記半導体層の前記ソース電極及び前記ドレイン電極が形成されていない領域と少なくとも前記ゲート絶縁膜の上の一部とに保護層が形成されており、
    前記ゲート絶縁膜の上の前記保護層の膜厚は、前記半導体層の膜厚と前記ゲート電極に対応する前記ゲート絶縁層の上の隆起高さとの合計値よりも大きく、かつ、前記ゲート絶縁膜の上の前記保護層の膜厚は、前記半導体層の膜厚と前記ソース電極及び前記ドレイン電極の膜厚と前記ゲート電極に対応する前記ゲート絶縁層の上の隆起高さとの合計値よりも小さくなり、前記半導体層の上の保護層の膜厚は、前記半導体層の上の前記ソース電極及び前記ドレイン電極の膜厚よりも小さくなるように形成されていることを特徴とする請求項7に記載の薄膜トランジスタ。
  9. 前記ソース電極及び前記ドレイン電極の膜厚は、前記半導体層と前記ゲート電極の膜厚との合計値よりも厚いことを特徴とする請求項8に記載の薄膜トランジスタ。
  10. 前記保護層が酸化シリコンを含む材料で形成されていることを特徴する請求項7乃至9のいずれかに記載の薄膜トランジスタ。
  11. 請求項7乃至10のいずれかに記載の薄膜トランジスタのアレイと、前記薄膜トランジスタのアレイのソース電極又はドレイン電極に接続された画素電極と、前記画素電極上に配置された画像表示媒体と、を具備することを特徴とする画像表示装置。
  12. 前記画像表示媒体が電気泳動方式によるものであることを特徴とする請求項11に記載の画像表示装置。
JP2009226506A 2009-09-30 2009-09-30 薄膜トランジスタ及びその製造方法並びに画像表示装置 Expired - Fee Related JP5617214B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009226506A JP5617214B2 (ja) 2009-09-30 2009-09-30 薄膜トランジスタ及びその製造方法並びに画像表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009226506A JP5617214B2 (ja) 2009-09-30 2009-09-30 薄膜トランジスタ及びその製造方法並びに画像表示装置

Publications (2)

Publication Number Publication Date
JP2011077258A true JP2011077258A (ja) 2011-04-14
JP5617214B2 JP5617214B2 (ja) 2014-11-05

Family

ID=44020942

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009226506A Expired - Fee Related JP5617214B2 (ja) 2009-09-30 2009-09-30 薄膜トランジスタ及びその製造方法並びに画像表示装置

Country Status (1)

Country Link
JP (1) JP5617214B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102655117A (zh) * 2011-11-09 2012-09-05 京东方科技集团股份有限公司 阵列基板及制造方法、显示装置
WO2015170657A1 (ja) * 2014-05-07 2015-11-12 シャープ株式会社 エレクトロルミネッセンス装置、及び製造方法
JP2018006732A (ja) * 2016-03-04 2018-01-11 株式会社半導体エネルギー研究所 半導体装置、該半導体装置の作製方法、または該半導体装置を有する表示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04268436A (ja) * 1991-02-22 1992-09-24 Toshiba Corp 光音響赤外分光分析装置
JP2002075988A (ja) * 2000-08-30 2002-03-15 Miyazaki Oki Electric Co Ltd 真空紫外光cvdによる層間絶縁膜の製造方法
JP2002359241A (ja) * 2001-05-31 2002-12-13 Oki Electric Ind Co Ltd 半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04268436A (ja) * 1991-02-22 1992-09-24 Toshiba Corp 光音響赤外分光分析装置
JP2002075988A (ja) * 2000-08-30 2002-03-15 Miyazaki Oki Electric Co Ltd 真空紫外光cvdによる層間絶縁膜の製造方法
JP2002359241A (ja) * 2001-05-31 2002-12-13 Oki Electric Ind Co Ltd 半導体装置の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102655117A (zh) * 2011-11-09 2012-09-05 京东方科技集团股份有限公司 阵列基板及制造方法、显示装置
WO2015170657A1 (ja) * 2014-05-07 2015-11-12 シャープ株式会社 エレクトロルミネッセンス装置、及び製造方法
US9954045B2 (en) 2014-05-07 2018-04-24 Sharp Kabushiki Kaisha Electroluminescence device and method for producing same
JP2018006732A (ja) * 2016-03-04 2018-01-11 株式会社半導体エネルギー研究所 半導体装置、該半導体装置の作製方法、または該半導体装置を有する表示装置

Also Published As

Publication number Publication date
JP5617214B2 (ja) 2014-11-05

Similar Documents

Publication Publication Date Title
KR101891841B1 (ko) 박막 트랜지스터 및 그의 제조 방법, 박막 트랜지스터를 구비하는 화상 표시 장치
US10013124B2 (en) Array substrate, touch screen, touch display device, and fabrication method thereof
US20160370621A1 (en) Array substrate, manufacturing method thereof and liquid crystal display
TWI566411B (zh) 薄膜電晶體及其製造方法、以及影像顯示裝置
JP5655277B2 (ja) 薄膜トランジスタおよびアクティブマトリクスディスプレイ
CN101901787A (zh) 氧化物薄膜晶体管及其制造方法
JP2010263182A (ja) 薄膜トランジスタおよび画像表示装置
JP2010087223A (ja) 薄膜トランジスタおよびアクティブマトリクスディスプレイ
KR20160086366A (ko) 저 접촉 저항 박막 트랜지스터
JP2008076823A (ja) 表示装置
WO2016123979A1 (zh) 薄膜晶体管及其制备方法、阵列基板和显示装置
JP5617214B2 (ja) 薄膜トランジスタ及びその製造方法並びに画像表示装置
JP5700291B2 (ja) 薄膜トランジスタとその製造方法、および当該薄膜トランジスタを用いた画像表示装置
JP5604938B2 (ja) 薄膜トランジスタ及びその製造方法
JP2011049297A (ja) 薄膜トランジスタの製造方法
KR20100039738A (ko) 산화물 박막 트랜지스터 및 그 제조방법
WO2016179952A1 (zh) 薄膜晶体管、阵列基板及其制备方法、显示装置
JP5375058B2 (ja) 薄膜トランジスタアレイ及びその製造方法
US20130270556A1 (en) Active device and fabricating method thereof
WO2017208923A1 (ja) 有機薄膜トランジスタおよび画像表示装置
CN1870234A (zh) 薄膜晶体管的制作方法
JP5782695B2 (ja) 薄膜トランジスタ、薄膜トランジスタを備える画像表示装置、薄膜トランジスタの製造方法、画像表示装置の製造方法
WO2019078267A1 (ja) 有機薄膜トランジスタ、その製造方法、アクティブマトリクスアレイおよび画像表示装置
JP5577796B2 (ja) 薄膜トランジスタ及びその製造方法
JP6236792B2 (ja) 薄膜トランジスタとその製造方法及び画像表示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120823

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131203

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140610

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140724

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140819

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140901

R150 Certificate of patent or registration of utility model

Ref document number: 5617214

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees