JP2002359241A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2002359241A
JP2002359241A JP2001163787A JP2001163787A JP2002359241A JP 2002359241 A JP2002359241 A JP 2002359241A JP 2001163787 A JP2001163787 A JP 2001163787A JP 2001163787 A JP2001163787 A JP 2001163787A JP 2002359241 A JP2002359241 A JP 2002359241A
Authority
JP
Japan
Prior art keywords
insulating film
film layer
semiconductor substrate
protrusion
dummy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001163787A
Other languages
English (en)
Other versions
JP3694470B2 (ja
Inventor
Kiyohiko Saikawa
清彦 歳川
Riichi Motoyama
理一 本山
Junichi Miyano
淳一 宮野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MIYAZAKI MACHINE DESIGN KK
Oki Electric Industry Co Ltd
Miyazaki Oki Electric Co Ltd
Original Assignee
MIYAZAKI MACHINE DESIGN KK
Oki Electric Industry Co Ltd
Miyazaki Oki Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MIYAZAKI MACHINE DESIGN KK, Oki Electric Industry Co Ltd, Miyazaki Oki Electric Co Ltd filed Critical MIYAZAKI MACHINE DESIGN KK
Priority to JP2001163787A priority Critical patent/JP3694470B2/ja
Priority to US10/059,174 priority patent/US20020182845A1/en
Priority to US10/307,280 priority patent/US20030119234A1/en
Publication of JP2002359241A publication Critical patent/JP2002359241A/ja
Application granted granted Critical
Publication of JP3694470B2 publication Critical patent/JP3694470B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/48—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating by irradiation, e.g. photolysis, radiolysis, particle radiation
    • C23C16/482—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating by irradiation, e.g. photolysis, radiolysis, particle radiation using incoherent light, UV to IR, e.g. lamps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3145—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers formed by deposition from a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H01L21/3122—Layers comprising organo-silicon compounds layers comprising polysiloxane compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H01L21/3125—Layers comprising organo-silicon compounds layers comprising silazane compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3144—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/101—Forming openings in dielectrics
    • H01L2221/1015—Forming openings in dielectrics for dual damascene structures
    • H01L2221/1026—Forming openings in dielectrics for dual damascene structures the via being formed by burying a sacrificial pillar in the dielectric and removing the pillar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】 【課題】 良質な絶縁膜層を形成することができる半導
体装置の新規な製造方法を提供する。 【解決手段】 減圧ＣＶＤ装置１０の反応室１１内の半
導体基板１５の絶縁膜１５ａ上に真空紫外光を照射した
状態で、前記反応室内に原料ガスとして、ＨＭＤＳＯ
（ヘキサメチルジシロキサン）が供給されかつ添加ガス
として酸素が供給される。これにより、前記絶縁膜上
に、層間絶縁膜として有利な低誘電率を示す良質な絶縁
膜層が形成される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ＭＯＳＦＥＴのよ
うな半導体装置の製造に好適な製造方法に関し、特に、
層間絶縁膜、ダマシン法による配線、ＦＥＴのゲートあ
るいはメモリキャパシタの電極の形成等に適用し得る絶
縁膜層の製造方法に関する。
【０００２】
【従来の技術】半導体基板上に集合的に形成されるＭＯ
ＳＦＥＴのような半導体素子の集合体からなる半導体装
置の集積度を高める技術の１つに多層配線構造がある。
この多層配線構造をフォトリソエッチング法で実現する
上で、半導体基板上の半導体素子を埋め込む平坦性に優
れた絶縁膜層を形成する技術は、極めて重要である。
【０００３】本願発明者等は、２０００年３月３１日に
日本で開催された電子情報通信学会総合大会において、
その予稿集の第８４頁および第８５頁に示されていると
おり、半導体基板に形成された絶縁膜上に減圧ＣＶＤ法
を用いて絶縁膜層を形成する方法を提案した。
【０００４】この絶縁膜層の形成方法によれば、絶縁膜
層を成長させるべき半導体基板が配置された減圧ＣＶＤ
装置の反応室に、原料ガスとして、ＴＥＯＳを供給しか
つ添加ガスとして酸素ガスを供給し、前記半導体基板の
前記絶縁膜上に真空紫外光を照射した状態で前記絶縁膜
層を成長させることにより、良好な絶縁膜層を形成する
ことができる。
【０００５】
【発明が解決しようとする課題】本発明は、さらに良質
な絶縁膜層を形成することができる新規な方法を含む、
半導体装置の製造に好適かつ有益な新規な方法を提供す
ることを目的とする。また、本発明の他の目的は、半導
体基板上の突起部により規定される凹所を好適に埋め込
むことにより、平坦化特性に優れた絶縁膜層を形成し得
る新規な方法を提供することにある。さらに、本発明の
他の目的は、層間絶縁膜、ダマシン法による配線、ＦＥ
Ｔのゲートあるいはメモリキャパシタの電極の形成等に
適用するのに好適でありかつ新規な、半導体装置の製造
方法を提供することにある。
【０００６】
【課題を解決するための手段】本発明は、半導体基板上
の選択された領域に減圧ＣＶＤ法を用いて絶縁膜層を形
成する行程を含む半導体装置の製造方法において、原料
ガスとして、ヘキサメチルジシロキサン（(CH3)3SiOSi
(CH3)3）を用いるという基本構想に立脚する。
【０００７】すなわち、本発明に係る半導体装置の製造
方法は、半導体基板上の選択された領域に減圧ＣＶＤ法
を用いて絶縁膜層を形成する行程を含む半導体装置の製
造方法であって、前記絶縁膜層の形成行程は、前記絶縁
膜層を成長させるべき前記半導体基板が配置された減圧
ＣＶＤ装置の反応室に、原料ガスとして、ヘキサメチル
ジシロキサンを供給しかつ添加ガスとして酸素を供給
し、前記半導体基板上に真空紫外光を照射した状態で前
記絶縁膜層を成長させることを特徴とする。
【０００８】本発明に係る前記製造方法によれば、たと
えば前記基板上に形成された突起部を埋め込むように、
層間絶縁膜として望ましい特性である低誘電率を示しか
つ良質な絶縁膜層を選択的に成長させることができる。
【０００９】前記突起部は、有機成分を含むフォトレジ
スト材料または導電性材料により、形成することがで
き、前記半導体基板上の前記突起部を除く領域、すなわ
ち前記突起部により規定される凹所に前記絶縁膜層を選
択的に成長させることができる。
【００１０】前記製造方法は、配線あるいはゲートのよ
うな導電部の形成に利用できる。たとえばダマシン法に
よる配線の形成では、前記半導体基板上に導電性材料か
らなる導電部を形成し、該導電部が形成された前記半導
体基板における前記導電部を除く領域に、前記ＣＶＤ法
を用いて前記導電部とほぼ同一の高さ位置まで前記絶縁
膜層を成長させ、その後、前記絶縁膜層および該絶縁膜
層から露出する前記導電部の表面を覆うべく、新たに絶
縁材料を堆積させることができる。
【００１１】この新たな絶縁材料は、たとえば前記ＣＶ
Ｄ装置を用い、前記真空紫外光の照射下でその反応室に
前記酸素の供給を絶った状態でヘキサメチルジシロキサ
ンを供給することにより、堆積させることができる。ま
た、これに代えて、従来の種々の堆積方法を用いて前記
した新たな絶縁材料を堆積させることができる。
【００１２】また、ゲートのような導電部の形成では、
前記半導体基板上に形成された絶縁膜上に有機成分を含
むフォトレジスト材料により、所望のゲートに対応した
形状の突起部を形成することができる。前記突起部が形
成された前記半導体基板の前記絶縁膜における前記突起
部を除く領域に、前記ＣＶＤ法を用いて前記導電部とほ
ぼ同一の高さ位置まで前記絶縁膜層を成長させ、その
後、前記フォトレジスト材料からなる前記突起部が除去
される。この突起部の除去によって、前記絶縁膜層によ
り規定される凹所内は、導電部のための導電性材料で埋
め込むまれ、これにより、ゲートのような導電部を形成
することができる。このゲートの形成では、前記絶縁膜
は、ゲート酸化膜である。
【００１３】本発明に係る前記方法は、多層配線のため
のデュアルダマシン法に適用することができる。すなわ
ち、前記半導体基板上に導電性材料からなる下層配線た
る導電部を形成し、該導電部上に前記フォトレジスト材
料からなる柱部を形成し、該柱部が形成された前記半導
体基板上における前記柱部を除く領域に、前記ＣＶＤ法
を用いて前記柱部とほぼ同一の高さ位置まで絶縁膜層を
成長させる。その後、前記柱部の頂面から前記絶縁膜層
上に延びる、上層配線のための、前記フォトレジスト材
料からなる突起部を形成し、前記絶縁膜層上の前記突起
部から露出する領域に、前記ＣＶＤ法を用いて前記突起
部とほぼ同一の高さ位置まで新たに前記絶縁膜層を成長
させる。その後、前記フォトレジスト材料からなる前記
突起部および前記柱部を除去し、前記突起部および前記
柱部の除去によって前記両絶縁膜層により規定される凹
所内を導電性材料で埋め込むことにより、ダマシン法を
用いた多層配線が比較的容易に実現できる。
【００１４】本発明に係る前記方法は、電界効果型トラ
ンジスタの製造に適用でき、たとえばそのソース・ドレ
インに至る導電部の形成に適用することができる。
【００１５】また、本発明に係る前記方法は、たとえば
ＤＲＡＭ（ダイナミック・ランダム・アクセス・メモ
リ）の各メモリセルのキャパシタの製造に適用すること
ができ、たとえば、そのキャパシタの一方の電極の形成
に適用することができる。
【００１６】半導体基板上の突起部により規定される凹
所内に減圧ＣＶＤ法を用いて絶縁膜層を選択的に形成す
る場合、前記原料ガスとして、ヘキサメチルジシロキサ
ンに代えて、テトラエトキシオルソシリケイト（Si(OC2
H5)4）を用いても、有機成分を含むフォトレジスト材料
または導電性材料により形成された前記突起部により規
定される凹所内の前記半導体基板上に、選択的に良好に
絶縁膜層を成長させることができることが、新たに判明
した。
【００１７】
【発明の実施の形態】以下、本発明を図示の実施の形態
について詳細に説明する。 〈具体例〉図１は、本発明に係る製造方法を実施するた
めの減圧ＣＶＤ装置を概略的に示す。減圧ＣＶＤ装置１
０は、たとえばＭＯＳトランジスタのような半導体装置
の製造工程で、たとえばシリコン酸化膜のような絶縁膜
層の形成に用いられる。
【００１８】減圧ＣＶＤ装置１０は、図１に示されてい
るように、反応室１１を規定するための全体に筒状のハ
ウジング１２と、反応室１１内を減圧状態に維持すべく
前記ハウジング１２の一端に配管１３を介して接続され
た例えば真空ポンプからなる負圧源１４と、前記反応室
１１内に、例えばシリコンからなる半導体ウエハ１５を
保持するサスセプタ１６と、例えばＸeエキシマランプ
のような真空紫外光源１７とを備える。真空紫外光源１
７として、波長が約２００ｎｍよりも短波長のいわゆる
真空紫外領域の紫外光を発する光源を適宜選択すること
ができる。
【００１９】半導体ウエハ１５は、その表面に形成され
たシリコン酸化膜１５ａを上方に向けて、サスセプタ１
６上に保持されており、該サスセプタによる温度調整に
より、半導体ウエハ１５の温度は、室温から３５０℃の
間で調整可能である。真空紫外光源１７は、例えば２０
ｍｍの厚さ寸法を有する合成石英板が装着された照射窓
となる石英窓１７ａが半導体ウエハ１５の上方に位置す
るように、ハウジング１２に支持されており、石英窓１
７ａを通して、真空紫外光を半導体ウエハ１５のシリコ
ン酸化膜１５ａに向けて照射する。
【００２０】本発明に係る前記製造方法では、半導体ウ
エハ１５のシリコン酸化膜１５ａ上への絶縁膜層を成長
させるために反応室１１内に供給される原料ガスとし
て、ヘキサメチルジシロキサン（(CH3)3SiOSi(CH3)3：
以下、単にＨＭＤＳＯと称する。）が用いられ、また、
添加ガスとして、酸素（Ｏ2）が用いられる。
【００２１】サスセプタ１６上で室温に保持された半導
体ウエハ１５と真空紫外光源１７の石英窓１７ａとの間
隔が、例えば約１５ｍｍに保持された状態で、真空紫外
光の照度が石英窓１７ａの直下で１０ｍＷ／ｃｍ2でも
って前記半導体ウエハ１５が真空紫外線の照射を受け
る。この環境下で、前記ＨＭＤＳＯが例えば５０ｓｃｃ
ｍ、前記酸素がＨＭＤＳＯと同一の流量である５０ｓｃ
ｃｍで以て、反応室１１内に供給される。このときの反
応室１１内の反応圧力は、６００ｍＴｏｒｒであった。
後述する絶縁膜層の石英窓１７ａ上への成長による該石
英窓の曇りを防止する上で、この石英窓１７ａを真空紫
外線源の温度を超える温度で加熱することが望ましい。
【００２２】前記した条件下での前記減圧ＣＶＤ装置１
０の約１０分間の運転により、半導体ウエハ１５のシリ
コン酸化膜１５ａ上には、約５０００Åの二酸化シリコ
ンを主成分とする絶縁膜層が成長した。
【００２３】図２は、フーリエ変換赤外分光法を用いて
前記絶縁膜層の成分を分析した結果を示すグラフであ
る。グラフの横軸は試料である前記絶縁膜層に照射され
る赤外光の波長の逆数すなわち波数（ｃｍ-1）を示し、
またその縦軸は、吸光度（任意単位）を示す。前記フー
リエ変換赤外分光法によれば、試料に照射される赤外光
の波長を連続的にシフトしたとき、その照射を受ける物
質に応じたそれぞれの波長の赤外光が高い吸収率で吸収
される。従って、吸収率が急激に増加するところの波数
を求めることにより、その物質の成分を知ることができ
る。
【００２４】図２に示された分析結果によれば、そのグ
ラフに示されているとおり、主成分たる二酸化シリコン
に加えて、Ｓｉ2Ｏ、ＳｉＯＨおよびＳｉＣＨ3が形成さ
れている。これらは何れも電気絶縁性を示し、特に、Ｓ
ｉＣＨ3は、有機物であり、主成分である二酸化シリコ
ンよりも低い誘電率を示すことから、半導体装置の層間
絶縁膜として優れた電気特性をもたらす。しかも、本発
明に係る前記方法によって形成される前記絶縁膜層は、
平坦性に優れることから、該絶縁膜層上へのフォトリソ
エッチング技術に有利であり、半導体装置の種々の製造
工程に適用することができる。
【００２５】図３は、本発明に係る前記製造方法を半導
体装置の層間絶縁膜の製造に利用した例を示す。例えば
ＭＯＳトランジスタのような半導体装置の製造工程で
は、図３（ａ）に示すように、例えばシリコン半導体基
板１８上に複数の配線１９が形成される。前記半導体基
板１８には、ＭＯＳトランジスタのような図示しない回
路素子が形成されており、前記半導体基板１８上のこれ
ら回路素子のために、前記配線１９が、前記半導体基板
１８上のシリコン酸化膜のような例えば５０００Åの厚
さ寸法を有する絶縁膜１８ａ上に形成される。
【００２６】前記配線１９は、従来よく知られているよ
うに、例えばタングステンあるいはＡｌ−Ｓｉ−Ｃｕ合
金のような金属材料からなり、各配線１９は、例えば
０．５μｍの高さ寸法および０．３μｍの幅寸法を有
し、各配線１９は、その幅方向へ例えば０．５μｍの間
隔をおいて相互に平行に伸長する。
【００２７】前記配線１９が形成された前記半導体基板
１８を図１に示した減圧ＣＶＤ装置１０のサスセプタ１
６上に、前記配線１９を上方へ向けて配置し、前記した
と同一の成長条件で、前記した絶縁膜層を成長させるこ
とにより、図３（ｂ）に示されているように、前記絶縁
膜１８ａ上の前記配線１９から露出する領域に、二酸化
シリコンを主成分としてＳｉＣＨ3を含む図２のグラフ
に示されたと同様な絶縁膜層２０を選択的に成長させる
ことができた。
【００２８】前記絶縁膜層２０は、絶縁膜１８ａ上で突
起部を構成する前記配線１９上を除き、該配線間で規定
される凹所２１で、集中的に堆積されることから、絶縁
膜１８ａ上に選択的に成長する。この絶縁膜層２０は、
約１０分間の成長により、図３（ｂ）に示すとおり、絶
縁膜層２０の頂面が前記配線１９のそれに一致する迄に
成長する。
【００２９】前記絶縁膜層２０は、極めて高い平坦特性
を示すことから、前記配線１９および該配線間を充填す
る前記絶縁膜層２０により、平坦面が規定される。従っ
て、化学機械研磨（ＣＭＰ）あるいはプラズマドライエ
ッチング処理等により前記した平坦面を得るためのエッ
チングバック処理を絶縁膜層２０に施すことなく、単
に、例えば３０００Åの厚さ寸法に新たな絶縁材料（２
２）を堆積させることにより、図３（ｃ）に示されてい
るように、突起部である前記配線１９およびその間を埋
設する絶縁膜層２０を覆うように、表面が平坦な層間絶
縁膜２２を形成することができる。
【００３０】新たな絶縁材料（２２）の堆積のために、
前記減圧ＣＶＤ装置１０内で前記真空紫外光の照射下、
前記酸素の供給を絶ち、前記ＨＭＤＳＯのみを供給する
ことができ、これにより、平坦な層間絶縁膜２２を形成
することができる。また、これに代えて、層間絶縁膜２
２の形成のために、従来よく知られたプラズマエンハン
スドＣＶＤ（ＰＥＣＶＤ）、低圧ＣＶＤ（ＬＰＣＶＤ）
あるいは常圧ＣＶＤ（ＡＰＣＶＤ）の各法を適宜用いる
ことができる。
【００３１】前記した前記突起部１９間の間隔が０．３
〜０．７μｍの範囲では、絶縁膜層２０による良好な凹
所２１の充填効果が認められた。
【００３２】前記したように、本発明に係る前記方法に
よれば、前記半導体基板１８の絶縁膜１８ａ上に形成さ
れた前記突起部１９により規定される凹所２１内を絶縁
膜層２０で適正に充填することができ、これによりエッ
チングバック処理を不要として平坦な層間絶縁膜２２を
成長させることができることから、半導体装置の製造工
程の簡素化および生産コストの低減等を図ることができ
る。
【００３３】前記半導体基板１８の絶縁膜１８ａ上に形
成された前記突起部１９により規定される凹所２１内を
前記したと同様な絶縁膜層で適正に充填することができ
る現象は、図１に示した減圧ＣＶＤ装置１０を用いる方
法で、原料ガスとして、前記ＨＭＤＳＯに代えて、テト
ラエトキシオルソシリケイト（Si(OC2H5)4：以下、単に
ＴＥＯＳと称する。）を用いても生じることが確認でき
た。
【００３４】真空紫外光源１７が設けられた減圧ＣＶＤ
装置１０への原料ガスとして、このＴＥＯＳを用いた製
造方法では、前記ＴＥＯＳが例えば５０ｓｃｃｍ、前記
酸素がＴＥＯＳと同一の流量である５０ｓｃｃｍで以
て、反応室１１内に供給される。このときの反応室１１
内の反応圧力は、ＨＭＤＳＯにおけると同様に、６００
ｍＴｏｒｒであった。また、真空紫外光源１７からの真
空紫外光の照度が石英窓１７ａの直下で１０ｍＷ／ｃｍ
2であった。
【００３５】このＴＥＯＳを用いた例では、サスセプタ
１６上に保持された半導体ウエハ１５と真空紫外光源１
７の石英窓１７ａとの間隔は、約１００ｍｍに保持さ
れ、また石英窓１７ａ直下の温度が２００℃に保持され
るように、石英窓１７ａが加熱され。
【００３６】ＴＥＯＳを用いた前記成長条件下では、約
３０分間に、図３に示したと同様な前記半導体基板１８
の絶縁膜１８ａ上の前記突起部１９により規定される凹
所２１内で、絶縁膜１８ａ上に、約５０００Åの厚さ寸
法の二酸化シリコンを主成分とする絶縁膜層が集中的に
堆積した。この絶縁膜層の前記した選択的な成長によ
り、図３に示したと同様、前記突起部１９とその凹所２
１間に充填された絶縁膜層２０とにより規定される平坦
面が形成され、この平坦面上に、前記したと同様な層間
絶縁膜２２を形成することにより、エッチングバックを
施すことなく、平坦な層間絶縁膜２２を形成することが
できた。
【００３７】図４は、原料ガスにＴＥＯＳを用いた前記
方法で形成された前記絶縁膜層２０の成分の分析結果を
示す図２と同様なグラフである。図４に示すグラフによ
れば、主成分たる二酸化シリコン（Ｓｉ2Ｏ）に加え
て、これよりも低い誘電率を示す有機系のＳｉＯＣＨ2
が形成されていることから、ＴＥＯＳを原料ガスとして
形成された本発明に係る前記絶縁膜層２０は、半導体装
置の層間絶縁膜として優れた電気特性をもたらす。ま
た、ＴＥＯＳを原料ガスとして形成された本発明に係る
絶縁膜層２０は、ＨＭＤＳＯを原料ガスとして形成した
本発明に係る前記絶縁膜層２０におけると同様に、平坦
性に優れ、前記した選択成長特性により、前記突起部１
９により規定される凹所２１を適正に埋め込むことがで
きる。
【００３８】ＨＭＤＳＯおよびＴＥＯＳを用いた前記方
法は、前記した選択成長特性を利用して、種々の半導体
製造工程に利用することができる。
【００３９】図５は、本発明に係る前記方法をダマシン
プロセスに利用した例を示す。図５（ａ）に示されてい
るように、前記半導体基板１８上には、絶縁膜１８ａが
形成され、該絶縁膜上には、前記配線１９のための例え
ば有機成分を含むフォトレジスト材料からなる複数のダ
ミー１９′が形成される。各ダミー１９′は、例えば
０．５μｍの幅寸法および０．５μｍの高さ寸法を有
し、相互に例えば０．１μｍの間隔をおいて平行に伸び
る。
【００４０】このダミー１９′の形成のために、従来の
フォトレジストパターンの形成におけると同様に、絶縁
膜１８ａ上に、感光性を有するフォトレジスト材料がほ
ぼ均一な厚さ寸法に塗布される。前記フォトレジスト材
料が塗布されて成るフォトレジスト層は、所望のフォト
マスクを用いて選択的な露光を受け、その後、現像処理
を受ける。このフォトマスクを用いたフォトレジスト材
料への選択露光および現像処理を含むリソグラフィ技術
により、所望形状のダミー１９′が形成される。このダ
ミー１９′のためのフォトレジストとして、ポジティブ
型、ネガティブ型のいずれかを必要に応じて選択するこ
とができる。
【００４１】また、絶縁膜１８ａ上にフォトレジスト材
料を塗布するに先立ち、絶縁膜１８ａに、必要に応じ
て、コンタクトホールのための例えば０．３μｍの直径
を有する孔２３を形成しておくことができる。この絶縁
膜１８ａへの前記孔２３の形成には、フォトリソ・エッ
チング技術を用いることができる。前記フォトレジスト
材料は、前記孔２３内を充填すべく絶縁膜１８ａ上に塗
布されることから、ダミー１９′には、前記孔２３を経
て前記半導体基板１８上に達するコンタクト部１９ａ′
が形成される。
【００４２】ダミー１９′の形成後、前記ＨＭＤＳＯま
たはＴＥＯＳを用いた本発明に係る前記方法により、図
５（ｂ）に示されているように、突起部を構成するダミ
ー１９′間を充填すべく該ダミーの高さ寸法にほぼ一致
する厚さ寸法まで、絶縁膜層２０が成長される。この絶
縁膜層２０は、前記したとおり、突起部間の凹所に集中
的に堆積され、ダミー１９′上には堆積しないことか
ら、この選択的成長により、絶縁膜層２０およびダミー
１９′により、図５（ｂ）に示されるとおり、平坦面が
規定される。
【００４３】その後、前記フォトレジスト材料は、発煙
硝酸、有機剥離剤あるいは酸素プラズマ等を用いて、除
去される。このフォトレジスト材料の除去により、図５
（ｃ）に示されているように、ダミー１９′がそのコン
タクト部１９ａ′と共に、前記半導体基板１８上から除
去され、これらの除去により、絶縁膜層２０には、ダミ
ー１９′およびコンタクト部１９ａ′に対応した空所２
４が規定される。
【００４４】前記フォトレジスト材料の除去後、前記空
所２４が例えば硫酸銅溶液を用いたメッキ法により、銅
のような導電性材料２５で充填される。この導電性材料
２５は、前記コンタクト部１９ａ′に対応する部分を含
む前記空所２４を充填すると共に、図５（ｄ）に示され
ているように、絶縁膜層２０上に約７０００Åの厚さ寸
法で堆積される。
【００４５】前記導電性材料２５の堆積後、絶縁膜層２
０上の不要な導電性材料２５が例えばＣＭＰ法により除
去され、絶縁膜層２０の表面が露出されることにより、
この絶縁膜層２０に埋設された前記配線１９が形成され
る。
【００４６】この配線１９を覆うべく、前記したと同様
な層間絶縁膜２２が絶縁膜層２０上に形成され、さら
に、この層間絶縁膜２２上には、必要に応じて上層配線
が施される。
【００４７】本発明に係る前記方法によれば、フォトレ
ジスト材料からなるダミー１９′間を埋め込む絶縁膜層
２０は、真空紫外線光の照射により、室温環境下で成長
させることができることから、前記ダミーが高温下に晒
されることはなく、このダミー１９′の加熱によるそれ
自体の溶融あるいは焦げを防止することができることか
ら、高精度でのダマシン配線の実現が可能となる。
【００４８】また、絶縁膜層２０は、高い平坦性でもっ
てダミー１９′間に堆積することから、この絶縁膜層２
０にエッチングバックのような平坦化処理を施すことな
く、絶縁膜層２０で良好な平坦面が得られる。従って、
この絶縁膜層２０にエッチングバックのような格別な平
坦化処理を施す必要が無くなることから、工程の簡素化
を図ることが可能となる。
【００４９】図６は、本発明に係る前記方法をデュアル
ダマシンプロセスに利用した例を示す。図６（ａ）に示
されているように、前記半導体基板１８上には、例えば
５０００Åの厚さ寸法を有する絶縁膜１８ａが形成さ
れ、該絶縁膜上には、例えば３０００Åの厚さ寸法を有
する図３に沿って説明したと同様な配線１９が形成され
ている。この配線１９は、必要に応じて、絶縁膜１８ａ
に形成されたコンタクトホール２７ａを経て、前記半導
体基板１８の所望部分に接続されている。
【００５０】各配線１９の所望箇所には、図５に沿って
説明したダマシンプロセスにおけると同様なフォトレジ
スト材料へのフォトマスクを用いた選択露光および現像
処理により、図６（ｂ）に示されているように、フォト
レジスト材料からなる柱部２８′が形成される。フォト
レジスト材料からなる各柱部２８′すなわちダミー２
８′は、例えば５０００Åの高さ寸法を有し、その上端
から下端へ向けて先細りする逆テーパ形状を有する。
【００５１】前記したダミー２８′の形成後、前記ＨＭ
ＤＳＯまたはＴＥＯＳを用いた本発明に係る前記方法に
より、図５（ｂ）に沿って説明したとおり、突起部を構
成するダミー２８′および前記配線１９間を充填すべ
く、前記したと同様に、ダミー２８′の高さ位置にほぼ
一致する厚さ寸法まで、絶縁膜層２０が成長される。
【００５２】この絶縁膜層２０は、前記したとおり、前
記突起部間の凹所に集中的に堆積され、ダミー２８′上
には堆積しないことから、この選択的成長により、絶縁
膜層２０およびダミー２８′により、図６（ｃ）に示さ
れるとおり、平坦面が規定される。
【００５３】さらに、絶縁膜層２０上には、前記したと
同様なリソグラフィ技術により、図６（ｄ）に示されて
いるように、ダミー２８′上を通りかつ前記配線１９に
平行に伸びるフォトレジスト材料からなる突起部、すな
わち、上方配線のためのダミー２９′が形成される。ダ
ミー２９′は、例えば５０００Åの厚さ寸法を有する。
ダミー２９′の形成前に、ダミー２８′の上面に付着す
るシリカ膜の除去のために、フッ素系プラズマあるいは
希フッ酸を用いてダミー２８′の上面を浄化することが
望ましい。
【００５４】上方配線のためのダミー２９′の形成後、
本発明に係る前記方法により、図７（ａ）に示されてい
るように、前記絶縁膜層２０上でダミー２９′間を充填
すべく絶縁膜層２０と同様な絶縁膜層３０が成長され
る。
【００５５】この新たな絶縁膜層３０は、柱部であるダ
ミー２９′の上面にほぼ一致するまで成長され、その
後、図５（ｃ）に沿って説明したと同様な方法により、
ダミー２８′およびダミー２９′が除去されることによ
り、図７（ｂ）に示されているように、絶縁膜層２０お
よび３０内には、図６前記配線１９に開放するスルーホ
ールおよび上方配線のための溝を規定する空所３１が規
定される。
【００５６】フォトレジスト材料からなるダミー２８′
およびダミー２９′の除去後、前記空所３１が前記した
硫酸銅溶液を用いたメッキ法により、銅のような導電性
材料３２で充填される。この導電性材料３２は、前記柱
部２９ａ′に対応する部分を含む前記空所３１を充填す
ると共に、図７（ｃ）に示されているように、絶縁膜層
３０上に約７０００Åの厚さ寸法で堆積される。
【００５７】前記導電性材料３２の堆積後、絶縁膜層３
０上の不要な導電性材料２５が例えばＣＭＰ法により除
去され、絶縁膜層３０の表面が露出される。これによ
り、この絶縁膜層３０および絶縁膜層２０下に、前記導
電性材料２５で形成される上層配線２９および該上層配
線を下層配線１９に接続するコンタクト部２８を有する
２重配線構造がダマシン法により形成される。
【００５８】前記２重配線構造を覆うべく、前記したと
同様な層間絶縁膜２２が絶縁膜層３０上に形成される。
【００５９】本発明に係る前記方法によれば、フォトレ
ジスト材料からなるダミー２８′および２９′間を埋め
込む絶縁膜層２０および３０は、真空紫外線光の照射に
より、室温環境下で成長させることができることから、
前記ダミーが高温下に晒されることはなく、このダミー
２８′および２９′の加熱によるそれ自体の溶融あるい
は焦げを防止することができることから、高精度でのデ
ュアルダマシン配線の実現が可能となる。
【００６０】また、各絶縁膜層２０および３０は、高い
平坦性でもってダミー２８′および２９′間に堆積する
ことから、これら絶縁膜層２０および３０にエッチング
バックのような処理を施すことなく、これら絶縁膜によ
り良好な平坦面が得られる。従って、この絶縁膜層２０
および３０へのエッチングバックのような平坦化処理が
不要になることから、工程の簡素化を図ることが可能と
なる。
【００６１】図８は、本発明に係る前記方法をＦＥＴ
（電界効果型トランジスタ）の１つであるＭＯＳトラン
ジスタのゲート形成プロセスに適用した例を示す。前記
半導体基板１８には、図８に示されているように、例え
ば従来よく知られたＬＯＣＯＳ法によりフィールド酸化
膜３１が形成される。前記半導体基板１８のフィールド
酸化膜３１により区画された活性領域には、例えば熱酸
化法により、二酸化シリコンからなるゲート酸化膜３２
が形成される。
【００６２】前記ゲート酸化膜３２上には、ゲートのた
めのダミー３３′が前記したと同様なリソグラフィ技術
を用いて有機成分を含む感光性のフォトレジスト材料で
形成される。このゲートのためのダミー３３′は、例え
ば３０００Åの厚さ寸法を有し、０．１８μｍの幅寸法
を有する。
【００６３】各フィールド酸化膜３１上にダミー３３′
を形成した後、前記ＨＭＤＳＯまたはＴＥＯＳを用いた
本発明に係る前記方法により、図８に示されているよう
に、前記したと同様に、突起部を構成するダミー３３′
が形成された前記ゲート酸化膜３２上にダミー３３′の
高さにほぼ一致する厚さ寸法である３０００Åの厚さ寸
法まで、絶縁膜層２０が成長される。この絶縁膜層２０
は、前記したとおり、突起部であるダミー３３′上には
堆積しないことから、この選択的成長により、絶縁膜層
２０およびダミー３３′により、平坦面が規定される。
【００６４】その後、前記フォトレジスト材料から成る
ダミー３３′は、前記した例におけると同様な発煙硝
酸、有機剥離剤あるいは酸素プラズマ等を用いて除去さ
れる。このフォトレジスト材料の除去によって形成され
る凹所には、例えばＬＰＣＶＤ法を用いて、ゲート３３
（図９参照）のためのポリシリコンのような導電性材料
が充填され、例えばＣＭＰにより絶縁膜層２０上に堆積
する不要な前記導電性材料が除去される。
【００６５】その後、前記層間絶縁膜２２のゲート３３
を取り巻く部分と、ゲート酸化膜３２のゲート３３から
露出する不要な部分とが除去され、これによりＭＯＳト
ランジスタのためのゲート３３が形成される。
【００６６】この絶縁膜層２０上の前記した不要な導電
性材料を除去することに代えて、絶縁膜層２０に堆積す
る前記導電性材料に、フォトリソエッチング技術による
パターニングを施すことにより、絶縁膜層２０上の前記
導電性材料で配線パターンを形成することができる。
【００６７】本発明に係る前記方法をゲートの形成に適
用することにより、フォトレジスト材料からなるダミー
３３′を埋め込む絶縁膜層２０は、真空紫外線光の照射
により、室温環境下で成長させることができることか
ら、前記ダミーが高温下に晒されることはなく、このダ
ミー３３′の加熱による溶融あるいは焦げを防止するこ
とができることから、高精度でゲートを形成することが
できる。
【００６８】また、前記したと同様に、ダミー３３′を
埋め込む絶縁膜層２０により良好な平坦面が得られるこ
とから、この絶縁膜層２０にエッチングバックのような
格別な平坦化処理が不要になることから、工程の簡素化
を図ることが可能となる。
【００６９】図９は、本発明に係る前記方法をＭＯＳト
ランジスタのゲート形成に引き続くコンタクトホールの
形成プロセスに適用した例を示す。
【００７０】図８に沿って説明したゲート３３の形成
後、図９に示されているように、例えばイオン注入法に
よる前記半導体基板１８への不純物注入により、ゲート
３３の両側にソース・ドレイン領域３４が形成される。
【００７１】ソース・ドレイン領域３４の形成後、該各
領域には、これから立ち上がるコンタクト部のためのダ
ミー２８′が前記したと同様なリソグラフィ技術を用い
て有機成分を含む感光性のフォトレジスト材料で形成さ
れる。このコンタクト部のためのダミー２８′は、例え
ば５０００Åの高さ寸法を有し、０．５μｍの直径を有
する。
【００７２】各ソース・ドレイン領域３４上にダミー２
８′を形成した後、前記したように、前記ＨＭＤＳＯま
たはＴＥＯＳを用いた本発明に係る前記方法により、図
９に示されているように、突起部を構成するダミー２
８′が形成された前記半導体基板１８上にダミー２８′
の高さにほぼ一致する厚さ寸法まで、絶縁膜層２０が成
長される。この絶縁膜層２０は、前記したとおり、突起
部であるダミー２８′上には堆積しないことから、この
選択的成長により、絶縁膜層２０およびダミー２８′に
より、平坦面が規定される。
【００７３】その後、前記フォトレジスト材料から成る
ダミー２８′は、前記した例におけると同様に、除去さ
れ、このフォトレジスト材料の除去によって形成される
凹所には、例えばＬＰＣＶＤ法を用いて、コンタクト部
のためのポリシリコン、Ａｌ−Ｓｉ−Ｃｕ合金あるいは
銅のような導電性材料が充填され、例えばＣＭＰにより
絶縁膜層２０上に堆積する不要な前記導電性材料が除去
されることにより、各ソース・ドレイン領域３４に至る
コンタクト部が形成される。
【００７４】その後、前記層間絶縁膜２２上に堆積する
前記導電性材料の不要な部分が除去されるが、前記した
とおり、絶縁膜層２０に堆積する前記導電性材料にパタ
ーニングを施すことにより、絶縁膜層２０上の前記導電
性材料で配線パターンを形成することができる。
【００７５】本発明に係る前記方法をコンタクトホール
の形成に適用することにより、フォトレジスト材料から
なるダミー２８′を埋め込む絶縁膜層２０は、真空紫外
線光の照射により、室温環境下で成長させることができ
ることから、前記ダミーが高温下に晒されることはな
く、このダミー２８′の加熱によるそれ自体の溶融ある
いは焦げを防止することができることから、高精度でコ
ンタクトホールを形成することができる。
【００７６】また、ダミー２８′を埋め込む絶縁膜層２
０は、前記したと同様な良好な平坦性を示すことから、
この絶縁膜をダミー２８′の高さ位置まで適正に成長さ
せることにより、良好な平坦面が得られる。従って、こ
の絶縁膜層２０にエッチングバックのような格別な平坦
化処理が不要になることから、工程の簡素化を図ること
が可能となる。
【００７７】図１０は、本発明をＤＲＡＭのようなメモ
リセルのキャパシタの形成プロセスに適用した例を示
す。図１０に示すように、前記半導体基板１８には、フ
ィールド酸化膜３１により規定された活性領域が形成さ
れ、該活性領域には、前記したと同様なゲート３３が形
成され、その後、ソース・ドレイン領域３４が形成され
る。これらゲート３３およびソース・ドレイン領域３４
を備えるＭＯＳトランジスタの形成後、該トランジスタ
をスイッチング素子とするキャパシタが形成される。
【００７８】このキャパシタの形成に先立ち、図１０に
示されているように、一方のソース・ドレイン領域３４
上に、該領域から立ち上がるコンタクト部のためのダミ
ー３５ａ′が、前記したと同様なリソグラフィ技術を用
いて、有機成分を含む感光性のフォトレジスト材料で形
成される。このコンタクト部のためのダミー３５ａ′
は、例えば５０００Åの高さ寸法を有し、０．１８μｍ
の直径を有する。
【００７９】このダミー３５ａ′の形成後、前記ＨＭＤ
ＳＯまたはＴＥＯＳを用いた本発明に係る前記方法によ
り、前記したと同様に、突起部であるダミー３５ａ′の
高さにほぼ一致する厚さ寸法まで、絶縁膜層２０ａが成
長される。絶縁膜層２０ａは、前記したとおり、突起部
であるダミー３５ａ′上には堆積しないことから、この
選択的成長により、絶縁膜層２０ａおよびダミー３５
ａ′により、平坦面が規定される。
【００８０】続いて、ダミー３５ａ′上には、該ダミー
の直径のほぼ２倍の値を有する例えば０．３μｍの直径
を有し、また例えば２０００Åの高さ寸法を有する増径
部からなるダミー３５ｂ′が、有機成分を含む感光性の
フォトレジスト材料へのリソグラフィ技術により形成さ
れる。
【００８１】ダミー３５ａ′の上面は、ダミー３５ｂ′
の形成に先立ち、該ダミーの上面に付着するシリカ膜の
除去のために、フッ素系プラズマあるいは希フッ酸を用
いてダミー３５ｂ′の上面を浄化することが望ましい。
【００８２】コンタクト部を規定するダミー３５ａ′お
よび増径部を規定するダミー３５ｂ′の形成後、該増径
部を埋め込むべく、再び、本発明に係る前記方法によ
り、前記したと同様に、絶縁膜層２０ａ上には、ダミー
３５ｂ′の高さにほぼ一致する厚さ寸法まで、新たな絶
縁膜層２０ｂが堆積される。
【００８３】さらに、前記したと同様な工程により、ダ
ミー３５ａ′とほぼ同一の直径を有し約２０００Åの高
さ寸法を有す減径部を規定するフォトレジスト材料から
なるダミー３５ｃ′が増径部であるダミー３５ａ′上に
形成される。
【００８４】これら増径部を規定するダミー３５ｂ′、
３５ｄ′および３５ｆ′と、減径部を規定するダミー３
５ｃ′および３５ｅ′とが、前記したと同様な工程の繰
り返しにより、交互に形成され、またそれに応じて、順
次、絶縁膜層２０ａ上に、各増径部３５ｂ′、３５
ｄ′、３５ｆおよび減径部３５ｃ′、３５ｅ′を埋設す
る新たな絶縁膜層２０ｂ、２０ｃ、２０ｄ、２０ｅおよ
び２０ｆが堆積される。
【００８５】それぞれが前記フォトレジスト材料からな
る前記ダミー３５ａ′〜３５ｆ′を埋設する絶縁膜層２
０ａ〜２０ｆの形成後、フォトレジスト材料から成るダ
ミー３５ａ′〜３５ｆ′は、前記した例におけると同様
な発煙硝酸、有機剥離剤あるいは酸素プラズマ等を用い
て除去される。このフォトレジスト材料の除去によって
形成される凹所には、前記した例におけると同様に、例
えばＬＰＣＶＤ法を用いて、前記したと同様な導電性材
料が充填され、例えばＣＭＰにより絶縁膜層２０ｆ上に
堆積する不要な前記導電性材料が除去される。
【００８６】その後、前記絶縁膜層２０ｂ、２０ｃ、２
０ｄおよび２０ｅが例えば希フッ酸を用いて除去され、
これにより、前記ダミー３５ｂ′、３５ｃ′、３５
ｄ′、３５ｅ′および３５ｆ′に対応する多数のフィン
部を備える導電性材料から成る一方の電極が露出する。
この露出する電極の表面には、例えばＬＰＣＶＤ法よ
り、例えば１００Åの厚さ寸法を有するシリコン窒化膜
のような高誘電体膜が形成され、さらに、該高誘電体膜
を覆うように、例えばＬＰＣＶＤ法により、ポリシリコ
ンから成る他方の電極が形成される。
【００８７】本発明に係る前記方法を前記したようなメ
モリセルの電極の形成に適用することにより、フォトレ
ジスト材料からなる前記ダミー３５ａ′〜３５ｆ′を埋
め込む絶縁膜層２０ａ〜２０ｆは、真空紫外線光の照射
により、室温環境下で成長させることができることか
ら、前記ダミーが高温下に晒されることはなく、このダ
ミー３５ａ′〜３５ｆ′の加熱によるそれ自体の溶融あ
るいは焦げを防止することができることから、前記ダミ
ー３５ａ′〜３５ｆ′に対応して、キャパシタの前記一
方の電極を高精度で形成することができる。
【００８８】また、前記したと同様に、前記ダミー３５
ａ′〜３５ｆ′を順次埋め込む絶縁膜層２０ａ〜２０ｆ
により良好な平坦性が得られることから、これら各絶縁
膜層２０ａ〜２０ｆへのエッチングバックのような格別
な平坦化処理が不要になることから、工程の簡素化を図
ることが可能となる。
【００８９】
【発明の効果】本発明によれば、前記したように、減圧
ＣＶＤ装置の反応室内の半導体基板上に真空紫外光を照
射した状態で、前記反応室内に原料ガスとして、ＨＭＤ
ＳＯ（ヘキサメチルジシロキサン）を供給しかつ添加ガ
スとして酸素を供給することにより、層間絶縁膜として
有利な低誘電率を示す良質な絶縁膜層を形成することが
できる。
【００９０】また、前記した成長条件では、前記半導体
基板上に、たとえば前記フォトレジスト材料または導電
性材料で突起部を予め形成しておくことにより、この突
起部を除く領域である凹所領域に前記絶縁膜層を選択的
に成長させることができることから、本発明の前記方法
は、半導体装置の層間絶縁膜、ゲート、ダマシン配線、
メモリキャパシタの電極等、半導体装置の種々の製造工
程に適用することができる。
【００９１】さらに、前記凹所領域への選択的な成長に
ついては、原料ガスとして、前記ＨＭＤＳＯに代えて、
ＴＥＯＳ（テトラエトキシオルソシリケイト）を用いて
も、前記凹所領域を良好な平坦特性を示す絶縁膜層で埋
設することができ、これにより、前記ＨＭＤＳＯを用い
た場合におけると同様に、良質でありかつ平坦化特性に
優れた絶縁膜層を形成することができる。
【図面の簡単な説明】
【図１】本発明に係る製造方法を実施するＣＶＤ装置を
概略的に示す断面図である。
【図２】原料ガスとしてＨＭＤＳＯを用いて形成された
本発明に係る絶縁膜層についてのＦＴＩＲ分析結果
（１）を示すグラフである。
【図３】本発明に係る製造方法を層間絶縁膜の形成に適
用した例を示す工程図である。
【図４】原料ガスとしてＴＥＯＳを用いて形成された本
発明に係る絶縁膜層についてのＦＴＩＲ分析結果（２）
を示すグラフである。
【図５】本発明に係る製造方法を配線のためのダマシン
プロセスに適用した例を示す工程図である。
【図６】本発明に係る製造方法を二層配線のためのデュ
アルダマシンプロセスに適用した例を示す工程図（その
１）である。
【図７】本発明に係る製造方法を二層配線のためのデュ
アルダマシンプロセスに適用した例を示す工程図（その
２）である。
【図８】本発明に係る製造方法をＦＥＴのゲートの形成
プロセスに適用した例を示す断面図である。
【図９】本発明に係る製造方法をＦＥＴのコンタクトホ
ールの形成プロセスに適用した例を示す断面図である。
【図１０】本発明に係る製造方法をメモリセルのキャパ
シタ電極の形成プロセスに適用した例を示す断面図であ
る。
【符号の説明】
１０ 減圧ＣＶＤ装置 １１ 反応室 １７ 真空紫外光源 １８ 半導体基板
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 27/108 Ｈ０１Ｌ 21/90 Ｐ ５Ｆ１４０ 29/78 Ｖ (72)発明者 歳川 清彦 宮崎県宮崎郡清武町大字木原727番地 宮 崎沖電気株式会社内 (72)発明者 本山 理一 宮崎県宮崎郡清武町大字木原727番地 宮 崎沖電気株式会社内 (72)発明者 宮野 淳一 宮崎県宮崎郡清武町大字木原727番地 有 限会社 宮崎マシンデザイン内 Ｆターム(参考） 4K030 AA06 AA09 AA14 BA44 CA04 CA12 DA05 FA08 LA02 4M104 AA01 BB01 BB03 BB04 BB18 CC01 CC05 DD03 DD06 DD43 DD52 DD75 EE03 EE05 EE09 EE16 EE20 FF07 GG09 GG16 GG19 HH12 HH18 5F033 HH04 HH09 HH11 HH19 JJ11 MM01 MM02 PP09 PP27 QQ37 QQ48 RR04 SS01 SS04 SS13 VV06 VV10 VV16 XX01 XX24 5F058 BA09 BA11 BC02 BF04 BF05 BF17 BF29 BF40 BJ02 BJ06 5F083 AD22 AD49 JA36 JA37 JA56 MA06 MA17 PR21 ZA28 5F140 AA15 AA40 BF04 BG02 BG28 BG36 BJ01 BJ04 BJ06 BK13 BK25 CB01

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 半導体基板の選択された領域に減圧ＣＶ
    Ｄ法を用いて絶縁膜層を形成する行程を含む半導体装置
    の製造方法であって、 前記絶縁膜層の形成行程は、前記絶縁膜層を成長させる
    べき前記半導体基板が配置された減圧ＣＶＤ装置の反応
    室に、原料ガスとして、ヘキサメチルジシロキサン（(C
    H3)3SiOSi(CH3)3）を供給しかつ添加ガスとして酸素を
    供給し、前記半導体基板に真空紫外光を照射した状態で
    前記絶縁膜層を成長させることを特徴とする、半導体装
    置の製造方法。
  2. 【請求項２】 請求項１記載の方法であって、前記半導
    体基板上には、有機成分を含むフォトレジスト材料また
    は導電性材料により、突起部が形成されており、前記半
    導体基板上の前記突起部を除く領域に前記絶縁膜層が選
    択的に成長することを特徴とする、半導体装置の製造方
    法。
  3. 【請求項３】 請求項１記載の方法であって、前記半導
    体基板上に導電性材料からなる導電部を形成すること、
    該導電部が形成された前記半導体基板上の前記導電部を
    除く領域に、前記ＣＶＤ法を用いて前記導電部とほぼ同
    一の高さ位置まで前記絶縁膜層を成長させること、前記
    絶縁膜層および該絶縁膜層から露出する前記導電部の表
    面を覆うべく、絶縁材料を堆積させることを特徴とす
    る、半導体装置の製造方法。
  4. 【請求項４】 請求項１記載の方法であって、前記半導
    体基板に絶縁膜を形成し、該絶縁膜上に有機成分を含む
    フォトレジスト材料からなる突起部を形成すること、該
    突起部が形成された前記半導体基板における前記突起部
    を除く領域に、前記ＣＶＤ法を用いて前記突起部とほぼ
    同一の高さ位置まで前記絶縁膜層を成長させること、前
    記フォトレジスト材料からなる前記突起部を除去するこ
    と、該突起部の除去により前記絶縁膜層により規定され
    る凹所内を導電部のための導電性材料で埋め込むことを
    特徴とする、半導体装置の製造方法。
  5. 【請求項５】 請求項１記載の方法であって、前記半導
    体基板上に導電性材料からなる導電部を形成すること、
    該導電部上にフォトレジスト材料からなる柱部を形成す
    ること、該柱部が形成された前記半導体基板上における
    前記柱部を除く領域に、前記ＣＶＤ法を用いて前記柱部
    とほぼ同一の高さ位置まで絶縁膜層を成長させること、
    前記柱部の頂面から前記絶縁膜層上に延びる前記フォト
    レジスト材料からなる突起部を形成すること、前記絶縁
    膜層上の前記突起部から露出する領域に、前記ＣＶＤ法
    を用いて前記突起部とほぼ同一の高さ位置まで新たに前
    記絶縁膜層を成長させること、前記フォトレジスト材料
    からなる前記突起部および前記柱部を除去すること、前
    記突起部および前記柱部の除去により前記両絶縁膜層に
    より規定される凹所内を導電性材料で埋め込むことを特
    徴とする、半導体装置の製造方法。
  6. 【請求項６】 請求項４記載の方法であって前記絶縁膜
    は、ゲート酸化膜であり、前記導電部はゲートであるこ
    とを特徴とする、半導体装置の製造方法。
  7. 【請求項７】 請求項３記載の方法であって前記導電部
    は電界効果型トランジスタのソース・ドレインに至る導
    電部であることを特徴とする半導体装置の製造方法。
  8. 【請求項８】 請求項４記載の方法であって前記導電部
    はメモリセルのキャパシタを構成する一方の電極である
    半導体装置の製造方法。
  9. 【請求項９】 半導体基板上の突起部により規定される
    凹所内に減圧ＣＶＤ法を用いて絶縁膜層を選択的に形成
    する行程を含む半導体装置の製造方法であって、 前記絶縁膜層の形成行程は、前記絶縁膜層を成長させる
    べき前記半導体基板が配置された減圧ＣＶＤ装置の反応
    室に、原料ガスとして、テトラエトキシオルソシリケイ
    ト（Si(OC2H5)4）を供給しかつ添加ガスとして酸素を供
    給し、前記半導体基板上に真空紫外光を照射した状態で
    前記絶縁膜層を成長させることを特徴とする、半導体装
    置の製造方法。
  10. 【請求項１０】 請求項９記載の方法であって、前記突
    起部は、有機成分を含むフォトレジスト材料または導電
    性材料により形成されており、前記半導体基板上の前記
    突起部を除く領域に前記絶縁膜層が選択的に成長するこ
    とを特徴とする、半導体装置の製造方法。
JP2001163787A 2001-05-31 2001-05-31 半導体装置の製造方法 Expired - Fee Related JP3694470B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2001163787A JP3694470B2 (ja) 2001-05-31 2001-05-31 半導体装置の製造方法
US10/059,174 US20020182845A1 (en) 2001-05-31 2002-01-31 Method of filling a concave portion with an insulating material
US10/307,280 US20030119234A1 (en) 2001-05-31 2002-12-02 Method of filling a concave portion with an insulating material

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001163787A JP3694470B2 (ja) 2001-05-31 2001-05-31 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2002359241A true JP2002359241A (ja) 2002-12-13
JP3694470B2 JP3694470B2 (ja) 2005-09-14

Family

ID=19006693

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001163787A Expired - Fee Related JP3694470B2 (ja) 2001-05-31 2001-05-31 半導体装置の製造方法

Country Status (2)

Country Link
US (2) US20020182845A1 (ja)
JP (1) JP3694470B2 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005347565A (ja) * 2004-06-03 2005-12-15 Fuji Electric Device Technology Co Ltd 半導体装置およびその製造方法
KR100627098B1 (ko) * 2003-05-30 2006-09-25 도꾸리쯔교세이호진 상교기쥬쯔 소고겡뀨죠 저유전율 절연막의 형성 방법
JP2011077258A (ja) * 2009-09-30 2011-04-14 Toppan Printing Co Ltd 薄膜トランジスタ及びその製造方法並びに画像表示装置
JP2013535847A (ja) * 2010-08-17 2013-09-12 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング 少なくとも１つのオプトエレクトロニクス半導体部品の製造方法
US20140349422A1 (en) * 2011-02-08 2014-11-27 Applied Materials, Inc. Method for hybrid encapsulation of an organic light emitting diode
KR20200090862A (ko) * 2017-12-14 2020-07-29 아르셀러미탈 진공 디포지션 설비 및 기재를 코팅하기 위한 방법
KR20200092996A (ko) * 2017-12-14 2020-08-04 아르셀러미탈 진공 디포지션 설비 및 기재를 코팅하기 위한 방법
US10937660B2 (en) 2016-06-20 2021-03-02 Tokyo Electron Limited Method for processing workpiece

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100579846B1 (ko) * 2003-12-11 2006-05-12 동부일렉트로닉스 주식회사 반도체 소자의 금속 배선층 및 이의 제조 방법
KR20060037822A (ko) * 2004-10-28 2006-05-03 주식회사 하이닉스반도체 고밀도플라즈마 화학기상증착 장치 및 그를 이용한반도체소자의 제조 방법
US7601567B2 (en) * 2005-12-13 2009-10-13 Samsung Mobile Display Co., Ltd. Method of preparing organic thin film transistor, organic thin film transistor, and organic light-emitting display device including the organic thin film transistor
KR101244898B1 (ko) * 2006-06-28 2013-03-19 삼성디스플레이 주식회사 유기 박막 트랜지스터 기판 및 그 제조 방법
US10163778B2 (en) * 2014-08-14 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of damascene structure
US10115586B2 (en) * 2016-05-08 2018-10-30 Tokyo Electron Limited Method for depositing a planarization layer using polymerization chemical vapor deposition

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10135425A (ja) * 1996-11-05 1998-05-22 Hitachi Ltd 半導体集積回路装置およびその製造方法
US6251763B1 (en) * 1997-06-30 2001-06-26 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing same
US6015595A (en) * 1998-05-28 2000-01-18 Felts; John T. Multiple source deposition plasma apparatus
US6204103B1 (en) * 1998-09-18 2001-03-20 Intel Corporation Process to make complementary silicide metal gates for CMOS technology

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100627098B1 (ko) * 2003-05-30 2006-09-25 도꾸리쯔교세이호진 상교기쥬쯔 소고겡뀨죠 저유전율 절연막의 형성 방법
US7132171B2 (en) 2003-05-30 2006-11-07 National Institute Of Advanced Industrial Science And Technology Low dielectric constant insulating film and method of forming the same
JP2005347565A (ja) * 2004-06-03 2005-12-15 Fuji Electric Device Technology Co Ltd 半導体装置およびその製造方法
JP2011077258A (ja) * 2009-09-30 2011-04-14 Toppan Printing Co Ltd 薄膜トランジスタ及びその製造方法並びに画像表示装置
US9105771B2 (en) 2010-08-17 2015-08-11 Osram Opto Semiconductors Gmbh Method for producing at least one optoelectronic semiconductor component
JP2013535847A (ja) * 2010-08-17 2013-09-12 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング 少なくとも１つのオプトエレクトロニクス半導体部品の製造方法
KR101786526B1 (ko) * 2010-08-17 2017-10-18 오스람 옵토 세미컨덕터스 게엠베하 적어도 하나의 광전자 반도체 소자를 제조하기 위한 방법
US20140349422A1 (en) * 2011-02-08 2014-11-27 Applied Materials, Inc. Method for hybrid encapsulation of an organic light emitting diode
US10937660B2 (en) 2016-06-20 2021-03-02 Tokyo Electron Limited Method for processing workpiece
KR20200090862A (ko) * 2017-12-14 2020-07-29 아르셀러미탈 진공 디포지션 설비 및 기재를 코팅하기 위한 방법
KR20200092996A (ko) * 2017-12-14 2020-08-04 아르셀러미탈 진공 디포지션 설비 및 기재를 코팅하기 위한 방법
KR102455937B1 (ko) 2017-12-14 2022-10-17 아르셀러미탈 진공 디포지션 설비 및 기재를 코팅하기 위한 방법
KR102503599B1 (ko) 2017-12-14 2023-02-23 아르셀러미탈 진공 디포지션 설비 및 기재를 코팅하기 위한 방법

Also Published As

Publication number Publication date
US20030119234A1 (en) 2003-06-26
US20020182845A1 (en) 2002-12-05
JP3694470B2 (ja) 2005-09-14

Similar Documents

Publication Publication Date Title
JP3694470B2 (ja) 半導体装置の製造方法
US7521378B2 (en) Low temperature process for polysilazane oxidation/densification
KR100732647B1 (ko) 반도체장치 및 그 제조 방법
JPH0358173B2 (ja)
US6960525B2 (en) Method of forming metal plug
TW200425405A (en) Method of forming contact holes and electronic device formed thereby
JP2009515328A (ja) ゲートに近接したコンタクト・ホールを有する半導体トランジスタ
US7375774B2 (en) Method of manufacturing semiconductor device
US6703302B2 (en) Method of making a low dielectric insulation layer
JP3418383B2 (ja) 半導体装置の製造方法
JPH05259297A (ja) 半導体素子の製造方法
JP4050556B2 (ja) 半導体装置の製造方法
JP3486421B2 (ja) 薄膜半導体装置の製造方法
JP4003505B2 (ja) 絶縁膜とその製造方法及びデバイス並びに電子機器
KR100200298B1 (ko) 반도체 소자의 캐패시터 제조방법
JPS5994829A (ja) 半導体装置の製造方法
JPH06302598A (ja) 半導体装置の製造方法
JP4337554B2 (ja) 半導体装置の製造方法
JP2001015762A (ja) 薄膜半導体装置とその製造方法
JP3576539B2 (ja) 半導体装置の作製方法
KR100515381B1 (ko) 반도체 소자의 제조 방법
JP4337555B2 (ja) 半導体装置の製造方法
KR100571389B1 (ko) 반도체 소자의 제조 방법
KR100190191B1 (ko) 반도체 소자의 저장전극 형성방법
KR20010063265A (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050304

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050624

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees