JP4003505B2 - 絶縁膜とその製造方法及びデバイス並びに電子機器 - Google Patents
絶縁膜とその製造方法及びデバイス並びに電子機器 Download PDFInfo
- Publication number
- JP4003505B2 JP4003505B2 JP2002093070A JP2002093070A JP4003505B2 JP 4003505 B2 JP4003505 B2 JP 4003505B2 JP 2002093070 A JP2002093070 A JP 2002093070A JP 2002093070 A JP2002093070 A JP 2002093070A JP 4003505 B2 JP4003505 B2 JP 4003505B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- substrate
- film
- manufacturing
- single crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、絶縁膜とその製造方法及びデバイス並びに電子機器に関する。
【０００２】
【従来の技術】
近年、半導体デバイスの分野において、高集積化の進展が著しく速くなっている。半導体デバイスを高集積化するにあたって必要な技術としては、リソグラフィやエッチングといった微細加工技術、微細化に伴って必要となってくる新材料の開発技術およびそのプロセスへの応用技術である。こうした技術開発として、ＡｒＦエキシマステッパの開発、高スループットＥＢ（電子ビーム）露光装置の開発、銅配線、ｌｏｗ−ｋ材料、ｈｉｇｈ−ｋ材料といった材料開発が挙げられる。
【０００３】
特に、ここ最近半導体デバイスの微細化に伴う課題としていわれていることは、デバイスサイズの減少とともにその影響が顕著になる金属配線自体の配線抵抗および層間絶縁膜の電気容量による金属配線の配線遅延の問題が大きく取り上げられている。
【０００４】
これらの問題を解決するための手段として、まず新規配線材料として現在のアルミニウムから銅への切り替えが行なわれつつあり、実際に商品化に採用しているメーカーもある。
【０００５】
もう一つ、層間絶縁膜の電気容量を低減するために、いわゆるｌｏｗ−ｋ材料と呼ばれる絶縁膜が新たに開発され、採用されている。現在、ｌｏｗ−ｋ材料と呼ばれるものは有機、無機材料を含め多々あるが、そのｌｏｗ−ｋ化技術の一つとして成膜後の絶縁膜の密度をできるだけ小さくするために、絶縁膜中に空孔を導入することで誘電率を低くし、結果として絶縁膜の電気容量を低減する方法が広く取り入れられている。
【０００６】
【発明が解決しようとする課題】
現在までのところ、絶縁膜のｌｏｗ−ｋ化対策としては、新規絶縁材料の導入が前提として考えられてきた。しかし、将来的には新規絶縁材料の導入が不可欠だとしても、現在のような過渡期においては従来からの材料および生産設備を利用して、できるだけ低コストで絶縁材料のｌｏｗ−ｋ化を推し進めることも重要である。また、デバイスを作製する上で、現在までのｌｏｗ−ｋ材料の導入による絶縁膜のｌｏｗ−ｋ化では、ｌｏｗ−ｋ材料のみで絶縁膜としての機能はすべて果たすことができないため、既存の絶縁膜との併用が必要不可欠である。そのため、ｌｏｗ−ｋ膜と従来の絶縁膜とを用いてある微細パターンを作製しようとした場合、その製作工程が複雑になるという問題点がある。
【０００７】
【課題を解決するための手段】
上記の目的を達成するために、本発明は、デバイス作製用基板上に成膜された層間絶縁膜として使用される絶縁膜の製造方法であって、デバイス作製用基板の表面の一部を機能化処理することにより前記表面の一部を疎水性化する第１の工程と、前記表面の上に絶縁膜を成膜する第２の工程と、を含み、前記絶縁膜のうち前記疎水性化された前記表面の上に形成された第１の絶縁膜の誘電率と、前記絶縁膜のうち前記疎水性化されていない領域に形成された第２の絶縁膜の誘電率とが互いに異なること、を特徴とする。
また本発明は、デバイス作製用基板上に成膜された層間絶縁膜として使用される絶縁膜の製造方法であって、デバイス作製用基板の表面の一部を、シラン系化合物（分子式：Ｒ３（Ｒ１ＳｉＲ２）Ｒ４、Ｒ１：一部にフッ素を含む炭化水素基、Ｒ２、Ｒ３：炭化水素基あるいはアルコキシ基、Ｒ４：ハロゲンあるいはアルコキシ基）を用いて機能化処理する第１の工程と、前記表面の上に絶縁膜を成膜する第２の工程と、を含み、前記絶縁膜のうち前記機能化処理された前記表面の上に形成された第１の絶縁膜の誘電率と、前記絶縁膜のうち前記機能化処理を施さない領域に形成された第２の絶縁膜の誘電率とが互いに異なること、を特徴とする。
ここで、デバイス作製用基板表面を機能化処理する前に、デバイス作製用基板表面が短波長ＵＶ（波長２００ｎｍ以下の紫外線（ＵＶ））照射により親水化処理されていることが望ましい。
【０００８】
デバイス作製用基板の表面を機能化処理し、その上に成膜された絶縁膜を製造するには、デバイス作製用基板の表面を機能化処理する前に親水化処理することが望ましい。この結果、基板表面の付着物が除外され、さらに基板表面が水酸基となり、容易に基板表面の機能化処理を行うことができる。この際に、波長が２００ｎｍ以下の短波長ＵＶを用いることで、容易に基板表面全体を均一に親水化処理することができる。
【０００９】
本発明はデバイス作製用基板上に成膜された絶縁膜であって、先に記載の本発明の絶縁膜の製造方法で製造されることを特徴とする。ここで、デバイス作成用基板としては、例えば単結晶シリコン基板あるいは単結晶シリコン基板上に酸化膜が形成された基板が望ましい。特に、単結晶シリコン基板上に酸化膜が形成された基板において、酸化膜が熱酸化膜であることがより望ましい。
【００１０】
従来半導体デバイスの層間絶縁膜の成膜プロセスとしては、層間絶縁膜の持つ役割から絶縁膜が基板表面になるべく依存しないプロセスを採用してきた。そのため、基本的にはシード層あるいはバッファ層として基板依存のない絶縁膜を先に成膜した後に層間絶縁膜を成膜するということはあっても、故意に層間絶縁膜成膜前に表面を機能化処理するということはほとんど行なわれてこなかった。しかしながら、デバイス作製用基板表面を機能化処理することで表面物性を制御し、例えば基板表面に疎水性あるいは親水性を持たせることができる。また、基板表面の機能化処理を適当にパターン化することで、基板表面の物性を場所ごとに制御することもできる。基板表面の機能化処理を利用することで、基板表面の物性の違いにより、その上に成膜される層間絶縁膜の物性を変化させることができる。その結果、積極的に層間絶縁膜の表面物性依存性を利用することで、あらたな絶縁膜の成膜プロセスを開発することができる。半導体デバイスのプロセス開発において、単結晶シリコン基板あるいは単結晶シリコン基板上に酸化膜が形成された基板を用いた開発は基本であり、後述するようにシラン系化合物は単結晶シリコン基板あるいは単結晶シリコン基板上に酸化膜が形成された基板に精度よく吸着することから、デバイス作成用基板としては単結晶シリコン基板あるいは単結晶シリコン基板上に酸化膜が形成された基板を用いることが望ましい。特に、酸化膜の中でも、熱酸化膜は基板の表面依存性が大きく、シラン系化合物も表面に吸着しやすいことからより望ましい。
【００１１】
本発明は、先に記載の本発明に係る製造方法により製造され、表面が機能化処理されている単結晶シリコン基板あるいは単結晶シリコン基板上に酸化膜が形成された基板に成膜された絶縁膜であって、表面の機能化処理がシラン系化合物（分子式：Ｒ３（Ｒ１ＳｉＲ２）Ｒ４、Ｒ１：炭化水素基、Ｒ２、Ｒ３：炭化水素基あるいはアルコキシ基、Ｒ４：ハロゲンあるいはアルコキシ基）により行われている絶縁膜であることを特徴とする。また、表面の機能化処理が炭化水素基であるＲ１の一部がフッ素で置換されたシラン系化合物により行われてもなんら差し支えない。ここで、シラン系化合物としては例えば１Ｈ１Ｈ２Ｈ２Ｈ−パーフルオロデシルトリエトキシシランあるいは１Ｈ１Ｈ２Ｈ２Ｈ−パーフルオロオクチルトリエトキシシラン、オクチルトリエトキシシランが挙げられる。
【００１２】
基板表面の機能化処理をシラン系化合物で行う場合、これらのシラン系化合物を基板に成膜すると、単結晶シリコン基板あるいは単結晶シリコン基板上に酸化膜が形成された基板が表面処理などにより末端が水酸基、すなわち親水化処理されていることで、シラン系化合物と基板がシラノール結合により化学吸着する。その結果、容易に単結晶シリコン基板あるいは単結晶シリコン基板上に酸化膜が形成された基板に均質で膜厚１０ｎｍ以下となるシラン系化合物を成膜するができ、基板表面を機能化処理することができる。ここで、成膜されたシラン系化合物は非常に膜厚が薄いことから、デバイス構造およびデバイス特性に影響を与えることは無い。さらに、シラン系化合物として１Ｈ１Ｈ２Ｈ２Ｈ−パーフルオロデシルトリエトキシシランあるいは１Ｈ１Ｈ２Ｈ２Ｈ−パーフルオロオクチルトリエトキシシランを用いることで、基板表面をフッ素修飾し、疎水性にすることができ、基板表面の活性をさげることができる。
【００１３】
本発明は、単結晶シリコン基板あるいは単結晶シリコン基板上に酸化膜が形成された基板へのシラン系化合物の成膜が蒸気法で行なわれる絶縁膜の製造方法を特徴とする。
【００１４】
シラン系化合物の単結晶シリコン基板あるいは単結晶シリコン基板上に酸化膜が形成された基板への成膜方法としては、作業の容易さから蒸気法が挙げられる。例えば、シラン系化合物の成膜条件を１２０℃〜１５０℃とすることで、容易にシラン系化合物を基板表面に吸着させることができる。また、温度が高いほどシラン系化合物を緻密に基板に吸着させることができる。この際に、成膜時間は１時間以上であることが望ましく、２時間以内で緻密さは飽和する。以上のことを利用することで、シラン系化合物の表面吸着性をコントロールすることができ、ひいては基板の表面物性を変化させることができる。
【００１５】
本発明は、表面が機能化処理されている単結晶シリコン基板あるいは単結晶シリコン基板上に酸化膜が形成された基板に成膜された絶縁膜であって、絶縁膜がシリコン酸化膜であることを特徴とする。ここで、絶縁膜としては、例えば原料をＴＥＯＳ、酸化剤をオゾンとする熱ＣＶＤ法により成膜されたシリコン酸化膜（以下、Ｏ3-ＴＥＯＳ膜とする）であることが望ましい。
【００１６】
半導体デバイス分野において、層間絶縁膜としては広くシリコン酸化膜あるいはシリコン窒化膜が用いられてきた。その中でもシリコン酸化膜、特に原料をＴＥＯＳ、酸化剤としてオゾンを用いる熱ＣＶＤ法によるＯ3-ＴＥＯＳ膜は基板の表面にその物性が大いに依存することで知られている。特に、熱酸化膜基板上では、その膜質が非常にポーラスになり、空孔を有することとなる。逆に、単結晶シリコン基板上では膜質が非常に緻密になる。つまり、基板表面物性の違いにより、Ｏ3-ＴＥＯＳ膜の膜質は変化し、ひいてはその誘電率が変化する。すなわち、表面物性を適当に制御し、ポーラスな膜を得ることで、同じＯ3-ＴＥＯＳ膜の成膜プロセスを経ても、より誘電率の低い、いわゆるｌｏｗ−ｋ膜を得ることができる。
【００１７】
例えば、単結晶シリコン基板上にｌｏｗ−ｋ膜を成膜したい場合、まず単結晶シリコン基板に上述したシラン系化合物を表面修飾することで、基板の表面物性を変化させる。続いて、Ｏ3-ＴＥＯＳ膜を成膜すると得られたＯ3-ＴＥＯＳ膜はシリコン基板上に成膜したものよりも緻密性が落ち、例えばフッ酸に対するエッチングレートが増加する。緻密性が低下、膜中に空孔ができることで、結果として誘電率が低下する。
【００１８】
例えば、単結晶シリコン基板上に酸化膜、ここでは特に熱酸化膜が形成された基板にＯ3-ＴＥＯＳ膜を成膜すると、上述したようにその膜質は非常にポーラスで誘電率の低い膜となる。そこで、単結晶シリコン基板上に熱酸化膜が形成された基板に上述したシラン系化合物を表面修飾することで基板の表面物性を変化させる。基板表面が疎水性になることから、続いてＯ3-ＴＥＯＳ膜を成膜すると、Ｏ3-ＴＥＯＳ膜の膜質は単結晶シリコン基板上に熱酸化膜が形成された基板に成膜したものよりも緻密になり、膜中の空孔が減少する。結果として、より誘電率の高いＯ3-ＴＥＯＳ膜を得ることができる。
【００１９】
原料をＴＥＯＳ（テトラエトキシシラン）、酸化剤をオゾンとする熱ＣＶＤ法により成膜されたシリコン酸化膜である、先に記載の絶縁膜は、絶縁膜の成膜温度が４００℃であることが好ましい。ここで、絶縁膜成膜時のチャンバー内の圧力は６０×１０３Ｐａ（４５０Ｔｏｒｒ）〜大気圧であることが望ましい。
【００２０】
上述のようにＯ3-ＴＥＯＳ膜はその膜質が基板に大きく依存する。しかしながら、成膜時の基板温度が３００℃台では、成膜後の膜質はあまり基板に依存しない。また、４００℃以上では基板表面の機能化処理の効果が薄れる。そこで、基板温度を４００℃とすることで、Ｏ3-ＴＥＯＳ膜の膜質に基板依存性を持たせつつ、半導体プロセスに適切な温度を保つことができる。結果として、基板表面をシラン系化合物で機能化処理することで、新たな絶縁膜作製プロセスを生み出すことができる。また、チャンバー内圧力が６０×１０3Ｐａ（４５０Ｔｏｒｒ）〜大気圧であれば容易な設備で成膜を行うことができ、低コストで絶縁膜を形成することが出来る。
【００２１】
本発明は、表面が機能化処理されている単結晶シリコン基板あるいは単結晶シリコン基板上に酸化膜が形成された基板に成膜された絶縁膜であって、基板表面の機能化処理が施されている領域とされていない領域が存在する絶縁膜を特徴とする。ここで、絶縁膜としてはＯ3-ＴＥＯＳ膜を用いることが望ましく、表面の機能化処理はシラン系化合物により行うことが望ましい。
【００２２】
上述したように、デバイスを作製する上で現在までのｌｏｗ−ｋ材料の導入による絶縁膜の低誘電率化では、ｌｏｗ−ｋ材料のみで絶縁膜としての機能はすべて果たすことができないため、既存の絶縁膜との併用が必要不可欠である。そのため、ｌｏｗ−ｋ膜と従来の絶縁膜とを用いてある微細パターンを作製しようとした場合、その製作工程が複雑になるという問題点がある。また、単結晶シリコン基板あるいは単結晶シリコン基板上に酸化膜が形成された基板に、例えばシラン系化合物により表面の機能化処理をすることで、例えば単結晶シリコン基板の場合はより誘電率の低いＯ3-ＴＥＯＳ膜を得ることができ、例えば単結晶シリコン基板上に熱酸化膜が形成された基板の場合は誘電率の高いＯ3-ＴＥＯＳ膜を得ることができる。
【００２３】
そこで、単結晶シリコン基板上に、シラン系化合物により表面が機能化処理された領域とされていない領域をまず形成し、引き続いてＯ3-ＴＥＯＳ膜を成膜する。その結果、シラン系化合物により表面が機能化処理されていない領域には高誘電率のＯ3-ＴＥＯＳ膜が成膜され、シラン系化合物の修飾された領域には膜密度の小さい、すなわちより空孔の多い低誘電率のＯ3-ＴＥＯＳ膜が成膜される。結果として、リソグラフィやエッチング、ＣＭＰなどの複雑な工程を経ることなく、低誘電率の領域と高誘電率の領域を有したＯ3-ＴＥＯＳ膜のパターンを形成することができる。さらに、シラン系化合物の成膜条件を適当に変化させることで、低誘電率の領域と高誘電率の領域でのＯ3-ＴＥＯＳ膜の誘電率の違いを任意に変化させることができる。
【００２４】
通常、単結晶シリコン基板上に熱酸化膜が形成された基板には、その表面依存性が大きく、他の基板に成膜したものに比べてポーラスな膜しか得られないことからＯ3-ＴＥＯＳ膜を成膜することはない。しかしながら、上述したように基板表面をシラン系化合物で機能化処理することで、Ｏ3-ＴＥＯＳ膜の膜質を緻密にすることができ、ひいては熱酸化膜基板上に成膜したＯ3-ＴＥＯＳ膜よりも高誘電率のＯ3-ＴＥＯＳ膜を得ることができる。よって、単結晶シリコン基板上に熱酸化膜が形成された基板にシラン系化合物により表面が機能化処理された領域とされていない領域を形成し、引き続いてＯ3-ＴＥＯＳ膜を成膜することで、シラン系化合物により表面が機能化処理された領域には高誘電率な領域、機能化処理されていない領域には低誘電率な領域を有するＯ3-ＴＥＯＳ膜を得ることができる。結果として複雑な工程を経ることなく、Ｏ3-ＴＥＯＳ膜の誘電率の違う領域からなるパターンを形成することができる。
【００２５】
また、本発明のデバイスは、層間絶縁膜が成膜された基板を有するデバイスであって、層間絶縁膜として、上記の絶縁膜が成膜されてなることを特徴としている。
本発明に係る他のデバイスは、表面が疎水性化されたデバイス作製用基板と、前記表面上に形成された絶縁膜と、を備えている。
本発明に係る他のデバイスは、表面がシラン系化合物（分子式：Ｒ３（Ｒ１ＳｉＲ２）Ｒ４、Ｒ１：一部にフッ素を含む炭化水素基、Ｒ２、Ｒ３：炭化水素基あるいはアルコキシ基、Ｒ４：ハロゲンあるいはアルコキシ基）を用いて機能化処理されたデバイス作製用基板と、前記表面上に形成された絶縁膜と、を備えている。
さらに本発明に係る電子機器は、このデバイスを備えたことを特徴としている。
【００２６】
【発明の実施の形態】
以下、本発明の実施形態について図面を参照にしながら説明する。なお、以下の実施形態の全図において同一または対応する部分には同一の符号を付す。また、単結晶シリコン基板に酸化膜が形成された基板において、酸化膜として熱酸化膜が形成された基板を実施例では使う。
【００２７】
【第一の実施形態】
第一の実施形態について、図１（ａ）〜（ｃ）を参照にして説明する。まず、短波長ＵＶ照射により基板を前処理し、図１（ａ）に示す単結晶シリコン基板１を得る。この結果、基板表面上の付着物の除去および表面を親水化処理することができる。
【００２８】
続いて図１（ｂ）に示すように、蒸着法により例えば成膜温度１２０℃、成膜時間1時間の条件でシラン系化合物の一つである１Ｈ１Ｈ２Ｈ２Ｈ−パーフルオロデシルトリエトキシシラン（以下、ＦＡＳと記す）を単結晶シリコン基板１に成膜し、シラン系化合物２を得る。この結果、基板の表面物性が通常の単結晶シリコン基板から変化する。
【００２９】
次に、以下の条件でＯ3-ＴＥＯＳ膜を成膜する。成膜条件としては、例えば成膜温度４００℃、チャンバー内の圧力６０×１０3Ｐａ（４５０Ｔｏｒｒ）とする。この条件で、成膜した結果、図１（ｃ）に示すＯ3-ＴＥＯＳ膜３をえることができる。得られたＯ3-ＴＥＯＳ膜３は単結晶シリコン基板１上に直接成膜したものよりも緻密性が落ち、例えばフッ酸に対するエッチングレートが増加する。緻密性が低下、膜中に空孔ができることで、結果として誘電率の低いＯ3-ＴＥＯＳ膜３を得ることができる。ここで、基板として単結晶シリコン基板上に熱酸化膜が形成された基板を用いた場合、単結晶シリコン基板上に熱酸化膜が形成された基板に直接成膜したものよりも誘電率の高いＯ3-ＴＥＯＳ膜を得ることができる。また、シラン系化合物としては、ＦＡＳ以外の１Ｈ１Ｈ２Ｈ２Ｈ−パーフルオロオクチルトリエトキシシラン、オクチルトリエトキシシランであってもなんら差し支えない。
【００３０】
【第二の実施形態】
第二の実施形態について、図２〜図５を参照にして説明する。第二の実施形態は、単結晶シリコン基板あるいは単結晶シリコン基板上に熱酸化膜が形成された基板にＦＡＳを成膜し、その基板にＯ3-ＴＥＯＳ膜を第一の実施形態と同様な条件で成膜した実験結果について示す。
【００３１】
図２は、単結晶シリコン基板と、単結晶シリコン基板にＦＡＳを１２０℃で1時間蒸着法により成膜した基板の二基板にＯ3-ＴＥＯＳ膜を成膜した実験結果である。ここで、Ｏ3-ＴＥＯＳ膜の成膜時間は９０ｓであり、Ｏ3-ＴＥＯＳ膜の膜厚は４０００Åである。この基板をフッ酸によりウェットエッチングする。その結果、単結晶シリコン基板に成膜したＯ3-ＴＥＯＳ膜とＦＡＳ修飾された基板に成膜したＯ3-ＴＥＯＳ膜のフッ酸に対するエッチングレートはそれぞれ、４５００Å／ｍｉｎ、４８００Å／ｍｉｎであった。このことから、ＦＡＳ修飾された基板に成膜したＯ3-ＴＥＯＳ膜はシリコン基板上に成膜したものよりも緻密性が落ち、フッ酸に対するエッチングレートが増加したと言える。故に、ＦＡＳ修飾された基板に成膜したＯ3-ＴＥＯＳ膜は、シリコン基板上に成膜したＯ3-ＴＥＯＳ膜よりも膜中に多く空孔ができ、結果として誘電率が低下する。
【００３２】
図３、図４、図５はそれぞれ単結晶シリコン基板上に熱酸化膜が形成された基板、単結晶シリコン基板上に熱酸化膜が形成された基板にＦＡＳを１２０℃、１時間の成膜条件で成膜した基板、単結晶シリコン基板上に熱酸化膜が形成された基板にＦＡＳを１５０℃、２時間で成膜した基板にＯ3-ＴＥＯＳ膜を第一の実施形態と同様な条件で成膜した実験結果であり、ＳＥＭにより撮影した表面形状写真である。
【００３３】
図３に示す単結晶シリコン基板上に熱酸化膜が形成された基板に直接成膜したＯ3-ＴＥＯＳ膜は非常にポーラスであることがわかる。図４、図５は両者ともＦＡＳが基板に修飾されていたが、図５のＯ3-ＴＥＯＳ膜の方が緻密であることがわかる。ＦＡＳの成膜条件が、図５の場合、温度が１５０℃と高く、成膜時間も２時間と図４の場合に比べて長い。結果として、図５の場合の方がＦＡＳが緻密に基板に修飾されていることから、その上に成膜されるＯ3-ＴＥＯＳ膜も緻密となる。以上のことから、単結晶シリコン基板上に熱酸化膜が形成された基板にＦＡＳを修飾することで、直接基板に成膜したＯ3-ＴＥＯＳ膜よりも緻密なＯ3-ＴＥＯＳ膜を得ることができ、結果として単結晶シリコン基板上に熱酸化膜が形成された基板に直接成膜したＯ3-ＴＥＯＳ膜よりも誘電率の高いＯ3-ＴＥＯＳ膜を得ることができる。さらに、ＦＡＳの成膜条件を変えることでＯ3-ＴＥＯＳ膜の緻密さを変化させ、その上に成膜されるＯ3-ＴＥＯＳ膜の誘電率を変化させることができる。
【００３４】
【第三の実施形態】
第三の実施形態について、図６を参照にして説明する。第三の実施形態では単結晶シリコン基板上にシラン系化合物のパターンを形成した後にＯ3-ＴＥＯＳ膜を成膜する。
【００３５】
まず、短波長ＵＶ照射により基板を前処理し、図６（ａ）に示す単結晶シリコン基板１を得る。この結果、基板表面上の付着物の除去および表面を親水化処理することができる。
【００３６】
続いて図６（ｂ）に示すように、蒸着法により例えば成膜温度１２０℃、成膜時間1時間の条件でＦＡＳを単結晶シリコン基板１に成膜し、例えば短波長ＵＶを照射することでシラン系化合物により表面が機能化処理されている領域とされていない領域を形成する。
【００３７】
次に、図６（ｃ）に示すようにＯ3-ＴＥＯＳ膜を第一の実施形態と同様な条件で成膜する。その結果、シラン系化合物により機能化処理されていない領域には高誘電率のＯ3-ＴＥＯＳ膜５が成膜され、シラン系化合物の修飾された領域には膜密度の小さい、すなわちより空孔の多い低誘電率のＯ3-ＴＥＯＳ膜４が成膜される。結果として、リソグラフィやエッチング、ＣＭＰなどの複雑な工程を経ることなく、低誘電率のＯ3-ＴＥＯＳ膜４の領域と高誘電率のＯ3-ＴＥＯＳ膜５の領域を有したＯ3-ＴＥＯＳ膜のパターンを形成することができる。さらに、シラン系化合物の種類およびシラン系化合物の成膜条件を適当に変化させることで、高誘電率のＯ3-ＴＥＯＳ膜５と低誘電率のＯ3-ＴＥＯＳ膜４の誘電率の違いを任意に変化させることができる。
【００３８】
【第四の実施形態】
第四の実施形態について、図７を参照にして説明する。第四の実施形態では単結晶シリコン基板上に熱酸化膜が形成された基板にシラン系化合物のパターンを形成した後にＯ3-ＴＥＯＳ膜を成膜する。
【００３９】
まず、短波長ＵＶ照射により基板を前処理し、図７（ａ）に示す単結晶シリコン基板１上に熱酸化膜６が形成された基板を得る。この結果、基板表面上の付着物の除去および表面を親水化処理することができる。
【００４０】
続いて図７（ｂ）に示すように、蒸着法により例えば成膜温度１２０℃、成膜時間1時間の条件でＦＡＳを単結晶シリコン基板１上に熱酸化膜６が形成された基板に成膜し、例えば単波長ＵＶを照射することでシラン系化合物により表面が機能化処理されている領域とされていない領域を形成する。
【００４１】
次に、図７（ｃ）に示すようにＯ3-ＴＥＯＳ膜を第一の実施形態と同様な条件で成膜する。その結果、シラン系化合物で機能化処理されていない領域には膜密度の小さい、すなわちより空孔の多い低誘電率のＯ3-ＴＥＯＳ膜４が成膜され、シラン系化合物で機能化処理された領域には高誘電率のＯ3-ＴＥＯＳ膜５が成膜される。結果として、リソグラフィやエッチング、ＣＭＰなどの複雑な工程を経ることなく、低誘電率のＯ3-ＴＥＯＳ膜４の領域と高誘電率のＯ3-ＴＥＯＳ膜５の領域を有したＯ3-ＴＥＯＳ膜のパターンを形成することができる。さらに、シラン系化合物の種類およびシラン系化合物の成膜条件を適当に変化させることで、高誘電率のＯ3-ＴＥＯＳ膜５と低誘電率のＯ3-ＴＥＯＳ膜４の誘電率の違いを任意に変化させることができる。
【００４２】
次に、上記実施の形態の絶縁膜が層間絶縁膜として用いられた半導体デバイスや液晶デバイスを有する電子機器の例について説明する。
図８（ａ）は、携帯電話の一例を示した斜視図である。図８（ａ）において、符号４０００は携帯電話本体を示し、その内部には上記液晶デバイスを用いた表示部４００１が設けられている。
【００４３】
図８（ｂ）は、腕時計型電子機器の一例を示した斜視図である。図８（ｂ）において、符号４１００は時計本体を示し、その内部には上記液晶デバイスを用いた表示部４１０１が設けられている。
【００４４】
図８（ｃ）は、ワープロ、パソコンなどの携帯型情報処理装置の一例を示した斜視図である。図８（ｃ）において、符号４２００は情報処理装置、符号４２０２はキーボードなどの入力部、符号４２０４は情報処理装置本体を示し、その内部には上記半導体デバイスを用いたメモリ部４２０６が設けられている。
【００４５】
図８（ａ）〜（ｃ）に示す電子機器は、上記実施の形態で示した絶縁膜を備えているので、誘電率を容易に変化させることができ、製作工程を簡素化できる。
【００４６】
なお、本発明の技術範囲は、上記実施の形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。
【００４７】
【発明の効果】
以上、詳細に説明したように、単結晶シリコン基板あるいは単結晶シリコン基板上に酸化膜が形成された基板にシラン系化合物を成膜し、続いてＯ3-ＴＥＯＳ膜を成膜することで、Ｏ3-ＴＥＯＳ膜の誘電率を変化させることができる。さらに、基板上にシラン系化合物により表面の機能化処理された領域とされていない領域を形成することで、リソグラフィやエッチング、ＣＭＰなどの複雑な工程を経ることなく、低誘電率のＯ3-ＴＥＯＳ膜領域と高誘電率のＯ3-ＴＥＯＳ膜の領域を有したＯ3-ＴＥＯＳ膜のパターンを形成することができる。
【図面の簡単な説明】
【図１】 本発明の第一の実施形態を工程順に示す絶縁膜およびその製造方法を示す断面図である。
【図２】 本発明の第二の実施形態を示すＯ3-ＴＥＯＳ膜の成膜実験の結果である。
【図３】 本発明の第二の実施形態を示すＯ3-ＴＥＯＳ膜の成膜実験の結果である。
【図４】 本発明の第二の実施形態を示すＯ3-ＴＥＯＳ膜の成膜実験の結果である。
【図５】 本発明の第二の実施形態を示すＯ3-ＴＥＯＳ膜の成膜実験の結果である。
【図６】 本発明の第三の実施形態を工程順に示す絶縁膜およびその製造方法を示す断面図である。
【図７】 本発明の第四の実施形態を工程順に示す絶縁膜およびその製造方法を示す断面図である。
【図８】 絶縁膜が用いられたデバイスを有する電子機器の一例を示す図であり、（ａ）は携帯電話、（ｂ）は腕時計型電子機器、（ｃ）は携帯型情報処理装置のそれぞれ斜視図である。
【符号の説明】
１ 単結晶シリコン基板
２ シラン系化合物
３ Ｏ3-ＴＥＯＳ膜
４ 低誘電率のＯ3-ＴＥＯＳ膜
５ 高誘電率のＯ3-ＴＥＯＳ膜
６ 熱酸化膜
【発明の属する技術分野】
本発明は、絶縁膜とその製造方法及びデバイス並びに電子機器に関する。
【０００２】
【従来の技術】
近年、半導体デバイスの分野において、高集積化の進展が著しく速くなっている。半導体デバイスを高集積化するにあたって必要な技術としては、リソグラフィやエッチングといった微細加工技術、微細化に伴って必要となってくる新材料の開発技術およびそのプロセスへの応用技術である。こうした技術開発として、ＡｒＦエキシマステッパの開発、高スループットＥＢ（電子ビーム）露光装置の開発、銅配線、ｌｏｗ−ｋ材料、ｈｉｇｈ−ｋ材料といった材料開発が挙げられる。
【０００３】
特に、ここ最近半導体デバイスの微細化に伴う課題としていわれていることは、デバイスサイズの減少とともにその影響が顕著になる金属配線自体の配線抵抗および層間絶縁膜の電気容量による金属配線の配線遅延の問題が大きく取り上げられている。
【０００４】
これらの問題を解決するための手段として、まず新規配線材料として現在のアルミニウムから銅への切り替えが行なわれつつあり、実際に商品化に採用しているメーカーもある。
【０００５】
もう一つ、層間絶縁膜の電気容量を低減するために、いわゆるｌｏｗ−ｋ材料と呼ばれる絶縁膜が新たに開発され、採用されている。現在、ｌｏｗ−ｋ材料と呼ばれるものは有機、無機材料を含め多々あるが、そのｌｏｗ−ｋ化技術の一つとして成膜後の絶縁膜の密度をできるだけ小さくするために、絶縁膜中に空孔を導入することで誘電率を低くし、結果として絶縁膜の電気容量を低減する方法が広く取り入れられている。
【０００６】
【発明が解決しようとする課題】
現在までのところ、絶縁膜のｌｏｗ−ｋ化対策としては、新規絶縁材料の導入が前提として考えられてきた。しかし、将来的には新規絶縁材料の導入が不可欠だとしても、現在のような過渡期においては従来からの材料および生産設備を利用して、できるだけ低コストで絶縁材料のｌｏｗ−ｋ化を推し進めることも重要である。また、デバイスを作製する上で、現在までのｌｏｗ−ｋ材料の導入による絶縁膜のｌｏｗ−ｋ化では、ｌｏｗ−ｋ材料のみで絶縁膜としての機能はすべて果たすことができないため、既存の絶縁膜との併用が必要不可欠である。そのため、ｌｏｗ−ｋ膜と従来の絶縁膜とを用いてある微細パターンを作製しようとした場合、その製作工程が複雑になるという問題点がある。
【０００７】
【課題を解決するための手段】
上記の目的を達成するために、本発明は、デバイス作製用基板上に成膜された層間絶縁膜として使用される絶縁膜の製造方法であって、デバイス作製用基板の表面の一部を機能化処理することにより前記表面の一部を疎水性化する第１の工程と、前記表面の上に絶縁膜を成膜する第２の工程と、を含み、前記絶縁膜のうち前記疎水性化された前記表面の上に形成された第１の絶縁膜の誘電率と、前記絶縁膜のうち前記疎水性化されていない領域に形成された第２の絶縁膜の誘電率とが互いに異なること、を特徴とする。
また本発明は、デバイス作製用基板上に成膜された層間絶縁膜として使用される絶縁膜の製造方法であって、デバイス作製用基板の表面の一部を、シラン系化合物（分子式：Ｒ３（Ｒ１ＳｉＲ２）Ｒ４、Ｒ１：一部にフッ素を含む炭化水素基、Ｒ２、Ｒ３：炭化水素基あるいはアルコキシ基、Ｒ４：ハロゲンあるいはアルコキシ基）を用いて機能化処理する第１の工程と、前記表面の上に絶縁膜を成膜する第２の工程と、を含み、前記絶縁膜のうち前記機能化処理された前記表面の上に形成された第１の絶縁膜の誘電率と、前記絶縁膜のうち前記機能化処理を施さない領域に形成された第２の絶縁膜の誘電率とが互いに異なること、を特徴とする。
ここで、デバイス作製用基板表面を機能化処理する前に、デバイス作製用基板表面が短波長ＵＶ（波長２００ｎｍ以下の紫外線（ＵＶ））照射により親水化処理されていることが望ましい。
【０００８】
デバイス作製用基板の表面を機能化処理し、その上に成膜された絶縁膜を製造するには、デバイス作製用基板の表面を機能化処理する前に親水化処理することが望ましい。この結果、基板表面の付着物が除外され、さらに基板表面が水酸基となり、容易に基板表面の機能化処理を行うことができる。この際に、波長が２００ｎｍ以下の短波長ＵＶを用いることで、容易に基板表面全体を均一に親水化処理することができる。
【０００９】
本発明はデバイス作製用基板上に成膜された絶縁膜であって、先に記載の本発明の絶縁膜の製造方法で製造されることを特徴とする。ここで、デバイス作成用基板としては、例えば単結晶シリコン基板あるいは単結晶シリコン基板上に酸化膜が形成された基板が望ましい。特に、単結晶シリコン基板上に酸化膜が形成された基板において、酸化膜が熱酸化膜であることがより望ましい。
【００１０】
従来半導体デバイスの層間絶縁膜の成膜プロセスとしては、層間絶縁膜の持つ役割から絶縁膜が基板表面になるべく依存しないプロセスを採用してきた。そのため、基本的にはシード層あるいはバッファ層として基板依存のない絶縁膜を先に成膜した後に層間絶縁膜を成膜するということはあっても、故意に層間絶縁膜成膜前に表面を機能化処理するということはほとんど行なわれてこなかった。しかしながら、デバイス作製用基板表面を機能化処理することで表面物性を制御し、例えば基板表面に疎水性あるいは親水性を持たせることができる。また、基板表面の機能化処理を適当にパターン化することで、基板表面の物性を場所ごとに制御することもできる。基板表面の機能化処理を利用することで、基板表面の物性の違いにより、その上に成膜される層間絶縁膜の物性を変化させることができる。その結果、積極的に層間絶縁膜の表面物性依存性を利用することで、あらたな絶縁膜の成膜プロセスを開発することができる。半導体デバイスのプロセス開発において、単結晶シリコン基板あるいは単結晶シリコン基板上に酸化膜が形成された基板を用いた開発は基本であり、後述するようにシラン系化合物は単結晶シリコン基板あるいは単結晶シリコン基板上に酸化膜が形成された基板に精度よく吸着することから、デバイス作成用基板としては単結晶シリコン基板あるいは単結晶シリコン基板上に酸化膜が形成された基板を用いることが望ましい。特に、酸化膜の中でも、熱酸化膜は基板の表面依存性が大きく、シラン系化合物も表面に吸着しやすいことからより望ましい。
【００１１】
本発明は、先に記載の本発明に係る製造方法により製造され、表面が機能化処理されている単結晶シリコン基板あるいは単結晶シリコン基板上に酸化膜が形成された基板に成膜された絶縁膜であって、表面の機能化処理がシラン系化合物（分子式：Ｒ３（Ｒ１ＳｉＲ２）Ｒ４、Ｒ１：炭化水素基、Ｒ２、Ｒ３：炭化水素基あるいはアルコキシ基、Ｒ４：ハロゲンあるいはアルコキシ基）により行われている絶縁膜であることを特徴とする。また、表面の機能化処理が炭化水素基であるＲ１の一部がフッ素で置換されたシラン系化合物により行われてもなんら差し支えない。ここで、シラン系化合物としては例えば１Ｈ１Ｈ２Ｈ２Ｈ−パーフルオロデシルトリエトキシシランあるいは１Ｈ１Ｈ２Ｈ２Ｈ−パーフルオロオクチルトリエトキシシラン、オクチルトリエトキシシランが挙げられる。
【００１２】
基板表面の機能化処理をシラン系化合物で行う場合、これらのシラン系化合物を基板に成膜すると、単結晶シリコン基板あるいは単結晶シリコン基板上に酸化膜が形成された基板が表面処理などにより末端が水酸基、すなわち親水化処理されていることで、シラン系化合物と基板がシラノール結合により化学吸着する。その結果、容易に単結晶シリコン基板あるいは単結晶シリコン基板上に酸化膜が形成された基板に均質で膜厚１０ｎｍ以下となるシラン系化合物を成膜するができ、基板表面を機能化処理することができる。ここで、成膜されたシラン系化合物は非常に膜厚が薄いことから、デバイス構造およびデバイス特性に影響を与えることは無い。さらに、シラン系化合物として１Ｈ１Ｈ２Ｈ２Ｈ−パーフルオロデシルトリエトキシシランあるいは１Ｈ１Ｈ２Ｈ２Ｈ−パーフルオロオクチルトリエトキシシランを用いることで、基板表面をフッ素修飾し、疎水性にすることができ、基板表面の活性をさげることができる。
【００１３】
本発明は、単結晶シリコン基板あるいは単結晶シリコン基板上に酸化膜が形成された基板へのシラン系化合物の成膜が蒸気法で行なわれる絶縁膜の製造方法を特徴とする。
【００１４】
シラン系化合物の単結晶シリコン基板あるいは単結晶シリコン基板上に酸化膜が形成された基板への成膜方法としては、作業の容易さから蒸気法が挙げられる。例えば、シラン系化合物の成膜条件を１２０℃〜１５０℃とすることで、容易にシラン系化合物を基板表面に吸着させることができる。また、温度が高いほどシラン系化合物を緻密に基板に吸着させることができる。この際に、成膜時間は１時間以上であることが望ましく、２時間以内で緻密さは飽和する。以上のことを利用することで、シラン系化合物の表面吸着性をコントロールすることができ、ひいては基板の表面物性を変化させることができる。
【００１５】
本発明は、表面が機能化処理されている単結晶シリコン基板あるいは単結晶シリコン基板上に酸化膜が形成された基板に成膜された絶縁膜であって、絶縁膜がシリコン酸化膜であることを特徴とする。ここで、絶縁膜としては、例えば原料をＴＥＯＳ、酸化剤をオゾンとする熱ＣＶＤ法により成膜されたシリコン酸化膜（以下、Ｏ3-ＴＥＯＳ膜とする）であることが望ましい。
【００１６】
半導体デバイス分野において、層間絶縁膜としては広くシリコン酸化膜あるいはシリコン窒化膜が用いられてきた。その中でもシリコン酸化膜、特に原料をＴＥＯＳ、酸化剤としてオゾンを用いる熱ＣＶＤ法によるＯ3-ＴＥＯＳ膜は基板の表面にその物性が大いに依存することで知られている。特に、熱酸化膜基板上では、その膜質が非常にポーラスになり、空孔を有することとなる。逆に、単結晶シリコン基板上では膜質が非常に緻密になる。つまり、基板表面物性の違いにより、Ｏ3-ＴＥＯＳ膜の膜質は変化し、ひいてはその誘電率が変化する。すなわち、表面物性を適当に制御し、ポーラスな膜を得ることで、同じＯ3-ＴＥＯＳ膜の成膜プロセスを経ても、より誘電率の低い、いわゆるｌｏｗ−ｋ膜を得ることができる。
【００１７】
例えば、単結晶シリコン基板上にｌｏｗ−ｋ膜を成膜したい場合、まず単結晶シリコン基板に上述したシラン系化合物を表面修飾することで、基板の表面物性を変化させる。続いて、Ｏ3-ＴＥＯＳ膜を成膜すると得られたＯ3-ＴＥＯＳ膜はシリコン基板上に成膜したものよりも緻密性が落ち、例えばフッ酸に対するエッチングレートが増加する。緻密性が低下、膜中に空孔ができることで、結果として誘電率が低下する。
【００１８】
例えば、単結晶シリコン基板上に酸化膜、ここでは特に熱酸化膜が形成された基板にＯ3-ＴＥＯＳ膜を成膜すると、上述したようにその膜質は非常にポーラスで誘電率の低い膜となる。そこで、単結晶シリコン基板上に熱酸化膜が形成された基板に上述したシラン系化合物を表面修飾することで基板の表面物性を変化させる。基板表面が疎水性になることから、続いてＯ3-ＴＥＯＳ膜を成膜すると、Ｏ3-ＴＥＯＳ膜の膜質は単結晶シリコン基板上に熱酸化膜が形成された基板に成膜したものよりも緻密になり、膜中の空孔が減少する。結果として、より誘電率の高いＯ3-ＴＥＯＳ膜を得ることができる。
【００１９】
原料をＴＥＯＳ（テトラエトキシシラン）、酸化剤をオゾンとする熱ＣＶＤ法により成膜されたシリコン酸化膜である、先に記載の絶縁膜は、絶縁膜の成膜温度が４００℃であることが好ましい。ここで、絶縁膜成膜時のチャンバー内の圧力は６０×１０３Ｐａ（４５０Ｔｏｒｒ）〜大気圧であることが望ましい。
【００２０】
上述のようにＯ3-ＴＥＯＳ膜はその膜質が基板に大きく依存する。しかしながら、成膜時の基板温度が３００℃台では、成膜後の膜質はあまり基板に依存しない。また、４００℃以上では基板表面の機能化処理の効果が薄れる。そこで、基板温度を４００℃とすることで、Ｏ3-ＴＥＯＳ膜の膜質に基板依存性を持たせつつ、半導体プロセスに適切な温度を保つことができる。結果として、基板表面をシラン系化合物で機能化処理することで、新たな絶縁膜作製プロセスを生み出すことができる。また、チャンバー内圧力が６０×１０3Ｐａ（４５０Ｔｏｒｒ）〜大気圧であれば容易な設備で成膜を行うことができ、低コストで絶縁膜を形成することが出来る。
【００２１】
本発明は、表面が機能化処理されている単結晶シリコン基板あるいは単結晶シリコン基板上に酸化膜が形成された基板に成膜された絶縁膜であって、基板表面の機能化処理が施されている領域とされていない領域が存在する絶縁膜を特徴とする。ここで、絶縁膜としてはＯ3-ＴＥＯＳ膜を用いることが望ましく、表面の機能化処理はシラン系化合物により行うことが望ましい。
【００２２】
上述したように、デバイスを作製する上で現在までのｌｏｗ−ｋ材料の導入による絶縁膜の低誘電率化では、ｌｏｗ−ｋ材料のみで絶縁膜としての機能はすべて果たすことができないため、既存の絶縁膜との併用が必要不可欠である。そのため、ｌｏｗ−ｋ膜と従来の絶縁膜とを用いてある微細パターンを作製しようとした場合、その製作工程が複雑になるという問題点がある。また、単結晶シリコン基板あるいは単結晶シリコン基板上に酸化膜が形成された基板に、例えばシラン系化合物により表面の機能化処理をすることで、例えば単結晶シリコン基板の場合はより誘電率の低いＯ3-ＴＥＯＳ膜を得ることができ、例えば単結晶シリコン基板上に熱酸化膜が形成された基板の場合は誘電率の高いＯ3-ＴＥＯＳ膜を得ることができる。
【００２３】
そこで、単結晶シリコン基板上に、シラン系化合物により表面が機能化処理された領域とされていない領域をまず形成し、引き続いてＯ3-ＴＥＯＳ膜を成膜する。その結果、シラン系化合物により表面が機能化処理されていない領域には高誘電率のＯ3-ＴＥＯＳ膜が成膜され、シラン系化合物の修飾された領域には膜密度の小さい、すなわちより空孔の多い低誘電率のＯ3-ＴＥＯＳ膜が成膜される。結果として、リソグラフィやエッチング、ＣＭＰなどの複雑な工程を経ることなく、低誘電率の領域と高誘電率の領域を有したＯ3-ＴＥＯＳ膜のパターンを形成することができる。さらに、シラン系化合物の成膜条件を適当に変化させることで、低誘電率の領域と高誘電率の領域でのＯ3-ＴＥＯＳ膜の誘電率の違いを任意に変化させることができる。
【００２４】
通常、単結晶シリコン基板上に熱酸化膜が形成された基板には、その表面依存性が大きく、他の基板に成膜したものに比べてポーラスな膜しか得られないことからＯ3-ＴＥＯＳ膜を成膜することはない。しかしながら、上述したように基板表面をシラン系化合物で機能化処理することで、Ｏ3-ＴＥＯＳ膜の膜質を緻密にすることができ、ひいては熱酸化膜基板上に成膜したＯ3-ＴＥＯＳ膜よりも高誘電率のＯ3-ＴＥＯＳ膜を得ることができる。よって、単結晶シリコン基板上に熱酸化膜が形成された基板にシラン系化合物により表面が機能化処理された領域とされていない領域を形成し、引き続いてＯ3-ＴＥＯＳ膜を成膜することで、シラン系化合物により表面が機能化処理された領域には高誘電率な領域、機能化処理されていない領域には低誘電率な領域を有するＯ3-ＴＥＯＳ膜を得ることができる。結果として複雑な工程を経ることなく、Ｏ3-ＴＥＯＳ膜の誘電率の違う領域からなるパターンを形成することができる。
【００２５】
また、本発明のデバイスは、層間絶縁膜が成膜された基板を有するデバイスであって、層間絶縁膜として、上記の絶縁膜が成膜されてなることを特徴としている。
本発明に係る他のデバイスは、表面が疎水性化されたデバイス作製用基板と、前記表面上に形成された絶縁膜と、を備えている。
本発明に係る他のデバイスは、表面がシラン系化合物（分子式：Ｒ３（Ｒ１ＳｉＲ２）Ｒ４、Ｒ１：一部にフッ素を含む炭化水素基、Ｒ２、Ｒ３：炭化水素基あるいはアルコキシ基、Ｒ４：ハロゲンあるいはアルコキシ基）を用いて機能化処理されたデバイス作製用基板と、前記表面上に形成された絶縁膜と、を備えている。
さらに本発明に係る電子機器は、このデバイスを備えたことを特徴としている。
【００２６】
【発明の実施の形態】
以下、本発明の実施形態について図面を参照にしながら説明する。なお、以下の実施形態の全図において同一または対応する部分には同一の符号を付す。また、単結晶シリコン基板に酸化膜が形成された基板において、酸化膜として熱酸化膜が形成された基板を実施例では使う。
【００２７】
【第一の実施形態】
第一の実施形態について、図１（ａ）〜（ｃ）を参照にして説明する。まず、短波長ＵＶ照射により基板を前処理し、図１（ａ）に示す単結晶シリコン基板１を得る。この結果、基板表面上の付着物の除去および表面を親水化処理することができる。
【００２８】
続いて図１（ｂ）に示すように、蒸着法により例えば成膜温度１２０℃、成膜時間1時間の条件でシラン系化合物の一つである１Ｈ１Ｈ２Ｈ２Ｈ−パーフルオロデシルトリエトキシシラン（以下、ＦＡＳと記す）を単結晶シリコン基板１に成膜し、シラン系化合物２を得る。この結果、基板の表面物性が通常の単結晶シリコン基板から変化する。
【００２９】
次に、以下の条件でＯ3-ＴＥＯＳ膜を成膜する。成膜条件としては、例えば成膜温度４００℃、チャンバー内の圧力６０×１０3Ｐａ（４５０Ｔｏｒｒ）とする。この条件で、成膜した結果、図１（ｃ）に示すＯ3-ＴＥＯＳ膜３をえることができる。得られたＯ3-ＴＥＯＳ膜３は単結晶シリコン基板１上に直接成膜したものよりも緻密性が落ち、例えばフッ酸に対するエッチングレートが増加する。緻密性が低下、膜中に空孔ができることで、結果として誘電率の低いＯ3-ＴＥＯＳ膜３を得ることができる。ここで、基板として単結晶シリコン基板上に熱酸化膜が形成された基板を用いた場合、単結晶シリコン基板上に熱酸化膜が形成された基板に直接成膜したものよりも誘電率の高いＯ3-ＴＥＯＳ膜を得ることができる。また、シラン系化合物としては、ＦＡＳ以外の１Ｈ１Ｈ２Ｈ２Ｈ−パーフルオロオクチルトリエトキシシラン、オクチルトリエトキシシランであってもなんら差し支えない。
【００３０】
【第二の実施形態】
第二の実施形態について、図２〜図５を参照にして説明する。第二の実施形態は、単結晶シリコン基板あるいは単結晶シリコン基板上に熱酸化膜が形成された基板にＦＡＳを成膜し、その基板にＯ3-ＴＥＯＳ膜を第一の実施形態と同様な条件で成膜した実験結果について示す。
【００３１】
図２は、単結晶シリコン基板と、単結晶シリコン基板にＦＡＳを１２０℃で1時間蒸着法により成膜した基板の二基板にＯ3-ＴＥＯＳ膜を成膜した実験結果である。ここで、Ｏ3-ＴＥＯＳ膜の成膜時間は９０ｓであり、Ｏ3-ＴＥＯＳ膜の膜厚は４０００Åである。この基板をフッ酸によりウェットエッチングする。その結果、単結晶シリコン基板に成膜したＯ3-ＴＥＯＳ膜とＦＡＳ修飾された基板に成膜したＯ3-ＴＥＯＳ膜のフッ酸に対するエッチングレートはそれぞれ、４５００Å／ｍｉｎ、４８００Å／ｍｉｎであった。このことから、ＦＡＳ修飾された基板に成膜したＯ3-ＴＥＯＳ膜はシリコン基板上に成膜したものよりも緻密性が落ち、フッ酸に対するエッチングレートが増加したと言える。故に、ＦＡＳ修飾された基板に成膜したＯ3-ＴＥＯＳ膜は、シリコン基板上に成膜したＯ3-ＴＥＯＳ膜よりも膜中に多く空孔ができ、結果として誘電率が低下する。
【００３２】
図３、図４、図５はそれぞれ単結晶シリコン基板上に熱酸化膜が形成された基板、単結晶シリコン基板上に熱酸化膜が形成された基板にＦＡＳを１２０℃、１時間の成膜条件で成膜した基板、単結晶シリコン基板上に熱酸化膜が形成された基板にＦＡＳを１５０℃、２時間で成膜した基板にＯ3-ＴＥＯＳ膜を第一の実施形態と同様な条件で成膜した実験結果であり、ＳＥＭにより撮影した表面形状写真である。
【００３３】
図３に示す単結晶シリコン基板上に熱酸化膜が形成された基板に直接成膜したＯ3-ＴＥＯＳ膜は非常にポーラスであることがわかる。図４、図５は両者ともＦＡＳが基板に修飾されていたが、図５のＯ3-ＴＥＯＳ膜の方が緻密であることがわかる。ＦＡＳの成膜条件が、図５の場合、温度が１５０℃と高く、成膜時間も２時間と図４の場合に比べて長い。結果として、図５の場合の方がＦＡＳが緻密に基板に修飾されていることから、その上に成膜されるＯ3-ＴＥＯＳ膜も緻密となる。以上のことから、単結晶シリコン基板上に熱酸化膜が形成された基板にＦＡＳを修飾することで、直接基板に成膜したＯ3-ＴＥＯＳ膜よりも緻密なＯ3-ＴＥＯＳ膜を得ることができ、結果として単結晶シリコン基板上に熱酸化膜が形成された基板に直接成膜したＯ3-ＴＥＯＳ膜よりも誘電率の高いＯ3-ＴＥＯＳ膜を得ることができる。さらに、ＦＡＳの成膜条件を変えることでＯ3-ＴＥＯＳ膜の緻密さを変化させ、その上に成膜されるＯ3-ＴＥＯＳ膜の誘電率を変化させることができる。
【００３４】
【第三の実施形態】
第三の実施形態について、図６を参照にして説明する。第三の実施形態では単結晶シリコン基板上にシラン系化合物のパターンを形成した後にＯ3-ＴＥＯＳ膜を成膜する。
【００３５】
まず、短波長ＵＶ照射により基板を前処理し、図６（ａ）に示す単結晶シリコン基板１を得る。この結果、基板表面上の付着物の除去および表面を親水化処理することができる。
【００３６】
続いて図６（ｂ）に示すように、蒸着法により例えば成膜温度１２０℃、成膜時間1時間の条件でＦＡＳを単結晶シリコン基板１に成膜し、例えば短波長ＵＶを照射することでシラン系化合物により表面が機能化処理されている領域とされていない領域を形成する。
【００３７】
次に、図６（ｃ）に示すようにＯ3-ＴＥＯＳ膜を第一の実施形態と同様な条件で成膜する。その結果、シラン系化合物により機能化処理されていない領域には高誘電率のＯ3-ＴＥＯＳ膜５が成膜され、シラン系化合物の修飾された領域には膜密度の小さい、すなわちより空孔の多い低誘電率のＯ3-ＴＥＯＳ膜４が成膜される。結果として、リソグラフィやエッチング、ＣＭＰなどの複雑な工程を経ることなく、低誘電率のＯ3-ＴＥＯＳ膜４の領域と高誘電率のＯ3-ＴＥＯＳ膜５の領域を有したＯ3-ＴＥＯＳ膜のパターンを形成することができる。さらに、シラン系化合物の種類およびシラン系化合物の成膜条件を適当に変化させることで、高誘電率のＯ3-ＴＥＯＳ膜５と低誘電率のＯ3-ＴＥＯＳ膜４の誘電率の違いを任意に変化させることができる。
【００３８】
【第四の実施形態】
第四の実施形態について、図７を参照にして説明する。第四の実施形態では単結晶シリコン基板上に熱酸化膜が形成された基板にシラン系化合物のパターンを形成した後にＯ3-ＴＥＯＳ膜を成膜する。
【００３９】
まず、短波長ＵＶ照射により基板を前処理し、図７（ａ）に示す単結晶シリコン基板１上に熱酸化膜６が形成された基板を得る。この結果、基板表面上の付着物の除去および表面を親水化処理することができる。
【００４０】
続いて図７（ｂ）に示すように、蒸着法により例えば成膜温度１２０℃、成膜時間1時間の条件でＦＡＳを単結晶シリコン基板１上に熱酸化膜６が形成された基板に成膜し、例えば単波長ＵＶを照射することでシラン系化合物により表面が機能化処理されている領域とされていない領域を形成する。
【００４１】
次に、図７（ｃ）に示すようにＯ3-ＴＥＯＳ膜を第一の実施形態と同様な条件で成膜する。その結果、シラン系化合物で機能化処理されていない領域には膜密度の小さい、すなわちより空孔の多い低誘電率のＯ3-ＴＥＯＳ膜４が成膜され、シラン系化合物で機能化処理された領域には高誘電率のＯ3-ＴＥＯＳ膜５が成膜される。結果として、リソグラフィやエッチング、ＣＭＰなどの複雑な工程を経ることなく、低誘電率のＯ3-ＴＥＯＳ膜４の領域と高誘電率のＯ3-ＴＥＯＳ膜５の領域を有したＯ3-ＴＥＯＳ膜のパターンを形成することができる。さらに、シラン系化合物の種類およびシラン系化合物の成膜条件を適当に変化させることで、高誘電率のＯ3-ＴＥＯＳ膜５と低誘電率のＯ3-ＴＥＯＳ膜４の誘電率の違いを任意に変化させることができる。
【００４２】
次に、上記実施の形態の絶縁膜が層間絶縁膜として用いられた半導体デバイスや液晶デバイスを有する電子機器の例について説明する。
図８（ａ）は、携帯電話の一例を示した斜視図である。図８（ａ）において、符号４０００は携帯電話本体を示し、その内部には上記液晶デバイスを用いた表示部４００１が設けられている。
【００４３】
図８（ｂ）は、腕時計型電子機器の一例を示した斜視図である。図８（ｂ）において、符号４１００は時計本体を示し、その内部には上記液晶デバイスを用いた表示部４１０１が設けられている。
【００４４】
図８（ｃ）は、ワープロ、パソコンなどの携帯型情報処理装置の一例を示した斜視図である。図８（ｃ）において、符号４２００は情報処理装置、符号４２０２はキーボードなどの入力部、符号４２０４は情報処理装置本体を示し、その内部には上記半導体デバイスを用いたメモリ部４２０６が設けられている。
【００４５】
図８（ａ）〜（ｃ）に示す電子機器は、上記実施の形態で示した絶縁膜を備えているので、誘電率を容易に変化させることができ、製作工程を簡素化できる。
【００４６】
なお、本発明の技術範囲は、上記実施の形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。
【００４７】
【発明の効果】
以上、詳細に説明したように、単結晶シリコン基板あるいは単結晶シリコン基板上に酸化膜が形成された基板にシラン系化合物を成膜し、続いてＯ3-ＴＥＯＳ膜を成膜することで、Ｏ3-ＴＥＯＳ膜の誘電率を変化させることができる。さらに、基板上にシラン系化合物により表面の機能化処理された領域とされていない領域を形成することで、リソグラフィやエッチング、ＣＭＰなどの複雑な工程を経ることなく、低誘電率のＯ3-ＴＥＯＳ膜領域と高誘電率のＯ3-ＴＥＯＳ膜の領域を有したＯ3-ＴＥＯＳ膜のパターンを形成することができる。
【図面の簡単な説明】
【図１】 本発明の第一の実施形態を工程順に示す絶縁膜およびその製造方法を示す断面図である。
【図２】 本発明の第二の実施形態を示すＯ3-ＴＥＯＳ膜の成膜実験の結果である。
【図３】 本発明の第二の実施形態を示すＯ3-ＴＥＯＳ膜の成膜実験の結果である。
【図４】 本発明の第二の実施形態を示すＯ3-ＴＥＯＳ膜の成膜実験の結果である。
【図５】 本発明の第二の実施形態を示すＯ3-ＴＥＯＳ膜の成膜実験の結果である。
【図６】 本発明の第三の実施形態を工程順に示す絶縁膜およびその製造方法を示す断面図である。
【図７】 本発明の第四の実施形態を工程順に示す絶縁膜およびその製造方法を示す断面図である。
【図８】 絶縁膜が用いられたデバイスを有する電子機器の一例を示す図であり、（ａ）は携帯電話、（ｂ）は腕時計型電子機器、（ｃ）は携帯型情報処理装置のそれぞれ斜視図である。
【符号の説明】
１ 単結晶シリコン基板
２ シラン系化合物
３ Ｏ3-ＴＥＯＳ膜
４ 低誘電率のＯ3-ＴＥＯＳ膜
５ 高誘電率のＯ3-ＴＥＯＳ膜
６ 熱酸化膜
Claims (17)
- デバイス作製用基板上に成膜された層間絶縁膜として使用される絶縁膜の製造方法であって、
デバイス作製用基板の表面の一部を機能化処理することにより前記表面の一部を疎水性化する第１の工程と、
前記表面の上に絶縁膜を成膜する第２の工程と、を含み、
前記絶縁膜のうち前記疎水性化された前記表面の上に形成された第１の絶縁膜の誘電率と、前記絶縁膜のうち前記疎水性化されていない領域に形成された第２の絶縁膜の誘電率とが互いに異なること、
を特徴とする絶縁膜の製造方法。 - デバイス作製用基板上に成膜された層間絶縁膜として使用される絶縁膜の製造方法であって、
デバイス作製用基板の表面の一部を、シラン系化合物（分子式：Ｒ３（Ｒ１ＳｉＲ２）Ｒ４、Ｒ１：一部にフッ素を含む炭化水素基、Ｒ２、Ｒ３：炭化水素基あるいはアルコキシ基、Ｒ４：ハロゲンあるいはアルコキシ基）を用いて機能化処理する第１の工程と、
前記表面の上に絶縁膜を成膜する第２の工程と、を含み、
前記絶縁膜のうち前記機能化処理された前記表面の上に形成された第１の絶縁膜の誘電率と、前記絶縁膜のうち前記機能化処理を施さない領域に形成された第２の絶縁膜の誘電率とが互いに異なること、
を特徴とする絶縁膜の製造方法。 - 請求項２に記載の絶縁膜の製造方法であって、
前記シラン系化合物の成膜が蒸気法で行われることを特徴とする絶縁膜の製造方法。 - 請求項１ないし３のいずれかに記載の絶縁膜の製造方法であって、
前記デバイス作製用基板表面の機能化処理をする前に、該デバイス作製用基板表面を親水化処理することを特徴とする絶縁膜の製造方法。 - 請求項４に記載の絶縁膜の製造方法であって、
前記デバイス作製用基板表面の親水化処理が短波長ＵＶにより行われることを特徴とする絶縁膜の製造方法。 - 請求項１ないし５のいずれかに記載の絶縁膜の製造方法であって、
前記デバイス作製用基板が単結晶シリコン基板、あるいは単結晶シリコン基板上にシリコン酸化膜が形成された基板であることを特徴とする絶縁膜の製造方法。 - 請求項１ないし６のいずれかに記載の絶縁膜の製造方法であって、
前記機能化処理の処理条件により前記第１の絶縁膜の誘電率を調整することを特徴とする絶縁膜の製造方法。 - デバイス作製用基板上に成膜された絶縁膜であって、
請求項１ないし７のいずれかに記載の絶縁膜の製造方法により製造されることを特徴とする絶縁膜。 - 請求項８に記載の絶縁膜であって、
デバイス作製用基板が単結晶シリコン基板あるいは単結晶シリコン基板上に酸化膜が形成された基板であることを特徴とする絶縁膜。 - 請求項８に記載の絶縁膜であって、
デバイス作製用基板が単結晶シリコン基板上に熱酸化膜が形成された基板であることを特徴とする絶縁膜。 - 請求項８ないし１０のいずれかに記載の絶縁膜であって、
前記表面の機能化処理がシラン系化合物（分子式：Ｒ３（Ｒ１ＳｉＲ２）Ｒ４、Ｒ１：炭化水素基、Ｒ２、Ｒ３：炭化水素基あるいはアルコキシ基、Ｒ４：ハロゲンあるいはアルコキシ基）により行われていることを特徴とする絶縁膜。 - 請求項１１に記載の絶縁膜であって、
前記表面の機能化処理が炭化水素基であるＲ１の一部がフッ素で置換されたシラン系化合物により行われていることを特徴とする絶縁膜。 - 請求項８ないし１２のいずれかに記載の絶縁膜であって、
前記単結晶シリコン基板あるいは単結晶シリコン基板上に酸化膜が形成された基板に成膜されたシリコン酸化膜であることを特徴とする絶縁膜。 - 請求項１３に記載の絶縁膜であって、
原料をＴＥＯＳ（テトラエトキシシラン）、酸化剤をオゾンとする熱ＣＶＤ法により成膜されたシリコン酸化膜であることを特徴とする絶縁膜。 - 請求項８ないし１４のいずれかに記載の絶縁膜であって、
基板表面に、機能化処理が施されている第１の領域と前記機能化処理が施されていない第２の領域とが存在し、前記第１及び第２の領域における絶縁膜の誘電率が互いに異なることを特徴とする絶縁膜。 - 層間絶縁膜が成膜された基板を有するデバイスであって、
前記層間絶縁膜として、請求項８ないし１５のいずれかに記載された絶縁膜が成膜されていることを特徴とするデバイス。 - 請求項１６に記載されたデバイスを備えたことを特徴とする電子機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002093070A JP4003505B2 (ja) | 2002-03-28 | 2002-03-28 | 絶縁膜とその製造方法及びデバイス並びに電子機器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002093070A JP4003505B2 (ja) | 2002-03-28 | 2002-03-28 | 絶縁膜とその製造方法及びデバイス並びに電子機器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003297827A JP2003297827A (ja) | 2003-10-17 |
| JP4003505B2 true JP4003505B2 (ja) | 2007-11-07 |
Family
ID=29386716
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002093070A Expired - Fee Related JP4003505B2 (ja) | 2002-03-28 | 2002-03-28 | 絶縁膜とその製造方法及びデバイス並びに電子機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4003505B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5193077B2 (ja) * | 2009-01-19 | 2013-05-08 | 株式会社アルバック | 表面修飾基板の解析方法、解析用基板及び表面修飾基板の製造方法、並びに表面修飾基板 |
| JP5351948B2 (ja) * | 2009-06-04 | 2013-11-27 | 東京エレクトロン株式会社 | アモルファスカーボン膜の形成方法および形成装置 |
| JP2023076165A (ja) * | 2021-11-22 | 2023-06-01 | 株式会社Ｓｃｒｅｅｎホールディングス | 基板処理方法 |
-
2002
- 2002-03-28 JP JP2002093070A patent/JP4003505B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003297827A (ja) | 2003-10-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6774048B2 (en) | Method of manufacturing a semiconductor device | |
| JP3330554B2 (ja) | エッチング方法 | |
| KR100223939B1 (ko) | 고유전막의 제조방법 및 그를 이용한 캐패시터의 제조방법 | |
| US20070111545A1 (en) | Methods of forming silicon dioxide layers using atomic layer deposition | |
| US6372672B1 (en) | Method of forming a silicon nitride layer in a semiconductor device | |
| JP4194508B2 (ja) | 半導体装置の製造方法 | |
| JP2002543586A (ja) | 反射防止コーティング及びそれに関連する方法 | |
| US20080318412A1 (en) | Method of manufacturing a semiconductor device | |
| JP2002359241A (ja) | 半導体装置の製造方法 | |
| JP4003505B2 (ja) | 絶縁膜とその製造方法及びデバイス並びに電子機器 | |
| JP2004200203A (ja) | 半導体装置及びその製造方法 | |
| US6211054B1 (en) | Method of forming a conductive line and method of forming a local interconnect | |
| JP4119542B2 (ja) | 半導体装置の製造方法及び絶縁膜の形成方法 | |
| JP2000068261A (ja) | 半導体装置の製造方法 | |
| KR100333546B1 (ko) | 반도체소자의 제조방법 | |
| JP2002050686A (ja) | 半導体装置およびその製造方法 | |
| US5946599A (en) | Method of manufacturing a semiconductor IC device | |
| KR20060058583A (ko) | 도전성 구조물, 이의 제조 방법, 이를 포함하는 반도체장치 및 그 제조 방법 | |
| KR102603515B1 (ko) | 고밀도 라디컬을 이용하여 개선된 계면 및 박막을 형성하는 방법 | |
| JP2908200B2 (ja) | 半導体装置の製造方法 | |
| KR20000003455A (ko) | 반도체 장치의 탄탈륨산화막 캐패시터 제조방법 | |
| KR100480912B1 (ko) | 캐패시터 형성 방법 | |
| KR100407996B1 (ko) | 티이오에스 오존 유에스지막 형성방법 | |
| KR100395912B1 (ko) | 반도체소자의 게이트전극 형성방법 | |
| CN117976614A (zh) | 半导体器件的形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041001 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20041006 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060908 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061003 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061204 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20061205 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070109 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070312 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070417 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070514 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20070515 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070518 Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20070518 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070710 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070731 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070813 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100831 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110831 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120831 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130831 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |