JP2003297827A - 絶縁膜とその製造方法及びデバイス並びに電子機器 - Google Patents
絶縁膜とその製造方法及びデバイス並びに電子機器Info
- Publication number
- JP2003297827A JP2003297827A JP2002093070A JP2002093070A JP2003297827A JP 2003297827 A JP2003297827 A JP 2003297827A JP 2002093070 A JP2002093070 A JP 2002093070A JP 2002093070 A JP2002093070 A JP 2002093070A JP 2003297827 A JP2003297827 A JP 2003297827A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- substrate
- film
- crystal silicon
- single crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【課題】 ｌｏｗ−ｋ膜と従来の絶縁膜とを用いてある
微細パターンを作製しようとした場合、その製作工程が
複雑になるという問題点がある。 【解決手段】 単結晶シリコン基板１上にシラン系化合
物２を成膜する。続いて、４００℃、４５０Ｔｏｒｒで
原料をＴＥＯＳ、酸化剤をオゾンとするシリコン酸化膜
（Ｏ3-ＴＥＯＳ膜３）を成膜する。その結果、単結晶シ
リコン基板１に直接成膜したＯ3-ＴＥＯＳ膜よりも誘電
率の低いＯ3-ＴＥＯＳ膜を得ることができる。
微細パターンを作製しようとした場合、その製作工程が
複雑になるという問題点がある。 【解決手段】 単結晶シリコン基板１上にシラン系化合
物２を成膜する。続いて、４００℃、４５０Ｔｏｒｒで
原料をＴＥＯＳ、酸化剤をオゾンとするシリコン酸化膜
（Ｏ3-ＴＥＯＳ膜３）を成膜する。その結果、単結晶シ
リコン基板１に直接成膜したＯ3-ＴＥＯＳ膜よりも誘電
率の低いＯ3-ＴＥＯＳ膜を得ることができる。
Description
【０００１】
【発明の属する技術分野】本発明は、絶縁膜とその製造
方法及びデバイス並びに電子機器に関する。
方法及びデバイス並びに電子機器に関する。
【０００２】
【従来の技術】近年、半導体デバイスの分野において、
高集積化の進展が著しく速くなっている。半導体デバイ
スを高集積化するにあたって必要な技術としては、リソ
グラフィやエッチングといった微細加工技術、微細化に
伴って必要となってくる新材料の開発技術およびそのプ
ロセスへの応用技術である。こうした技術開発として、
ＡｒＦエキシマステッパの開発、高スループットＥＢ
（電子ビーム）露光装置の開発、銅配線、ｌｏｗ−ｋ材
料、ｈｉｇｈ−ｋ材料といった材料開発が挙げられる。
高集積化の進展が著しく速くなっている。半導体デバイ
スを高集積化するにあたって必要な技術としては、リソ
グラフィやエッチングといった微細加工技術、微細化に
伴って必要となってくる新材料の開発技術およびそのプ
ロセスへの応用技術である。こうした技術開発として、
ＡｒＦエキシマステッパの開発、高スループットＥＢ
（電子ビーム）露光装置の開発、銅配線、ｌｏｗ−ｋ材
料、ｈｉｇｈ−ｋ材料といった材料開発が挙げられる。
【０００３】特に、ここ最近半導体デバイスの微細化に
伴う課題としていわれていることは、デバイスサイズの
減少とともにその影響が顕著になる金属配線自体の配線
抵抗および層間絶縁膜の電気容量による金属配線の配線
遅延の問題が大きく取り上げられている。
伴う課題としていわれていることは、デバイスサイズの
減少とともにその影響が顕著になる金属配線自体の配線
抵抗および層間絶縁膜の電気容量による金属配線の配線
遅延の問題が大きく取り上げられている。
【０００４】これらの問題を解決するための手段とし
て、まず新規配線材料として現在のアルミニウムから銅
への切り替えが行なわれつつあり、実際に商品化に採用
しているメーカーもある。
て、まず新規配線材料として現在のアルミニウムから銅
への切り替えが行なわれつつあり、実際に商品化に採用
しているメーカーもある。
【０００５】もう一つ、層間絶縁膜の電気容量を低減す
るために、いわゆるｌｏｗ−ｋ材料と呼ばれる絶縁膜が
新たに開発され、採用されている。現在、ｌｏｗ−ｋ材
料と呼ばれるものは有機、無機材料を含め多々あるが、
そのｌｏｗ−ｋ化技術の一つとして成膜後の絶縁膜の密
度をできるだけ小さくするために、絶縁膜中に空孔を導
入することで誘電率を低くし、結果として絶縁膜の電気
容量を低減する方法が広く取り入れられている。
るために、いわゆるｌｏｗ−ｋ材料と呼ばれる絶縁膜が
新たに開発され、採用されている。現在、ｌｏｗ−ｋ材
料と呼ばれるものは有機、無機材料を含め多々あるが、
そのｌｏｗ−ｋ化技術の一つとして成膜後の絶縁膜の密
度をできるだけ小さくするために、絶縁膜中に空孔を導
入することで誘電率を低くし、結果として絶縁膜の電気
容量を低減する方法が広く取り入れられている。
【０００６】
【発明が解決しようとする課題】現在までのところ、絶
縁膜のｌｏｗ−ｋ化対策としては、新規絶縁材料の導入
が前提として考えられてきた。しかし、将来的には新規
絶縁材料の導入が不可欠だとしても、現在のような過渡
期においては従来からの材料および生産設備を利用し
て、できるだけ低コストで絶縁材料のｌｏｗ−ｋ化を推
し進めることも重要である。また、デバイスを作製する
上で、現在までのｌｏｗ−ｋ材料の導入による絶縁膜の
ｌｏｗ−ｋ化では、ｌｏｗ−ｋ材料のみで絶縁膜として
の機能はすべて果たすことができないため、既存の絶縁
膜との併用が必要不可欠である。そのため、ｌｏｗ−ｋ
膜と従来の絶縁膜とを用いてある微細パターンを作製し
ようとした場合、その製作工程が複雑になるという問題
点がある。
縁膜のｌｏｗ−ｋ化対策としては、新規絶縁材料の導入
が前提として考えられてきた。しかし、将来的には新規
絶縁材料の導入が不可欠だとしても、現在のような過渡
期においては従来からの材料および生産設備を利用し
て、できるだけ低コストで絶縁材料のｌｏｗ−ｋ化を推
し進めることも重要である。また、デバイスを作製する
上で、現在までのｌｏｗ−ｋ材料の導入による絶縁膜の
ｌｏｗ−ｋ化では、ｌｏｗ−ｋ材料のみで絶縁膜として
の機能はすべて果たすことができないため、既存の絶縁
膜との併用が必要不可欠である。そのため、ｌｏｗ−ｋ
膜と従来の絶縁膜とを用いてある微細パターンを作製し
ようとした場合、その製作工程が複雑になるという問題
点がある。
【０００７】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明は、デバイス作製用基板上に成膜された層
間絶縁膜として使用される絶縁膜であって、デバイス作
製用基板の表面を機能化処理する工程と、絶縁膜を成膜
する工程とを少なくとも含む絶縁膜の製造方法を特徴と
する。ここで、デバイス作製用基板表面を機能化処理す
る前に、デバイス作製用基板表面が短波長ＵＶ（波長２
００ｎｍ以下の紫外線（ＵＶ））照射により親水化処理
されていることが望ましい。
めに、本発明は、デバイス作製用基板上に成膜された層
間絶縁膜として使用される絶縁膜であって、デバイス作
製用基板の表面を機能化処理する工程と、絶縁膜を成膜
する工程とを少なくとも含む絶縁膜の製造方法を特徴と
する。ここで、デバイス作製用基板表面を機能化処理す
る前に、デバイス作製用基板表面が短波長ＵＶ（波長２
００ｎｍ以下の紫外線（ＵＶ））照射により親水化処理
されていることが望ましい。
【０００８】デバイス作製用基板の表面を機能化処理
し、その上に成膜された絶縁膜を製造するには、デバイ
ス作製用基板の表面を機能化処理する前に親水化処理す
ることが望ましい。この結果、基板表面の付着物が除外
され、さらに基板表面が水酸基となり、容易に基板表面
の機能化処理を行うことができる。この際に、波長が２
００ｎｍ以下の短波長ＵＶを用いることで、容易に基板
表面全体を均一に親水化処理することができる。
し、その上に成膜された絶縁膜を製造するには、デバイ
ス作製用基板の表面を機能化処理する前に親水化処理す
ることが望ましい。この結果、基板表面の付着物が除外
され、さらに基板表面が水酸基となり、容易に基板表面
の機能化処理を行うことができる。この際に、波長が２
００ｎｍ以下の短波長ＵＶを用いることで、容易に基板
表面全体を均一に親水化処理することができる。
【０００９】本発明はデバイス作製用基板上に成膜され
た層間絶縁膜として使用される絶縁膜であって、請求項
１〜１１に記載の絶縁膜の製造方法で製造されることを
特徴とする。ここで、デバイス作成用基板としては、例
えば単結晶シリコン基板あるいは単結晶シリコン基板上
に酸化膜が形成された基板が望ましい。特に、単結晶シ
リコン基板上に酸化膜が形成された基板において、酸化
膜が熱酸化膜であることがより望ましい。
た層間絶縁膜として使用される絶縁膜であって、請求項
１〜１１に記載の絶縁膜の製造方法で製造されることを
特徴とする。ここで、デバイス作成用基板としては、例
えば単結晶シリコン基板あるいは単結晶シリコン基板上
に酸化膜が形成された基板が望ましい。特に、単結晶シ
リコン基板上に酸化膜が形成された基板において、酸化
膜が熱酸化膜であることがより望ましい。
【００１０】従来半導体デバイスの層間絶縁膜の成膜プ
ロセスとしては、層間絶縁膜の持つ役割から絶縁膜が基
板表面になるべく依存しないプロセスを採用してきた。
そのため、基本的にはシード層あるいはバッファ層とし
て基板依存のない絶縁膜を先に成膜した後に層間絶縁膜
を成膜するということはあっても、故意に層間絶縁膜成
膜前に表面を機能化処理するということはほとんど行な
われてこなかった。しかしながら、デバイス作製用基板
表面を機能化処理することで表面物性を制御し、例えば
基板表面に疎水性あるいは親水性を持たせることができ
る。また、基板表面の機能化処理を適当にパターン化す
ることで、基板表面の物性を場所ごとに制御することも
できる。基板表面の機能化処理を利用することで、基板
表面の物性の違いにより、その上に成膜される層間絶縁
膜の物性を変化させることができる。その結果、積極的
に層間絶縁膜の表面物性依存性を利用することで、あら
たな絶縁膜の成膜プロセスを開発することができる。半
導体デバイスのプロセス開発において、単結晶シリコン
基板あるいは単結晶シリコン基板上に酸化膜が形成され
た基板を用いた開発は基本であり、後述するようにシラ
ン系化合物は単結晶シリコン基板あるいは単結晶シリコ
ン基板上に酸化膜が形成された基板に精度よく吸着する
ことから、デバイス作成用基板としては単結晶シリコン
基板あるいは単結晶シリコン基板上に酸化膜が形成され
た基板を用いることが望ましい。特に、酸化膜の中で
も、熱酸化膜は基板の表面依存性が大きく、シラン系化
合物も表面に吸着しやすいことからより望ましい。
ロセスとしては、層間絶縁膜の持つ役割から絶縁膜が基
板表面になるべく依存しないプロセスを採用してきた。
そのため、基本的にはシード層あるいはバッファ層とし
て基板依存のない絶縁膜を先に成膜した後に層間絶縁膜
を成膜するということはあっても、故意に層間絶縁膜成
膜前に表面を機能化処理するということはほとんど行な
われてこなかった。しかしながら、デバイス作製用基板
表面を機能化処理することで表面物性を制御し、例えば
基板表面に疎水性あるいは親水性を持たせることができ
る。また、基板表面の機能化処理を適当にパターン化す
ることで、基板表面の物性を場所ごとに制御することも
できる。基板表面の機能化処理を利用することで、基板
表面の物性の違いにより、その上に成膜される層間絶縁
膜の物性を変化させることができる。その結果、積極的
に層間絶縁膜の表面物性依存性を利用することで、あら
たな絶縁膜の成膜プロセスを開発することができる。半
導体デバイスのプロセス開発において、単結晶シリコン
基板あるいは単結晶シリコン基板上に酸化膜が形成され
た基板を用いた開発は基本であり、後述するようにシラ
ン系化合物は単結晶シリコン基板あるいは単結晶シリコ
ン基板上に酸化膜が形成された基板に精度よく吸着する
ことから、デバイス作成用基板としては単結晶シリコン
基板あるいは単結晶シリコン基板上に酸化膜が形成され
た基板を用いることが望ましい。特に、酸化膜の中で
も、熱酸化膜は基板の表面依存性が大きく、シラン系化
合物も表面に吸着しやすいことからより望ましい。
【００１１】本発明は、請求項１２〜１４に記載の絶縁
膜で、表面が機能化処理されている単結晶シリコン基板
あるいは単結晶シリコン基板上に酸化膜が形成された基
板に成膜された絶縁膜であって、表面の機能化処理がシ
ラン系化合物（分子式：Ｒ３（Ｒ１ＳｉＲ２）Ｒ４、Ｒ
１：炭化水素基、Ｒ２、Ｒ３：炭化水素基あるいはアル
コキシ基、Ｒ４：ハロゲンあるいはアルコキシ基）によ
り行われている絶縁膜であることを特徴とする。また、
表面の機能化処理が炭化水素基であるＲ１の一部がフッ
素で置換されたシラン系化合物により行われてもなんら
差し支えない。ここで、シラン系化合物としては例えば
１Ｈ１Ｈ２Ｈ２Ｈ−パーフルオロデシルトリエトキシシ
ランあるいは１Ｈ１Ｈ２Ｈ２Ｈ−パーフルオロオクチル
トリエトキシシラン、オクチルトリエトキシシランが挙
げられる。
膜で、表面が機能化処理されている単結晶シリコン基板
あるいは単結晶シリコン基板上に酸化膜が形成された基
板に成膜された絶縁膜であって、表面の機能化処理がシ
ラン系化合物（分子式：Ｒ３（Ｒ１ＳｉＲ２）Ｒ４、Ｒ
１：炭化水素基、Ｒ２、Ｒ３：炭化水素基あるいはアル
コキシ基、Ｒ４：ハロゲンあるいはアルコキシ基）によ
り行われている絶縁膜であることを特徴とする。また、
表面の機能化処理が炭化水素基であるＲ１の一部がフッ
素で置換されたシラン系化合物により行われてもなんら
差し支えない。ここで、シラン系化合物としては例えば
１Ｈ１Ｈ２Ｈ２Ｈ−パーフルオロデシルトリエトキシシ
ランあるいは１Ｈ１Ｈ２Ｈ２Ｈ−パーフルオロオクチル
トリエトキシシラン、オクチルトリエトキシシランが挙
げられる。
【００１２】基板表面の機能化処理をシラン系化合物で
行う場合、これらのシラン系化合物を基板に成膜する
と、単結晶シリコン基板あるいは単結晶シリコン基板上
に酸化膜が形成された基板が表面処理などにより末端が
水酸基、すなわち親水化処理されていることで、シラン
系化合物と基板がシラノール結合により化学吸着する。
その結果、容易に単結晶シリコン基板あるいは単結晶シ
リコン基板上に酸化膜が形成された基板に均質で膜厚１
０ｎｍ以下となるシラン系化合物を成膜するができ、基
板表面を機能化処理することができる。ここで、成膜さ
れたシラン系化合物は非常に膜厚が薄いことから、デバ
イス構造およびデバイス特性に影響を与えることは無
い。さらに、シラン系化合物として１Ｈ１Ｈ２Ｈ２Ｈ−
パーフルオロデシルトリエトキシシランあるいは１Ｈ１
Ｈ２Ｈ２Ｈ−パーフルオロオクチルトリエトキシシラン
を用いることで、基板表面をフッ素修飾し、疎水性にす
ることができ、基板表面の活性をさげることができる。
行う場合、これらのシラン系化合物を基板に成膜する
と、単結晶シリコン基板あるいは単結晶シリコン基板上
に酸化膜が形成された基板が表面処理などにより末端が
水酸基、すなわち親水化処理されていることで、シラン
系化合物と基板がシラノール結合により化学吸着する。
その結果、容易に単結晶シリコン基板あるいは単結晶シ
リコン基板上に酸化膜が形成された基板に均質で膜厚１
０ｎｍ以下となるシラン系化合物を成膜するができ、基
板表面を機能化処理することができる。ここで、成膜さ
れたシラン系化合物は非常に膜厚が薄いことから、デバ
イス構造およびデバイス特性に影響を与えることは無
い。さらに、シラン系化合物として１Ｈ１Ｈ２Ｈ２Ｈ−
パーフルオロデシルトリエトキシシランあるいは１Ｈ１
Ｈ２Ｈ２Ｈ−パーフルオロオクチルトリエトキシシラン
を用いることで、基板表面をフッ素修飾し、疎水性にす
ることができ、基板表面の活性をさげることができる。
【００１３】本発明は、単結晶シリコン基板あるいは単
結晶シリコン基板上に酸化膜が形成された基板へのシラ
ン系化合物の成膜が蒸気法で行なわれる絶縁膜の製造方
法を特徴とする。
結晶シリコン基板上に酸化膜が形成された基板へのシラ
ン系化合物の成膜が蒸気法で行なわれる絶縁膜の製造方
法を特徴とする。
【００１４】シラン系化合物の単結晶シリコン基板ある
いは単結晶シリコン基板上に酸化膜が形成された基板へ
の成膜方法としては、作業の容易さから蒸気法が挙げら
れる。例えば、シラン系化合物の成膜条件を１２０℃〜
１５０℃とすることで、容易にシラン系化合物を基板表
面に吸着させることができる。また、温度が高いほどシ
ラン系化合物を緻密に基板に吸着させることができる。
この際に、成膜時間は１時間以上であることが望まし
く、２時間以内で緻密さは飽和する。以上のことを利用
することで、シラン系化合物の表面吸着性をコントロー
ルすることができ、ひいては基板の表面物性を変化させ
ることができる。
いは単結晶シリコン基板上に酸化膜が形成された基板へ
の成膜方法としては、作業の容易さから蒸気法が挙げら
れる。例えば、シラン系化合物の成膜条件を１２０℃〜
１５０℃とすることで、容易にシラン系化合物を基板表
面に吸着させることができる。また、温度が高いほどシ
ラン系化合物を緻密に基板に吸着させることができる。
この際に、成膜時間は１時間以上であることが望まし
く、２時間以内で緻密さは飽和する。以上のことを利用
することで、シラン系化合物の表面吸着性をコントロー
ルすることができ、ひいては基板の表面物性を変化させ
ることができる。
【００１５】本発明は、表面が機能化処理されている単
結晶シリコン基板あるいは単結晶シリコン基板上に酸化
膜が形成された基板に成膜された絶縁膜であって、絶縁
膜がシリコン酸化膜であることを特徴とする。ここで、
絶縁膜としては、例えば原料をＴＥＯＳ、酸化剤をオゾ
ンとする熱ＣＶＤ法により成膜されたシリコン酸化膜
（以下、Ｏ3-ＴＥＯＳ膜とする）であることが望まし
い。
結晶シリコン基板あるいは単結晶シリコン基板上に酸化
膜が形成された基板に成膜された絶縁膜であって、絶縁
膜がシリコン酸化膜であることを特徴とする。ここで、
絶縁膜としては、例えば原料をＴＥＯＳ、酸化剤をオゾ
ンとする熱ＣＶＤ法により成膜されたシリコン酸化膜
（以下、Ｏ3-ＴＥＯＳ膜とする）であることが望まし
い。
【００１６】半導体デバイス分野において、層間絶縁膜
としては広くシリコン酸化膜あるいはシリコン窒化膜が
用いられてきた。その中でもシリコン酸化膜、特に原料
をＴＥＯＳ、酸化剤としてオゾンを用いる熱ＣＶＤ法に
よるＯ3-ＴＥＯＳ膜は基板の表面にその物性が大いに依
存することで知られている。特に、熱酸化膜基板上で
は、その膜質が非常にポーラスになり、空孔を有するこ
ととなる。逆に、単結晶シリコン基板上では膜質が非常
に緻密になる。つまり、基板表面物性の違いにより、Ｏ
3-ＴＥＯＳ膜の膜質は変化し、ひいてはその誘電率が変
化する。すなわち、表面物性を適当に制御し、ポーラス
な膜を得ることで、同じＯ3-ＴＥＯＳ膜の成膜プロセス
を経ても、より誘電率の低い、いわゆるｌｏｗ−ｋ膜を
得ることができる。
としては広くシリコン酸化膜あるいはシリコン窒化膜が
用いられてきた。その中でもシリコン酸化膜、特に原料
をＴＥＯＳ、酸化剤としてオゾンを用いる熱ＣＶＤ法に
よるＯ3-ＴＥＯＳ膜は基板の表面にその物性が大いに依
存することで知られている。特に、熱酸化膜基板上で
は、その膜質が非常にポーラスになり、空孔を有するこ
ととなる。逆に、単結晶シリコン基板上では膜質が非常
に緻密になる。つまり、基板表面物性の違いにより、Ｏ
3-ＴＥＯＳ膜の膜質は変化し、ひいてはその誘電率が変
化する。すなわち、表面物性を適当に制御し、ポーラス
な膜を得ることで、同じＯ3-ＴＥＯＳ膜の成膜プロセス
を経ても、より誘電率の低い、いわゆるｌｏｗ−ｋ膜を
得ることができる。
【００１７】例えば、単結晶シリコン基板上にｌｏｗ−
ｋ膜を成膜したい場合、まず単結晶シリコン基板に上述
したシラン系化合物を表面修飾することで、基板の表面
物性を変化させる。続いて、Ｏ3-ＴＥＯＳ膜を成膜する
と得られたＯ3-ＴＥＯＳ膜はシリコン基板上に成膜した
ものよりも緻密性が落ち、例えばフッ酸に対するエッチ
ングレートが増加する。緻密性が低下、膜中に空孔がで
きることで、結果として誘電率が低下する。
ｋ膜を成膜したい場合、まず単結晶シリコン基板に上述
したシラン系化合物を表面修飾することで、基板の表面
物性を変化させる。続いて、Ｏ3-ＴＥＯＳ膜を成膜する
と得られたＯ3-ＴＥＯＳ膜はシリコン基板上に成膜した
ものよりも緻密性が落ち、例えばフッ酸に対するエッチ
ングレートが増加する。緻密性が低下、膜中に空孔がで
きることで、結果として誘電率が低下する。
【００１８】例えば、単結晶シリコン基板上に酸化膜、
ここでは特に熱酸化膜が形成された基板にＯ3-ＴＥＯＳ
膜を成膜すると、上述したようにその膜質は非常にポー
ラスで誘電率の低い膜となる。そこで、単結晶シリコン
基板上に熱酸化膜が形成された基板に上述したシラン系
化合物を表面修飾することで基板の表面物性を変化させ
る。基板表面が疎水性になることから、続いてＯ3-ＴＥ
ＯＳ膜を成膜すると、Ｏ3-ＴＥＯＳ膜の膜質は単結晶シ
リコン基板上に熱酸化膜が形成された基板に成膜したも
のよりも緻密になり、膜中の空孔が減少する。結果とし
て、より誘電率の高いＯ3-ＴＥＯＳ膜を得ることができ
る。
ここでは特に熱酸化膜が形成された基板にＯ3-ＴＥＯＳ
膜を成膜すると、上述したようにその膜質は非常にポー
ラスで誘電率の低い膜となる。そこで、単結晶シリコン
基板上に熱酸化膜が形成された基板に上述したシラン系
化合物を表面修飾することで基板の表面物性を変化させ
る。基板表面が疎水性になることから、続いてＯ3-ＴＥ
ＯＳ膜を成膜すると、Ｏ3-ＴＥＯＳ膜の膜質は単結晶シ
リコン基板上に熱酸化膜が形成された基板に成膜したも
のよりも緻密になり、膜中の空孔が減少する。結果とし
て、より誘電率の高いＯ3-ＴＥＯＳ膜を得ることができ
る。
【００１９】本発明は、請求項１８に記載の絶縁膜であ
って、絶縁膜の成膜温度が４００℃である絶縁膜の製造
方法を特徴とする。ここで、絶縁膜成膜時のチャンバー
内の圧力は６０×１０3Ｐａ（４５０Ｔｏｒｒ）〜大気
圧であることが望ましい。
って、絶縁膜の成膜温度が４００℃である絶縁膜の製造
方法を特徴とする。ここで、絶縁膜成膜時のチャンバー
内の圧力は６０×１０3Ｐａ（４５０Ｔｏｒｒ）〜大気
圧であることが望ましい。
【００２０】上述のようにＯ3-ＴＥＯＳ膜はその膜質が
基板に大きく依存する。しかしながら、成膜時の基板温
度が３００℃台では、成膜後の膜質はあまり基板に依存
しない。また、４００℃以上では基板表面の機能化処理
の効果が薄れる。そこで、基板温度を４００℃とするこ
とで、Ｏ3-ＴＥＯＳ膜の膜質に基板依存性を持たせつ
つ、半導体プロセスに適切な温度を保つことができる。
結果として、基板表面をシラン系化合物で機能化処理す
ることで、新たな絶縁膜作製プロセスを生み出すことが
できる。また、チャンバー内圧力が６０×１０3Ｐａ
（４５０Ｔｏｒｒ）〜大気圧であれば容易な設備で成膜
を行うことができ、低コストで絶縁膜を形成することが
出来る。
基板に大きく依存する。しかしながら、成膜時の基板温
度が３００℃台では、成膜後の膜質はあまり基板に依存
しない。また、４００℃以上では基板表面の機能化処理
の効果が薄れる。そこで、基板温度を４００℃とするこ
とで、Ｏ3-ＴＥＯＳ膜の膜質に基板依存性を持たせつ
つ、半導体プロセスに適切な温度を保つことができる。
結果として、基板表面をシラン系化合物で機能化処理す
ることで、新たな絶縁膜作製プロセスを生み出すことが
できる。また、チャンバー内圧力が６０×１０3Ｐａ
（４５０Ｔｏｒｒ）〜大気圧であれば容易な設備で成膜
を行うことができ、低コストで絶縁膜を形成することが
出来る。
【００２１】本発明は、表面が機能化処理されている単
結晶シリコン基板あるいは単結晶シリコン基板上に酸化
膜が形成された基板に成膜された絶縁膜であって、基板
表面の機能化処理が施されている領域とされていない領
域が存在する絶縁膜を特徴とする。ここで、絶縁膜とし
てはＯ3-ＴＥＯＳ膜を用いることが望ましく、表面の機
能化処理はシラン系化合物により行うことが望ましい。
結晶シリコン基板あるいは単結晶シリコン基板上に酸化
膜が形成された基板に成膜された絶縁膜であって、基板
表面の機能化処理が施されている領域とされていない領
域が存在する絶縁膜を特徴とする。ここで、絶縁膜とし
てはＯ3-ＴＥＯＳ膜を用いることが望ましく、表面の機
能化処理はシラン系化合物により行うことが望ましい。
【００２２】上述したように、デバイスを作製する上で
現在までのｌｏｗ−ｋ材料の導入による絶縁膜の低誘電
率化では、ｌｏｗ−ｋ材料のみで絶縁膜としての機能は
すべて果たすことができないため、既存の絶縁膜との併
用が必要不可欠である。そのため、ｌｏｗ−ｋ膜と従来
の絶縁膜とを用いてある微細パターンを作製しようとし
た場合、その製作工程が複雑になるという問題点があ
る。また、単結晶シリコン基板あるいは単結晶シリコン
基板上に酸化膜が形成された基板に、例えばシラン系化
合物により表面の機能化処理をすることで、例えば単結
晶シリコン基板の場合はより誘電率の低いＯ3-ＴＥＯＳ
膜を得ることができ、例えば単結晶シリコン基板上に熱
酸化膜が形成された基板の場合は誘電率の高いＯ3-ＴＥ
ＯＳ膜を得ることができる。
現在までのｌｏｗ−ｋ材料の導入による絶縁膜の低誘電
率化では、ｌｏｗ−ｋ材料のみで絶縁膜としての機能は
すべて果たすことができないため、既存の絶縁膜との併
用が必要不可欠である。そのため、ｌｏｗ−ｋ膜と従来
の絶縁膜とを用いてある微細パターンを作製しようとし
た場合、その製作工程が複雑になるという問題点があ
る。また、単結晶シリコン基板あるいは単結晶シリコン
基板上に酸化膜が形成された基板に、例えばシラン系化
合物により表面の機能化処理をすることで、例えば単結
晶シリコン基板の場合はより誘電率の低いＯ3-ＴＥＯＳ
膜を得ることができ、例えば単結晶シリコン基板上に熱
酸化膜が形成された基板の場合は誘電率の高いＯ3-ＴＥ
ＯＳ膜を得ることができる。
【００２３】そこで、単結晶シリコン基板上に、シラン
系化合物により表面が機能化処理された領域とされてい
ない領域をまず形成し、引き続いてＯ3-ＴＥＯＳ膜を成
膜する。その結果、シラン系化合物により表面が機能化
処理されていない領域には高誘電率のＯ3-ＴＥＯＳ膜が
成膜され、シラン系化合物の修飾された領域には膜密度
の小さい、すなわちより空孔の多い低誘電率のＯ3-ＴＥ
ＯＳ膜が成膜される。結果として、リソグラフィやエッ
チング、ＣＭＰなどの複雑な工程を経ることなく、低誘
電率の領域と高誘電率の領域を有したＯ3-ＴＥＯＳ膜の
パターンを形成することができる。さらに、シラン系化
合物の成膜条件を適当に変化させることで、低誘電率の
領域と高誘電率の領域でのＯ3-ＴＥＯＳ膜の誘電率の違
いを任意に変化させることができる。
系化合物により表面が機能化処理された領域とされてい
ない領域をまず形成し、引き続いてＯ3-ＴＥＯＳ膜を成
膜する。その結果、シラン系化合物により表面が機能化
処理されていない領域には高誘電率のＯ3-ＴＥＯＳ膜が
成膜され、シラン系化合物の修飾された領域には膜密度
の小さい、すなわちより空孔の多い低誘電率のＯ3-ＴＥ
ＯＳ膜が成膜される。結果として、リソグラフィやエッ
チング、ＣＭＰなどの複雑な工程を経ることなく、低誘
電率の領域と高誘電率の領域を有したＯ3-ＴＥＯＳ膜の
パターンを形成することができる。さらに、シラン系化
合物の成膜条件を適当に変化させることで、低誘電率の
領域と高誘電率の領域でのＯ3-ＴＥＯＳ膜の誘電率の違
いを任意に変化させることができる。
【００２４】通常、単結晶シリコン基板上に熱酸化膜が
形成された基板には、その表面依存性が大きく、他の基
板に成膜したものに比べてポーラスな膜しか得られない
ことからＯ3-ＴＥＯＳ膜を成膜することはない。しかし
ながら、上述したように基板表面をシラン系化合物で機
能化処理することで、Ｏ3-ＴＥＯＳ膜の膜質を緻密にす
ることができ、ひいては熱酸化膜基板上に成膜したＯ3-
ＴＥＯＳ膜よりも高誘電率のＯ3-ＴＥＯＳ膜を得ること
ができる。よって、単結晶シリコン基板上に熱酸化膜が
形成された基板にシラン系化合物により表面が機能化処
理された領域とされていない領域を形成し、引き続いて
Ｏ3-ＴＥＯＳ膜を成膜することで、シラン系化合物によ
り表面が機能化処理された領域には高誘電率な領域、機
能化処理されていない領域には低誘電率な領域を有する
Ｏ3-ＴＥＯＳ膜を得ることができる。結果として複雑な
工程を経ることなく、Ｏ3-ＴＥＯＳ膜の誘電率の違う領
域からなるパターンを形成することができる。
形成された基板には、その表面依存性が大きく、他の基
板に成膜したものに比べてポーラスな膜しか得られない
ことからＯ3-ＴＥＯＳ膜を成膜することはない。しかし
ながら、上述したように基板表面をシラン系化合物で機
能化処理することで、Ｏ3-ＴＥＯＳ膜の膜質を緻密にす
ることができ、ひいては熱酸化膜基板上に成膜したＯ3-
ＴＥＯＳ膜よりも高誘電率のＯ3-ＴＥＯＳ膜を得ること
ができる。よって、単結晶シリコン基板上に熱酸化膜が
形成された基板にシラン系化合物により表面が機能化処
理された領域とされていない領域を形成し、引き続いて
Ｏ3-ＴＥＯＳ膜を成膜することで、シラン系化合物によ
り表面が機能化処理された領域には高誘電率な領域、機
能化処理されていない領域には低誘電率な領域を有する
Ｏ3-ＴＥＯＳ膜を得ることができる。結果として複雑な
工程を経ることなく、Ｏ3-ＴＥＯＳ膜の誘電率の違う領
域からなるパターンを形成することができる。
【００２５】また、本発明のデバイスは、層間絶縁膜が
成膜された基板を有するデバイスであって、層間絶縁膜
として、上記の絶縁膜が成膜されてなることを特徴とし
ている。さらに本発明の電子機器は、このデバイスを備
えたことを特徴としている。
成膜された基板を有するデバイスであって、層間絶縁膜
として、上記の絶縁膜が成膜されてなることを特徴とし
ている。さらに本発明の電子機器は、このデバイスを備
えたことを特徴としている。
【００２６】
【発明の実施の形態】以下、本発明の実施形態について
図面を参照にしながら説明する。なお、以下の実施形態
の全図において同一または対応する部分には同一の符号
を付す。また、単結晶シリコン基板に酸化膜が形成され
た基板において、酸化膜として熱酸化膜が形成された基
板を実施例では使う。
図面を参照にしながら説明する。なお、以下の実施形態
の全図において同一または対応する部分には同一の符号
を付す。また、単結晶シリコン基板に酸化膜が形成され
た基板において、酸化膜として熱酸化膜が形成された基
板を実施例では使う。
【００２７】
【第一の実施形態】第一の実施形態について、図１
（ａ）〜（ｃ）を参照にして説明する。まず、短波長Ｕ
Ｖ照射により基板を前処理し、図１（ａ）に示す単結晶
シリコン基板１を得る。この結果、基板表面上の付着物
の除去および表面を親水化処理することができる。
（ａ）〜（ｃ）を参照にして説明する。まず、短波長Ｕ
Ｖ照射により基板を前処理し、図１（ａ）に示す単結晶
シリコン基板１を得る。この結果、基板表面上の付着物
の除去および表面を親水化処理することができる。
【００２８】続いて図１（ｂ）に示すように、蒸着法に
より例えば成膜温度１２０℃、成膜時間1時間の条件で
シラン系化合物の一つである１Ｈ１Ｈ２Ｈ２Ｈ−パーフ
ルオロデシルトリエトキシシラン（以下、ＦＡＳと記
す）を単結晶シリコン基板１に成膜し、シラン系化合物
２を得る。この結果、基板の表面物性が通常の単結晶シ
リコン基板から変化する。
より例えば成膜温度１２０℃、成膜時間1時間の条件で
シラン系化合物の一つである１Ｈ１Ｈ２Ｈ２Ｈ−パーフ
ルオロデシルトリエトキシシラン（以下、ＦＡＳと記
す）を単結晶シリコン基板１に成膜し、シラン系化合物
２を得る。この結果、基板の表面物性が通常の単結晶シ
リコン基板から変化する。
【００２９】次に、以下の条件でＯ3-ＴＥＯＳ膜を成膜
する。成膜条件としては、例えば成膜温度４００℃、チ
ャンバー内の圧力６０×１０3Ｐａ（４５０Ｔｏｒｒ）
とする。この条件で、成膜した結果、図１（ｃ）に示す
Ｏ3-ＴＥＯＳ膜３をえることができる。得られたＯ3-Ｔ
ＥＯＳ膜３は単結晶シリコン基板１上に直接成膜したも
のよりも緻密性が落ち、例えばフッ酸に対するエッチン
グレートが増加する。緻密性が低下、膜中に空孔ができ
ることで、結果として誘電率の低いＯ3-ＴＥＯＳ膜３を
得ることができる。ここで、基板として単結晶シリコン
基板上に熱酸化膜が形成された基板を用いた場合、単結
晶シリコン基板上に熱酸化膜が形成された基板に直接成
膜したものよりも誘電率の高いＯ3-ＴＥＯＳ膜を得るこ
とができる。また、シラン系化合物としては、ＦＡＳ以
外の１Ｈ１Ｈ２Ｈ２Ｈ−パーフルオロオクチルトリエト
キシシラン、オクチルトリエトキシシランであってもな
んら差し支えない。
する。成膜条件としては、例えば成膜温度４００℃、チ
ャンバー内の圧力６０×１０3Ｐａ（４５０Ｔｏｒｒ）
とする。この条件で、成膜した結果、図１（ｃ）に示す
Ｏ3-ＴＥＯＳ膜３をえることができる。得られたＯ3-Ｔ
ＥＯＳ膜３は単結晶シリコン基板１上に直接成膜したも
のよりも緻密性が落ち、例えばフッ酸に対するエッチン
グレートが増加する。緻密性が低下、膜中に空孔ができ
ることで、結果として誘電率の低いＯ3-ＴＥＯＳ膜３を
得ることができる。ここで、基板として単結晶シリコン
基板上に熱酸化膜が形成された基板を用いた場合、単結
晶シリコン基板上に熱酸化膜が形成された基板に直接成
膜したものよりも誘電率の高いＯ3-ＴＥＯＳ膜を得るこ
とができる。また、シラン系化合物としては、ＦＡＳ以
外の１Ｈ１Ｈ２Ｈ２Ｈ−パーフルオロオクチルトリエト
キシシラン、オクチルトリエトキシシランであってもな
んら差し支えない。
【００３０】
【第二の実施形態】第二の実施形態について、図２〜図
５を参照にして説明する。第二の実施形態は、単結晶シ
リコン基板あるいは単結晶シリコン基板上に熱酸化膜が
形成された基板にＦＡＳを成膜し、その基板にＯ3-ＴＥ
ＯＳ膜を第一の実施形態と同様な条件で成膜した実験結
果について示す。
５を参照にして説明する。第二の実施形態は、単結晶シ
リコン基板あるいは単結晶シリコン基板上に熱酸化膜が
形成された基板にＦＡＳを成膜し、その基板にＯ3-ＴＥ
ＯＳ膜を第一の実施形態と同様な条件で成膜した実験結
果について示す。
【００３１】図２は、単結晶シリコン基板と、単結晶シ
リコン基板にＦＡＳを１２０℃で1時間蒸着法により成
膜した基板の二基板にＯ3-ＴＥＯＳ膜を成膜した実験結
果である。ここで、Ｏ3-ＴＥＯＳ膜の成膜時間は９０ｓ
であり、Ｏ3-ＴＥＯＳ膜の膜厚は４０００Åである。こ
の基板をフッ酸によりウェットエッチングする。その結
果、単結晶シリコン基板に成膜したＯ3-ＴＥＯＳ膜とＦ
ＡＳ修飾された基板に成膜したＯ3-ＴＥＯＳ膜のフッ酸
に対するエッチングレートはそれぞれ、４５００Å／ｍ
ｉｎ、４８００Å／ｍｉｎであった。このことから、Ｆ
ＡＳ修飾された基板に成膜したＯ3-ＴＥＯＳ膜はシリコ
ン基板上に成膜したものよりも緻密性が落ち、フッ酸に
対するエッチングレートが増加したと言える。故に、Ｆ
ＡＳ修飾された基板に成膜したＯ3-ＴＥＯＳ膜は、シリ
コン基板上に成膜したＯ3-ＴＥＯＳ膜よりも膜中に多く
空孔ができ、結果として誘電率が低下する。
リコン基板にＦＡＳを１２０℃で1時間蒸着法により成
膜した基板の二基板にＯ3-ＴＥＯＳ膜を成膜した実験結
果である。ここで、Ｏ3-ＴＥＯＳ膜の成膜時間は９０ｓ
であり、Ｏ3-ＴＥＯＳ膜の膜厚は４０００Åである。こ
の基板をフッ酸によりウェットエッチングする。その結
果、単結晶シリコン基板に成膜したＯ3-ＴＥＯＳ膜とＦ
ＡＳ修飾された基板に成膜したＯ3-ＴＥＯＳ膜のフッ酸
に対するエッチングレートはそれぞれ、４５００Å／ｍ
ｉｎ、４８００Å／ｍｉｎであった。このことから、Ｆ
ＡＳ修飾された基板に成膜したＯ3-ＴＥＯＳ膜はシリコ
ン基板上に成膜したものよりも緻密性が落ち、フッ酸に
対するエッチングレートが増加したと言える。故に、Ｆ
ＡＳ修飾された基板に成膜したＯ3-ＴＥＯＳ膜は、シリ
コン基板上に成膜したＯ3-ＴＥＯＳ膜よりも膜中に多く
空孔ができ、結果として誘電率が低下する。
【００３２】図３、図４、図５はそれぞれ単結晶シリコ
ン基板上に熱酸化膜が形成された基板、単結晶シリコン
基板上に熱酸化膜が形成された基板にＦＡＳを１２０
℃、１時間の成膜条件で成膜した基板、単結晶シリコン
基板上に熱酸化膜が形成された基板にＦＡＳを１５０
℃、２時間で成膜した基板にＯ3-ＴＥＯＳ膜を第一の実
施形態と同様な条件で成膜した実験結果であり、ＳＥＭ
により撮影した表面形状写真である。
ン基板上に熱酸化膜が形成された基板、単結晶シリコン
基板上に熱酸化膜が形成された基板にＦＡＳを１２０
℃、１時間の成膜条件で成膜した基板、単結晶シリコン
基板上に熱酸化膜が形成された基板にＦＡＳを１５０
℃、２時間で成膜した基板にＯ3-ＴＥＯＳ膜を第一の実
施形態と同様な条件で成膜した実験結果であり、ＳＥＭ
により撮影した表面形状写真である。
【００３３】図３に示す単結晶シリコン基板上に熱酸化
膜が形成された基板に直接成膜したＯ3-ＴＥＯＳ膜は非
常にポーラスであることがわかる。図４、図５は両者と
もＦＡＳが基板に修飾されていたが、図５のＯ3-ＴＥＯ
Ｓ膜の方が緻密であることがわかる。ＦＡＳの成膜条件
が、図５の場合、温度が１５０℃と高く、成膜時間も２
時間と図４の場合に比べて長い。結果として、図５の場
合の方がＦＡＳが緻密に基板に修飾されていることか
ら、その上に成膜されるＯ3-ＴＥＯＳ膜も緻密となる。
以上のことから、単結晶シリコン基板上に熱酸化膜が形
成された基板にＦＡＳを修飾することで、直接基板に成
膜したＯ3-ＴＥＯＳ膜よりも緻密なＯ3-ＴＥＯＳ膜を得
ることができ、結果として単結晶シリコン基板上に熱酸
化膜が形成された基板に直接成膜したＯ3-ＴＥＯＳ膜よ
りも誘電率の高いＯ3-ＴＥＯＳ膜を得ることができる。
さらに、ＦＡＳの成膜条件を変えることでＯ3-ＴＥＯＳ
膜の緻密さを変化させ、その上に成膜されるＯ3-ＴＥＯ
Ｓ膜の誘電率を変化させることができる。
膜が形成された基板に直接成膜したＯ3-ＴＥＯＳ膜は非
常にポーラスであることがわかる。図４、図５は両者と
もＦＡＳが基板に修飾されていたが、図５のＯ3-ＴＥＯ
Ｓ膜の方が緻密であることがわかる。ＦＡＳの成膜条件
が、図５の場合、温度が１５０℃と高く、成膜時間も２
時間と図４の場合に比べて長い。結果として、図５の場
合の方がＦＡＳが緻密に基板に修飾されていることか
ら、その上に成膜されるＯ3-ＴＥＯＳ膜も緻密となる。
以上のことから、単結晶シリコン基板上に熱酸化膜が形
成された基板にＦＡＳを修飾することで、直接基板に成
膜したＯ3-ＴＥＯＳ膜よりも緻密なＯ3-ＴＥＯＳ膜を得
ることができ、結果として単結晶シリコン基板上に熱酸
化膜が形成された基板に直接成膜したＯ3-ＴＥＯＳ膜よ
りも誘電率の高いＯ3-ＴＥＯＳ膜を得ることができる。
さらに、ＦＡＳの成膜条件を変えることでＯ3-ＴＥＯＳ
膜の緻密さを変化させ、その上に成膜されるＯ3-ＴＥＯ
Ｓ膜の誘電率を変化させることができる。
【００３４】
【第三の実施形態】第三の実施形態について、図６を参
照にして説明する。第三の実施形態では単結晶シリコン
基板上にシラン系化合物のパターンを形成した後にＯ3-
ＴＥＯＳ膜を成膜する。
照にして説明する。第三の実施形態では単結晶シリコン
基板上にシラン系化合物のパターンを形成した後にＯ3-
ＴＥＯＳ膜を成膜する。
【００３５】まず、短波長ＵＶ照射により基板を前処理
し、図６（ａ）に示す単結晶シリコン基板１を得る。こ
の結果、基板表面上の付着物の除去および表面を親水化
処理することができる。
し、図６（ａ）に示す単結晶シリコン基板１を得る。こ
の結果、基板表面上の付着物の除去および表面を親水化
処理することができる。
【００３６】続いて図６（ｂ）に示すように、蒸着法に
より例えば成膜温度１２０℃、成膜時間1時間の条件で
ＦＡＳを単結晶シリコン基板１に成膜し、例えば短波長
ＵＶを照射することでシラン系化合物により表面が機能
化処理されている領域とされていない領域を形成する。
より例えば成膜温度１２０℃、成膜時間1時間の条件で
ＦＡＳを単結晶シリコン基板１に成膜し、例えば短波長
ＵＶを照射することでシラン系化合物により表面が機能
化処理されている領域とされていない領域を形成する。
【００３７】次に、図６（ｃ）に示すようにＯ3-ＴＥＯ
Ｓ膜を第一の実施形態と同様な条件で成膜する。その結
果、シラン系化合物により機能化処理されていない領域
には高誘電率のＯ3-ＴＥＯＳ膜５が成膜され、シラン系
化合物の修飾された領域には膜密度の小さい、すなわち
より空孔の多い低誘電率のＯ3-ＴＥＯＳ膜４が成膜され
る。結果として、リソグラフィやエッチング、ＣＭＰな
どの複雑な工程を経ることなく、低誘電率のＯ3-ＴＥＯ
Ｓ膜４の領域と高誘電率のＯ3-ＴＥＯＳ膜５の領域を有
したＯ3-ＴＥＯＳ膜のパターンを形成することができ
る。さらに、シラン系化合物の種類およびシラン系化合
物の成膜条件を適当に変化させることで、高誘電率のＯ
3-ＴＥＯＳ膜５と低誘電率のＯ3-ＴＥＯＳ膜４の誘電率
の違いを任意に変化させることができる。
Ｓ膜を第一の実施形態と同様な条件で成膜する。その結
果、シラン系化合物により機能化処理されていない領域
には高誘電率のＯ3-ＴＥＯＳ膜５が成膜され、シラン系
化合物の修飾された領域には膜密度の小さい、すなわち
より空孔の多い低誘電率のＯ3-ＴＥＯＳ膜４が成膜され
る。結果として、リソグラフィやエッチング、ＣＭＰな
どの複雑な工程を経ることなく、低誘電率のＯ3-ＴＥＯ
Ｓ膜４の領域と高誘電率のＯ3-ＴＥＯＳ膜５の領域を有
したＯ3-ＴＥＯＳ膜のパターンを形成することができ
る。さらに、シラン系化合物の種類およびシラン系化合
物の成膜条件を適当に変化させることで、高誘電率のＯ
3-ＴＥＯＳ膜５と低誘電率のＯ3-ＴＥＯＳ膜４の誘電率
の違いを任意に変化させることができる。
【００３８】
【第四の実施形態】第四の実施形態について、図７を参
照にして説明する。第四の実施形態では単結晶シリコン
基板上に熱酸化膜が形成された基板にシラン系化合物の
パターンを形成した後にＯ3-ＴＥＯＳ膜を成膜する。
照にして説明する。第四の実施形態では単結晶シリコン
基板上に熱酸化膜が形成された基板にシラン系化合物の
パターンを形成した後にＯ3-ＴＥＯＳ膜を成膜する。
【００３９】まず、短波長ＵＶ照射により基板を前処理
し、図７（ａ）に示す単結晶シリコン基板１上に熱酸化
膜６が形成された基板を得る。この結果、基板表面上の
付着物の除去および表面を親水化処理することができ
る。
し、図７（ａ）に示す単結晶シリコン基板１上に熱酸化
膜６が形成された基板を得る。この結果、基板表面上の
付着物の除去および表面を親水化処理することができ
る。
【００４０】続いて図７（ｂ）に示すように、蒸着法に
より例えば成膜温度１２０℃、成膜時間1時間の条件で
ＦＡＳを単結晶シリコン基板１上に熱酸化膜６が形成さ
れた基板に成膜し、例えば単波長ＵＶを照射することで
シラン系化合物により表面が機能化処理されている領域
とされていない領域を形成する。
より例えば成膜温度１２０℃、成膜時間1時間の条件で
ＦＡＳを単結晶シリコン基板１上に熱酸化膜６が形成さ
れた基板に成膜し、例えば単波長ＵＶを照射することで
シラン系化合物により表面が機能化処理されている領域
とされていない領域を形成する。
【００４１】次に、図７（ｃ）に示すようにＯ3-ＴＥＯ
Ｓ膜を第一の実施形態と同様な条件で成膜する。その結
果、シラン系化合物で機能化処理されていない領域には
膜密度の小さい、すなわちより空孔の多い低誘電率のＯ
3-ＴＥＯＳ膜４が成膜され、シラン系化合物で機能化処
理された領域には高誘電率のＯ3-ＴＥＯＳ膜５が成膜さ
れる。結果として、リソグラフィやエッチング、ＣＭＰ
などの複雑な工程を経ることなく、低誘電率のＯ3-ＴＥ
ＯＳ膜４の領域と高誘電率のＯ3-ＴＥＯＳ膜５の領域を
有したＯ3-ＴＥＯＳ膜のパターンを形成することができ
る。さらに、シラン系化合物の種類およびシラン系化合
物の成膜条件を適当に変化させることで、高誘電率のＯ
3-ＴＥＯＳ膜５と低誘電率のＯ3-ＴＥＯＳ膜４の誘電率
の違いを任意に変化させることができる。
Ｓ膜を第一の実施形態と同様な条件で成膜する。その結
果、シラン系化合物で機能化処理されていない領域には
膜密度の小さい、すなわちより空孔の多い低誘電率のＯ
3-ＴＥＯＳ膜４が成膜され、シラン系化合物で機能化処
理された領域には高誘電率のＯ3-ＴＥＯＳ膜５が成膜さ
れる。結果として、リソグラフィやエッチング、ＣＭＰ
などの複雑な工程を経ることなく、低誘電率のＯ3-ＴＥ
ＯＳ膜４の領域と高誘電率のＯ3-ＴＥＯＳ膜５の領域を
有したＯ3-ＴＥＯＳ膜のパターンを形成することができ
る。さらに、シラン系化合物の種類およびシラン系化合
物の成膜条件を適当に変化させることで、高誘電率のＯ
3-ＴＥＯＳ膜５と低誘電率のＯ3-ＴＥＯＳ膜４の誘電率
の違いを任意に変化させることができる。
【００４２】次に、上記実施の形態の絶縁膜が層間絶縁
膜として用いられた半導体デバイスや液晶デバイスを有
する電子機器の例について説明する。図８（ａ）は、携
帯電話の一例を示した斜視図である。図８（ａ）におい
て、符号４０００は携帯電話本体を示し、その内部には
上記液晶デバイスを用いた表示部４００１が設けられて
いる。
膜として用いられた半導体デバイスや液晶デバイスを有
する電子機器の例について説明する。図８（ａ）は、携
帯電話の一例を示した斜視図である。図８（ａ）におい
て、符号４０００は携帯電話本体を示し、その内部には
上記液晶デバイスを用いた表示部４００１が設けられて
いる。
【００４３】図８（ｂ）は、腕時計型電子機器の一例を
示した斜視図である。図８（ｂ）において、符号４１０
０は時計本体を示し、その内部には上記液晶デバイスを
用いた表示部４１０１が設けられている。
示した斜視図である。図８（ｂ）において、符号４１０
０は時計本体を示し、その内部には上記液晶デバイスを
用いた表示部４１０１が設けられている。
【００４４】図８（ｃ）は、ワープロ、パソコンなどの
携帯型情報処理装置の一例を示した斜視図である。図８
（ｃ）において、符号４２００は情報処理装置、符号４
２０２はキーボードなどの入力部、符号４２０４は情報
処理装置本体を示し、その内部には上記半導体デバイス
を用いたメモリ部４２０６が設けられている。
携帯型情報処理装置の一例を示した斜視図である。図８
（ｃ）において、符号４２００は情報処理装置、符号４
２０２はキーボードなどの入力部、符号４２０４は情報
処理装置本体を示し、その内部には上記半導体デバイス
を用いたメモリ部４２０６が設けられている。
【００４５】図８（ａ）〜（ｃ）に示す電子機器は、上
記実施の形態で示した絶縁膜を備えているので、誘電率
を容易に変化させることができ、製作工程を簡素化でき
る。
記実施の形態で示した絶縁膜を備えているので、誘電率
を容易に変化させることができ、製作工程を簡素化でき
る。
【００４６】なお、本発明の技術範囲は、上記実施の形
態に限定されるものではなく、本発明の趣旨を逸脱しな
い範囲において種々の変更を加えることが可能である。
態に限定されるものではなく、本発明の趣旨を逸脱しな
い範囲において種々の変更を加えることが可能である。
【００４７】
【発明の効果】以上、詳細に説明したように、単結晶シ
リコン基板あるいは単結晶シリコン基板上に酸化膜が形
成された基板にシラン系化合物を成膜し、続いてＯ3-Ｔ
ＥＯＳ膜を成膜することで、Ｏ3-ＴＥＯＳ膜の誘電率を
変化させることができる。さらに、基板上にシラン系化
合物により表面の機能化処理された領域とされていない
領域を形成することで、リソグラフィやエッチング、Ｃ
ＭＰなどの複雑な工程を経ることなく、低誘電率のＯ3-
ＴＥＯＳ膜領域と高誘電率のＯ3-ＴＥＯＳ膜の領域を有
したＯ3-ＴＥＯＳ膜のパターンを形成することができ
る。
リコン基板あるいは単結晶シリコン基板上に酸化膜が形
成された基板にシラン系化合物を成膜し、続いてＯ3-Ｔ
ＥＯＳ膜を成膜することで、Ｏ3-ＴＥＯＳ膜の誘電率を
変化させることができる。さらに、基板上にシラン系化
合物により表面の機能化処理された領域とされていない
領域を形成することで、リソグラフィやエッチング、Ｃ
ＭＰなどの複雑な工程を経ることなく、低誘電率のＯ3-
ＴＥＯＳ膜領域と高誘電率のＯ3-ＴＥＯＳ膜の領域を有
したＯ3-ＴＥＯＳ膜のパターンを形成することができ
る。
【図１】 本発明の第一の実施形態を工程順に示す絶縁
膜およびその製造方法を示す断面図である。
膜およびその製造方法を示す断面図である。
【図２】 本発明の第二の実施形態を示すＯ3-ＴＥＯＳ
膜の成膜実験の結果である。
膜の成膜実験の結果である。
【図３】 本発明の第二の実施形態を示すＯ3-ＴＥＯＳ
膜の成膜実験の結果である。
膜の成膜実験の結果である。
【図４】 本発明の第二の実施形態を示すＯ3-ＴＥＯＳ
膜の成膜実験の結果である。
膜の成膜実験の結果である。
【図５】 本発明の第二の実施形態を示すＯ3-ＴＥＯＳ
膜の成膜実験の結果である。
膜の成膜実験の結果である。
【図６】 本発明の第三の実施形態を工程順に示す絶縁
膜およびその製造方法を示す断面図である。
膜およびその製造方法を示す断面図である。
【図７】 本発明の第四の実施形態を工程順に示す絶縁
膜およびその製造方法を示す断面図である。
膜およびその製造方法を示す断面図である。
【図８】 絶縁膜が用いられたデバイスを有する電子機
器の一例を示す図であり、（ａ）は携帯電話、（ｂ）は
腕時計型電子機器、（ｃ）は携帯型情報処理装置のそれ
ぞれ斜視図である。
器の一例を示す図であり、（ａ）は携帯電話、（ｂ）は
腕時計型電子機器、（ｃ）は携帯型情報処理装置のそれ
ぞれ斜視図である。
１ 単結晶シリコン基板
２ シラン系化合物
３ Ｏ3-ＴＥＯＳ膜
４ 低誘電率のＯ3-ＴＥＯＳ膜
５ 高誘電率のＯ3-ＴＥＯＳ膜
６ 熱酸化膜
フロントページの続き
Ｆターム(参考） 5F033 QQ00 QQ19 QQ53 RR04 RR23
RR24 RR29 SS04 SS10 SS13
TT04 XX24
5F058 BA20 BC02 BE10 BF02 BF25
BF29 BJ01
Claims (21)
- 【請求項１】 デバイス作製用基板上に成膜された層
間絶縁膜として使用される絶縁膜の製造方法であって、 デバイス作製用基板の表面を機能化処理する工程と、絶
縁膜を成膜する工程とを少なくとも含むことを特徴とす
る絶縁膜の製造方法。 - 【請求項２】 請求項１に記載の絶縁膜の製造方法で
あって、 前記デバイス作製用基板表面の機能化処理をする前に、
該デバイス作製用基板表面を親水化処理することを特徴
とする絶縁膜の製造方法。 - 【請求項３】 請求項２に記載の絶縁膜の製造方法で
あって、 前記デバイス作製用基板表面の親水化処理が短波長ＵＶ
により行われることを特徴とする絶縁膜の製造方法。 - 【請求項４】 請求項３に記載の絶縁膜の製造方法で
あって、 前記デバイス作製用基板の親水化処理に使用するＵＶの
波長が２００ｎｍ以下であることを特徴とする絶縁膜の
製造方法。 - 【請求項５】 請求項１から４のいずれかに記載の絶
縁膜の製造方法であって、 前記表面の機能化処理がシラン系化合物（分子式：Ｒ３
（Ｒ１ＳｉＲ２）Ｒ４、Ｒ１：炭化水素基、Ｒ２、Ｒ
３：炭化水素基あるいはアルコキシ基、Ｒ４：ハロゲン
あるいはアルコキシ基）により行われていることを特徴
とする絶縁膜の製造方法。 - 【請求項６】 請求項５に記載の絶縁膜の製造方法で
あって、 前記炭化水素基であるＲ１の一部がフッ素で置換された
シラン系化合物により行われていることを特徴とする絶
縁膜の製造方法。 - 【請求項７】 請求項５または６に記載の絶縁膜の製
造方法であって、 前記単結晶シリコン基板あるいは前記単結晶シリコン基
板上に酸化膜が形成された基板へのシラン系化合物の成
膜が蒸気法で行われることを特徴とする絶縁膜の製造方
法。 - 【請求項８】 請求項１から６のいずれかに記載の絶
縁膜の製造方法であって、 前記デバイス作製用基板が単結晶シリコン基板あるいは
単結晶シリコン基板上に酸化膜が形成された基板であ
り、前記酸化膜がシリコン酸化膜であることを特徴とす
る絶縁膜の製造方法。 - 【請求項９】 請求項８記載の絶縁膜の製造方法であ
って、 前記シリコン酸化膜は、原料をＴＥＯＳ（テトラエトキ
シシラン）、酸化剤をオゾンとする熱ＣＶＤ法により成
膜されることを特徴とする絶縁膜の製造方法。 - 【請求項１０】 請求項９記載の絶縁膜の製造方法で
あって、 前記シリコン酸化膜を４００℃で成膜することを特徴と
する絶縁膜の製造方法。 - 【請求項１１】 請求項９記載の絶縁膜の製造方法で
あって、 前記シリコン酸化膜成膜時のチャンバー内の圧力が６０
×１０3Ｐａ〜大気圧であることを特徴とする絶縁膜の
製造方法。 - 【請求項１２】 デバイス作製用基板上に成膜された
絶縁膜であって、 請求項１〜１１のいずれかに記載の絶縁膜の製造方法に
より製造されることを特徴とする絶縁膜。 - 【請求項１３】 請求項１２に記載の絶縁膜であっ
て、 デバイス作製用基板が単結晶シリコン基板あるいは単結
晶シリコン基板上に酸化膜が形成された基板であること
を特徴とする絶縁膜。 - 【請求項１４】 請求項１３に記載の絶縁膜であっ
て、 前記酸化膜が熱酸化膜であることを特徴とする絶縁膜。 - 【請求項１５】 請求項１２〜１４のいずれかに記載
の絶縁膜であって、 前記表面の機能化処理がシラン系化合物（分子式：Ｒ３
（Ｒ１ＳｉＲ２）Ｒ４、Ｒ１：炭化水素基、Ｒ２、Ｒ
３：炭化水素基あるいはアルコキシ基、Ｒ４：ハロゲン
あるいはアルコキシ基）により行われていることを特徴
とする絶縁膜。 - 【請求項１６】 請求項１５に記載の絶縁膜であっ
て、 前記表面の機能化処理が炭化水素基であるＲ１の一部が
フッ素で置換されたシラン系化合物により行われている
ことを特徴とする絶縁膜。 - 【請求項１７】 表面が機能化処理されている単結晶
シリコン基板あるいは単結晶シリコン基板上に酸化膜が
形成された基板に成膜された絶縁膜であって、絶縁膜が
シリコン酸化膜であることを特徴とする絶縁膜。 - 【請求項１８】 請求項１７に記載の絶縁膜であっ
て、 原料をＴＥＯＳ（テトラエトキシシラン）、酸化剤をオ
ゾンとする熱ＣＶＤ法により成膜されたシリコン酸化膜
であることを特徴とする絶縁膜。 - 【請求項１９】 表面が機能化処理されている単結晶
シリコン基板あるいは単結晶シリコン基板上に酸化膜が
形成された基板に成膜された絶縁膜であって、 基板表
面の機能化処理が施されている領域とされていない領域
が存在することを特徴とする絶縁膜。 - 【請求項２０】 層間絶縁膜が成膜された基板を有す
るデバイスであって、 前記層間絶縁膜として、請求項１２から１９のいずれか
に記載された絶縁膜が成膜されていることを特徴とする
デバイス。 - 【請求項２１】 請求項２０に記載されたデバイスを
備えたことを特徴とする電子機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002093070A JP4003505B2 (ja) | 2002-03-28 | 2002-03-28 | 絶縁膜とその製造方法及びデバイス並びに電子機器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002093070A JP4003505B2 (ja) | 2002-03-28 | 2002-03-28 | 絶縁膜とその製造方法及びデバイス並びに電子機器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003297827A true JP2003297827A (ja) | 2003-10-17 |
| JP4003505B2 JP4003505B2 (ja) | 2007-11-07 |
Family
ID=29386716
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002093070A Expired - Fee Related JP4003505B2 (ja) | 2002-03-28 | 2002-03-28 | 絶縁膜とその製造方法及びデバイス並びに電子機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4003505B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010164538A (ja) * | 2009-01-19 | 2010-07-29 | Ulvac Japan Ltd | 表面修飾基板の解析方法、解析用基板及び表面修飾基板の製造方法、並びに表面修飾基板 |
| JP2013153221A (ja) * | 2009-06-04 | 2013-08-08 | Tokyo Electron Ltd | アモルファスカーボン膜の形成方法および形成装置 |
| WO2023090171A1 (ja) * | 2021-11-22 | 2023-05-25 | 株式会社Ｓｃｒｅｅｎホールディングス | 基板処理方法 |
-
2002
- 2002-03-28 JP JP2002093070A patent/JP4003505B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010164538A (ja) * | 2009-01-19 | 2010-07-29 | Ulvac Japan Ltd | 表面修飾基板の解析方法、解析用基板及び表面修飾基板の製造方法、並びに表面修飾基板 |
| JP2013153221A (ja) * | 2009-06-04 | 2013-08-08 | Tokyo Electron Ltd | アモルファスカーボン膜の形成方法および形成装置 |
| WO2023090171A1 (ja) * | 2021-11-22 | 2023-05-25 | 株式会社Ｓｃｒｅｅｎホールディングス | 基板処理方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4003505B2 (ja) | 2007-11-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7200460B2 (en) | Method of depositing low dielectric constant silicon carbide layers | |
| US20070111545A1 (en) | Methods of forming silicon dioxide layers using atomic layer deposition | |
| US6777171B2 (en) | Fluorine-containing layers for damascene structures | |
| US6372672B1 (en) | Method of forming a silicon nitride layer in a semiconductor device | |
| KR100304699B1 (ko) | 탄탈륨 산화막을 갖춘 커패시터 제조방법 | |
| JP4473378B2 (ja) | 高誘電体膜形成方法 | |
| JP2002217189A (ja) | 炭化ケイ素膜のデュアルプラズマ処理 | |
| JP2000058878A (ja) | 半導体素子のキャパシタ及びその製造方法 | |
| JP3694470B2 (ja) | 半導体装置の製造方法 | |
| JPH10163192A (ja) | 半導体装置およびその製造方法 | |
| JPH05259297A (ja) | 半導体素子の製造方法 | |
| JP4003505B2 (ja) | 絶縁膜とその製造方法及びデバイス並びに電子機器 | |
| JP2004200203A (ja) | 半導体装置及びその製造方法 | |
| US6664168B1 (en) | Method of making an on-die decoupling capacitor for a semiconductor device | |
| US7220684B2 (en) | Semiconductor device and method of manufacturing the same | |
| JPH0738062A (ja) | 半導体装置の製造方法 | |
| JP2001135631A (ja) | 半導体装置及びその製造方法 | |
| DE102009035417B4 (de) | Größere Dichte von dielektrischen Materialien mit kleinem ε in Halbleiterbauelementen durch Anwenden einer UV-Behandlung | |
| JPH09275102A (ja) | 絶縁膜の形成方法 | |
| US6066573A (en) | Method of producing dielectric film | |
| JP2002289577A (ja) | 基板上に堆積した有機珪素化合物を含有する材料の薄膜のエッチング法 | |
| KR20060058583A (ko) | 도전성 구조물, 이의 제조 방법, 이를 포함하는 반도체장치 및 그 제조 방법 | |
| KR102603515B1 (ko) | 고밀도 라디컬을 이용하여 개선된 계면 및 박막을 형성하는 방법 | |
| JP7417627B2 (ja) | ダイヤモンドフィルムのトライボロジー特性の改善 | |
| JPH08227888A (ja) | 誘電体膜の形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041001 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20041006 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060908 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061003 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061204 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20061205 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070109 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070312 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070417 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070514 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20070515 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070518 Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20070518 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070710 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070731 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070813 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100831 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110831 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120831 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130831 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |