JP2002217189A - 炭化ケイ素膜のデュアルプラズマ処理 - Google Patents

炭化ケイ素膜のデュアルプラズマ処理

Info

Publication number
JP2002217189A
JP2002217189A JP2001273772A JP2001273772A JP2002217189A JP 2002217189 A JP2002217189 A JP 2002217189A JP 2001273772 A JP2001273772 A JP 2001273772A JP 2001273772 A JP2001273772 A JP 2001273772A JP 2002217189 A JP2002217189 A JP 2002217189A
Authority
JP
Japan
Prior art keywords
silicon carbide
helium
layer
stack
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001273772A
Other languages
English (en)
Inventor
Zhi Xu
シュー ツィ
Ping Xu
シュー ピン
Li-Qun Xia
シャ リー−チャン
Shankar Venkataraman
ヴェンカタラマン シャンカー
Ellie Yieh
ヤー エリー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2002217189A publication Critical patent/JP2002217189A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/32—Carbides
    • C23C16/325—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76813—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving a partial via etch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02131—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being halogen doped silicon oxides, e.g. FSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】 【課題】 多層炭化ケイ素スタックを形成する方法が説
明されている。 【解決手段】 多層炭化ケイ素スタックは、その上に形
成されたより厚い炭化ケイ素層（例えば、少なくとも３
００オングストロームの厚さの炭化ケイ素層）を有する
薄い炭化ケイ素シード層（例えば、約１００オングスト
ローム未満の厚さの炭化ケイ素シード層）を有する。基
板の上に薄い炭化ケイ素シード層を堆積することによ
り、多層炭化ケイ素スタックは形成される。炭化ケイ素
シード層が基板の上に堆積された後に、炭化ケイ素シー
ド層はヘリウム含有プラズマで処理される。その後、よ
り厚い炭化ケイ素層が、プラズマ処理された炭化ケイ素
シード層の上に堆積される。多層炭化ケイ素スタック
は、集積回路の製造工程と適合性がある。一つの集積回
路製造プロセスにおいて、多層炭化ケイ素スタックは、
障壁層として使用される。別の集積回路製造プロセスに
おいて、多層炭化ケイ素スタックは、素子間配線構造を
作るためのハードマスクとして使用される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は比誘電率（ｋ）の低
い材料に関し、特に比誘電率（ｋ）の低い炭化ケイ素
（シリコンカーバイド）膜及びその堆積に関する。
【０００２】
【従来の技術】集積回路は、単一のチップ上に何百万と
いう構成要素（例えば、トランジスタ、キャパシタ、抵
抗器）を有することができる複雑なデバイスに進化して
いる。チップ設計の進化は、より速い回路とより大きい
回路密度を絶えず必要としている。より大きい回路密度
に対する要求は、集積回路の構成要素の寸法の縮小を必
要としている。
【０００３】集積回路の構成要素の寸法が縮小するにつ
れて（例えば、サブミクロン寸法）と、こ等の構成要素
を作製するために使用される材料が、こ等の構成要素の
電気的性能に寄与する。例えば、低抵抗率のメタル素子
間配線（例えば、アルミニウム、銅）は、集積回路上の
構成要素の導電性経路を準備する。通常、メタル素子間
配線は、絶縁材料により電気的に相互に隔離されてい
る。隣接するメタル素子間配線の距離及び／または絶縁
材料の厚さがサブミクロン寸法である場合は、こ等の素
子間配線の間に容量結合が潜在的に生ずる。隣接するメ
タル素子間配線の容量結合は、クロストーク及び／また
は抵抗容量（ＲＣ）遅延を生ずる恐れがあり、集積回路
の総合的な性能を劣化させる。隣接するメタル素子間配
線の容量結合を極小化するためには、低い比誘電率（低
ｋ）の絶縁材料（例えば、比誘電率４．５未満の）が必
要とされる。
【０００４】さらに、障壁層は、メタル素子間配線を低
い比誘電率（低ｋ）の絶縁材料から多くの場合分離す
る。障壁層は、素子間配線メタルの絶縁材料の中への拡
散を極小化する。こ等の拡散は、集積回路の電気的性能
に影響を与えるか、あるいは集積回路を動作不能とする
恐れがあるので、絶縁材料の中への素子間配線メタルの
拡散は望ましくない。
【０００５】炭化ケイ素は低い比誘電率（４．５未満の
比誘電率）を有しており、良質の拡散障壁であるので、
集積回路上の障壁層として炭化ケイ素の使用が提案され
て来た。
【０００６】
【発明が解決しようとする課題】しかし、炭化ケイ素の
障壁層は、化学気相堆積（ＣＶＤ）技術を用いて通常形
成される。ＣＶＤ技術を用いて形成される炭化ケイ素層
は、高い酸素含有量（例えば、約４％を超える酸素含有
量）を有する傾向がある。高い酸素含有量は、メタル素
子間配線から炭化ケイ素障壁層を介して絶縁材料の中
に、例えば銅等のメタルの拡散を強化する恐れがあるの
で、高い酸素含有量は望ましくない。
【０００７】したがって、当該技術分野において、集積
回路の製造のために、信頼性が高い炭化ケイ素拡散障壁
を形成する方法が必要である。
【０００８】
【課題を解決するための手段】集積回路の製造工程に使
用する多層炭化ケイ素スタックを形成する方法が提供さ
れる。この多層炭化ケイ素スタックは、自身の上に形成
されたより厚い炭化ケイ素層（例えば、少なくとも３０
０オングストロームの厚さの炭化ケイ素層）を有する薄
い炭化ケイ素シード層（例えば、約１００オングストロ
ーム未満の厚さの炭化ケイ素シード層）を有する。
【０００９】基板の上に薄い炭化ケイ素シード層を堆積
することにより、多層炭化ケイ素スタックは形成され
る。炭化ケイ素シード層が基板の上に堆積された後に、
炭化ケイ素シード層はヘリウム含有プラズマで処理され
る。その後、より厚い炭化ケイ素層が、プラズマ処理さ
れた炭化ケイ素シード層の上に堆積される。
【００１０】多層炭化ケイ素スタックは、集積回路の製
造工程との適合性がある。集積回路製造プロセスにおい
て、多層炭化ケイ素スタックは障壁層として使用される
場合がある。この種の集積回路製造プロセスに対して望
ましい１つのプロセスシーケンスでは、基板上に形成さ
れたメタル層の上に多層炭化ケイ素スタックを堆積する
ステップを有している。その後に、１つ以上のメタル及
び／または低比誘電率（ｋ）の層が、多層炭化ケイ素ス
タックの上に形成される。
【００１１】別の集積回路製造プロセスにおいて、多層
炭化ケイ素スタックは、例えば、素子間配線構造等の集
積回路の構造を作るためのハードマスクとして使用され
る。こ等の集積回路製造プロセスに対して、望ましいプ
ロセスシーケンスは、その上に第１の誘電材料を有する
基板の上に多層炭化ケイ素スタックを形成することを含
む。多層炭化ケイ素スタックは、バイアを画定するため
に次にパターンを形成される。多層炭化ケイ素スタック
にパターンが形成された後に、素子間配線を形成するた
めに、多層炭化ケイ素スタックの上に第２の誘電体層が
形成され、パターンを形成される。第２の誘電体層の中
に形成された素子間配線は、多層炭化ケイ素スタックの
中に画定されたバイアの上に配置される。第２の誘電体
層がパターニングされた後に、炭化ケイ素スタックの中
に画定されたバイアは、多層炭化ケイ素スタックをハー
ドマスクとして用いて、第１の誘電体層を介して転写さ
れる。その後に、素子間配線構造は、素子間配線及びバ
イアを導電材料で充填することにより、完成される。
【００１２】添付図面と連係して下記の詳細説明を考察
することにより、本発明による教示は容易に理解するこ
とができる。
【００１３】
【発明の実施の形態】図１は、本明細書に説明する実施
例にしたがって、多層炭化ケイ素スタックの形成を行う
ために使用できるウエハ処理装置１０の概念図である。
システム１０は、プロセスチャンバ１００、ガスパネル
１３０、制御ユニット１１０に加えて電源１０６及び真
空ポンプ１０２等の他のハードウェア素子を通常有す
る。ウエハ処理装置１０の例には、米国カリフォルニア
州サンタクララ所在のアプライドマテリアルズ社から市
販されているＤｘＺ（商標名）チャンバ及びＰＲＯＤＵ
ＣＥＲ（商標名）チャンバ等のプラズマＣＶＤ（ＰＥＣ
ＶＤ）チャンバを含む。
【００１４】ウエハ処理装置１０の詳細は、１９９８年
１２月１４日出願の「高温ＣＶＤチャンバ」と題する、
同一譲受人の米国特許出願番号第０９／２１１，９９８
号に説明されており、参考文献として本明細書に包含さ
れる。このシステム１０の顕著な特徴を以下に簡潔に説
明する。
【００１５】プロセスチャンバ１００は、半導体ウエハ
１９０等の基板を支えるために使用されるサポートペデ
スタル１５０を通常収容している。通常このペデスタル
１５０は、移動機構（図示せず）を用いてチャンバ１０
０の中で垂直の方向に動かすことができる。
【００１６】特定のプロセスに応じて、炭化ケイ素層構
造を堆積する前に、ウエハ１９０を一定の希望の温度に
加熱することが可能である。例えば、ウエハサポートペ
デスタル１５０は、埋め込まれた加熱素子１７０により
加熱される。交流電源１０６から加熱素子１７０へ電流
を印加することにより、ペデスタル１５０を抵抗加熱す
ることが可能である。次に、ウエハ１９０はペデスタル
１５０により加熱される。
【００１７】ペデスタル１５０の温度を従来の方法でモ
ニタするために、さらに熱電対等の温度センサ１７２
が、ウエハサポートペデスタル１５０の中に埋め込まれ
ている。ウエハ温度を維持できるように、すなわちウエ
ハ温度が特定のプロセス応用に適切な希望の温度に制御
されるように、加熱素子１７０に供給される電力を制御
するために、測定された温度はフィードバックループ内
で使用される。ペデスタルは、オプションとして放射熱
（図示せず）を用いて加熱することもできる。
【００１８】真空ポンプ１０２は、プロセスチャンバ１
００を排気し、チャンバ１００の内部の適切なガスの流
れと圧力を維持するために使用される。シャワーヘッド
１２０はウエハサポートペデスタル１５０の上に配置さ
れており、シャワーヘッド１２０を介してプロセスガス
がチャンバ１００の内部に導入される。シャワーヘッド
１２０はガスパネル１３０に結合されており、ガスパネ
ル１３０はプロセスシーケンスの異なるステップで使用
されるさまざまなガスを制御し供給する。
【００１９】さらに、シャワーヘッド１２０及びウエハ
サポートペデスタル１５０は、一対の間隔をおいて配置
された電極を形成している。これらの電極の間に電界が
生成されると、チャンバ１００に導入されたプロセスガ
スは、プラズマに点弧される。通常、ウエハサポートペ
デスタル１５０を、整合回路網（図示せず）を介して高
周波電源（図示せず）に接続することにより、電界は生
成される。あるいは、高周波電源及び整合回路網をシャ
ワーヘッド１２０に結合することも可能であり、あるい
は、高周波電源及び整合回路網をシャワーヘッド１２０
及びウエハサポートペデスタル１５０の双方に結合して
もよい。
【００２０】プラズマＣＶＤ（ＰＥＣＶＤ）技術は、基
板表面近くの反応ゾーンへ電界を印加することにより反
応性ガスの励起及び／または解離を促進し、リアクタン
ス性の核種のプラズマを作る。プラズマ内の核種の反応
は、起こるべき化学反応に必要とされるエネルギーを減
少させ、実際上、こ等のＰＥＣＶＤプロセスに必要な温
度を下げる。
【００２１】ガスパネル１３０を通過するガスの流れの
適切な制御と調整は、マスフローコントローラ（図示せ
ず）及び制御ユニット１１０により行われる。シャワー
ヘッド１２０は、プロセスガスがガスパネル１３０から
プロセスチャンバ１００の中に一様に導入され、分配さ
れることを可能にする。
【００２２】実例として、制御ユニット１１０は、中央
処理装置（ＣＰＵ）１１３、サポート回路１１４、及び
関連する制御ソフトウェアを含んでいるメモリ１１６を
有する。制御ユニット１１０は、ウエハ搬送、ガスフロ
ー制御、混合された高周波電力の制御、温度制御、チャ
ンバ排気、及び他のステップ等の、ウエハ処理に必要と
される多くのステップの自動化された制御の役割を分担
する。制御ユニット１１０とウエハ処理装置１０のさま
ざまな構成要素の双方向通信は、総称して信号バス１１
８と呼ばれる多数の信号ケーブルを介して処理される。
信号ケーブルの一部を図１に示す。
【００２３】中央処理装置（ＣＰＵ）１１３は、プロセ
スチャンバ及びサブプロセッサを制御するための産業的
な設定に使用できる汎用コンピュータプロセッサの任意
の形式の１つでよい。コンピュータは、ランダムアクセ
スメモリ、リードオンリーメモリ、フロッピー（登録商
標）ディスクドライブ、ハードドライブ、あるいはロー
カルまたはリモートの任意の他の形式のディジタル記憶
装置等の任意の適切なメモリを使用することが可能であ
る。プロセッサを支援するために、さまざまな支援回路
を従来の方法でＣＰＵに結合することができる。プロセ
スシーケンスルーチンは、必要に応じて、メモリに蓄積
してもよく、あるいは遠隔に配置された第２のＣＰＵに
より実行することができる。
【００２４】基板１９０がウエハサポートペデスタル１
５０の上に配置された後に、プロセスシーケンスルーチ
ンは実行される。プロセスシーケンスルーチンが実行さ
れると、汎用コンピュータはチャンバの運転を制御する
特定のプロセスコンピュータに変換され、堆積プロセス
が実行される。あるいは、チャンバの運転は、特定用途
向け集積回路、あるいは他の形式のハードウェアインプ
リメンテーション、あるいはソフトウェアとハードウェ
アの組み合わせとして、遠隔に配置されたハードウェア
を用いて制御することができる。
【００２５】オプションとして、離れて生成されたプラ
ズマをプロセスチャンバ１００に供給するために、図２
に示すように、遠隔プラズマソース１５０をウエハ処理
装置１０に結合することが可能である。遠隔プラズマソ
ース１５０は、ガス供給ソース１５３、ガスフローコン
トローラ１５５、プラズマチャンバ１５１及びチャンバ
吸気口１５７を有する。ガスフローコントローラ１５５
は、ガス供給ソース１５３からプラズマチャンバ１５１
へのプロセスガスの流れを制御する。
【００２６】プラズマチャンバ１５１の中でプロセスガ
スに電界を印加することにより、遠隔プラズマを生成す
ることができ、リアクタンス性の核種のプラズマを作
る。通常、高周波電源（図示せず）を用いて、プラズマ
チャンバ１５１内で電界は生成される。遠隔プラズマソ
ース１５０内で生成されたリアクタンス性の核種は、吸
気口１５７を介してプロセスチャンバ１００に導入され
る。
【００２７】多層炭化ケイ素スタックの形成 １つの実施例においては、多層炭化ケイ素スタックは、
基板上に薄い炭化ケイ素シード層を最初に堆積すること
により形成される。炭化ケイ素シード層は、シリコンソ
ース、炭素ソース、及び不活性ガスを含むガス混合物を
反応させることにより形成される。
【００２８】シリコンソース及び炭素ソースは、一般式
ＳｉｘＣｙＨｚを有する有機シラン化合物とすることが
でき、ここで、ｘは１〜２の範囲であり、ｙは１〜６の
範囲であり、ｚは６〜２０の範囲である。例えば、その
中でも、メチルシラン（ＳｉＣＨ6）と、ジメチルシラ
ン（ＳｉＣ2Ｈ8）と、トリメチルシラン（ＳｉＣ
3Ｈ10）及びテトラメチルシラン（ＳｉＣ4Ｈ12）を有機
シラン化合物として使用することができる。あるいは、
シラン（ＳｉＨ4）と、ジシラン（Ｓｉ2Ｈ6）と、メタ
ン（ＣＨ4）と、及びそれらの組み合わせを、シリコン
ソース及び炭素ソースとして使用することができる。
【００２９】ヘリウム（Ｈｅ）と、アルゴン（Ａｒ）
と、ネオン（Ｎｅ）と、及びキセノン（Ｘｅ）と、なら
びに、その中でもそれらの組み合わせを、不活性ガスに
使用することができる。
【００３０】一般に、図１に示すものと類似の堆積チャ
ンバ内で炭化ケイ素シード層を形成するために、以下の
堆積プロセスパラメータを使用することができる。プロ
セスパラメタの範囲は、ウエハ温度が２００℃〜４００
℃、チャンバ圧力が約３トール〜約１５トール、ガス混
合物の流量が約５０ｓｃｃｍ〜約３０００ｓｃｃｍ、不
活性ガスの流量が約１００ｓｃｃｍ〜約４０００ｓｃｃ
ｍ、プレート間隔が約３００ミル〜約６００ミル、高周
波（ＲＦ）電力が約３．１８×１０-5ワット／ｃｍ2〜
約２．５４×１０-4ワット／ｃｍ2である。米国カリフ
ォルニア州、サンタクララ所在のアプライドマテリアル
ズ社から市販されている堆積チャンバ内で、２００ｍｍ
（ミリメートル）基板に実行した場合、炭化ケイ素シー
ド層に対して、上記のプロセスパラメタは約５００オン
グストローム／秒〜約２０００オングストローム／秒の
範囲の堆積速度を与える。通常、炭化ケイ素シード層
は、約５０オングストローム〜約１００オングストロー
ムの厚さに堆積される。
【００３１】他の堆積チャンバも本発明であり、上に列
挙したパラメータは、炭化ケイ素シード層を形成するた
めに使用される特定の堆積チャンバに応じて、変更する
ことができる。例えば、他の堆積チャンバは、より大き
い（例えば、３００ｍｍ基板を収容するように構成され
た）あるいはより小さい容積のものでもよく、アプライ
ドマテリアルズ社から市販されている堆積チャンバより
も、多くの、あるいは少ないガスの流量を必要とする。
【００３２】炭化ケイ素シード層が形成された後、炭化
ケイ素シード層はヘリウム含有プラズマを用いて処理さ
れる。一般に、図１あるいは図２に示すものと類似のプ
ロセスチャンバ内で、炭化ケイ素シード層をプラズマ処
理するために、以下のプロセスパラメタを使用すること
ができる。プロセスパラメタの範囲は、ウエハ温度が２
００℃〜４００℃、チャンバ圧力が約５トール〜約１０
トール、ヘリウムを有するガスの流量が約１０００ｓｃ
ｃｍ〜約３０００ｓｃｃｍ、高周波（ＲＦ）電力が約
６．３７×１０-5ワット／ｃｍ2〜約２．５４×１０-4
ワット／ｃｍ2である。炭化ケイ素シード層は、約６０
秒未満の間プラズマ処理される。
【００３３】その後、より厚い炭化ケイ素層がプラズマ
処理された炭化ケイ素シード層の上に堆積される。より
厚い炭化ケイ素シード層は、炭化ケイ素シード層に関連
して上述したプロセスパラメタによって、炭化ケイ素シ
ード層の上に形成される。通常、より厚い炭化ケイ素層
は、約４００オングストローム〜約１０００オングスト
ロームの厚さに堆積される。
【００３４】より厚い炭化ケイ素層が炭化ケイ素シード
層の上に形成された後、より厚い炭化ケイ素層はヘリウ
ム含有プラズマを用いて任意選択で処理される。こ等の
炭化ケイ素層は、ヘリウム含有プラズマを用いて、上述
したプロセス条件によって処理することができる。
【００３５】ヘリウム含有プラズマを使用する炭化ケイ
素シード層の処理は、こ等の層の酸素含有量を減少させ
る。酸素含有量を減少させることは、メタル拡散を極小
化し、多層炭化ケイ素スタックの障壁層の特性を改善す
ると確信されている。例えば、二重プラズマ処理された
多層炭化ケイ素スタックは、漏洩電流が１ＭＶ／ｃｍ 2
において、約１×１０-11Ａ／ｃｍ2未満であり、これは
集積回路素子間配線構造のクロストークを極小化するの
に適している。
【００３６】ヘリウム含有プラズマを使用する炭化ケイ
素シード層の処理は、こ等の層の水素含有量も減少させ
る。多層スタックの水素含有量を減少させることは、炭
化ケイ素層と、例えば、有機ケイ酸塩等の他の誘電材料
のエッチング選択性を増加させると確信される。
【００３７】さらに、ヘリウムプラズマ処理は、上に重
なる材料層及び基礎の材料層の双方に対して多層炭化ケ
イ素スタックの接着を改善する。例えば、プラズマ処理
された炭化ケイ素層の引っ張り応力は、処理されていな
い層の引っ張り応力よりも低い傾向があり、処理された
層のピーリング及び／または亀裂を極小化し、他の層に
対して処理された層の接着を改善する。
【００３８】集積回路製造プロセス Ａ．障壁層として多層炭化ケイ素スタックを組み込んだ
集積回路の構造 図３ａから図３ｄは、障壁層として多層炭化ケイ素スタ
ックを組み込んだ集積回路製造の順序の異なるステップ
における基板２００の概略断面図を示す。一般に、基板
２００とは処理をする任意の被加工物を呼び、基板構造
２５０は基板２００の上に形成された他の材料層と基板
を全体として示すために通常使用される。処理の特定の
ステップに応じて、基板２００は、シリコンウエハに対
応することもあり、あるいはシリコンウエハの上に形成
された他の材料層に対応することもある。例えば、図３
ａは、基板構造２５０の上に従来の方法で形成された第
１の材料層２０２を有する基板構造２５０の断面図を示
す。第１の材料層２０２は、酸化物（例えば、二酸化ケ
イ素）あるいはメタル（例えば、銅（Ｃｕ））であって
もよい。一般に、基板２００はシリコン、ケイ化物、メ
タル、あるいは他の材料の層を含むことができる。図３
ａは一実施例を示し、この実施例では基板２００は基板
の上に形成された銅の層を有するシリコンである。
【００３９】図３ｂは、図３ａの基板構造２５０の上に
形成された炭化ケイ素シード層２０４を示す。炭化ケイ
素シード層２０４は、上述したプロセスパラメタによっ
て基板構造２５０の上に形成される。炭化ケイ素シード
層２０４の厚さは、処理の特定のステップによって変化
する。通常、炭化ケイ素シード層は、約５０オングスト
ローム〜約１００オングストロームの厚さに堆積され
る。
【００４０】炭化ケイ素シード層２０４が基板構造２５
０の上に形成された後に、炭化ケイ素シード層２０４は
ヘリウム含有プラズマで処理される。炭化ケイ素シード
層２０４は、上述したプロセス条件によってヘリウム含
有プラズマで処理される。
【００４１】図３ｃを参照すると、より厚い炭化ケイ素
層２０６がプラズマ処理された炭化ケイ素シード層２０
４の上に形成される。炭化ケイ素層２０６は、上述した
プロセスパラメタによって炭化ケイ素シード層２０４の
上に形成される。炭化ケイ素層２０６の厚さは、処理の
特定のステップによって変化する。通常、炭化ケイ素層
は、約４００オングストローム〜約１０００オングスト
ロームの厚さに堆積される。
【００４２】より厚い炭化ケイ素層２０６が炭化ケイ素
シード層２０４の上に形成された後に、より厚い炭化ケ
イ素層２０６はヘリウム含有プラズマを用いて任意選択
で処理される。炭化ケイ素層２０６は、上述したプロセ
ス条件によって、ヘリウム含有プラズマを用いて処理す
ることができる。
【００４３】図３ｄを参照すると、炭化ケイ素層２０６
が炭化ケイ素シード層２０４の上に形成され、任意選択
でプラズマ処理された後に、その上に第２の材料層２０
８を形成することにより、集積回路構造は完成する。第
２の材料層２０８は、酸化物（例えば二酸化ケイ素、フ
ルオロケイ酸ガラス（ＦＳＧ）と、不純物を添加してい
ない珪酸塩ガラス（ＵＳＧ）と、有機ケイ酸塩、炭化ケ
イ素）と、あるいはメタル（例えば、銅、タングステ
ン、アルミニウム）とすることができる。第２の材料層
は、化学気相堆積（ＣＶＤ）、物理気相堆積（ＰＶ
Ｄ）、電気めっき、あるいはそれらの組み合わせを用い
て形成することができる。
【００４４】Ｂ．ハードマスクとして多層炭化ケイ素ス
タックを組み込んだ素子間配線構造 図４ａ〜４ｈは、ハードマスクとして多層炭化ケイ素ス
タックを組み込んだ素子間配線構造物の製造の順序の異
なるステップにおける基板３００の概略断面図を示す。
処理の特定のステップに応じて、基板３００はシリコン
ウエハに対応することもあり、あるいは基板３００の上
に形成された他の材料層に対応することもある。例え
ば、図４ａは、基板３００の上に形成された第１の誘電
体層３０２を有する基板３００の断面図を示す。第１の
誘電体層３０２は、酸化物（例えば、二酸化ケイ素、フ
ルオロケイ酸ガラス（ＦＳＧ）、不純物を添加していな
い珪酸塩ガラス（ＵＳＧ）、有機ケイ酸塩）であっても
よい。一般に、基板はシリコン層、ケイ化物層、メタル
層、あるいは他の材料層を有することができる。
【００４５】図４ａは、基板３００がシリコンであり、
基板３００の上に形成された第１の誘電体層３０２がフ
ルオロケイ酸ガラス（ＦＳＧ）層である一実施例を示
す。第１の誘電体層３０２は、作製されるべき構造の寸
法に応じて、約５，０００オングストローム〜約１０，
０００オングストロームの厚さを有する。
【００４６】図４ｂを参照すると、炭化ケイ素シード層
３０４が第１の誘電体層３０２の上に形成されている。
炭化ケイ素シード層は、上述したプロセスパラメタによ
って形成される。炭化ケイ素シード層３０４の厚さは、
処理の特定のステップによって変化する。通常、炭化ケ
イ素シード層３０４は、約５０オングストローム〜約１
００オングストロームの厚さを有する。
【００４７】炭化ケイ素シード層３０４が第１の誘電体
層の上に形成された後に、炭化ケイ素シード層３０４は
ヘリウム含有プラズマを用いて処理される。炭化ケイ素
シード層３０４は、上述したプロセス条件によって、ヘ
リウム含有プラズマを用いて処理される。
【００４８】図４ｃを参照すると、炭化ケイ素層３０６
は、プラズマ処理された炭化ケイ素シード層３０４の上
に形成される。炭化ケイ素層３０６は、図３ｃを参照し
て上述したプロセスパラメタによって、炭化ケイ素シー
ド層３０４の上に形成される。炭化ケイ素層３０６の厚
さは、処理の特定のステップによって変化する。通常、
炭化ケイ素層３０６は、約４００オングストローム〜約
１０００オングストロームの厚さに堆積される。
【００４９】炭化ケイ素層３０６が炭化ケイ素シード層
３０４の上に形成された後に、炭化ケイ素層３０６はヘ
リウム含有プラズマを用いて任意選択で処理される。炭
化ケイ素層３０６は、上述したプロセス条件によって、
ヘリウム含有プラズマを用いて処理することができる。
【００５０】炭化ケイ素層３０６がプラズマ処理された
後に、多層炭化ケイ素スタック３０４、３０６の中にバ
イアを画定するために、多層炭化ケイ素スタック３０
４、３０６はパターンを形成される。図４ｄを参照する
と、感エネルギー性のレジスト材料３０８の層が、多層
炭化ケイ素スタック３０４、３０６の上に形成される。
【００５１】感エネルギー性のレジスト材料３０８の層
は、約４,０００オングストローム〜約１０,０００オン
グストロームの範囲の厚さに、基板の上にスピンコート
することができる。大多数の感エネルギー性のレジスト
材料は、約４５０ｎｍ（ナノメートル）未満の波長の紫
外線に対して高感度である。遠紫外線（ＤＵＶ）レジス
ト材料は、２４５ｎｍ未満の波長の紫外線に高感度であ
る。
【００５２】こ等の感エネルギー性のレジスト材料３０
８をマスク３１０を介して紫外線に露光することによ
り、感エネルギー性のレジスト材料３０８の層にパター
ンの画像が導かれる。感エネルギー性のレジスト材料３
０８の層に導かれたパターンの画像は、図４ｅに示すよ
うに、パターンを画定するために、適切な現像液で現像
される。感エネルギー性のレジスト材料３０８の層に画
定されたパターンは、その後に、図４ｆに示すように、
多層炭化ケイ素スタック３０４、３０６に転写される。
感エネルギー性のレジスト材料３０８をマスクとして用
いて、パターンは多層炭化ケイ素スタック３０４、３０
６に転写される。適切な化学エッチング液を用いて、パ
ターンは多層炭化ケイ素スタック３０４、３０６に転写
される。例えば、トリフルオロメタン（ＣＦ3Ｈ）等の
フッ化炭化水素化合物が、多層炭化ケイ素スタック３０
４、３０６を化学的にエッチングするために使用するこ
とができる。
【００５３】多層炭化ケイ素スタックにパターンを形成
した後に、図４ｇに示すように、第２の誘電体層３１２
が多層炭化ケイ素スタックの上に形成され、素子間配線
３１２Ｈを定めるためにパターンを形成される。第２の
誘電体層３１２は、酸化物（例えば二酸化ケイ素、フル
オロケイ酸ガラス（ＦＳＧ）、不純物を添加していない
珪酸塩ガラス（ＵＳＧ）、有機ケイ酸塩）とすることが
できる。第２の誘電体層３０８は、約５,０００オング
ストローム〜約１０,０００オングストロームの厚さを
有する。
【００５４】第２の誘電体層３１２は、上述した従来の
リソグラフィープロセスを用いてパターンを形成され
る。第２の誘電体層３１２の中に形成された素子間配線
３１２Ｈは、多層炭化ケイ素スタック３０４、３０６の
中のバイア開口部の上に位置している。その後、多層炭
化ケイ素スタックをハードマスクとして用いて、バイア
が第１の誘電体層３０２を通過してエッチングされる。
第１の誘電体層３０２は、反応性イオンエッチングある
いは他の異方性エッチング技術を用いて、エッチングさ
れる。
【００５５】図４ｈを参照すると、素子間配線及びバイ
アは、アルミニウム（Ａｌ）、銅（Ｃｕ）、タングステ
ン（Ｗ）、及び、その中でもそれらの組み合わせ等の導
電性材料３１４で充填されている。導電性材料３１４
は、化学気相堆積（ＣＶＤ）、物理気相堆積（ＰＶ
Ｄ）、電気めっき、あるいはそれらの組み合わせを用い
て堆積される。
【００５６】本発明による教示を取り入れた数件の推奨
実施例を示し詳細に説明したが、これらの教示をさらに
取り入れた多くの他の多様な実施例を当業者は容易に工
夫することができる。
【図面の簡単な説明】
【図１】本明細書において説明する実施例に対して使用
できる装置の略図を示す。
【図２】本明細書において説明する実施例に対して使用
できる遠隔プラズマソースを有する別の装置の略図を示
す。
【図３ａ】障壁層として多層炭化ケイ素スタックを組み
込んだ集積回路の異なる製造ステップにおける基板構造
の概略断面図を示す。
【図３ｂ】障壁層として多層炭化ケイ素スタックを組み
込んだ集積回路の異なる製造ステップにおける基板構造
の概略断面図を示す。
【図３ｃ】障壁層として多層炭化ケイ素スタックを組み
込んだ集積回路の異なる製造ステップにおける基板構造
の概略断面図を示す。
【図３ｄ】障壁層として多層炭化ケイ素スタックを組み
込んだ集積回路の異なる製造ステップにおける基板構造
の概略断面図を示す。
【図４ａ】ハードマスクとして多層炭化ケイ素スタック
を組み込んだ集積回路の異なる製造ステップにおける素
子間配線構造の概略断面図を示す。
【図４ｂ】ハードマスクとして多層炭化ケイ素スタック
を組み込んだ集積回路の異なる製造ステップにおける素
子間配線構造の概略断面図を示す。
【図４ｃ】ハードマスクとして多層炭化ケイ素スタック
を組み込んだ集積回路の異なる製造ステップにおける素
子間配線構造の概略断面図を示す。
【図４ｄ】ハードマスクとして多層炭化ケイ素スタック
を組み込んだ集積回路の異なる製造ステップにおける素
子間配線構造の概略断面図を示す。
【図４ｅ】ハードマスクとして多層炭化ケイ素スタック
を組み込んだ集積回路の異なる製造ステップにおける素
子間配線構造の概略断面図を示す。
【図４ｆ】ハードマスクとして多層炭化ケイ素スタック
を組み込んだ集積回路の異なる製造ステップにおける素
子間配線構造の概略断面図を示す。
【図４ｇ】ハードマスクとして多層炭化ケイ素スタック
を組み込んだ集積回路の異なる製造ステップにおける素
子間配線構造の概略断面図を示す。
【図４ｈ】ハードマスクとして多層炭化ケイ素スタック
を組み込んだ集積回路の異なる製造ステップにおける素
子間配線構造の概略断面図を示す。
【符号の説明】
１０…ウエハ処理装置、１００…プロセスチャンバ、１
０２…真空ポンプ、１０６…交流電源、１１０…制御ユ
ニット、１１３…中央処理装置、１１４…サポート回
路、１１６…メモリ、１１８…信号バス、１２０…シャ
ワーヘッド、１３０…ガスパネル、１５０…サポートペ
デスタル、１７０…加熱素子、１７２…温度センサ、１
９０…半導体ウエハ。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ツィ シュー アメリカ合衆国， カリフォルニア州， アルバニィ， オーロン アベニュー 945 ナンバー951 (72)発明者 ピン シュー アメリカ合衆国， カリフォルニア州， フリーモント， クラウン リッジ コモ ン 48888 (72)発明者 リー−チャン シャ アメリカ合衆国， カリフォルニア州， サンタ クララ， レイス アベニュー 868 (72)発明者 シャンカー ヴェンカタラマン アメリカ合衆国， カリフォルニア州， サンタ クララ， ノートル ダム ドラ イブ 3444 (72)発明者 エリー ヤー アメリカ合衆国， カリフォルニア州， サン ホセ， ピストイア ウェイ 5888 Ｆターム(参考） 4K030 AA06 AA09 BA01 BA02 BA20 BA37 BB12 CA04 CA12 FA03 JA01 JA05 JA09 JA10 JA16 LA15 5F033 HH08 HH11 HH19 JJ01 JJ08 JJ11 JJ19 KK08 KK11 KK19 PP06 PP14 PP27 QQ00 QQ09 QQ10 QQ13 QQ16 QQ19 QQ28 QQ37 RR01 RR04 RR11 RR21 SS02 SS03 SS07 SS11 SS15 TT02 TT04 WW00 WW02 WW03 WW04 WW05 WW06 WW07 XX12 XX24 5F058 BA20 BB05 BB06 BC20 BD01 BE10 BF07 BF23 BF26 BF36 BH16 BH20 BJ02

Claims (118)

    【特許請求の範囲】
  1. 【請求項１】 基板の上に多層炭化ケイ素スタックを形
    成する方法であって、 （ａ）基板の上に炭化ケイ素シード層を形成するステッ
    プと、 （ｂ）ヘリウム含有プラズマを用いて、炭化ケイ素シー
    ド層を処理するステップと、 （ｃ）プラズマ処理済み炭化ケイ素シード層の上に、炭
    化ケイ素層を形成するステップとを有する方法。
  2. 【請求項２】 炭化ケイ素シード層が、ヘリウム含有プ
    ラズマを用いて、約６０秒間よりも短い間処理される請
    求項１に記載の方法。
  3. 【請求項３】 ヘリウム含有プラズマを用いて、ステッ
    プ（ｃ）で堆積された炭化ケイ素層をプラズマ処理する
    ステップを更に有する請求項１に記載の方法。
  4. 【請求項４】 ステップ（ａ）又はステップ（ｃ）が、 基板を堆積チャンバの中に位置配置するステップと、 シリコンソースと、炭素ソースと、不活性ガスとを有す
    るガス混合物を堆積チャンバに供給するステップと、 ガス混合物を電界の存在下で反応させて、基板上に炭化
    ケイ素層を形成するステップとを更に有する請求項１に
    記載の方法。
  5. 【請求項５】 シリコンソース及び炭素ソースが、一般
    式ＳｉｘＣｙＨｚを有する有機シラン化合物（ｘは１〜
    ２、ｙは１〜６、ｚは６〜２０）を有する請求項４に記
    載の方法。
  6. 【請求項６】 有機シラン化合物が、メチルシラン（Ｓ
    ｉＣＨ6）と、ジメチルシラン（ＳｉＣ2Ｈ8）と、トリ
    メチルシラン（ＳｉＣ3Ｈ10）と、テトラメチルシラン
    （ＳｉＣ4Ｈ12）と、ジエチルシラン（ＳｉＣ4Ｈ12）
    と、及びそれらの組み合わせとから成る群から選択され
    る請求項５に記載の方法。
  7. 【請求項７】 シリコンソース及び炭素ソースが、シラ
    ン（ＳｉＨ4）と、メタン（ＣＨ4）と、ジシラン（Ｓｉ
    2Ｈ6）と、これらの組み合わせとから成る群から選択さ
    れる請求項４に記載の方法。
  8. 【請求項８】 不活性ガスが、アルゴン（Ａｒ）と、ヘ
    リウム（Ｈｅ）と、ネオン（Ｎｅ）と、キセノン（Ｘ
    ｅ）と、これらの組み合わせとから成る群より選択され
    る請求項４に記載の方法。
  9. 【請求項９】 基板が、２００℃〜４００℃の温度に加
    熱される請求項４に記載の方法。
  10. 【請求項１０】 堆積チャンバが、約３トール〜約１５
    トールの圧力に維持される請求項４に記載の方法。
  11. 【請求項１１】 ガス混合物が、約５０ｓｃｃｍ〜約３
    ０００ｓｃｃｍの流量で堆積チャンバに供給される請求
    項４に記載の方法。
  12. 【請求項１２】 不活性ガスが、約１００ｓｃｃｍ〜約
    ４０００ｓｃｃｍの流量で堆積チャンバに供給される請
    求項４に記載の方法。
  13. 【請求項１３】 電界が、高周波（ＲＦ）電力から発生
    される請求項４に記載の方法。
  14. 【請求項１４】 高周波電力が、約３．１８×１０-5ワ
    ット／ｃｍ2〜約２．５４×１０-4ワット／ｃｍ2である
    請求項１３に記載の方法。
  15. 【請求項１５】 ステップ（ａ）で堆積された炭化ケイ
    素シード層が、約５０オングストローム〜約１００オン
    グストロームの厚さを有する請求項１に記載の方法。
  16. 【請求項１６】 ステップ（ｃ）で堆積された炭化ケイ
    素層が、約４００オングストローム〜約１０００オング
    ストロームの厚さを有する請求項１に記載の方法。
  17. 【請求項１７】 ステップ（ｂ）のヘリウム含有プラズ
    マが、 ヘリウムを有するガスをプロセスチャンバに供給するス
    テップと、 プロセスチャンバ内のヘリウムを有するガスに電界を印
    加して、ヘリウム含有プラズマを生成するステップとに
    より生成される請求項１に記載の方法。
  18. 【請求項１８】 プロセスチャンバが、約５トール〜約
    １０トールの圧力に維持される請求項１７に記載の方
    法。
  19. 【請求項１９】 ヘリウムを有するガスが、約１０００
    ｓｃｃｍ〜約３０００ｓｃｃｍの流量でプロセスチャン
    バに供給される請求項１７に記載の方法。
  20. 【請求項２０】 電界が、高周波（ＲＦ）電力から発生
    される請求項１７に記載の方法。
  21. 【請求項２１】 高周波電力が、約６．３７×１０-5ワ
    ット／ｃｍ2〜約２．５４×１０-4ワット／ｃｍ2である
    請求項２０に記載の方法。
  22. 【請求項２２】 ステップ（ｂ）のヘリウム含有プラズ
    マが、炭化ケイ素層の堆積に使用されたプロセスチャン
    バ内で生成される請求項１７に記載の方法。
  23. 【請求項２３】 ステップ（ｂ）のヘリウム含有プラズ
    マが、炭化ケイ素層の堆積に使用されたものとは異なる
    プロセスチャンバ内で生成される請求項１７に記載の方
    法。
  24. 【請求項２４】 デバイスを形成する方法であって、 （ａ）基板を供給するステップと、 （ｂ）基板の上に多層炭化ケイ素スタックを形成するス
    テップと、 （ｃ）多層炭化ケイ素スタックの上に導電性材料を堆積
    し、多層炭化ケイ素スタックは基板の中に導電性材料の
    拡散を阻止するステップとを有する方法。
  25. 【請求項２５】 導電性材料が、約１０μΩ−ｃｍ（マ
    イクロオーム−センチメートル）よりも低い抵抗率を有
    する請求項２４に記載の方法。
  26. 【請求項２６】 導電性材料が、銅（Ｃｕ）と、アルミ
    ニウム（Ａｌ）と、タングステン（Ｗ）と、これらの組
    み合わせとから成る群より選択される請求項２４に記載
    の方法。
  27. 【請求項２７】（ａ）基板の上に炭化ケイ素シード層を
    形成するステップと、 （ｂ）ヘリウム含有プラズマを用いて炭化ケイ素シード
    層を処理するステップと、 （ｃ）プラズマ処理された炭化ケイ素シード層の上に、
    炭化ケイ素層を形成ステップとにより、多層炭化ケイ素
    スタックが基板の上に形成される請求項２４に記載の方
    法。
  28. 【請求項２８】 炭化ケイ素シード層が、ヘリウム含有
    プラズマを用いて、約６０秒間よりも短い間処理される
    請求項２７に記載の方法。
  29. 【請求項２９】 ステップ（ａ）又はステップ（ｃ）
    が、 基板を堆積チャンバの中に配置するステップと、 シリコンソースと炭素ソースと不活性ガスとを有するガ
    ス混合物を堆積チャンバに供給するステップと、 ガス混合物を電界の存在下で反応させて、基板上に炭化
    ケイ素を形成するステップとを有する請求項２７に記載
    の方法。
  30. 【請求項３０】 シリコンソース及び炭素ソースが、一
    般式ＳｉｘＣｙＨｚを有する有機シラン化合物（ｘは１
    〜２、ｙは１〜６、ｚは６〜２０）を有する請求項２９
    に記載の方法。
  31. 【請求項３１】 有機シラン化合物は、メチルシラン
    （ＳｉＣＨ6）と、ジメチルシラン（ＳｉＣ2Ｈ8）と、
    トリメチルシラン（ＳｉＣ3Ｈ10）と、テトラメチルシ
    ラン（ＳｉＣ4Ｈ12）と、ジエチルシラン（ＳｉＣ
    4Ｈ12）と、これらの組み合わせとから成る群より選択
    される請求項３０に記載の方法。
  32. 【請求項３２】 シリコンソース及び炭素ソースは、
    シラン（ＳｉＨ4）と、メタン（ＣＨ4）と、ジシラン
    （Ｓｉ2Ｈ6）と、これらの組み合わせとから成る群より
    選択される請求項２９に記載の方法。
  33. 【請求項３３】 不活性ガスが、アルゴン（Ａｒ）と、
    ヘリウム（Ｈｅ）と、ネオン（Ｎｅ）と、キセノン（Ｘ
    ｅ）と、これらの組み合わせとから成る群より選択され
    る請求項２９に記載の方法。
  34. 【請求項３４】 基板が、２００℃〜４００℃の温度に
    加熱される請求項２９に記載の方法。
  35. 【請求項３５】 堆積チャンバが、約３トール〜約１５
    トールの圧力に維持される請求項２９に記載の方法。
  36. 【請求項３６】 ガス混合物が、約５０ｓｃｃｍ〜約３
    ０００ｓｃｃｍの流量で堆積チャンバに供給される請求
    項２９に記載の方法。
  37. 【請求項３７】 不活性ガスが、約１００ｓｃｃｍ〜約
    ４０００ｓｃｃｍの流量で堆積チャンバに供給される請
    求項２９に記載の方法。
  38. 【請求項３８】 電界が、高周波（ＲＦ）電力から生成
    される請求項２９に記載の方法。
  39. 【請求項３９】 高周波電力が、約３．１８×１０-5ワ
    ット／ｃｍ2〜約２．５４×１０-4ワット／ｃｍ2である
    請求項３８に記載の方法。
  40. 【請求項４０】 ステップ（ａ）で堆積された炭化ケイ
    素シード層が、約５０オングストローム〜約１００オン
    グストロームの厚さを有する請求項２７に記載の方法。
  41. 【請求項４１】 ステップ（ｃ）で堆積された炭化ケイ
    素層が、約４００オングストローム〜約１０００オング
    ストロームの厚さを有する請求項２７に記載の方法。
  42. 【請求項４２】 ステップ（ｂ）のヘリウム含有プラズ
    マが、 ヘリウムを有するガスをプロセスチャンバに供給するス
    テップと、 プロセスチャンバ内のヘリウムを有するガスに電界を印
    加して、ヘリウム含有プラズマを生成するために、ステ
    ップとにより生成される請求項２７に記載の方法。
  43. 【請求項４３】 プロセスチャンバが、約５トール〜約
    １０トールの圧力に維持される請求項４２に記載の方
    法。
  44. 【請求項４４】 ヘリウムを有するガスが、約１０００
    ｓｃｃｍ〜約３０００ｓｃｃｍの流量で堆積チャンバに
    供給される請求項４２に記載の方法。
  45. 【請求項４５】 電界が、高周波（ＲＦ）電力から発生
    される請求項４２に記載の方法。
  46. 【請求項４６】 高周波電力が、約６．３７×１０-5ワ
    ット／ｃｍ2〜約２．５４×１０-4ワット／ｃｍ2である
    請求項４５に記載の方法。
  47. 【請求項４７】 ステップ（ｂ）のヘリウム含有プラズ
    マが、炭化ケイ素層の堆積に使用されたプロセスチャン
    バ内で生成される請求項４２に記載の方法。
  48. 【請求項４８】 ステップ（ｂ）のヘリウム含有プラズ
    マが、炭化ケイ素層の堆積に使用されたものとは異なる
    プロセスチャンバ内で生成される請求項４２に記載の方
    法。
  49. 【請求項４９】 デバイスを形成する方法であって、 （ａ）第１の誘電体層を自身の上に有する基板を供給す
    るステップと、 （ｂ）第１の誘電体層の上に多層炭化ケイ素スタックを
    形成するステップと、 （ｃ）多層炭化ケイ素スタックの中にバイアを画定する
    ために、多層炭化ケイ素スタックにパターンを形成する
    ステップと、 （ｄ）パターニングされた多層炭化ケイ素スタックの上
    に第２の誘電体層を形成するステップと、 （ｅ）第２の誘電体層の中に素子間配線を画定するため
    に第２の誘電体層にパターンを形成することであって、
    素子間配線は多層炭化ケイ素スタックの中に画定された
    バイアの上に位置している、第２の誘電体層にパターン
    を形成するステップと、 （ｆ）多層炭化ケイ素スタックをハードマスクとして用
    いて、第１の誘電体層の中にバイアパターンを転写する
    ステップと、 （ｇ）導電性材料を用いて、バイア及び素子間配線を充
    填するステップとを有する方法。
  50. 【請求項５０】 第１の誘電体層及び第２の誘電体層
    が、それぞれ約３．０よりも小さい比誘電率を有する請
    求項４９に記載の方法。
  51. 【請求項５１】 第１の誘電体層及び第２の誘電体層の
    いずれもが、二酸化ケイ素と、フルオロケイ酸ガラス
    （ＦＳＧ）と、ノンドープの珪酸塩ガラス（ＵＳＧ）
    と、有機ケイ酸塩と、これらの組み合わせとから成る群
    より選択される請求項４９に記載の方法。
  52. 【請求項５２】 バイア及び素子間配線を充填する導電
    性材料が、約１０μΩ−ｃｍ（マイクロオーム−センチ
    メートル）よりも小さな抵抗率を有する請求項４９に記
    載の方法。
  53. 【請求項５３】 バイア及び素子間配線を充填する導電
    性材料が、銅（Ｃｕ）と、アルミニウム（Ａｌ）と、タ
    ングステン（Ｗ）と、これらの組み合わせとから成る群
    より選択される請求項４９に記載の方法。
  54. 【請求項５４】（ａ）基板の上に炭化ケイ素シード層を
    形成するステップと、 （ｂ）ヘリウム含有プラズマを用いて炭化ケイ素シード
    層を処理するステップと、 （ｃ）プラズマ処理された炭化ケイ素シード層の上に炭
    化ケイ素層を形成するステップとにより、多層炭化ケイ
    素スタックが第１の誘電体層の上に形成される請求項４
    ９に記載の方法。
  55. 【請求項５５】 炭化ケイ素シード層が、ヘリウム含有
    プラズマを用いて約６０秒間よりも短い間処理される請
    求項５４に記載の方法。
  56. 【請求項５６】 ステップ（ａ）又はステップ（ｃ）
    が、 基板を堆積チャンバの中に配置するステップと、 シリコンソース、炭素ソース、及び不活性ガスを含むガ
    ス混合物を堆積チャンバに供給するステップと、 ガス混合物を電界の存在下で反応させて、基板上に炭化
    ケイ素を形成するステップとを有する請求項５４に記載
    の方法。
  57. 【請求項５７】 シリコンソース及び炭素ソースが、一
    般式ＳｉｘＣｙＨｚを有する有機シラン化合物（ｘは１
    〜２、ｙは１〜６、ｚは６〜２０）を有する請求項５６
    に記載の方法。
  58. 【請求項５８】 有機シラン化合物が、メチルシラン
    （ＳｉＣＨ6）と、ジメチルシラン（ＳｉＣ2Ｈ8）と、
    トリメチルシラン（ＳｉＣ3Ｈ10）と、テトラメチルシ
    ラン（ＳｉＣ4Ｈ12）と、ジエチルシラン（ＳｉＣ
    4Ｈ12）と、これらの組み合わせとから成る群より選択
    される請求項５７に記載の方法。
  59. 【請求項５９】 シリコンソース及び炭素ソースが、シ
    ラン（ＳｉＨ4）と、メタン（ＣＨ4）と、ジシラン（Ｓ
    ｉ2Ｈ6）と、これらの組み合わせとから成る群より選択
    される請求項５６に記載の方法。
  60. 【請求項６０】 不活性ガスが、アルゴン（Ａｒ）と、
    ヘリウム（Ｈｅ）と、ネオン（Ｎｅ）と、キセノン（Ｘ
    ｅ）と、これらの組み合わせとから成る群より選択され
    る請求項５６に記載の方法。
  61. 【請求項６１】 基板が、２００℃〜４００℃の温度に
    加熱される請求項５６に記載の方法。
  62. 【請求項６２】 堆積チャンバが、約３トール〜約１５
    トールの圧力に維持される請求項５６に記載の方法。
  63. 【請求項６３】 ガス混合物が、約５０ｓｃｃｍ〜約３
    ０００ｓｃｃｍの流量で堆積チャンバに供給される請求
    項５６に記載の方法。
  64. 【請求項６４】 不活性ガスが、約１００ｓｃｃｍ〜約
    ４０００ｓｃｃｍの流量で堆積チャンバに供給される請
    求項５６に記載の方法。
  65. 【請求項６５】 電界が、高周波（ＲＦ）電力から発生
    される請求項５６に記載の方法。
  66. 【請求項６６】 高周波電力が、約３．１８×１０-5ワ
    ット／ｃｍ2〜約２．５４×１０-4ワット／ｃｍ2である
    請求項６５に記載の方法。
  67. 【請求項６７】 ステップ（ａ）で堆積された炭化ケイ
    素シード層が、約５０オングストローム〜約１００オン
    グストロームの厚さである請求項５４に記載の方法。
  68. 【請求項６８】 ステップ（ｃ）で堆積された炭化ケイ
    素層が、約４００オングストローム〜約１０００オング
    ストロームの厚さである請求項５４に記載の方法。
  69. 【請求項６９】 ステップ（ｂ）のヘリウム含有プラズ
    マが、 ヘリウムを有するガスをプロセスチャンバに供給するス
    テップと、 プロセスチャンバ内のヘリウムを有するガスに電界を印
    加して、ヘリウム含有プラズマを生成するステップとに
    より生成される請求項５４に記載の方法。
  70. 【請求項７０】 プロセスチャンバが、約５トール〜約
    １０トールの圧力に維持される請求項６９に記載の方
    法。
  71. 【請求項７１】 ヘリウムを有するガスが、約１０００
    ｓｃｃｍ〜約３０００ｓｃｃｍの流量で堆積チャンバに
    供給される請求項６９に記載の方法。
  72. 【請求項７２】 電界が、高周波（ＲＦ）電力から発生
    される請求項６９に記載の方法。
  73. 【請求項７３】 高周波電力が、約６．３７×１０-5ワ
    ット／ｃｍ2〜約２．５４×１０-4ワット／ｃｍ2である
    請求項７２に記載の方法。
  74. 【請求項７４】 ステップ（ｂ）のヘリウム含有プラズ
    マが、炭化ケイ素層の堆積に使用されたプロセスチャン
    バ内で生成される請求項６９に記載の方法。
  75. 【請求項７５】 ステップ（ｂ）のヘリウム含有プラズ
    マが、炭化ケイ素層の堆積に使用されたものとは異なる
    プロセスチャンバ内で生成される請求項６９に記載の方
    法。
  76. 【請求項７６】 実行の場合に、 （ａ）基板の上に炭化ケイ素シード層を形成するステッ
    プと、 （ｂ）ヘリウム含有プラズマを用いて炭化ケイ素シード
    層を処理するステップと、 （ｃ）プラズマ処理された炭化ケイ素シード層の上に炭
    化ケイ素層を形成するステップとを有する層堆積方法を
    用いて、汎用コンピュータに堆積チャンバを制御するソ
    フトウェアルーチンを有するコンピュータ記憶媒体。
  77. 【請求項７７】 炭化ケイ素シード層が、ヘリウム含有
    プラズマを用いて、約６０秒間より短い間処理される請
    求項７６に記載のコンピュータ記憶媒体。
  78. 【請求項７８】 ステップ（ａ）又はステップ（ｃ）
    が、 基板を堆積チャンバの中にパターニングされたステップ
    と、 シリコンソース、炭素ソース、及び不活性ガスを含むガ
    ス混合物を堆積チャンバに供給するステップと、 ガス混合物を電界の存在下で反応させて、基板上に炭化
    ケイ素を形成するステップとを有する請求項７６に記載
    のコンピュータ記憶媒体。
  79. 【請求項７９】 シリコンソース及び炭素ソースが、一
    般式ＳｉｘＣｙＨｚを有する有機シラン化合物（ｘは１
    〜２、ｙは１〜６、ｚは６〜２０）を有する請求項７８
    に記載のコンピュータ記憶媒体。
  80. 【請求項８０】 有機シラン化合物が、メチルシラン
    （ＳｉＣＨ6）と、ジメチルシラン（ＳｉＣ2Ｈ8）と、
    トリメチルシラン（ＳｉＣ3Ｈ10）と、テトラメチルシ
    ラン（ＳｉＣ4Ｈ12）と、ジエチルシラン（ＳｉＣ
    4Ｈ12）と、これらの組み合わせとから成る群より選択
    される請求項７９に記載のコンピュータ記憶媒体。
  81. 【請求項８１】 シリコンソース及び炭素ソースが、シ
    ラン（ＳｉＨ4）と、メタン（ＣＨ4）と、ジシラン（Ｓ
    ｉ2Ｈ6）と、これらの組み合わせとから成る群より選択
    される請求項７８に記載のコンピュータ記憶媒体。
  82. 【請求項８２】 不活性ガスが、アルゴン（Ａｒ）と、
    ヘリウム（Ｈｅ）と、ネオン（Ｎｅ）と、キセノン（Ｘ
    ｅ）と、これらの組み合わせとから成る群より選択され
    る請求項７８に記載のコンピュータ記憶媒体。
  83. 【請求項８３】 基板が、２００℃〜４００℃の温度に
    加熱される請求項７８に記載のコンピュータ記憶媒体。
  84. 【請求項８４】 堆積チャンバが、約３トール〜約１５
    トールの圧力に維持される請求項７８に記載のコンピュ
    ータ記憶媒体。
  85. 【請求項８５】 ガス混合物が、約５０ｓｃｃｍ〜約３
    ０００ｓｃｃｍの流量で堆積チャンバに供給される請求
    項７８に記載のコンピュータ記憶媒体。
  86. 【請求項８６】 不活性ガスが、約１００ｓｃｃｍ〜約
    ４０００ｓｃｃｍの流量で堆積チャンバに供給される請
    求項７８に記載のコンピュータ記憶媒体。
  87. 【請求項８７】 電界が、高周波（ＲＦ）電力から発生
    される請求項７８に記載のコンピュータ記憶媒体。
  88. 【請求項８８】 高周波電力が、約３．１８×１０-5ワ
    ット／ｃｍ2〜約２．５４×１０-4ワット／ｃｍ2である
    請求項８７に記載のコンピュータ記憶媒体。
  89. 【請求項８９】 ステップ（ａ）で堆積された炭化ケイ
    素シード層が、約５０オングストローム〜約１００オン
    グストロームの厚さである請求項７６に記載のコンピュ
    ータ記憶媒体。
  90. 【請求項９０】 ステップ（ｃ）で堆積された炭化ケイ
    素層が、約４００オングストローム〜約１０００オング
    ストロームの厚さである請求項７６に記載のコンピュー
    タ記憶媒体。
  91. 【請求項９１】 ステップ（ｂ）のヘリウム含有プラズ
    マが、 ヘリウムを有するガスをプロセスチャンバに供給するス
    テップと、 ヘリウム含有プラズマを生成するために、プロセスチャ
    ンバ内のヘリウムを有するガスに電界を印加するステッ
    プとにより生成される請求項７６に記載のコンピュータ
    記憶媒体。
  92. 【請求項９２】 プロセスチャンバが、約５トール〜約
    １０トールの圧力に維持される請求項９１に記載のコン
    ピュータ記憶媒体。
  93. 【請求項９３】 ヘリウムを有するガスが、約１０００
    ｓｃｃｍ〜約３０００ｓｃｃｍの流量でプロセスチャン
    バに供給される請求項９１に記載のコンピュータ記憶媒
    体。
  94. 【請求項９４】 電界が、高周波（ＲＦ）電力から発生
    される請求項９１に記載のコンピュータ記憶媒体。
  95. 【請求項９５】 高周波電力が、約６．３７×１０−５
    ワット／ｃｍ２〜約２．５４×１０−４ワット／ｃｍ２
    である請求項９４に記載のコンピュータ記憶媒体。
  96. 【請求項９６】 ステップ（ｂ）のヘリウム含有プラズ
    マが、炭化ケイ素層の堆積に使用されたプロセスチャン
    バ内で生成される請求項９１に記載のコンピュータ記憶
    媒体。
  97. 【請求項９７】 ステップ（ｂ）のヘリウム含有プラズ
    マが、炭化ケイ素層の堆積に使用されたものとは異なる
    プロセスチャンバ内で生成される請求項９１に記載のコ
    ンピュータ記憶媒体。
  98. 【請求項９８】 基板の上に形成されたプラズマ処理さ
    れた炭化ケイ素シード層と、 プラズマ処理された炭化ケイ素シード層の上に形成され
    た炭化ケイ素層とを有する多層炭化ケイ素スタック。
  99. 【請求項９９】 炭化ケイ素シード層をプラズマ処理す
    るために、ヘリウム含有プラズマが使用される請求項９
    ８に記載の多層炭化ケイ素スタック。
  100. 【請求項１００】 炭化ケイ素シード層が、ヘリウム含
    有プラズマを用いて、約６０秒間より短い間処理される
    請求項９９に記載の多層炭化ケイ素スタック。
  101. 【請求項１０１】 炭化ケイ素シード層が、約５０オン
    グストローム〜約１００オングストロームの厚さである
    請求項９８に記載の多層炭化ケイ素スタック。
  102. 【請求項１０２】 炭化ケイ素層が、約４００オングス
    トローム〜約１０００オングストロームの厚さである請
    求項９８に記載の多層炭化ケイ素スタック。
  103. 【請求項１０３】 炭化ケイ素シード層又は炭化ケイ素
    層のいずれかが、 基板を堆積チャンバの中にパターニングされたステップ
    と、 シリコンソース、炭素ソース、及び不活性ガスを含むガ
    ス混合物を堆積チャンバに供給するステップと、 ガス混合物を電界が存在する状態で反応させて、基板の
    上に炭化ケイ素層を形成するステップとにより形成され
    る請求項９８に記載の多層炭化ケイ素スタック。
  104. 【請求項１０４】 シリコンソース及び炭素ソースが、
    一般式ＳｉｘＣｙＨｚを有する有機シラン化合物（ｘは
    １〜２、ｙは１〜６、ｚは６〜２０）を有する請求項１
    ０３に記載の多層炭化ケイ素スタック。
  105. 【請求項１０５】 有機シラン化合物が、メチルシラン
    （ＳｉＣＨ6）と、ジメチルシラン（ＳｉＣ2Ｈ8）と、
    トリメチルシラン（ＳｉＣ3Ｈ10）と、テトラメチルシ
    ラン（ＳｉＣ4Ｈ12）と、ジエチルシラン（ＳｉＣ
    4Ｈ12）と、これらの組み合わせとから成る群より選択
    される請求項１０４に記載の多層炭化ケイ素スタック。
  106. 【請求項１０６】 シリコンソース及び炭素ソースが、
    シラン（ＳｉＨ4）と、メタン（ＣＨ4）と、ジシラン
    （Ｓｉ2Ｈ6）と、これらの組み合わせとから成る群より
    選択される請求項１０３に記載の多層炭化ケイ素スタッ
    ク。
  107. 【請求項１０７】 不活性ガスが、アルゴン（Ａｒ）
    と、ヘリウム（Ｈｅ）と、ネオン（Ｎｅ）と、キセノン
    （Ｘｅ）と、これらの組み合わせとから成る群より選択
    される請求項１０３に記載の多層炭化ケイ素スタック。
  108. 【請求項１０８】 基板が、２００℃〜４００℃の温度
    に加熱される請求項１０３に記載の多層炭化ケイ素スタ
    ック。
  109. 【請求項１０９】 堆積チャンバが、約３トール〜約１
    ５トールの圧力に維持される請求項１０３に記載の多層
    炭化ケイ素スタック。
  110. 【請求項１１０】 ガス混合物が、約５０ｓｃｃｍ〜約
    ３０００ｓｃｃｍの流量で堆積チャンバに供給される請
    求項１０３に記載の多層炭化ケイ素スタック。
  111. 【請求項１１１】 不活性ガスが、約１００ｓｃｃｍ〜
    約４０００ｓｃｃｍの流量で堆積チャンバに供給される
    請求項１０３に記載の多層炭化ケイ素スタック。
  112. 【請求項１１２】 電界が、高周波（ＲＦ）電力から発
    生される請求項１０３に記載の多層炭化ケイ素スタッ
    ク。
  113. 【請求項１１３】 高周波電力が、約３．１８×１０-5
    ワット／ｃｍ2〜約２．５４×１０-4ワット／ｃｍ2であ
    る請求項１１２に記載の多層炭化ケイ素スタック。
  114. 【請求項１１４】 ヘリウム含有プラズマが、 ヘリウムを有するガスをプロセスチャンバに供給するス
    テップと、 ヘリウム含有プラズマを生成するために、プロセスチャ
    ンバ内のヘリウムを有するガスに電界を印加することに
    より生成される請求項９９に記載の多層炭化ケイ素スタ
    ック。
  115. 【請求項１１５】 プロセスチャンバが、約５トール〜
    約１０トールの圧力に維持される請求項１１４に記載の
    多層炭化ケイ素スタック。
  116. 【請求項１１６】 ヘリウムを有するガスが、約１００
    ０ｓｃｃｍ〜約３０００ｓｃｃｍの流量でプロセスチャ
    ンバに供給される請求項１１４に記載の多層炭化ケイ素
    スタック。
  117. 【請求項１１７】 電界が、高周波（ＲＦ）電力から発
    生される請求項１１４に記載の多層炭化ケイ素スタッ
    ク。
  118. 【請求項１１８】 高周波電力が、約６．３７×１０-5
    ワット／ｃｍ2〜約２．５４×１０-4ワット／ｃｍ2であ
    る請求項１１７に記載の多層炭化ケイ素スタック。
JP2001273772A 2000-09-08 2001-09-10 炭化ケイ素膜のデュアルプラズマ処理 Withdrawn JP2002217189A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US65739200A 2000-09-08 2000-09-08
US09/657392 2000-09-08

Publications (1)

Publication Number Publication Date
JP2002217189A true JP2002217189A (ja) 2002-08-02

Family

ID=24636969

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001273772A Withdrawn JP2002217189A (ja) 2000-09-08 2001-09-10 炭化ケイ素膜のデュアルプラズマ処理

Country Status (4)

Country Link
EP (1) EP1186685A3 (ja)
JP (1) JP2002217189A (ja)
KR (1) KR100817350B1 (ja)
TW (1) TW535253B (ja)

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005064518A (ja) * 2003-08-18 2005-03-10 Asm Japan Kk 低比誘電率膜を形成する方法
JP2006054487A (ja) * 2005-10-13 2006-02-23 Fujitsu Ltd 半導体集積回路装置
KR100610759B1 (ko) * 2004-03-24 2006-08-08 삼성전자주식회사 웨이퍼 대전 방지를 위한 플라즈마 화학기상 증착 방법
JP2008147644A (ja) * 2006-11-21 2008-06-26 Applied Materials Inc ウェットエッチングアンダカットを最小にし且つ超低ｋ（ｋ＜２．５）誘電体をポアシーリングする方法
JP2011139033A (ja) * 2009-12-04 2011-07-14 Novellus Systems Inc ハードマスク材料
US8846525B2 (en) 2009-12-04 2014-09-30 Novellus Systems, Inc. Hardmask materials
US9234276B2 (en) 2013-05-31 2016-01-12 Novellus Systems, Inc. Method to obtain SiC class of films of desired composition and film properties
US9337068B2 (en) 2012-12-18 2016-05-10 Lam Research Corporation Oxygen-containing ceramic hard masks and associated wet-cleans
US9837270B1 (en) 2016-12-16 2017-12-05 Lam Research Corporation Densification of silicon carbide film using remote plasma treatment
US9847221B1 (en) 2016-09-29 2017-12-19 Lam Research Corporation Low temperature formation of high quality silicon oxide films in semiconductor device manufacturing
US10002787B2 (en) 2016-11-23 2018-06-19 Lam Research Corporation Staircase encapsulation in 3D NAND fabrication
US10211310B2 (en) 2012-06-12 2019-02-19 Novellus Systems, Inc. Remote plasma based deposition of SiOC class of films
US10297442B2 (en) 2013-05-31 2019-05-21 Lam Research Corporation Remote plasma based deposition of graded or multi-layered silicon carbide film
US10325773B2 (en) 2012-06-12 2019-06-18 Novellus Systems, Inc. Conformal deposition of silicon carbide films
US10832904B2 (en) 2012-06-12 2020-11-10 Lam Research Corporation Remote plasma based deposition of oxygen doped silicon carbide films
US11049716B2 (en) 2015-04-21 2021-06-29 Lam Research Corporation Gap fill using carbon-based films

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6670715B2 (en) * 2001-12-05 2003-12-30 United Microelectronics Corp. Bilayer silicon carbide based barrier
US6913992B2 (en) 2003-03-07 2005-07-05 Applied Materials, Inc. Method of modifying interlayer adhesion
US7465680B2 (en) 2005-09-07 2008-12-16 Applied Materials, Inc. Post deposition plasma treatment to increase tensile stress of HDP-CVD SIO2
CN104947085B (zh) * 2014-03-31 2017-12-19 中芯国际集成电路制造(上海)有限公司 掩膜的沉积方法、掩膜及半导体器件的刻蚀方法
EP4001475A1 (en) 2020-11-19 2022-05-25 Zadient Technologies SAS Improved furnace apparatus for crystal production

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1566072A (en) * 1977-03-28 1980-04-30 Tokyo Shibaura Electric Co Semiconductor device
TW308719B (ja) * 1995-10-23 1997-06-21 Dow Corning
US6974766B1 (en) * 1998-10-01 2005-12-13 Applied Materials, Inc. In situ deposition of a low κ dielectric layer, barrier layer, etch stop, and anti-reflective coating for damascene application
JP4361625B2 (ja) * 1998-10-05 2009-11-11 東京エレクトロン株式会社 半導体装置及びその製造方法
US6821571B2 (en) * 1999-06-18 2004-11-23 Applied Materials Inc. Plasma treatment to enhance adhesion and to minimize oxidation of carbon-containing layers
FR2802336B1 (fr) * 1999-12-13 2002-03-01 St Microelectronics Sa Structure d'interconnexions de type damascene et son procede de realisation

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005064518A (ja) * 2003-08-18 2005-03-10 Asm Japan Kk 低比誘電率膜を形成する方法
JP4566651B2 (ja) * 2003-08-18 2010-10-20 日本エー・エス・エム株式会社 低比誘電率膜を形成する方法
KR100610759B1 (ko) * 2004-03-24 2006-08-08 삼성전자주식회사 웨이퍼 대전 방지를 위한 플라즈마 화학기상 증착 방법
JP2006054487A (ja) * 2005-10-13 2006-02-23 Fujitsu Ltd 半導体集積回路装置
JP4521349B2 (ja) * 2005-10-13 2010-08-11 富士通セミコンダクター株式会社 半導体集積回路装置
JP2008147644A (ja) * 2006-11-21 2008-06-26 Applied Materials Inc ウェットエッチングアンダカットを最小にし且つ超低ｋ（ｋ＜２．５）誘電体をポアシーリングする方法
KR101798235B1 (ko) * 2009-12-04 2017-11-15 노벨러스 시스템즈, 인코포레이티드 하드마스크 물질
JP2011139033A (ja) * 2009-12-04 2011-07-14 Novellus Systems Inc ハードマスク材料
US8846525B2 (en) 2009-12-04 2014-09-30 Novellus Systems, Inc. Hardmask materials
US10325773B2 (en) 2012-06-12 2019-06-18 Novellus Systems, Inc. Conformal deposition of silicon carbide films
US10211310B2 (en) 2012-06-12 2019-02-19 Novellus Systems, Inc. Remote plasma based deposition of SiOC class of films
US10832904B2 (en) 2012-06-12 2020-11-10 Lam Research Corporation Remote plasma based deposition of oxygen doped silicon carbide films
US11264234B2 (en) 2012-06-12 2022-03-01 Novellus Systems, Inc. Conformal deposition of silicon carbide films
US9337068B2 (en) 2012-12-18 2016-05-10 Lam Research Corporation Oxygen-containing ceramic hard masks and associated wet-cleans
US10297442B2 (en) 2013-05-31 2019-05-21 Lam Research Corporation Remote plasma based deposition of graded or multi-layered silicon carbide film
US9234276B2 (en) 2013-05-31 2016-01-12 Novellus Systems, Inc. Method to obtain SiC class of films of desired composition and film properties
US10472714B2 (en) 2013-05-31 2019-11-12 Novellus Systems, Inc. Method to obtain SiC class of films of desired composition and film properties
US11049716B2 (en) 2015-04-21 2021-06-29 Lam Research Corporation Gap fill using carbon-based films
US9847221B1 (en) 2016-09-29 2017-12-19 Lam Research Corporation Low temperature formation of high quality silicon oxide films in semiconductor device manufacturing
US10002787B2 (en) 2016-11-23 2018-06-19 Lam Research Corporation Staircase encapsulation in 3D NAND fabrication
US10580690B2 (en) 2016-11-23 2020-03-03 Lam Research Corporation Staircase encapsulation in 3D NAND fabrication
US9837270B1 (en) 2016-12-16 2017-12-05 Lam Research Corporation Densification of silicon carbide film using remote plasma treatment

Also Published As

Publication number Publication date
KR100817350B1 (ko) 2008-03-27
EP1186685A3 (en) 2004-11-17
TW535253B (en) 2003-06-01
EP1186685A2 (en) 2002-03-13
KR20020020271A (ko) 2002-03-14

Similar Documents

Publication Publication Date Title
JP5116197B2 (ja) 炭化ケイ素層を利用してデバイスを形成する方法
JP4709450B2 (ja) オルガノシリケート層の堆積方法
KR100801369B1 (ko) 유전체 막을 증착시키는 방법
US7200460B2 (en) Method of depositing low dielectric constant silicon carbide layers
US7244672B2 (en) Selective etching of organosilicate films over silicon oxide stop etch layers
JP2002217189A (ja) 炭化ケイ素膜のデュアルプラズマ処理
KR100818953B1 (ko) 유기실리케이트층을 증착시키는 방법
US6777171B2 (en) Fluorine-containing layers for damascene structures
JP2002194547A (ja) アモルファスカーボン層の堆積方法
US6750141B2 (en) Silicon carbide cap layers for low dielectric constant silicon oxide layers
JP2002012972A (ja) アモルファスカーボン層の堆積方法
KR20020013771A (ko) 유기규산염층의 증착 방법
US20020142104A1 (en) Plasma treatment of organosilicate layers

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20081202