JP7417627B2 - ダイヤモンドフィルムのトライボロジー特性の改善 - Google Patents

ダイヤモンドフィルムのトライボロジー特性の改善 Download PDF

Info

Publication number
JP7417627B2
JP7417627B2 JP2021560930A JP2021560930A JP7417627B2 JP 7417627 B2 JP7417627 B2 JP 7417627B2 JP 2021560930 A JP2021560930 A JP 2021560930A JP 2021560930 A JP2021560930 A JP 2021560930A JP 7417627 B2 JP7417627 B2 JP 7417627B2
Authority
JP
Japan
Prior art keywords
nanocrystalline diamond
layer
substrate
diamond layer
plasma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021560930A
Other languages
English (en)
Other versions
JP2022549044A (ja
JPWO2022046448A5 (ja
Inventor
ビクネシュ サムガナサン，
ジテン グ，
エスワラナンド ベンカタサブラマニアン，
キアン ピン ロー，
アブヒジット バス マリック，
ジョン スディジョノ，
チョンシン チェン，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2022549044A publication Critical patent/JP2022549044A/ja
Publication of JPWO2022046448A5 publication Critical patent/JPWO2022046448A5/ja
Priority to JP2023161812A priority Critical patent/JP2024012282A/ja
Application granted granted Critical
Publication of JP7417627B2 publication Critical patent/JP7417627B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/26—Deposition of carbon only
    • C23C16/27—Diamond only
    • C23C16/272—Diamond only using DC, AC or RF discharges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/26—Deposition of carbon only
    • C23C16/27—Diamond only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/448—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for generating reactive gas streams, e.g. by evaporation or sublimation of precursor materials
    • C23C16/452—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for generating reactive gas streams, e.g. by evaporation or sublimation of precursor materials by activating reactive gas streams before their introduction into the reaction chamber, e.g. by ionisation or addition of reactive species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02115—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material being carbon, e.g. alpha-C, diamond or hydrogen doped carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H01L21/31122—Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Vapour Deposition (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Drying Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

[0002] 本開示の実施形態は、電子デバイス製造の分野に関し、特に、集積回路（IC）製造に関する。より具体的には、本開示の実施形態は、ナノ結晶ダイヤモンドフィルムを堆積させる方法を提供する。
[0003] 半導体産業がより高い性能とより優れた機能性とを有する新世代の集積回路（IC）を導入するにつれて、このようなICを形成する素子の密度は増大し、その一方で、個々の部品又は素子の寸法、サイズ、及び間隔は減少している。過去においては、このような低減は、フォトリソグラフィを使用して構造を画定する能力によってのみ制限されていたが、μm又はnmで測定される寸法を有するデバイス形状は、金属素子の伝導性、素子間に使用される絶縁材料（複数可）の誘電率、又は3D NAND若しくはDRAMプロセスにおける課題などの新しい制限要因を生み出した。これらの制限は、より耐久性があり且つより高硬度のハードマスクによって利益を得ることができる。
[0004] ビット当たりのコストを削減し、3D NANDにおけるチップ密度を増加させる直接的な方法は、より多くの層を追加することによる。3D NAND技術における重要なステップの１つは、金属接触部堆積のための窒化ケイ素（SiN）リセス（recess）に先立つスリットエッチングである。各技術ノードの層の数が増加するにつれて、スリットエッチングプロファイル（上から下への均一なエッチング）を制御するために、ハードマスクの厚さは、高いアスペクトエッチングプロファイルに耐えるために比例的に増加する必要がある。伝統的には、エッチング選択性が高く、比類ない硬度、及び高密度を有する、非常に高品質のハードマスクフィルムが使用されている。現在のハードマスクフィルムは、高硬度及び高弾性率（modulus）、フィルム透明性、並びにスリットエッチング後の除去の容易さのために、純粋な又はドープされたプラズマ化学気相堆積（PECVD）アモルファスカーボン（aC：H）ベースのフィルムを含む。しかし、PECVDアモルファスカーボンハードマスクフィルムは、斜面（bevel）での層間剥離／剥がれ（下流のエッチングプロセスにおける主要な問題）、より厚いフィルムではより不透明になること（光配向問題）、及び不十分な形態の問題を有し、ピラー溝付け（pillar striation）、片側弓形（one sided bow）、及びピラーねじれ（pillar twisting）につながる。
[0005] ナノ結晶ダイヤモンドは、半導体デバイス処理におけるハードマスクとして使用できる高硬度材料として知られている。ナノ結晶ダイヤモンドハードマスクフィルムは、高い硬度と弾性率とを有する一方で、高い表面粗さを有する。したがって、高い硬度及び弾性率を有するが、表面粗さが低いハードマスクが必要とされている。
[0006] 集積回路を製造するための装置及び方法が説明される。１以上の実施形態では、処理方法が説明される。一実施形態では、処理方法が、基板上に、第１の厚さ、第１の粗さ、第１の硬度、及び第１の弾性率を有する第１のナノ結晶ダイヤモンド層を堆積させること、並びに、第１のナノ結晶ダイヤモンド層上に、第２の厚さ及び第２の粗さを有する第２のナノ結晶ダイヤモンド層を堆積させることを含み、第１の厚さは第２の厚さよりも大きく、第２の粗さは第１の粗さ未満である。
[0007] 他の実施形態では、処理方法が、シード層上に、第１の厚さ、第１の粗さ、第１の硬度、及び第１の弾性率を有する第１のナノ結晶ダイヤモンド層を堆積させること、並びに、平滑なナノ結晶ダイヤモンド層を形成するために、第１のナノ結晶ダイヤモンド層を不活性ガスプラズマに曝露することを含む。
[0008] １以上の実施形態では、電子デバイスが説明される。メモリデバイスが、基板上に第１の材料と第２の材料との複数の交互層を含むメモリスタック、メモリスタック上のナノ結晶ダイヤモンド層であって、約１５nm未満の粗さを有するナノ結晶ダイヤモンド層、及び、メモリスタックの上面から基板まで延在するメモリチャネルを含む。
[0009] 本開示の上記の特徴を詳細に理解することができるように、上記で簡単に要約した本開示のより具体的な説明を、実施形態を参照することによって行うことができ、その幾つかを添付の図面に示す。しかし、添付の図面は、本開示の典型的な実施形態のみを示し、したがって、本開示は、他の等しく有効な実施形態を認めることができるので、本開示の範囲を限定すると見なされるべきではないことに留意されたい。本明細書に記載の実施形態では、限定ではなく例示のために添付図面を用いて記載されており、図面においては同様の要素は類似の参照符号で示されている。
[0010] １以上の実施形態による基板の断面図を示す。 [0011] １以上の実施形態による基板の断面図を示す。 [0012] １以上の実施形態による基板の断面図を示す。 [0013] １以上の実施形態による基板の断面図を示す。 [0014] １以上の実施形態による基板の断面図を示す。 [0015] １以上の実施形態による基板の断面図を示す。 [0016] １以上の実施形態による基板の断面図を示す。 [0017] １以上の実施形態による基板の断面図を示す。 [0018] １以上の実施形態による基板の断面図を示す。 [0019] １以上の実施形態による基板の断面図を示す。 [0020] １以上の実施形態による基板の断面図を示す。 [0021] １以上の実施形態による基板の断面図を示す。 [0022] １以上の実施形態による基板の断面図を示す。 [0023] １以上の実施形態による基板の断面図を示す。 [0024] １以上の実施形態による基板の断面図を示す。 [0025] １以上の実施形態による方法の流れ図を示す。 [0026] １以上の実施形態による方法の流れ図を示す。
[0027] 本開示の幾つかの例示的な実施形態を説明する前に、本開示が以下の説明で提示される構成又は処理ステップの詳細に限定されないことを理解されたい。本開示は、他の実施形態も可能であり、様々な方法で実施又は実行することができる。
[0028] 本明細書で使用する「基板」とは、製造プロセス中にフィルム処理が実行される任意の基板又は基板上に形成された材料表面のことを指す。例えば、処理実施され得る基板表面には用途に応じて、シリコン、酸化シリコン、ストレインドシリコン、シリコン・オン・インシュレータ（SOI：silicon on insulator）、炭素がドープされた酸化シリコン、アモルファスシリコン、ドープされたシリコン、ゲルマニウム、ヒ化ガリウム、ガラス、サファイアといった材料、並びに、金属、金属窒化物、金属合金、及びその他の導電材料といった任意の他の材料が含まれる。基板は、半導体ウエハを含むが、それに限定されない。基板表面を、研磨、エッチング、還元、酸化、ヒドロキシル化、アニール、及び／又はベークするために、基板を前処理プロセスに曝露してよい。基板自体の表面上で直接フィルム処理することに加えて、本開示では、開示される任意のフィルム処理ステップが、以下でより詳細に開示されるように基板上に形成された下層上で実行されてもよい。「基板表面」という用語は、文脈が示すように、そのような下層を含むことが意図されている。したがって、例えば、フィルム／層又は部分的なフィルム／層が、基板表面上に堆積された場合、新しく堆積されたフィルム／層の露出面が、基板表面となる。
[0029] 本明細書及び添付の特許請求の範囲で使用される際に、「前駆体」、「反応物質」、「反応ガス」などの用語は、基板表面と反応することができる任意のガス種を指すために、相互交換可能に使用される。
[0030] 本明細書で使用される「ナノ結晶ダイヤモンド」という用語は、典型的にはシリコンなどの基板上に成長される、ダイヤモンドの固体フィルムを指す。ナノ結晶化度は、ダイヤモンド成長における強化された再核生成反応の結果であり、ダイヤモンド結晶の成長は、ラジカル種の量、温度、及び圧力などの周囲環境の変動のために中断される。ダイヤモンド核の形成は、外部炭素原子の吸着を促進し、非ダイヤモンド相をエッチング除去するのに重要な役割を果たす水素原子によって決まり、ダイヤモンド成長とエッチングとの競争であると考えられている。ナノ結晶ダイヤモンドは主にナノスフェア又はナノ柱形状の小さなダイヤモンド結晶から構成され、アモルファスカーボンは、通常、周囲の結晶間の位置に分布するか又は粒界内に蓄積する。ナノ結晶ダイヤモンドは、その化学的不活性性、光透過性、及び良好な機械的特性のために、半導体用途におけるハードマスク材料として使用されている。
[0031] １以上の実施形態では、費用効率及びフィルム特性の多用途性のために、プラズマ化学気相堆積（PECVD）が、ナノ結晶ダイヤモンドフィルムを堆積させるために広く使用されている。PECVDプロセスでは、例えば、キャリアガス内に同伴された気相炭化水素や液相炭化水素の蒸気などの炭化水素源が、PECVDチャンバの中に導入される。次いで、プラズマが、チャンバ内で開始されて、励起されたCHラジカルを生成する。励起されたCHラジカルは、チャンバ内に配置された基板の表面に化学的に結合し、その上に所望のナノ結晶ダイヤモンドフィルムを形成する。PECVDプロセスを参照しながら本明細書で説明される実施形態は、任意の適切な薄膜堆積システムを使用して実行されてよい。適切なシステムの例には、DXZ（登録商標）処理チャンバ、PRECISION 5000（登録商標）システム、PRODUCER（登録商標）システム、PRODUCER（登録商標）GTTMシステム、PRODUCER（登録商標）XP Precision（商標）システム、PRODUCER（登録商標）SETMシステム、Sym3（登録商標）処理チャンバ、及びMesa（商標）処理チャンバを使用することができるCENTURA（登録商標）システムが含まれ、これらは全て、カリフォルニア州サンタクララのカリフにあるアプライドマテリアルズ社から購入可能である。PECVDプロセスを実行することができる他のツールも、本明細書で説明される実施形態から利益を得ることができるだろう。更に、本明細書で説明されるPECVD処理を可能にする任意のシステムを有利に使用することができる。本明細書で説明される任意の装置は、例示的なものであって、本明細書に記載された実施形態の範囲を限定するものとして理解又は解釈するべきではない。
[0032] 炭素ベースのハードマスク層を使用するデバイスメーカーは、（１）下地材料のドライエッチング中のハードマスクの高い選択性、（２）低いフィルムの粗さ、（３）低いフィルム応力、及び（４）フィルムのストリップ能力、という重要な要件を満たす必要がある。本明細書で使用される「ドライエッチング」という用語は、一般に、材料が化学溶液中に浸漬することによって溶解されないエッチングプロセスを指し、プラズマエッチング、反応性イオンエッチング、スパッタエッチング、及び気相エッチングなどの方法を含む。
[0033] １以上の実施形態では、ナノ結晶ダイヤモンド層が基板上に形成される。１以上の実施形態のプロセスは、有利なことに、高密度、高硬度、高エッチング選択性、低応力、及び優れた熱伝導性を有する、ナノ結晶ダイヤモンド層を生成する。
[0034] ハードマスクは、半導体処理においてエッチング停止層として使用される。灰化可能なハードマスクは、それらがそれらの目的を果たすと、灰化（ashing：アッシング）と呼ばれる技法によって除去されることを可能にする化学組成を有する。灰化可能なハードマスクは、一般に、微量の１以上のドーパント（例えば、窒素、フッ素、ホウ素、シリコン）を有する炭素及び水素から構成される。典型的な用途では、エッチング後に、ハードマスクはその目的を果たし、下層から除去される。これは、一般に、少なくとも部分的には、「プラズマアッシング」又は「ドライストリッピング」とも呼ばれる灰化によって実現される。灰化される硬質マスクを有する基板、一般に部分的に製造された半導体ウエハは、減圧下のチャンバ内に配置され、酸素が導入され、酸素ラジカル（プラズマ）を生成する高周波電力に曝露される。ラジカルはハードマスクと反応して、ハードマスクを水、一酸化炭素、及び二酸化炭素に酸化する。ある事例では、ハードマスクの完全な除去は、例えば、灰化可能なハードマスクが灰化だけでは除去できない任意の残留物を残すときに、追加の湿式又は乾式エッチングプロセスを用いて灰化後に続くことによって実現されてもよい。
[0035] ハードマスク層は、しばしば、狭い及び／又は深いコンタクトエッチング用途で使用され、そこでは、フォトレジストが、下層をマスクするのに十分な厚さではない場合がある。これは、限界寸法が収縮するときに特にあてはまる。
[0036] V-NAND又は3D-NAND構造は、フラッシュメモリ用途で使用される。V-NANDデバイスは、垂直に積み重ねられたNAND構造で、多数のセルがブロック状に配置されている。本明細書で使用されるときに、用語「3D NAND」は、メモリセルが複数の層に積層されるタイプの、電子（ソリッドステート）不揮発性コンピュータ記憶メモリを指す。3D NANDメモリは、一般に、フローティングゲートトランジスタを含む複数のメモリセルを含む。従来、3D NANDメモリセルは、ビット線の周りに三次元で配置された複数のNANDメモリ構造を含む。
[0037] 3D NAND技術における重要なステップは、スリットエッチングである。各技術ノードの層の数が増加するにつれて、スリットエッチングプロファイルを制御するために、ハードマスクフィルムの厚さは、高アスペクトエッチングプロファイルに耐えるために比例して増加する必要がある。現在、アモルファスカーボン（aC：H）フィルムは、硬度が高く、スリットエッチング後の剥がしが容易であるために使用されている。しかし、アモルファスカーボンハードマスクフィルムは、斜面での層間剥離及び不十分な形態を有し、ピラー溝付けをもたらす。
[0038] トライボロジーは、相対運動において相互作用する表面の科学と工学である。トライボロジーには、摩擦、潤滑、及び摩耗の原理の研究と応用が含まれる。１以上の実施形態では、ナノ結晶ダイヤモンドが、有利なことに、アモルファスカーボンの代わりにハードマスクとして使用される。ナノ結晶ダイヤモンドハードマスクフィルムは、高硬度及び高弾性率を提供するが、高レベルの表面粗さをもたらし得る。したがって、１以上の実施形態では、ナノ結晶ダイヤモンドがハードマスクとして使用される、基板を処理する方法が提供される。該処理方法は、平滑な表面をもたらす。１以上の実施形態の方法は、２つの処理部分を含む。一実施形態では、２つの個別のナノ結晶ダイヤモンドレシピが組み合わされる。第１のレシピは高硬度及び高弾性率を提供し、第２のレシピは平滑な表面を提供する。第１及び第２のレシピを循環して、高硬度、高弾性率、及び平滑な表面を有するナノ結晶ダイヤモンドハードマスクを実現する。他の実施形態では、第１のレシピの後に、不活性ガスプラズマ平滑化プロセスが続き、次いで、第１のレシピを循環させて、高硬度、高弾性率、及び平滑な表面を実現する。
[0039] １以上の実施形態の処理方法は、有利なことに、表面粗さを低く保ちながら、ナノ結晶ダイヤモンドハードマスクフィルムの硬度及び弾性率を維持する。ナノ結晶ダイヤモンドハードマスクフィルムの高硬度、高弾性率、改善された表面粗さにより、このフィルムは、アモルファスカーボンベースのフィルムで直面する課題を克服するためのハードマスクとして使用することができる。
[0040] １以上の実施形態では、より大きなエッチング選択性を実現するために、ナノ結晶ダイヤモンド層１０８、２０８の密度、及びより重要なことにはヤング率（Young’s modulus）が改善される。エッチング選択性の向上及びヤング率の改善を実現する上での主な課題の１つは、かかるフィルムの圧縮応力が高く、それによってもたらされるウエハバウ（wafer bow）が大きくなることにより、用途に適さなくなることである。したがって、低応力（例えば、＜－５００MPa）と共に高いエッチング選択性を有する高密度及び高弾性率（例えば、より高いsp3含有量）のナノ結晶ダイヤモンドフィルムが必要である。
[0041] 本明細書で説明される実施形態は、高密度（例えば、＞１．８g／cc）、高ヤング弾性率（例えば、＞１５０GPa）、及び低応力（例えば、＜－５００MPa）を有するナノ結晶ダイヤモンドハードマスクフィルムを製造する改良方法を含む。１以上の実施形態では、ヤング率が、室温、若しくは周囲温度、又は約２２℃から約２５℃の範囲の温度で測定される。１以上の実施形態では、ナノ結晶ダイヤモンドフィルムのヤング率が、２５０GPaより大きくてもよい。他の実施形態では、ナノ結晶ダイヤモンドフィルムのヤング率が、３００GPaより大きく、又は３５０GPaより大きくてもよい。
[0042] １以上の実施形態では、ナノ結晶ダイヤモンドフィルムの密度が、約３．０g／ccより大きい。
[0043] 図１Ａ～図１Ｄは、ハードマスクとしてナノ結晶ダイヤモンド層を組み込む、集積回路製造シーケンス、第１のレシピの異なる段階における基板１００の概略断面図を示している。図１Ａ～図１Ｄでは、堆積されるナノ結晶ダイヤモンド層１０８が、厚さT1、高弾性率（E＞２５０GPa）、及び高い表面粗さ（Ra＞２５nm）を有する。１以上の実施形態では、第１のナノ結晶ダイヤモンド層１０８が、約２５０nmから約６５０nmの範囲の厚さT1を有する。１以上の実施形態では、原子間力顕微鏡（AFM）によって測定されるナノ結晶ダイヤモンド層１０８の粗さが、２５nmを超える。
[0044] 図２Ａ～図２Ｄは、ハードマスクとしてナノ結晶ダイヤモンド層を組み込む、集積回路製造シーケンス、第２のレシピの異なる段階における基板２００の概略断面図を示している。図２Ａ～図２Ｄでは、堆積されるナノ結晶ダイヤモンド層２０８が、厚さT2、高い弾性率（E＞２５０GPa）、及び低い表面粗さ（Ra＜１５nm）を有する。１以上の実施形態では、第２のナノ結晶ダイヤモンド層２０８が、約５nmから約２００nmの範囲の厚さT2を有する。１以上の実施形態では、原子間力顕微鏡（AFM）によって測定されるナノ結晶ダイヤモンド層２０８の粗さが、約１５nm未満である。
[0045] 図１Ａは、デバイス１００の断面図を示している。１以上の実施形態では、デバイス１００がNANDデバイスであってよい。デバイス１００は、基板１０２と、複数のデバイス層１０４、１０６と、複数のデバイス層１０４、１０６上に形成されたナノ結晶ダイヤモンドマスク層１０８とを含む。
[0046] 図２Ａは、デバイス２００の断面図を示している。１以上の実施形態では、デバイス２００がNANDデバイスであってよい。デバイス２００は、基板２０２と、複数のデバイス層２０４、２０６と、複数のデバイス層２０４、２０６上に形成されたナノ結晶ダイヤモンドマスク層２０８とを含む。
[0047] １以上の実施形態では、基板１０２、２０２が、単結晶シリコン、シリコンゲルマニウム（Si-Ge）、若しくはシリコンゲルマニウムカーボン（Si-Ge-C）などのIV－IV化合物、III－V化合物、II－VI化合物、そのような基板の上のエピタキシャル層、又は酸化ケイ素、ガラス、プラスチック、金属、若しくはセラミック基板などの任意の他の半導体若しくは非半導体材料などのような、当技術分野で知られている任意の半導体基板であってよい。１以上の実施形態では、基板１０２、２０２が、メモリデバイス（図示せず）のための駆動回路などの、その上に製造された集積回路を含んでよい。
[0048] １以上の実施形態では、複数のデバイス層１０４、１０６、２０４、２０６を基板１０２、２０２の表面の上に形成することができる。複数のデバイス層１０４、１０６、２０４、２０６は、3D垂直NAND構造の構成要素を形成する堆積層であってよい。構成要素は、複数のデバイス層（例えば、誘電体、若しくは個別の電荷蓄積セグメント）の全部又は一部によって形成されてもよい。誘電体部分は、酸化ケイ素、窒化ケイ素、酸窒化ケイ素、又は他のhigh-k絶縁材料などの、任意の１以上の同じ又は異なる電気絶縁材料から独立して選択することができる。一実施形態では、構造が、交互様式で堆積された酸化ケイ素／窒化ケイ素対を含んでよい。この対は、全高さが１００と６００Åとの間であってよい。対の数は、３２対、６４対、又はそれ以上など、１０対より多くてもよい。
[0049] １以上の実施形態では、ナノ結晶ダイヤモンド層１０８、２０８が、高いsp3含有量及び小さい結晶サイズを有する結晶性炭素層である。アモルファスカーボン及びナノ結晶性炭素における最も一般的な化学結合は、３倍（sp2結合）及び４倍（sp3）結合配位である。Sp3構成では、炭素原子が、４つのsp3軌道を形成し、隣接する原子に強いシグマ結合を形成する。高いsp3含有量を有する炭素フィルムでは、sp3含有量は８０％を超え、例えば約９０％を超え、又は約９５％を超える。ナノ結晶ダイヤモンド層１０８、２０８は、高いsp3含有量（例えば、ナノ結晶ダイヤモンド粒）を有し、sp2マトリクス（例えば、グラファイト）によって支持される。本明細書で使用されるときに、小さい結晶サイズは、６nm未満、例えば２nmと５nmとの間の結晶サイズである。
[0050] １以上の実施形態では、第１のレシピによって生成されるナノ結晶ダイヤモンド層１０８が、２５nmを超える高さ平均二乗偏差（root mean square of height deviation）を有する表面粗さを有する。１以上の実施形態では、第１のレシピが、１００％の総流量を生成する流量範囲のメタン（CH4）／二酸化炭素（CO2）／水素（H2）のガス流を含んでよい。ナノ結晶ダイヤモンドフィルムは、２から１２kWのマイクロ波電力、０．１から１Torrの圧力、及び５００℃から６５０℃の温度の範囲を使用して堆積される。
[0051] １以上の実施形態では、第２のレシピによって生成されるナノ結晶ダイヤモンド層２０８が、約１５nm未満の高さ平均二乗偏差を有する表面粗さを有する。１以上の実施形態では、第２のレシピが、１００％の総流量を生成する流量範囲のメタン（CH4）／二酸化炭素（CO2）／水素（H2）／アルゴン（Ar）のガス流を含んでよい。ナノ結晶ダイヤモンドフィルムは、１０～９０％でパルス化された２から１２kWのマイクロ波電力、０．１から１Torrの圧力、及び５００℃から６５０℃の温度の範囲を使用して堆積される。
[0052] １以上の実施形態では、ナノ結晶ダイヤモンド層１０８、２０８は、３g／cm3の密度などの、２．５g／cm3と３．５g／cm3との間の密度を有する。１以上の実施形態では、ナノ結晶ダイヤモンド層１０８、２０８が、－５０MPaと－１５０MPaとの間の応力、例えば、－８０MPaと－１２０MPaとの間の応力を有する。ナノ結晶ダイヤモンド層１０８、２０８は、２と４との間のブランケットエッチング選択性を有する。
[0053] 幾つかの実施形態では、反射防止コーティング１１０、２１０が、ナノ結晶ダイヤモンド層１０８、２０８上にあり、フォトレジスト１１２、２１２が、反射防止コーティング１１０、２１０上にある。幾つかの実施形態では、反射防止コーティング１１０、２１０は、誘電体反射防止コーティング（DARC）である。図１Ｂ及び図２Ｂを参照すると、ナノ結晶ダイヤモンド層１０８、２０８の上面の部分を露出させる開口部１１３、２１３を形成するために、反射防止コーティング１１０、２１０がパターニングされる。
[0054] 図１Ｃ及び図１Ｄ並びに図２Ｃ及び図２Ｄを参照すると、デバイス１００、２００は、チャネル１１４、２１４を含む。チャネル１１４、２１４は、ナノ結晶ダイヤモンド層１０８、２０８、並びに、複数のデバイス層１０４、１０６、２０４、及び２０６を通して形成される。チャネル１１４、２１４は、基板１０２、２０２の上面に対して実質的に垂直であり得る。例えば、チャネル１１４、２１４は、ピラー形状を有してもよい。チャネル１１４、２１４は、基板１０２、２０２の上面に対して実質的に垂直に延在してよい。幾つかの実施形態では、チャネル１１４、２１４が、充填された特徴であってもよい。幾つかの他の実施形態では、チャネル１１４、２１４が中空であってもよい。このような実施形態では、絶縁充填材料（図示せず）が、チャネル１１４、２１４によって取り囲まれる中空部分を充填するように形成されてもよい。絶縁充填材料は、酸化ケイ素、窒化ケイ素、酸窒化ケイ素、又は他のhigh-k絶縁材料などの任意の電気絶縁材料を含んでよい。
[0055] 図１Ｄ及び図２Ｄを参照すると、１以上の実施形態では、チャネル１１４、２１４が形成された後で、反射防止コーティング１１０、２１０が除去され得る。
[0056] チャネル１１４、２１４には、任意の適切な半導体材料、例えば、シリコン、ゲルマニウム、シリコンゲルマニウム、若しくはIII－V、II－VIなどの他の化合物半導体材料、又は導電性若しくは半導体酸化物、或いは他の材料を使用することができる。半導体材料は、アモルファス、多結晶、又は単結晶であってもよい。半導体チャネル材料は、任意の適切な堆積方法によって形成され得る。例えば、一実施形態では、半導体チャネル材料が、低圧化学気相堆積（LPCVD）によって堆積される。他の実施形態では、半導体チャネル材料が、最初に堆積されたアモルファス半導体材料を再結晶化させることによって形成された再結晶化された多結晶半導体材料であってもよい。
[0057] １以上の実施形態では、第１のレシピに従って生成されたナノ結晶ダイヤモンド層１０８が、厚さT1を有する。１以上の実施形態では、ナノ結晶ダイヤモンド層１０８が、約５００Åから約１０，０００Åの範囲の厚さT1を有する。製造シーケンスで使用されるエネルギー感受性レジスト材料１１２のエッチング化学に応じて、任意選択的なキャッピング層（図示せず）が、エネルギー感受性レジスト材料１１２の形成前に、ナノ結晶ダイヤモンド層１０８上に形成されてもよい。任意選択的なキャッピング層は、パターンがその中で転写されるときに、ナノ結晶ダイヤモンド層１０８向けのマスクとして機能し、エネルギー感受性レジスト材料１１２からナノ結晶ダイヤモンド層１０８を保護する。
[0058] １以上の実施形態では、第２のレシピに従って生成されたナノ結晶ダイヤモンド層２０８が、厚さT2を有する。１以上の実施形態では、ナノ結晶ダイヤモンド層２０８が、約１００Åから約５００Åの範囲の厚さT2を有する。
[0059] 図１Ａ及び図２Ａで描かれているように、エネルギー感受性レジスト材料１１２、２１２は、ナノ結晶ダイヤモンド層１０８、２０８上に形成されてもよい。エネルギー感受性レジスト材料１１２、２１２の層は、約２０００Åから約６０００Åの範囲内の厚さまで、基板上にスピンコーティングすることができる。ほとんどのエネルギー感受性レジスト材料は、約４５０nm未満の波長を有する紫外線（UV）放射、幾つかの用途では、２４５nm又は１９３nmの波長を有する紫外線（UV）放射に感受性である。パターンが、エネルギー感受性レジスト材料１１２、２１２の層の中に導入される。エネルギー感受性レジスト材料１１２、２１２が現像された後で、図１Ａ及び図２Ａで示されているように、アパーチャ／開口部１１１、２１１から成る所望のパターンが、エネルギー感受性レジスト材料１１２、２１２内に存在する。その後、図１Ｂ及び図２Ｂを参照すると、エネルギー感受性レジスト材料１１２、２１２内で画定されたパターンは、エネルギー感受性レジスト材料１１２、２１２をマスクとして使用し、反射防止コーティング１１０、２１０を通して転写され、開口部／アパーチャ１１３、２１３を形成する。
[0060] 図１Ｃ及び図２Ｃを参照すると、反射防止コーティング１１０、２１０内で画定されたパターンは、ナノ結晶ダイヤモンド層１０８、２０８を通して転写される。開口部１１３、２１３を基板１０２、２０２まで延長してチャネル１１４、２１４を形成するよう、反射防止コーティング１１０、２１０に重なるナノ結晶ダイヤモンド層１０８、２０８と、複数の材料層１０４、１０６、２０４、２０６とを、選択的にエッチングするのに適切な化学エッチャントが使用される。適切な化学エッチャントには、オゾン、酸素、又はアンモニアプラズマが含まれる。
[0061] 現在のカーボンハードマスクフィルムは、非常に高い温度で堆積され、低い水素（H）含有量を有するが、フィルムは主にsp2であり、その結果、密度及び弾性率が低くなり、エッチング選択性及びパターン完全性が低下する。弾性率は、フィルムの機械的強度の測定値である。低い弾性率を有するフィルム、特に厚いフィルムは、ラインウィグリング（line wiggling）及び他の問題を有する。
[0062] 図３Ａ～図３Ｃは、１以上の実施形態の方法に従って処理されているデバイス３００の断面図を示している。図５は、１以上の実施形態による、方法５００のプロセスフロー図を示している。幾つかの実施形態では、基板が、動作５０２の前の処理のために提供される。これに関連して使用する「提供される（provided）」という用語は、更なる処理のために、基板がある位置又は環境に置かれることを意味する。１以上の実施形態では、基板が、約５００℃から約６５０℃の範囲を含む、約２００℃から約１０００℃の範囲の温度に維持される。
[0063] １以上の実施形態では、使用されるプロセスチャンバが、上述のプロセスチャンバのうちの１つなどの、プラズマ源（例えば、遠隔、マイクロ波、容量結合プラズマ（CCP）、又は誘導結合プラズマ（ICP））を有する任意のCVDプロセスチャンバであってよい。幾つかの実施形態では、以下で説明される流量及び他の処理パラメータが、３００mmの基板向けのものである。これらのパラメータは、本明細書で開示される実施形態から逸脱せずに処理される基板のサイズ及び使用されるチャンバの種類に基づき調整することができると理解すべきである。
[0064] 本明細書で使用される「基板表面」は、その上でフィルム処理を行うことができる任意の基板又は基板上に形成された材料表面を指す。例えば、処理を実行することができる基板表面には、用途に応じて、シリコン、酸化ケイ素、窒化ケイ素、ドープされたケイ素、ゲルマニウム、ヒ化ガリウム、ガラス、サファイア、並びに金属、窒化金属、金属合金、及び他の導電性材料などの任意の他の材料などのような材料が含まれる。基板表面はまた、二酸化ケイ素や、炭素がドープされた酸化ケイ素などのような、誘電体材料も含み得る。基板は、長方形又は正方形のペイン（pane）だけではなく、２００mm、３００mm、又は他の直径のウエハなどの、様々な寸法を有し得る。
[0065] 次いで、デバイス層を処理表面上に堆積させることができる。デバイス層は、図１Ａ～図１Ｄ及び図２Ａ～図２Ｄを参照しながら説明したようなデバイス層であってよい。更に、デバイス層は、複数のデバイス層のうちの１つであってもよい。複数のデバイス層は、3D NANDデバイスの構成要素などの１以上の特徴又は構成要素を形成するために連携して作用することができる。
[0066] 動作５０２では、第１のナノ結晶ダイヤモンド層が、基板上に、又は幾つかの実施形態では、デバイス層上に堆積される。第１のナノ結晶ダイヤモンド層は、６nm未満の平均結晶粒度を有してよい。一実施例では、第１のナノ結晶ダイヤモンド層が、２nmと５nmとの間の平均結晶粒度を有する。６nm未満のような小さな結晶粒度は、ナノ結晶ダイヤモンド層などのようなハードマスク層と下層との間の接着のより良い制御を可能にし、ハードマスク層用のより小さなサイズを可能にする。堆積中のより大きな結晶粒度のランダムな配置は、ハードマスク層と下層との間の非接触空間の数を増加させることになる。非接触空間は、ハードマスク層の結晶粒の形状及びサイズのために、並びに下層自体の粗さのために、ハードマスク層が下層と直接接触しない、ハードマスク層と下層との間の空間である。より大きな非接触空間は、層の接着性を低下させ、ハードマスクと下層との間の熱転写を減少させる。非接触空間のサイズは、より小さな結晶粒によって減少する。なぜなら、より小さな結晶粒は、層の一部として堆積されるときに、より大きな結晶粒よりも密に充填され得るからである。更に、結晶粒度が小さいために、下層との良好な接触を維持しながら、層をより大きな結晶粒度の層よりも薄くすることができる。
[0067] 動作５０２における第１のナノ結晶ダイヤモンド層の堆積は、第１の圧力で、プラズマ源（例えば、遠隔、マイクロ波、CCP、又はICP）を有するCVDプロセスチャンバに堆積ガスを供給することによって開始し得る。堆積ガスは、炭素含有前駆体及び水素含有ガスを含む。１以上の実施形態では、炭素含有前駆体はアルカン前駆体である。アルカン前駆体は、飽和非分枝炭化水素、例えば、メタン、エタン、プロパン、及びそれらの組み合わせなどであってよい。他のアルカン前駆体は、n-ブタン、n-ペンタン、n-ヘキサン、n-ヘプタン、n-オクタン、及びそれらの組み合わせを含む。水素含有ガスは、水素（H2）、水（H2O）、アンモニア（NH3）、又は他の水素含有分子を含んでよい。
[0068] 次いで、堆積ガスは、CVDプロセスチャンバに供給される。堆積ガスは、チャンバ内で混合されるか、又はチャンバに入る前に混合されるかのいずれかであってよい。堆積ガスは、５Torrを超えるような比較的高い圧力で供給される。一実施形態では、堆積ガスは、約１０Torrから１００Torr、例えば約５０Torrで供給される。
[0069] 次いで、堆積ガスを活性化して、活性化された堆積ガスを生成することができる。堆積ガスは、電源を使用してプラズマを生成することによって活性化することができる。ガスを反応性核種に活性化させ、反応性核種のプラズマを維持することができる任意の電源が使用されてもよい。例えば、高周波（RF）、直流（DC）、又はマイクロ波（MW）ベースの電力放電技法が使用されてもよい。電源は、プラズマ源（例えば、遠隔、マイクロ波、CCP、又はICP）を有するCVDプロセスチャンバに印加されて、堆積ガスのプラズマを生成し、維持するソースプラズマ電力を生成する。ソースプラズマ電力にRF電力を使用する実施形態では、ソースプラズマ電力は、約２MHzから約１７０MHzの周波数、及び５００Wと１２，０００Wとの間の電力レベルで供給され得る。他の実施形態は、約２０００Wから約１２，０００Wでソースプラズマ電力を供給することを含む。印加される電力は、処理される基板のサイズに応じて調整することができる。１以上の実施形態では、マイクロ波プラズマが、約２から約１２キロワット（kW）の範囲の電力で連続波として印加される。
[0070] CVDチャンバ内の高圧、ならびに他の要因に基づいて、ラジカル生成が最大化される一方で、イオン化種の生成が最小化される。理論に束縛されることを意図するものではないが、ナノ結晶ダイヤモンド層は、sp2結合ではなく主にsp3結合であるべきであると考えられている。更に、層の堆積中にイオン化種よりもラジカル種の数を増加させることによって、より多くのsp3結合を実現することができると考えられている。イオン化種は、高エネルギーであり、ラジカルよりも多くの移動のための余地を必要とし得る。圧力を増加させることによって、電子エネルギーは減少するが、他の分子との衝突の可能性は増加する。電子エネルギーの減少及び衝突数の増加は、イオン生成よりもラジカル生成に有利である。
[0071] 活性化されると、活性化された堆積ガスは、次いで、第２の圧力を有する第２の空間を通して供給される。第２の空間は、第２のチャンバ、又はプロセス空間とプラズマ源を有するCVDチャンバとの間の別の密閉エリアであってよい。一実施例では、第２の空間が、プラズマ源を有するCVDチャンバとプロセス空間との間の連結部である。
[0072] 第２の圧力は、第１の圧力未満である。流量、全体容積の変化、又はそれらの組み合わせのいずれかに基づいて、遠隔プラズマチャンバから第２空間への移動は、第２の空間内の活性化された堆積ガスの減圧をもたらす。圧力は、堆積層とのイオン化種の衝突を低減しながら、ラジカル種からのより良好な堆積を可能にするために低減される。一実施形態では、第２の圧力が、約０．１Torrと約５Torrとの間である。１以上の実施形態では、第２の圧力が、約０．１Torrから約１Torrの範囲である。
[0073] １以上の実施形態では、次いで、約２sccmから約１０sccmの流量範囲でメタン（CH4）／二酸化炭素（CO2）を含む活性化された堆積ガスが、プロセスチャンバのプロセス空間内の基板に供給される。基板は、結晶シリコン基板などの任意の組成物であってよい。基板は、ビア又は相互連結（interconnect）などの１以上のフィーチャを含んでもよい。基板は、基板支持体上で支持することができる。基板支持体は、特定の温度範囲に維持することができる。一実施形態では、基板支持体が、約５００℃と約６５０℃との間の温度範囲に維持される。
[0074] 図３Ａで示されているように、基板３０２は、ナノ結晶層の堆積のために前もってシード（preseed）することができる。一実施形態では、基板３０２が、基板３０２上に懸濁ナノダイヤモンド３０４を形成するために、シーディング（seeding）溶液中に浸漬されるか、又はさもなければコーティングされる。シーディング溶液はエタノールをベースとしたナノダイヤモンドの懸濁であってよい。基板３０２は、超音波処理中に懸濁液内に浸漬されてよく、それは、懸濁されたナノダイヤモンド３０４の一部を基板３０２の表面に付着させる。本明細書で説明される実施形態から逸脱することなく、他のプレシーディング（preseeding）技法を使用することができる。
[0075] 図３Ｂを参照すると、次いで、第１のナノ結晶ダイヤモンド層３０６が、基板３０２の表面上に堆積される。先に生成された活性化された堆積ガスからのラジカルは、基板表面に衝突して、第１のナノ結晶ダイヤモンド層３０６を形成する。低圧は、遠隔で生成されたラジカルから第１のナノ結晶ダイヤモンド層３０６内にsp3結合を形成するのに有益であると考えられている。CVDプラズマチャンバ内のより高い圧力は、優先的なラジカル生成を可能にし、一方、プロセス空間内のより低い圧力は、以前に生成されたラジカルからのより均一な堆積を可能にする。
[0076] 第１のナノ結晶ダイヤモンド層３０６が堆積されると、水素含有ガスがCVDプラズマチャンバに供給される。水素含有ガスは、個別の時間に供給することができ、又は前の工程からのガス流を維持することができる。この部分にはアルカン前駆体は存在しない。水素含有ガスは、不活性ガスと共に、又は複数の水素含有ガスの組み合わせの部分として供給することができる。１以上の実施形態では、水素（H2）ガスは、約９０sccmから約９６sccmの流量範囲で供給される。
[0077] 次いで、水素含有ガスを活性化して、活性化された水素含有ガスを生成する。水素含有ガスは、活性化された堆積ガスを生成することに関して説明されたプラズマの生成のための同じ圧力、温度、電力タイプ、電力範囲、及び他のパラメータを使用して、プラズマに変換することができる。
[0078] 活性化された水素含有ガスが生成されると、それは、プロセス空間内の基板に供給することができる。プロセス空間及び基板は、上述されたように、同じ圧力、温度、及び他のパラメータで維持されてもよい。堆積プロセス中に、ポリマーが、堆積されたナノ結晶ダイヤモンド層の表面上に生成され得ると考えられる。ポリマーは、更なる堆積に影響を及ぼし、さもなければ堆積層の性能を低下させる可能性がある。活性化された水素含有ガスを堆積された層に供給することによって、ポリマーは揮発し、次いで、チャンバから除去され、その結果、ポリマーは後続の堆積プロセスに影響を及ぼさない。
[0079] 次いで、上記の構成部分を繰り返して、第１のナノ結晶ダイヤモンド層３０６よりも低い粗さを有する第２のナノ結晶ダイヤモンド層３０８を堆積させることができる。動作５０４では、第２のナノ結晶ダイヤモンド層３０８が、第１のナノ結晶ダイヤモンド層上に堆積される。第２のナノ結晶ダイヤモンド層は、６nm未満の平均結晶粒度を有し得る。一実施例では、第２のナノ結晶ダイヤモンド層が、２nmと５nmと間の平均結晶粒度を有する。６mm未満のような小さな結晶粒度は、第２のナノ結晶ダイヤモンド層のようなハードマスク層と下層との間の接着のより良い制御を可能にし、ハードマスク層用のより小さなサイズを可能にする。堆積中のより大きな結晶粒度のランダムな配置は、ハードマスク層と下層との間の非接触空間の数を増加させることになる。非接触空間は、ハードマスク層の結晶粒の形状及びサイズのために、並びに下層自体の粗さのために、ハードマスク層が下層と直接接触しない、ハードマスク層と下層との間の空間である。より大きな非接触空間は、層の接着性を低下させ、ハードマスクと下層との間の熱転写を減少させる。非接触空間のサイズは、より小さな結晶粒によって減少する。なぜなら、より小さな結晶粒は、層の部分として堆積されるときに、より大きな結晶粒よりも密に充填され得るからである。更に、結晶粒度がより小さいため、下層との良好な接触を維持しながら、層をより大きな結晶粒度の層よりも薄くすることができる。
[0080] 動作５０４における第２のナノ結晶ダイヤモンド層の堆積は、堆積ガスを第１の圧力でCVDプラズマチャンバに供給することによって開始し得る。堆積ガスは、炭素含有前駆体及び水素含有ガスを含む。１以上の実施形態では、炭素含有前駆体がアルカン前駆体である。アルカン前駆体は、飽和非分枝炭化水素、例えば、メタン、エタン、プロパン、及びそれらの組み合わせなどであってよい。他のアルカン前駆体は、n-ブタン、n-ペンタン、n-ヘキサン、n-ヘプタン、n-オクタン、及びそれらの組み合わせを含む。水素含有ガスは、水素（H2）、水（H2O）、アンモニア（NH3）、又は他の水素含有分子を含むことができる。堆積ガスは、不活性ガスを更に含むことができる。不活性ガスは、アルゴン（Ar）などの希ガスであってよい。
[0081] 次いで、堆積ガスは、CVDプラズマチャンバに供給される。堆積ガスは、チャンバ内で混合されるか、又はチャンバに入る前に混合されるかのいずれかであってよい。堆積ガスは、５Torrを超えるような比較的高い圧力で供給される。一実施形態では、堆積ガスが、約１０Torrから１００Torr、例えば約５０Torrで供給される。
[0082] 次いで、堆積ガスを活性化して活性化された堆積ガスを生成することができる。堆積ガスは、電源を使用してプラズマを生成することによって活性化され得る。ガスを反応性核種に活性化させ、反応性核種のプラズマを維持することができる任意の電源が使用されてもよい。例えば、高周波（RF）、直流（DC）、又はマイクロ波（MW）ベースの電力放電技法が使用されてもよい。電源は、CVDプラズマチャンバに印加されるソースプラズマ電力を生成して、堆積ガスのプラズマを生成し、維持する。ソースプラズマ電力にRF電力を使用する実施形態では、ソースプラズマ電力は、約２MHzから約１７０MHzの周波数、及び５００Wと１２，０００Wとの間の電力レベルで供給され得る。他の実施形態は、約２０００Wから約１２，０００Wでソースプラズマ電力を供給することを含む。印加される電力は、処理される基板のサイズに応じて調整することができる。
[0083] 遠隔プラズマチャンバ内の高圧、ならびに他の要因に基づいて、イオン化種の生成は最小化され、ラジカルの生成は最大化される。理論に束縛されることを意図するものではないが、ナノ結晶ダイヤモンド層は、sp2結合ではなく主にsp3結合であるべきであると考えられている。更に、層の堆積中にイオン化種よりもラジカル種の数を増加させることによって、より多くのsp3結合を実現することができると考えられている。イオン化種は、高エネルギーであり、ラジカルよりも多くの移動のための余地を必要とし得る。圧力を増加させることによって、電子エネルギーは減少するが、他の分子との衝突の可能性は増加する。電子エネルギーの減少及び衝突数の増加は、イオン生成よりもラジカル生成に有利である。
[0084] 一旦活性化されると、２～１０／２～１０／２～９０sccmの流量範囲でメタン（CH4）／二酸化炭素（CO2）／アルゴン（Ar）を含む活性化された堆積ガスは、次いで、第２の圧力を有する第２の空間を通して供給される。第２の空間は、第２のチャンバ、又はプロセス空間とCVDプラズマチャンバとの間の別の密閉エリアであってよい。一実施例では、第２の空間が、CVDプラズマチャンバとプロセス空間との間の連結部である。
[0085] 第２の圧力は、第１の圧力未満である。流量、全体容積の変化、又はそれらの組み合わせに基づいて、CVDプラズマチャンバから第２の空間への移動は、第２の空間内の活性化された堆積ガスの減圧をもたらす。圧力は、堆積層とのイオン化種の衝突を低減しながら、ラジカル種からのより良好な堆積を可能にするために低減される。一実施形態では、第２の圧力が、約０．１Torrと約５Torrとの間である。１以上の実施形態では、第２の圧力が、約０．１Torrから約１Torrの範囲である。
[0086] 次いで、活性化された堆積ガス、メタン（CH4）／二酸化炭素（CO2）／アルゴン（Ar）の混合物が、それぞれ約２～１０／２～１０／２～９０sccmの流量範囲を有するプロセスチャンバのプロセス空間内の基板に供給される。一実施形態では、基板支持体は、約５００℃と約６５０℃との間の温度範囲に維持される。
[0087] 次いで、第２のナノ結晶ダイヤモンド層３０８が、第１のナノ結晶ダイヤモンド層３０６の表面上に堆積される。先に生成された活性化された堆積ガスからのラジカルは、表面に衝突して、第２のナノ結晶ダイヤモンド層３０８を形成する。低圧は、遠隔で生成されたラジカルから第２のナノ結晶ダイヤモンド層３０８内にsp3結合を形成するのに有益であると考えられている。遠隔プラズマ源内のより高い圧力は、優先的なラジカル生成を可能にし、一方、プロセス空間内のより低い圧力は、以前に生成されたラジカルからのより均一な堆積を可能にする。第２のナノ結晶ダイヤモンド層３０８は、約１５nm未満の粗さ（AFM）を有する平滑な表面を有する。
[0088] ナノ結晶ダイヤモンド層が堆積されると、水素含有ガスが遠隔プラズマチャンバに供給される。水素含有ガスは、個別の時間に供給することができ、又は前の工程からのガス流を維持することができる。この部分にはアルカン前駆体は存在しない。水素含有ガスは、不活性ガスと共に、又は複数の水素含有ガスの組み合わせの部分として供給され得る。１以上の実施形態では、水素（H2）ガスは、約１５sccmから約４５sccmの範囲を含む、約１sccmから約９４sccmの流量で供給される。
[0089] 次いで、水素含有ガスを活性化して、活性化された水素含有ガスを生成する。水素含有ガスは、活性化された堆積ガスを生成することに関して説明されたプラズマの生成のための同じ圧力、温度、電力タイプ、電力範囲、及び他のパラメータを使用して、プラズマに変換することができる。
[0090] 活性化された水素含有ガスが生成されると、それは、プロセス空間内の基板に供給され得る。プロセス空間及び基板は、上述したように、同じ圧力、温度、及び他のパラメータで維持されてもよい。堆積プロセス中に、ポリマーが、堆積されたナノ結晶ダイヤモンド層の表面上に生成され得ると考えられる。ポリマーは、更なる堆積に影響を及ぼし、さもなければ堆積層の性能を低下させる可能性がある。活性化された水素含有ガスを堆積された層に供給することによって、ポリマーは揮発し、次いで、チャンバから除去されて、その結果、ポリマーは後続の堆積プロセスに影響を及ぼさない。
[0091] 決定点５０６では、ナノ結晶ハードマスク３０８が所定の粗さ及び厚さを実現したかどうかが判定される。各堆積サイクルは、約２０Åと約２００Åとの間、例えば約１００Åの厚さを生成する。上記のステップを繰り返すことによって、前の層は、次の堆積のためのシード層として作用し、所望の厚さ全体を堆積させることができる。一実施形態では、ナノ結晶ダイヤモンド積層体は、１μmの厚さまで堆積される。
[0092] 決定点５０６において、ナノ結晶ダイヤモンド積層体が粗すぎるか、又は十分な厚さでない場合、サイクルは更なる堆積ステップのために動作５０２及び５０４に戻る。
[0093] 決定点５０６において、ナノ結晶ダイヤモンド積層体が所望の粗さ及び厚さを得た場合、処理は継続する。動作５０８において、ナノ結晶ダイヤモンド層は、任意選択的に、次いで、パターニング及びエッチングされ得る。パターニングは、ナノ結晶ダイヤモンド層の上へのフォトレジスト１１２、２１２の堆積を含み得る。次いで、フォトレジスト１１２、２１２を適切な波長の放射線に曝露して、開口部／アパーチャ１１１、２１１のパターンを形成する。次いで、パターンは、フォトレジスト１１２、２１２と、次いでナノ結晶ダイヤモンド層との両方にエッチングされる。
[0094] 動作５１０では、次いで、デバイスをエッチングして、特徴又はチャネルを形成することができる。次いで、ナノ結晶ダイヤモンド層に形成されたパターンにより、デバイスをエッチングすることができる。デバイスは、ナノ結晶ダイヤモンド層１０８、２０８に重なるデバイス層１０４、１０６、２０４、２０６に対して選択的なエッチャントによってエッチングされる。デバイス層は、当技術分野で周知の化学及び技法を使用してエッチングされる。一実施形態では、エッチャントは塩素含有エッチャントである。
[0095] 動作５１２では、次いで、ナノ結晶ダイヤモンド層が、デバイスの表面から除去され得る。ナノ結晶ダイヤモンド層は、例えば、プラズマアッシングプロセスを用いてデバイス層の表面から灰化することができる。プラズマアッシングプロセスは、O2などの酸素含有ガスを活性化することを含み得る。O2使用時の灰化速度は約９００Å／分以上である。ナノ結晶ダイヤモンド層は、高アスペクト比エッチングシステムを用いて灰化されてもよい。
[0096] 図４Ａ～図４Ｄは、１以上の実施形態の方法に従って処理されるデバイス４００の断面図を示している。図６は、１以上の実施形態による方法６００のプロセスフロー図を示している。幾つかの実施形態では、基板が、動作６０２の前の処理のために提供される。これに関連して使用する「提供される（provided）」という用語は、更なる処理のために、基板がある位置又は環境に置かれることを意味する。1つ以上の実施形態では、基板は、約５００℃から約６５０℃の範囲の温度に維持される。
[0097] 次に、デバイス層を処理表面上に堆積させることができる。デバイス層は、図１Ａ～図１Ｄ及び図２Ａ～図２Ｄを参照しながら説明されたようなデバイス層であってよい。更に、デバイス層は、複数のデバイス層のうちの１つであってもよい。デバイス層は、3D NANDデバイスの構成要素などの１以上の特徴又は構成要素を形成するために連携して作用することができる。
[0098] 動作６０２では、ナノ結晶ダイヤモンド層が、基板上に、又は幾つかの実施形態ではデバイス層上に堆積される。ナノ結晶ダイヤモンド層は、６nm未満の平均結晶粒度を有し得る。一実施例では、ナノ結晶ダイヤモンド層が、２nmと５nmとの間の平均結晶粒度を有する。６nm未満のような小さな結晶粒度は、ナノ結晶ダイヤモンド層のようなハードマスク層と下層との間の接着のより良い制御を可能にし、ハードマスク層用のより小さなサイズを可能にする。堆積中のより大きな結晶粒度のランダムな配置は、ハードマスク層と下層との間の非接触空間の数を増加させることになる。非接触空間は、ハードマスク層の結晶粒の形状及びサイズのために、並びに下層自体の粗さのために、ハードマスク層が下層と直接接触しない、ハードマスク層と下層との間の空間である。より大きな非接触空間は、層の接着性を低下させ、ハードマスクと下層との間の熱転写を減少させる。非接触空間のサイズは、より小さな結晶粒によって減少する。なぜなら、より小さな結晶粒は、層の一部として堆積されるとき、より大きな結晶粒よりも密に充填され得るからである。更に、結晶粒度が小さいため、下層との良好な接触を維持しながら、層をより大きな粒度の層よりも薄くすることができる。
[0099] 動作６０２におけるナノ結晶ダイヤモンド層の堆積は、第１の圧力で、堆積ガスをCVDチャンバ（プラズマ源を有する）に供給することによって開始し得る。堆積ガスは、炭素含有前駆体及び水素含有ガスを含む。１以上の実施形態では、炭素含有前駆体はアルカン前駆体である。アルカン前駆体は、飽和非分枝炭化水素、例えば、メタン、エタン、プロパン、及びそれらの組み合わせなどであってよい。他のアルカン前駆体は、n-ブタン、n-ペンタン、n-ヘキサン、n-ヘプタン、n-オクタン、及びそれらの組み合わせを含む。水素含有ガスは、水素（H2）、水（H2O）、アンモニア（NH3）、又は他の水素含有分子を含んでよい。
[00100] 次いで、堆積ガスは、CVDチャンバ（プラズマ源を有する）に供給される。堆積ガスは、チャンバ内で混合されるか、又はチャンバに入る前に混合されるかのいずれかであってよい。堆積ガスは、５Torrを超えるような比較的高い圧力で供給される。一実施形態では、堆積ガスは、約１０Torrから１００Torr、例えば約５０Torrで供給される。
[00101] 次いで、堆積ガスを活性化して活性化された堆積ガスを生成することができる。堆積ガスは、電源を使用してプラズマを生成することによって活性化することができる。ガスを反応性核種に活性化させ、反応性核種のプラズマを維持することができる任意の電源が使用されてもよい。例えば、高周波（RF）、直流（DC）、又はマイクロ波（MW）ベースの電力放電技法が使用されてもよい。電源は、CVDチャンバ（プラズマ源を有する）に印加されるソースプラズマ電力を生成して、堆積ガスのプラズマを生成し、維持する。ソースプラズマ電力にRF電力を使用する実施形態では、ソースプラズマ電力は、約２MHzから約１７０MHzの周波数、及び５００Wと１２，０００Wとの間の電力レベルで供給され得る。他の実施形態は、約２０００Wから約１２，０００Wでソースプラズマ電力を供給することを含む。印加される電力は、処理される基板のサイズに応じて調整することができる。１以上の実施形態では、マイクロ波プラズマは、約２キロワット（kW）から約１２キロワット（kW）の範囲の電力で連続波として印加される。
[00102] CVDチャンバ（プラズマ源を有する）内の高圧、ならびに他の要因に基づいて、イオン化種の生成は最小化され、ラジカルの生成は最大化される。理論に束縛されることを意図するものではないが、ナノ結晶ダイヤモンド層は、sp2結合ではなく主にsp3結合であるべきであると考えられている。更に、層の堆積中にイオン化種よりもラジカル種の数を増加させることによって、より多くのsp3結合を実現することができると考えられている。イオン化種は、高エネルギーであり、ラジカルよりも多くの移動のための余地を必要とし得る。圧力を増加させることによって、電子エネルギーは減少するが、他の分子との衝突の可能性は増加する。電子エネルギーの減少及び衝突数の増加は、イオン生成よりもラジカル生成に有利である。
[00103] 活性化されると、活性化された堆積ガスは、次いで、第２の圧力を有する第２の空間を通して供給される。第２の空間は、第２のチャンバ、又はプロセス空間と遠隔プラズマチャンバとの間の別の密閉エリアであってよい。一実施例では、第２の空間が、遠隔プラズマチャンバとプロセス空間との間の連結部である。
[00104] 第２の圧力は、第１の圧力未満である。流量、全体容積の変化、又はそれらの組み合わせに基づいて、遠隔プラズマチャンバから第２の空間への移動は、第２の空間内の活性化された堆積ガスの減圧をもたらす。圧力は、堆積層とのイオン化種の衝突を低減しながら、ラジカル種からのより良好な堆積を可能にするために低減される。一実施形態では、第２の圧力は、約０．１Torrと約５Torrとの間である。１以上の実施形態では、第２の圧力が、約０．１Torrから約１Torrの範囲である。
[00105] 次いで、２sccmから１０sccmの流量範囲のメタン（CH4）／二酸化炭素（CO2）を含む活性化された堆積ガスが、処理チャンバの処理空間内の基板に供給される。基板は、結晶シリコン基板などの任意の組成物であってよい。基板は、ビア又は相互連結などの１以上のフィーチャを含んでよい。基板は、基板支持体上で支持することができる。基板支持体は、特定の温度範囲に維持することができる。一実施形態では、基板支持体は、約５００℃と約６５０℃との間の温度範囲に維持される。
[00106] 図４Ａで示されているように、基板４０２は、ナノ結晶層の堆積のために前もってシードすることができる。一実施形態では、基板４０２は、基板４０２上に懸濁ナノダイヤモンド４０４を形成するために、シーディング溶液中に浸漬されるか、さもなければコーティングされる。シーディング溶液はエタノールをベースとしたナノダイヤモンドの懸濁であってよい。基板４０２は、超音波処理中に懸濁液内に浸漬され、それは、懸濁されたナノダイヤモンド４０４の一部を基板４０２の表面に付着させる。本明細書に記載の実施形態から逸脱することなく、他のプレシーディング技法を使用することができる。
[00107] 図４Ｂを参照すると、次いで、ナノ結晶ダイヤモンド層４０６が、基板４０２の表面上に堆積される。先に生成された活性化された堆積ガスからのラジカルは、基板表面に衝突してナノ結晶ダイヤモンド層４０６を形成する。低圧は、遠隔で生成されたラジカルから第１のナノ結晶ダイヤモンド層４０６中にsp3結合を形成するのに有益であると考えられている。遠隔プラズマ源内のより高い圧力は、優先的なラジカル生成を可能にし、一方、プロセス空間内のより低い圧力は、以前に生成されたラジカルからのより均一な堆積を可能にする。
[00108] ナノ結晶ダイヤモンド層４０６が堆積されると、水素含有ガスがCVDチャンバ（プラズマ源を有する）に供給される。水素含有ガスは、個別の時間に供給することができ、又は前の工程からのガス流を維持することができる。この部分にはアルカン前駆体は存在しない。水素含有ガスは、不活性ガスと共に、又は複数の水素含有ガスの組み合わせの部分として供給することができる。１以上の実施形態では、水素（H2）ガスは、９０sccmから９６sccmの流量範囲で供給される。
[00109] 次いで、水素含有ガスを活性化して、活性化された水素含有ガスを生成する。水素含有ガスは、活性化された堆積ガスを生成することに関して説明されたプラズマの生成のための同じ圧力、温度、電力タイプ、電力範囲、及び他のパラメータを使用して、プラズマに変換することができる。
[00110] 活性化された水素含有ガスが生成されると、それは、プロセス空間内の基板に供給することができる。プロセス空間及び基板は、上述したように、同じ圧力、温度、及び他のパラメータで維持されてもよい。堆積プロセス中に、ポリマーが、堆積されたナノ結晶ダイヤモンド層の表面上に生成され得ると考えられる。ポリマーは、更なる堆積に影響を及ぼし、さもなければ堆積層の性能を低下させる可能性がある。活性化された水素含有ガスを堆積された層に供給することによって、ポリマーは揮発し、次いで、チャンバから除去されて、その結果、ポリマーは後続の堆積プロセスに影響を及ぼさない。
[00111] 図４Ｃ及び図６を参照すると、動作６０４では、ナノ結晶ダイヤモンド層４０６が、不活性ガスプラズマに曝露され、平滑な表面ナノ結晶ダイヤモンド層４０８を形成する。１以上の実施形態では、ガス流は、ヘリウム（He）、ネオン（Ne）、及びアルゴン（Ar）のうちの１以上から選択される不活性ガスを含む。１以上の特定の実施形態では、不活性ガスプラズマが、アルゴン（Ar）であって、約５０sccmから約２００sccmの流量範囲で供給され、約２kWから約１２kWの範囲のマイクロ波電力で１０～９０％だけパルス化され、約０．１Torrから約１Torrの範囲の圧力の、及び約５００℃から約６５０℃の範囲の温度のアルゴン（Ar）を含む。
[00112] 次いで、不活性ガスは、遠隔プラズマチャンバに供給される。不活性ガスは、５Torrを超えるような比較的高い圧力で供給される。一実施形態では、不活性ガスが、約１０Torrと１００Torrとの間、例えば約５０Torrで供給される。
[00113] 次いで、不活性ガスを活性化して、活性化された不活性ガスを生成することができる。不活性ガスは、電源を使用してプラズマを生成することによって活性化することができる。ガスを反応性核種に活性化させ、反応性核種のプラズマを維持することができる任意の電源が使用されてもよい。例えば、高周波（RF）、直流（DC）、又はマイクロ波（MW）ベースの電力放電技法が使用されてもよい。電源は、CVDチャンバ（プラズマ源を有する）に印加されるソースプラズマ電力を生成し、不活性ガスのプラズマを生成し、維持する。ソースプラズマ電力にRF電力を使用する実施形態では、ソースプラズマ電力は、約２MHzから約１７０MHzの周波数、及び５００Wと１２，０００Wとの間の電力レベルで供給され得る。他の実施形態は、約２０００Wから約１２，０００Wでソースプラズマ電力を供給することを含む。印加される電力は、処理される基板のサイズに応じて調整することができる。
[00114] CVDチャンバ（プラズマ源を有する）内の高圧、ならびに他の要因に基づいて、イオン化された種の生成は最小化され、一方、ラジカルの生成は最大化され、ナノ結晶ダイヤモンド層４０６の表面の平滑化をもたらし、平滑化されたナノ結晶ダイヤモンド層４０８を形成する。
[00115] 一旦活性化されると、約５０sccmから約２００sccmの流量範囲のアルゴン（Ar）を含む活性化された不活性ガスは、次いで、第２の圧力を有する第２の空間を通して供給される。第２の空間は、第２のチャンバ、又はプロセス空間と遠隔プラズマチャンバとの間の別の密閉エリアであってよい。一実施例では、第２の空間が、遠隔プラズマチャンバとプロセス空間との間の連結部である。
[00116] 第２の圧力は、第１の圧力未満である。流量、全体容積の変化、又はそれらの組み合わせに基づいて、遠隔プラズマチャンバから第２の空間への移動は、第２の空間内の活性化された堆積ガスの減圧をもたらす。圧力は、堆積層とのイオン化種の衝突を低減しながら、ラジカル種からのより良好な堆積を可能にするために低減される。一実施形態では、第２の圧力は、約０．１Torrと約５Torrとの間である。１以上の実施形態では、第２の圧力が、約０．１Torrから約１Torrの範囲である。
[00117] 次いで、活性化された不活性ガスは、約５０sccmから約２００sccmの流量範囲で、プロセスチャンバのプロセス空間内のナノ結晶ダイヤモンド層４０６に供給される。一実施形態では、基板支持体は、約５００℃と約６５０℃との間の温度範囲に維持される。
[00118] 平滑なナノ結晶ダイヤモンド層４０８は、約１５nm未満の粗さ（AFM）を有する平滑な表面を有する。
[00119] 決定点６０６において、平滑なナノ結晶ハードマスク４０８が所定の粗さ及び厚さを実現したかどうかが判定される。各堆積サイクルは、約２０Åと約２００Åとの間、例えば約１００Åの厚さを生成する。上記のステップを繰り返すことによって、前の層は、次の堆積のためのシード層として作用し、所望の厚さ全体を堆積させることができる。一実施形態では、ナノ結晶ダイヤモンド積層体は、1μmの厚さまで堆積される。
[00120] 決定点６０６において、ナノ結晶ダイヤモンド積層体が粗すぎるか、又は十分に厚くない場合、サイクルは、更なる堆積及び平滑化ステップのために、動作６０２及び６０４に戻り、厚くて平滑なナノ結晶ダイヤモンド積層体４１０をもたらす（図４Ｄ参照）。
[00121] 決定点６０６において、ナノ結晶ダイヤモンド積層体が所望の粗さ及び厚さを得た場合、処理は継続する。動作６０８において、ナノ結晶ダイヤモンド層は、任意選択的に、次いで、パターニング及びエッチングされ得る。パターニングは、ナノ結晶ダイヤモンド層の上へのフォトレジスト１１２、２１２の堆積を含み得る。次に、フォトレジスト１１２、２１２を適切な波長の放射線に曝露して、開口部／アパーチャ１１１、２１１のパターンを形成する。次いで、パターンは、フォトレジスト１１２、２１２と、次いで、ナノ結晶ダイヤモンド層との両方にエッチングされる。
[00122] 動作６１０では、次いで、デバイスをエッチングして、特徴又はチャネルを形成することができる。次いで、ナノ結晶ダイヤモンド層内に形成されたパターンにより、デバイスをエッチングすることができる。デバイスは、ナノ結晶ダイヤモンド層１０８、２０８に重なるデバイス層１０４、１０６、２０４、２０６に対して選択的なエッチャントによってエッチングされる。デバイス層は、当技術分野で周知の化学及び技法を使用してエッチングされる。一実施形態では、エッチャントは塩素含有エッチャントである。
[00123] 動作６１２では、次いで、ナノ結晶ダイヤモンド層が、デバイスの表面から除去され得る。ナノ結晶ダイヤモンド層は、例えば、プラズマアッシングプロセスを用いてデバイス層の表面から灰化することができる。プラズマアッシングプロセスは、O2などの酸素含有ガスを活性化することを含んでよい。O2使用時の灰化速度は約９００Å／分以上である。ナノ結晶ダイヤモンド層は、高アスペクト比エッチングシステムを用いて灰化されてもよい。
[00124]上述の明細書では、本発明の特定の例示の実施形態を参照しながら本発明の実施形態を説明してきた。以下の特許請求の範囲に記載されるように、本発明の実施形態のより広い主旨及び範囲から逸脱しない限り、本発明に様々な修正を加えることができることが明らかになろう。従って、本明細書及び図面を限定的と捉えるのではなく、例として見なすべきである。
[00125] この明細書全体を通じて、「一実施形態（one embodiment）」、「特定の実施形態（certain embodiments）」、「１以上の実施形態（one or more embodiments）」、又は「実施形態（an embodiment）」に対する言及は、実施形態に関連して説明されている特定の特徴、構造、材料、又は特性が、本開示の少なくとも１つの実施形態に含まれることを意味する。故に、この明細書全体の様々な箇所での「１以上の実施形態で」、「特定の実施形態で」、「一実施形態で」、又は「実施形態で」などの表現は、必ずしも、本開示の同一の実施形態に言及するものではない。更に、特定の特徴、構造、材料、又は特質は、１以上の実施形態において、任意の適切なやり方で組み合わされ得る。
[00126] 本明細書の開示は特定の実施形態を参照して説明されているが、これらの実施形態は、本開示の原理及び用途の例示にすぎないことを理解されたい。本開示の精神及び範囲から逸脱することなく、本開示の方法及び装置に対して様々な改変及び変形を行い得ることが、当業者には明らかになろう。したがって、本発明は、添付の特許請求の範囲及びその均等物の範囲内にある修正及び変形を含むことが意図されている。

Claims (8)

  1. ２から１２kWの範囲のマイクロ波電力、０．１から１Torrの範囲の圧力、５００℃から６５０℃の範囲の温度、及びメタン（CH4）／二酸化炭素（CO2）／水素（H2）のガス流を使用して、基板上に、第１の厚さ、第１の粗さ、第１の硬度、及び第１の弾性率を有する第１のナノ結晶ダイヤモンド層を堆積させること、並びに
    １０～９０％でパルス化された２から１２kWの範囲のマイクロ波電力、０．１から１Torrの範囲の圧力、５００℃から６５０℃の範囲の温度、及びメタン（CH4）／二酸化炭素（CO2）／水素（H2）／アルゴン（Ar）のガス流を使用して、前記第１のナノ結晶ダイヤモンド層上に、第２の厚さ及び第２の粗さを有する第２のナノ結晶ダイヤモンド層を堆積させることを含み、
    前記第１の厚さは前記第２の厚さよりも大きく、前記第２の粗さは前記第１の粗さ未満である、処理方法。
  2. 前記第１のナノ結晶ダイヤモンド層を堆積させることは、プラズマを生成するために、炭素含有ガス及び二酸化炭素を含む堆積ガスを生成し、前記堆積ガスを活性化することを含む、請求項１に記載の処理方法。
  3. 前記第１のナノ結晶ダイヤモンド層を堆積させる前に、前記基板上にシード層を堆積させることを更に含む、請求項１に記載の処理方法。
  4. 前記シード層が、ナノ結晶ダイヤモンドを含む、請求項３に記載の処理方法。
  5. 前記第２のナノ結晶ダイヤモンド層を堆積させることは、プラズマを生成するために、炭素含有ガス、二酸化炭素、及び不活性ガスを含む堆積ガスを生成し、前記堆積ガスを活性化することを含む、請求項１に記載の処理方法。
  6. 前記第２のナノ結晶ダイヤモンド層を形成するために、前記第１のナノ結晶ダイヤモンド層を水素プラズマに曝露することを更に含む、請求項５に記載の処理方法。
  7. 前記第１の厚さは、２５０nmから６５０nmの範囲である、請求項１に記載の処理方法。
  8. 前記第２の厚さは、５nmから２００nmの範囲である、請求項１に記載の処理方法。
JP2021560930A 2020-08-31 2021-08-16 ダイヤモンドフィルムのトライボロジー特性の改善 Active JP7417627B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2023161812A JP2024012282A (ja) 2020-08-31 2023-09-26 ダイヤモンドフィルムのトライボロジー特性の改善

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US17/007,441 US11594416B2 (en) 2020-08-31 2020-08-31 Tribological properties of diamond films
US17/007,441 2020-08-31
PCT/US2021/046095 WO2022046448A1 (en) 2020-08-31 2021-08-16 Improving tribological properties of diamond films

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2023161812A Division JP2024012282A (ja) 2020-08-31 2023-09-26 ダイヤモンドフィルムのトライボロジー特性の改善

Publications (3)

Publication Number Publication Date
JP2022549044A JP2022549044A (ja) 2022-11-24
JPWO2022046448A5 JPWO2022046448A5 (ja) 2023-04-14
JP7417627B2 true JP7417627B2 (ja) 2024-01-18

Family

ID=80353808

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2021560930A Active JP7417627B2 (ja) 2020-08-31 2021-08-16 ダイヤモンドフィルムのトライボロジー特性の改善
JP2023161812A Pending JP2024012282A (ja) 2020-08-31 2023-09-26 ダイヤモンドフィルムのトライボロジー特性の改善

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2023161812A Pending JP2024012282A (ja) 2020-08-31 2023-09-26 ダイヤモンドフィルムのトライボロジー特性の改善

Country Status (4)

Country Link
US (2) US11594416B2 (ja)
JP (2) JP7417627B2 (ja)
CN (1) CN114503241A (ja)
WO (1) WO2022046448A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230138978A1 (en) * 2021-11-01 2023-05-04 International Business Machines Corporation Structure and method to pattern pitch lines

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170269263A1 (en) 2016-03-16 2017-09-21 Adam Khan Diamond coated antireflective window system and method
JP2017533580A (ja) 2014-09-03 2017-11-09 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ ３ｄ ｎａｎｄハードマスク用途向けナノ結晶ダイヤモンド炭素膜
JP2017534750A (ja) 2014-08-22 2017-11-24 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 高密度高Ｓｐ３含有層を実現するための高電力インパルスマグネトロンスパッタリング処理
JP2017226593A (ja) 2016-03-08 2017-12-28 トゥー‐シックス・インコーポレイテッド シリコン層、及び、光学的に仕上げられた（又は密集した）シリコン‐ダイヤモンド界面を有するダイヤモンド層を含む基板

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2554100B2 (ja) * 1987-09-10 1996-11-13 三菱重工業株式会社 ダイヤモンド皮膜の研磨方法
US7079740B2 (en) 2004-03-12 2006-07-18 Applied Materials, Inc. Use of amorphous carbon film as a hardmask in the fabrication of optical waveguides
US20090017258A1 (en) 2007-07-10 2009-01-15 Carlisle John A Diamond film deposition
US8007910B2 (en) 2007-07-19 2011-08-30 City University Of Hong Kong Ultrahard multilayer coating comprising nanocrystalline diamond and nanocrystalline cubic boron nitride
US8460464B2 (en) * 2009-03-31 2013-06-11 Rajneesh Bhandari Method for producing single crystalline diamonds
US9449982B2 (en) * 2013-03-12 2016-09-20 Sandisk Technologies Llc Method of making a vertical NAND device using a sacrificial layer with air gap and sequential etching of multilayer stacks
EP2832899A1 (fr) 2013-08-02 2015-02-04 The Swatch Group Research and Development Ltd. Revêtement de diamant et procédé de dépôt d'un tel revêtement
US9382625B2 (en) * 2014-05-01 2016-07-05 Applied Materials, Inc. Remote plasma source based cyclic CVD process for nanocrystalline diamond deposition

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017534750A (ja) 2014-08-22 2017-11-24 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 高密度高Ｓｐ３含有層を実現するための高電力インパルスマグネトロンスパッタリング処理
JP2017533580A (ja) 2014-09-03 2017-11-09 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ ３ｄ ｎａｎｄハードマスク用途向けナノ結晶ダイヤモンド炭素膜
JP2017226593A (ja) 2016-03-08 2017-12-28 トゥー‐シックス・インコーポレイテッド シリコン層、及び、光学的に仕上げられた（又は密集した）シリコン‐ダイヤモンド界面を有するダイヤモンド層を含む基板
US20170269263A1 (en) 2016-03-16 2017-09-21 Adam Khan Diamond coated antireflective window system and method

Also Published As

Publication number Publication date
US20230170217A1 (en) 2023-06-01
US11594416B2 (en) 2023-02-28
US20220068643A1 (en) 2022-03-03
WO2022046448A1 (en) 2022-03-03
US11894230B2 (en) 2024-02-06
JP2024012282A (ja) 2024-01-30
JP2022549044A (ja) 2022-11-24
CN114503241A (zh) 2022-05-13

Similar Documents

Publication Publication Date Title
US10954129B2 (en) Diamond-like carbon as mandrel
KR101821800B1 (ko) 3d nand 하드마스크 애플리케이션을 위한 나노결정질 다이아몬드 탄소 필름
CN108475640B (zh) 用于侧向硬模凹槽减小的混合碳硬模
US7919416B2 (en) Method of forming conformal dielectric film having Si-N bonds by PECVD
JP7229929B2 (ja) ハードマスク応用向けのホウ素がドープされた炭化タングステン
KR20180029925A (ko) 스페이서 및 하드마스크 애플리케이션을 위한 실란 및 알킬실란 종으로부터의 보란 매개 탈수소화 프로세스
TW201007832A (en) Method for critical dimension shrink using conformal PECVD films
KR20050034566A (ko) 실리콘 탄화물막을 제조하는 방법
JP2024012282A (ja) ダイヤモンドフィルムのトライボロジー特性の改善
JP2004363558A (ja) 半導体装置の製造方法およびプラズマエッチング装置のクリーニング方法
JP7441244B2 (ja) 低い粗さのダイヤモンドフィルムの堆積
US11495454B2 (en) Deposition of low-stress boron-containing layers
TW202422701A (zh) 高深寬比接點(harc)蝕刻
TW202336256A (zh) 用於鑽石膜沉積之氣相前驅物種晶
TW202212256A (zh) 低應力含碳層的沉積
CN117242547A (zh) 含碳材料的循环等离子体刻蚀

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220715

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230117

A524 Written submission of copy of amendment under article 19 pct

Free format text: JAPANESE INTERMEDIATE CODE: A524

Effective date: 20230405

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230627

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230926

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231219

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240105

R150 Certificate of patent or registration of utility model

Ref document number: 7417627

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150