JP2017226593A - シリコン層、及び、光学的に仕上げられた(又は密集した)シリコン‐ダイヤモンド界面を有するダイヤモンド層を含む基板 - Google Patents

シリコン層、及び、光学的に仕上げられた(又は密集した)シリコン‐ダイヤモンド界面を有するダイヤモンド層を含む基板 Download PDF

Info

Publication number
JP2017226593A
JP2017226593A JP2017043979A JP2017043979A JP2017226593A JP 2017226593 A JP2017226593 A JP 2017226593A JP 2017043979 A JP2017043979 A JP 2017043979A JP 2017043979 A JP2017043979 A JP 2017043979A JP 2017226593 A JP2017226593 A JP 2017226593A
Authority
JP
Japan
Prior art keywords
diamond
layer
silicon
silicon layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017043979A
Other languages
English (en)
Inventor
シュイ,ウエン−チン
Wen-Qing Xu
リィウ,チャオ
Chao Liu
バルバロッサ,ジョヴァンニ
Barbarossa Giovanni
アンダーソン,トーマス,イー.
e anderson Thomas
アイスラー,エルギン,イー.
E Eissler Elgin
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Coherent Corp
Original Assignee
II VI Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by II VI Inc filed Critical II VI Inc
Publication of JP2017226593A publication Critical patent/JP2017226593A/ja
Pending legal-status Critical Current

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/26Deposition of carbon only
    • C23C16/27Diamond only
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/01Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes on temporary substrates, e.g. substrates subsequently removed by etching
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02Pretreatment of the material to be coated
    • C23C16/0254Physical treatment to alter the texture of the surface, e.g. scratching or polishing
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/26Deposition of carbon only
    • C23C16/27Diamond only
    • C23C16/274Diamond only using microwave discharges
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56After-treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02524Group 14 semiconducting materials
    • H01L21/02527Carbon, e.g. diamond-like carbon
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/0262Reduction or decomposition of gaseous compounds, e.g. CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

【課題】光学的に仕上げられた表面を有し、シリコン基板からの層間剥離を起こさない積層基板と積層基板の形成方法を提供する。
【解決手段】光学的に仕上げられた表面を有するシリコン層4と、シリコン層4の前記光学的に仕上げられた表面上の化学気相蒸着(CVD)成長したダイヤモンド層6とを含み、シリコン層4とダイヤモンド層6との界面10において、シリコン層4の前記光学的に仕上げられた表面が、100nm以下の表面粗さ(Ra)を有する積層基板2。成長ダイヤモンド層6の、シリコン層4とは反対側の表面14は、研磨されて光学的に仕上げられ、光管理コーティング19は、成長ダイヤモンド層6の、シリコン層4とは反対側の表面に適用され得る積層基板2。光学的に仕上げられたシリコン層4の表面12にダイヤモンド粉末を播種し、CVDでその上にダイヤモンド層6を所定の厚さ迄蒸着する、積層基板の形成方法。
【選択図】図1

Description

本発明は、シリコン層及び光学的に仕上げられたシリコン‐ダイヤモンド界面を有するダイヤモンド層、並びに、必要に応じて光学的に仕上げられたダイヤモンド表面を含む基板に関する。本発明は、さらに、前記基板を作る方法に関し、前記基板の適用を記載する。
ダイヤモンドは、モース硬度10を有する最も硬い材料の一つとして知られ、例えば切断、切削、穴あけ、フライス削り等の適用にダイヤモンドを最も有用にさせる。ダイヤモンドはまた、最大で2000〜2200W/(m・K)の熱伝導率を有する最も熱伝導性が高い材料として知られ、厳しい条件下における温度管理での適用において望ましい材料となる。ダイヤモンドはまた、極めて低い摩擦係数を有し、例えばブレーキ等の用途のための多目的材料となる。ダイヤモンド上にダイヤモンドを用いると、摩擦係数が低く、過酷な条件下での潤滑用途を有利にする。ダイヤモンドはまた、マイクロ波、赤外線、可視光及び他の紫外線電磁波を送信するための望ましい光学材料である。ダイヤモンドはまた、高フルエンス核放射線の検出器として用いる際、高い安定性を有する。その上、ダイヤモンドは、高温又は極低温条件下でさえ、強酸、強塩基、強酸化剤又は強還元剤を含み得る化学的環境において、非常に不活性な材料でもある。さらに、ダイヤモンドは、高い屈折率を有し、宝石産業における使用につながる。
その上、以下の表1に示すように、ダイヤモンドにおける音速は18,500m/sである。これは、単結晶シリコン(8,500m/s)及び炭化ケイ素(13,300m/s)における音速よりもさらに速い。音速は、弾性波共振器を製造する際に考慮される、材料に固有の特性である。弾性波共振器は、RFフィルター、RF発振器、RF MEMSスイッチ及びマイクロシステム(センサー)として広く用いられている。弾性波共振器の前記共振周波数は、前記材料の音速に正比例し、前記共振器の幾何学的寸法に反比例する。ダイヤモンドから作られた前記共振器(特定の幾何学的形状を有する)は、シリコンから作られた共振器の周波数の2.2倍の周波数で共振する。したがって、特定の共振周波数に対して、ダイヤモンドから作られた共振器は、シリコンから作られた共振器の幾何学的寸法よりも2.2倍小さい幾何学的寸法を有し得る。ダイヤモンド共振器は、シリコン共振器と比較して、振動中に低いエネルギー損失を有する。前記エネルギー損失は、品質因子Qによって測定される。シリコンの前記理論Q値が約36,000であるのに対して、ダイヤモンドの前記理論Q値は約380,000である。前記Q値が高いほど、振動中のエネルギー損失は低くなる。
したがって、ダイヤモンド弾性波共振器が、高品質ダイヤモンド及び高品質ダイヤモンド表面の両方を有することが望ましく、これによって、高共振周波数、高Q値(又は低消費電力のための低いエネルギー損失)又は高周波数Qの製品の実現が容易になる。
工業的に、ダイヤモンドは、化学蒸着(CVD)と呼ばれる方法で、反応器内で成長させることができる。適した成長条件は、マイクロ波強化プラズマ、タングステン熱フィラメント、DCジェットプラズマ、レーザー誘起プラズマ、アセチレン・トーチ等によって達成し得る。
多くのダイヤモンドの用途では、ダイヤモンドを含む基板の前記表面が、弾性波媒体として又は光/電磁波を反射する基板として使用する、又は、エレクトロニクス、フォトニクス又はオプトエレクトロニクスから、ろう付け又は接着のような結合の特定のタイプを介して熱エネルギーを取り除く目的のために、光学的に滑らかに仕上げる必要がある。ダイヤモンドは、最も硬い材料の一つとして知られているので、ダイヤモンドの研磨は、時間がかかって費用の高い工程であり、前記工程では、ダイヤモンドを含む基板が応力にさらされ、同時に、熱が発生する。さらに、ダイヤモンドは壊れやすく、粉砕しやすい。ダイヤモンドフィルムの研磨中に発生する前記熱及び応力は、基板を構成するダイヤモンドフィルムの層間剥離又は部分的な層間剥離を引き起こす。
熱膨張率に関して、ダイヤモンド(約1×10−6m/m−K)とシリコン(約3×10−6m/m−K)との間には、大きな不整合がある。ダイヤモンドフィルムは、一般的に高温下においてシリコン基板上で成長する。前記ダイヤモンドフィルム成長工程の最後に、ダイヤモンド層及びシリコン層を含む前記基板は、ダイヤモンド成長温度から室温まで冷却される。ダイヤモンドは、シリコンよりも大幅に収縮が小さく、これにより、前記ダイヤモンド層と前記シリコン層との間に大きな応力を生じさせ得る。その際、ダイヤモンドは圧縮応力を受け、シリコンは引張応力を受ける。このような熱膨張率の不整合応力は、ダイヤモンド層及びシリコン層を含む前記基板の幾何学的寸法とともに増加する。前記応力が特定のレベルに達する時、前記ダイヤモンド層は、前記シリコン層から剥離され得る。しばしば、前記剥離されたダイヤモンド層は、圧縮応力のために多くの不均整な小片に粉砕され、又は、シリコン層、例えばシリコンウェハーが、引張応力のために砕ける。
本明細書に開示される基板は、光学的に仕上げられたシリコン‐ダイヤモンド界面(又はダイヤモンドの粒子密度が10/cm以上である密集したダイヤモンド‐シリコン界面)、及び、必要に応じて光学的に仕上げられたダイヤモンド表面を有するシリコン層及びダイヤモンド層を含む。前記シリコン‐ダイヤモンド界面における前記ダイヤモンド表面の前記表面粗さ(Ra)は、100nm以下、50nm以下、30nm以下、20nm以下、10nm以下又は5nm以下となり得る。前記シリコン‐ダイヤモンド界面における前記シリコン表面の前記表面粗さは、100nm以下、50nm以下、30nm以下、20nm以下、10nm以下、5nm以下、2nm以下又は1nm以下となり得る。前記ダイヤモンド層の、前記界面とは反対側の前記表面粗さは、100nm以下、50nm以下、30nm以下、20nm以下、10nm以下又は5nm以下となり得る。前記基板の前記ダイヤモンド層の厚さは、5ミクロン以下、10ミクロン以下、20ミクロン以下、50ミクロン以下、100ミクロン以下、200ミクロン以下、500ミクロン以下又は2,000ミクロン以下となり得る。前記基板の前記シリコン層の厚さは、10ミクロン以上、50ミクロン以上、100ミクロン以上、200ミクロン以上、500ミクロン以上、2,000ミクロン以上又は5,000ミクロン以上となり得る。前記基板の直径は、1インチ(25.4mm)以上、2インチ(50.8mm)以上、3インチ(76.2mm)以上、4インチ(101.6mm)以上、5インチ(127mm)以上又は6インチ(152.4mm)以上となり得る。前記基板の全体の厚さは、50ミクロン以上、100ミクロン以上、150ミクロン以上、250ミクロン以上、500ミクロン以上、1mm以上、3mm以上又は5mm以上となり得る。
前記ダイヤモンド層は、ドープ又は非ドープの多結晶、ナノ結晶又は超ナノ結晶となり得る。前記シリコン層は、ドープ又は非ドープの多結晶、単結晶等となり得る。前記ダイヤモンド品質は、20cm−1以下、15cm−1以下、10cm−1以下又は7cm−1以下のラマンピーク半値幅を有し得る。
光学的に仕上げられたシリコン‐ダイヤモンド界面(又は密集したダイヤモンド‐シリコン界面)、及び、必要に応じて光学的に仕上げられたダイヤモンド表面を有するシリコン層及びダイヤモンド層を含む前記基板を作るための成長条件もまた、本明細書に開示される。
図1は、光学的に仕上げられたシリコン‐ダイヤモンド界面、及び、必要に応じて光学的に仕上げられたダイヤモンド表面を有するシリコン層及びダイヤモンド層を含む基板の一例を示す概略図である。 図2は、図1に示す前記基板を製造する工程のフロー図である。 図3は、図1に示す前記基板の前記シリコン層上に前記ダイヤモンド層を蒸着するために使用され得るマイクロ波プラズマ化学蒸着(CVD)システムの一例を示す概略図である。 図4(a)は、シリコン基板の成長表面に形成されたパターン「II−VI」を含むシリコン基板上へ適合して成長したダイヤモンドフィルムの写真である。図4(b)及び図4(c)は、図4(a)に示すダイヤモンドフィルムの核生成側及び成長側の拡大図である。 図5は、図4(a)に示すダイヤモンドフィルムの成長側の中心、成長側の端、核生成側の中心及び核生成側の端のラマングラフを示す、ラマン強度対波長のグラフである。 図6は、本明細書の実施例6に従ってシリコン表面上のダイヤモンドの核生成を含む第一播種工程後にダイヤモンドフィルムが成長するポリシリコン基板のシリコン表面のSEM写真である。 図7は、本明細書の実施例6のシリコン基板上のダイヤモンドにおける研磨されたダイヤモンド成長表面の干渉計粗さ測定である。 図8は、本明細書の実施例6のシリコン基板上のダイヤモンドにおけるダイヤモンド核生成側表面の干渉計粗さ測定である。 図9は、本明細書の実施例6のシリコン基板上のダイヤモンドにおけるダイヤモンド核生成側表面のSEM写真である。 図10は、本明細書の実施例6のシリコン基板上のダイヤモンドにおけるダイヤモンド成長表面の干渉計表面輪郭測定である。 図11は、本明細書の実施例6のシリコン基板上のダイヤモンドにおけるシリコン基板上のアズグロウン(成長したままの)ダイヤモンド表面及び研磨されたダイヤモンド表面のラマンスペクトルである。
様々な非限定的な例を、添付の図面を参照して説明する。図中における同じ符号は、同一又は機能的に同等の要素に対応する。
図1に関して、一実施例では、複合基板2はシリコン層4及びダイヤモンド層6を含み、前記シリコン層と前記ダイヤモンド層との間の界面8が、光学的に仕上げられ、又は、ダイヤモンド粒子間に空洞又は隙間が実質的に存在しない状態で物理的に密集し得る。具体的には、シリコン‐ダイヤモンド界面8におけるダイヤモンド表面10が、光学的に仕上げられ得る(シリコン層4を取り除いてダイヤモンド界面表面を露出させることにより特徴づけられ得る)、又は、ダイヤモンド粒子間に空洞又は隙間が実質的に存在しない状態で物理的に密集し得る。シリコン‐ダイヤモンド界面におけるダイヤモンド表面10の表面粗さ(光学的に仕上げられた界面について)(Ra)は、100nm以下、50nm以下、30nm以下、20nm以下、10nm以下又は5nm以下となり得る。界面でラッピングされ、研削され又はエッチングされたシリコン表面に対して、ダイヤモンド‐シリコン界面は、ダイヤモンド粒子密度によって特徴付けることができるイヤモンド粒子間の空洞又は隙間の存在によって特徴付けることができる。ダイヤモンドの粒子密度は、10/cm以上、10/cm以上、10/cm以上、10/cm以上、10/cm以上又は10/cm以上となり得る。シリコン‐ダイヤモンド界面におけるシリコン表面(光学的に仕上げられたシリコンについて)の表面粗さ(Ra)は、100nm以下、50nm以下、30nm以下、20nm以下、10nm以下、5nm以下、2nm以下又は1nm以下となり得る。シリコン‐ダイヤモンド界面8におけるシリコン表面の表面粗さRaは、ダイヤモンド成長前の同じシリコン表面の粗さによって決定され得る。
弾性波共振器での基板2の適用において、シリコン‐ダイヤモンド界面におけるダイヤモンドの密集した層は、弾性波が最小限の散乱で伝わることを可能にする。さもなければ、弾性波は多孔質媒体中で減衰するだろう。
光学的に仕上げられたシリコン‐ダイヤモンド界面はまた、共振器の幾何学的寸法の精密な制御を可能にし、同様に固有弾性共振周波数(RF通信フィルタ又は発信器等の臨界値)を制御する。
光波管理での基板2の適用において、シリコン界面におけるダイヤモンドの密集した層は、光の散乱を回避し、光学的に仕上げられた表面は、光の反射、屈折及び伝導の精密な制御を可能にする。温度管理での基板2の適用において、シリコン‐ダイヤモンド界面における密集したダイヤモンドは、ダイヤモンド粒子間の空洞又は隙間における気相又は真空中での熱伝導の遅れを回避し、ダイヤモンド媒体中の速いフォノン伝播を利用して、温度管理の高い性能を達成する。
必要に応じて、基板2のダイヤモンド表面14(シリコン‐ダイヤモンド界面8の反対側)は、光学的に仕上げられ得る。光学的に仕上げられたダイヤモンド表面14は、研磨工程によって達成することができる。ダイヤモンド表面14の表面粗さ(Ra)は、100nm以下、50nm以下、30nm以下、20nm以下、10nm以下又は5nm以下となり得る。ダイヤモンド表面14の光学的な仕上げは、光制御のための光学的管理、熱源に結合するための温度管理、幾何学的寸法の精密な制御のため、及び、望ましい弾性波共振制御及び性能を達成するための圧電及び電極構造を作り上げるための弾性波管理の要因となり得る。
光学的に仕上げられた(又は密集した)界面を有する基板2のシリコン表面16(シリコン‐ダイヤモンド界面8の反対側)、及び、必要に応じて光学的に仕上げられたダイヤモンド表面14は、研削され、エッチングされ、又は、光学的に研磨され得る。
一実施例では、基板2のダイヤモンド層6は、あらゆる厚さとなり得る。一実施例では、ダイヤモンド層6の厚さは、5ミクロン以下、10ミクロン以下、20ミクロン以下、50ミクロン以下、100ミクロン以下、200ミクロン以下、500ミクロン以下又は2,000ミクロン以下となり得る。一実施例では、ダイヤモンド層6の厚さは、弾性波共振、光伝播制御及び/又は温度管理における効率において必要とされる精度によって決定され得る。
一実施例では、基板8のシリコン層4は、あらゆる厚さとなり得る。一実施例では、前記厚さは、10ミクロン以上、50ミクロン以上、100ミクロン以上、200ミクロン以上、500ミクロン以上、2,000ミクロン以上又は5,000ミクロン以上となり得る。シリコン層の厚さは、基板2を製造する工程の間の適用の必要性及び実質上の必要性によって決定され得る。
基板2は、あらゆる幾何学的(最大の)寸法を有し得る。一実施例では、前記最大寸法(例えば直径)は、1インチ(25.4mm)以上、2インチ(50.8mm)以上、3インチ(76.2mm)以上、4インチ(101.6mm)以上、5インチ(127mm)以上又は6インチ(152.4mm)以上となり得る。基板2の直径は、異なる製造方法で扱うことができるように選択され、制御され得る。
基板2は、50ミクロン以上、100ミクロン以上、150ミクロン以上、250ミクロン以上、500ミクロン以上、1mm以上、3mm以上又は5mm以上の厚さを有し得る。前記基板の厚さは、特定の用途における必要性を満たす製造方法によって決定され得る。
基板2のダイヤモンド層6は、20cm−1以下、15cm−1以下、10cm−1以下又は7cm−1以下のラマンピーク半値幅を有する品質の非ドープ又はドープのp型又はn型となり得る。ダイヤモンド層6は、多結晶、ナノ結晶又は超ナノ結晶となり得る。ドープされた伝導性のあるダイヤモンド層6は、容量性駆動弾性共振装置に使用することができる。ドープされた伝導性のあるダイヤモンド層6は、弾性波管理のための高周波高Q共振媒体の電極材料として使用することができる。ダイヤモンド層6の品質は、所望のレベルの固有弾性速度及び弾性共振における低電力損失を達成するように選択することもできる。ダイヤモンド層6の品質は、光波吸収及び熱伝導率に影響を及ぼし、光学的及び熱的用途での必要性によって決定される。
基板2のシリコン層4は、非ドープ又はドープのp型又はn型の単結晶又は多結晶となり得る。単結晶シリコンの場合、シリコン層4は、あらゆる結晶方向から切断することができる。シリコン層4を構成するシリコンの種類は、弾性波管理のために選択することもできる。一実施例では、高電気抵抗シリコン層4が必要とされる可能性がある。他の実施例では、導電性シリコン層4が必要とされる可能性がある。最後に、他の実施例では、単結晶又は多結晶シリコン層が必要とされる可能性がある。
基板2のダイヤモンド層6の成長は、マイクロ波プラズマ強化化学蒸着(CVD)、DCアークジェットプラズマCVDプロセス、熱フィラメントCVDプロセス、レーザー誘起プラズマCVDプロセス、アセチレン・トーチCVDプロセス等を含むが、特に限定されない、あらゆるダイヤモンド成長プロセスによって行うことができる。
基板2は、5以上、10以上、15以上、20以上又は30以上のアスペクト比を有することができる。前記アスペクト比は、基板2の厚さに対する基板2の最も長い又は最も大きい幾何学的寸法(例えば直径)の比として定義される。一実施例では、基板2の前記アスペクト比が大きいほど、特に、製造方法における制限、並びに、ダイヤモンド6及びシリコン4材料間における熱膨張率の不整合レベルのために、該基板2を作製することが困難になる。
光学的に仕上げられた(又は密集した)シリコン‐ダイヤモンド界面8、及び、必要に応じて光学的に仕上げられたダイヤモンド表面14を有するシリコン層4及びダイヤモンド層6を含む基板2の製造方法は、図2のフロー図に示される。
図2に関して、工程S1では、シリコン基板4の表面12(ダイヤモンドフィルム成長用)は、研削され若しくはラッピングされ、化学的にエッチングされ、又は、化学機械的研磨スラリーを用いて光学的に研磨され得る。工程S2では、ダイヤモンド粉末及び液体媒体(例えば水、メタノール、エタノール、イソプロパノール又はいかなる液体媒体)で作られたスラリーを用いたシリコン層4の超音波処理、又は、深い表面傷を形成しない軽い摩擦によって、シリコン表面12に従来のダイヤモンド粉末(サブミクロン〜数十ミクロンの粒子サイズを有する)を播種することができる。前記播種は、バイアス強化播種法によっても達成することができる。
次に、工程S3では、シリコン基板4をCVD成長システム(例えば、図3で概略的に示すCVD反応器)内部に配置することができる。工程S4では、前記ダイヤモンド成長工程を開始することができる。工程S8では、前記シリコン基板の表面に結合する小さなダイヤモンド結晶の好ましい厚さ及び密度を達成するまでの間、前記ダイヤモンド成長工程を続けることができる。
ダイヤモンド成長の好ましい厚さ及び密度が達成されると、工程S9では、ダイヤモンド層6の成長が停止され、シリコン層4及びダイヤモンド層6を含む基板2が、CVD成長システムから取り外される。工程S10及び工程S11では、ダイヤモンド層6の成長表面が、光学的な仕上げのために、必要に応じてラッピングされ(S10)、必要に応じて研磨される(S11)。工程S10及びS11は任意なので、これらの工程は所望により省略することができる。工程S10及びS11を省略するならば、基板2の製造方法は、図2に破線18で示すように、工程S9から直接工程S12に進めることができる。工程S12に示すように、シリコン層4及びダイヤモンド層6を含む基板2は、光学的に仕上げられたシリコン‐ダイヤモンド界面を有する。基板2は、さらに、ダイヤモンド粒子間に空洞又は隙間が実質的に存在しない、密集したダイヤモンド‐シリコン界面を有することができる。最後に、基板2は、必要に応じて光学的に仕上げられたダイヤモンド(核生成)表面14を有することができる。
図2に示すように、基板2の製造方法は、工程S4〜S8の間に、工程S5〜S7を含むこともできる。工程S5では、前記CVDダイヤモンド成長工程を必要に応じて止めることができ、工程S4でシリコン層4上にCVD成長したダイヤモンド層6の一部を含む基板2を、前記CVD成長システムから取り除くことができる。工程S6では、工程S5でシリコン層4上にCVD蒸着されたダイヤモンド層6の一部が、ナノダイヤモンド粉末を用いて再播種されるか、さらに播種され得る。
工程S7では、工程S6でナノダイヤモンド粉末を再播種したダイヤモンド層6の一部を含む基板2を、前記CVD成長システムに戻すことができる。さらなるダイヤモンド層6の一部は、すでに成長したダイヤモンド層6の播種された部分の上で成長することができる。
工程S5〜S7は任意なので、これらの工程は必要に応じて省略することができる。その際、工程S5〜S7を省略すると仮定すれば、図2に破線20で示すように、前記方法は工程S4からS8へ直接進めることができる。
マイクロ波プラズマによるダイヤモンドの化学蒸着は、当該技術分野においてよく知られている。図3は、シリコン層4上にダイヤモンド層6を成長させるために使用することができるマイクロ波プラズマCVD成長システム102の一実施例を示す概略図である。CVD成長システム102の使用において、シリコン層4は、始めに、CVD成長システム102のCVD反応器116の底部にある基板ホルダー122上に配置される。その後、水素及びメタンを含む反応性ガス106の混合物が、CVD反応器116内へ流入される。反応性ガス106の混合物の流量は、マスフローコントローラ108によって調整される。排出ガス110は、CVD反応器116から、主として真空ポンプ112へ流れる。マイクロ波エネルギーは、主として、例えば、マグネトロン等のマイクロ波源114によって生成され、石英窓118を通ってCVD反応器116へ誘導される。CVD反応器116内では、前記マイクロ波エネルギーは、プラズマ120に変換され、反応性ガス106の水素分子を水素フリーラジカルに、同様に、反応性ガス106のメタン分子をメチルフリーラジカル、メチレンフリーラジカル、メチンフリーラジカル、及び、2以上の炭素を含む二次又は三次フリーラジカルにラジカル化させる。CVD反応器116の底部には、その上で、ダイヤモンド層6が成長するシリコン層4を最初に支持する基板ホルダー又は土台122が置かれる。
プラズマ120が発生中、炭素種を含むラジカル化されたフリーラジカルは、シリコン層4の表面に衝突し、「ヒットアンドスティック」と呼ばれるメカニズムによって炭素種の定着につながる。プラズマ120の存在下で適切な長さの時間を経て、ダイヤモンド層6は適した厚さに成長する。
反応性ガス106の混合ガス中における水素及びメタンの濃度は、成長温度(光度高温計126によって測定され得る)に加えて、ダイヤモンド成長に影響するパラメーターであることが、当該技術分野においてよく知られている。望ましくは、プラズマ120のサイズは、シリコン層4の上向き表面を覆うのに充分な大きさのサイズに調整される。前記マイクロ波エネルギー及びCVD反応器116内の圧力は、基板サイズに左右される。当業者は、高品質のダイヤモンドフィルム6を成長させる目的で、プラズマ120を、異なるサイズのシリコン層4を覆うのに充分な大きさの適切なサイズに調整することができるはずである。
この第一播種工程(図2のS2)は、シリコン基板4上のダイヤモンドフィルム6の良好な接着を達成することを促進する。前記第一播種工程(図2のS2)では、シリコン‐ダイヤモンド界面におけるダイヤモンドがダイヤモンド粒子間にいくつかの空洞又は隙間を有することにつながる。一般に、シリコン‐ダイヤモンド界面におけるダイヤモンド粒子間の空洞又は隙間は、高周波及び高Q(低いエネルギー損失)弾性波共振器、又は、制御可能な光学的管理(低散乱)、効果的な温度管理(高い熱伝達)にとって望ましくない。シリコン‐ダイヤモンド界面における空洞又は隙間の形成を回避することを助けるため、図2に示す工程は、必要に応じてダイヤモンド播種の第二工程(図2のS5〜S7)を含むことができる。ダイヤモンド播種の第二工程では、前記ダイヤモンド成長工程を停止させた後、前記反応器から前記第一工程のシリコン基板を取り出す。その後、前記シリコン基板は、一つ以上のナノダイヤモンドスラリー及び超音波処理を用いて、再び播種され得る。このようなナノダイヤモンドスラリーは、液体媒体、例えば水、メタノール、エタノール、イソプロパノール又はいかなる無機/有機の液体媒体と共に、ナノダイヤモンド粉末で作ることができる。その後、ナノダイヤモンドが播種されたシリコン基板は、前記CVD成長システム(反応器)に戻すことができる。続いて、ナノダイヤモンドが播種されたシリコン基板上でダイヤモンド成長工程を再スタートする(図2のS8)。ナノダイヤモンド播種は、光学的に仕上げられたシリコン‐ダイヤモンド界面(光学的に仕上げられたシリコン基板を用いるとすれば)又は密集したシリコン‐ダイヤモンド界面の形成につながり、第二ダイヤモンド播種工程(S5〜S7)なしで成長したシリコン層4及びダイヤモンド層6を含む基板2上の空洞又は隙間を減少させる。その後、ダイヤモンドフィルム成長(図2のS8)は、ダイヤモンドフィルム6の望ましい厚さが達成されるまで、前記CVD成長システム内で続く。
一実施例において、ナノダイヤモンド粉末を単独で用いた一段階のダイヤモンド播種工程は、ダイヤモンドフィルム6の光学的に仕上げられたシリコン基板4への弱い接着につながり、前記CVD成長システムが停止した後、又は、ダイヤモンド層6及びシリコン層4を含む基板2上に大きな熱及び応力が加わる研磨中に、ダイヤモンドフィルム6の層間剥離又は部分的な層間剥離を引き起こすことが観察された。このような接着及び層間剥離の問題は、基板2の直径が増すにつれて大きくなる。
上述の二段階のダイヤモンド播種工程は、ダイヤモンド層6がシリコン層4から層間剥離することを回避して、次のダイヤモンド表面研磨に起因する前記熱及び応力に耐えることができるシリコン‐ダイヤモンド界面8におけるより強い結合を可能にさせる。同時に、光学的に仕上げられた表面12を有するシリコン層4を用いる場合、光学的に仕上げられたシリコン‐ダイヤモンド界面は、基板2及び必要に応じて光学的に仕上げられたダイヤモンド成長表面14のために達成され得る。
研削/ラッピングされ、又は、化学的にエッチングされたシリコン表面12を用いる場合、シリコン‐ダイヤモンド界面8におけるダイヤモンド核生成表面10は、ダイヤモンド粒子間の最小の空洞又は隙間を伴って密集したものとなる。これは、シリコン‐ダイヤモンド界面8における、10/cm以上、10/cm以上、10/cm以上、10/cm以上、10/cm以上又は10/cm以上のダイヤモンドの粒子密度によって証明される。CVD反応器116から基板2を取り出した後、ダイヤモンド成長表面14は、必要に応じてラッピングされ(図2のS10)、必要に応じて光学的に研磨されて(図2のS11)、シリコン層4の厚さが望ましい厚さに減少され得る。
本明細書に記載される実施例は、一の寸法(直径)が大きくなり得るシリコン層4を使用する。シリコンの熱膨張率は約3×10−6m/m−Kであり、一方、ダイヤモンドの熱膨張率は約1×10−6m/m−Kである。さらに、ダイヤモンドは主として高温時に成長する。CVDダイヤモンド成長の停止中、温度は、おおむねダイヤモンド成長温度から室温へ下がる。ダイヤモンド層6とシリコン層4との間の前記熱膨張率の不整合は、ダイヤモンド層6とシリコン層4との間の大きな応力につながる。これは、シリコン層4の寸法が大きくなると、厳しくなり得る。その上、例えばタングステン及びモリブデン等の金属基板と違って、シリコンは脆く、シリコン層4上におけるダイヤモンド層6のCVD成長中に、プラズマの始動に耐えることができない。一実施例では、シリコンウェハー(直径が6インチ(152.4mm)、厚さが625ミクロン)をダイヤモンド成長のためのシリコン層4として試した。残念ながら、これらのシリコンウェハーは、CVD反応器116内で、プラズマ120のチューニング過程の初期段階で毎回粉砕した。一片の厚いシリコン層6のみがプラズマ始動チューニング過程で残ったことが観察された。一実施例では、プラズマ始動チューニング過程で耐え得るシリコン層4は、1mm以上の厚さ、2mm以上の厚さ、4mm以上の厚さ、6mm以上の厚さ又は8mm以上の厚さである。
図1に示すように、シリコン層(ウェハー)4は、結合試薬15を用いて、例えば、他のシリコン基板、グラファイト基板、金属基板、セラミック基板又はガラス基板等のより厚い基板17に結合され得る。より厚い基板17上に結合することによって、シリコン層4は、粉砕、又は、中央部で撓む若しくは「ポテトチップ」変形することなく、プラズマ始動に耐えることができる。
結合試薬15は、ポリマー、炭素系材料、ケイ酸塩又はケイ酸塩系材料、例えば銀、金、白金、ニッケル又は銅等の金属系材料を含むことができる。
基板2のシリコン層4及び/又はダイヤモンド層6は、例えばエッチング除去されて、部分的に取り除かれ得る。シリコン層4を部分的に除去する場合、シリコン‐ダイヤモンド界面8におけるダイヤモンド表面10は露出され得る。このようなダイヤモンド表面10は、ダイヤモンド粒子間の空洞又は隙間が最小であるか又は全くない高密度となり得る。シリコン表面12が光学的に仕上げられていれば、シリコン‐ダイヤモンド界面8におけるダイヤモンド表面10は、表面粗さRaが100nm以下、50nm以下、30nm以下、20nm以下、10nm以下又は5nm以下である光学的仕上げを有することもできる。
他の実施例では、ダイヤモンド層6は、基板又は窓として使用することができる。ダイヤモンド層6は、20/cm以下、15/cm以下、10/cm以下、7/cm以下又は5/cm以下の1.06ミクロン光散乱係数(遮蔽レンズから34cmの距離における)を有することができ、光学的用途、温度管理用途、弾性管理用途等に適する可能性がある。
他の実施例では、ダイヤモンド層6は、1.0×10/cm以上、1.0×10/cm以上、1.0×10/cm以上、1.0×10/cm以上又は1.0×10/cm以上のダイヤモンド核生成密度を有し、弾性管理のための弾性波伝播、温度管理のためのフォノン伝播、光管理のためのフォトン伝播にも適する可能性がある。前記ダイヤモンド核生成密度は、機械的用途にも適する可能性がある。前記ダイヤモンド核生成は、化学的不活性による低い多孔性、及び、表面摩擦制御に好ましい特性を有するダイヤモンドフィルム6をもたらすことができる。他の実施例では、ダイヤモンド層6がまだシリコン層4上にある間に、アズグロウンダイヤモンド表面14を研磨することができる。この場合、ダイヤモンド層6及びシリコン層4の全厚さは、従来の研磨工程が、前記研磨工程中にダイヤモンド層6を粉砕することなく基板2を保持及び研磨するのに充分な厚さである。ダイヤモンド層6の表面14上で光学的仕上げを達成した後、基板2は、間引き処理(シリコン層4側で)を経ることができる。この工程の最後に、光学的に仕上げられた(又は密集した)シリコン‐ダイヤモンド界面8及び必要に応じて光学的に仕上げられたダイヤモンド表面14を有するシリコン層4及びダイヤモンド層6を含む基板2の薄い一片を作製することができる。
他の実施例では、光学的に仕上げられた(又は密集した)シリコン‐ダイヤモンド界面8及び必要に応じて光学的に仕上げられたダイヤモンド表面14を有するシリコン層4及びダイヤモンド層6を含む基板2を作製した後、例えば、反射防止コーティング、ビームスプリッタコーティング、全反射コーティング等の一以上の光管理コーティング19、又は、弾性波管理のための特定のタイプの電極層と共に、圧電材料の層を、例えば、図1に示すようにダイヤモンド層6の表面14上に露出したあらゆる表面にも適用することができる。このような基板2は、様々な用途のために、異なる幾何学的寸法にさらに切断することもできる。
基板2のダイヤモンド層6は、例えば赤外線、近赤外光、紫外光又はUV光等の、0.5/cm以下の吸収度を有する低電磁波吸収性を有する光学品質となり得る。マイクロ波用途では、例えば1×10−2の誘電正接のように、低誘電正接を有することもできる。また、機械的及び/又は熱的グレードのダイヤモンド(暗色であり、例えば800W/m−Kを超える熱伝導率を有する)となり得る。また、検出器グレードのダイヤモンド(100ミクロン以上の電荷収集距離を有する)又は電気化学的グレードのダイヤモンド(例えばホウ素のドープを必要とする)となり得る。
基板2のダイヤモンド層6は、マイクロ波支援プラズマCVDプロセス、熱フィラメントCVDプロセス、熱スプレーCVDプロセス、アーク放電プラズマCVDプロセス、直流熱プラズマCVDプロセス、高周波プラズマCVDプロセス、水プラズマCVDプロセス、アセチレン・トーチCVDプロセス、超高周波プラズマCVDプロセス等によってCVD成長させることができる。
基板2のダイヤモンド層6の成長温度は、600℃〜1300℃とすることができる。ダイヤモンド層6の成長速度は、サブミクロン/時間〜20ミクロン/時間とすることができる。ダイヤモンド層6を成長させるための反応性ガス106のメタン濃度は、水素中で1%に満たない値から5%に達する範囲とすることができる。反応性ガス106の他の添加材は、酸素、一酸化炭素、二酸化炭素、窒素、ホウ素等を含むことができる。これらの他の反応性ガス添加材は、ダイヤモンド成長速度制御及び/又はダイヤモンド品質制御のために加えることができる。
ダイヤモンド層6成長のためのシリコン層4は、直径を30mm以上、2インチ(50.8mm)以上、66mm以上、3インチ(76.2mm)以上、4インチ(101.6mm)以上、5インチ(127mm)以上又は6インチ(152.4mm)以上とすることができる。
前記基板2のシリコン層4の厚さは、1mm以上、2mm以上、4mm以上、6mm以上又は8mm以上とすることができる。
基板2のシリコン層4の表面は、光学的に仕上げ、化学的にエッチングし、及び/又は、機械的に仕上げ、例えばラッピング及び/又は研磨することができる。光学的に仕上げられた表面16の表面粗さRaは、20nm以下、15nm以下、10nm以下、5nm以下又は2nm以下とすることができる。
他の実施例では、シリコン表面12は、必要に応じて、例えば、SiO、SiN又は1以上の他の誘電体層等の誘電体フィルム13の薄い層を含むことができる。シリコン基板は、絶縁体ウェハー上のシリコン(SOI)とすることができる。誘電体フィルム13は、いかなる厚さにもすることができる。一実施例では、誘電体フィルム13は、特定の機能、例えば、弾性波管理のために弾性波共振器として特定の機能を達成するようにダイヤモンドフィルム6を支持するのに適した厚さを有することができる。一実施例では、誘電体フィルム13の厚さは、数オングストローム〜100ミクロン、1nm〜50ミクロン、10nm〜20ミクロン、又は、50nm〜10ミクロンとすることができる。
ダイヤモンド層6及びシリコン層4の様々な実施例の複合基板2の各々は、以下の一つ以上の用途として使用することができる。
光/電磁波管理のための光学的用途
エレクトロニクス、フォトニクス又はオプトエレクトロニクスのための温度管理用途の基板2
化学的不活性に伴う使用の基板2
表面及び/又はバルク弾性波共振器を含む弾性波共振器を作製する基板2
RFフィルター、RF発信器、RF MEMSスイッチ又はMEMSセンサー
摩擦制御
検出器
及び/又は、例えばフライス削り、切断、穴あけ、レース加工等の機械的使用のための材料
以下の実施例及び比較例は、主要な要素を説明するためのものであり、以下の実施例に限定されると解釈されるべきものではない。
<評価方法>
走査型電子顕微鏡(SEM)画像は、エネルギー分散型分析X線(EDAX)検出器を備えたTescan Vega走査型電子顕微鏡を用いて得た。
ラマンスペクトルは、レニショーラマン顕微鏡(共焦点)によって得た。レーザーラマン分光法は、ダイヤモンド、単結晶又は多結晶の評価に標準として広く用いられている。それは、炭素(例えばダイヤモンド、グラファイト、バッキーボール等)の異なる形態(同素体)の各々を容易に区別可能な特徴を提供する。フォトルミエッセンス(PL)技術を組み合わせることで、相純度、結晶サイズ及び配向、欠陥レベル及び構造、不純物の種類及び濃度、並びに、応力及び歪みを含むダイヤモンドの様々な特性を評価するための非破壊的方法を提供する。特に、1332cm−1の一次ダイヤモンドラマンピークの半値全幅FWHMは、ダイヤモンドピークとグラファイトピークとの間のラマン強度比(1350cm−1のDバンド及び1600cm−1のGバンド)と同様に、ダイヤモンド品質を示す直接の指標である。さらに、ダイヤモンド粒子及びフィルムの応力及び歪みレベルは、ダイヤモンドラマンピークシフトから推定することができる。静水圧応力下でのダイヤモンドラマンピークシフトの割合は、約3.2cm−1/GPaであり、引張応力下では低い波数、圧縮応力下では高い波数にピークシフトすることが報告されている。ここで表わされるラマンスペクトルは、514nm励起レーザーを備えるレニショー(Renishaw)のinViaラマン分光器を用いて得た。
研磨されたダイヤモンドの一片の表面における表面粗さ(Ra)及びPeak−to−Valley(PV)測定値は、20倍対物レンズを備えたZygo NewView600干渉計によって得られた。測定面積は、200ミクロン×350ミクロンであった。
1.064ミクロンの波長光に対する光散乱係数は、Nd−YAG固体1.064ミクロン波長レーザーを用いて、測定し、透過光を含む(すなわち、透過光を遮蔽しない)全光強度に対するサンプル(透過光が遮蔽される間)から34mmの距離に集められた散乱光強度の割合によって決定した。
実施例1:光学的に仕上げられた一つの表面を有する薄いダイヤモンド基板の製造方法
直径66mm、厚さ11.5mmの単結晶シリコン基板4の一片は、一般的なシリコンの製造方法を用いて製造された。このシリコン基板4の表面12は、Raが6〜7nmの光学的に仕上げられた表面となるようにダイヤモンド切削した。同時に、ロゴ「II−VI」もまた、このシリコン基板4の表面12上へのダイヤモンド切削によって、窪むように切削した。そして、シリコン基板4は、マイクロ波プラズマCVD反応器116(図3)内の基板として、ダイヤモンド切削された光学的に仕上げられた表面(表面12)をプラズマ120が形成される方向に向けて、使用した。
1,850mL/minの水素及び13.6mL/minのメタンの混合物を、マイクロ波プラズマCVD反応器116に流した。プラズマ照射開始後、プラズマ120の大きさがシリコン基板4の表面12を覆うように、マイクロ波エネルギー及び反応器圧力を調整した。シリコン基板4の表面12の中央部におけるダイヤモンド成長温度は、例えば、光度高温計126を用いて、800℃に制御した。168時間のダイヤモンド成長後、反応を停止させた。厚さが285ミクロンの多結晶ダイヤモンド層6が、シリコン層4の表面12に適合して蒸着された。次に、シリコン基板4は、高温でKOH水溶液を用いて剥ぎ、続いてHF−HNOにより剥ぎ、直径66mm、厚さ285ミクロン、アスペクト比231である自立したダイヤモンドフィルムの一片を得た。ダイヤモンド層6の核生成表面10は、9.1nmの表面粗さ(Ra)を有すると測定された。
図4(a)は、成長側14における表面仕上げで光学的に透明である、この自立したダイヤモンド層6、及び、シリコン表面12のダイヤモンド切削された溝上へ適合して成長した「II−VI」ロゴの画像である。これは、ダイヤモンドの一片におけるあらゆる非平面表面が、例えばダイヤモンド切削プロセス、並びに、研磨、ラッピング、イオンエッチング及び/又は化学機械的研磨を含み得る光学製造方法等の従来の製造方法によって製造することができる犠牲基板(例えばシリコン層4)の「負」の表面に適合したダイヤモンドを成長させることによって得られることを明示している。一実施例では、非平面の核生成ダイヤモンド表面は、光学的仕上げである。図4(b)は、図4(a)に示す自立したダイヤモンド層6の核生成側10の拡大図である。図4(c)は、図4(a)に示す自立したダイヤモンド層6の核生成側14の拡大図である。
直径66mm、厚さ11.5mmの単結晶シリコン基板4の第2の片は、一般的なシリコン製造方法で製造された。このシリコン基板4の表面12もまた、Raが6〜7nmの光学的に仕上げられた表面となるようにダイヤモンド切削した。そして、このシリコン基板4の表面12は、ダイヤモンドエタノール懸濁スラリーを用いて超音波処理された。次に、このシリコン基板4は、マイクロ波プラズマCVD反応器116(図3)の基板として、ダイヤモンド切削された光学的に仕上げられた表面(表面12)をプラズマ120が形成される方向に向けて、使用した。
1,850mL/minの水素及び13.6mL/minのメタンの混合物を、マイクロ波プラズマCVD反応器116に流した。プラズマ照射開始後、プラズマ120の大きさがシリコン基板4の表面12を覆うように、マイクロ波エネルギー及び反応器圧力を調整した。シリコン基板4の表面12の中央部におけるダイヤモンド成長温度は、例えば、光度高温計126によって、800℃に制御した。148時間のダイヤモンド成長後、反応を停止させた。厚さが233ミクロンの多結晶ダイヤモンド層6が、シリコン層4の表面12に適合して蒸着された。次に、シリコン基板4は、高温でKOH水溶液を用いて剥ぎ、続いてHF−HNOにより剥ぎ、直径66mm、厚さ233ミクロン、アスペクト比283である自立したダイヤモンドフィルムの一片を得た。ダイヤモンド層6の核生成表面10は、11.5nmの表面粗さ(Ra)を有すると測定された。
この後者のダイヤモンドフィルム6の品質は、ラマン分光法によって評価した。図5に示すように、成長側14のダイヤモンド結晶は、ラマンシフトの中心が1331.9〜1332.1cm−1であるとともに、2.8cm−1の狭いFWHM(単結晶ダイヤモンド片のFWHM3.5cm−1と比較して)によって証明されるように、優れた品質であり、成長側のダイヤモンドフィルムに応力がないことを示唆している。核生成側のダイヤモンド結晶もまた、3.8〜4.1cm−1のFWHMで、中心が1331.6cm−1のラマンピークによって証明されるように(核生成側のダイヤモンドフィルムで応力が低いことを示す)、とても優れている。
実施例2:光学的に仕上げられた一表面又は二表面を有する薄いダイヤモンド基板又は
窓の製造
直径2インチ(50.8mm)、厚さ10mmの単結晶シリコン基板(又は層)4の一片は、一般的なシリコン製造方法を用いて製造された。このシリコン基板4の両表面を、一般的な化学機械的研磨工程によって、1nm未満のRaまで光学的に仕上げた。そして、このシリコン基板4を、ダイヤモンドエタノール懸濁スラリーで超音波処理し、表面12をプラズマ120が形成される方向に向けてマイクロ波プラズマCVD反応器116(図3)に投入した。
1,850mL/minの水素及び13.6mL/minのメタンの混合物を、マイクロ波プラズマCVD反応器116に流した。プラズマ120照射開始後、プラズマ120の大きさがシリコン基板4の表面12を覆うように、マイクロ波エネルギー及び反応器圧力を調整した。シリコン基板4の表面12の中央部におけるダイヤモンド成長温度は、例えば、光度高温計126を用いて、800℃に制御した。140時間のダイヤモンド成長後、反応を停止させ、シリコン基板4の表面12に適合して蒸着された厚さが200〜220ミクロンの多結晶ダイヤモンドフィルム6を得た。そして、ダイヤモンド成長表面14は、ダイヤモンド層6が依然としてシリコン基板4上にある間にラッピングし、Ra5.0nmの表面粗さに研磨した。ラッピング及び研磨後、シリコン基板4上のダイヤモンド層6の厚さは、125ミクロンであった。そして、シリコン層4は、高温でKOH水溶液を用いて剥ぎ、続いてHF−HNOにより剥ぎ、直径2インチ(50.8mm)、厚さ125ミクロン、アスペクト比406である自立したダイヤモンドフィルム6の一片を得た。自立したダイヤモンドフィルム6の両表面は、光学的に仕上げられ、光学窓又は他の用途の基板として適用することができる。
直径2インチ(50.8mm)、厚さ10mmの単結晶シリコン基板(又は層)4の第二の片は、一般的なシリコンの製造方法を用いて製造された。このシリコン基板4の両表面12及び16は、一般的な化学機械的研磨工程によって、1nm未満のRaまで光学的に仕上げられた。そして、このシリコン基板4を、ダイヤモンドメタノール懸濁スラリーで超音波処理した。次に、このシリコン基板4を、表面12をプラズマ120が形成される方向に向けてマイクロ波プラズマCVD反応器116に投入した。
2,700mL/minの水素及び16.2mL/minのメタンの混合物を、マイクロ波プラズマCVD反応器116に流した。プラズマ照射開始後、プラズマ120の大きさがシリコン基板4の表面12を覆うように、マイクロ波エネルギー及び反応器圧力を調整した。表面12の中央部におけるダイヤモンド成長温度は、例えば、光度高温計126を用いて、832℃〜866℃の間に制御した。72時間のダイヤモンド成長後、反応を停止させ、シリコン層4の表面12に適合して蒸着された厚さが110〜130ミクロンの多結晶ダイヤモンドフィルム6を得た。そして、ダイヤモンド成長表面14は、ダイヤモンド層6が依然としてシリコン基板4上にある間にラッピングし、5.8nmの表面粗さ(Ra)に研磨した。ラッピング及び研磨後、シリコン基板4上のダイヤモンド層6の厚さは、60〜70ミクロンであった。そして、シリコン層4は、高温でKOH水溶液を用いて剥ぎ、続いてHF−HNOにより剥ぎ、直径2インチ、厚さ60〜70ミクロン、アスペクト比781である自立したダイヤモンドフィルム6の一片を得た。自立したダイヤモンドフィルム6の両表面は、光学的に仕上げられ、光学窓又は他の用途の基板として適用することができる。
直径2インチ(50.8mm)、厚さ10mmの単結晶シリコン基板(又は層)4の第三の片は、一般的なシリコン製造方法を用いて製造された。このシリコン基板4の両表面12及び16は、一般的な化学機械的研磨工程によって、1nm未満のRaまで光学的に仕上げられた。そして、このシリコン基板4は、0.25ミクロンダイヤモンドスラリーで擦って光学的に仕上げ、続いて一般的な洗浄工程を行った。次に、このシリコン基板4を、ダイヤモンドスラリーで擦り、光学的に仕上げた表面12をプラズマ120が形成される方向に向けて、マイクロ波プラズマCVD反応器116に投入した。
2,700mL/minの水素及び16.2mL/minのメタンの混合物を、マイクロ波プラズマCVD反応器116に流した。プラズマ120照射開始後、プラズマ120の大きさがシリコン基板4の表面12を覆うように、マイクロ波エネルギー及び反応器圧力を調整した。表面12の中央部におけるダイヤモンド成長温度は、例えば、光度高温計126を用いて、794〜835℃に制御した。95時間のダイヤモンド成長後、反応を停止させ、シリコン基板4の表面12に適合して蒸着させた厚さが156ミクロンの多結晶ダイヤモンドフィルム6を得た。得られたダイヤモンドフィルム6(シリコン層4を取り除くことにより)は、アスペクト比が326であった。アズグロウンダイヤモンド表面に一般的なように、核生成側10の表面粗さは7.7nmで、ダイヤモンドフィルム6の成長側14の表面は粗かった。
実施例3:化学的にエッチングされた両表面を有する166mm×10mm単結晶Si基板の一片におけるダイヤモンド成長、光学的に仕上げられた一表面を有する薄いダイヤモンド基板の製造
直径166mm、厚さ10mmの単結晶シリコン基板4の一片は、一般的なシリコン製造方法を用いて製造された。このシリコン基板4の両表面12及び16は、一般的な化学エッチング工程によって仕上げられた。そして、このシリコン基板4を、ダイヤモンド粉末で擦り、マイクロ波プラズマCVD反応器116内へ投入した。
2,800mL/minの水素及び84mL/minのメタンの混合物を、マイクロ波プラズマCVD反応器116に流した。プラズマ120照射開始後、プラズマの大きさがシリコン基板4の表面12を覆うように、マイクロ波エネルギー及び反応器圧力を調整した。表面12の中央部におけるダイヤモンド成長温度は、例えば、光度高温計126を用いて、1120℃に制御した。44時間のダイヤモンド成長後、反応を停止させ、シリコン基板4の表面12に適合して蒸着させた厚さが350ミクロンの多結晶ダイヤモンドフィルム6を含む複合基板2を得た。ダイヤモンド成長表面14は、ダイヤモンドが依然としてシリコン基板4上にある間に、平坦にラッピングされた。ラッピング後、ダイヤモンドフィルム6の厚さは300ミクロンであった。そして、ダイヤモンド・オン・シリコン基板2の一片の露出したシリコン表面16は、この複合基板2の厚さの合計が1.7〜1.8mmになるまで、ラッピングされた。
次に、ラッピングされたダイヤモンド表面14は、さらに研磨して光学的に仕上げ、直径166mmのシリコン基板4上に薄いダイヤモンドフィルム(すなわち、厚さが300ミクロンよりも薄い)を製造した。この複合基板2は、光学ミラー、又は、エレクトロニクス、フォトニクス若しくはオプトエレクトロニクスのための基板として用いることができる。次に、シリコン基板4を剥ぎ、アスペクト比が533以上である光学的に仕上げられた成長表面を有する、自立した薄いダイヤモンドフィルム6を製造した。
シリコン基板4を除去する前に、ダイヤモンド成長表面14を研磨するため、直径が50mmの一つの片及び直径が1インチの複数の片をダイヤモンド・オン・シリコン複合基板2からレーザーカットした。50mm片の成長表面14の粗さは1nmに到達し、仕上げられたダイヤモンド層6の厚さは170〜180ミクロンと推定された。そして、シリコン基板4は、高温でKOH水溶液を用いて剥ぎ、続いてHF−HNOにより剥ぎ、直径50mm、厚さ175ミクロン、アスペクト比285である自立したダイヤモンドフィルム6を得た。このダイヤモンド成長表面14は光学的に仕上げられ、光学ミラー又は例えば熱管理等の他の用途のための基板として用いることができる。あるいは、シリコン基板4を除去するために、シリコン基板4を薄くし、表面16を研磨して、光学的に仕上げられたダイヤモンド表面14を少なくとも有するダイヤモンド・シリコン複合基板2の一片が得られる。
実施例4:化学的にエッチングされた両表面を有する166mm×10mm多結晶Si基板の一片におけるダイヤモンド成長、光学的に仕上げられた一表面を有する薄いダイヤモンド基板の製造
直径166mm、厚さ10mmの多結晶シリコン基板4の一片は、一般的なシリコン製造方法を用いて製造された。このシリコン基板4の両表面12及び16は、一般的な化学エッチング工程によって仕上げられた。そして、このシリコン基板4の一片を、ダイヤモンド粉末で擦り、マイクロ波プラズマCVD反応器116内へ投入した。
2,800mL/minの水素及び84mL/minのメタンの混合物を、マイクロ波プラズマCVD反応器116に流した。プラズマ120照射開始後、プラズマの大きさがシリコン基板4の表面12を覆うように、マイクロ波エネルギー及び反応器圧力を調整した。表面12の中央部におけるダイヤモンド成長温度は、例えば、光度高温計126を用いて、1120℃に制御した。24時間のダイヤモンド成長後、反応を停止させ、シリコン基板4の表面12に適合して蒸着させた厚さが175ミクロンの多結晶ダイヤモンドフィルム6を得た。ダイヤモンド成長表面14は、ダイヤモンドが依然としてシリコン基板4上にある間に、平坦にラッピングされた。ラッピングされたダイヤモンド成長表面14は、さらに研磨して光学的に仕上げた。そして、シリコン基板4は、高温でKOH水溶液を用いて剥ぎ、続いてHF−HNOにより剥ぎ、直径166mm、厚さ175ミクロン未満、アスペクト比948である自立したダイヤモンドフィルム6を得た。このダイヤモンド成長表面14は、光学的に仕上げられ、光学ミラー又は例えば熱管理等の他の用途のための基板として用いることができる。あるいは、シリコン基板4を除去するために、シリコン基板4(ダイヤモンド層6が依然として付着している間に)を必要に応じて薄くし、表面16を研磨して、光学的に仕上げられたダイヤモンド表面14を少なくとも有するダイヤモンド・シリコン複合基板2の一片が得られ、光学ミラー、又は、エレクトロニクス、フォトニクス若しくはオプトエレクトロニクスのための基板として用いることができる。
実施例5:化学機械的研磨工程により光学的に仕上げられた一表面(Ra:1.3nm)を有する166mm×10mm多結晶Si基板の一片におけるダイヤモンド成長、薄いダイヤモンド窓、又は、光学的に仕上げられた一表面若しくは両表面を有する基板の製造
直径166mm、厚さ10mmの多結晶シリコン基板4の一片は、一般的なシリコン製造方法を用いて製造された。このシリコン基板4の両表面12及び16は、一般的な化学エッチング工程によって仕上げられた。そして、表面12は、化学機械的研磨工程を用いて研磨し、光学的に仕上げられた(Ra:1.3nm)。次に、このシリコン基板4の一片は、含水ダイヤモンドスラリーを用いて超音波処理した後、表面12をプラズマ120が形成される方向に向けてマイクロ波プラズマCVD反応器116に投入した。
2,800mL/minの水素及び16.8mL/minのメタンの混合物を、マイクロ波プラズマCVD反応器116に流した。プラズマ120照射開始後、プラズマの大きさがシリコン基板4の表面12を覆うように、マイクロ波エネルギー及び反応器圧力を調整した。表面12の中央部におけるダイヤモンド成長温度は、例えば、光度高温計126を用いて、846〜868℃に制御した。164時間のダイヤモンド成長後、反応を停止させ、シリコン基板4の表面12に適合して蒸着させた厚さが295ミクロンの多結晶ダイヤモンドフィルム6を得た。ダイヤモンド成長表面14は、ダイヤモンド層6が依然としてシリコン層4上にある間に、平坦にラッピングされた。ラッピングされたダイヤモンド表面14は、さらに研磨して光学的に仕上げられ、アスペクト比563であるダイヤモンド層6を得た。
このダイヤモンド・シリコン複合基板2のシリコン層4側は、合計の厚さが1.7〜2.0mmに研磨された。そして、ダイヤモンド・シリコン複合基板2は、直径が1インチ(25.4mm)及び直径が85mmの片にレーザーカットし、続いて、ダイヤモンド層6の成長表面14を光学的に研磨して、ダイヤモンド層6の厚さが150ミクロン以下の光学的に仕上げられた表面を得た。
一実施例では、シリコン層4は、高温でKOH水溶液を用いて剥ぎ、続いてHF−HNOにより剥ぎ、直径1インチ(25.4mm)及び85mm、厚さ150ミクロン以下、アスペクト比566である自立したダイヤモンド層6を得た。ダイヤモンド成長表面14は、光学的に仕上げられ、光学ミラー又は例えば熱管理等の他の用途のための基板として用いることができる。あるいは、シリコン基板4を除去するために、シリコン基板4(ダイヤモンド層6が依然として付着している)を薄くし、表面16を研磨して、光学的に仕上げられたダイヤモンド表面14を少なくとも有するダイヤモンド・シリコン複合基板2の一片が得られ、光学ミラー、又は、エレクトロニクス、フォトニクス若しくはオプトエレクトロニクスのための基板として用いることができる。
比較例1:シリコンウェハー(直径6インチ、厚さ625ミクロン)上のダイヤモンド成長の失敗
3つのシリコン基板又はウェハー4(nタイプ、直径6インチ(152.4mm)、厚さ625ミクロン)を準備した。各シリコンウェハー4の表面12は、化学機械的に研磨して光学的表面に仕上げ、各シリコンウェハー4の他の表面16は化学エッチングで仕上げられた。そして、各シリコンウェハー4の表面12(光学的に仕上げられた)をダイヤモンド粉末を用いて剥ぎ、シリコンウェハー4を、光学的に仕上げられた表面12をプラズマ120が形成される方向に向けて、ダイヤモンド成長のためのマイクロ波プラズマCVD反応器116内に配置した。
2,500mL/minの水素及び75mL/minのメタンの混合物を、マイクロ波プラズマCVD反応器116に流した。プラズマ120照射開始後、プラズマの大きさがシリコンウェハー4の表面12を覆うように、マイクロ波エネルギー及び反応器圧力を調整した。このプラズマ調整工程の間に、シリコンウェハー4は多数の小片に粉砕した。この実験は、粉末速度及び圧力増加を変化させて、他の2つのシリコンウェハー4を用いて繰り返し、同様の結果、すなわち、他の二つのシリコンウェハーもまた多数の小片に粉砕した。
比較例2:厚さが400ミクロンよりも薄い、光学的に仕上げられたダイヤモンドの不達成
直径50mm、75mm、85mm及び100mmのダイヤモンド片は、厚さが550ミクロンよりも大きいアズグロウンダイヤモンドウェハーからレーザーカットされた。一実施例では、このアズグロウンダイヤモンドウェハーは、アズグロウンダイヤモンドウェハーと基板ホルダー122との間にシリコン層4を有さずに、マイクロ波プラズマCVD反応器116の基板ホルダー122上に直接成長させた。そして、各ダイヤモンド片の成長表面は、平坦にラッピングされた。次に、これらのダイヤモンド片の、成長表面又は核生成表面のどちらか一方の表面である片面は、従来の研磨工程によって研磨して光学的に仕上げられた。裏返して他の表面を薄く研磨しようとする際、これらのダイヤモンド片は、厚さが400ミクロンに達する前に粉砕され、従来のダイヤモンド研磨工程では、アスペクト比125を達成することは困難であることが示唆された。
実施例6:光学的に仕上げられた両表面を有するシリコン基板上の薄いダイヤモンドコーティングの製作
直径75mm、厚さ10mmの多結晶シリコン基板4を、ダイヤモンド層6のダイヤモンドCVD成長のための基板として用いた。このシリコン基板4の表面12は、研磨して、粗さRaが1nm未満である鏡面仕上げされた。鏡面仕上げしたシリコン表面12上で高いダイヤモンド核生成密度を達成すべく、ダイヤモンド層がこのシリコン基板4から剥離することを防ぐためにダイヤモンド及びシリコンの良好な密着を得ると同時に、二段階の播種工程を要した。まず、このシリコン基板4は、超音波浴中で平均サイズ0.25μmのダイヤモンド粉末/メタノール懸濁溶液を用いて処理した。そして、表面12上にダイヤモンド核生成工程を行う第一段階は、マイクロ波プラズマCVD反応器116内で1時間、シリコン基板4上で行われた。その後、シリコン基板4を、マイクロ波プラズマCVD反応器116から取り外した。この核生成工程は、比較的低密度(10/cm未満)なダイヤモンド核生成をもたらした。
図6は、第一核生成工程後のシリコン表面のSEM写真である。
次に、このシリコン基板4(第一核生成工程後)は、超音波浴中でナノ結晶ダイヤモンド粉末/メタノール懸濁溶液を用いて処理した。そして、このシリコン基板4は、第二核生成工程及びシリコン表面12上の連続したダイヤモンド成長のために、マイクロ波プラズマCVD反応器116内に再度投入した。
この目的を達成するために、2,400mL/minの水素及び16.8mL/minのメタンの混合物を、ダイヤモンド核生成工程の第一段階及び第二段階でマイクロ波プラズマCVD反応器116に流した。プラズマ120照射開始後、プラズマの大きさがシリコン基板4の表面12を覆うように、マイクロ波エネルギー及び反応器圧力を調整した。表面12の中央部におけるダイヤモンド成長温度は、例えば、光度高温計126を用いて、基板ホルダー4を冷却することによって800℃に制御した。第二核生成工程において14時間のダイヤモンド成長後、反応を停止させ、シリコン基板4の表面12に適合して蒸着させた厚さが20μmの多結晶ダイヤモンドフィルム6を得た。そして、ダイヤモンド成長表面14は、依然としてシリコン基板4上にある間に、ダイヤモンドフィルム6が10μmの厚さ、平均Ra=2.5nmの表面14粗さを有するまで研磨した(図7に示す)。
シリコン‐ダイヤモンド界面8におけるダイヤモンド核生成側10の表面粗さは、シリコンを剥いだ後、同様の二段階播種工程を用いて形成した別のダイヤモンドサンプルについて測定された。平均表面粗さは、平均Ra=1.7nmであると測定された(図8に示す)。ダイヤモンド核生成密度は、第二核生成工程後、SEMによって10/cmを超えると評価された(図9に示す)。研磨されたダイヤモンド成長表面14の平坦度は、光学干渉計によって観察された。ダイヤモンド成長表面14は、直径75mmの表面の全体における山と谷の高さの差が1.53μmであり、凹凸が0.53μmであり(図10に示す)、わずかに凸であると判断された。
ダイヤモンド品質及び相純度は、ラマン分光器を用いて評価した。図11は、(a)アズグロウンダイヤモンド成長表面14及び(b)514nm励起レーザーで研磨されたダイヤモンド成長表面14から得たラマンスペクトルを示す。ピーク幅(FWHM)が4.3〜6.2cm−1である1332cm−1の鋭いダイヤモンドピークは、sp炭素シグナルが検出されずに観察され、高品質のダイヤモンド層6がシリコン層4上に蒸着されたことを意味する。強いピークは520cm−1にも現れ、これはシリコンラマンピークである。このシリコンピークは、ダイヤモンド層6の下のシリコン基板又は層4に由来する。
実施例7:光学的に仕上げられた一表面を有するシリコン基板上の薄いダイヤモンドコーティングの製作
直径75mm、厚さ10mmの多結晶シリコン基板4を、ダイヤモンド層6のダイヤモンドCVD成長のための基板として用いた。このシリコン基板4の両表面12及び16を、化学エッチングした。そして、このシリコン基板4は、ダイヤモンド核生成を促進するために、超音波浴中でナノ結晶ダイヤモンド粉末/メタノール懸濁溶液を用いて処理した。次に、シリコン基板を、マイクロ波プラズマCVD反応器116内に投入した。
2,400mL/minの水素及び16.8mL/minのメタンの混合物を、マイクロ波プラズマCVD反応器116に流した。プラズマ120照射開始後、プラズマ120の大きさがプラズマ120に面したシリコン基板4の表面12を覆うように、マイクロ波エネルギー及び反応器圧力を調整した。プラズマ120に面したシリコン基板4の表面12の中央部におけるダイヤモンド成長温度は、光度高温計126を用いて、基板ホルダー122を冷却することによって800℃に制御した。10時間のダイヤモンド成長後、反応を停止させ、シリコン基板4の表面12に適合して蒸着させた厚さが14ミクロンの多結晶ダイヤモンドフィルム6を得た。ダイヤモンド成長表面14は、依然としてシリコン基板4上にある間に、ダイヤモンドフィルム6が8ミクロンの厚さ、平均Ra=3.0nmの表面粗さを有するまで研磨した。
実施例8:0.25mmダイヤモンド粉末播種によって光学的に仕上げられた多結晶シリコン基板(直径166mm、厚さ10mm)上でのダイヤモンド成長
他の実施例では、直径166mm、厚さ10mmの多結晶シリコン基板4を、ダイヤモンド層6のCVD成長のための基板として用いた。このシリコン基板4の両表面12及び16は、一般的な化学エッチング工程によって仕上げられた。そして、シリコン基板4の表面12は、化学機械的に研磨し、粗さRaを1.5nm未満に鏡面仕上げした。次に、シリコン基板4全体は、超音波浴中で平均サイズ0.25μmのダイヤモンド粉末/メタノール懸濁溶液を用いて超音波処理(播種)し、表面12を石英窓118に向けて(図3)CVD反応器116内に配置した(図2)。
2,800mL/minの水素及び16.8mL/minのメタンの混合物を、マスフローコントローラ108によって調整して、マイクロ波プラズマCVD反応器116に流した。プラズマ120照射開始後、プラズマ120の大きさがシリコン基板4の表面12を覆うように、マイクロ波114エネルギー及び反応器116圧力を調整した。基板中央部におけるダイヤモンド成長温度は、例えば、光度高温計126を用いて、845〜868℃の間に制御した。163時間のダイヤモンド成長後、反応を停止させ、シリコン基板4の表面12に適合して蒸着させた厚さが295μm、アスペクト比563の多結晶ダイヤモンドフィルム6と共にシリコン‐ダイヤモンド複合基板を得た。
ダイヤモンドフィルム6がシリコン基板4に付着している間に、ダイヤモンドフィルム6の成長表面は、光学的に仕上げ(Ra:3〜5nm)、厚さ(ダイヤモンドフィルム6の)を99ミクロン、アスペクト比を168に研磨した。ダイヤモンドフィルム6がシリコン基板4に付着している間に、シリコン‐ダイヤモンド複合基板は、異なる直径を有する異なる多数の片にレーザーカットされた後、各片のシリコン基板4を除去(KOH水溶液によって溶解)し、自立したダイヤモンドフィルム6片を形成した。自立したダイヤモンドフィルム6のこれらの片の核生成表面は、5〜9nmの平均表面粗さ(Ra)、10/cm以上の核生成密度を有した。自立したダイヤモンドフィルム6のこれらの片の一つは、99ミクロンの厚さを有し、散乱光収集レンズから34.0mmの距離で光散乱係数が8.22/cmであるとともに、光散乱波長が1.06μmであると特徴付けられた。
実施例9:第一播種工程(0.25mmダイヤモンド粉末播種)及び続く第二播種工程(ナノダイヤモンド粉末播種)による光学的に仕上げられたシリコン基板(直径2インチ(50.8mm)、厚さ10mm)上のダイヤモンド成長
他の実施例において、直径50.8mm、厚さ10mmの多結晶シリコン基板4を、ダイヤモンド層6のCVD成長のための基板として用いた。このシリコン基板4の両表面12及び16は、化学機械的に研磨して、粗さRa1.5nm未満に鏡面仕上げした。次に、シリコン基板4全体は、平均サイズ0.25μmのダイヤモンド粉末/メタノール懸濁溶液を用いて超音波処理(播種)し、CVD反応器116内に配置した(図3)。そして、このシリコン基板4を、マイクロ波プラズマCVD反応器116に投入した。
2,800mL/minの水素及び16.8mL/minのメタンの混合物を、マスフローコントローラ108によって調整して、CVD反応器116に流した。プラズマ120照射開始後、プラズマ120の大きさが石英窓118に面したシリコン基板4の表面12を覆うように、マイクロ波114エネルギー及び反応器116圧力を調整した。シリコン基板4の中央部におけるダイヤモンド成長温度は、例えば、光度高温計126を用いて、780℃に制御した。1時間のダイヤモンド成長後、反応を停止させた。ダイヤモンドを播種したシリコン基板4は、シリコン基板4の表面12に蒸着したダイヤモンド粉末を有することが観察された。
次に、ダイヤモンドを播種したシリコン基板4をCVD反応器116から取り外し、超音波浴中でナノ結晶ダイヤモンド粉末(一般的な粒子サイズ20nm未満)/メタノール懸濁溶液を用いて超音波処理した。そして、ナノダイヤモンド処理されたダイヤモンド播種したシリコン基板を、表面12を再びプラズマ120に向けてCVD反応器116内に再投入した。2,800mL/minの水素及び16.8mL/minのメタンの混合物を、マスフローコントローラ108によって調整して、マイクロ波プラズマCVD反応器116に流した。プラズマ120照射開始後、プラズマ120の大きさがシリコン基板4の表面12を覆うように、マイクロ波114エネルギー及び反応器116圧力を調整した。シリコン基板4の中央部におけるダイヤモンド成長温度は、例えば、光度高温計126を用いて、790〜821℃の間に制御した。
143時間のダイヤモンド成長後、ダイヤモンド成長反応を停止させ、厚さが245ミクロン、アスペクト比が207のダイヤモンドフィルム6を備えたシリコン‐ダイヤモンド複合基板を得た。ダイヤモンド成長表面は、ダイヤモンド層6が依然としてシリコン基板4上にある間に、光学的に仕上げ(Raが3〜5nm)、厚さ(ダイヤモンドフィルム6の)を197ミクロン、アスペクト比を258に研磨した。
次に、このシリコン−ダイヤモンド複合基板からシリコン基板4を除去(KOH水溶液を用いて溶解)し、自立したダイヤモンドフィルム6を残した。この自立したダイヤモンドフィルム6の核生成表面は、平均表面粗さ(Ra)が2.73nm、核生成密度が10/cm以上で、滑らかな表面仕上げであった。これらのうち後者の2つは、例えば熱管理、光学的管理、半導体デバイス、摩擦制御、弾性波管理等の用途に非常に適している。この自立したダイヤモンドフィルム6は、散乱光収集レンズから34.0mmの距離で光散乱係数が2.69/cmであるとともに、光散乱波長が1.06μmであると特徴付けられた。1.06μmの光散乱波長は、当該技術分野で低ミクロン光散乱と考えられており、光学、熱、音響用途等に非常に適している。
実施例10:一段階播種(ナノダイヤモンド粉末播種)によって光学的に仕上げられたシリコン基板(直径2インチ(50.8mm)、厚さ10mm)上のダイヤモンド成長
他の実施例において、直径50.8mm、厚さ10mmの多結晶シリコン基板4を、ダイヤモンド層6のCVD成長のための基板として使用した。このシリコン基板4の表面12を、化学機械的に研磨し、粗さRaを1.5nm未満に鏡面仕上げした。一方で、他の表面16を、一般的な化学エッチング工程によってエッチングした。次に、このシリコン基板4は、超音波浴中でナノ結晶ダイヤモンド粉末(一般的な粒子径が20nm未満)/メタノール懸濁溶液を用いて超音波処理された。そして、このシリコン基板は、表面12を石英窓118に向けてCVD反応器116内に投入された。
2,800mL/minの水素及び16.8mL/minのメタンの混合物を、マスフローコントローラ108によって調整して、CVD反応器116に流した。プラズマ120照射開始後、プラズマ120の大きさがシリコン基板4の表面12を覆うように、マイクロ波114エネルギー及び反応器116圧力を調整した。シリコン基板4の中央部におけるダイヤモンド成長温度は、例えば、光度高温計126を用いて、800℃に制御した。
118時間のダイヤモンド成長後、ダイヤモンド成長反応を停止させ、シリコン基板4の表面12に適合して蒸着させた厚さが190μmのダイヤモンドフィルム6を備えたシリコン‐ダイヤモンド複合基板を得た。ダイヤモンド成長表面は、ダイヤモンドフィルム6がシリコン基板4に付着している間に、光学的に仕上げ、厚さ(ダイヤモンドフィルム6の)を140ミクロンに研磨した。
次に、このシリコン‐ダイヤモンド複合基板からシリコン基板4を除去(KOH水溶液を用いて溶解)し、自立したダイヤモンドフィルム6を残した。この自立したダイヤモンドフィルム6の核生成表面は、平均表面粗さ(Ra)が2〜3nmの間、核生成密度が10/cm以上で、滑らかな表面仕上げであった。これらのうち後者の2つは、例えば熱管理、光学的管理、半導体デバイス、摩擦制御等の用途に非常に適している。
この自立したダイヤモンドフィルム6は、散乱光収集レンズから34mmの距離で光散乱係数が2.09/cmであるとともに、光散乱波長が1.06μmであると特徴付けられた。
同じダイヤモンド成長条件下で、異なるシリコン基板4上において、この実施例10の指針に従って行ったいくつかの追加の実験では、問題が発生した。一例では、ダイヤモンドフィルム6がシリコン基板4から剥離され、剥離したダイヤモンドフィルムの成長表面上でさらなる研磨を行うことができなかった。これらの例は、ナノダイヤモンド播種単独では、少なくとも一つの光学的に仕上げられた表面を有する薄いダイヤモンド基板を製造するために信頼できる工程ではない可能性を示唆している。これは、ダイヤモンドフィルム6が、ナノダイヤモンド播種工程でシリコン基板4に強く付着していないことを示唆する。
一実施例では、誘電体フィルム13を介した基板上へのダイヤモンドフィルム6の付着への助けになる可能性として、誘電体フィルム13が、本明細書に記載されたいずれか1以上の基板の表面12上に含まれ得る。しかしながら、これは限定的な意味に解釈されるべきではない。
本明細書に開示されるように、積層複合基板は、光学的に仕上げられた表面を有するシリコン層と、前記シリコン層の光学的に仕上げられた表面上に化学蒸着(CVD)成長したダイヤモンド層とを含み、シリコン層とダイヤモンド層との界面において、シリコン層の光学的に仕上げられた表面は100nm以下の表面粗さ(Ra)を有する。
積層複合基板は、必要に応じて、シリコン層とダイヤモンド層との間に誘電体層又はフィルムを含むことができる。誘電体層はSiO又はSiNとすることができる。
シリコン層とダイヤモンド層との界面において、シリコン層の光学的に仕上げられた表面は、1nm以下のRaを有することができる。
シリコン層とダイヤモンド層との界面において、ダイヤモンド層の表面は、シリコン層の光学的に仕上げられた表面のRa以上のRaを有することができる。
シリコン層とダイヤモンド層との界面において、ダイヤモンドの粒子密度は、10ダイヤモンド粒子/cm以上又は10ダイヤモンド粒子/cm以上とすることができる。
シリコン層は、5000μm以上の厚さ又は10μm以上の厚さを有することができる。
ダイヤモンド層は、2000μm以下の厚さ又は5μm以下の厚さを有することができる。
積層基板は、25.4mm以上の最大寸法又は152.4mm以上の最大寸法を有することができる。
積層基板は、シリコン層及びダイヤモンド層の全厚さを50μm以上、又は、シリコン層及びダイヤモンド層の全厚さを5mm以上とすることができる。
ダイヤモンド層の、シリコン層とは反対側の表面は、100nm以下のRa又は5nm以下のRaを有することができる。
光管理コーティングは、ダイヤモンド層の、シリコン層とは反対側の表面上に含まれ得る。
ダイヤモンド層の、シリコン層とは反対側の表面上におけるダイヤモンド結晶は、1331.9〜1332.1cm−1の間にラマンピークを有し、2.8〜6.2cm−1の間にラマンスペクトルの半値全幅(FWMH)を有し、又は、その両方を有することができる。
さらに、(a)前記光学的に仕上げられた表面を有するシリコン層を提供する工程と、(b)(a)工程の後、前記シリコン層の前記光学的に仕上げられた表面にダイヤモンド粉末を播種する工程と、(c)(b)工程の後、前記シリコン層の光学的に仕上げられた表面に播種された前記ダイヤモンド上に、ダイヤモンド層をCVD蒸着させる工程と、(d)前記シリコン層の光学的に仕上げられた表面に播種された前記ダイヤモンド上に、前記ダイヤモンド層をCVD蒸着させる工程を、所定の厚さの前記ダイヤモンド層が、前記シリコン層の光学的に仕上げられた表面に播種された前記ダイヤモンド上に蒸着されるまで続ける工程と、を含む、請求項1の積層基板を形成する方法が開示される。
前記方法は、(c)工程と(d)工程との間に、(c1)前記シリコン層の光学的に仕上げられた表面に播種された前記ダイヤモンド上に、前記ダイヤモンド層をCVD蒸着する工程を停止する工程と、(c2)(c)工程の前記CVD蒸着されたダイヤモンド層を含む前記シリコン層の前記光学的に仕上げられた表面にダイヤモンド粉末を播種する工程と、を含むことができる。
(a)工程のシリコン層は、シリコン層の、光学的に仕上げられた表面とは反対側の面に結合された基板を含むことができる。前記基板は、前記シリコン層よりも厚くすることができる。
前記方法は、(e)前記シリコン層とは反対側の前記ダイヤモンド層の表面を光学的仕上げのために研磨する工程をさらに含むことができる。
前記方法は、前記ダイヤモンド層の、前記シリコン層とは反対側の研磨された表面に光管理コーティングを適用する工程をさらに含むことができる。
上述の実施例は、シリコン層の表面上に蒸着された化学蒸着(CVD)成長ダイヤモンド層を有するシリコン層を含む積層複合基板に関して説明されているが、本明細書に記載された指針に従った積層複合基板は、あらゆる適切な及び/又は望ましい格子整合基板の表面上のダイヤモンド層CVD成長を含むことができることも想定される。
一実施例では、300Kでダイヤモンドが3.57オングストロームの格子定数を有し、シリコンが5.43オングストロームの格子定数を有する。300Kにおける他の成分の格子定数は、当該技術分野において既知であり、簡略のため本明細書では説明しない。
一実施例では、ダイヤモンド層6は、あらゆる適切な及び/又は望ましい材料又は材料の組合せからなる基板上に成長させることができる。前記基板は、結晶質又は非晶質(非結晶)材料となり得る。一実施例では、前記基板が結晶質材料からなる場合、ダイヤモンド層6と前記基板との間の完全な格子不整合、すなわち、ダイヤモンド層の格子定数と前記基板の格子定数との差は、0〜4.5オングストロームとなり得る。ここで、「格子一致基板」とは、前記基板(あらゆる材料の)とダイヤモンド層6との間の完全な格子不整合、すなわち、ダイヤモンド層の格子定数と前記基板の格子定数との間の差が、0〜4.5オングストローム、例えば、4.5オングストローム以下、3.5オングストローム以下、2.5オングストローム以下、又は、2.0オングストローム以下であることを意味する。ダイヤモンド層6は、当該技術分野で知られる一以上の格子一致基板の表面上に、本明細書に記載された指針に従って、首尾よくCVD成長し得ると考えられる。
上述の実施例は、添付の図面を参照して説明されている。説明の目的のために提供され、限定的な意味に解釈されるべきではない上述の実施例を読み理解すると、設計変更及び部分変更は他の物にも行われる。したがって、上述の実施例は、限定的な開示として解釈されるべきではない。

Claims (24)

  1. 光学的に仕上げられた表面を有するシリコン層と、
    前記シリコン層の前記光学的に仕上げられた表面上の化学気相蒸着(CVD)成長したダイヤモンド層とを含み、
    前記シリコン層と前記ダイヤモンド層との界面において、前記シリコン層の前記光学的に仕上げられた表面が、100nm以下の表面粗さ(Ra)を有する、積層基板。
  2. 前記シリコン層と前記ダイヤモンド層との界面において、前記シリコン層の前記光学的に仕上げられた表面が、1nm以下のRaを有する、請求項1に記載の積層基板。
  3. 前記シリコン層と前記ダイヤモンド層との界面において、前記ダイヤモンド層の表面が、前記シリコン層の前記光学的に仕上げられた表面のRa以上のRaを有する、請求項1に記載の積層基板。
  4. 前記シリコン層と前記ダイヤモンド層との界面において、前記ダイヤモンドの粒子密度が10ダイヤモンド粒/cm以上である、請求項1に記載の積層基板。
  5. 前記シリコン層と前記ダイヤモンド層との界面において、前記ダイヤモンドの粒子密度が10ダイヤモンド粒/cm以上である、請求項1に記載の積層基板。
  6. 前記シリコン層が10μm以上の厚さを有する、請求項1に記載の積層基板。
  7. 前記シリコン層が5000μm以上の厚さを有する、請求項1に記載の積層基板。
  8. 前記ダイヤモンド層が5μm以下の厚さを有する、請求項1に記載の積層基板。
  9. 前記ダイヤモンド層が2000μm以下の厚さを有する、請求項1に記載の積層基板。
  10. 最大寸法が25.4mm以上である、請求項1に記載の積層基板。
  11. 最大寸法が152.4mm以上である、請求項1に記載の積層基板。
  12. 前記シリコン層及び前記ダイヤモンド層の全厚さが50μm以上である、請求項1に記載の積層基板。
  13. 前記シリコン層及び前記ダイヤモンド層の全厚さが5mm以上である、請求項1に記載の積層基板。
  14. 前記ダイヤモンド層の、前記シリコン層とは反対側の表面が、5nm以下のRaを有する、請求項1に記載の積層基板。
  15. 前記ダイヤモンド層の、前記シリコン層とは反対側の表面が、100nm以下のRaを有する、請求項1に記載の積層基板。
  16. さらに、前記ダイヤモンド層の、前記シリコン層とは反対側の表面に光管理コーティングを含む、請求項1に記載の積層基板。
  17. 前記ダイヤモンド層の、前記シリコン層とは反対側の表面のダイヤモンド結晶が、1331.9〜1332.1cm−1の間にラマンピークを有し、2.8〜6.2cm−1の間にラマンスペクトルの半値全幅(FWMH)を有し、又は、その両方を有する、請求項1に記載の積層基板。
  18. (a)前記光学的に仕上げられた表面を有するシリコン層を提供する工程と、
    (b)(a)工程の後、前記シリコン層の前記光学的に仕上げられた表面にダイヤモンド粉末を播種する工程と、
    (c)(b)工程の後、前記シリコン層の光学的に仕上げられた表面に播種された前記ダイヤモンド上に、ダイヤモンド層をCVD蒸着させる工程と、
    (d)前記シリコン層の光学的に仕上げられた表面に播種された前記ダイヤモンド上に、前記ダイヤモンド層をCVD蒸着させる工程を、所定の厚さの前記ダイヤモンド層が、前記シリコン層の光学的に仕上げられた表面に播種された前記ダイヤモンド上に蒸着されるまで続ける工程と、
    を含む、請求項1に記載の積層基板を形成する方法。
  19. (c)工程と(d)工程との間に、
    (c1)前記シリコン層の光学的に仕上げられた表面に播種された前記ダイヤモンド上に、前記ダイヤモンド層をCVD蒸着する工程を停止する工程と、
    (c2)(c)工程の前記CVD蒸着されたダイヤモンド層を含む前記シリコン層の前記光学的に仕上げられた表面にダイヤモンド粉末を播種する工程と、
    を含む、請求項18に記載の方法。
  20. (a)工程の前記シリコン層は、前記シリコン層の、前記光学的に仕上げられた表面とは反対側の面に結合された基板を含み、
    前記基板は、前記シリコン層よりも厚さがある、請求項18に記載の方法。
  21. (e)前記シリコン層とは反対側の前記ダイヤモンド層の表面を光学的仕上げのために研磨する工程をさらに含む、請求項18に記載の方法。
  22. 前記ダイヤモンド層の、前記シリコン層とは反対側の研磨された表面に光管理コーティングを適用する工程をさらに含む、請求項21に記載の方法。
  23. 前記シリコン層と前記ダイヤモンド層との間に誘電体層又はフィルムをさらに含む、請求項1に記載の積層基板。
  24. 光学的に仕上げられた表面を有する材料層と、
    前記材料層の前記光学的に仕上げられた表面上の化学気相蒸着(CVD)成長したダイヤモンド層とを含み、
    前記材料層と前記ダイヤモンド層との界面において、前記シリコン層の前記光学的に仕上げられた表面が、100nm以下の表面粗さ(Ra)を有し、
    前記ダイヤモンド層と前記材料層との間の絶対的な格子不整合は4.5オングストローム以下である、積層基板。
JP2017043979A 2016-03-08 2017-03-08 シリコン層、及び、光学的に仕上げられた(又は密集した)シリコン‐ダイヤモンド界面を有するダイヤモンド層を含む基板 Pending JP2017226593A (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201662305197P 2016-03-08 2016-03-08
US62/305,197 2016-03-08
US15/450,110 2017-03-06
US15/450,110 US10584412B2 (en) 2016-03-08 2017-03-06 Substrate comprising a layer of silicon and a layer of diamond having an optically finished (or a dense) silicon-diamond interface

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2019202382A Division JP7117281B2 (ja) 2016-03-08 2019-11-07 シリコン層、及び、光学的に仕上げられた(又は密集した)シリコン‐ダイヤモンド界面を有するダイヤモンド層を含む基板

Publications (1)

Publication Number Publication Date
JP2017226593A true JP2017226593A (ja) 2017-12-28

Family

ID=59786198

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2017043979A Pending JP2017226593A (ja) 2016-03-08 2017-03-08 シリコン層、及び、光学的に仕上げられた(又は密集した)シリコン‐ダイヤモンド界面を有するダイヤモンド層を含む基板
JP2019202382A Active JP7117281B2 (ja) 2016-03-08 2019-11-07 シリコン層、及び、光学的に仕上げられた(又は密集した)シリコン‐ダイヤモンド界面を有するダイヤモンド層を含む基板
JP2022122820A Pending JP2022166059A (ja) 2016-03-08 2022-08-01 積層基板

Family Applications After (2)

Application Number Title Priority Date Filing Date
JP2019202382A Active JP7117281B2 (ja) 2016-03-08 2019-11-07 シリコン層、及び、光学的に仕上げられた(又は密集した)シリコン‐ダイヤモンド界面を有するダイヤモンド層を含む基板
JP2022122820A Pending JP2022166059A (ja) 2016-03-08 2022-08-01 積層基板

Country Status (3)

Country Link
US (3) US10584412B2 (ja)
JP (3) JP2017226593A (ja)
KR (1) KR102019162B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022549044A (ja) * 2020-08-31 2022-11-24 アプライド マテリアルズ インコーポレイテッド ダイヤモンドフィルムのトライボロジー特性の改善

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10494713B2 (en) * 2015-04-16 2019-12-03 Ii-Vi Incorporated Method of forming an optically-finished thin diamond film, diamond substrate, or diamond window of high aspect ratio
CN115209674A (zh) * 2021-04-13 2022-10-18 华为技术有限公司 一种导热件、光模块、散热器和导热件的制备方法
CN113725075B (zh) * 2021-07-13 2024-01-09 西安电子科技大学芜湖研究院 一种金刚石混合终端表面电导的制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0920592A (ja) * 1995-07-05 1997-01-21 Shin Etsu Chem Co Ltd 多結晶ダイヤモンド板の製造方法
JPH1081589A (ja) * 1996-06-12 1998-03-31 Matsushita Electric Ind Co Ltd ダイヤモンド膜およびその製造方法
JP2008533312A (ja) * 2005-03-21 2008-08-21 エレメント シックス リミテッド 電子デバイス用のダイヤモンドベースの基板
JP2011042536A (ja) * 2009-08-21 2011-03-03 Sumco Corp エピタキシャルシリコンウェーハの製造方法

Family Cites Families (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4863529A (en) 1987-03-12 1989-09-05 Sumitomo Electric Industries, Ltd. Thin film single crystal diamond substrate
US5006203A (en) 1988-08-12 1991-04-09 Texas Instruments Incorporated Diamond growth method
WO1990007796A1 (en) 1989-01-03 1990-07-12 Massachusetts Institute Of Technology Insulator films on diamond
US5304461A (en) 1989-01-10 1994-04-19 Kabushiki Kaisha Kobe Seiko Sho Process for the selective deposition of thin diamond film by gas phase synthesis
JPH06103757B2 (ja) 1989-06-22 1994-12-14 株式会社半導体エネルギー研究所 ダイヤモンド電子装置
FR2650529B1 (fr) 1989-08-03 1991-11-08 Aerospatiale Dispositif applicateur pour machine de nappage au moyen de ruban de matiere composite
US5023109A (en) 1989-09-06 1991-06-11 General Atomics Deposition of synthetic diamonds
US4981818A (en) 1990-02-13 1991-01-01 General Electric Company Polycrystalline CVD diamond substrate for single crystal epitaxial growth of semiconductors
US5114696A (en) 1990-08-06 1992-05-19 Texas Instruments Incorporated Diamond growth method
US5173761A (en) 1991-01-28 1992-12-22 Kobe Steel Usa Inc., Electronic Materials Center Semiconducting polycrystalline diamond electronic devices employing an insulating diamond layer
US5800879A (en) 1991-05-16 1998-09-01 Us Navy Deposition of high quality diamond film on refractory nitride
US5242711A (en) 1991-08-16 1993-09-07 Rockwell International Corp. Nucleation control of diamond films by microlithographic patterning
US5561303A (en) 1991-11-07 1996-10-01 Harris Corporation Silicon on diamond circuit structure
US5397428A (en) * 1991-12-20 1995-03-14 The University Of North Carolina At Chapel Hill Nucleation enhancement for chemical vapor deposition of diamond
US5371382A (en) 1992-04-27 1994-12-06 Kobe Steel Usa, Inc. Amorphous silicon rectifying contact on diamond and method for making same
US5439492A (en) * 1992-06-11 1995-08-08 General Electric Company Fine grain diamond workpieces
JP3194820B2 (ja) 1992-09-03 2001-08-06 株式会社神戸製鋼所 配向性ダイヤモンド膜の形成方法
WO1994007613A2 (en) * 1992-10-02 1994-04-14 The Penn State Research Foundation Method for synthesizing solids such as diamond and products produced thereby
US5236545A (en) 1992-10-05 1993-08-17 The Board Of Governors Of Wayne State University Method for heteroepitaxial diamond film development
US5272104A (en) 1993-03-11 1993-12-21 Harris Corporation Bonded wafer process incorporating diamond insulator
US5368681A (en) 1993-06-09 1994-11-29 Hong Kong University Of Science Method for the deposition of diamond on a substrate
US6087005A (en) 1993-10-22 2000-07-11 The United States Of America As Represented By The Secretary Of The Navy Adhesion of silicon oxide to diamond
EP0689233B1 (en) 1994-06-24 2008-10-15 Sumitomo Electric Industries, Limited Wafer and method of producing same
US6466446B1 (en) 1994-07-01 2002-10-15 Saint Gobain/Norton Industrial Ceramics Corporation Integrated circuit package with diamond heat sink
US5935323A (en) 1995-04-24 1999-08-10 Toyo Kohan Co., Ltd. Articles with diamond coating formed thereon by vapor-phase synthesis
GB2300425A (en) 1995-05-01 1996-11-06 Kobe Steel Europ Ltd Nucleation of diamond films using an electrode
US6063187A (en) 1997-08-13 2000-05-16 City University Of Hong Kong Deposition method for heteroepitaxial diamond
US6508911B1 (en) 1999-08-16 2003-01-21 Applied Materials Inc. Diamond coated parts in a plasma reactor
US6509124B1 (en) 1999-11-10 2003-01-21 Shin-Etsu Chemical Co., Ltd. Method of producing diamond film for lithography
US7132309B2 (en) 2003-04-22 2006-11-07 Chien-Min Sung Semiconductor-on-diamond devices and methods of forming
JP4815065B2 (ja) 2001-05-30 2011-11-16 株式会社トクヤマ ヒートシンク及びその製造方法
US6940096B2 (en) 2002-04-30 2005-09-06 Intel Corporation Double gate field effect transistor with diamond film
GB0227261D0 (en) 2002-11-21 2002-12-31 Element Six Ltd Optical quality diamond material
JP2004204299A (ja) 2002-12-25 2004-07-22 Ebara Corp ダイヤモンド成膜シリコンおよび電極
DE10320133B4 (de) 2003-05-06 2011-02-10 Universität Augsburg Verfahren zur Herstellung von einkristallinen oder quasi-einkristallinen Diamantschichten und auf einem Körper angeordnete einkristalline oder quasi-einkristalline Diamantschicht
US6964880B2 (en) 2003-06-27 2005-11-15 Intel Corporation Methods for the control of flatness and electron mobility of diamond coated silicon and structures formed thereby
US6924170B2 (en) 2003-06-30 2005-08-02 Intel Corporation Diamond-silicon hybrid integrated heat spreader
US20050025973A1 (en) 2003-07-25 2005-02-03 Slutz David E. CVD diamond-coated composite substrate containing a carbide-forming material and ceramic phases and method for making same
US7033912B2 (en) 2004-01-22 2006-04-25 Cree, Inc. Silicon carbide on diamond substrates and related devices and methods
JP2005306617A (ja) 2004-04-16 2005-11-04 Matsushita Electric Ind Co Ltd ダイヤモンド薄膜およびその製造方法
US7713839B2 (en) 2004-10-06 2010-05-11 Intel Corporation Diamond substrate formation for electronic assemblies
US20060113545A1 (en) 2004-10-14 2006-06-01 Weber Eicke R Wide bandgap semiconductor layers on SOD structures
JP2006206971A (ja) 2005-01-28 2006-08-10 Sumitomo Electric Ind Ltd ダイヤモンド被覆電極
US7695564B1 (en) 2005-02-03 2010-04-13 Hrl Laboratories, Llc Thermal management substrate
JP4641817B2 (ja) 2005-02-09 2011-03-02 株式会社神戸製鋼所 半導体装置用積層基板の製造方法及び半導体装置
WO2007060807A1 (ja) 2005-11-24 2007-05-31 Sumitomo Electric Hardmetal Corp. ダイヤモンド電極、その製造方法、および電解槽
US20070257265A1 (en) 2006-05-03 2007-11-08 The University Of Chicago Use of tungsten interlayer to enhance the initial nucleation and conformality of ultrananocrystalline diamond (UNCD) thin films
US7498191B2 (en) 2006-05-22 2009-03-03 Chien-Min Sung Semiconductor-on-diamond devices and associated methods
US8784766B1 (en) 2009-01-16 2014-07-22 The University Of Puerto Rico Diamond synthesis employing nanoparticle seeds
US8218934B1 (en) 2009-10-02 2012-07-10 Rockwell Collins, Inc. Monolithic optically-driven high frequency power amplifier
US8815641B2 (en) 2010-01-29 2014-08-26 Soitec Diamond SOI with thin silicon nitride layer and related methods
US9077588B2 (en) 2010-07-31 2015-07-07 Arash Daghighi Double insulating silicon on diamond device
TWI396267B (zh) 2010-08-12 2013-05-11 Ind Tech Res Inst 電子封裝、用於電子裝置的散熱結構及其製造方法
US20120288698A1 (en) * 2011-03-23 2012-11-15 Advanced Diamond Technology, Inc Method of fabrication, device structure and submount comprising diamond on metal substrate for thermal dissipation
US8741739B2 (en) 2012-01-03 2014-06-03 International Business Machines Corporation High resistivity silicon-on-insulator substrate and method of forming
WO2014152598A1 (en) 2013-03-15 2014-09-25 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Nanocrystalline diamond three-dimensional films in patterned semiconductor substrates
US9469918B2 (en) 2014-01-24 2016-10-18 Ii-Vi Incorporated Substrate including a diamond layer and a composite layer of diamond and silicon carbide, and, optionally, silicon
US11085122B2 (en) 2014-06-26 2021-08-10 Vapor Technologies, Inc. Diamond coated electrodes for electrochemical processing and applications thereof
US10494713B2 (en) 2015-04-16 2019-12-03 Ii-Vi Incorporated Method of forming an optically-finished thin diamond film, diamond substrate, or diamond window of high aspect ratio

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0920592A (ja) * 1995-07-05 1997-01-21 Shin Etsu Chem Co Ltd 多結晶ダイヤモンド板の製造方法
JPH1081589A (ja) * 1996-06-12 1998-03-31 Matsushita Electric Ind Co Ltd ダイヤモンド膜およびその製造方法
JP2008533312A (ja) * 2005-03-21 2008-08-21 エレメント シックス リミテッド 電子デバイス用のダイヤモンドベースの基板
JP2011042536A (ja) * 2009-08-21 2011-03-03 Sumco Corp エピタキシャルシリコンウェーハの製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022549044A (ja) * 2020-08-31 2022-11-24 アプライド マテリアルズ インコーポレイテッド ダイヤモンドフィルムのトライボロジー特性の改善
JP7417627B2 (ja) 2020-08-31 2024-01-18 アプライド マテリアルズ インコーポレイテッド ダイヤモンドフィルムのトライボロジー特性の改善
US11894230B2 (en) 2020-08-31 2024-02-06 Applied Materials, Inc. Tribological properties of diamond films

Also Published As

Publication number Publication date
US11891691B2 (en) 2024-02-06
US20170260625A1 (en) 2017-09-14
US20200157676A1 (en) 2020-05-21
JP2020073433A (ja) 2020-05-14
KR102019162B1 (ko) 2019-09-06
JP7117281B2 (ja) 2022-08-12
US20220205084A1 (en) 2022-06-30
KR20170104952A (ko) 2017-09-18
US10584412B2 (en) 2020-03-10
JP2022166059A (ja) 2022-11-01
US11313037B2 (en) 2022-04-26

Similar Documents

Publication Publication Date Title
CN107873063B (zh) 高长径比的光学精加工薄金刚石基材或窗及其制造方法
JP7117281B2 (ja) シリコン層、及び、光学的に仕上げられた(又は密集した)シリコン‐ダイヤモンド界面を有するダイヤモンド層を含む基板
TWI638900B (zh) 包括鑽石層及鑽石、碳化矽與可選的矽之複合層之基板
WO2019184019A1 (zh) 一种自支撑超细纳米晶金刚石厚膜
JP4757234B2 (ja) ダイヤモンド被覆非ダイヤモンド炭素部材
JP2009209028A (ja) ダイヤモンド多結晶基板の製造方法及びダイヤモンド多結晶基板
Mallik et al. Large area deposition of polycrystalline diamond coatings by microwave plasma CVD
JP2003147527A (ja) ダイヤモンド被覆非ダイヤモンド炭素部材及びその製造方法
Mallik et al. Synthesis and characterisation of freestanding diamond coatings
JP3561102B2 (ja) X線透過材

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170614

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180209

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180507

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20180615

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180810

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181106

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190301

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190529

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20190712