JP2008533312A - 電子デバイス用のダイヤモンドベースの基板 - Google Patents

電子デバイス用のダイヤモンドベースの基板 Download PDF

Info

Publication number
JP2008533312A
JP2008533312A JP2008502501A JP2008502501A JP2008533312A JP 2008533312 A JP2008533312 A JP 2008533312A JP 2008502501 A JP2008502501 A JP 2008502501A JP 2008502501 A JP2008502501 A JP 2008502501A JP 2008533312 A JP2008533312 A JP 2008533312A
Authority
JP
Japan
Prior art keywords
silicon wafer
thickness
layer
cvd diamond
single crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008502501A
Other languages
English (en)
Inventor
ホワイトヘッド、アンドリュー、ジョン
ウォルト、クリストファー、ジョン、ハワード
スカーズブルック、ジェフリー、アラン
Original Assignee
エレメント シックス リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エレメント シックス リミテッド filed Critical エレメント シックス リミテッド
Publication of JP2008533312A publication Critical patent/JP2008533312A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02527—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02444—Carbon, e.g. diamond-like carbon
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S117/00—Single-crystal, oriented-crystal, and epitaxy growth processes; non-coating apparatus therefor
    • Y10S117/915—Separating from substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/30—Self-sustaining carbon mass or layer with impregnant or other layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本発明は、半導体層又はデバイスを加工するための基板を製造する方法に関するものであり、この方法は、ＣＶＤダイヤモンド合成の基板として使用するのに適している少なくとも１つの第１の表面を含むシリコンのウェハを形成する工程と、所定の厚さのＣＶＤダイヤモンドの層を成長させ、成長面をシリコンウェハの第１の表面上に設ける工程と、前記シリコンウェハの厚さを所定のレベルまで薄くする工程と、電子デバイスにおいて使用するのに適している少なくとも１つの半導体層のさらなる合成又は第２の表面自体の上での電子デバイスの合成に適しているシリコンウェハ上に第２の表面を設ける工程とを含み、また本発明は、シリコン表面に密着しているＣＶＤダイヤモンド層からなるＧａＮデバイス成長に好適な基板に関するものである。

Description

本発明は、熱伝導率の改善を示す基板であって、その上に半導体デバイスを加工できる基板を形成する方法に関する。特に、本発明は、基板上に窒化ガリウム（ＧａＮ）半導体デバイスを加工できる、その改善された基板に関する。
電子デバイスの性能は、その加工で使用される材料の熱的性質に強く関係している。特に、高出力デバイスの場合、発生する過剰な熱が効果的に取り除かれるほど、動作温度は低く、効率は高くなり、寿命も延びる。デバイスの小型化が進み、出力密度も上がると、デバイス動作の熱的側面の管理はますます重要になってくる。
本発明が特に適している半導体デバイスとしては、半導体構成要素として窒化ガリウムを使用する一群がある。窒化ガリウム（ＧａＮ）は、高出力高輝度発光ダイオード（ＬＥＤ）及び高出力高周波（１〜１００ＧＨｚ）デバイス、例えば、ｐ型高電子移動度トランジスタ（ＨＥＭＴ）に適した電子的特性を有するワイドバンドギャップ半導体材料である。現在利用可能なＧａＮデバイスでは、さまざまな単結晶基板上にエピタキシャル法で成長させた六角形の窒化ガリウム単結晶層を使用し、これは、六方晶サファイア、六方晶炭化ケイ素、及び｛１１１｝シリコンを含む。しかし、これらにはそれぞれいくつかの欠点がある。典型的な形態は、例えば厚さ３００μｍの基板材料のウェハであり、この上に、１μｍ程度のオーダーの厚さのＡｌＧａＮの緩衝層を成長させ、アルミニウムの濃度を変えながら、格子定数を制御し、界面ひずみを低減し、次いで最終的に、１０〜５０ｎｍの範囲の厚さを典型的に有しうる、デバイス品質ＧａＮの層を緩衝層の上に成長させる。
ＧａＮデバイスを成長させる基板は、熱拡散器（ただし、一般的にヒートシンクと呼ばれる）として働く、つまりＧａＮデバイス内の「ホットスポット」からの熱（一般に、接合部で発生する）を最初に拡散し、次いで除去する。サファイア及びシリコンは、入手しやすく、比較的安価であるため、サファイアは、ＬＥＤの基板として使用される傾向があるが（光が基板を透過する、つまり基板が可視スペクトル内で透明である必要がある場合）、シリコンは、高出力無線周波（ＲＦ）デバイスの基板として使用される（シリコンは、サファイアに比べて熱伝導性が高く、したがって、発生する熱が多い用途での使用に適している）。しかし、シリコンとサファイアは、いずれも熱伝導率があまり高くない（シリコンは１５０Ｗ／ｍ．Ｋ未満で、サファイアは４５Ｗ／ｍ．Ｋ未満である）ため、その上に成長させたＧａＮデバイスの電力出力を制限する。ＧａＮの熱伝導率はそれ自体、それほど高くなく、典型的には約１３０Ｗ／ｍ．Ｋである。単結晶の六方晶炭化ケイ素（典型的には、４Ｈ又は６Ｈ結晶多形）は、両方とも透明で、高熱伝導性（５００Ｗ／ｍ．Ｋ超）であるため、大口径で安価なものが入手しやすければ、すべてのＧａＮデバイスに好ましい基板といえるであろう。しかし、そうはいかないのである。
ＣＶＤダイヤモンドは、多結晶シリコン基板と単結晶シリコン基板の両方に成長させることができ、またＣＶＤダイヤモンドは、１８００Ｗ／ｍ．Ｋを超える熱伝導率を有する最良の材料を使用すると、１０００Ｗ／ｍ．Ｋを超える熱伝導率を有しうることがよく知られている。ＣＶＤダイヤモンド及びシリコンは、熱膨張係数に関してよく一致し妥当であるが、これにより、ダイヤモンド層をシリコン表面上に成長させることができる。
本発明によれば、半導体層又はデバイスを加工するための基板を製造する方法が提供され、この方法は、
ＣＶＤダイヤモンド合成の基板として使用するのに適している少なくとも１つの第１の表面を含むシリコンのウェハを形成する工程と、
所定の厚さのＣＶＤダイヤモンドの層を成長させ、成長面をシリコンウェハの第１の表面上に設ける工程と、
シリコンウェハの厚さを所定のレベルまで薄くする工程と、
電子デバイスにおいて使用するのに適している少なくとも１つの半導体層のさらなる合成又は第２の表面自体の上での電子デバイスの合成に適しているシリコンウェハ上に第２の表面を設ける工程とを含む。
好ましくは、シリコンは、単結晶シリコンである。好ましくは、シリコンウェハは、少なくとも対向する広い表面が実質的に平行になるように処理される。平行というのは、それぞれの表面の角度が、ウェハの対向する表面に関して、５度以下、より好ましくは３度以下、最も好ましくは１度以下であることを意味する。
「ウェハ」という用語は、１つの次元（好ましくは高さ）が他の２つの次元と比べて少なくとも２倍、より好ましくは少なくとも５倍、最も好ましくは少なくとも１０倍であるシリコン板を含むことが意図されている。
本発明の好ましい一実施形態では、ＣＶＤダイヤモンド層の成長面は、実質的に平坦で、シリコンウェハの第１の表面に平行になるように処理される。
好ましくは、シリコンウェハの第２の表面は、ウェハの第１の表面に対向する。
好ましくは、ダイヤモンド層の成長面は、実質的に平面的な基準面に実装する。
好ましくは、また特に、その後の半導体層成長が意図され、その後の１つ又は複数の半導体層がＧａＮである場合に、単結晶シリコンウェハは、｛１１１｝単結晶シリコンウェハである。そうであっても、｛１００｝、｛１１０｝、又は他の向きなどのシリコン単結晶ウェハの他の向きの使用が除外されるわけではない。
好ましくは、本発明の第１の態様による方法は、さらに、適宜ＡｌＧａＮ緩衝層を使用して、シリコンウェハの第２の表面上にＧａＮを成長させる工程を含む。
本発明の第１の態様の好ましい一実施形態によれば、ＧａＮ材料を生産する方法が提供され、この方法は、
広い｛１１１｝表面が平行で、少なくとも第１の表面がＣＶＤダイヤモンド合成の基板として使用するのに適している状態にあるように処理されている単結晶シリコンのウェハを形成する工程と、
所定の厚さのＣＶＤダイヤモンドの層を成長させ、成長面を単結晶シリコンウェハの第１の表面上に設ける工程と、
シリコンウェハの厚さを所定のレベルまで薄くする工程と、
電子デバイスで使用するのに好適な半導体層のさらなる合成に適しているシリコンウェハ上に第２の表面を設ける工程と、
適宜ＡｌＧａＮ緩衝層を使用して、シリコンウェハの第２の表面上にＧａＮを成長させる工程とを含む。
好ましくは、｛１１１｝単結晶シリコンウェハ上のＣＶＤダイヤモンドの層は、厚さが１００μｍを超える、好ましくは３００μｍを超える、より好ましくは４００μｍを超える、なおいっそう好ましくは５００μｍを超える、最も好ましくは５５０μｍを超える。
シリコンウェハの第１の表面を、ＣＶＤダイヤモンドを堆積させるのに都合のよいように処理する工程は、薄いウェハへのダイヤモンド鋸引き、ウェハが平坦で、平行な表面を有するように機械研磨すること、機械処理により入り込んだ欠陥が表面にないように化学研磨することを含む、当業で知られている技術により行うことができる。
好ましくは、ＣＶＤダイヤモンド層の成長面は、実質的に平坦で、シリコンウェハの第１の表面に平行になるように処理される。
ＣＶＤダイヤモンド層の成長面を実質的に平坦で、第１の（上側）シリコン表面（基準面）に平行になるように処理することは、当業でよく知られているダイヤモンド加工技術を使用して行うことができる。
処理されたダイヤモンド面は、実質的に平面的な基準面に実装することができる。
シリコンウェハの厚さを小さくすることは、当業でよく知られている宝石細工技術を使用することにより行うことができる。好ましくは、シリコンウェハは、厚さ５０μｍ未満、好ましくは２０μｍ未満、より好ましくは１０μｍ未満、最も好ましくは５μｍ未満となるまで薄くされる。
本発明は、薄くされたシリコンウェハの露出（第２の）表面を、その後シリコンベースの電子デバイスを加工して、ＧａＮなどの他の半導体層を堆積するのに適したものにする工程を提示する。必要な工程は、この両方の場合において同じであり、当業でよく知られている。
本発明の好ましい実施形態では、ＧａＮ層は薄くされたシリコンウェハの（第２の）調製済み表面上に堆積されるが、その際に、例えば格子整合のさらなる改善を行うため、又はＧａＮデバイス構造の一部として、適宜、ＧａＮ層の堆積をＡｌＧａＮ緩衝層の後に、又はそれと組み合わせて行う。
好ましい実施形態の場合の結果として、薄い（好ましくは２０μｍ未満）単結晶｛１１１｝シリコンウェハの表面に密に結びついているバルク多結晶ＣＶＤダイヤモンド層（好ましくは、厚さが３００μｍ超）からなるＧａＮデバイス加工に適した基板が得られる。（「密に結びついている」という言いまわしは、「接着されている」を包含することが意図されている。）
この基板は、炭化ケイ素に比べて熱的性能がはるかに高い。また、安価であり、大口径のものが容易に利用可能である。
本発明の第２の態様によれば、シリコンウェハの表面に密に結びつけられているＣＶＤダイヤモンド層からなるＧａＮデバイス成長に適した基板が実現される。好ましくは、ウェハは、単結晶シリコンウェハであり、最も好ましくは単結晶｛１１１｝シリコンウェハである。本発明による方法の最適化のため、複数のパラメータが存在している。
第１に、シリコンと接触しているダイヤモンドの核形成層を通して熱伝導性を高めると都合がよい。核形成層は、好ましくは完全密度状態である。これは、高い核形成密度により最もよく達成されうる。高い核形成密度を得るには、典型的には好適なダイヤモンドグリットを使用する当業で知られているようなシーディング法を用い、機械的に、もしくはこのグリットを使用してシリコンの表面を研磨する他の手段（例えば、超音波処理を使用する）を用いる。成長させる初期ダイヤモンドの条件を制御することも重要である。核形成密度は、例えばエッチングによるシリコンの全除去、次いで暴露されている表面の顕微鏡検査、又は断面などの調製により特徴付けることができる。
第２に、デバイス処理のため最終製品を平坦なままにしておくと都合がよい。これは、ダイヤモンド層内の応力を制御するか、又は他の何らかの形で発生しうる応力により誘起される反りを補正する技術を必要とする場合がある。平坦さを制御する技術も、当業で知られており、例えば、ウェハ上の成長及び温度の一様性を制御すること、合成のため載せるときに基板にプレストレスをかけて放出後に中で高まる応力に対抗するか、又は平坦になるように締め付ける、わずかに湾曲した基板上で成長させるなどの技術がある。
第３に、単結晶シリコンウェハの格子定数を、ドーピングにより、又は同位体制御により修正して、シリコンと、シリコンウェハの（複数の）表面に成長させたＧａＮなどのデバイス層との整合性をさらによくすることができる。
最後に、ＣＶＤダイヤモンド層は、３００μｍよりも薄くすることができ、また１００μｍ程度又はそれよりも薄くすることができる。このような状況で、ＣＶＤダイヤモンド層は、好ましくは、支えるか、又は機械的強度を与えるために使用される第２の材料の他の層との組み合わせで存在する。この第２の材料は、基準面を含むことができる。この配列では、この第２の材料が高い熱伝導性を有する必要性はあまりないが、第２の材料がＧａＮのデバイス処理に適合していることが好ましいことは理解されるであろう。ダイヤモンド層がこうして担持されている場合、この担体は、シリコンウェハの厚さを減らす段階で付けられるか、又はこの段階の後に加えられる。ダイヤモンド層がシリコンウェハと担体材料との間にサンドイッチ状に挟まれるこの構成では、ダイヤモンド層は、熱拡散器として働き、これにより、シリコンウェハの対向面上に加工された電子デバイスのピーク温度を下げる。典型的には、ダイヤモンド層の厚さは、少なくとも特徴的なデバイス寸法と電子デバイスとシリコン−ダイヤモンド界面との間の分離距離のうちの大きい方と同じくらいであり、一般的には、これよりも大きい。
本発明は、本発明による製造の方法の概略図である図１を参照しつつ説明される。
図１では、シリコンウェハ１は、上側表面がＣＶＤダイヤモンド合成のため調製されている（工程Ａ）。ＣＶＤダイヤモンド層２を、シリコンウェハ１上に成長させる。任意選択の平坦化工程Ｂを通して、ＣＶＤダイヤモンド層２が平坦化される。次いで、薄くする工程Ｃで、シリコンウェハ１が薄くされる。次いで、デバイス加工又はＧａＮエピタキシャル層３堆積（工程Ｅ）に適したものとなるようにシリコンウェハ１の対向面が処理される（工程Ｄ）。
それとは別に、シリコンウェハ１は、ＣＶＤダイヤモンド２が平坦化される前に薄くすることができる（工程Ｆ）。これ以降、次いでデバイス加工又はＧａＮエピタキシャル層３堆積（工程Ｈ）に適したものとなるようにシリコンウェハ１の対向面が処理される（工程Ｇ）。
本発明は、さらに、以下の限定されない実施例で例示される。
市販のシリコン源から厚さ２．０ｍｍ、直径２”のシリコンウェハを得た。ウェハは、主要表面が（１１１）平面の１°の範囲内となるように向き付けられた。ウェハの片面に対し機械的鋸引きを実行し、次いでラッピングで平坦にし、この面をつや消しの灰色に見えるようにした。他の面は、鋸引き、ラッピングされた後、化学研磨されてすべての機械的損傷を取り除くと、この表面の見かけは鏡のようになった。
基板の鏡のような表面は、ＣＶＤダイヤモンド層を成長させる表面として使用された。プロパン−２−オール中に２〜４μｍのダイヤモンド粉末を懸濁させた溶液を入れたビーカーにウェハを浸漬し、次いで、超音波を使って３０分間攪拌することにより表面のシーディングが行われた。超音波攪拌の後、プロパン−２−オールを使って過剰なシーディング粉末を洗い流し、シーディングが行われたウェハを、圧縮アルゴンを使用して乾燥させた。
シーディングが行われた基板をＣＶＤダイヤモンド合成システム内に入れた。使用するシステムは、２．４５ＧＨｚで動作するマイクロ波プラズマ支援システムであった。合成に使用される条件は、１６ｋＰａ、順方向電力〜３ｋＷ、全ガス流量６４５ｓｃｃｍ（２０ｓｃｃｍのメタン、２５ｓｃｃｍのアルゴン、バランスガスとしての水素からなる）であった。ＣＶＤ層が約４５０μｍの厚さに達するまで成長を続けさせ、その厚さに到達したときに、合成システムをオフにした。
次いで、表面全体が平坦になり、シリコン後面基準面に平行になるまで、標準ダイヤモンド処理技術を使用して、シリコン基板上に結果として得られるＣＶＤダイヤモンド層の成長面をラッピングした。この時点で、触針式表面形状測定装置を使用して測定された表面のＲａは、約２５０ｎｍであり、ダイヤモンド層の厚さは、３８０μｍであり、シリコン基板上のダイヤモンド層の前面及び背面は、±１０μｍであった。
平坦化の後、シリコン−ダイヤモンドウェハをひっくり返し、厚さ約２０μｍのシリコンのウェハがＣＶＤダイヤモンド層の背面に残されるまでシリコン基板のラッピングを行った。このときに、「Ｓｙｓｔｏｎ（登録商標）」を使用してシリコン表面の化学機械的研磨を行い、傷のない表面を得た。
そこで、この物体は、厚さ２０μｍの＜１１１＞シリコンウェハが核形成表面に密着した厚さ３８０μｍのＣＶＤダイヤモンドの層からなる。シリコンウェハは、それ自体電子デバイスの加工に適している表面を有しているが、当業で知られている方法により薄いＧａＮエピタキシャル層の堆積のための基板として使用することもできる。

Claims (29)

  1. 半導体層又はデバイスを加工するための基板を製造する方法であって、
    ＣＶＤダイヤモンド合成の基板として使用するのに適している少なくとも１つの第１の表面を含むシリコンウェハを形成する工程と、
    所定の厚さのＣＶＤダイヤモンドの層を成長させ、成長面を前記シリコンウェハの前記第１の表面上に設ける工程と、
    前記シリコンウェハの厚さを所定のレベルまで薄くする工程と、
    電子デバイスにおいて使用するのに適している少なくとも１つの半導体層のさらなる合成又は第２の表面自体の上での電子デバイスの合成に適している前記シリコンウェハ上に第２の表面を設ける工程とを含む方法。
  2. 前記シリコンは、単結晶シリコンである請求項１に記載の方法。
  3. 前記シリコンウェハは、少なくとも前記対向する広い表面が実質的に平行になるように処理される請求項１及び２のいずれか一項に記載の方法。
  4. 前記ＣＶＤダイヤモンド層の前記成長面は、実質的に平坦で、前記シリコンウェハの前記第１の表面に平行になるように処理される請求項１から３までのいずれか一項に記載の方法。
  5. 前記シリコンウェハの前記第２の表面は、前記ウェハの前記第１の表面に対向する請求項１から４までのいずれか一項に記載の方法。
  6. 前記単結晶シリコンウェハは、｛１１１｝単結晶シリコンウェハである請求項１から５までのいずれか一項に記載の方法。
  7. さらに、前記ダイヤモンド層の前記成長面を実質的に平面的な基準面に実装する工程を含む請求項１から６までのいずれか一項に記載の方法。
  8. さらに、前記シリコンウェハの前記第２の表面上にＧａＮを成長させる工程を含む請求項１から７までのいずれか一項に記載の方法。
  9. ＡｌＧａＮ緩衝層が使用される請求項８に記載の方法。
  10. ＧａＮ材料を生産する方法であって、
    前記広い｛１１１｝表面が平行で、少なくとも第１の表面がＣＶＤダイヤモンド合成の基板として使用するのに適している状態にあるように処理されている単結晶シリコンのウェハを形成する工程と、
    所定の厚さのＣＶＤダイヤモンドの層を成長させ、成長面を前記単結晶シリコンウェハの前記第１の表面上に設ける工程と、
    前記シリコンウェハの前記厚さを所定のレベルまで薄くする工程と、
    電子デバイスで使用するのに好適な半導体層の合成に適している前記シリコンウェハ上に第２の表面を設ける工程と、
    前記シリコンウェハの前記第２の表面上にＧａＮを成長させる工程とを含む方法。
  11. さらに、実質的に平坦で、前記シリコンウェハの前記第１の表面に平行になるように前記ＣＶＤダイヤモンド層の成長面を処理する工程を含む請求項１０に記載の方法。
  12. さらに、前記処理済みダイヤモンド面を実質的に平面的な基準面に実装する工程を含む請求項１１に記載の方法。
  13. 前記単結晶シリコンウェハ上のＣＶＤダイヤモンドの前記層は、厚さが１００μｍを超える請求項１から１２までのいずれか一項に記載の方法。
  14. 前記単結晶シリコンウェハ上のＣＶＤダイヤモンドの前記層は、厚さが３００μｍを超える請求項１３に記載の方法。
  15. 前記単結晶シリコンウェハ上のＣＶＤダイヤモンドの前記層は、厚さが４００μｍを超える請求項１３に記載の方法。
  16. 前記単結晶シリコンウェハ上のＣＶＤダイヤモンドの前記層は、厚さが５００μｍを超える請求項１３に記載の方法。
  17. 前記単結晶シリコンウェハ上のＣＶＤダイヤモンドの前記層は、厚さが５５０μｍを超える請求項１３に記載の方法。
  18. 前記シリコンウェハの厚さを減らすことは、宝石細工技術を使用することにより行われる請求項１から１７までのいずれか一項に記載の方法。
  19. 前記シリコンウェハの厚さは、厚さ５０μｍ未満になるまで減らされる請求項１から１８までのいずれか一項に記載の方法。
  20. 前記シリコンウェハの厚さは、厚さ２０μｍ未満になるまで減らされる請求項１９に記載の方法。
  21. 前記シリコンウェハの厚さは、厚さ１０μｍ未満になるまで減らされる請求項１９に記載の方法。
  22. 前記シリコンウェハの厚さは、厚さ５μｍ未満になるまで減らされる請求項１９に記載の方法。
  23. さらに、前記シリコン表面を高いレベル及び十分に低い欠陥密度になるまで研磨してＧａＮの前記成長に適したものにする工程を含む請求項１から２２までのいずれか一項に記載の方法。
  24. 前記ＧａＮ層は、ＡｌＧａＮ緩衝層の後に来るか、又は組み合われる請求項１から２３までのいずれか一項に記載の方法。
  25. シリコン面に密着しているＣＶＤダイヤモンド層からなるＧａＮデバイス成長に好適な基板。
  26. 前記シリコン表面は、単結晶シリコン表面である請求項２５に記載の基板。
  27. 前記シリコン表面は、単結晶｛１１１｝シリコン表面である請求項２５に記載の基板。
  28. 実質的に以上で説明され、又は例示されている、本発明による製造の方法。
  29. 実質的に以上で説明され、又は例示されている、本発明による基板。
JP2008502501A 2005-03-21 2006-03-20 電子デバイス用のダイヤモンドベースの基板 Pending JP2008533312A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GBGB0505752.6A GB0505752D0 (en) 2005-03-21 2005-03-21 Diamond based substrate for gan devices
PCT/IB2006/000609 WO2006100559A1 (en) 2005-03-21 2006-03-20 Diamond based substrate for electronic devices

Publications (1)

Publication Number Publication Date
JP2008533312A true JP2008533312A (ja) 2008-08-21

Family

ID=34531585

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008502501A Pending JP2008533312A (ja) 2005-03-21 2006-03-20 電子デバイス用のダイヤモンドベースの基板

Country Status (7)

Country Link
US (1) US7842134B2 (ja)
EP (2) EP2428982A1 (ja)
JP (1) JP2008533312A (ja)
KR (1) KR20070114218A (ja)
CN (1) CN101147235A (ja)
GB (1) GB0505752D0 (ja)
WO (1) WO2006100559A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011508426A (ja) * 2007-12-21 2011-03-10 エーエスエム アメリカ インコーポレイテッド 膜の選択形成における反応種の別々の注入
JP2016507450A (ja) * 2012-12-18 2016-03-10 エレメント シックス リミテッド 半導体デバイス用基板
JP2017226593A (ja) * 2016-03-08 2017-12-28 トゥー‐シックス・インコーポレイテッド シリコン層、及び、光学的に仕上げられた（又は密集した）シリコン‐ダイヤモンド界面を有するダイヤモンド層を含む基板
JP2018506169A (ja) * 2014-12-18 2018-03-01 アールエフエイチアイシー コーポレイション 多結晶シリコンｃｖｄダイヤモンドを含む化合物半導体デバイス構造

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007020979A1 (de) * 2007-04-27 2008-10-30 Azzurro Semiconductors Ag Nitridhalbleiterbauelement mit Gruppe-III-Nitrid-Schichtstruktur auf einer Gruppe-IV-Substratoberfläche mit höchstens zweizähliger Symmetrie
US7888171B2 (en) * 2008-12-22 2011-02-15 Raytheon Company Fabricating a gallium nitride layer with diamond layers
US7989261B2 (en) * 2008-12-22 2011-08-02 Raytheon Company Fabricating a gallium nitride device with a diamond layer
US8932403B1 (en) * 2009-02-18 2015-01-13 Sandia Corporation Method of fabricating low-dislocation-density epitaxially-grown films with textured surfaces
US7892881B2 (en) * 2009-02-23 2011-02-22 Raytheon Company Fabricating a device with a diamond layer
US20110108854A1 (en) * 2009-11-10 2011-05-12 Chien-Min Sung Substantially lattice matched semiconductor materials and associated methods
GB201010705D0 (en) 2010-06-25 2010-08-11 Element Six Ltd Substrates for semiconductor devices
US9783885B2 (en) 2010-08-11 2017-10-10 Unit Cell Diamond Llc Methods for producing diamond mass and apparatus therefor
US10258959B2 (en) 2010-08-11 2019-04-16 Unit Cell Diamond Llc Methods of producing heterodiamond and apparatus therefor
EP2437020B1 (de) * 2010-10-01 2015-08-12 Ivoclar Vivadent AG Mikrowellenofen
US8698161B2 (en) 2010-12-17 2014-04-15 Raytheon Company Semiconductor structures having directly bonded diamond heat sinks and methods for making such structures
CN103890945B (zh) 2011-10-28 2017-05-10 惠普发展公司，有限责任合伙企业 包括金刚石层的器件
GB201121655D0 (en) 2011-12-16 2012-01-25 Element Six Ltd Substrates for semiconductor devices
GB201121659D0 (en) 2011-12-16 2012-01-25 Element Six Ltd Substrates for semiconductor devices
GB201121666D0 (en) 2011-12-16 2012-01-25 Element Six Ltd Synthetic diamond coated compound semiconductor substrates
GB201301560D0 (en) * 2013-01-29 2013-03-13 Element Six Ltd Synthetic Diamond Heat Spreaders
CN103352208B (zh) * 2013-07-17 2015-08-12 沈阳工程学院 ECR-PEMOCVD在镀金刚石薄膜的Si上低温沉积InN薄膜的制备方法
JP6112485B2 (ja) 2013-09-19 2017-04-12 国立研究開発法人産業技術総合研究所 単結晶ダイヤモンドの製造方法
US9876102B2 (en) 2015-07-17 2018-01-23 Mitsubishi Electric Research Laboratories, Inc. Semiconductor device with multiple carrier channels
US9583607B2 (en) 2015-07-17 2017-02-28 Mitsubishi Electric Research Laboratories, Inc. Semiconductor device with multiple-functional barrier layer
KR20180044032A (ko) * 2016-10-21 2018-05-02 삼성전자주식회사 갈륨 질화물 기판의 제조 방법
US9780181B1 (en) 2016-12-07 2017-10-03 Mitsubishi Electric Research Laboratories, Inc. Semiconductor device with multi-function P-type diamond gate
US11750169B2 (en) 2018-07-17 2023-09-05 Ii-Vi Delaware, Inc. Electrode-defined unsuspended acoustic resonator
DE102019115589A1 (de) 2018-07-17 2020-01-23 Ii-Vi Delaware, Inc. Elektrodenbegrenzter resonator
US11738539B2 (en) * 2018-07-17 2023-08-29 II-VI Delaware, Inc Bonded substrate including polycrystalline diamond film
CN110828292A (zh) * 2018-08-13 2020-02-21 西安电子科技大学 基于复合衬底的半导体器件及其制备方法
US11652146B2 (en) * 2020-02-07 2023-05-16 Rfhic Corporation Method of forming a semiconductor wafer containing a gallium-nitride layer and two diamond layers
CN111933758B (zh) * 2020-07-13 2023-07-18 福建晶安光电有限公司 衬底加工方法、外延用衬底及半导体发光元件及制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004519093A (ja) * 2000-11-27 2004-06-24 エス　オー　イ　テク　シリコン　オン　インシュレータ　テクノロジース 基板、特に光学、電子工学または電子光学用基板の製造方法、およびこの製造方法により得られる基板
US20040266056A1 (en) * 2003-06-30 2004-12-30 Ravi Kramadhati V. Diamond-silicon hybrid integrated heat spreader
WO2005122284A2 (en) * 2004-05-13 2005-12-22 Chien-Min Sung Semiconductor-on-diamond devices and methods of forming

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5131963A (en) * 1987-11-16 1992-07-21 Crystallume Silicon on insulator semiconductor composition containing thin synthetic diamone films
DE69526129T2 (de) * 1994-05-23 2002-08-22 Sumitomo Electric Industries Verfahren und Vorrichtung zum Herstellen eines mit hartem Material bedeckten Halbleiters durch Polieren
US6328796B1 (en) * 1999-02-01 2001-12-11 The United States Of America As Represented By The Secretary Of The Navy Single-crystal material on non-single-crystalline substrate
US6497763B2 (en) * 2001-01-19 2002-12-24 The United States Of America As Represented By The Secretary Of The Navy Electronic device with composite substrate
US20060113546A1 (en) * 2002-10-11 2006-06-01 Chien-Min Sung Diamond composite heat spreaders having low thermal mismatch stress and associated methods
US6830813B2 (en) * 2003-03-27 2004-12-14 Intel Corporation Stress-reducing structure for electronic devices
US7033912B2 (en) 2004-01-22 2006-04-25 Cree, Inc. Silicon carbide on diamond substrates and related devices and methods
US20060113545A1 (en) * 2004-10-14 2006-06-01 Weber Eicke R Wide bandgap semiconductor layers on SOD structures

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004519093A (ja) * 2000-11-27 2004-06-24 エス　オー　イ　テク　シリコン　オン　インシュレータ　テクノロジース 基板、特に光学、電子工学または電子光学用基板の製造方法、およびこの製造方法により得られる基板
US20040266056A1 (en) * 2003-06-30 2004-12-30 Ravi Kramadhati V. Diamond-silicon hybrid integrated heat spreader
WO2005122284A2 (en) * 2004-05-13 2005-12-22 Chien-Min Sung Semiconductor-on-diamond devices and methods of forming

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JPN5008002051; ＡＬＥＫＳＯＶ　Ａ: ＤＩＡＭＯＮＤ　ＡＮＤ　ＲＥＬＡＴＥＤ　ＭＡＴＥＲＩＡＬＳ Ｖ１４　Ｎ３-７, 20050225, Ｐ３０８-３１３, ＥＬＳＥＶＩＥＲ　ＳＣＩＥＮＣＥ　ＰＵＢＬＩＳＨＥＲＳ *
JPN5008002052; ＧＵ　Ｃ　Ｚ: ＭＩＣＲＯＥＬＥＣＴＲＯＮＩＣ　ＥＮＧＩＮＥＥＲＩＮＧ Ｖ６６　Ｎ１-４, 200304, Ｐ５１０-５１６, ＥＬＳＥＶＩＥＲ　ＰＵＢＬＩＳＨＥＲＳ　ＢＶ． *

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011508426A (ja) * 2007-12-21 2011-03-10 エーエスエム アメリカ インコーポレイテッド 膜の選択形成における反応種の別々の注入
JP2016507450A (ja) * 2012-12-18 2016-03-10 エレメント シックス リミテッド 半導体デバイス用基板
JP2017119624A (ja) * 2012-12-18 2017-07-06 アールエフエイチアイシー コーポレイション 半導体デバイス用基板
JP2018506169A (ja) * 2014-12-18 2018-03-01 アールエフエイチアイシー コーポレイション 多結晶シリコンｃｖｄダイヤモンドを含む化合物半導体デバイス構造
JP2017226593A (ja) * 2016-03-08 2017-12-28 トゥー‐シックス・インコーポレイテッド シリコン層、及び、光学的に仕上げられた（又は密集した）シリコン‐ダイヤモンド界面を有するダイヤモンド層を含む基板
JP2020073433A (ja) * 2016-03-08 2020-05-14 トゥー‐シックス・インコーポレイテッド シリコン層、及び、光学的に仕上げられた（又は密集した）シリコン‐ダイヤモンド界面を有するダイヤモンド層を含む基板
JP7117281B2 (ja) 2016-03-08 2022-08-12 トゥー‐シックス・インコーポレイテッド シリコン層、及び、光学的に仕上げられた（又は密集した）シリコン‐ダイヤモンド界面を有するダイヤモンド層を含む基板

Also Published As

Publication number Publication date
CN101147235A (zh) 2008-03-19
US7842134B2 (en) 2010-11-30
WO2006100559A1 (en) 2006-09-28
KR20070114218A (ko) 2007-11-29
GB0505752D0 (en) 2005-04-27
EP1861865A1 (en) 2007-12-05
EP2428982A1 (en) 2012-03-14
US20080206569A1 (en) 2008-08-28

Similar Documents

Publication Publication Date Title
JP2008533312A (ja) 電子デバイス用のダイヤモンドベースの基板
TWI402385B (zh) 鑽石底半導體裝置以及其相關方法
JP6078620B2 (ja) ダイヤモンド上の窒化ガリウム型ウェーハ並びに製造設備及び製造方法
US8143702B2 (en) Group III-V nitride based semiconductor substrate and method of making same
US8129733B2 (en) Gallium nitride light emitting devices on diamond
JP5377212B2 (ja) 単結晶ダイヤモンド基板の製造方法
JP2023525597A (ja) 窒化物エピタキシャルウェーハ、その製造方法、および半導体デバイス
EP2251897A1 (en) A method for producing a wafer comprising a silicon single crystal substrate having a front and a back side and a layer of SiGe deposited on the front side
US8506707B1 (en) Substrate surface modifications for compositional gradation of crystalline materials and associated products
JP2005060195A (ja) 窒化物半導体基板及びその製造方法
CN101471245A (zh) Si衬底上横向外延生长氮化镓的方法
GB2510248A (en) High thermal conductivity heat dissipating synthetic diamond wafers for gallium nitride based semiconductor devices
US20230307249A1 (en) Heteroepitaxial structure with a diamond heat sink
Laleyan et al. Strain-free ultrathin AlN epilayers grown directly on sapphire by high-temperature molecular beam epitaxy
JP2006062931A (ja) サファイア基板とその熱処理方法、及び結晶成長方法
CN116590795A (zh) 一种利用陶瓷衬底生长单晶GaN自支撑衬底的方法
CN115377196A (zh) 一种以金刚石为衬底的外延GaN及其制备方法
CN117587513A (zh) 一种制备高质量单晶iii族氮化物自支撑衬底的方法
TW202332044A (zh) 用於製作包含多晶碳化矽底材及單晶碳化矽主動層之半導體結構之方法
JP2016050139A (ja) 単結晶ダイヤモンドの製造方法、単結晶ダイヤモンド、単結晶ダイヤモンド基板の製造方法、単結晶ダイヤモンド基板及び半導体デバイス
CN116446041A (zh) GaN与金刚石复合散热结构的膜层及其制备方法
CN116145251A (zh) AlN薄膜的制备方法及半导体元件
JP2005032766A (ja) ＧａＮ半導体及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111021

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120123

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120130

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121113

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130212

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130218

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131008

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140502