TW202332044A - 用於製作包含多晶碳化矽底材及單晶碳化矽主動層之半導體結構之方法 - Google Patents

用於製作包含多晶碳化矽底材及單晶碳化矽主動層之半導體結構之方法 Download PDF

Info

Publication number
TW202332044A
TW202332044A TW111144679A TW111144679A TW202332044A TW 202332044 A TW202332044 A TW 202332044A TW 111144679 A TW111144679 A TW 111144679A TW 111144679 A TW111144679 A TW 111144679A TW 202332044 A TW202332044 A TW 202332044A
Authority
TW
Taiwan
Prior art keywords
layer
substrate
silicon carbide
polytype
polycrystalline silicon
Prior art date
Application number
TW111144679A
Other languages
English (en)
Inventor
艾力克 吉歐
雨果 比阿德
Original Assignee
法商索泰克公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 法商索泰克公司 filed Critical 法商索泰克公司
Publication of TW202332044A publication Critical patent/TW202332044A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02376—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type

Abstract

本發明涉及一種用於製作包含多晶碳化矽(SiC)之一支撐底材(1)及單晶碳化矽之一主動層(2)之一半導體結構之方法，該方法包括： 形成一支撐底材，該支撐底材包含主要為3C多型多晶碳化矽之一第一層(11)及主要為4H及/或6H多型多晶碳化矽之一第二層(12)之堆疊， 將包含4H或6H多型單晶碳化矽之一主動層(2)之一供體底材(20)，鍵合至該支撐底材的4H及/或6H多型的表面， 將該主動層(2)移轉到該支撐底材上。

Description

用於製作包含多晶碳化矽底材及單晶碳化矽主動層之半導體結構之方法
本發明是關於一種用於製作包含多晶碳化矽之一支撐底材及單晶碳化矽之一主動層之一半導體結構之方法，且亦關於此等結構及包含此結構之一種電子元件，尤其是供功率或射頻應用的電子元件。
碳化矽(SiC)是微電子學中的一種有利材料，尤其是製作功率用途的電子元件之底材。
這些微電子元件包括單晶碳化矽之一主動層，電晶體及其他適用於實現所需功能之電子元件可形成於該主動層當中或上面。
主動層係設置在摻雜的多晶碳化矽之一支撐底材上，以具有良好的導電性。這是因為，在這些裝置中，對主動層的電晶體及其他電子元件所施加的電流係朝向底材背面的方向穿過底材，該背面係與主動層相對的面。
可執行Smart Cut TM方法來形成包括主動層及支撐底材之一半導體結構。根據該方法，界定出主動層之一弱化區係藉由將原子物種植入單晶碳化矽之一供體底材而形成，該供體底材係鍵合至多晶碳化矽之一支撐底材，然後該供體底材沿著該弱化區分離，以便將主動層移轉至該支撐底材上。分離可藉由一機械作用、一熱處理或任何其他合適方式而啟始，這些方式可視需要地組合。
碳化矽具有數種多型(polytypes)，也就是說不同的晶體結構。微電子領域中使用的主要多型有3C多型的立方結構，以及4H及6H多型的六方結構。這些多型的不同之處尤其是在於其晶胞參數(unit cell parameter)、電子帶圖(electronic band diagrams)及熱膨脹係數。
通常，多晶碳化矽底材係以3C形式提供商業用途。這是因為這種多型可在相對低的溫度下，也就是說通常小於或等於1400°C，藉由化學氣相沉積在通常由石墨製成的種子底材上獲得，故此製作方法在能源上相對經濟。
另一方面，商用的單晶碳化矽底材是以產業中所使用的尺寸供應，也就是說直徑通常約為150至200 mm，具4H或6H類型的六方結構。
因此，4H多晶碳化矽主動層及多晶碳化矽支撐底材之組裝，牽涉到一界面的形成，該界面呈現兩種類型的不連續性：結晶品質方面的不連續性(單晶/多晶)及晶體結構方面的不連續性(六方/立方)。
這兩種不連續性會導致影響半導體結構性能品質上的數種問題。
一方面，當結構承受一高熱預算時，熱膨脹係數差異會導致結構的變形。
在意欲加強鍵合界面的一退火情況下，這樣的熱預算可應用於結構上。這是因為已知的方法不能將供體底材直接鍵合至支撐底材，其需要使用諸如摻雜矽製成的一鍵合層。在鍵合之後，其經常會在大約1700°C的溫度下進行一穩定化退火。
通常在1500及2000°C之間的一高熱預算也可能應用於製作電子元件的後續階段，例如在主動層上進行磊晶以形成電子元件的其他部分時，或在摻雜物的活化熱處理期間。
熱膨脹係數差異所產生的變形會破壞半導體結構的平整度，因變形不利於實施電子元件製作的後續階段，還會降低鍵合的機械強度。
另一方面，結晶品質的差異無法使鍵合界面任一側上的晶粒對齊成為可能，從而可能導致界面處的導電性減損。
本發明之一目的是設計一種用於製作一半導體結構之方法，該半導體結構包含多晶碳化矽支撐底材上的單晶碳化矽主動層，該方法使得主動層與支撐底材之間的界面處之結晶品質及多型差異相關聯的缺點得以最小化。
為此，本發明提供了一種用於製作包含多晶碳化矽之一支撐底材及單晶碳化矽之一主動層的一半導體結構之方法，該方法包括： 形成一支撐底材，該支撐底材包含主要為3C多型多晶碳化矽之一第一層及主要為4H及/或6H多型多晶碳化矽之一第二層之堆疊， 將包含4H或6H多型單晶碳化矽之一主動層之一供體底材，鍵合至該支撐底材的4H及/或6H多型的表面， 將該主動層移轉到該支撐底材上。
如此一來，在最終結構中，不同結晶品質的層之間的界面(其保留在主動層與支撐底材之間的鍵合界面)及不同多型的層之間的界面(其埋置在支撐底材中，距離鍵合界面有一段距離處)被分開了。
在本文中，用語「主要為3C多型」是指第一層中3C結構的晶粒的體積比例大於或等於60%，最好大於或等於70%，甚至大於或等於80%。同樣地，用語「主要為4H及/或6H多型」是指第二層中4H及/或6H結構的晶粒的體積比例大於或等於60%，最好大於或等於70%，且更好大於或等於80%。
在本文中，用語「第一」及「第二」表示支撐底材的兩層不同多型的多晶碳化矽，但不表示以特定順序形成所述層。
因此，在一些實施例中，第一層生長在一種子底材上，然後第二層生長在第一層上，使得支撐底材直接具有主要為4H及/或6H多型之一自由表面，以用於與供體底材鍵合。
在其他實施例中，第二層生長在一種子底材上，然後第一層生長在第二層上。在這種情況下，為了能夠將供體底材鍵合到主要為4H及/或6H多型之支撐底材的表面，種子底材被移除，以釋放位於種子底材那側的第二層的表面。
根據其他有利但可任選的特徵，當這在技術上適恰時，其可視需要地組合： 形成支撐底材包括在一種子底材上生長第一層，然後在第一層上生長第二層； 形成支撐底材依序包括在一種子底材上生長第二層，在第二層上生長第一層，以及移除種子底材以曝露出第二層用於與供體底材鍵合之表面； 種子底材是主要為4H及/或6H多型之單晶或多晶碳化矽底材； 第一層被生長成厚度在1及20 µm之間，第二層被生長成厚度在80及350 µm之間； 第一層被生長成厚度在80及200 µm之間，第二層被生長成厚度在150及270 µm之間； 第一層及第二層的生長是以化學氣相沉積(CVD)進行； 第一層的生長是在1100及1500°C之間，最好在1200及1400°C之間，的溫度下進行； 第二層的生長是在1500及2600°C之間，最好在1700及1900°C之間或在1800及2400°C之間，甚至在2000及2250°C之間，的溫度下進行； 該方法額外包括在第一層及第二層的生長過程中導入摻雜物； 供體底材被直接鍵合到支撐底材的4H及/或6H多型的表面； 供體底材經由一鍵合層而鍵合到支撐底材的4H及/或6H多型的表面； 鍵合層包括矽或鎢； 該方法包括在鍵合之前，將原子物種植入供體底材之一階段，以形成界定出主動層之一弱化區，以及在鍵合之後，使供體底材沿著該弱化區分離之一階段，以將主動層移轉到支撐底材上； 在第一層被生長成厚度在1及20 µm之間的情況下，在主動層移轉到支撐底材之後，移除第一層。
本發明之另一標的係關於一種半導體結構，其從背面至正面依序包括： 主要為3C多型多晶碳化矽之一第一層， 主要為4H及/或6H多型多晶碳化矽之一第二層， 4H或6H多型單晶碳化矽之一主動層。
在本文中，用語「依序」明確指出層的空間順序，但不必然表示所述層之間有直接接觸。
在一些實施例中，第一層的厚度在80及350 µm之間，第二層的厚度在1及20 µm之間。
在其他實施例中，第一層的厚度在80及200 µm之間，第二層的厚度在150及270 µm之間。
本發明之另一標的是關於一種電子元件，尤其是作為功率或射頻應用的電子元件，其包括如上所述的一結構及設置在主動層當中或上面的至少一電子元件，例如電晶體、二極體、電子功率元件及/或電子射頻元件。
以下說明一種半導體結構，其包括多晶碳化矽之一支撐底材及在該支撐底材上方延伸的單晶碳化矽之一主動層。
支撐底材包括兩層不同多型的多晶碳化矽：主要為3C多型之一第一層，及主要為4H及/或6H多型之一第二層。
第一層及第二層的多晶碳化矽可根據結構中的不同組構而提供，以下將描述這些組構。
主動層係由單晶碳化矽製成，以呈現最佳的電氣特性。主動層具有主要為4H或6H多型的六方結構。
主動層藉由鍵合至支撐底材的4H及/或6H多型的表面而添加。這種鍵合可以是直接鍵合或經由一鍵合層的間接鍵合。
應當注意的是，主動層係鍵合至同樣為六方的多型多晶碳化矽層。因此，與六方結構材料及立方結構材料之間的鍵合情況相比，存在於六方-六方鍵合界面的材料具有更靠近的能帶的結構，這可能有利於在界面處具有更好的導電性。此外，界面處存在的六方結構之間的這種相似性可降低界面兩側的熱膨脹係數差異。因此，其可能避免高溫製作階段期間的塑性變形之風險，也可能避免隨後進行的電子元件製作之微影階段中因結構翹曲而導致的聚焦缺陷。
無論形成支撐底材的多晶碳化矽之第一層及第二層如何排列，在該結構內都存在不同性質的兩個界面。
第一界面是單晶主動層及多晶支撐底材之間的界面，它是具不同結晶品質但為相似多型的層之間的界面。
第二界面是支撐底材的第一層與第二層多晶碳化矽之間的界面，其是屬不同多型但具有相似結晶品質的層之間的界面。該第二界面位於支撐底材的厚度內，並因此距第一界面有段距離。
應注意的是，第二界面不必然是從立方多型突然轉變到六方多型，而是可包括具特定厚度的一過渡區，該厚度通常可達20 µm。然而，考慮到第二層的厚度，即使具有這樣的過渡區，第一界面與第二界面也相距夠遠。
根據第一實施例，如圖1所繪示，該結構從背面至正面依序包括一種子底材10、主要為3C多型多晶碳化矽之第一層11、主要為4H及/或6H多型多晶碳化矽之第二層12 (種子底材與層11及12一起形成支撐底材1)，以及4H或6H多型單晶碳化矽之主動層2。
如下所述，種子底材10用於第一層11之生長。因此當不再需要其存在時可將其從結構中移除。
在該結構的第一實施例中，第一層11明顯比第二層12厚。例如，第一層11的厚度在80及350 µm之間，而第二層12的厚度在1及20 µm之間。
由於比起4H或6H多型，3C多型能夠在更低的溫度下獲得，因此該結構的第一實施例之製作在能源上更為經濟。
在後續製作步驟中，可視需要地移除第一層11的背面部分。
該結構在單晶的主動層2與多晶的支撐底材1之間具有一第一界面I1。
在圖1中，主動層2被繪示為與多晶碳化矽12之第二層直接接觸，但也可在這兩層之間的界面具有一鍵合層(圖2中標示為3的層類型)。這種鍵合層通常可由矽或鎢製成，以提高鍵合的機械強度，同時確保主動層2與支撐底材1之間的導電。
此外，該結構在主要為3C多型的第一層11與主要為4H及/或6H多型的第二層12之間具有一第二界面I2。
因此，界面I1及I2以第二層12之厚度相隔開。
根據圖2所繪示的第二實施例，該結構從背面至正面依序包括一種子底材10、主要為3C多型多晶碳化矽之第一層11、主要為4H及/或6H多型多晶碳化矽之第二層12 (種子底材與層11及12一起形成支撐底材1)、一鍵合層3，以及4H或6H多型單晶碳化矽之主動層2。
如下所述，種子底材10用於第一層11之生長。因此當不再需要其存在時，可將其從結構中移除。
在該結構的第二實施例中，第一層11明顯比第二層12薄。例如，第一層11的厚度在80及200 µm之間，而第二層12的厚度在150及270 µm之間。立方結構的層較薄之事實，使其得以限制因3C與4H/6H結構間的熱膨脹係數差異引起的變形。
該結構在單晶的主動層2與多晶的支撐底材1之間具有一第一界面I1。
在圖2中，主動層2與多晶碳化矽之第二層12之間有一鍵合層3，但是該鍵合層是選擇性的，也可在層2與12之間進行直接鍵合。鍵合層3通常可由矽或鎢製成，以提高鍵合的機械強度，同時確保主動層2與支撐底材1之間的導電。
此外，該結構在主要為3C多型的第一層11與主要為4H及/或6H多型的第二層12之間具有一第二界面I2。
因此，界面I1與I2以第二層12之厚度相隔開。
視需要地，在製作方法的後續步驟中可移除第一層11，在這種情況下，第二界面將不再存在於最終結構中。然而，該結構仍然受益於兩層六方結構之間的第一界面I1，如上所述，由於熱膨脹係數差異減小及能帶結構更接近，而這是有利的。
下文說明製作這些結構的各種方法。
圖3A至3D概要繪示用於製作圖1結構的方法的階段。
參照圖3A，在種子底材10上形成主要為3C多型多晶碳化矽之第一層11。種子底材10通常是為石墨底材，但亦可採用熱膨脹係數接近多晶碳化矽且最好是低成本及/或可重複使用的任何其他材料。石墨的替代材料可爲單晶碳化矽及燒結的多晶碳化矽，但不限於此。
第一層11可以化學氣相沉積(CVD)形成。該沉積可涉及以下前驅物，但不限於此： 對於碳：乙烷、丙烷或乙炔； 對於矽：矽烷、四氯矽烷、三氯矽烷或二氯矽烷； 或者還有四甲基矽烷，為碳及矽的常見來源。
這些前驅物由一載體氣體攜帶，該載體氣體可選自氮氣、氬氣、氦氣及氫氣。
本領域技術人員能夠根據使用的前驅物及進行沉積的機器設備來界定沉積參數，特別是溫度。
為了獲得立方結構(cubic structure)，可使用相對低的沉積溫度，通常在1100及1500°C之間，最好在1200及1400°C之間。該第一層11被生長成厚度在80及350 µm之間。一般會在種子底材的兩個表面上都進行生長，從而在種子底材的背面上亦形成一層主要為3C多型的多晶碳化矽。由於該層不會被保留在該結構中，因此為了圖式簡潔起見未將其繪出。
參照圖3B，在第一層11上形成主要為4H及/或6H多型多晶碳化矽之第二層12，以獲得支撐底材1。第二層12亦可以化學氣相沉積形成，但是為了獲得六方結構(hexagonal structure)，因此使用相對較高的沉積溫度，通常在1500及2600°C之間，最好在1700及1900°C之間或在1800及2400°C之間，甚至在2000及2250°C之間。生長溫度取決於沉積技術、所使用的前驅物及其他操作條件，因此此處僅以指示方式提供，本領域技術人員能夠界定出適用於所需多型的生長方法。前驅物可選自與上文所述用於第一層沉積的清單相同者。
除了上述化學氣相沉積外，第二層還可透過高溫化學氣相沉積(HTCVD)、液相生長(縮寫為TSSG的「頂部種晶溶液生長長法 (Top Seeded Solution Growth)」之已知技術)或物理氣相沉積(PVD或PVT)而形成。
雖然在這樣的溫度下進行沉積需要非常高的能量，但第二層形成厚度很低(在1 µm及20 µm之間)的事實，使其得以限制整體能量消耗及製程成本。第二層的沉積有利地在與第一層相同的腔室中進行，在該腔室中，沉積溫度被提高，以改變所沉積碳化矽的多型。
根據可設想到的一替代形式，第一層11在被移轉到沉積室之前，以燒結方法形成，在該沉積室中第二層12接着以上述的沉積或生長技術其中之一而沉積在第一層11上。
多晶碳化矽的第一層立方結構及第二層六方結構之間的過渡可能不明顯，而是呈現出包含3C型晶粒與4H及/或6H型晶粒之混合物的一過渡區，其厚度可達20 µm。然而，只要該過渡區遠離主動層與支撐底材之間的鍵合界面，它就不會損害該結構的性能品質。
較佳者，第一層及第二層在它們根據已知技術生長的過程中導入摻雜物以進行摻雜。根據所需的摻雜類型，摻雜物通常可以是氮、硼、磷或鋁。摻雜物含量一般在10 18及10 21at/cm 3之間。
參照圖3C，提供一供體底材20，其中藉由植入原子物種(通常為氫氣及/或氦氣)而形成界定出待移轉主動層2之一弱化區21。供體底材20是4H或6H多型單晶碳化矽底材，其可在商業上取得合適尺寸，通常為直徑約150至200 mm。
參照圖3D，供體底材20被鍵合到支撐底材1。在此之前，為了兩個底材直接鍵合之目的，可施加任何適於確保接觸表面盡可能光滑的表面處理，也就是說，其呈現出小於1 nm RMS、最好小於0.5 nm RMS、更好小於0.2 nm RMS的一粗糙度。此外，該些表面有利地被處理成疏水性(hydrophobic)。
隨後，沿著弱化區21分離供體底材，以便將主動層2移轉到支撐底材1上，得到圖1之結構。
圖4A至4D概要繪示用於製作圖2結構的方法之階段。
參照圖4A，在種子底材10上形成主要為3C多型多晶碳化矽之第一層11。種子底材10通常是一石墨底材。第一層11以化學氣相沉積(CVD)形成。為了獲得立方結構，使用相對低的沉積溫度，通常在1100及1500°C之間，最好在1200及1400°C之間。所述第一層11被生長成厚度在1及20 µm之間。
參照圖4B，在第一層11上形成主要為4H及/或6H多型多晶碳化矽之第二層12，以獲得支撐底材1。第二層12也以化學氣相沉積形成，但為了獲得六方結構，使用相對高的沉積溫度，通常在1500及2600°C之間，最好在1700及1900°C之間，或在1800及2400°C之間，甚至在2000及2250°C之間。如上所述，本領域技術人員能夠根據採用的技術及所用前驅物，確定所需多型的生長條件。第二層形成的厚度在80及350 µm之間。第二層的沉積有利地在與第一層相同的腔室中進行，在該腔室中，沉積溫度被提高，以改變所沉積碳化矽的多型。
如上所述，多晶碳化矽的第一層之立方結構與第二層之六方結構之間的過渡可能不明顯，而是呈現出包含3C型晶粒與4H及/或6H型晶粒之混合物的一過渡區。
較佳者，第一層及第二層在它們根據已知技術生長的過程中導入摻雜物以進行摻雜。根據所需的摻雜類型，摻雜物通常可以是氮、硼、磷或鋁。摻雜物含量一般在10 18及10 21at/cm 3之間。
參照圖4C，提供一供體底材20，其中藉由植入原子物種(通常為氫氣及/或氦氣)形成界定出待移轉的主動層2之一弱化區21。供體底材20是4H或6H多型單晶碳化矽底材，其可在商業上取得合適尺寸，通常為直徑約150至200 mm。
參照圖4D，供體底材20經由鍵合層3鍵合到支撐底材1。鍵合層3可預先沉積在供體底材20上或支撐底材1之第二層12上。為了促進良好的鍵合強度，可對待鍵合的表面進行預處理，以獲得非常低的粗糙度，其通常小於1 nm RMS，最好小於0.5 nm RMS。
隨後，使供體底材沿著弱化區21分離，以便將主動層2移轉到支撐底材1上，得到圖2之結構。
在第二層(4H及/或6H多型)足夠厚的情況下，也就是說它的厚度大於或等於100 µm時，可移除第一層(3C多型)，尤其是在主動層中形成電子元件之後。可透過研磨或任何其他方式進行第一層之移除。如此可在該結構的背面曝露出4H及/或6H多型的表面，若組件的幾何形狀需在該背面上有接點時，可接着在該表面上沉積電接點。
前述移除使其得以降低該結構的總電阻，因其中一接點係位於背面，且電流在正面的組件與背面的接點之間必須通過的材料因此而更少。一般而言，很常計劃藉由移除底材的一部分來改變半導體結構之厚度，例如為了使其適合必須使用的工具尺寸，或修飾結構或使該結構特性適合其具體應用。
如此可獲得完全是4H及/或6H多型的最終結構，因此在熱膨脹係數及機械性能方面具有更大的均勻性，但其中如上所述的計劃移除且有時由於多晶碳化矽的粒狀生長而結晶品質較差之多晶碳化矽的生長之開始係在3C多型的較低生長溫度下進行，因此在能源上更為經濟。
上述方法基於在一種子底材上連續生長主要為3C多型多晶碳化矽之第一層，然後主要為4H及/或6H多型多晶碳化矽之第二層。
作爲替代方案，可先在一種子底材上生長主要為4H及/或6H多型多晶碳化矽之第二層，且然後在該第二層上生長主要為3C多型多晶碳化矽之第一層。為了將4H或6H類型的單晶主動層移轉到4H及/或6H多型的一表面上(如上所述，由於熱膨脹係數及能帶結構的接近，是更為有利的)，有必要移除該種子底材，以曝露出多晶碳化矽之第二層的表面，並倒轉支撐底材以將供體底材鍵合到該第二層。
此替代方案概要繪示於圖5A至5D。該方法可用於形成圖1之半導體結構或圖2之半導體結構。
參照圖5A，在種子底材10上形成主要為4H及/或6H多型多晶碳化矽之第二層12。為了提高層12的六方結構品質，種子底材10最好是主要為4H及/或6H多型單晶或多晶碳化矽之底材。第二層12用一相對高的沉積溫度以化學氣相沉積而形成，通常在1500及2600°C之間，最好在1700及1900°C之間或在1800及2400°C之間，甚至在2000及2250°C之間。如上所述，本領域技術人員能夠根據採用的技術及所用前驅物，確定所需多型的生長條件。
參照圖5B，主要為3C多型多晶碳化矽之第一層11形成在第二層12上。第一層11在一相對低的沉積溫度下以化學氣相沉積形成，通常在1100及1500°C之間，最好在1200及1400°C之間。第一層的沉積有利地在與第二層相同的腔室中進行，沉積溫度被降低以促進所沉積碳化矽的多型之變化。
較佳者，第一層及第二層在它們根據已知技術生長的過程中導入摻雜物以進行摻雜。根據所需的摻雜類型，摻雜物通常可以是氮、硼、磷或鋁。摻雜物含量一般在10 18及10 21at/cm 3之間。
參照圖5C，移除種子底材10以便曝露出主要為4H及/或6H多型之第二層12的背面。支撐底材1因此僅由層11及12組成。
如該方法的其他實施例(參見圖3C及4C)，還可提供一供體底材20，其中藉由植入原子物種(通常是氫氣及/或氦氣)而形成界定出待移轉的主動層2之一弱化區21。供體底材20是4H或6H多型單晶碳化矽底材，其可在商業上取得合適尺寸，通常為直徑約150至200 mm。
參照圖5D，供體底材20係直接鍵合或經由上述鍵合層而鍵合到支撐底材1。為此目的，可將支撐底材倒轉，以使在支撐底材製作過程中位於背面的第二層12朝向正面定向，以接納供體底材20。
接着沿弱化區21分離供體底材，以便將主動層2移轉到支撐底材1上，並獲得類似於圖1及圖2的半導體結構，但當中的支撐底材1沒有種子底材10。
所獲得的半導體結構可有利地用於製作功率及/或射頻用途的電子元件。
為此，可在主動層上以磊晶再生長方式形成一或多個旨在形成電子元件的額外半導體層。
例如，在主動層當中或上面形成的電子元件可包括：一或多個電晶體、一或多個二極體、一或多個功率元件或一或多個射頻元件，但不限於此。射頻組件通常包括用於傳輸射頻電信號的一線路及選擇性的一或多個電晶體。功率元件被定義為適用於傳送50W或更大功率電流之元件。
1:支撐底材 2:主動層 3:鍵合層 10:種子底材 11:第一層 12:第二層 20:供體底材 21:弱化區 I1:第一界面 I2:第二界面
本發明的其他特徵及優點將顯現於隨後參考附圖的詳細描述中，其中：圖1繪示根據第一實施例之半導體結構的一截面圖；圖2繪示根據第二實施例之半導體結構的一截面圖；圖3A至3D概要繪示用於製作圖1半導體結構的方法之階段；圖4A至4D概要繪示用於製作圖2半導體結構的方法之階段；圖5A至5D概要繪示圖3A-3D及4A-4D所示方法的替代方案。
爲便於閱讀，圖式不必然按比例繪製。
1:支撐底材
2:主動層
10:種子底材
11:第一層
12:第二層
I1:第一界面
I2:第二界面

Claims (19)

  1. 一種用於製作包含多晶碳化矽之一支撐底材(1)及單晶碳化矽之一主動層(2)之一半導體結構之方法，該方法包括： 形成一支撐底材，該支撐底材包含主要爲3C多型多晶碳化矽之一第一層(11)及主要爲4H 及/或 6H多型多晶碳化矽之一第二層(12)之堆疊， 將包含4H 或 6H多型單晶碳化矽之一主動層(2)之一供體底材(20)，鍵合至該支撐底材的4H 及/或 6H多型的表面， 將該主動層(2)移轉到該支撐底材上。
  2. 如請求項1之方法，其中形成該支撐底材包括在一種子底材(10)上生長該第一層(11)，然後在該第一層(11)上生長該第二層(12)。
  3. 如請求項1之方法，其中形成該支撐底材依序包括在一種子底材(10)上生長該第二層(12)，在該第二層(12)上生長該第一層(11)，以及移除該種子底材(10)以曝露出該第二層(12)用於與該供體底材鍵合之表面。
  4. 如請求項3之方法，其中該種子底材(10)是主要爲4H 及/或 6H多型之單晶或多晶碳化矽底材。
  5. 如請求項2至4任一項之方法，其中該第一層(11)被生長成厚度在1及 20 µm之間，該第二層(12)被生長成厚度在80及350 µm之間。
  6. 如請求項2至4任一項之方法，其中該第一層(11)被生長成厚度在80及 200 µm之間，該第二層(12)被生長成厚度在150及270 µm之間。
  7. 如請求項2至6任一項之方法，其中該第一層及該第二層的生長是以化學氣相沉積(CVD)進行。
  8. 如請求項2至7任一項之方法，其中該第一層(11)的生長是在1100及1500°C之間，最好在1200及1400°C之間，的溫度下進行。
  9. 如請求項2至8任一項之方法，其中該第二層(12)的生長是在1500及 2600°C之間，最好在1700及1900°C之間或在1800及2400°C之間，甚至在2000及 2250°C之間，的溫度下進行。
  10. 如請求項2至9任一項之方法，其額外包括在該第一層及該第二層的生長過程中導入摻雜物。
  11. 如請求項1至10任一項之方法，其中該供體底材(20)被直接鍵合到該支撐底材的4H 及/或 6H多型的表面。
  12. 如請求項1至10任一項之方法，其中該供體底材(20)經由一鍵合層(3)而鍵合到該支撐底材的4H 及/或 6H多型的表面。
  13. 如請求項12之方法，其中該鍵合層(3)包括矽或鎢。
  14. 如請求項1至13任一項之方法，其額外包括在鍵合之前，將原子物種植入該供體底材(20)之一階段，以形成界定出該主動層(2)之一弱化區(21)，以及在鍵合之後，使該供體底材(20)沿著該弱化區(21)分離之一階段，以將該主動層(2)移轉到該支撐底材上。
  15. 如請求項1至14任一項與請求項5結合之方法，其額外包括，在該主動層(2)移轉到該支撐底材之後，移除該第一層(11)。
  16. 一種半導體結構，其從背面至正面依序包括： 主要爲3C多型多晶碳化矽之一第一層(11)， 主要爲4H 及/或 6H多型多晶碳化矽之一第二層(12)， 4H或 6H多型單晶碳化矽之一主動層(2)。
  17. 如請求項16之半導體結構，其中： 該第一層(11)的厚度在80及350 µm之間， 該第二層(12)的厚度在1及20 µm之間。
  18. 如請求項16之半導體結構，其中： 該第一層(11)的厚度在80及200 µm之間， 該第二層(12)的厚度在150及270 µm之間。
  19. 一種電子元件，尤其是作爲功率或射頻應用的電子元件，其包括如請求項16至18任一項之結構及設置在該主動層(2)當中或上面的至少一電子元件，例如電晶體、二極體、電子功率元件及/或電子射頻元件。
TW111144679A 2021-12-14 2022-11-22 用於製作包含多晶碳化矽底材及單晶碳化矽主動層之半導體結構之方法 TW202332044A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR2113508A FR3130296B1 (fr) 2021-12-14 2021-12-14 Procede de fabrication d’une structure semi-conductrice comprenant un substrat de carbure de silicium polycristallin et une couche active de carbure de silicium monocristallin
FRFR2113508 2021-12-14

Publications (1)

Publication Number Publication Date
TW202332044A true TW202332044A (zh) 2023-08-01

Family

ID=80735492

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111144679A TW202332044A (zh) 2021-12-14 2022-11-22 用於製作包含多晶碳化矽底材及單晶碳化矽主動層之半導體結構之方法

Country Status (3)

Country Link
FR (1) FR3130296B1 (zh)
TW (1) TW202332044A (zh)
WO (1) WO2023111446A1 (zh)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6098048B2 (ja) * 2012-06-29 2017-03-22 株式会社豊田自動織機 半導体装置の製造方法
JP6387375B2 (ja) * 2016-07-19 2018-09-05 株式会社サイコックス 半導体基板

Also Published As

Publication number Publication date
WO2023111446A1 (fr) 2023-06-22
FR3130296A1 (fr) 2023-06-16
FR3130296B1 (fr) 2023-11-03

Similar Documents

Publication Publication Date Title
US11208719B2 (en) SiC composite substrate and method for manufacturing same
KR101797428B1 (ko) 단결정 다이아몬드 성장용 기재 및 단결정 다이아몬드 기판의 제조 방법
US7842134B2 (en) Diamond based substrate for electronic devices
TWI330206B (en) Seventy five millimeter silicon carbide wafer with low warp, bow, and ttv
JP5304713B2 (ja) 炭化珪素単結晶基板、炭化珪素エピタキシャルウェハ、及び薄膜エピタキシャルウェハ
US9200379B2 (en) Base material for growing single crystal diamond and method for producing single crystal diamond substrate
JP6582779B2 (ja) ＳｉＣ複合基板の製造方法
JP2009088223A (ja) 炭化珪素半導体基板およびそれを用いた炭化珪素半導体装置
JP2011079683A (ja) 単結晶ダイヤモンド成長用基材及び単結晶ダイヤモンド基板の製造方法
JP2006328455A (ja) エピタキシャル炭化珪素単結晶基板及びその製造方法
JP2007119273A (ja) 炭化珪素単結晶の成長方法
JP2009218575A (ja) 半導体基板の製造方法
US20230260841A1 (en) Method for producing a composite structure comprising a thin layer of monocrystalline sic on a carrier substrate of polycrystalline sic
CN104078331A (zh) 单晶4H-SiC衬底及其制造方法
US7605055B2 (en) Wafer with diamond layer
KR20220159960A (ko) SiC로 이루어진 캐리어 기판 상에 단결정 SiC로 이루어진 박층을 포함하는 복합 구조체를 제조하기 위한 방법
TW202332044A (zh) 用於製作包含多晶碳化矽底材及單晶碳化矽主動層之半導體結構之方法
US20140332934A1 (en) Substrates for semiconductor devices
US20220415653A1 (en) Method for manufacturing a composite structure comprising a thin layer of monocrystalline sic on an sic carrier substrate
JP5545567B2 (ja) 単結晶ダイヤモンド成長用の基材及び単結晶ダイヤモンドの製造方法
CN116623297B (zh) 一种碳化硅复合衬底及其制备方法和应用
TW202205357A (zh) 用於製作複合結構之方法，該複合結構包含一單晶ｓｉｃ薄層在一ｓｉｃ載體底材上
JP2002261011A (ja) デバイス用多層構造基板