JP6387375B2 - 半導体基板 - Google Patents

半導体基板 Download PDF

Info

Publication number
JP6387375B2
JP6387375B2 JP2016141782A JP2016141782A JP6387375B2 JP 6387375 B2 JP6387375 B2 JP 6387375B2 JP 2016141782 A JP2016141782 A JP 2016141782A JP 2016141782 A JP2016141782 A JP 2016141782A JP 6387375 B2 JP6387375 B2 JP 6387375B2
Authority
JP
Japan
Prior art keywords
interface
single crystal
sic
atoms
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016141782A
Other languages
English (en)
Other versions
JP2018014372A5 (ja
JP2018014372A (ja
Inventor
功 今岡
功 今岡
孝則 村崎
孝則 村崎
下　俊久
俊久 下
英次 内田
英次 内田
章行 南
章行 南
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sicoxs Corp
Original Assignee
Sicoxs Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2016141782A priority Critical patent/JP6387375B2/ja
Application filed by Sicoxs Corp filed Critical Sicoxs Corp
Priority to CN201780044382.XA priority patent/CN109478495B/zh
Priority to KR1020197004382A priority patent/KR102035122B1/ko
Priority to PCT/JP2017/025600 priority patent/WO2018016417A1/ja
Priority to EP17830936.5A priority patent/EP3489990B1/en
Priority to US16/319,053 priority patent/US10680068B2/en
Publication of JP2018014372A publication Critical patent/JP2018014372A/ja
Publication of JP2018014372A5 publication Critical patent/JP2018014372A5/ja
Application granted granted Critical
Publication of JP6387375B2 publication Critical patent/JP6387375B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01007—Nitrogen [N]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

本明細書では、界面抵抗を低減させることが可能な、貼り合せ半導体基板に関する技術を開示する。
ＳｉＣ単結晶とＳｉＣ多結晶を貼り合せる技術が知られている。なお、関連する技術として、特許文献１の技術が知られている。
特開2012-146694号公報
ＳｉＣ単結晶とＳｉＣ多結晶を直接貼り合せると、接合界面の電気抵抗が高くなってしまう場合がある。すると、接合界面を横切るように電流経路が形成されるデバイスを作成する場合に、デバイス特性に影響が及ぼされるため、好ましくない。
本明細書では、半導体基板を開示する。この半導体基板は、単結晶ＳｉＣ基板と、多結晶ＳｉＣ基板と、を備える半導体基板であって、単結晶ＳｉＣ基板と多結晶ＳｉＣ基板とが接合しており、単結晶ＳｉＣ基板と多結晶ＳｉＣ基板との接合領域は、１×１０２１（ａｔｏｍｓ／ｃｍ３）以上の特定原子を含んでいることを特徴とする。
単結晶ＳｉＣ基板と多結晶ＳｉＣ基板とを直接に接合させると、電位障壁が発生するため界面抵抗が高くなる。上記の半導体基板では、単結晶ＳｉＣ基板と多結晶ＳｉＣ基板とを接合させている。単結晶ＳｉＣ基板と多結晶ＳｉＣ基板との接合界面には、電位障壁が存在するため、界面抵抗成分が存在する。しかし、特定原子が１×１０２１（ａｔｏｍｓ／ｃｍ３）以上含まれていることによって、界面抵抗を抑制することができる。
本明細書に開示されている技術によれば、単結晶ＳｉＣ基板および多結晶ＳｉＣ基板が貼り合わされている半導体基板の電気特性を向上させる技術を、提供することができる。
接合基板の製造方法を示すフロー図である。 接合基板の斜視図である。 接合基板の模式図である。 接合基板の模式図である。 接合基板の照射工程の説明図である。 接合基板の模式図である。 接合基板の模式図である。 接合基板の模式図である。 窒素の導入量と界面抵抗との関係を示すグラフである。 界面の窒素濃度プロファイルを示すグラフである。 電導機構モデルを示す図である。 電導機構モデルを示す図である。
以下、本明細書で開示する実施例の技術的特徴の幾つかを記す。なお、以下に記す事項は、各々単独で技術的な有用性を有している。
（特徴１）特定原子は、１×１０２１（ａｔｏｍｓ／ｃｍ３）以上の濃度で接合領域に存在しているときに、接合領域の少なくとも一部のＳｉＣ結晶構造を変化させる原子であってもよい。
（特徴２）特定原子は、窒素（Ｎ）、リン（Ｐ）、ボロン（Ｂ）、アルミニウム（Ａｌ）、シリコン（Ｓｉ）、炭素（Ｃ）の少なくとも何れか１つであってもよい。
（特徴３）単結晶ＳｉＣ基板と多結晶ＳｉＣ基板とは、界面層を介して接合しており、
界面層の厚さは０．２５ナノメートル以上であってもよい。
（特徴４）特定原子は窒素（Ｎ）であり、界面層は炭素、シリコンおよび窒素を含んだ複合材料であってもよい。
（特徴５）特定原子はリン（Ｐ）であり、界面層は、炭素、シリコンおよびリンを含んだ複合材料であってもよい。
（特徴６）特定原子はシリコン（Ｓｉ）であり、界面層は炭素およびシリコンを含んだ複合材料であり、複合材料の元素の組成比において、シリコンの割合が炭素よりも多くてもよい。
（特徴７）特定原子は炭素（Ｃ）であり、界面層は炭素およびシリコンを含んだ複合材料であり、複合材料の元素の組成比において、炭素の割合がシリコンよりも多くてもよい。
（特徴８）界面層は１×１０２２（ａｔｏｍｓ／ｃｍ３）以上の特定原子を含んでいてもよい。
（特徴９）界面層の元素の組成比において、特定原子の比率は１０（ａｔｏｍｉｃ％）以上であってもよい。
（特徴１０）単結晶ＳｉＣ基板は、４Ｈ−ＳｉＣであってもよい。
（特徴１１）多結晶ＳｉＣ基板は、３Ｃ−ＳｉＣであってもよい。
＜接合基板の構成＞
図２に、本実施例に係る接合基板１０の斜視図を示す。接合基板１０は略円盤状に形成されている。接合基板１０は、下側に配置された支持基板１１と、支持基板１１の上面に貼り合わされた単結晶層１３とを備えている。単結晶層１３は、例えば、化合物半導体（例：６Ｈ−ＳｉＣ、４Ｈ−ＳｉＣ、ＧａＮ、ＡｌＮ）の単結晶によって形成されていてもよい。また例えば、単元素半導体（例：Ｓｉ、Ｃ）の単結晶によって形成されていてもよい。
支持基板１１には、各種の材料を用いることができる。支持基板１１は、単結晶層１３に適用される各種の熱プロセスに対する耐性を有することが好ましい。また支持基板１１は、単結晶層１３との熱膨張率の差が小さい材料であることが好ましい。例えば、単結晶層１３にＳｉＣを用いる場合には、支持基板１１には、単結晶ＳｉＣ、多結晶ＳｉＣ、単結晶Ｓｉ、多結晶Ｓｉ、サファイア、石英、ＧａＮ、カーボンなどを用いることが可能である。多結晶ＳｉＣには、様々なポリタイプや面方位のＳｉＣ結晶が混在していても良い。様々なポリタイプや面方位が混在する多結晶ＳｉＣは、厳密な温度制御を行うことなく製造することができるため、支持基板１１を製造するコストを低減させることが可能となる。支持基板１１の厚さＴＴ１は、後工程加工に耐えることができる機械的強度が得られるように定めればよい。厚さＴＴ１は、例えば、支持基板１１の直径が１５０（ｍｍ）である場合には、３５０（μｍ）程度であってもよい。
＜接合基板の製造方法＞
本実施例に係る接合基板１０の製造方法を、図１〜図８を用いて説明する。本実施例では、例として、支持基板１１が多結晶３Ｃ−ＳｉＣであり、単結晶層１３が単結晶４Ｈ−ＳｉＣである場合を説明する。また、本明細書に記載の製造フローを、水素原子のアブレーションによる剥離技術を用いて実施する場合を説明する。
まず、支持基板１１および単結晶層１３を準備する。支持基板１１および単結晶層１３の表面は、平坦化されている。平坦化は、研削や切削によって行われてもよいし、ＣＭＰ法によって行われてもよい。
図１のステップＳ０において、単結晶層１３の表面１３ａから水素イオンを注入する、水素イオン注入工程が行われる。単結晶層１３に水素イオンを注入すると、水素イオンは入射エネルギーに応じた深さまで到達し、高濃度に分布する。これにより、図３の模式図に示すように、表面から所定深さに、水素注入層１５が形成される。本実施例では、表面から０．５μｍ程度の位置に水素注入層１５が形成される場合を説明する。
ステップＳ１において、特定原子の導入工程が行われる。特定原子は、単結晶層１３の結晶構造を変化させることができる原子であれば、どのような原子であってもよい。ここで、「単結晶層１３の結晶構造を変化させる」態様には、様々な態様が含まれる。例えば、大量の結晶欠陥を発生させることで、結晶構造を変化させる態様が含まれる。また、結晶構造自体を、特定原子の導入前とは異なる構造に変化させる態様が含まれる。また、単結晶層１３を非晶質化させる態様が含まれる。また、ＳｉＣ以外の化合物を形成する態様が含まれる。また、何かしらの元素を析出させる態様が含まれる。なお、これらの態様は一例である。これら以外の態様を除外するものではない。
特定原子は、ＳｉやＣと結合できる原子であることが好ましい。特定原子の一例としては、窒素（Ｎ）、リン（Ｐ）、ヒ素（Ａｓ）、ボロン（Ｂ）、アルミニウム（Ａｌ）、シリコン（Ｓｉ）、炭素（Ｃ）等のうちの少なくとも１つが挙げられる。本実施例では、特定原子として窒素を用いる場合を、以下に説明する。単結晶層１３の表面１３ａにＦＡＢガン（高速原子ビーム：Fast Atom Beam）を用いて、窒素の中性原子ビームを照射する。これにより、図４の模式図に示すように、単結晶層１３の表層に、高濃度ドーピング層１３ｂが形成される。
窒素の導入量は、単結晶層１３の結晶構造を維持することができず、結晶構造がＳｉＣから変化してしまうように決定すればよい。具体的には、後述するステップＳ５で形成される界面層１３ｃの元素の組成比において、窒素原子の比率が１（ａｔｏｍｉｃ％）以上となるように決定すればよい。または、界面層１３ｃの窒素濃度が、１×１０２１（ａｔｏｍｓ／ｃｍ３）以上となるように決定すればよい。換言すると界面層１３ｃは、特定原子が１×１０２１（ａｔｏｍｓ／ｃｍ３）以上含まれている領域である。または、界面層１３ｃの厚さが０．２５ナノメートル以上となるように決定すればよい。０．２５ナノメートルは、１原子層に対応する厚さである。
なお、ＳｉＣの原子密度は、９．６×１０２２（ａｔｏｍｓ／ｃｍ３）程度であるため、１×１０２１（ａｔｏｍｓ／ｃｍ３）の窒素濃度は、１（ａｔｏｍｉｃ％）の窒素原子の比率に対応する。また、１×１０２２（ａｔｏｍｓ／ｃｍ３）の窒素濃度は、１０（ａｔｏｍｉｃ％）の窒素原子の比率に対応する。
図１のステップＳ２において、照射工程が行われる。具体的に説明する。図５に示すように、単結晶層１３と支持基板１１を、チャンバー１０１内にセットする。次に、単結晶層１３と支持基板１１との相対位置の位置合わせを行う。位置合わせは、後述する接合工程で両基板が正しい位置関係で接触できるように行われる。次に、チャンバー１０１内を真空状態にする。チャンバー１０１内の真空度は、例えば、１×１０−４〜１×１０−６（Ｐａ）程度であってもよい。
次に、支持基板１１の表面１１ａおよび単結晶層１３の表面１３ａにＦＡＢガン１０２を用いて、アルゴンの中性原子ビームを照射する。アルゴンの中性原子ビームは、表面１１ａの全面および表面１３ａの全面に均一に照射される。これにより、表面１１ａおよび１３ａの酸化膜や吸着層を除去して結合手を表出させることができる。この状態を活性状態と呼ぶ。また照射工程は真空中での処理であるため、表面１１ａおよび１３ａは、酸化等されず活性状態を保持することができる。
図１のステップＳ３において、接合工程が行われる。接合工程では、支持基板１１の表面１１ａと単結晶層１３の表面１３ａとを、チャンバー１０１内で、真空中で接触させる。これにより、活性状態の表面に存在する結合手同士が結びつき、支持基板１１と単結晶層１３とを接合することができる。これにより、図６の模式図に示すように、支持基板１１と単結晶層１３とが接合した構造が形成される。
図１のステップＳ４において、剥離工程が行われる。具体的には、互いに接合された支持基板１１および単結晶層１３を１０００℃程度に加熱する。熱処理工程は、ファーネスを用いて実行されてもよい。これにより、単結晶層１３を、水素注入層１５で分離させることができる。よって図７の模式図に示すように、支持基板１１上に、高濃度ドーピング層１３ｂを介して、０．５μｍの厚さの薄い単結晶層１３を接合した構造を形成することができる。
図１のステップＳ５において、熱処理工程が行われる。熱処理工程では、支持基板１１、高濃度ドーピング層１３ｂおよび単結晶層１３を熱処理する。熱処理温度は、１１００℃より高くされる。熱処理温度は、好ましくは、導入された窒素が安定化する温度がよく、１５００℃以上（好ましくは１７００℃程度）に加熱してもよい。熱処理工程は、剥離工程が行われた炉内で行われても良い。これにより高濃度ドーピング層１３ｂでは、ＳｉＣの化学組成が、炭素、シリコンおよび窒素を含んだ複合材料へ変化する。複合材料の一例としては、炭素含有シリコン窒化物（ＳｉｘＣｙＮｚ）が挙げられる。また、結晶構造がＳｉＣから変化する。これにより、図８の模式図に示すように、高濃度ドーピング層１３ｂが、界面層１３ｃに変化する。
＜界面抵抗の測定＞
ステップＳ１で窒素の導入量を変化させた場合における界面抵抗の変化を、図９を用いて説明する。測定対象は、本明細書に記載の接合方法により接合された、４Ｈ−ＳｉＣの単結晶層１３および多結晶３Ｃ−ＳｉＣの支持基板１１である。図９において、縦軸は界面抵抗（Ω・ｃｍ２）である。横軸は、単結晶層１３と支持基板１１の界面における窒素濃度（ａｔｏｍｓ／ｃｍ３）である。また、目標とする界面抵抗値を、目標抵抗値Ａ１と定義している。
界面の状態は、窒素濃度に応じて、３つの状態Ｒ１、Ｒ２、Ｒ３となることがある。以下に説明する。
状態Ｒ１について説明する。状態Ｒ１は、界面の窒素濃度が１×１０２０（ａｔｏｍｓ／ｃｍ３）以下の状態である。単結晶層１３と支持基板１１の接合界面には、エネルギー障壁が形成される。界面近傍にｎ型高濃度キャリアを発生させる不純物（例：リンや窒素）を導入することで、エネルギー障壁の幅を小さくすることができる。これにより、トンネル効果を得ることができるため、界面抵抗を低下させることができる。
このように、キャリアを発生させる場合の窒素濃度は、通常では、１×１０１９〜１×１０２０（ａｔｏｍｓ／ｃｍ３）程度とされる。しかし、界面の窒素濃度がこの濃度範囲にある場合には、図９の状態Ｒ１に示すように、界面抵抗が目標抵抗値Ａ１まで下がらない。また界面の窒素濃度が、通常用いられる濃度を超えて、１×１０２０〜１×１０２１（ａｔｏｍｓ／ｃｍ３）の範囲にある場合には、状態Ｒ１ａに示すように、界面抵抗が上昇してしまう。これは、トンネル効果によって界面抵抗を低下させる効果よりも、欠陥が増加することによって界面抵抗が上昇してしまう効果の方が上回るためであると考えられる。
状態Ｒ２について説明する。状態Ｒ２は、界面の窒素濃度が１×１０２１（ａｔｏｍｓ／ｃｍ３）よりも高く、１×１０２２（ａｔｏｍｓ／ｃｍ３）よりも低い状態である。状態Ｒ１から状態Ｒ２へ遷移すると界面抵抗が急激に低下し、目標抵抗値Ａ１まで到達する。以上より、１×１０２１（ａｔｏｍｓ／ｃｍ３）の特定窒素濃度Ｃ１は、特異点であることが分かる。
ＳｉＣの原子密度は、９．６×１０２２（ａｔｏｍｓ／ｃｍ３）程度である。すると、界面の窒素濃度が特定窒素濃度Ｃ１（１×１０２１（ａｔｏｍｓ／ｃｍ３））である場合には、窒素の原子比率は、１（ａｔｏｍｉｃ％）程度となる。１（ａｔｏｍｉｃ％）の窒素を導入された界面は、窒素が非常に高濃度に存在している状態であると言える。窒素が非常に高濃度に存在している状態では、窒素原子がＳｉＣ結晶の格子点の位置に置換されないため、窒素原子がドナーとして機能しない。また、窒素原子が格子点の位置に置換されないため、界面では、結晶欠陥が非常に多くなる。従って界面では、結晶構造がＳｉＣから変化してしまう。このことからも、特定窒素濃度Ｃ１（１×１０２１（ａｔｏｍｓ／ｃｍ３））以上の窒素濃度は、通常のドープ条件（すなわち、キャリアを発生させるためのドープ条件）としては用いることができない、超高濃度なドープ条件であることが分かる。
界面の窒素濃度を、特定窒素濃度Ｃ１（１×１０２１（ａｔｏｍｓ／ｃｍ３））以上にすることで、界面抵抗を急激に低下させることができる現象のモデルは、明確には解明されていない。図１１および図１２を用いて、状態Ｒ２において発現する電導機構モデルを説明する。このモデルは、発明者らが提唱するものである。図１１は比較例である。図１１では、多結晶３Ｃ−ＳｉＣの支持基板１１と、４Ｈ−ＳｉＣの単結晶層１３とを直接に接合させた場合の、バンド図を示している。４Ｈと３Ｃの禁制帯幅の差や、接合界面の不整合による界面電荷発生などにより、接合界面ＩＦ１及びその近傍領域では、電位障壁Ｂ１が発生すると考えられる。この電位障壁Ｂ１により、界面抵抗が高くなってしまう。
図１２に、状態Ｒ２における半導体基板のバンド図を示す。支持基板１１と単結晶層１３との間には電位障壁Ｂ２が存在する。しかし、トラップ・アシステッド・トンネリングにより電位障壁Ｂ２のトンネリング効率を上昇させることで、支持基板１１と単結晶層１３との界面抵抗を低減させることができる。トラップ・アシステッド・トンネリングとは、トラップを介して電荷キャリアがトンネルする現象である。前述したように状態Ｒ２では、界面近傍には、窒素原子が通常用いられる範囲を超えて過剰に導入されている。すると、界面の欠陥が非常に多い状態であるため、トラップ密度が高い状態である（図１２、矢印Ｙ１参照）。よって、トラップ・アシステッド・トンネリングを効果的に発生させることができる。
なお状態Ｒ２では、界面の化学組成が、炭素、シリコンおよび窒素を含んだ複合材料に変化しない場合がある。従って状態Ｒ２では、界面層１３ｃをＴＥＭ等で観察できない場合がある。
状態Ｒ３について説明する。状態Ｒ３は、界面の窒素濃度が１×１０２２（ａｔｏｍｓ／ｃｍ３）以上である状態である。状態Ｒ３においても、界面抵抗を、目標抵抗値Ａ１よりも低い状態とすることができる。状態Ｒ３においても、状態Ｒ２と同様に、トラップ・アシステッド・トンネリングによって界面抵抗を低減させることができるためである。状態Ｒ３では、窒素原子が界面に非常に高濃度に存在している状態である。従って状態Ｒ３では、界面に結晶欠陥を非常に多く発生させることができるとともに、界面のＳｉＣの化学組成を、炭素、シリコンおよび窒素を含んだ複合材料へ変化させることができる。従って状態Ｒ３では、単結晶層１３および支持基板１１の間に、数ナノメートルの厚さの界面層をＴＥＭ等によって観察することが可能である。
なお、界面の元素の組成比において、窒素原子の比率が１０（ａｔｏｍｉｃ％）以上であることが好ましい。または、界面の窒素濃度は、１×１０２２（ａｔｏｍｓ／ｃｍ３）以上であることが好ましい。界面の窒素濃度を上記の値以上にすることで、接合界面に剥がれが発生しない程度に接合強度を十分に高くできることが、発明者らによる実験により明らかになっているためである。
＜界面層の厚さの測定＞
また、ＴＥＭを用いて、界面層１３ｃの厚さを測定した。ステップＳ１で導入される窒素の量を変化させた場合における、界面層１３ｃの厚さの変化を測定した。界面層１３ｃの窒素濃度が１×１０２２（ａｔｏｍｓ／ｃｍ３）である場合には、界面層１３ｃの厚さは３．６〜３．９（ナノメートル）程度であった。なお、界面層１３ｃの厚さを決定するパラメータは、窒素の導入量に限られず、多数存在する。例えば、窒素を導入する際のエネルギー量によっても、界面層１３ｃの厚さは変化する。従って、上記の界面層１３ｃの厚さは、一例である。
＜窒素濃度プロファイルの分析＞
本明細書に記載されている接合方法で作成された接合基板１０の、界面層１３ｃにおける、窒素濃度プロファイルを分析した。分析に用いられた接合基板１０は、多結晶３Ｃ−ＳｉＣの支持基板１１と４Ｈ−ＳｉＣの単結晶層１３とを、界面層１３ｃを介して接合させた基板である。また、界面層１３ｃの窒素濃度が１×１０２２（ａｔｏｍｓ／ｃｍ３）である場合の窒素濃度プロファイルを分析した。 界面層１３ｃの厚さは３．６〜３．９ナノメートルの範囲内であった。
窒素濃度分析は、エネルギー分散型X線分光法（EDX）を用いて行った。元素分析装置は、NORAN製 VOYAGERIII M3100である。図１０に示すように、界面層１３ｃでの窒素の組成比は、７〜１０（ａｔｏｍｉｃ％）の範囲内であった。一方、支持基板１１や単結晶層１３での窒素の組成比は、１（ａｔｏｍｉｃ％）以下であった。このことから、界面層１３ｃのみに窒素が高濃度で存在していることが分かる。
＜効果＞
多結晶３Ｃ−ＳｉＣの支持基板１１と４Ｈ−ＳｉＣの単結晶層１３とを、界面層１３ｃを介して接合させることができる。界面層１３ｃは、通常用いられる条件を超えて窒素が過剰に導入されていることで、化学組成が、炭化ケイ素（ＳｉＣ）から、炭素、シリコンおよび窒素を含んだ複合材料へ変化している層である。また、結晶構造が、ＳｉＣから変化している層である。これにより、多結晶３Ｃ−ＳｉＣの支持基板１１と、４Ｈ−ＳｉＣの単結晶層１３とを直接に接合させる場合に比して、界面抵抗を小さくすることができる。
界面層１３ｃに過剰に導入する元素として、リンのような取扱いが困難な元素を用いると、製造コストが増加してしまう場合がある。製造装置から発生するガスの無毒化処理や、製造装置の定期クリーニング頻度を高める必要が出てくるためである。本明細書の技術では、過剰に導入する元素として、窒素を用いることができる。窒素は、リン等に比して取扱いが容易であるため、製造コストを抑制することが可能となる。
＜変形例＞
以上、本発明の実施例について詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
特定原子はシリコン（Ｓｉ）であってもよい。この場合、界面の元素の組成比は、シリコンの割合が炭素よりも多くなる。この場合、界面は、シリコンリッチなＳｉＣで構成されるとも言える。例えば、シリコンの組成比が、５１〜６０（ａｔｏｍｉｃ％）の範囲となる。界面は、シリコンが非常に高濃度に存在している状態になるため、ＳｉＣの結晶構造を維持することができず、結晶構造がＳｉＣから変化してしまう。すなわち界面は、炭素およびシリコンを含んだ複合材料で構成される。界面では、結晶欠陥が非常に多くなるため、前述した電導機構モデルに従って、界面抵抗を急激に低下させることができる。
また特定原子は炭素（Ｃ）であってもよい。この場合、界面の元素の組成比は、炭素の割合がシリコンよりも多くなる。この場合、界面は、炭素リッチなＳｉＣで構成されるとも言える。例えば、炭素の組成比が、５１〜６０（ａｔｏｍｉｃ％）の範囲となる。この場合においても、前述の通り、結晶構造がＳｉＣから変化してしまう。すなわち界面は、炭素およびシリコンを含んだ複合材料で構成される。
ステップＳ１で説明した、特定原子の導入工程では、様々な導入方法が使用可能である。例えば、ドーピングさせたい不純物ガスをイオン化して基板へドーピングする、プラズマドーピング方法を用いてもよい。また、イオン注入を用いてもよい。イオン注入では、加速エネルギーを変化させて複数回打ち込みを行う多段打ち込みを用いることで、不純物濃度が単結晶層１３の表面で最大となるように制御してもよい。また、単結晶層１３の表面に不純物を高濃度に存在させた上で加熱するという、熱拡散法を用いてもよい。また、ＦＡＢガンに限らず、イオンガン等の各種の装置を用いることが可能である。
ステップＳ１で説明した、特定原子の導入工程では、単結晶層１３のみに特定原子を導入する場合を説明したが、この態様に限られない。特定原子を単結晶層１３および支持基板１１の両方に導入してもよいし、支持基板１１のみに導入してもよい。
照射工程（ステップＳ２）と特定原子の導入工程（ステップＳ１）を統合することも可能である。具体的には、特定原子の導入工程において、特定原子の原子ビームを支持基板１１および単結晶層１３の表面に照射すればよい。これにより、特定原子を支持基板１１および単結晶層１３に打ち込む処理を、支持基板１１および単結晶層１３の表面を活性化する処理としても機能させることができる。工程数の削減を図ることが可能となる。
剥離工程（ステップＳ４）と熱処理工程（ステップＳ５）を統合することも可能である。具体的には、剥離工程において、特定原子が安定化する温度（例：１１００℃）より高い温度で加熱を行えばよい。工程数の削減を図ることが可能となる。
熱処理工程（ステップＳ５）の後に、必要な厚さのＳｉＣ単結晶層を単結晶層１３上にエピタキシャル成長させてもよい。このエピタキシャル層が、各種の素子の形成領域となる。各種素子の形成のために必要なエピタキシャル層の厚さは、概ね５μｍ以上である。
単結晶層１３は、４Ｈ−ＳｉＣの単結晶に限られない。３Ｃ−ＳｉＣや６Ｈ−ＳｉＣなど、様々なポリタイプの単結晶ＳｉＣを単結晶層１３として用いることができる。支持基板１１は、３Ｃ−ＳｉＣの多結晶に限られない。様々なポリタイプの多結晶ＳｉＣを用いることが可能である。
単結晶層１３はＳｉＣに限られない。ＧａＮ、ＡｌＮ、Ｓｉ、Ｃの単結晶であってもよい。支持基板１１に使用される材料は、多結晶ＳｉＣに限られない。単結晶層１３に適用される各種の熱プロセスに対する耐性を有する材料であれば、何れの材料であってもよい。
本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
１０：接合基板、１１：支持基板、１３：単結晶層、１３ｃ：界面層、１０１：チャンバー、１０２：ＦＡＢガン、Ｂ１およびＢ２：電位障壁、Ｃ１：特定窒素濃度

Claims (11)

  1. 単結晶ＳｉＣ基板と、多結晶ＳｉＣ基板と、を備える半導体基板であって、
    前記単結晶ＳｉＣ基板と前記多結晶ＳｉＣ基板とが界面層を介して接合しており、
    前記界面層は炭素およびシリコンを含んだ複合材料であり、
    前記界面層は、１×１０２１（ａｔｏｍｓ／ｃｍ３）以上のシリコン（Ｓｉ）原子を含んでおり、
    前記複合材料の元素の組成比において、シリコンの割合が炭素よりも多いことを特徴とする半導体基板。
  2. 単結晶ＳｉＣ基板と、多結晶ＳｉＣ基板と、を備える半導体基板であって、
    前記単結晶ＳｉＣ基板と前記多結晶ＳｉＣ基板とが界面層を介して接合しており、
    前記界面層は炭素およびシリコンを含んだ複合材料であり、
    前記界面層は、１×１０２１（ａｔｏｍｓ／ｃｍ３）以上の炭素（Ｃ）原子を含んでおり、
    前記複合材料の元素の組成比において、炭素の割合がシリコンよりも多いことを特徴とする半導体基板。
  3. 前記界面層の厚さは０．２５ナノメートル以上であることを特徴とする請求項１または２に記載の半導体基板。
  4. 前記界面層は炭素、シリコンおよび窒素を含んだ複合材料であることを特徴とする請求項１〜３の何れか１項に記載の半導体基板。
  5. 前記界面層は、炭素、シリコンおよびリンを含んだ複合材料であることを特徴とする請求項１〜４の何れか１項に記載の半導体基板。
  6. 前記界面層は１×１０２２（ａｔｏｍｓ／ｃｍ３）以上の前記シリコン原子を含んでいることを特徴とする請求項１に記載の半導体基板。
  7. 前記界面層の元素の組成比において、前記シリコン原子の比率は１０（ａｔｏｍｉｃ％）以上であることを特徴とする請求項１または６に記載の半導体基板。
  8. 前記界面層は１×１０２２（ａｔｏｍｓ／ｃｍ３）以上の前記炭素原子を含んでいることを特徴とする請求項２に記載の半導体基板。
  9. 前記界面層の元素の組成比において、前記炭素原子の比率は１０（ａｔｏｍｉｃ％）以上であることを特徴とする請求項２または８に記載の半導体基板。
  10. 前記単結晶ＳｉＣ基板は、４Ｈ−ＳｉＣであることを特徴とする請求項１〜９の何れか１項に記載の半導体基板。
  11. 前記多結晶ＳｉＣ基板は、３Ｃ−ＳｉＣであることを特徴とする請求項１〜１０の何れか１項に記載の半導体基板。
JP2016141782A 2016-07-19 2016-07-19 半導体基板 Active JP6387375B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2016141782A JP6387375B2 (ja) 2016-07-19 2016-07-19 半導体基板
KR1020197004382A KR102035122B1 (ko) 2016-07-19 2017-07-13 반도체 기판
PCT/JP2017/025600 WO2018016417A1 (ja) 2016-07-19 2017-07-13 半導体基板
EP17830936.5A EP3489990B1 (en) 2016-07-19 2017-07-13 Semiconductor substrate
CN201780044382.XA CN109478495B (zh) 2016-07-19 2017-07-13 半导体基板
US16/319,053 US10680068B2 (en) 2016-07-19 2017-07-13 Semiconductor substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016141782A JP6387375B2 (ja) 2016-07-19 2016-07-19 半導体基板

Publications (3)

Publication Number Publication Date
JP2018014372A JP2018014372A (ja) 2018-01-25
JP2018014372A5 JP2018014372A5 (ja) 2018-03-08
JP6387375B2 true JP6387375B2 (ja) 2018-09-05

Family

ID=60992092

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016141782A Active JP6387375B2 (ja) 2016-07-19 2016-07-19 半導体基板

Country Status (6)

Country Link
US (1) US10680068B2 (ja)
EP (1) EP3489990B1 (ja)
JP (1) JP6387375B2 (ja)
KR (1) KR102035122B1 (ja)
CN (1) CN109478495B (ja)
WO (1) WO2018016417A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021060516A1 (ja) 2019-09-27 2021-04-01 東海カーボン株式会社 多結晶ＳｉＣ成形体
WO2021060518A1 (ja) 2019-09-27 2021-04-01 東海カーボン株式会社 多結晶ＳｉＣ成形体
WO2021060515A1 (ja) 2019-09-27 2021-04-01 東海カーボン株式会社 多結晶ＳｉＣ成形体及びその製造方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021092862A1 (zh) * 2019-11-14 2021-05-20 华为技术有限公司 半导体衬底及其制造方法、半导体器件
JP7400389B2 (ja) * 2019-11-21 2023-12-19 住友金属鉱山株式会社 炭化珪素多結晶膜、炭化珪素多結晶膜の製造方法および炭化珪素多結晶膜の成膜装置
FR3123759B1 (fr) * 2021-06-03 2023-06-23 Soitec Silicon On Insulator Procede de fabrication d’une structure semi-conductrice comprenant une couche utile en carbure de silicium aux proprietes electriques ameliorees
CN113658849A (zh) * 2021-07-06 2021-11-16 华为技术有限公司 复合衬底及其制备方法、半导体器件、电子设备
FR3130296B1 (fr) * 2021-12-14 2023-11-03 Soitec Silicon On Insulator Procede de fabrication d’une structure semi-conductrice comprenant un substrat de carbure de silicium polycristallin et une couche active de carbure de silicium monocristallin
CN114864529A (zh) * 2022-05-18 2022-08-05 北京青禾晶元半导体科技有限责任公司 一种碳化硅复合基板及其制造方法与应用
JP2024025064A (ja) * 2022-08-10 2024-02-26 株式会社サイコックス ＳｉＣ単結晶転写用複合基板、ＳｉＣ単結晶転写用複合基板の製造方法、およびＳｉＣ接合基板の製造方法
JP7359399B1 (ja) * 2022-08-29 2023-10-11 株式会社サイコックス 半導体基板および半導体基板の製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6328796B1 (en) * 1999-02-01 2001-12-11 The United States Of America As Represented By The Secretary Of The Navy Single-crystal material on non-single-crystalline substrate
US6563133B1 (en) 2000-08-09 2003-05-13 Ziptronix, Inc. Method of epitaxial-like wafer bonding at low temperature and bonded structure
EP1901345A1 (en) * 2006-08-30 2008-03-19 Siltronic AG Multilayered semiconductor wafer and process for manufacturing the same
JP4906451B2 (ja) * 2006-09-15 2012-03-28 コバレントマテリアル株式会社 ＳｉＣ焼結体の接合体、ＳｉＣ焼結体の接合体の接合方法
JP5213096B2 (ja) 2007-03-23 2013-06-19 学校法人関西学院 単結晶炭化ケイ素の液相エピタキシャル成長方法、単結晶炭化ケイ素基板の製造方法、及び単結晶炭化ケイ素基板
JP5446148B2 (ja) 2008-07-02 2014-03-19 富士電機株式会社 炭化珪素半導体装置の製造方法
JP5455595B2 (ja) 2008-12-11 2014-03-26 信越化学工業株式会社 貼り合わせウェーハの製造方法
JP5389627B2 (ja) 2008-12-11 2014-01-15 信越化学工業株式会社 ワイドバンドギャップ半導体を積層した複合基板の製造方法
JP5420968B2 (ja) 2009-05-07 2014-02-19 信越化学工業株式会社 貼り合わせウェーハの製造方法
JP5464544B2 (ja) * 2009-05-12 2014-04-09 学校法人関西学院 エピタキシャル成長層付き単結晶ＳｉＣ基板、炭素供給フィード基板、及び炭素ナノ材料付きＳｉＣ基板
EP2490247A1 (en) * 2009-10-13 2012-08-22 Sumitomo Electric Industries, Ltd. Silicon carbide substrate manufacturing method and silicon carbide substrate
JPWO2011052320A1 (ja) * 2009-10-30 2013-03-14 住友電気工業株式会社 炭化珪素基板の製造方法および炭化珪素基板
JP5540349B2 (ja) 2009-12-02 2014-07-02 学校法人関西学院 半導体ウエハの製造方法
JP5624777B2 (ja) 2010-03-05 2014-11-12 昭和電工株式会社 炭化珪素種結晶の固定方法及び炭化珪素単結晶の製造方法
JP2011246315A (ja) * 2010-05-28 2011-12-08 Sumitomo Electric Ind Ltd 炭化珪素基板およびその製造方法
JP5477302B2 (ja) 2011-01-06 2014-04-23 株式会社デンソー 炭化珪素半導体基板の製造方法および炭化珪素半導体装置の製造方法
JP6156252B2 (ja) * 2014-05-16 2017-07-05 株式会社豊田自動織機 半導体基板の製造方法および半導体基板
CN106489187B (zh) * 2014-07-10 2019-10-25 株式会社希克斯 半导体基板和半导体基板的制造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021060516A1 (ja) 2019-09-27 2021-04-01 東海カーボン株式会社 多結晶ＳｉＣ成形体
WO2021060518A1 (ja) 2019-09-27 2021-04-01 東海カーボン株式会社 多結晶ＳｉＣ成形体
WO2021060515A1 (ja) 2019-09-27 2021-04-01 東海カーボン株式会社 多結晶ＳｉＣ成形体及びその製造方法
KR20220068992A (ko) 2019-09-27 2022-05-26 도까이 카본 가부시끼가이샤 다결정 SiC 성형체 및 그 제조 방법
KR20220074864A (ko) 2019-09-27 2022-06-03 도까이 카본 가부시끼가이샤 다결정 SiC 성형체

Also Published As

Publication number Publication date
CN109478495B (zh) 2020-10-02
EP3489990B1 (en) 2021-05-26
US10680068B2 (en) 2020-06-09
CN109478495A (zh) 2019-03-15
US20200006493A1 (en) 2020-01-02
EP3489990A1 (en) 2019-05-29
KR20190021475A (ko) 2019-03-05
KR102035122B1 (ko) 2019-10-22
JP2018014372A (ja) 2018-01-25
EP3489990A4 (en) 2020-01-15
WO2018016417A1 (ja) 2018-01-25

Similar Documents

Publication Publication Date Title
JP6387375B2 (ja) 半導体基板
EP3168862B1 (en) Semiconductor substrate and semiconductor substrate production method
JP2009088223A (ja) 炭化珪素半導体基板およびそれを用いた炭化珪素半導体装置
JP5011493B2 (ja) 炭化珪素半導体素子の製造方法
JP4879507B2 (ja) バイポーラ型半導体装置の順方向電圧回復方法、積層欠陥縮小方法およびバイポーラ型半導体装置
US10541307B2 (en) Diode with an oxygen concentration region
EP2551891B1 (en) Semiconductor device and method for producing same
CN104781918A (zh) 半导体外延晶片的制造方法、半导体外延晶片以及固体摄像元件的制造方法
WO2008015766A1 (en) Method for recovering forward voltage of bipolar semiconductor device, method for reducing lamination defect and bipolar semiconductor device
WO2013099424A1 (ja) 炭化珪素半導体装置の製造方法
JP4645641B2 (ja) ＳｉＣショットキーダイオードの製造方法
CN109994376B (zh) 碳化硅衬底上形成的欧姆接触结构及其形成方法
JP7359399B1 (ja) 半導体基板および半導体基板の製造方法
JP2007027630A (ja) バイポーラ型半導体装置およびその製造方法
JP2003347235A (ja) 半導体装置の製造方法
TW202416346A (zh) 半導體基板及半導體基板之製造方法
Jennings et al. Bow Free 4 ″Diameter 3C-SiC Epilayers Formed upon Wafer-Bonded Si/SiC Substrates
US20230298887A1 (en) Process for working a wafer of 4h-sic material to form a 3c-sic layer in direct contact with the 4h-sic material
JP2010062219A (ja) 炭化シリコンの製造方法
Saddow et al. Implant anneal process for activating ion implanted regions in SiC epitaxial layers
Isaacs-Smith et al. Implant Anneal Process for Activating Ion Implanted Regions in SiC Epitaxial Layers
JP2008118043A (ja) 半導体装置の製造方法および半導体製造装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180112

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180112

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20180112

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20180116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180313

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180427

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180717

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180813

R150 Certificate of patent or registration of utility model

Ref document number: 6387375

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250